JP2000243256A - マルチ電子源及び電子発生装置の特性調整方法及び製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 マルチ電子源を構成する各電子放出素子の電
子放出特性のバラツキを調整し、かつその特性を長く安
定して保つ。 【解決手段】 基板上に複数の電子放出素子が配設され
たマルチ電子源の特性調整方法であって、前記複数の電
子放出素子の全てに予備電圧（Ｖｐｒｅ）を印加し、印
加後の素子を予備駆動電圧より低い通常駆動電圧（Ｖｄ
ｒｖ）で駆動した時の電子放出特性を測定し、この測定
結果に基づいて前記複数の電子放出素子の特性の基準値
を求め、そして前記複数の電子出素子の電子放出特性が
前記基準値に応じた値となるように前記複数の電子放出
素子の内、該当する素子に特性シフト電圧（Ｖｓｈｉｆ
ｔ）を印加する。この際、前記特性シフト電圧は前記予
備駆動電圧よりも大きく、前記予備駆動電圧は前記駆動
電圧よりも大きく設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子を多
数個備えるマルチ電子源及びそのマルチ電子源を備えた
電子発生装置の、特性調整方法及び製造方法に関するも
のである。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。

【０００３】ＦＥ型の例としては、例えば、Ｗ．Ｐ．Ｄ
ｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ ｅｍ
ｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒ
ｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌ ｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅ
ｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００４】また、ＭＩＭ型の例としては、例えば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。

【０００５】また、表面伝導型放出素子としては、例え
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅｎｇ．Ｅ
ｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９
６５）や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ₂ 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ₂ Ｏ₃ ／
ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］や、カ
−ボン薄膜によるもの［荒木久 他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図３０に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォ−ミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０. ５〜１［ｍｍ］、Ｗは、
０. １［ｍｍ］で設定されている。なお、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォ−ミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォ−
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレ−トで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。なお、局所的に破壊もしく
は変形もしくは変質した導電性薄膜３００４の一部に
は、亀裂が発生する。前記通電フォ−ミング後に導電性
薄膜３００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。

【０００９】このように、表面伝導型放出素子の電子放
出部を形成する際には、導電性薄膜に電流を流して該薄
膜を局所的に破壊もしくは変形もしくは変質させて亀裂
を形成する処理（通電フォ−ミング処理）を行う。この
後さらに通電活性化処理を行うことにより電子放出特性
を大幅に改善することが可能である。

【００１０】すなわち、通電活性化処理とは通電フォ−
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。例えば、適宜の分圧の有
機物が存在し、全圧が１０^-2ないし１０^-3［Ｐａ］程度
の真空雰囲気中において、電圧パルスを定期的に印加す
ることにより、電子放出部の近傍に単結晶グラファイ
ト、多結晶グラファイト、非晶質カ−ボンのいずれか、
もしくはその混合物を５００［Å］以下の膜厚で堆積さ
せる。但し、この条件はほんの一例であって、表面伝導
型放出素子の材質や形状により適宜変更されるべきであ
るのは言うまでもない。

【００１１】このような処理を行うことにより、通電フ
ォ−ミング直後と比較して、同じ印加電圧における放出
電流を典型的には１００倍以上増加させることが可能で
ある。なお、通電活性化終了後には、真空雰囲気中の有
機物の分圧を低減させるのが望ましい。これを安定化工
程と呼ぶ。

【００１２】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。

【００１３】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビ−ム源等が研究されている。特に、画
像表示装置への応用としては、例えば本出願人によるＵ
ＳＰ５，０６６，８８３や特開平２−２５７５５１にお
いて開示されているように、表面伝導型放出素子と電子
の照射により発光する螢光体とを組み合わせて用いた画
像表示装置が研究されている。表面伝導型放出素子と螢
光体とを組み合わせて用いた画像表示装置は、従来の他
の方式の画像表示装置よりも優れた特性が期待されてい
る。例えば、近年普及してきた液晶表示装置と比較して
も、自発光型であるためバックライトを必要としない点
や、視野角が広い点が優れていると言える。

【００１４】本出願人らは、上記従来技術に記載したも
のをはじめとして、様々な材料、製法、構造の表面伝導
型放出素子の製作を試みてきた。さらに、多数の表面伝
導型放出素子を配列したマルチ電子源ならびにこのマル
チ電子源を応用した画像表示装置について研究を行って
きた。

【００１５】本出願人らは、例えば図３１に示す電気的
な配線方法によるマルチ電子源の製作を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子源である。図中、４００１は表面伝導型放
出素子を模式的に示したもの、４００２は行方向配線、
４００３は列方向配線である。行方向配線４００２およ
び列方向配線４００３は、実際には有限の電気抵抗を有
するものであるが、図においては配線抵抗４００４およ
び４００５として示されている。上述のような配線方法
を、単純マトリクス配線と呼ぶ。

【００１６】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、例えば画像表示装置用のマルチ電子源
の場合には、所望の画像表示を行うのに足りるだけの素
子を配列し配線するものである。

【００１７】表面伝導型放出素子を単純マトリクス配線
したマルチ電子源においては、所望の電子を出力させる
ため、行方向配線４００２および列方向配線４００３に
適宜の電気信号を印加する。例えば、マトリクスの中の
任意の１行の表面伝導型放出素子を駆動するには、選択
する行の行方向配線４００２には選択電圧Ｖｓを印加
し、同時に非選択の行の行方向配線４００２には非選択
電圧Ｖｎｓを印加する。これと同期して列方向配線４０
０３に電子を出力するための駆動電圧Ｖｅを印加する。
この方法によれば、配線抵抗４００４および４００５に
よる電圧降下を無視すれば、選択する行の表面伝導型放
出素子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択
行の表面伝導型放出素子にはＶｅ−Ｖｎｓの電圧が印加
される。Ｖｅ、Ｖｓ、Ｖｎｓを適宜の大きさの電圧にす
れば選択する行の表面伝導型放出素子だけから所望の強
度の電子が出力されるはずであり、また列方向配線の各
々に異なる駆動電圧Ｖｅを印加すれば、選択する行の素
子の各々から異なる強度の電子が出力されるはずであ
る。また、表面伝導型放出素子の応答速度は高速である
ため、駆動電圧Ｖｅを印加する時間の長さを変えれば、
電子ビ−ムが出力される時間の長さも変えることができ
るはずである。したがって、表面伝導型放出素子を単純
マトリクス配線したマルチ電子ビ−ム源にはいろいろな
用途が考えられており、例えば画像情報に応じた電圧信
号を適宜印加すれば、画像表示装置用の電子源として応
用できるものと期待される。

【００１８】また、マルチ電子源を構成する表面伝導型
放出素子は、工程上の変動などにより、個々の素子の電
子放出特性に多少のバラツキを生じ、これを用いて表示
装置を作成した場合に、この特性のバラツキが輝度のバ
ラツキとなって表れるという問題があった。これに対し
て、表面伝導型放出素子の電子放出特性のメモリ性を利
用して特性を揃えるという発明が本出願人からされてい
る（特開平１０−２２８８６７）。

【００１９】一方、本発明者らは表面伝導型放出素子の
特性を改善するための研究を鋭意行った結果、製造工程
において通常の駆動に先立ち、予備駆動処理を行うこと
で経時的な変化が低減することが出来ることを見い出し
た。

【００２０】

【発明が解決しようとする課題】本発明は、上述の電子
放出素子の経時的な変化が低減する予備駆動処理を応用
して、電子放出素子を多数個備えたマルチ電子源を構成
する各電子放出素子の電子放出特性のバラツキを調整
し、かつその特性を長く安定して保てるような、マルチ
電子源及び電子発生装置の、特性調整方法、製造方法及
び特性調整装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の特性調整方法は以下のような工程を
備える。即ち、基板上に複数の電子放出素子が配設され
たマルチ電子源の特性調整方法であって、前記複数の電
子放出素子の全てに予備電圧（Ｖｐｒｅ）を印加する予
備電圧印加工程と、印加後の素子を予備駆動電圧より低
い通常駆動電圧（Ｖｄｒｖ）で駆動した時の電子放出特
性を測定する測定工程と、この測定結果に基づいて前記
複数の電子放出素子の特性の基準値を求める工程と、前
記複数の電子放出素子の電子放出特性が前記基準値に応
じた値となるように前記複数の電子放出素子の内、該当
する素子に特性シフト電圧（Ｖｓｈｉｆｔ）を印加する
工程とを有し、前記特性シフト電圧は前記予備駆動電圧
よりも大きく、前記予備駆動電圧は前記駆動電圧よりも
大きいことを特徴とする。

【００２２】また、本発明の電子発生装置の特性調整方
法は、基板上に複数の電子放出素子が配設されたマルチ
電子源と、前記マルチ電子源に駆動電圧を出力する駆動
手段とを有する電子発生装置の特性調整方法であって、
前記複数の電子放出素子の全てに予備電圧（Ｖｐｒｅ）
を印加する予備電圧印加工程と、印加後の素子を予備駆
動電圧より低い通常駆動電圧（Ｖｄｒｖ）で駆動した時
の電子放出特性を測定する測定工程と、この測定結果に
基づいて前記複数の電子放出素子の特性の基準値を求め
る工程と、前記複数の電子放出素子の電子放出特性が前
記基準値に応じた値となるように前記複数の電子放出素
子の内、該当する素子に特性シフト電圧（Ｖｓｈｉｆ
ｔ）を印加する工程とを有し、前記特性シフト電圧は前
記予備駆動電圧よりも大きく、前記予備駆動電圧は前記
駆動電圧よりも大きいこと、及び少なくとも前記測定工
程以降の電圧の印加を前記駆動手段を介して行うことを
特徴とする。

【００２３】これらの方法においては、必要に応じて前
記特性シフト電圧の印加後、前記複数の電子放出素子の
特性を通常駆動電圧（Ｖｄｒｖ）において、再度測定す
る工程と、その再度測定の結果に基づいて該当する電子
放出素子に特性シフト電圧を再度印加する工程または再
度測定の結果に基づいて通常駆動電圧を変更する工程と
を更に具備することができる。

【００２４】

【作用】この構成によれば、複数の電子放出素子が配設
された電子源において、それぞれの電子放出素子の電子
放出特性がバラツキを生じるという問題点を解決するこ
とができ、またその素子特性を安定して保つことが可能
になる。即ち、この構成によれば、マルチ電子源を構成
する電子放出素子の経時的な電子放出変化低減のため全
ての素子に予備駆動電圧印加を行った後に、予備駆動電
圧より低い通常駆動電圧における素子特性を評価し、結
果に基づいて予備駆動電圧より大きな特性シフト電圧を
印加することができる。全ての素子に予備駆動電圧印加
を行った後に、特定の素子に特性シフト電圧印加するこ
とで、電子放出素子の有する電子放出特性を記憶する機
能（以下、電子放出特性のメモリ機能と記す）を発現さ
せ、各電子放出素子ごとに所定の電子放出特性を記憶さ
せる。その後、動作電圧を下げ、通常駆動電圧におい
て、各電子放出素子の電子放出特性を一定に揃え、かつ
経時的な変化が無く安定に駆動することが可能になる。

【００２５】

【実施例】以下、実施例に基づき本発明をさらに詳しく
説明する。 ［実施例１］上述のように、本出願人らは表面伝導型放
出素子の特性を改善するための研究を鋭意行った結果、
製造工程において通常の駆動に先立ち、予備駆動処理を
行うことで経時的な変化が低減することが出来ることを
見い出した。

【００２６】この予備駆動について説明する。すでに述
べたように、表面伝導型放出素子の電子放出部を形成す
る際には、通電フォーミング処理後、通電活性化処理に
より電子放出部の近傍に炭素もしくは炭素化合物を堆積
せしめている。さらに通電活性化終了後には、安定化工
程を行うことが好ましい。この工程は、真空容器内の有
機物質を排気する工程である。真空容器を排気する真空
排気装置は、装置から発生するオイル等の有機物質が素
子の特性に影響を与えないように、オイルを使用しない
ものを用いるのが好ましい。具体的には、磁気浮上型タ
ーボ分子ポンプ、クライオポンプ、ソープションポン
プ、イオンポンプ等の真空排気装置を挙げることが出来
る。真空容器内の有機成分の分圧は、上記の炭素及び炭
素化合物がほぼ新たに堆積しない分圧で１×１０^-6［Ｐ
ａ］以下が好ましく、さらには１×１０^-8［Ｐａ］以下
が特に好ましい。さらに真空容器内を排気するときに
は、真空容器全体を加熱して、真空容器内壁や、電子放
出素子に吸着した有機物質分子を排気しやすくするのが
好ましい。安定化工程により得られるこのような真空雰
囲気中の有機物の分圧を低減した雰囲気で、通常の駆動
に先立って施される通電処理が予備駆動処理である。

【００２７】表面伝導型放出素子において駆動中の電子
放出部近傍の電界強度は極めて高い。このため同一の駆
動電圧で長期間駆動すると、放出電子量が徐々に低下す
るという問題があった。高い電界強度に起因する電子放
出部近傍の経時的な変化が、放出電子量の低下となって
現れているものと思われる。

【００２８】この点について説明する。Ｆｏｗｌｅｒと
Ｎｏｒｄｈｅｉｍらによれば、ＦＥ型の電子放出素子か
ら放出される電流Ｉと、カソード−ゲート間に印加され
る電圧Ｖとの関係は

【００２９】

【数１１】 で表される。上記式中、Ａ並びにＢは、電子放出部近傍
の材料並びに放出面積に依存する定数であり、βは電子
放出部近傍の形状に依存するパラメータであり、電圧Ｖ
にβを乗じた値が電界強度となる。ここで、ＦＥ型の電
子放出素子を例に取って説明するのは、表面伝導型の電
子放出素子においても同式を一対の電極間に印加した電
圧Ｖに対して、素子電流または放出電流Ｉと置き換える
だけで同様に表現されることを見出したためである。

【００３０】図２５のグラフにプロットされた電気特性
を直線（図２５中の破線）で近似すると、印加電圧Ｖを
近似直線の傾きＳで除した値に負符号を付けた値

【００３１】

【数１２】 が、カソード２３とゲート２４間に形成される電界の強
度に比例することが分かる。

【００３２】更に、上記関係をもう少し一般化して表現
すると、放出電流Ｉと電圧Ｖとの関係を

【００３３】

【数１３】 なる関数で表現し、ｆ’（Ｖ） を電圧Ｖにおけるｆ
（Ｖ）の微係数とする時、電圧Ｖにおける電界強度は
（式５）より、

【００３４】

【数１４】 と表され、

【００３５】

【数１５】 に比例することがわかる。

【００３６】ＦＥ型電子放出素子における上記電界強度
の代表的な値は、およそ１０⁷ Ｖ／ｃｍのオーダーと非
常に高い値である。この点もまた、表面伝導型電子放出
素子の一対の電極間に適用される。

【００３７】このように大きな電界強度のもとで、通常
の方法によって長期間駆動を継続していくと、強電界下
における構成部材の変化が不定期に発生し、放出電流値
が不安定になる。

【００３８】また、上記変化が不可逆的に起こると、放
出電流の低下を伴うことが多く、画像表示装置において
は輝度の低下となって現れる。

【００３９】上述の駆動中の電流の不安定性は、通常の
駆動に先立ち行われる駆動方法である予備駆動を行うこ
とで低減することが出来る。

【００４０】本発明の予備駆動は、例えば以下のような
手順にて実施する。先ず、予備駆動を適用する電子放出
素子の、少なくとも二組の異なる駆動電圧における印加
電圧と放出電流、並びに、それぞれの印加電圧における
放出電流の微係数を求める。例えば、図２６に示すよう
に、Ｖ１の印加電圧に対応する放出電流値Ｉ１と、Ｖ１
をｄＶ１だけ微小変化させた時の放出電流の変化量ｄＩ
１から、放出電流の微係数Ｉ’１をＩ’１＝ｄＩ１／ｄ
Ｖ１より求め、同様に、Ｖ２に対応する放出電流値Ｉ２
と、微係数Ｉ’２を求める。

【００４１】次に、各印加電圧Ｖ１、Ｖ２に対応する
（式９）中のｆ（Ｖ）をＩ１、Ｉ２とし、ｆ’（Ｖ）を
Ｉ’１、Ｉ’２として、（式９）から求まる値を比較す
る。この時例えば、

【００４２】

【数１６】 という関係が得られた場合、Ｖ１を予備駆動電圧（以
下、Ｖｐｒｅと表記する）として採用し、Ｖ２を通常の
駆動電圧（以下、Ｖｄｒｖと表記する）として採用す
る。逆に、

【００４３】

【数１７】 という関係が得られた場合、Ｖ２を予備駆動電圧（以
下、Ｖｐｒｅと表記する）として採用し、Ｖ１を通常の
駆動電圧（以下、Ｖｄｒｖと表記する）として採用す
る。

【００４４】以上予備駆動は、駆動時における電界強度
が安定するまでの時間行うことが望ましいが、予備駆動
時の電界強度の相対的な変化率が５％以内に収まるまで
予備駆動を継続すれば、引き続き駆動を行っても電界強
度の変動率は５％程度以内に収まり、予備駆動の効果が
十分実現されることがわかった。従って、（式９）よ
り、ｆ（Ｖ１）／｛Ｖ・ｆ’（Ｖ１）−２ｆ（Ｖ１）｝
の値の変化率が５％以内になるまでの時間予備駆動を実
施すればよい。

【００４５】上記予備駆動時には、予備駆動時における
電界強度の変化率をモニターしながら、電圧の印加を行
うとよい。予備駆動電圧にはパルス電圧を好適に用いる
ことができ、例えばパルス休止時間（パルス電圧が印加
されてから、次のパルス電圧が印加されるまでの間）に
電界強度の変化率を算出しながら電圧の印加を行い、上
記変化率が５％以内になったところで電圧の印加を停止
すればよい。

【００４６】予備駆動時の電界強度の変化率を見るため
には、例えば以下の方法を用いることができる。予備駆
動時に、予備駆動電圧Ｖ１とＶ１と微少電圧ｄＶ１異な
る電圧Ｖ１２を連続して印加し、それぞれの電圧を印加
した時に流れる電流Ｉ１、Ｉ１２、およびＩ１、Ｉ１２
の差ｄＩ１を求める。ここで、ｆ’（Ｖ１）＝ｄＩ１／
ｄＶ１であり、また、（式７）よりｆ（Ｖ１）＝Ｉ１で
あるから、上記ｆ（Ｖ１）／｛Ｖ・ｆ’（Ｖ１）−２ｆ
（Ｖ１）｝は

【００４７】

【数１８】 となり、Ｅｐｒｅの値の変化率を見ればよいことにな
る。

【００４８】予備駆動における電圧波形としては、図２
７（ａ）、（ｂ）、（ｃ）に示すような電圧波形を用い
ることができる。図２７（ａ）は予備駆動電圧Ｖ１をＴ
１時間印加した直後に電圧Ｖ１２までＴ１２時間かけて
電圧が変化する電圧波形である。図２７（ｂ）は、予備
駆動電圧Ｖ１をＴ１時間印加した直後に電圧Ｖ１２をＴ
１２時間印加する電圧波形である。また、図２７（ｃ）
は、予備駆動電圧Ｖ１をＴ１時間印加した後にＶ１２の
電圧をＴ１２時間印加する電圧波形である。各印加電圧
Ｖ１、Ｖ１２における電流値より、上記Ｅｐｒｅの値の
変化率を求め、変化率が５％以内になるまで予備駆動を
実施すればよい。

【００４９】さらに、安定化工程を施した（式１０）に
該当する電子放出素子においては、素子電流Ｉｆ、放出
電流Ｉｅは素子電圧Ｖｆに対してＭＩ特性を有し、素子
電圧Ｖｆに対して素子電流Ｉｆおよび放出電流Ｉｅが一
義的に決まる特性を有する。またこの時のＩｆ−Ｖｆ特
性、Ｉｅ−Ｖｆ特性は、安定化工程後に印加された最大
電圧Ｖｍａｘに依存する。

【００５０】この電子放出素子のＩ−Ｖ特性について、
図２８（ａ）、（ｂ）を用いて説明する。図２８（ａ）
はＩｆとＶｆの関係を示した図であり、図２８（ｂ）は
ＩｅとＶｆとの関係を示した図である。

【００５１】図２８（ａ）、（ｂ）において、 実線で示
されるのは、 最大電圧Ｖｍａｘ＝Ｖｍａｘ１で駆動した
素子のＩ−Ｖ特性である。この素子をＶｍａｘ１より以
下の素子電圧で駆動する時には、この実線で示されＩ−
Ｖ特性と同じＩ−Ｖ特性を有する。しかし、Ｖｍａｘ１
以上の電圧Ｖｍａｘ２で駆動すると、 素子は図中破線で
示されるように異なるＩ−Ｖ特性を示すようになり、 こ
の素子をＶｍａｘ２以下の素子電圧で駆動する時には、
この破線で示されるＩ−Ｖ特性と同じＩ−Ｖ特性を有す
るようになる。これは、 電子放出素子に印加される最大
電圧Ｖｍａｘによって、 電子放出部の形状や電子放出面
積等が変化するためと考えられる。

【００５２】予備駆動工程において素子電圧Ｖ１なる電
圧で素子を予備駆動することにより、 電子放出素子は図
２９に示すようにＶｍａｘ＝Ｖ１なる電圧によって一義
的に決められるｌｆ−Ｖｆ特性およびＩｅ−Ｖｆ特性を
有するようになる。

【００５３】次に、 予備駆動終了時の素子電圧Ｖｆ１に
おける素子電流をＩｆ１とし、 予備駆動により決められ
たＩｆ−Ｖｆ特性より、Ｉｆ２≦０．７Ｉｆ１となるＶ
ｆ２を選択し駆動電圧とする（図２９中のＶｆ２）。こ
れは、Ｉｆ２≦０．７Ｉｆ１となる駆動電圧とすること
により、放出電流の低下を長時間抑制することができる
からである。

【００５４】素子電圧Ｖｆ１で予備駆動を行った素子
に、 上述のようにＩｆ２≦０．７Ｉｆｌとなる駆動電圧
Ｖｆ２を印加しても、 電子放出部の形状や放出面積の変
化はほとんど生じないと考えられるため、 駆動時におい
ては、 予備駆動時とほぼ同じ放出面積を有しながら、 予
備駆動時よりも低い素子電流Ｉｆで駆動することにな
る。そのため、 駆動時に電子放出部に流れる素子電流の
電流密度を下げることができ、電子放出部の熱的な劣化
を抑え、長時間安定に電子放出させることができるもの
と考えられる。

【００５５】上記予備駆動は、予備駆動後に予備駆動電
圧よりも低い電圧で駆動する際に、電子放出素子のＩｆ
−Ｖｆ特性およびＩｅ−Ｖｆ特性が変化しないために必
要な時間行えばよく、パルス幅が数μｓｅｃ〜数十ｍｓ
ｅｃ、好ましくは１０μｓｅｃ〜１０ｍｓｅｃのパルス
電圧を数パルス〜数十パルス以上印加することにより、
行うことができる。

【００５６】なお、Ｖ１＞Ｖ２なる電圧において、 （式
１１）のような関係がある場合は、予備駆動電圧Ｖｐｒ
ｅに対して通常の駆動電圧Ｖｄｒｖが高い電圧となり、
Ｖｐｒｅの電圧にて変化させた電子放出部 (電子放出部
Ａと呼ぶ) に対しては、Ｖｄｒｖの電圧を印加した時点
で更に高い電界強度がかかることになる。しかし、 この
時点での電子放出量を左右する主たる電子放出源は異な
る別の電子放出部 (電子放出部Ｂと呼ぶ) となってお
り、 全放出電流に占める電子放出部Ａの寄与は小さい。
このような関係であっても、 やはり予備駆動は有効であ
り、 予めＶｐｒｅの電圧を印加することで、電子放出部
Ａの大幅な変動要因を予め減少させ、その後のＶｄｒｖ
の駆動電圧における破壊的な変動を未然に防ぐことが出
来る。

【００５７】以上のように説明した予備駆動方法は、Ｆ
Ｅ型電子放出素子や表面伝導型電子放出素子以外の電子
放出素子、例えばＭＩＭ型の電子放出素子に対しても有
効である。

【００５８】多数の電子放出素子を単純マトリクス配線
したマルチ電子源を製造する際においても、駆動に先立
って、マルチ電子源を構成する全ての素子に対し予備駆
動処理を行うことで安定した電子放出特性を有するマル
チ電子源を実現することができる。

【００５９】次に予備駆動を施した素子に、さらに表面
伝導型放出素子が示す電子放出特性のメモリ機能を用い
て行った電子放出特性の特性調整方法について説明す
る。本発明者らは、予め通電フォーミング処理並びに通
電活性化処理を施した表面伝導型放出素子に対し、真空
雰囲気中の有機物の分圧を低減した雰囲気で予備駆動を
行い、引き続いて特性調整を行った。

【００６０】図１は、本実施例においてマルチ電子源を
構成する表面伝導型放出素子の一つに注目し、これに印
加した駆動信号の電圧波形を示すグラフで、横軸に時間
を、縦軸には表面伝導型放出素子に印加した電圧（以
下、素子電圧Ｖｆと記す）を示している。ここで駆動信
号は、同図（ａ）に示すように連続した矩形電圧パルス
を用い、電圧パルスの印加期間を第１期間〜第４期間の
３つに分け、各期間内においてはパルスを１０〜１００
パルスずつ印加した。素子によって、印加するパルス波
高値は違うが、パルス数は同じである。図１（ａ）の電
圧パルスの波形の一部を、同図（ｂ）に拡大して示す。

【００６１】具体的な駆動条件としては、駆動信号のパ
ルス幅をＴ１＝１［ｍｓｅｃ］、パルス周期をＴ２＝１
０［ｍｓｅｃ］とした。なお、表面伝導型放出素子に実
効的に印加される電圧パルスの立ち上がり時間Ｔｒ及び
立ち下がり時間Ｔｆが１００［ｎｓ］以下となるよう
に、駆動信号源から表面伝導型放出素子までの配線路の
インピーダンスを十分に低減して測定した。ここで素子
電圧Ｖｆは、第一期間ではＶｆ＝Ｖｐｒｅとし、第二期
間と第四期間ではＶｆ＝Ｖｄｒｖとし、第三期間ではＶ
ｆ＝Ｖｓｈｉｆｔとした。これら素子電圧Ｖｐｒｅ、Ｖ
ｄｒｖ、Ｖｓｈｉｆｔは共に、表面伝導型放出素子の電
子放出閾値電圧よりも大きい電圧であって、かつ、Ｖｄ
ｒｖ＜Ｖｐｒｅ＜Ｖｓｈｉｆｔの条件を満足するように
設定した。但し、表面伝導型放出素子の形状や材料によ
り電子放出しきい値電圧も異なるので、測定対象となる
表面伝導型放出素子に合わせて適宜設定した。

【００６２】図１（ａ）において第一期間〜第四期間を
説明する。 （第一期間：予備駆動期間）第一期間は、予備駆動期間
である。予備駆動期間は、素子に予備駆動電圧（Ｖｐｒ
ｅ）パルスを印加する第一（ａ）期間と、Ｖｐｒｅ電圧
印加後、ＶｐｒｅパルスにｄＶ＝−０．２［Ｖ］変化さ
せたパルス波高値で同じパルス幅のパルスを合成した階
段パルスを印加し、Ｖｐｒｅ電圧付近において、素子の
電子放出特性を決定する電界強度Ｆを測定するための第
一（ｂ）期間からなっている。前述のように、各期間内
においてはパルスを１０〜１００パルス程度ずつ印加し
ている。より具体的には、素子に予備駆動電圧（Ｖｐｒ
ｅ）パルスを印加する第一（ａ）期間は、Ｖｐｒｅパル
ス印加によって、電圧パルスを印加する毎に変化してい
く素子の電界強度値の変化量が５％程度以下に落ち着く
までのパルス数を測定し、これに基づいて全素子同じパ
ルス数だけ印加した。また素子特性を測定するための階
段波形パルスは１〜１０パルス程度印加した。

【００６３】( 第二期間：動作電圧における特性評価期
間)第二期間は、予備駆動電圧印加後、駆動電圧を通常
の動作電圧である通常駆動Ｖｄｒｖに下げた際の素子特
性を評価する期間である。素子に通常駆動電圧（Ｖｄｒ
ｖ）パルスを印加し、Ｖｄｒｖ電圧印加時の電子放出電
流Ｉｅと共に、ＶｄｒｖパルスにｄＶ＝−０．２［Ｖ］
変化させたパルス高のパルスを合成した階段パルスを印
加し電圧値Ｖｄｒｖ近傍での素子の電界強度Ｆを評価し
ている。素子特性を測定するための階段波形パルスは１
〜１０パルス程度印加した。

【００６４】( 第三期間：特性シフト電圧印加期間)第
三期間は、電子放出特性の特性調整方法のために、電子
放出特性のメモリ機能を用いて予備駆動電圧Ｖｐｒｅよ
り大きなＶｓｈｉｆｔを印加し、素子の電子放出特性を
シフトする共に、Ｖｓｈｉｆｔ電圧付近での素子特性評
価を行う。即ち特性シフト電圧印加期間は、素子に特性
シフトパルス電圧（Ｖｓｈｉｆｔ）パルスを印加する第
三（ａ）期間と、Ｖｓｈｉｆｔ電圧印加後、Ｖｓｈｉｆ
ｔパルスにｄＶ＝−０．２［Ｖ］変化させたパルス高の
パルスを合成した階段パルスを印加し、Ｖｓｈｉｆｔ電
圧付近において、素子の電子放出特性を決定する電界強
度Ｆを測定するための、第三（ｂ）期間からなってい
る。この時印加するパルス数はより具体的には、素子に
特性シフト電圧（Ｖｓｈｉｆｔ）パルスを印加する第三
（ａ）期間は、第一（ａ）期間に印加したパルス数と同
じとした。これはＶｓｈｉｆｔパルス印加によって、素
子特性が変化するが、電圧パルスを印加する毎に変化し
ていく素子の電界強度値の変化量が５％程度以下に落ち
着くまでのパルス数だけ必要なためである。また素子特
性を測定するための階段波形パルスは１〜１０発程度印
加した。従って、特性調整を行う必要が無い素子に対し
ては第三期間〜第四期間は適用されない。

【００６５】（第四期間：特性シフト電圧印加後、動作
電圧における特性評価期間）第四期間は、特性シフト電
圧印加後、駆動電圧を通常の動作電圧である通常駆動Ｖ
ｄｒｖに下げた際の素子特性を評価する期間である。第
二期間と同様に、素子に通常駆動電圧（Ｖｄｒｖ）パル
スを印加しＶｄｒｖ電圧印加時の電子放出電流Ｉｅと共
に、ＶｄｒｖパルスにｄＶ＝−０．２［Ｖ］変化させた
パルス高のパルスを合成した階段パルスを印加し電圧値
Ｖｄｒｖ近傍での素子の電界強度Ｆを評価している。素
子特性を測定するための階段波形パルスは１〜１０発程
度印加した。一つの素子に対して、上記の駆動を行った
後、全ての素子に対して同様なプロセスを施すことで、
マルチ電子源に対しての特性調整プロセスが完了する。

【００６６】図２（ａ）と（ｂ）は、図１で示した一連
の駆動信号を印加した際の表面伝導型放出素子の電気的
特性を示すグラフ図で、図２（ａ）の横軸は素子電圧Ｖ
ｆを、縦軸は表面伝導型放出素子から放出される電流
（以下、放出電流Ｉｅと記す）の測定値を、図２（ｂ）
の横軸は素子電圧Ｖｆを、縦軸は表面伝導型放出素子に
流れる電流（以下、素子電流Ｉｆと記す）の測定値を表
している。

【００６７】まず、図２（ａ）に示した（素子電圧Ｖ
ｆ）対（放出電流Ｉｅ）特性について説明する。図１に
示す第一期間においては、駆動パルスに応答して表面伝
導型放出素子からは、放出電流が出力される。即ち、駆
動パルスの立ち上がり期間Ｔｒの間は、印加電圧Ｖｆが
Ｖｔｈ１を超えると放出電流Ｉｅは急激に増加する。そ
して、Ｖｐｒｅパルス印加の最後においてはＶｆ＝Ｖｐ
ｒｅの期間、即ちパルス幅Ｔ１の期間には、放出電流Ｉ
ｅは安定し、ほぼＩｅ１の大きさを保つ。

【００６８】次に第二期間において、Ｖｄｒｖパルスを
印加すると、予備駆動の済んだ素子の放出電流特性は特
性カーブＩｅｃ（１）上を安定的に遷移し、Ｉｅ４の放
出電流を放出する。

【００６９】次に第三期間において、Ｖｆ＝Ｖｓｈｉｆ
ｔのパルスが印加されると、特性カーブはＩｅｃ（１）
から変化する。そして、Ｖｓｈｉｆｔパルス印加の最後
においてはＶｆ＝Ｖｓｈｉｆｔの期間、即ちＴ１の期間
には、放出電流Ｉｅは安定し、放出電流ＩｅはＩｅ２の
大きさを保つ。即ち放出電流特性は特性カーブＩｅｃ
（２）に示すものになる。

【００７０】次に第四期間において、再び、Ｖｆ＝Ｖｄ
ｒｖのパルスが印加されるが、この時には放出電流Ｉｅ
は、特性カーブＩｅｃ（２）に沿って変化する。即ち、
駆動パルスの立ち上がり期間Ｔｒの間は、印加電圧Ｖｆ
がＶｔｈ２を越えると特性カーブＩｅｃ（２）に沿って
放出電流Ｉｅは急激に増加する。そして、Ｖｆ＝Ｖｄｒ
ｖの期間、即ちＴ１の期間には、放出電流ＩｅはＩｅ３
の大きさを保つ。そして、駆動パルスの立ち下がり期間
Ｔｆの間では、放出電流Ｉｅの特性カーブＩｅｃ（２）
に沿って急激に減少する。このように、第四期間におい
ては第三期間における特性カーブＩｅｃ（２）がメモリ
されているため、放出電流Ｉｅは、通常駆動電圧Ｖｄｒ
ｖにおいてＩｅ４からＩｅ３にまで減少し、第一期間よ
りも小さなものとなる。

【００７１】同様に、（素子電圧Ｖｆ）対（素子電流Ｉ
ｆ）特性に関しても図２（ｂ）に示すように、第一期間
においては特性カーブＩｆｃ（１）に沿って動作する
が、第三期間においては、特性カーブＩｆｃ（２）に沿
うようになり、それに続く第四期間においては第二期間
でメモりされた特性カーブＩｆｃ（２）に沿って動作す
る。

【００７２】図３は、マルチ電子源を用いた表示パネル
３０１を構成する各表面伝導型放出素子に特性調整用の
波形信号を加えて個々の表面伝導型放出素子の電子放出
特性を変えるための駆動回路の構成を示すブロック図で
ある。図３において、３０１は表示パネルである。な
お、本実施例において、表示パネル３０１には複数の表
面伝導型放出素子がマトリックス状に配線されており、
既にフォーミング処理及び活性化処理が完了し、安定化
工程にあるものとする。複数の表面伝導型放出素子をマ
トリクス状に配設した基板と、その基板上に離れて設け
られ、表面伝導型放出素子から放出される電子により発
光する螢光体を有するフェースプレート等を真空容器中
に配設している。さらに行方向配線端子Ｄｘ１〜Ｄｘｍ
及び列方向配線端子Ｄｙ１〜Ｄｙｎを介して外部の電気
回路と接続されている。

【００７３】３０２は、表示パネル３０１の螢光体に高
電圧源３１１からの高電圧を印加するための端子であ
る。３０３、３０４はスイッチマトリクスで、それぞれ
行方向配線及び列方向配線を選択してパルス電圧を印加
するための電子放出素子を選択している。３０６、３０
７はパルス発生器で、パルス波形信号Ｐｘ、Ｐｙを発生
させている。３０８はパルス波高値設定回路で、パルス
設定信号Ｌｐｘ、Ｌｐｙを出力することにより、パルス
発生器３０６、３０７のそれぞれより出力されるパルス
信号の波高値を決定している。３０９は制御回路で、特
性調整フロー全体を制御し、パルス波高値設定回路３０
８に波高値を設定するためのデータＴｖを出力してい
る。なお、３０９ａはＣＰＵで、制御回路３０９の動作
を制御している（図７及び図８のフローチャート）。３
０９ｂ、３０９ｃは、各素子の特性調整のための各素子
の特性を記憶するためのメモリである。具体的には、３
０９ｂは通常駆動電圧Ｖｄｒｖ印加時に各素子から放出
される電子放出量Ｉｅを格納し、３０９ｃは通常駆動電
圧Ｖｄｒｖ印加時と予備駆動後の最大電圧印加時の各素
子の電界強度値（Ｆ）を格納している。３０９ｄは、詳
細は後述するが、素子の特性調整を行うために参照する
ルックアップテーブル（ＬＵＴ）である。３１０はスイ
ッチマトリクス制御回路で、スイッチ切換え信号Ｔｘ、
Ｔｙを出力してスイッチマトリクス３０２、３０３のス
イッチの選択を制御することにより、パルス電圧を印加
する電子放出素子を選択している。

【００７４】次に、プロセスで必要となるデータ取得に
ついて説明する。本実施例では素子特性を得るために各
素子からの放出電流Ｉｅを測定しているが、この方法に
ついて述べる。例えば、予備駆動電圧Ｖｐｒｅ印加時に
流れるＩｅを測定する場合を説明する。制御回路３０９
からのスイッチマトリクス制御信号Ｔｓｗにより、スイ
ッチマトリクス制御回路３１０がスイッチマトリクス３
０３及び３０４が所定の行方向配線又は列方向配線を選
択し、所望の表面伝導型放出素子が駆動できるように切
換え接続される。

【００７５】一方、制御回路３０９はパルス波高値設定
回路３０８に、予備駆動電圧Ｖｐｒｅに対応した波高値
データＴｖを出力する。これによりパルス波高値設定回
路３０８から波高値データＬｐｘ及びＬｐｙが、パルス
発生器３０６、３０７のそれぞれに出力される。この波
高値データＬｐｘ及びＬｐｙに基づいて、パルス発生器
３０６及び３０７のそれぞれは駆動パルスＰｘ及びＰｙ
を出力し、この駆動パルスＰｘ及びＰｙがスイッチマト
リクス３０３及び３０４により選択された素子に印加さ
れる。ここで、この駆動パルスＰｘ及びＰｙは、表面伝
導型放出素子に、予備駆動電圧（波高値）Ｖｐｒｅの１
／２の振幅で、かつ互いに異なる極性のパルスとなるよ
うに設定されている。また同時に、高圧電源３１１によ
り表示パネル３０１の螢光体に所定の電圧を印加する。

【００７６】表面伝導型放出素子の電子放出特性は、あ
る電圧（しきい値電圧Ｖｔｈと呼ぶ、図２（ａ）中のＶ
ｔｈ１等）以上の素子電圧を印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧以下では放出電流Ｉｅ
がほとんど検出されない。つまり、表面伝導型放出素子
は、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを
持った非線形素子である。よって、駆動パルスＰｘ及び
Ｐｙの振幅値がＶｐｒｅの１／２でかつ互いに異なる極
性のパルスとなる場合、スイッチマトリクス３０３及び
３０４により選択された素子からのみ電子放出がなされ
る。そしてこの駆動パルスＰｘ、Ｐｙで表面伝導型放出
素子が駆動されている時の放出電流Ｉｅを電流検出器３
０５により測定する。全素子数分のＩｅデータは、制御
回路３０９のＩｅ格納メモリ３０９ｂに記憶される。ま
た予備駆動や特性シフトパルス印加前後の各素子の電界
強度パラメータＦも測定され、Ｆ格納メモリ３０９ｃに
記憶される。

【００７７】さらに、これらの計測データを基にして、
マルチ電子源を構成する個々の表面伝導型放出素子の電
子放出特性を変えるプロセスフローを図７及び８のフロ
ーチャートを用いて説明する。この回路の動作は、表示
パネル３０１の各表面伝導型放出素子に予備駆動電圧を
印加後、通常駆動電圧における電子放出特性を測定する
段階（図７のフロー図）と、検出した放出電流に応じて
特性調整パルス波形信号を印加する段階（図８のフロー
図）とを有する。

【００７８】図７は、表示パネル３０１の各表面伝導型
放出素子に予備駆動電圧を印加後、通常駆動電圧におけ
る電子放出特性を測定し、結果をメモリに格納するフロ
ーである。ステップＳ１〜Ｓ４が図１のタイミング図
の”第一期間”に、ステップＳ５〜Ｓ８が”第二期間”
に対応する。

【００７９】まずステップＳ１で、スイッチマトリクス
制御信号Ｔｓｗを出力して、スイッチマトリクス制御回
路３１０によりスイッチマトリクス３０３、３０４を切
り換えて表示パネル３０１から表面伝導型放出素子を一
つ選択する。次にステップＳ２で、選択された素子に印
加するパルス信号の波高値データＴｖをパルス波高値設
定回路３０８に出力する。測定用パルスの波高値は、予
備駆動電圧値Ｖｐｒｅ＝１６［Ｖ］である。そしてステ
ップＳ３で、パルス発生器３０６、３０７よりスイッチ
マトリクス３０３、３０４を介して、ステップＳ１で選
択されている表面伝導型放出素子に、予備駆動電圧値Ｖ
ｐｒｅパルス信号を印加する（図１（ａ）第一（ａ）に
相当）。次にステップＳ４で、Ｖｐｒｅ電圧における電
界強度を計測するために、Ｖｐｒｅ＝１６［Ｖ］と電圧
ＶｐｒｅよりｄＶ＝−０．２［Ｖ］低い電圧１５．８
［Ｖ］のパルス電圧からなる階段状のパルス電圧を印加
し、各電圧における電子放出電流Ｉｅを測定する（図１
（ａ）第一（ｂ）に相当）。さらに前述の（式５）、
（式８）に従って、電圧Ｖｐｒｅ近傍での素子の電界強
度値を算出し、メモリ３０９ｃに或る素子のＦｍａｘ値
として記憶する。

【００８０】ステップＳ５では、予備駆動電圧を行った
素子を通常駆動電圧Ｖｄｒｖに下げて駆動した時の素子
特性評価を行うために、選択された素子に印加するパル
ス信号の波高値データＴｖとして通常駆動電圧値Ｖｄｒ
ｖ＝１４．５［Ｖ］を設定する。そしてステップＳ６
で、ステップＳ１で選択されている表面伝導型放出素子
に、通常駆動電圧値Ｖｄｒｖパルス電圧を印加する。こ
の際、Ｖｄｒｖ電圧における電界強度を計測するため
に、Ｖｄｒｖ＝１４．５［Ｖ］とＶｄｒｖ電圧よりｄＶ
＝−０．２［Ｖ］低い電圧１４．３［Ｖ］パルス電圧か
らなる階段状のパルス電圧を印加している。ステップＳ
７で各電圧における電子放出電流Ｉｅを測定する。さら
に前述の（式５）、（式８）に従って、Ｖｄｒｖ電圧近
傍での素子の電界強度値Ｆｄｒｖとして算出し、メモリ
３０９ｃに選択した素子のＦｄｒｖ値として記憶する。
また、特性調整のためにＶｄｒｖ電圧における電子放出
量Ｉｅをメモリ３０９ｂに格納する。

【００８１】ステップＳ８では、表示パネル３０１の全
ての表面伝導型放出素子に対して測定を行ったかどうか
を調べ、そうでないときはステップＳ９に進み、次の表
面伝導型放出素子を選択するスイッチマトリクス制御信
号Ｔｓｗを出力してステップＳ１に進む。

【００８２】一方、ステップＳ８で全ての表面伝導型放
出素子に対する測定処理が終了しているときは、表示パ
ネル３０１の全ての表面伝導型放出素子に対し、通常駆
動電圧Ｖｄｖにおける放出電流Ｉｅを比較し、基準目標
Ｉｅ値を設定する。引き続いて詳細は図４及び図５に後
述するが、各素子の特性調整を行う特性シフト電圧値を
決定し印加する。

【００８３】予備駆動を行った素子をどのように特性調
整するか、予備駆動を施した後に測定された素子の放出
電流の測定例を図４を参照して模式的に説明する。図４
は、本実施例の表示パネル３０１のマルチ電子源を作成
する際、予備駆動を行った後、放出特性の異なる２個の
表面伝導型放出素子の、駆動電圧（駆動パルスの波高
値）Ｖｆに対する放出電流特性の一例を示した図であ
る。

【００８４】同図において、或る表面伝導型放出素子の
電子放出特性が動作曲線（ａ）で示され、別のある表面
伝導型放出素子の電子放出特性が動作曲線（ｂ）で示さ
れている。従って、通常駆動駆動電圧Ｖｄｒｖ印加時の
放出電流は、（ａ）で示す特性を有する電子放出素子で
はＩｅ１、（ｂ）で示す特性を有する電子放出素子では
Ｉｅ２（Ｉｅ１＞Ｉｅ２）となる。

【００８５】一方、上述したように、本実施例の表面伝
導型放出素子は、過去に印加された電圧の駆動パルスの
最大波高値に応じた放出電流特性（メモリ性）を有して
いる。従って予備駆動を施した後の素子に対しても、メ
モリ性を利用して特性調整することが可能である。

【００８６】図５は、詳細は後述するが、図４に示すよ
うな電圧＝Ｖｐｒｅで予備駆動を施した素子に、さらに
特性調整用に波高値Ｖｓｈｉｆｔのパルス電圧を印加し
た時に、Ｖｐｒｅよりも小さい一定の波高値の通常駆動
信号Ｖｄｒｖで駆動した場合の電子放出特性を示してい
る。これにより、個々の表面伝導型放出素子に異なる最
大波高値のパルス（特性シフト信号）を印加することに
より、電子放出特性を揃えることができる。即ち、図４
において、放出特性曲線（ａ）を示す放出素子と特性曲
線（ｂ）を示す放出素子の特性を揃えるためには、特性
曲線（ａ）を示す放出素子に図５に示した特性を参照し
て特性シフト信号を印加して、駆動電圧Ｖｄｒｖの時の
放出電流ＩｅがＩｅ１からＩｅ２になるように変えてや
ればよい。

【００８７】言い換えれば、複数の電子放出素子の電子
放出特性の均一化を達成するためには、（Ｖｆ−Ｉｅ）
特性カーブが最も右側にある素子の特性を目標（基準）
にして、他の素子の特性カーブを右側にシフトさせて、
その目標と一致させれば良い。その際、各電子放出素子
に印加する特性シフト信号の大きさは、その目標との差
の大小に応じて決定される。目標との差（例えば、図４
におけるＩｅ１とＩｅ２との差）が大きい素子、即ち、
特性カーブが左側にある素子ほど、シフトさせる量を大
きくしなければならない。

【００８８】ところで、ある初期特性を持つ電子放出素
子に対してどのくらいの大きさの特性シフト用電圧を印
加すればどのくらい特性カーブが右方向にシフトするか
を知るには、図１（ａ）〜図２（ｂ）で説明した実験を
予め多数行っておけば良い。そこで、いろいろな初期特
性の電子放出素子を選んで、いろいろな大きさのＶｓｈ
ｉｆｔを印加して実験を行い、様々なデータを蓄積して
おいた。なお、図３の装置においては、これらのデータ
は制御回路９に予めルックアップテーブルとして蓄積さ
れている（図３中、３０９ｄ）。

【００８９】図５は、上記ルックアップテーブルの中か
ら、図４中にａで示された初期特性と同じ初期特性を持
つ電子放出素子のデータをピックアップしてグラフ化し
て示したもので、前駆動電圧Ｖｐｒｅ印加後、駆動電圧
をＶｄｒｖに下げたときの放出電流値がＩｅ１である素
子に、さらにＶｐｒｅを超えるＶｓｈｉｆｔを印加した
後、Ｖｄｒｖと等しい大きさの駆動電圧を印加して観測
される放出電流がＶｓｈｉｆｔ電圧に対してどう変化す
るかをまとめたものである。このグラフの横軸は特性シ
フト電圧Ｖｓｈｉｆｔの大きさを表し、縦軸はＶｄｒｖ
電圧印加時の放出電流Ｉｅを表す。グラフにおいてＶｓ
ｈｉｆｔ＝０［Ｖ］は予備駆動Ｖｐｒｅのみが印加され
た場合には、Ｖｄｒｖ印加時に素子にはＩｅ１の電流が
流れることを示している。

【００９０】したがって、図４中のａの素子に印加する
べき特性シフト用電圧の大きさを決定するには、図５の
グラフにおいてＩｅがＩｅ２と等しい点のＶｓｈｉｆｔ
を読み取れば良い（図５グラフ中、Ｖｓｈｉｆｔ値＝Ｖ
ｓｈｉｆｔ＃１）。

【００９１】ここで再び図８を参照し、図７以降のステ
ップを説明する。図８は、通常駆動電圧であるＶｄｒｖ
電圧において検出した放出電流に応じて特性調整のため
のパルス波形信号を印加する段階フローである。図８に
おいて、ステップＳ１３〜Ｓ１６が図１のタイミング図
の”第三期間”に、ステップＳ１７〜Ｓ１８が”第四期
間”に対応する。

【００９２】図８のステップＳ１０において、図３の装
置の制御回路３０９は、以下の手順で特性シフト用電圧
を決定する。まず、目標（基準）とすべき電子放出素子
を選択する。すなわち、Ｉｅ格納メモリ３０９ｂの内容
を参照し、全電子放出素子の中で（Ｖｆ−Ｉｅ）特性カ
ーブが最も右側にある素子を選択する。この選択した電
子放出素子を、これ以降、基準素子と呼ぶことにする。
また本実施例においては、基準素子にＶｄｒｖを印加し
た際、観測されるＩｅ値が目標Ｉｅ値となる。その後全
ての素子に関して、特性調整が必要か判断し、必要な場
合は特性調整用の電圧Ｖｓｈｉｆｔを印加する。

【００９３】ステップＳ１１において、表示パネル３０
１から表面伝導型放出素子を一つ選択する。次にステッ
プＳ１２で、Ｉｅ格納メモリ３０９ｂからステップＳ１
１で選択された素子番号に対応したＩｅデータを読み出
す。次にステップＳ１３で目標Ｉｅ値と比較し、特性シ
フト電圧Ｖｓｈｉｆｔの印加が必要かを判断する。印加
が必要でない場合は、ステップＳ１９に進む。印加が必
要と判断された場合、ステップＳ１４にしたがって、前
記制御回路３０９は、予め蓄積されているルックアップ
テーブル３０９ｄの中から、当該素子と初期特性が最も
近似した素子のデータを読み出す。そして、当該データ
の中から、その素子の特性を基準素子の特性に等化させ
るための特性シフト電圧Ｖｓｈｉｆｔを選び出す（上述
の図５の説明参照）。

【００９４】次にステップＳ１５に従って特性シフト電
圧（Ｖｓｈｉｆｔ）パルス信号を印加する（図１（ａ）
第三（ａ）に相当）。次にステップＳ１６で、Ｖｓｈｉ
ｆｔ電圧における電界強度を計測するために、Ｖｓｈｉ
ｆｔとＶｓｈｉｆｔ電圧よりｄＶ＝−０．２［Ｖ］低い
パルス電圧からなる階段状のパルス電圧を印加し、各電
圧における電子放出電流Ｉｅを測定する（図１（ａ）第
三（ｂ）に相当）。さらに前述の（式５）、（式８）に
従って、Ｖｓｈｉｆｔ電圧近傍での素子の電界強度値Ｆ
を算出し、メモリ３０９ｃの対応するアドレスに選択し
た素子のＦｍａｘ値としてステップＳ４で格納した電界
強度値を更新する。

【００９５】ステップＳ１７では、予備駆動電圧を行っ
た素子を通常駆動電圧Ｖｄｒｖに下げて駆動した時の素
子特性評価を行うために、選択された素子に印加するパ
ルス信号の波高値データＴｖとして通常駆動電圧値Ｖｄ
ｒｖ＝１４．５［Ｖ］を設定し、選択されている表面伝
導型放出素子に、通常駆動電圧値Ｖｄｒｖパルス電圧を
印加する。この際、Ｖｄｒｖ電圧における電界強度を計
測するために、Ｖｄｒｖ＝１４．５［Ｖ］とＶｄｒｖ電
圧よりｄＶ＝−０．２［Ｖ］低い電圧１４．３［Ｖ］パ
ルス電圧からなる階段状のパルス電圧を印加している。
ステップＳ１８で各電圧における電子放出電流Ｉｅを測
定する。さらに前述の（式５）、（式８）に従って、Ｖ
ｄｒｖ電圧近傍での素子の電界強度値Ｆｄｒｖとして算
出し、メモリ３０９ｃに選択した素子のＦｄｒｖ値とし
てデータを更新して記憶する。また、特性調整の確認の
ためにＶｄｒｖ電圧における電子放出量Ｉｅをメモリ３
０９ｂに更新して格納する。

【００９６】ステップＳ１９は、最大電圧としてＶｐｒ
ｅまたはＶｓｈｉｆｔの電圧が印加され、予備駆動と特
性調整の済んだ素子を、通常駆動電圧Ｖｄｒｖで駆動時
に経時的な変化が低減することを検証するステップであ
る。前述した予備駆動の説明により、最大電圧としてＶ
ｐｒｅまたはＶｓｈｉｆｔの電圧における素子の電界強
度値Ｆｐｒｅと通常駆動電圧Ｖｄｒｖ電圧における素子
の電界強度値Ｆｄｒｖを比較することで予備駆動処理の
効果が検証できる。即ち、 １）Ｆｐｒｅ＞Ｆｄｒｖならば、通常駆動電圧において
経時的な変化は問題ない。 ２）Ｆｐｒｅ＜Ｆｄｒｖならば、通常駆動電圧において
経時的な変化が発現する可能性がある。 ２）の場合は、エラー処理ステップＳ２０を実施する。
エラー処理ステップとしてはエラーの起こった素子の場
所を制御回路３０９に記憶しておく。

【００９７】ステップＳ２１では、表示パネル３０１の
全ての表面伝導型放出素子に対して特性調整を行ったか
どうかを調べ、そうでないときはステップＳ２２に進
み、次の表面伝導型放出素子を選択するスイッチマトリ
クス制御信号Ｔｓｗを出力してステップＳ１１に進む。
その結果、図６に示したように、放出特性曲線（ａ）で
示された表面伝導型放出素子は、特性曲線（ｃ）で示す
ように変更され、駆動電圧Ｖｄｒｖが印加されたときの
放出電流がＩｅ２となり、表示パネル３０１の全ての表
面伝導型放出素子の電子放出特性を一様に揃えることが
できる。

【００９８】なお、Ｓ２０のエラー処理ステップに関し
て補足しておく。全ての素子に対する特性調整が終了後
に、エラー処理ステップＳ２０でエラーと判断された素
子の数を判断し、以下の処理を行う。 １）エラー処理数が非常に少ない場合（全素子数の０．
００１％以下） 実際のマルチ電子源を例えば表示装置として利用する場
合、全素子数の０．００１％程度の欠陥があっても実用
上は障害にならない。従って、エラー処理ステップＳ２
０でエラーと判断された素子を通常駆動電圧Ｖｄｒｖで
駆動した場合に、経時的な変化により、素子の放出電流
が減少し、欠陥のようになったとしても実用上問題が無
く、通常駆動電圧Ｖｄｒｖで動作させる。 ２）エラー処理数が少ない場合（全素子数の０．００１
％以上、０．１％以下） エラー処理ステップＳ２０でエラーと判断された素子を
通常駆動電圧Ｖｄｒｖで駆動した場合に、経時的な変化
により素子の放出電流が減少し、欠陥のようになって実
用上問題が生じる可能性がある。この場合は、通常駆動
電圧Ｖｄｒｖを下げて駆動することで通常駆動電圧Ｖｄ
ｒｖにおける電界強度を低減させ、安定した動作が可能
となる。例えば、Ｖｄｒｖを１４．５［Ｖ］から１４
［Ｖ］に下げた場合、電界強度Ｆ＝β・Ｖｄｒｖ及びＶ
ｄｒｖが大きく変動しない範囲では、βは一定と考えら
れるので、電界強度はＶｄｒｖを１４．５［Ｖ］から１
４［Ｖ］に下げた分だけ低減できる。そこで、エラー処
理ステップＳ２０でエラーと判断された素子に関して、
Ｖｄｒｖにおける電界強度値ＦｄｒｖとＶｐｒｅにおけ
る電界強度Ｆｐｒｅを比較し、Ｆｐｒｅ＞Ｆｄｒｖとな
るように、Ｖｄｒｖを下げて駆動する。これにより、経
時的な素子特性変動を生じる素子数を減らし、実際のマ
ルチ電子源を例えば表示装置として利用する場合、問題
とならないようにすることが可能になる。この際、通常
駆動電圧Ｖｄｒｖを大きく下げると、前述のフローで想
定していた通常駆動電圧と動作電圧の差によって、揃え
た素子特性に多少バラツキが生じる可能性があった。こ
の場合は、通常駆動電圧Ｖｄｒｖをもう一度設定して、
図７のステップＳ６からフローをやり直してもよい。

【００９９】［実施例２］次に本発明の第２の実施例に
ついて説明する。図９は、表示パネル９０１の各表面伝
導型放出素子の電子放出特性を一様に揃えるための装置
構成の他の例を示すブロック図で、前述の図３の構成と
共通する部分は、説明を省略する。

【０１００】この実施例２の構成によれば、駆動電圧Ｖ
ｆに対する放出電流Ｉｅの素子電流Ｉｆと強い相関があ
ることに着目して、表示パネル１の個々の表面伝導型放
出素子よりの電子放出電流Ｉｅを揃えるために、素子電
流Ｉｆを揃えるようにしたもので、個々の表面伝導型放
出素子の素子電流Ｉｆを測定する電流検出器９０５を設
けている点が図３と異なる点である。

【０１０１】図１０は、予備駆動を行った後、素子電流
特性の異なる２つの表面伝導型放出素子の駆動電圧（駆
動パルスの波高値）Ｖｆを変えたときの素子電流特性の
一例を示した図である。また図１１は、図１０に示すよ
うな電圧＝Ｖｐｒｅで予備駆動を施した素子に、さらに
特性調整用に波高値Ｖｓｈｉｆｔのパルス電圧を印加し
た時に、Ｖｐｒｅよりも小さい一定の波高値の通常駆動
信号Ｖｄｒｖで駆動した場合の素子電流特性を示してい
る。これにより、個々の表面伝導型放出素子に異なる最
大波高値のパルス（特性シフト信号）を印加することに
より、素子電流特性を揃えることができる。

【０１０２】図９の回路の動作については、予め測定す
る項目が、前述の実施例１では放出電流Ｉｅであったの
に対し、この実施例２では素子電流Ｉｆとなっている点
のみが異なるだけで、全く同様の動作で予備駆動後、特
性シフト信号を印加する前の素子電流の測定が行える。
次に、所定の素子電流（ここではＩｆ２）に揃うように
図１０の素子電流特性曲線（ａ）を示す放出素子に、図
１１の特性曲線を参照して、特性シフト信号（Ｖｓｈｉ
ｆｔ＝Ｖｓｈｉｆｔ＃１）を印加する。その結果、図１
２に示したように、それまで素子電流特性曲線（ａ）を
示していた表面伝導型放出素子が特性曲線（ｃ）を示す
ようになり、特性曲線（ｂ）を示していた表面伝導型放
出素子と駆動電圧Ｖｆ１において同じ素子電流Ｉｆ２を
得ることができる。以上の操作を表示パネル９０１の全
表面伝導型放出素子に対して行うことにより、表示パネ
ル１全体の表面伝導型放出素子の素子電流を揃えること
ができる。

【０１０３】以上のようにして特性シフト信号を印加し
てその特性を揃えた表示パネル９０１を、通常駆動電圧
Ｖｄｒｖにより駆動すると、全ての表面伝導型放出素子
の放出電流Ｉｅが実施例１とほぼ同程度に均一な表示パ
ネル９０１を得ることができる。なお、この実施例２の
場合の動作も、前述の実施例１のフローチャート（図７
及び図８）において、放出電流Ｉｅの検出を素子電流Ｉ
ｆの検出に置き換えて特性シフト信号の波高値を決定す
ることにより、前述の実施例１と同様にして行うことが
できるので、その説明を省略する。

【０１０４】［実施例３］次に本発明の実施例３につい
て以下に説明する。本実施例３においては、電子放出素
子の使用に先立って各電子放出素子に対応する螢光体の
発光輝度を測定し、輝度にばらつきがあった場合には均
一になるように補正する。図１３は、本発明の実施例３
に係る、表示パネル１３０１の個々の表面伝導型放出素
子の電子放出特性を変える装置構成を示したブロック図
であり、前述の図３及び図９と同様の機能を有するもの
には説明を省略する。

【０１０５】この装置は、個々の放出素子に対応する螢
光体での発光輝度を揃えるための装置であり、図３にお
ける放出電流Ｉｅを測定する電流検出器３０５の代わり
に螢光体での発光輝度を測定するための輝度測定器１３
０５及び輝度データに相当する放出電流Ｉｅまたは素子
電流Ｉｆに変換する輝度信号抽出回路１３１２が設けて
ある点が図３と異なっている。

【０１０６】次に、この様な装置を用いて個々の放出素
子に対応した螢光体での波高点の輝度を揃える方法につ
いて説明する。螢光体での発光輝度は、放出電流Ｉｅに
比例していると考えられることから、測定された発光輝
度のバラツキに応じて電子放出特性を変えればよい。即
ち、輝度測定器１３０５により測定された輝度データを
輝度信号抽出回路１３１２により放出素子での放出電流
Ｉｅまたは素子電流Ｉｆに相当する値Ｂに変換して制御
回路１３０９に出力する。続いて、前述の実施例１及び
２で説明した方法と同様に、所定の駆動電圧Ｖｆでの放
出電流Ｉｅまたは素子電流Ｉｆを変える。この場合、螢
光体の部分的な発光特性のばらつきも含めて輝度のばら
つきが補正される点が、前述の実施例１及び２と異な
る。螢光体での発光輝度は、放出電流Ｉｅに比例してい
ると考えられるので、電界強度値の評価も実施例１、２
と同様に、（式５）、（式８）を用いて相対的な電界強
度比較も行うことができる。以上の操作を全放出素子に
ついて行うことにより表示パネル１３０１の全ての表面
伝導型放出素子について輝度を揃えることができる。

【０１０７】なお、この実施例３における制御回路１３
０９の処理は前述の実施例１の処理（図７及び図８のフ
ローチャート）と同様にしてできるため、その説明を省
略する。

【０１０８】［実施例４］次に本発明の実施例４につい
て以下に説明する。本実施例においては、予備駆動電圧
Ｖｐｒｅ印加後、通常駆動電圧Ｖｄｒｖ印加時に、素子
の電子放出特性のバラツキを小さくするのでなく、通常
駆動電圧Ｖｄｒｖ印加時に平均的に流れる素子電流Ｉｆ
ｄｒｖ値で素子を駆動時に、個々の表面伝導型放出素子
の電子放出電流Ｉｅを揃える点が実施例１〜３と異なっ
ている。つまり通常駆動電圧Ｖｄｒｖ付近での、各素子
の電子放出効率η＝Ｉｅ／Ｉｆを揃えるように特性調整
を行っている。本実施例は、マルチ電子源を構成する各
素子を一定電流で駆動した時に、均一な電子放出特性が
得られるため、マルチ電子源を定電流源で駆動する場合
に好適な素子特性調整法の実施例である。

【０１０９】図１４は、表示パネル１４０１の各表面伝
導型放出素子の電子放出特性を一様に揃えるための装置
構成を示すブロック図で、前述の図３の構成とほぼ似て
いる。よって共通する部分は、説明を省略する。図３と
の違いは、素子の一つを選択し電圧を印加した時に、対
応する素子から放出される電子放出電流Ｉｅを計測する
ための電流検出器１４０５と、素子電流を計測する素子
電流検出器１４１２を具備している点である。さらに通
常駆動電流Ｉｄｒｖで駆動時に各素子から放出されるＩ
ｅバラツキを抑えるため、各素子の電子放出効率η＝Ｉ
ｅ／Ｉｆを測定しメモリ１４０９ｂに格納している。

【０１１０】マルチ電子源を構成する個々の表面伝導型
放出素子の電子放出特性を調整するプロセスフローを図
１５、１６のフローチャートを用いて説明する。図１４
の回路の動作は、表示パネル１４０１の全表面伝導型放
出素子に予備駆動電圧Ｖｐｒｅを印加後、通常駆動電流
Ｉｄｒｖにおける電子放出特性を測定する段階（図１５
のフロー図）と、観測された各素子のηに応じて特性調
整のためのパルス波形信号を印加する段階（図１６のフ
ロー図）とを有する。

【０１１１】まずステップＳ１で、スイッチマトリクス
制御信号Ｔｓｗを出力して、スイッチマトリクス制御回
路１４１０によりスイッチマトリクス１４０３、１４０
４を切り換えて表示パネル１４０１から表面伝導型放出
素子を一つ選択する。次にステップＳ２で、選択された
素子に印加するパルス信号の波高値データＴｖをパルス
波高値設定回路１４０８に出力する。測定用パルスの波
高値は、予備駆動電圧値Ｖｐｒｅ＝１６［Ｖ］である。
そしてステップＳ３で、パルス発生器１４０６、１４０
７よりスイッチマトリクス１４０３、１４０４を介し
て、ステップＳ１で選択されている表面伝導型放出素子
に、予備駆動電圧値Ｖｐｒｅパルス信号を印加する。次
にステップＳ４で、Ｖｐｒｅ電圧における電界強度を計
測するために、Ｖｐｒｅ＝１６［Ｖ］とＶｐｒｅ電圧よ
りｄＶ＝−０．２［Ｖ］低い電圧１５．８［Ｖ］のパル
ス電圧とからなる階段状のパルス電圧を印加し、各電圧
における素子電流Ｉｆを測定する。さらに前述の（式
５）、（式８）に従って、Ｖｐｒｅ電圧近傍での素子の
電界強度値Ｆｍａｘを算出し、メモリ１４０９ｃにある
素子のＦｍａｘ値として記憶する。

【０１１２】ステップＳ５では、予備駆動電圧を行った
素子を通常駆動電圧Ｖｄｒｖに下げて駆動した時の素子
特性評価を行うために、選択された素子に印加するパル
ス信号の波高値データＴｖとして通常駆動電圧値Ｖｄｒ
ｖ＝１４．５［Ｖ］を設定する。そしてステップＳ６
で、ステップＳ１で選択されている表面伝導型放出素子
に、通常駆動電圧値Ｖｄｒｖパルス電圧を印加する。こ
の際、Ｖｄｒｖ電圧における電界強度を計測するため
に、Ｖｄｒｖ＝１４．５［Ｖ］とＶｄｒｖ電圧よりｄＶ
＝−０．２［Ｖ］低い電圧１４．３［Ｖ］パルス電圧か
らなる階段状のパルス電圧を印加している。ステップＳ
７で各電圧における素子電流Ｉｆを測定する。さらに前
述の（式５）、（式８）に従って、Ｖｄｒｖ電圧近傍で
の素子の電界強度値Ｆｄｒｖとして算出し、メモリ１４
０９ｃに選択した素子のＦｄｒｖ値として記憶する。ま
た、特性調整のためにＶｄｒｖ電圧における電子放出効
率η＝（電子放出量Ｉｅ）／（素子電流Ｉｆ）をメモリ
１４０９ｂに格納する。

【０１１３】ステップＳ８では、表示パネル１４０１の
全ての表面伝導型放出素子に対して測定を行ったかどう
かを調べ、そうでないときはステップＳ９に進み、次の
表面伝導型放出素子を選択するスイッチマトリクス制御
信号Ｔｓｗを出力してステップＳ１に進む。

【０１１４】一方、ステップＳ８で全ての表面伝導型放
出素子に対する測定処理が終了しているときは、表示パ
ネル１４０１の全ての表面伝導型放出素子に対し、通常
駆動電圧Ｖｄｒｖにおける電子放出効率ηを比較し、基
準目標η値を設定する。引き続いて詳細は図１７〜２０
に後述するが、各素子の電子放出効率ηの特性調整を行
う特性シフト電圧値Ｖｓｈｉｆｔを決定し、印加する。

【０１１５】予備駆動を行った素子をどのように特性調
整するか、予備駆動を施した後に測定された素子の素子
電流Ｉｆと放出電流Ｉｅの測定例を図１７を参照して模
式的に説明する。図１７は、本実施例の表示パネル１４
０１のマルチ電子源を作成する際、予備駆動を行った
後、放出特性の異なる表面伝導型放出素子の、駆動電圧
（駆動パルスの波高値）Ｖｆに対する素子電流Ｉｆ特性
と放出電流Ｉｅ特性の一例を２素子分、示した図であ
る。同図において、（１）、（２）は特性シフト電圧Ｖ
ｓｈｉｆｔ印加前の２つの素子の素子電流Ｉｆ特性と放
出電流Ｉｅ特性であり、（３）、（４）は一方の素子に
特性シフト電圧Ｖｓｈｉｆｔ印加後の２つの素子の素子
電流Ｉｆ特性と放出電流Ｉｅ特性である。２つの表面伝
導型放出素子の素子電流特性や電子放出特性が動作曲線
（ａ）で示され、別のある表面伝導型放出素子の電子放
出特性が動作曲線（ｂ）で示されている。（１）より２
つの素子は素子電流特性が違っていることが分かる。ま
た（１）、（２）において、通常駆動電圧Ｖｄｒｖを印
加時に（ａ）特性を示す素子に流れる素子電流Ｉｄｒｖ
とすると、２つの素子をＩｄｒｖで定電流駆動しても、
（ａ）特性の素子の放出電流Ｉｅ１と素子（ｂ）からの
放出電流Ｉｅ２に差が出る。即ち、２つの素子で電子放
出効率ηがη１＝Ｉｅ１／Ｉｄｒｖ＞η２＝Ｉｅ２／Ｉ
ｄｒｖの関係にあることになる。

【０１１６】図１７の（３）、（４）は（ｂ）特性の素
子に予備駆動電圧Ｖｐｒｅを超える特性シフト電圧Ｖｓ
ｈｉｆｔを印加後の素子特性を示したものである。この
時、（ｂ）特性の素子は（ｃ）特性にシフトする。これ
により、通常駆動電流であるＩｄｒｖにおいて、素子の
放出電流はＩｅ１にそろうことが分かる。即ち特性シフ
ト電圧を印加することで（ｂ）特性の素子の電子放出効
率をシフトさせることができ、これにより定電流駆動時
に素子の電子放出量を均一化することが可能になったわ
けである。

【０１１７】図１８、１９は特性シフト電圧の前後での
２つの素子の効率ηの電圧依存性を示している。図１８
において、図中（ａ）、（ｂ）で示される電子放出効率
の異なる２つの素子を考える。（図１７の（ａ）、
（ｂ）と対応）このうち、図中（ｂ）で現され、ηの低
い素子に特性シフト電圧を印加すると図１８の（ｃ）に
示されるように特性がシフトしηが向上する。これによ
り素子を定電流で駆動すると素子からの電子放出量が均
一化する。即ち、図１６において、η特性曲線（ａ）を
示す素子とη特性曲線（ｂ）を示す素子の特性を揃える
ためには、η特性曲線（ｂ）を示す素子に特性シフト信
号を印加して、効率がη２からη１になるように変えて
やればよい。

【０１１８】言い換えれば、複数の電子放出素子の電子
放出効率の均一化を達成するためには、ηが最も大きな
素子の特性を目標（基準）にして、その目標と一致させ
れば良い。その際、各電子放出素子に印加する特性シフ
ト信号の大きさは、制御回路９に予めルックアップテー
ブルとして蓄積されている（図１４中、１４０９ｄ）。

【０１１９】図２０は、上記ルックアップテーブルの中
から、図１８中にｂで示された初期特性と同じ初期特性
を持つ電子放出素子のデータをピックアップしてグラフ
化して示したもので、前駆動電圧Ｖｐｒｅ印加後、駆動
電圧をＶｄｒｖに下げたときの電子放出効率値がη２で
ある素子に、さらにＶｐｒｅを超えるＶｓｈｉｆｔを印
加した後、Ｖｄｒｖと等しい大きさの駆動電圧を印加し
て観測される放出電流がＶｓｈｉｆｔ電圧に対してどう
変化するかをまとめたものである。

【０１２０】このグラフの横軸は特性シフト電圧Ｖｓｈ
ｉｆｔの大きさを表し、縦軸はＶｄｒｖ電圧印加時の電
子放出効率ηを表す。グラフにおいてＶｓｈｉｆｔ＝０
［Ｖ］は予備駆動Ｖｐｒｅのみが印加された場合には、
Ｖｄｒｖ印加時に素子のηがη２であることを示してい
る。したがって、図１８中の（ｂ）の素子に印加すべき
特性シフト用電圧の大きさを決定するには、図２０のグ
ラフにおいてηがη１と等しい点のＶｓｈｉｆｔを読み
取れば良い（図２０グラフ中、Ｖｓｈｉｆｔ値＝Ｖｓｈ
ｉｆｔ＃１）。

【０１２１】上記の実施例において、特性シフト電圧を
決定するために素子の電子放出効率ηを通常駆動電圧Ｖ
ｄｒｖで評価した。実際にシフト電圧を印加した後は、
素子を通常駆動電流値Ｉｄｒｖで駆動するため、動作電
圧としてはＶｄｒｖよりも大きくなる可能性があった
が、図１８、１９に示すように効率ηは動作電圧として
はＶｄｒｖ以上では、ほぼ一定であったため、特性調整
を行う上で実用上の問題が無かった。

【０１２２】ここで再び図１６を参照し、特性調整ステ
ップを説明する。図１６は、通常駆動電圧であるＶｄｒ
ｖにおいて測定した電子放出効率に応じて特性調整のた
めのパルス波形信号を印加する段階のフローである。図
１６のステップＳ１０においては、図１４の制御回路１
４０９は、各素子のηから最も大きなηを決め基準ηと
して設定する。また通常駆動電流Ｉｄｒｖ値はＶｄｒｖ
＝１４．５［Ｖ］電圧印加時にステップＳ７で平均的に
流れていた素子電流Ｉｆ値から設定する。その後全ての
素子に関して、特性調整が必要か判断し、必要な場合は
特性シフト電圧Ｖｓｈｉｆｔを印加する。

【０１２３】ステップＳ１１において、表示パネル１４
０１から表面伝導型放出素子を一つ選択する。次にステ
ップＳ１２で、η格納メモリ１４０９ｂからステップＳ
１１で選択された素子番号に対応したηデータを読み出
す。次にステップＳ１３で目標η値と比較し、特性シフ
ト電圧Ｖｓｈｉｆｔの印加が必要かを判断する。印加が
必要でない場合は、ステップＳ１７に進む。印加が必要
と判断された場合、ステップＳ１４にしたがって、前記
制御回路１４０９は、予め蓄積されているルックアップ
テーブル１４０９ｄの中から、当該素子と初期特性が最
も近似した素子のデータを読み出す。そして、当該デー
タの中から、その素子の特性を基準素子の特性に等化さ
せるための特性シフト電圧Ｖｓｈｉｆｔを選び出す（上
述の図２０の説明参照）。

【０１２４】次にステップＳ１５に従って特性シフト電
圧（Ｖｓｈｉｆｔ）パルス信号を印加する。次にステッ
プＳ１６で、Ｖｓｈｉｆｔ電圧における電界強度を計測
するために、ＶｓｈｉｆｔとＶｓｈｉｆｔ電圧よりｄＶ
＝−０．２［Ｖ］低いパルス電圧からなる階段状のパル
ス電圧を印加し、各電圧における素子電流Ｉｆを測定す
る。さらに前述の（式５）、（式８）に従って、Ｖｓｈ
ｉｆｔ電圧近傍での素子の電界強度値Ｆを算出し、メモ
リ１４０９ｃの対応するアドレスに選択した素子のＦｍ
ａｘ値としてステップＳ４で格納した電界強度値を更新
する。

【０１２５】ステップＳ１７では、表示パネル１４０１
の全ての表面伝導型放出素子に対して特性調整を行った
かどうかを調べ、そうでないときはステップＳ１８に進
み、次の表面伝導型放出素子を選択するスイッチマトリ
クス制御信号Ｔｓｗを出力してステップＳ１１に進む。
ステップＳ１９〜２１では、予備駆動と特性調整を行っ
た素子を通常駆動電流Ｉｄｒｖで駆動した時の素子特性
評価を行う。選択された素子に印加するパルス信号の波
高値データＴｖとして通常駆動電圧値Ｖｄｒｖ＝１４．
５［Ｖ］を設定し、選択されている表面伝導型放出素子
に通常駆動電圧値Ｖｄｒｖパルス電圧を印加する。１４
１２の素子電流検出器で素子電流を検出し、通常駆動電
流Ｉｄｒｖであるか確認する。もし通常駆動電流より小
さい場合はＶｄｒｖ電圧を少しずつ上げていき、Ｉｄｒ
ｖに相当する電圧値（Ｖｄｒｖ＃）を見つけ駆動する。
またＶｄｒｖ＃電圧における電界強度を計測するため
に、Ｖｄｒｖ＃とＶｄｒｖ＃電圧よりｄＶ＝０．２
［Ｖ］低い電圧（Ｖｄｒｖ＃−ｄＶ）の波高値のパルス
電圧からなる階段状のパルス電圧を印加する。ステップ
Ｓ１８で各電圧における素子電流Ｉｆを測定する。さら
に前述の（式５）、（式８）に従って、通常駆動電流Ｉ
ｄｒｖ値近傍での素子の電界強度値を算出し、メモリ１
４０９ｃに選択した素子のＦｄｒｖ値としてデータを更
新して記憶する。また、特性調整結果の確認のためにＩ
ｄｒｖ電圧における電子放出量Ｉｅをメモリ１４０９ｂ
に更新して格納する。

【０１２６】ステップＳ２は、最大電圧としてＶｐｒｅ
またはＶｓｈｉｆｔの電圧が印加され、予備駆動と特性
調整の済んだ素子を通常駆動電流Ｉｄｒｖで駆動時に、
予備駆動効果によって経時的な変化が低減できるかを検
証するステップである。前述した予備駆動の説明によ
り、最大電圧としてＶｐｒｅまたはＶｓｈｉｆｔの電圧
における素子の電界強度値Ｆｐｒｅと通常駆動電流にお
ける素子の電界強度値Ｆｄｒｖを比較することで予備駆
動処理の効果が検証できる。即ち、 １）Ｆｐｒｅ＞Ｆｄｒｖならば、通常駆動電流Ｉｄｒｖ
において経時的な変化は問題ない。 ２）Ｆｐｒｅ＜Ｆｄｒｖならば、通常駆動電流Ｉｄｒｖ
において経時的な変化が発現する可能性がある。 ２）の場合は、エラー処理ステップＳ２３を実施する。
エラー処理ステップとしてはエラーの起こった素子の場
所を制御回路１４０９に記憶しておく。

【０１２７】ステップＳ２４では、表示パネル１４０１
の全ての表面伝導型放出素子に対して特性調整を行った
かどうかを調べ、そうでないときはステップＳ２２に進
み、次の表面伝導型放出素子を選択するスイッチマトリ
クス制御信号Ｔｓｗを出力してステップＳ２５に進む。
その結果、表面伝導型放出素子の電子放出特性が変更さ
れ、通常駆動電流Ｉｄｒｖが印加されたときの放出電流
がＩｅ１となり、表示パネル１４０１の全ての表面伝導
型放出素子の電子放出特性を一様に揃えることができ
る。

【０１２８】なお、Ｓ２３のエラー処理ステップは実施
例１と同様であり、エラー数に応じて通常駆動電流値を
低くしたりする。

【０１２９】［実施例５］次に本発明の実施例５につい
て以下に説明する。図２１は本実施例の、マルチ電子源
を用いた表示パネル２００１を構成する各表面伝導型放
出素子に特性調整用の波形信号を加えて個々の表面伝導
型放出素子の電子放出特性を変えるための駆動回路の構
成を示すブロック図である。本実施例においては、予備
駆動、特性調整用の電圧シフトパルス印加を実施例１〜
４において行ったように一つずつ素子を選択し行うので
なく、ライン単位に行って特性調整を高速に行う点がこ
れまでの実施例と異なっている。

【０１３０】また、この装置は個々の放出素子に対応す
る螢光体での発光輝度を揃えるための装置であり、実施
例３と同様に、螢光体での発光輝度を測定するための輝
度測定器２０１４及び輝度データに相当する放出電流Ｉ
ｅまたは素子電流Ｉｆに変換する輝度信号抽出回路２０
１３が設けられている。

【０１３１】２００１は表示パネルである。なお、本実
施例において、表示パネル２００１には複数の表面伝導
型放出素子がマトリックス状に配線されており、既にフ
ォーミング処理及び活性化処理が完了し、安定化工程に
あるものとする。複数の表面伝導型放出素子をマトリク
ス状に配設した基板と、その基板上に離れて設けられ、
表面伝導型放出素子から放出される電子により発光する
螢光体を有するフェースプレート等を真空容器中に配設
している。さらに行方向配線端子Ｄｘ１〜Ｄｘｍ及び列
方向配線端子Ｄｙ１〜Ｄｙｎを介して外部の電気回路と
接続されている。

【０１３２】２００９は、表示パネル２００１の螢光体
に高電圧源２０１０からの高電圧を印加するための端子
である。２００２は駆動ラインを選択するライン選択回
路で、タイミング発生回路２００５の指示に従って行方
向配線を選択し、その選択した行方向配線に電源２００
３の電圧を印加している。なお、選択されないラインの
電位はＧＮＤレベルに設定される。電源２００３は制御
回路２００６からの指令値によって、電子源の行方向配
線に印加する電圧を発生している。

【０１３３】一方、２００７はバッファアンプ回路で、
タイミング発生回路１０５からの制御クロックＨｓｃａ
ｎ信号に同期したタイミングで、表面伝導型放出素子基
板１０１の列方向配線の端子Ｄｙ１〜Ｄｙｎを駆動す
る。バッファアンプの入力値、即ち端子Ｄｙ１〜Ｄｙｎ
を駆動する電圧振幅値は電圧設定回路１０８で決定され
る。

【０１３４】電圧設定回路２００８は、ｎ個のＤ／Ａコ
ンバータとラッチ回路で構成した。ｎ個のＤ／Ａコンバ
ータに対応したデジタル設定出力値２０１１は外部か
ら、独立に設定される。具体的には、制御回路２００６
が予備駆動、特性調整等のステップに応じて、各素子に
対応した電圧データをデジタル設定出力値２０１１とし
て設定する。各Ｄ／Ａコンバータには独立な電圧量が設
定され、ラッチＣＬＫ２０１２により全出力が同期して
更新される。また２００９ａはＣＰＵで、制御回路２０
０９の動作を制御している（後述の図２２及び図２３の
フローチャート）。２００９ｂ、２００９ｃは、各素子
の特性調整のための各素子の特性を記憶するためのメモ
リである。具体的には、２００９ｂは通常駆動電圧Ｖｄ
ｒｖ印加時に各素子から放出される輝度量Ｂを格納し、
２００９ｃは測定した輝度量から特性調整ＬＵＴ（ルッ
クアップテーブル）２００６ｄを参照して、特性調整用
のシフト電圧を求め、結果を格納しておくメモリであ
る。

【０１３５】また２０１４は、２次元ＣＣＤ等で実現さ
れる輝度測定装置２０１４で、順次各素子からの輝度情
報を測定し、輝度信号抽出回路２０１３で螢光体の色ご
との感度補正等を行っている。輝度信号抽出回路によ
り、素子の放出電流Ｉｅまたは素子電流Ｉｆ特性に相当
する輝度信号に変換されているので、階段状のパルス電
圧を印加することで、電界強度値の評価も実施例１、２
と同様に、（式５）、（式８）を用いて相対的な電界強
度比較も行うことができる。

【０１３６】以下に本実施例のプロセスフローについて
図２２、２３を用いて説明する。制御回路２００６が、
プロセス開始の指令を受信すると、制御回路２００６は
行単位で通電処理を行うために、タイミング発生回路１
０５、電源１０４を制御する。図２２のステップＳ１か
らＳ７が全素子に対する予備駆動電圧印加と通常駆動電
圧における素子特性の評価ステップである。図２３のス
テップＳ８からＳ１４が通常駆動電圧における素子特性
の評価に基づいた特性調整ステップである。

【０１３７】まず、全素子に予備駆動電圧Ｖｐｒｅを印
加するため、ステップＳ１で、行方向配線端子Ｄｘ１〜
Ｄｘｍに順次印加すべきＶｐｒｅ電圧−１６［Ｖ］を電
源２００３に設定する。ステップＳ２で列方向配線端子
Ｄｙ１〜Ｄｙｎを駆動する電位を決定する電圧設定回路
２００８をＧＮＤに設定する。ステップＳ３でライン選
択回路２００２を順次切り替えることで、行方向配線端
子Ｄｘ１〜Ｄｘｍ単位で１ラインずつ予備駆動電圧Ｖｐ
ｒｅをパルス状に印加した（パルス幅１［ミリ秒］、パ
ルス高１６［Ｖ］）。印加したパルス数は、Ｖｐｒｅパ
ルス印加によって、電圧パルスを印加する毎に変化して
いく素子の電界強度値の変化量が５％程度以下に落ち着
くまでのパルス数を予め測定し、これに基づいて全素子
同じパルス数（１０パルス）だけ印加した。

【０１３８】なお、本実施例ではＶｐｒｅ電圧付近での
各素子の電界強度の個別測定をしなかった。この理由は
後述する。ステップＳ４〜ステップＳ７では、各素子を
通常駆動電圧であるＶｄｒｖで駆動したときの各素子か
らの輝度信号を測定し、メモリ２００６ｂに格納した。
本実施例においては、Ｖｄｒｖ電圧を１２．５［Ｖ］と
Ｖｐｒｅ電圧に対して非常に小さくして駆動を行った。
これによりＶｄｒｖとＶｐｒｅにおいて、電界強度を測
定しなくても、ＶｄｒｖとＶｐｒｅに大きな電圧差を設
定しているので、前述した予備駆動の説明により、最大
電圧としてＶｐｒｅまたはＶｓｈｉｆｔの電圧における
素子の電界強度値Ｆｐｒｅと通常駆動電圧Ｖｄｒｖ電圧
における素子の電界強度値Ｆｄｒｖを比較しなくても、
全ての素子でＦｐｒｅ＞Ｆｄｒｖが成立し、通常駆動電
圧Ｖｄｒｖにおいて経時的な変化は問題なかったからで
ある。

【０１３９】図２３のステップＳ８からＳ１４が通常駆
動電圧における素子特性の評価に基づいた特性調整ステ
ップである。ステップＳ８において、メモリ２００６ｂ
に格納された各素子からの輝度信号データを読み出し、
特性調整ＬＵＴ２００６ｄを参照して、各素子に印加す
べき特性シフト電圧をメモリ２００６ｃに格納した。例
えば、ある素子に対して印加すべき特性シフト電圧値が
Ｖｓｈｉｆｔ１と参照された場合、メモリ２００６ｃに
は、（Ｖｓｈｉｆｔ１−１／２Ｖｐｒｅ）の電圧値を格
納していた。また特性シフトする必要の無い素子には０
［Ｖ］を格納した。これは、素子ごとに波高値の異なる
特性シフト電圧をライン単位で印加するためである。前
述したように表面伝導型放出素子の電子放出特性は、あ
る電圧（しきい値電圧Ｖｔｈと呼ぶ、図２（ａ）中のＶ
ｔｈ１等）以上の素子電圧を印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧以下では放出電流Ｉｅ
がほとんど検出されない。つまり、放出電流Ｉｅに対す
る明確なしきい値電圧Ｖｔｈを持った非線形素子であ
る。これを利用して素子ごとに波高値の異なる特性シフ
ト電圧をほぼ半分に分け、ライン選択回路２００２を通
じて選択ラインにおなじ量だけ印加される選択電圧と、
電圧設定回路２００８を通じて列方向配線端子Ｄｙ１〜
Ｄｙｎから、個別の特性シフト電圧値から選択電圧を差
し引いた分を印加することで、素子ごとに波高値の異な
る特性シフト電圧をライン単位で印加することができ
る。

【０１４０】ステップＳ８〜ステップＳ１２で、素子ご
とに波高値の異なる特性シフト電圧をライン単位で印加
した。図２４に、Ｄｘ１ライン上の素子を特性シフト駆
動時、表示パネル２００１の各端子に印加される駆動電
圧波形を示す。前述のように、各素子は波高値Ｖｐｒｅ
＝１６［Ｖ］以上、パルス幅１［ｍｓｅｃ］の特性シフ
トパルスで駆動される。図２４（ａ）は、予備駆動を行
っている端子Ｄｘ１への駆動波形を示し、これは電源２
００３によって駆動される（駆動電圧−８Ｖ）。図２４
（ｂ）と図２４（ｃ）は、表示パネル２００１の列方向
端子の駆動波形を示している。図２４（ｂ）は、端子Ｄ
ｙ１の駆動波形を、図２４（ｃ）は端子Ｄｙｎの駆動波
形を示している。

【０１４１】このように、印加することで端子Ｄｘ１と
端子Ｄｙ１の交点の素子にはＶｓｈｉｆｔ＿１電圧が、
Ｄｘ１と端子Ｄｙｎの交点の素子にはＶｓｈｉｆｔ＿ｎ
電圧が印加され特性調整される。以上の操作を行うこと
により、短時間で表示パネル２００１の全ての表面伝導
型放出素子について輝度を揃えることができる。

【０１４２】

【発明の効果】以上説明したように本発明によれば、複
数の表面伝導型放出素子が配設されたマルチ電子源にお
いて、それぞれの表面伝導型放出素子の電子放出特性が
バラツキを生じるという問題点を解決することができ、
またその素子特性を安定して保つことが可能になる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係る表面伝導型放出素子
の特性調整信号の一例を示す図である。

【図２】 表面伝導型放出素子の駆動電圧に対する放出
電流の特性の違いを説明する図である。

【図３】 本発明の第１の実施例に係るメモリ用波形信
号をマルチ電子源に印加する装置の概略構成図である。

【図４】 マルチ電子源を作成する工程中で発生する異
なる電子放出特性を有する放出素子の駆動電圧を変えた
ときの放出電流の特性図である。

【図５】 特性調整信号の波高値を変えたときの電子放
出電流の特性図である。

【図６】 特性調整信号を印加した後、所定の駆動電圧
で駆動したときの放出素子の放出電流特性を説明する図
である。

【図７】 図３の電子源の各表面伝導型放出素子の特性
調整フローチャート（１）である。

【図８】 図７のフロー（１）に続く特性調整フローチ
ャート（２）である。

【図９】 本発明の第２の実施例に係る特性調整信号を
マルチ電子源に印加する装置の概略構成図である。

【図１０】 マルチ電子源を作成する工程中で発生する
異なる電子放出特性を放出素子の駆動電圧を変えたとき
の素子電流の特性図である。

【図１１】 特性調整信号の波高値を変えたときの素子
電流の特性図である。

【図１２】 特性調整信号の印加した後、所定の駆動電
圧で駆動したときの放出素子の素子電流特性を説明する
図である。

【図１３】 本発明の第３の実施例に係る特性調整信号
をマルチ電子源に印加する装置の概略構成図である。

【図１４】 本発明の第４の実施例に係る特性調整信号
をマルチ電子源に印加する装置の概略構成図である。

【図１５】 実施例４の電子源の各表面伝導型放出素子
の特性調整フローチャート（１）である。

【図１６】 図１５のフロー（１）に続く特性調整フロ
ーチャート（２）である。

【図１７】 特性調整信号の印加した前後、所定の駆動
電圧で駆動したときの素子の素子電流特性と電子放出特
性を説明する図である。

【図１８】 マルチ電子源を作成する工程中で発生する
異なる電子放出特性を有する放出素子の駆動電圧を変え
たときの放出電流効率の特性図である。

【図１９】 特性調整信号を印加した後、所定の駆動電
圧で駆動したときの放出素子の放出電流特性を説明する
図である。

【図２０】 特性調整信号の波高値を変えたときの電子
放出電流の特性図である。

【図２１】 本発明の第５の実施例に係る特性調整信号
をマルチ電子源に印加する装置の概略構成図である。

【図２２】 実施例５の電子源の各表面伝導型放出素子
の特性調整フローチャート（１）である。

【図２３】 図２２のフロー（１）に続く特性調整フロ
ーチャート（２）である。

【図２４】 実施例５における表示パネルの各端子に印
加する駆動電圧波形を示す。

【図２５】 本発明の実施例に係る電子放出素子の電気
特性の一例を示すグラフである。

【図２６】 図２５の目盛りを変更して表した電気特性
図である。

【図２７】 本発明の実施例に係る予備駆動に使用され
る電圧波形を示す図である。

【図２８】 本発明の実施例に係る電子放出素子につい
ての、放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの
関係の一例を示すグラフである。

【図２９】 本発明の実施例に係る電子放出素子につい
ての、放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの
関係の一例を示すグラフである。

【図３０】 表面伝導型放出素子の概略平面図である。

【図３１】 単純マトリクス配置の電子源の概略図であ
る。

【符号の説明】

３０１：表示パネル、３０２：高圧端子、３０３，３０
４：スイッチマトリクス回路、３０５：流検出器、３０
６，３０７：パルス発生器、３０８：パルス波高値設定
回路、３０９：制御回路、３０９ａ：ＣＰＵ、３０９
ｂ，３０９ｃ：メモリ、３１０：スイッチマトリクス制
御回路、３１１：高圧電源。

Claims (20)

【特許請求の範囲】
1. 【請求項１】 基板上に複数の電子放出素子をマトリッ
   クス状に並べたマルチ電子源の特性調整方法であって、 前記電子放出素子からの電子放出を伴う電圧範囲におけ
   る電流Ｉと電圧Ｖとの関係を 【数１】 なる関数で表現し、ｆ’（Ｖ）を電圧Ｖにおけるｆ
   （Ｖ）の微係数とする時、予めＶ１なる予備駆動電圧で
   駆動を行った後に、 【数２】 となる通常駆動電圧Ｖ２にて通常の駆動を行う駆動法
   を、前記マルチ電子源に対して適用するために、 マルチ電子源の全素子に予備駆動電圧Ｖ１を印加する予
   備駆動工程と、 電圧Ｖ１及びＶ２で前記複数の電子放出素子のそれぞれ
   の特性を測定するために特性測定電圧を印加し測定を行
   う測定工程と、 測定された電子放出特性に基づいて前記複数の電子放出
   素子の特性の基準値を求める工程と、 前記複数の電子放出素子の電子放出特性が前記基準値に
   応じた値となるように前記複数の電子放出素子の内の該
   当するそれぞれにそれぞれの特性シフト電圧Ｖ３を印加
   する工程とを備え、前記特性シフト電圧Ｖ３は予備駆動
   電圧Ｖ１よりも大きく、前記予備駆動電圧Ｖ１は前記通
   常駆動電圧Ｖ２よりも大きく、かつ 【数３】 であることを特徴とするマルチ電子源の特性調整方法。
2. 【請求項２】 前記電圧印加工程において印加される電
   圧Ｖ１は、前記電圧印加工程の後に、前記電子放出素子
   を駆動すべく前記電圧Ｖ２を印加した時に前記電子放出
   素子に流れる電流をＩｆ２、前記電圧印加工程において
   前記電子放出素子に前記電圧Ｖ１を印加した時に前記電
   子放出素子に流れる電流をＩｆ１としたとき、Ｉｆ２≦
   ０．７Ｉｆ１となる電圧である請求項１に記載のマルチ
   電子源の特性調整方法。
3. 【請求項３】 上記電圧Ｖ１及びＶ３での駆動が、パル
   ス電圧を印加する駆動であり、上記（式２) の左辺及び
   （式３) の左辺の値の変化率が５％以下になるまでの時
   間、上記各電圧での駆動を行うことを特徴とする請求項
   １または２記載のマルチ電子源の特性調整方法。
4. 【請求項４】 前記特性シフト電圧の印加後、前記複数
   の電子放出素子の特性を通常駆動電圧Ｖ２で再度測定す
   る工程と、再度測定の結果に基づいて通常駆動電圧を変
   更する工程とを更に具備することを特徴とする請求項１
   〜３のいずれかに記載のマルチ電子源の特性調整方法。
5. 【請求項５】 前記測定工程では、各電子放出素子を駆
   動する毎に、当該電子放出素子より放出される放出電流
   を測定することを特徴とする請求項１〜４のいずれかに
   記載のマルチ電子源の特性調整方法。
6. 【請求項６】 前記測定工程では、各電子放出素子を駆
   動する毎に、当該電子放出素子を流れる素子電流を測定
   することを特徴とする請求項１〜４のいずれかに記載の
   マルチ電子源の特性調整方法。
7. 【請求項７】 前記測定工程では、各電子放出素子を駆
   動する毎に、当該電子放出素子より放出される電子によ
   り発光される螢光体の発光輝度を測定し、その測定した
   輝度を前記放出電流または素子電流に相当する値に変換
   することを特徴とする請求項１〜４のいずれかに記載の
   マルチ電子源の特性調整方法。
8. 【請求項８】 前記測定工程では、各電子放出素子を駆
   動する毎に、当該電子放出素子から放出される電子放出
   効率を測定することを特徴とする請求項１〜４のいずれ
   かに記載のマルチ電子源の特性調整方法。
9. 【請求項９】 基板上に複数の電子放出素子をマトリッ
   クス状に並べてなるマルチ電子源と、該マルチ電子源に
   駆動電圧を出力する駆動手段とを有する電子発生装置の
   特性調整方法であって、前記電子放出素子からの電子放
   出を伴う電圧範囲における電流Ｉと電圧Ｖとの関係を 【数４】 なる関数で表現し、ｆ’（Ｖ）を電圧Ｖにおけるｆ
   （Ｖ）の微係数とする時、予めＶ１なる予備駆動電圧で
   駆動を行った後に、 【数５】 となる通常駆動電圧Ｖ２にて通常の駆動を行う駆動法
   を、前記電子源に対して適用するために、 前記請求項１〜８のいずれか１つに記載の電子源の特性
   調整方法における各工程のうち、少なくとも前記測定工
   程以降の電圧印加を前記駆動手段を介して行うことを特
   徴とする電子発生装置の特性調整方法。
10. 【請求項１０】 基体上に複数の電子放出素子がマトリ
    クス状に配列されたマルチ電子源と、前記マルチ電子源
    に駆動電圧を出力する駆動手段を有する電子発生装置の
    製造方法であって、 基板上に複数の電子放出素子用電極及び導電膜を形成す
    る工程と、 前記電極を介して前記導電膜に通電することにより前記
    複数の電子放出素子の電子放出部を形成する工程と、 前記電子放出部を活性化する工程と、 前記電子放出素子からの電子放出を伴う電圧範囲におけ
    る電流Ｉと電圧Ｖとの関係を 【数６】 なる関数で表現し、ｆ’（Ｖ）を電圧Ｖにおけるｆ
    （Ｖ）の微係数とする時、Ｖ１なる予備駆動電圧で駆動
    を行う工程と、 前記予備駆動電圧で駆動を行った後、 【数７】 となる通常駆動電圧Ｖ２にて電子放出素子のそれぞれの
    特性を測定するために特性測定電圧を印加する測定工程
    と、 測定された電子放出特性に基づいて前記複数の電子放出
    素子の特性の基準値を求める工程と、 前記複数の電子放出素子の電子放出特性が前記基準値に
    応じた値となるように前記複数の電子放出素子のそれぞ
    れにそれぞれの特性シフト電圧Ｖ３を印加する工程と、 を備え、前記特性シフト電圧Ｖ３は予備駆動電圧Ｖ１よ
    りも大きく、前記予備駆動電圧Ｖ１は前記通常駆動電圧
    Ｖ２よりも大きく、かつ 【数８】 であることを特徴とする電子発生装置の製造方法。
11. 【請求項１１】 前記電圧印加工程において印加される
    電圧Ｖ１は、前記電圧印加工程の後に、前記電子放出素
    子を駆動すべく前記電圧Ｖ２を印加した時に前記電子放
    出素子に流れる電流をＩｆ２、前記電圧印加工程におい
    て前記電子放出素子に前記電圧Ｖ１を印加した時に前記
    電子放出素子に流れる電流をＩｆ１としたとき、Ｉｆ２
    ≦０．７Ｉｆ１となる電圧である請求項１０に記載の電
    子発生装置の製造方法。
12. 【請求項１２】 上記電圧Ｖ１及びＶ３での駆動が、パ
    ルス電圧を印加する駆動であり、上記（式２) の左辺及
    び（式３) の左辺の値の変化率が５％以下になるまでの
    時間、上記各電圧での駆動を行うことを特徴とする請求
    項１０または１１に記載の電子発生装置の製造方法。
13. 【請求項１３】 前記特性シフト電圧の印加後、前記複
    数の電子放出素子の特性を通常駆動電圧Ｖ２で再度測定
    する工程と、再度測定の結果に基づいて通常駆動電圧を
    変更する工程とを更に具備することを特徴とする請求項
    １０〜１２のいずれかに記載の電子発生装置の製造方
    法。
14. 【請求項１４】 前記測定工程では、各電子放出素子を
    駆動する毎に、当該電子放出素子より放出される放出電
    流を測定することを特徴とする請求項１０〜１３のいず
    れかに記載の電子発生装置の製造方法。
15. 【請求項１５】 前記測定工程では、各電子放出素子を
    駆動する毎に、当該電子放出素子を流れる素子電流を測
    定することを特徴とする請求項１０〜１３のいずれかに
    記載の電子発生装置の製造方法。
16. 【請求項１６】 前記測定工程では、各電子放出素子を
    駆動する毎に、当該電子放出素子より放出される電子に
    より発光される螢光体の発光輝度を測定し、その測定し
    た輝度を前記放出電流または素子電流に相当する値に変
    換することを特徴とする請求項１０〜１３のいずれかに
    記載の電子発生装置の製造方法。
17. 【請求項１７】 前記測定工程では、各電子放出素子を
    駆動する毎に、当該電子放出素子から放出される電子放
    出効率を測定することを特徴とする請求項１０〜１３の
    いずれかに記載の電子発生装置の製造方法。
18. 【請求項１８】 基板上に複数の電子放出素子を配設し
    てなるマルチ電子源の各素子の電子放出特性を調整する
    特性調整装置であって、 マルチ電子源を構成する電子放出素子を選択する選択制
    御手段と、 前記選択制御回路により選択された素子に印加すべき電
    圧パルスの波高値Ｖを設定する波高値設定手段と、 波高値設定手段に基づいて波高値Ｖの電圧パルスを印加
    し選択素子を駆動する駆動手段と、 駆動時に、素子の電子放出電流または素子電流Ｉ、並び
    に、前記電子放出素子からの電子放出を伴う電圧範囲に
    おける電流Ｉと電圧Ｖとの関係を 【数９】 なる関数で表現し、ｆ’（Ｖ）を電圧Ｖにおけるｆ
    （Ｖ）の微係数とする時、 【数１０】 を測定する手段と、 測定結果を格納するメモリと、メモリ出力結果に基づい
    て、波高値設定回路の電圧パルスの波高値Ｖを再設定す
    る制御手段とを具備することを特徴とするマルチ電子源
    の特性調整装置。
19. 【請求項１９】 前記測定手段は、前記駆動手段が各電
    子放出素子を駆動する毎に、当該電子放出素子より放出
    される電子により発光される螢光体の発光輝度を測定す
    る手段と、その測定した輝度を前記放出電流または素子
    電流に相当する値に変換する手段とを具備するものであ
    ることを特徴とする請求項１８に記載のマルチ電子源の
    特性調整装置。
20. 【請求項２０】 前記測定手段は、前記駆動手段が各電
    子放出素子を駆動する毎に、当該電子放出素子から放出
    される電子放出効率を測定する手段とを具備するもので
    あることを特徴とする請求項１８に記載のマルチ電子源
    の特性調整装置。