JP2000243293A - 電子源製造装置、電子源製造方法および電子源 - Google Patents

電子源製造装置、電子源製造方法および電子源

Info

Publication number
JP2000243293A
JP2000243293A JP4599999A JP4599999A JP2000243293A JP 2000243293 A JP2000243293 A JP 2000243293A JP 4599999 A JP4599999 A JP 4599999A JP 4599999 A JP4599999 A JP 4599999A JP 2000243293 A JP2000243293 A JP 2000243293A
Authority
JP
Japan
Prior art keywords
voltage
electron
electron source
pulse
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4599999A
Other languages
English (en)
Inventor
Akira Fujii
明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4599999A priority Critical patent/JP2000243293A/ja
Publication of JP2000243293A publication Critical patent/JP2000243293A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 電子源の放出電流の経時的減少と不安定性を
押さえる。 【解決手段】 電子放出素子からの電子放出を伴う電圧
範囲における電流Iと電圧Vとの関係を なる関数で表現し、f’(V)を電圧Vにおけるf
(V)の微係数とする時、予めV1なる予備駆動電圧で
駆動を行った後に、 となる電圧V2にて通常の駆動を行うために、複数の電
子放出素子を行方向配線および列方向配線によりマトリ
ックス状に基板上に並べた電子源の全素子に前記予備駆
動電圧V1を印加する際、前記電子源の行方向配線から
電子放出素子に電圧V1を印加するとともに、各電子放
出素子に印加される電圧V1の極性を所定時点において
少なくとも1回以上反転させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子を多
数個備える電子源の製造装置および製造方法に関する。
【0002】
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、例えば電界放出型素子(以下FE型と記
す)や、金属/絶縁層/金属型放出素子(以下MIM型
と記す)や、表面伝導型放出素子などが知られている。
【0003】FE型の例としては、例えば、W.P.D
yke & W.W.Dolan,”Field em
ission”,Advance in Electr
onPhysics,8,89(1956)や、あるい
は、C.A.Spindt,”Physical pr
operties of thin−film fie
ld emission cathodes with
molybdenium cones”,J.App
l.Phys.,47,5248(1976)などが知
られている。
【0004】また、MIM型の例としては、例えば、
C.A.Mead,”Operation of tu
nnel−emission Devices,J.A
ppl.Phys.,32,646(1961)などが
知られている。
【0005】また、表面伝導型放出素子としては、例え
ば、M.I.Elinson,Radio Eng.E
lectron Phys.,10,1290,(19
65)や、後述する他の例が知られている。
【0006】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
2 薄膜を用いたものの他に、Au薄膜によるもの
[G.Dittmer:”Thin Solid Fil
ms”,9,317(1972)]や、In23 /S
nO2 薄膜によるもの[M.Hartwell and
C.G.Fonstad:”IEEE Trans.
ED Conf.”,519(1975)]や、カ−ボ
ン薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22(1983)]等が報告されている。
【0007】これらの表面伝導型放出素子の素子構成の
典型的な例として、図11に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォ−ミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0. 5〜1[mm]、Wは、
0. 1[mm]で設定されている。なお、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。M.Hartwellらによる素子をはじめ
として上述の表面伝導型放出素子においては、電子放出
を行う前に導電性薄膜3004に通電フォ−ミングと呼
ばれる通電処理を施すことにより電子放出部3005を
形成するのが一般的であった。すなわち、通電フォ−ミ
ングとは、前記導電性薄膜3004の両端に一定の直流
電圧、もしくは、例えば1V/分程度の非常にゆっくり
としたレ−トで昇圧する直流電圧を印加して通電し、導
電性薄膜3004を局所的に破壊もしくは変形もしくは
変質せしめ、電気的に高抵抗な状態の電子放出部300
5を形成することである。なお、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には、
亀裂が発生する。前記通電フォ−ミング後に導電性薄膜
3004に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。
【0008】このように、表面伝導型放出素子の電子放
出部を形成する際には、導電性薄膜に電流を流して該薄
膜を局所的に破壊もしくは変形もしくは変質させて亀裂
を形成する処理(通電フォ−ミング処理)を行う。この
後さらに通電活性化処理を行うことにより電子放出特性
を大幅に改善することが可能である。
【0009】すなわち、通電活性化処理とは通電フォ−
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。例えば、適宜の分圧の有
機物が存在し、全圧が10-4ないし10-5[Torr]
の真空雰囲気中において、電圧パルスを定期的に印加す
ることにより、電子放出部の近傍に単結晶グラファイ
ト、多結晶グラファイト、非晶質カ−ボンのいずれか、
もしくはその混合物を500[Å]以下の膜厚で堆積さ
せる。但し、この条件はほんの一例であって、表面伝導
型放出素子の材質や形状により適宜変更されるべきであ
るのは言うまでもない。
【0010】このような処理を行うことにより、通電フ
ォ−ミング直後と比較して、同じ印加電圧における放出
電流を典型的には100倍以上増加させることが可能で
ある。なお、通電活性化終了後には、真空雰囲気中の有
機物の分圧を低減させるのが望ましい。これを安定化工
程と呼ぶ。
【0011】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。
【0012】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビ−ム源等が研究されている。特に、画
像表示装置への応用としては、例えば本出願人によるU
SP5,066,883や特開平2−257551にお
いて開示されているように、表面伝導型放出素子と電子
ビームの照射により発光する螢光体とを組み合わせて用
いた画像表示装置が研究されている。表面伝導型放出素
子と螢光体とを組み合わせて用いた画像表示装置は、従
来の他の方式の画像表示装置よりも優れた特性が期待さ
れている。例えば、近年普及してきた液晶表示装置と比
較しても、自発光型であるためバックライトを必要とし
ない点や、視野角が広い点が優れていると言える。
【0013】
【発明が解決しようとする課題】本出願人らは、上記従
来技術に記載したものをはじめとして、様々な材料、製
法、構造の表面伝導型放出素子の製作を試みてきた。さ
らに、多数の表面伝導型放出素子を配列したマルチビー
ム電子源、並びにこのマルチビーム電子源を応用した画
像表示装置について研究を行ってきた。
【0014】本出願人らは、例えば図12に示す電気的
な配線方法によるマルチ電子ビーム源の製作を試みてき
た。すなわち、表面伝導型放出素子を2次元的に多数個
配列し、これらの素子を図示のようにマトリクス状に配
線したマルチ電子ビーム源である。図中、4001は表
面伝導型放出素子を模式的に示したもの、4002は行
方向配線、4003は列方向配線である。行方向配線4
002および列方向配線4003は、実際には有限の電
気抵抗を有するものであるが、図においては配線抵抗4
004および4005として示されている。上述のよう
な配線方法を、単純マトリクス配線と呼ぶ。
【0015】なお、図示の便宜上、6×6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、例えば画像表示装置用のマルチ電子ビ
ーム源の場合には、所望の画像表示を行うのに足りるだ
けの素子を配列し配線するものである。
【0016】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線4002および列方向配
線4003に適宜の電気信号を印加する。例えば、マト
リクスの中の任意の1行の表面伝導型放出素子を駆動す
るには、選択する行の行方向配線4002には選択電圧
Vsを印加し、同時に非選択の行の行方向配線4002
には非選択電圧Vnsを印加する。これと同期して列方
向配線4003に電子ビームを出力するための駆動電圧
Veを印加する。この方法によれば、配線抵抗4004
および4005による電圧降下を無視すれば、選択する
行の表面伝導型放出素子には、Ve−Vsの電圧が印加
され、また非選択行の表面伝導型放出素子にはVe−V
nsの電圧が印加される。Ve、Vs、Vnsを適宜の
大きさの電圧にすれば選択する行の表面伝導型放出素子
だけから所望の強度の電子ビームが出力されるはずであ
り、また列方向配線の各々に異なる駆動電圧Veを印加
すれば、選択する行の素子の各々から異なる強度の電子
ビームが出力されるはずである。また、表面伝導型放出
素子の応答速度は高速であるため、駆動電圧Veを印加
する時間の長さを変えれば、電子ビ−ムが出力される時
間の長さも変えることができるはずである。したがっ
て、表面伝導型放出素子を単純マトリクス配線したマル
チ電子ビ−ム源にはいろいろな用途が考えられており、
例えば画像情報に応じた電圧信号を適宜印加すれば、画
像表示装置用の電子源として応用できるものと期待され
る。
【0017】ところで、表面伝導型放出素子を用いた電
子源は長期間駆動すると、放出電流が徐々に低下すると
いう問題があった。これは駆動中の電子放出部近傍の電
界強度は極めて高いため、電子放出部近傍の経時的な変
化が発生し放出電子量の低下となって現れているものと
考えられる。
【0018】本発明の目的は、電子源の放出電流の経時
的減少と不安定性を押さえるための電子源の製造装置お
よび製造方法を提供することにある。
【0019】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、電子放出素子からの電子放出を伴う電圧
範囲における電流Iと電圧Vとの関係を
【0020】
【数5】 なる関数で表現し、f’(V)を電圧Vにおけるf
(V)の微係数とする時、予めV1なる予備駆動電圧で
駆動を行った後に、
【0021】
【数6】 となる電圧V2にて通常の駆動を行うために、複数の電
子放出素子を行方向配線および列方向配線によりマトリ
ックス状に基板上に並べた電子源の全素子に前記予備駆
動電圧V1を印加する際、前記電子源の行方向配線から
電子放出素子に電圧V1を印加するとともに、各電子放
出素子に印加される電圧V1の極性を所定時点において
少なくとも1回以上反転させることを特徴とする。
【0022】
【作用】上記の構成によれば、予備駆動を行うことによ
り、電子源を構成する電子放出素子の電子放出特性の安
定性が向上する。また、予備駆動時に電子放出素子に印
加される電圧の極性を反転することにより、予備駆動時
の耐ノイズ性を向上させることができる。例えば、ノイ
ズによる素子の電子放出特性のばらつき発生等を防ぐこ
とができる。
【0023】
【実施例】以下、実施例に基づいて本発明を説明する。 [実施例1]先に説明した課題に対して、出願人らは、
通常の駆動に先立ち予備駆動と呼ぶ駆動方法を行うこと
で経時的な変化が低減することが出来ることを見出し
た。ここで予備駆動について説明する。
【0024】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、通電フォーミング処理
後、通電活性化処理により電子放出部の近傍に炭素もし
くは炭素化合物を堆積せしめている。さらに通電活性化
終了後には、安定化工程を行うことが好ましい。この工
程は、真空容器内の有機物質を排気する工程である。真
空容器を排気する真空排気装置は、装置から発生するオ
イル等の有機物質が素子の特性に影響を与えないよう
に、オイルを使用しないものを用いるのが好ましい。具
体的には、磁気浮上型ターボ分子ポンプ、クライオポン
プ、ソープションポンプ、イオンポンプ等の真空排気装
置を挙げることが出来る。真空容器内の有機成分の分圧
は、上記の炭素および炭素化合物がほぼ新たに堆積しな
い分圧で1×10-6Pa以下が好ましく、さらには1×
10-8Pa以下が特に好ましい。さらに真空容器内を排
気するときには、真空容器全体を加熱して、真空容器内
壁や、電子放出素子に吸着した有機物質分子を排気しや
すくするのが好ましい。安定化工程により得られるこの
ような真空雰囲気中の有機物の分圧を低減した雰囲気
で、通常の駆動に先立って施される通電処理が予備駆動
処理である。
【0025】上述したように、表面伝導型放出素子にお
いて駆動中の電子放出部近傍の電界強度は極めて高く、
このため同一の駆動電圧で長期間駆動すると、放出電子
量が徐々に低下するという問題があった。高い電界強度
に起因する電子放出部近傍の経時的な変化が、放出電子
量の低下となって現れているものと思われる。
【0026】この点について説明する。Fowlerと
Nordheimらによれば、FE型の電子放出素子か
ら放出される電流Iと、カソード−ゲート間に印加され
る電圧Vとの関係は
【0027】
【数7】 で表される。上記式中、A並びにBは、電子放出部近傍
の材料並びに放出面積に依存する定数であり、βは電子
放出部近傍の形状に依存するパラメータであり、電圧V
にβを乗じた値が電界強度となる。ここで、FE型の電
子放出素子を例に取って説明するのは、表面伝導型の電
子放出素子においても同式を一対の電極間に印加した電
圧Vに対して、素子電流または放出電流Iと置き換える
だけで同様に表現されることを見出したためである。
【0028】図6のグラフにプロットされた電気特性を
直線(図6中の破線)で近似すると、印加電圧Vを近似
直線の傾きSで除した値に負符号を付けた値
【0029】
【数8】 が、カソード23とゲート24間に形成される電界の強
度に比例することが分かる。
【0030】更に、上記関係をもう少し一般化して表現
すると、放出電流Iと電圧Vとの関係を
【0031】
【数9】 なる関数で表現し、f’(V)を電圧Vにおけるf
(V)の微係数とする時、電圧Vにおける電界強度は
(式3)より、
【0032】
【数10】 と表され、
【0033】
【数11】 に比例することがわかる。
【0034】FE型電子放出素子における上記電界強度
の代表的な値は、およそ107 V/cmのオーダーと非
常に高い値である。この点もまた、表面伝導型電子放出
素子の一対の電極間に適用される。
【0035】このように大きな電界強度のもとで、通常
の方法によって長期間駆動を継続していくと、強電界下
における構成部材の変化が不定期に発生し、放出電流値
が不安定になる。また、上記変化が不可逆的に起こる
と、放出電流の低下を伴うことが多く、画像表示装置に
おいては輝度の低下となって現れる。上述の駆動中の電
流の不安定性は、通常の駆動に先立ち行われる駆動方法
である予備駆動を行うことで低減することが出来る。
【0036】本発明の予備駆動は、例えば以下のような
手順にて実施する。先ず、予備駆動を適用する電子放出
素子の、少なくとも二組の異なる駆動電圧における印加
電圧と放出電流、並びに、それぞれの印加電圧における
放出電流の微係数を求める。例えば、図7に示すよう
に、V1の印加電圧に対応する放出電流値I1と、V1
をdV1だけ微小変化させた時の放出電流の変化量dI
1から、放出電流の微係数I’1をI’1=dI1/d
V1より求め、同様に、V2に対応する放出電流値I2
と、微係数I’2を求める。
【0037】次に、各印加電圧V1、V2に対応する
(式7)中のf(V)をI1、I2とし、f’(V)を
I’1、I’2として、(式7)から求まる値を比較す
る。この時例えば、
【0038】
【数12】 という関係が得られた場合、V1を予備駆動電圧(以
下、Vpreと表記する)として採用し、V2を通常の
駆動電圧(以下、Vdrと表記する)として採用する。
逆に、
【0039】
【数13】 という関係が得られた場合、V2を予備駆動電圧(以
下、Vpreと表記する)として採用し、V1を通常の
駆動電圧(以下、Vdrと表記する)として採用する。
【0040】以上予備駆動は、駆動時における電界強度
が安定するまでの時間行うことが望ましいが、予備駆動
時の電界強度の相対的な変化率が5%以内に収まるまで
予備駆動を継続すれば、引き続き駆動を行っても電界強
度の変動率は5%程度以内に収まり、予備駆動の効果が
十分実現されることがわかった。従って、(式7)よ
り、f(V1)/{V・f’(V1)−2f(V1)}
の値の変化率が5%以内になるまでの時間予備駆動を実
施すればよい。
【0041】上記予備駆動時には、予備駆動時における
電界強度の変化率をモニタしながら、電圧の印加を行う
とよい。予備駆動電圧にはパルス電圧を好適に用いるこ
とができ、例えばパルス休止時間(パルス電圧が印加さ
れてから、次のパルス電圧が印加されるまでの間)に電
界強度の変化率を算出しながら電圧の印加を行い、上記
変化率が5%以内になったところで電圧の印加を停止す
ればよい。
【0042】予備駆動時の電界強度の変化率を見るため
には、例えば以下の方法を用いることができる。予備駆
動時に、予備駆動電圧V1とV1と微少電圧dV1異な
る電圧V12を連続して印加し、それぞれの電圧を印加
した時に流れる電流I1、I12、およびI1、I12
の差dI1を求める。ここで、f’(V1)=dI1/
dV1であり、また、(式5)よりf(V1)=I1で
あるから、上記f(V1)/{V・f’(V1)−2f
(V1)}は
【0043】
【数14】 となり、Epreの値の変化率を見ればよいことにな
る。
【0044】予備駆動における電圧波形としては、図8
(a)、(b)、(c)に示すような電圧波形を用いる
ことができる。図8(a)は予備駆動電圧V1をT1時
間印加した直後に電圧V12までT12時間かけて電圧
が変化する電圧波形である。図8(b)は、予備駆動電
圧V1をT1時間印加した直後に電圧V12をT12時
間印加する電圧波形である。また、図8(c)は、予備
駆動電圧V1をT1時間印加した後にV12の電圧をT
12時間印加する電圧波形である。各印加電圧V1、V
12における電流値より、上記Epreの値の変化率を
求め、変化率が5%以内になるまで予備駆動を実施すれ
ばよい。
【0045】さらに、安定化工程を施した(式8)に該
当する電子放出素子においては、素子電流If、放出電
流Ieは素子電圧Vfに対してMI特性を有し、素子電
圧Vfに対して素子電流Ifおよび放出電流Ieが一義
的に決まる特性を有する。またこの時のIf−Vf特
性、Ie−Vf特性は、安定化工程後に印加された最大
電圧Vmaxに依存する。
【0046】この電子放出素子のI−V特性について、
図9(a)、(b)を用いて説明する。図9(a)はI
fとVfの関係を示した図であり、図9(b)はIeと
Vfとの関係を示した図である。
【0047】図9(a)、(b)において、 実線で示さ
れるのは、 最大電圧Vmax=Vmax1で駆動した素
子のI−V特性である。この素子をVmaxlより以下
の素子電圧で駆動する時には、この実線で示されるI−
V特性と同じI−V特性を有する。しかし、Vmaxl
以上の電圧Vmax2で駆動すると、 素子は図中破線で
示されるように異なるI−V特性を示すようになり、 こ
の素子をVmax2以下の素子電圧で駆動する時には、
この破線で示されるI−V特性と同じI−V特性を有す
るようになる。これは、 電子放出素子に印加される最大
電圧Vmaxによって、 電子放出部の形状や電子放出面
積等が変化するためと考えられる。
【0048】予備駆動工程において素子電圧V1なる電
圧で素子を予備駆動することにより、 電子放出素子は図
10に示すようにVmax=V1なる電圧によって一義
的に決められるlf−Vf特性およびIe−Vf特性を
有するようになる。
【0049】次に、 予備駆動終了時の素子電圧Vf1に
おける素子電流をIf1とし、 予備駆動により決められ
たIf−Vf特性より、If2≦0.7IflとなるV
f2を選択し駆動電圧とする(図10中のVf2)。こ
れは、If2≦0.7If1となる駆動電圧とすること
により、放出電流の低下を長時間抑制することができる
からである。
【0050】素子電圧Vf1で予備駆動を行った素子
に、 上述のようにIf2≦0.7Iflとなる駆動電圧
Vf2を印加しても、 電子放出部の形状や放出面積の変
化はほとんど生じないと考えられるため、 駆動時におい
ては、 予備駆動時とほぼ同じ放出面積を有しながら、 予
備駆動時よりも低い素子電流Ifで駆動することにな
る。そのため、 駆動時に電子放出部に流れる素子電流の
電流密度を下げることができ、電子放出部の熱的な劣化
を抑え、長時間安定に電子放出させることができるもの
と考えられる。
【0051】上記予備駆動は、予備駆動後に予備駆動電
圧よりも低い電圧で駆動する際に、電子放出素子のIf
−Vf特性およびIe−Vf特性が変化しないために必
要な時間行えばよく、パルス幅が数μsec〜数十ms
ec、好ましくは10μsec〜10msecのパルス
電圧を数パルス〜数十パルス以上印加することにより、
行うことができる。
【0052】なお、V1>V2なる電圧において、 (式
9)のような関係がある場合は、 予備駆動電圧Vpre
に対して通常の駆動電圧Vdrが高い電圧となり、Vp
reの電圧にて変化させた電子放出部 (電子放出部Aと
呼ぶ) に対しては、Vdrの電圧を印加した時点で更に
高い電界強度がかかることになる。しかし、 この時点で
の電子放出量を左右する主たる電子放出源は異なる別の
電子放出部 (電子放出部Bと呼ぶ) となっており、 全放
出電流に占める電子放出部Aの寄与は小さい。このよう
な関係であっても、 やはり予備駆動は有効であり、 予め
Vpreの電圧を印加することで、電子放出部Aの大幅
な変動要因を予め減少させ、その後のVdrの駆動電圧
における破壊的な変動を未然に防ぐことが出来る。
【0053】以上のように説明した予備駆動方法は、F
E型電子放出素子や表面伝導型電子放出素子以外の電子
放出素子、例えばMIM型の電子放出素子に対しても有
効である。
【0054】多数の電子放出素子を単純マトリクス配線
したマルチ電子源のように複数の電子放出素子を有する
電子源を製造する際においても、駆動に先立って、電子
源を構成する全ての素子に対し予備駆動処理を行うこと
で安定した電子放出特性を有するマルチ電子源を実現す
ることができる。
【0055】本実施例では、複数個の表面伝導型放出素
子を列方向配線および行方向配線によりマトリックス状
に配線した電子源に本発明の予備駆動を適用した例を示
す。まず図1を用いて本実施例の予備駆動装置について
説明する。図中、101は予備駆動を行う電子源であ
る。電子源101は既にフォーミング処理、活性化処理
および安定化工程が終了しているものとする。電子源1
01は不図示の真空排気装置に接続されており、1×1
-7Pa以下程度に真空排気されている。さらに行方向
配線は端子Dx1〜Dxmと、列方向配線は端子Dy1〜Dyn
とそれぞれ接続している。
【0056】102は予備駆動を行う行方向配線を選択
する行方向配線選択回路で、内部にm個のスイッチング
素子を備える。各スイッチング素子は、行方向パルス発
生器103の出力もしくは0[V](グランドレベル)
のいずれか一方を選択し、電子源101の端子Dx1〜D
xmと電気的に接続することができる。各スイチング素子
の切り替えはCPU等の制御装置104によって行える
ようにしている。行方向パルス発生器103は素子に予
備駆動電圧を印加するための電圧源である。行方向パル
ス発生器103は所定のパルス幅および周期を持つパル
スをその波高値Vpreの極性を1パルスごとに反転さ
せながら出力する。なお行方向パルス発生器103が出
力するパルスの特徴については後述する。
【0057】105は電流計であり、所定のタイミング
で行方向配線側パルス発生器103からの出力電流をサ
ンプリングしその値をデジタル値で制御装置104に出
力する。
【0058】各列方向配線には端子Dy1〜Dynを介し
て、列方向パルス発生器Py1〜Pyn106を接続してい
る。列方向パルス発生器Py1〜Pyn106は制御装置1
04からの制御により所定波高値Vc1〜Vcnを持ち、か
つ行方向パルス発生器103から出力するパルスと同じ
パルス幅、周期および位相を持つパルスを発生すること
ができる。
【0059】次に本実施例の予備駆動の方法について説
明する。本発明の予備駆動では電子源、すなわち表面伝
導型放出素子に印加する電圧Vpreの極性を所定時間
において少なくとも1回以上反転する方法をとる。この
ようにすることで、駆動回路からノイズ等の影響で通常
の駆動と逆の極性を持つ電圧が表面伝導型放出素子に印
加された場合においても表面伝導型放出素子の安定性を
維持することができる。
【0060】そこで、本実施例では行方向パルス発生器
103から表面伝導型放出素子に、図2に示すような、
周期10[ms]、パルス幅1[ms]の矩形波パルス
をその波高Vpreを1パルスごとに極性を反転しなが
ら印加した。なお本実施例ではパルスの印加時間30
[sec]間、電圧Vpreの値は16.0[V]とし
た。Vpreは駆動電圧Vdrを14.5[V]と設定
したことから、(式6)より電界強度がVdrを印加し
た時に比べ大きくなる値として選定したものである。な
お電子源に使用する表面伝導型放出素子の構成や駆動電
圧Vdr等を変更した際は、Vpre、パルス周期、パ
ルス幅、パルスの波形、パルスの印加時間等々を適切な
値に設定し直す必要がある。
【0061】本実施例では、上記のような予備駆動を、
行方向配線1行を単位として行う。1行分の予備駆動が
終了次第、順次予備駆動を行う行方向配線を切り替えて
いくことで電子源の全表面伝導型放出素子に対して予備
駆動を行う。
【0062】以下では第一行目の表面伝導型放出素子群
を予備駆動する場合を例にとり説明する。図3におい
て、F1〜Fnは行方向配線上の表面伝導型放出素子、
r1〜rnは行方向配線における各区間の配線抵抗、R
yは列方向配線のうち端子Dy1〜Dynから表面伝導型放
出素子までの配線抵抗である。行方向配線は一定の線
幅、厚さ、材料で形成されるように設計されるため、製
造上のばらつきを除けばr1〜rnは等しいと考えてよ
い。また各列方向配線は通常等しく設計されるため、各
Ryは等しいと考えてよい。なお、Ryの値に比べ各素
子の等価抵抗は非常に大きく、Ryの影響は、ほとんど
無視して考えてよい。また表面伝導型放出素子の等価抵
抗値は、r1〜rnに比べて大きく設計されている。
【0063】第一行目の表面伝導型放出素子群を予備駆
動するため、制御装置104は行方向配線選択回路10
2を制御し、行方向パルス発生器103の出力を端子D
x1に接続する。ところで、予備駆動を行う際行方向配線
上では配線抵抗r1〜rnと行方向配線を流れる電流と
による電圧降下が生じるため、素子F1〜Fnの端子G
y1〜Gynにかかる電圧には電圧分布が生じる。そこ
でこの電圧分布を打ち消すために、制御装置104は行
方向配線で生じる電圧分布を計算し、さらに列方向パル
ス発生器Py1〜Pyn106の各出力波高値Vc1〜Vcnを
上記の電圧分布と同じになるよう調整する。列方向パル
ス発生器Py1〜Pyn106はパルス発生器103が出力
するパルスと同じ周期、パルス幅および位相で、波高値
がVc1〜Vcnのパルスを端子Dy1〜Dynに出力する。こ
のようにすることで、各素子F1〜Fnの端子間に印加
される電圧Vpreを概一定にすることができる。本実
施例では行方向パルス発生器103の出力するパルスの
波高値の極性が1パルスごとに反転するため、列方向パ
ルス発生器Py1〜Pyn106の各出力波高値Vc1〜Vcn
の極性も当然1パルスごとに反転させている。なお予備
駆動の進行に伴い表面伝導型放出素子を流れる電流が変
化し、電圧分布も変化していくが、100[ms]毎に
上記の波高値Vc1〜Vcnの調整を行うことで、各素F1
〜Fn子の端子間に印加される電圧Vpreを常に概一
定に保つことができた。
【0064】本実施例において、制御装置104では電
圧の分布は以下のようにして計算している。予備駆動
中、どの素子にもほぼ等しい電流が流れると仮定する、
すると電流計105で検出される予備駆動電流Iから各
素子F1〜Fnを流れる素子電流値i1〜inを
【0065】
【数15】 として見積もることができる。
【0066】この時、パルス発生器Py1〜Pyn106が
出力すべき電圧Vc1〜Vcnは、配線抵抗値r1〜rn≒
rを用いて、
【0067】
【数16】 として算出される。
【0068】図4は、上記の計算により予備駆動時に素
子F1〜Fnの両端に印加される電圧分布を算出した例
である。横軸は素子番号F1〜Fnであり、素子の位置
を示している。縦軸は素子両端の端子電圧を示してい
る。
【0069】以上説明したような予備駆動を行った表面
伝導型放出素子基板は、予備駆動を行わなかった表面伝
導型放出素子基板に比べて、駆動中の素子電流並びに放
出電流の減少と変動が少なく安定な電子放出特性が得ら
れた。さらに本発明の予備駆動では駆動回路のノイズ等
によって、通常と反対の極性の電圧が印加される場合に
も安定した電子放出特性を得ることができた。
【0070】[実施例2]本実施例においても、実施例
1と同様な構成の電子源について、予備駆動を行方向配
線1行を単位として行う。本実施例で用いた電子源が実
施例1で用いたものと異なる点は、列方向配線が10本
と少ないことである。つまり行方向配線1本あたりの表
面伝導型放出素子数が実施例1で用いた電子源に比べ非
常に少ない。このような電子源においては予備駆動の際
行方向配線上で生じる電圧分布は無視できるほど小さな
ものとなる。よって、実施例1で行方向配線の電圧分布
を打ち消すために用いた、列方向配線のパルス発生装置
は本実施例では不要である。まず図5を用いて本実施例
の予備駆動装置について説明する。図中、401は予備
駆動を行う電子源である。電子源401は既にフォーミ
ング処理、活性化処理および安定化工程が終了している
ものとする。電子源401は不図示の真空排気装置に接
続されており、1×10-7Pa以下程度に真空排気され
ている。さらに行方向配線は端子Dx1〜Dxmと、列方向
配線(10本)は端子Dy1〜Dy10とそれぞれ接続して
いる。
【0071】402は予備駆動を行う行方向配線を選択
する行方向配線選択回路で、内部にm個のスイッチング
素子を備える。各スイッチング素子は、パルス発生器4
03の出力もしくは0[V](グランドレベル)のいず
れか一方を選択し、電子源401の端子Dx1〜Dxmと電
気的に接続することができる。各スイチング素子の切り
替えはCPU等の制御装置404によって行えるように
している。
【0072】パルス発生器403は素子に予備駆動電圧
を印加するための電圧源である。パルス発生器403は
所定のパルス幅および周期を持つパルスをその波高値V
preの極性を1パルスごとに反転させながら出力す
る。各列方向配線は端子Dy1〜Dy10を介しに電気的グ
ランドを接続した。
【0073】次に本実施例の予備駆動の方法について説
明する。本実施例においても電子源、すなわち表面伝導
型放出素子に印加する電圧Vpreの極性を所定時間に
おいて少なくとも1回以上反転する方法をとる。本実施
例においても実施例1と同様の形状、周期、パルス幅、
波高値を備えるパルス電圧を、パルス発生器403から
各表面伝導型放出素子に30[sec]間印加した。な
お、本実施例においても電圧Vpreの値は16.0
[V]とした。
【0074】このようなパルス電圧で、第一行目の表面
伝導型放出素子群を予備駆動するため、制御装置304
は行方向配線選択回路302を制御し、パルス発生器3
03の出力を端子Dx1に接続する。このようにして1行
分の予備駆動が終了次第、順次予備駆動を行う行方向配
線を切り替えていくことで電子源の全表面伝導型放出素
子に対して予備駆動を行っていく。
【0075】なお本実施例で予備駆動を行った電子源に
おいても実施例1の時と同様、予備駆動を行わなかった
電子源に比べて、駆動中の素子電流並びに放出電流の減
少と変動が少なく安定な電子放出特性が得られた。
【0076】
【発明の効果】以上のように本発明によれば、予備駆動
を行うことにより、電子源を構成する電子放出素子の電
子放出特性の安定性が向上した。また、予備駆動時に電
子放出素子に印加される電圧の極性を反転することによ
り、予備駆動時の対ノイズ性を向上させることができ
た。
【図面の簡単な説明】
【図1】 本発明の一実施例に係る予備駆動装置の構成
を示す図である。
【図2】 図1の装置における予備駆動電圧の波形図で
ある。
【図3】 図1の装置で駆動される電子源の等価回路図
である。
【図4】 図1の装置で駆動される電子源内の電圧分布
を示す図である。
【図5】 本発明の他の実施例に係る予備駆動装置の構
成を示す図である。
【図6】 本発明の適用が可能な電子放出素子の電気特
性の一例を示すグラフである。
【図7】 図6の目盛りを変更して表した電気特性図で
ある。
【図8】 本発明の実施例に係る予備駆動に使用される
電圧波形を示す図である。
【図9】 本発明の実施例に係る電子放出素子について
の、放出電流Ie及び素子電流Ifと素子電圧Vfの関
係の一例を示すグラフである。
【図10】 本発明の実施例に係る電子放出素子につい
ての、放出電流Ie及び素子電流Ifと素子電圧Vfの
関係の一例を示すグラフである。
【図11】 表面伝導型放出素子の概略平面図である。
【図12】 単純マトリクス配置の電子源の概略図であ
る。
【符号の説明】
101,401:電子源、102,402:行方向配線
選択回路、103,403:行方向パルス発生器、10
4,404:制御装置、105:電流計、106:列方
向パルス発生器。

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 電子放出素子からの電子放出を伴う電圧
    範囲における電流Iと電圧Vとの関係を 【数1】 なる関数で表現し、f’(V)を電圧Vにおけるf
    (V)の微係数とする時、予めV1なる予備駆動電圧で
    駆動を行った後に、 【数2】 となる電圧V2にて通常の駆動を行うために、複数の電
    子放出素子を行方向配線および列方向配線によりマトリ
    ックス状に基板上に並べた電子源の全素子に前記予備駆
    動電圧V1を印加するための電子源製造装置であって、 少なくとも、前記電子源の行方向配線から電子放出素子
    に電圧V1を印加する電圧印加手段を備え、 電圧V1の極性を所定時点において少なくとも1回以上
    反転させ電子放出素子に印加することを特徴とする電子
    源製造装置。
  2. 【請求項2】 前記電圧V1は、所定波高値および所定
    パルス幅および所定周期を備えるパルス電圧であること
    を特徴とする請求項1記載の電子源製造装置。
  3. 【請求項3】 前記電圧V1は、波高値の極性が交互に
    反転する連続したパルス電圧であることを特徴とする請
    求項2記載の電子源製造装置。
  4. 【請求項4】 前記電圧V1において、正極性のパルス
    電圧で印加される各パルスの印加時間の合計が、500
    μsec以上であることを特徴とする請求項3記載の電
    子源製造装置。
  5. 【請求項5】 前記電圧V1にいおいて、正極性のパル
    ス電圧で印加される各パルスの印加時間の合計が、12
    0sec以下であることを特徴とする請求項3または4
    記載の電子源製造装置。
  6. 【請求項6】 前記電圧V1において、逆極性のパルス
    電圧で印加される各パルスの印加時間の合計が、前記正
    極性のパルス電圧で印加される各パルスの印加時間の合
    計以下であることを特徴とする請求項3〜5のいずれか
    に記載の電子源製造装置。
  7. 【請求項7】 前記電子源の行方向配線に電圧Vrを印
    加する行方向電圧源と、列方向配線に電圧Vcを印加す
    る列方向電圧源と、行方向配線および列方向配線の交点
    にある電子放出素子に印加される電圧V1が所定値にな
    るように電圧VrおよびVcを制御する制御手段とを有
    することを特徴とする請求項1〜6のいずれかに記載の
    電子源製造装置。
  8. 【請求項8】 前記電子源製造装置は、電子源に投入さ
    れる電流を測定する電流計を備えることを特徴とする請
    求項7記載の電子源製造装置。
  9. 【請求項9】 前記制御手段は、前記電流計の測定した
    電流値に応じて前記電圧VrおよびVcを制御すること
    を特徴とする請求項8記載の電子源製造装置。
  10. 【請求項10】 前記電圧V1は、前記電圧印加工程の
    後に、前記電子放出素子を駆動すべく前記電圧V2を印
    加した時に前記電子放出素子に流れる電流をIf2、前
    記電圧印加工程において前記電子放出素子に前記電圧V
    1を印加した時に前記電子放出素子に流れる電流をIf
    lとしたときに、If2≦0.7If1となる電圧に設
    定される請求項1〜9のいずれかに記載の電子源製造装
    置。
  11. 【請求項11】 前記電圧V1での駆動を、前記(式
    2)における左辺の値の変化率が5%以下になるまでの
    時間行うことを特徴とする請求項1〜10のいずれかに
    記載の電子源製造装置。
  12. 【請求項12】 電子放出素子からの電子放出を伴う電
    圧範囲における電流Iと電圧Vとの関係を 【数3】 なる関数で表現し、f’(V)を電圧Vにおけるf
    (V)の微係数とする時、予めV1なる予備駆動電圧で
    駆動を行った後に、 【数4】 となる電圧V2にて通常の駆動を行うために、複数の電
    子放出素子を行方向配線および列方向配線によりマトリ
    ックス状に基板上に並べた電子源の全素子に前記予備駆
    動電圧V1を印加するための電子源製造方法であって、 少なくとも、前記電子源の行方向配線から電子放出素子
    に電圧V1を印加する電圧印加工程を備え、 電圧V1の極性を所定時点において少なくとも1回以上
    反転させ電子放出素子に印加することを特徴とする電子
    源製造方法。
  13. 【請求項13】 前記電圧V1は、所定波高値および所
    定パルス幅および所定周期を備えるパルス電圧であるこ
    とを特徴とする請求項12記載の電子源製造方法。
  14. 【請求項14】 前記電圧V1は、波高値の極性が交互
    に反転する連続したパルス電圧であることを特徴とする
    請求項13記載の電子源製造方法。
  15. 【請求項15】 前記電圧V1において、正極性のパル
    ス電圧で印加される各パルスの印加時間の合計が、50
    0μsec以上であることを特徴とする請求項14記載
    の電子源製造方法。
  16. 【請求項16】 前記電圧V1にいおいて、正極性のパ
    ルス電圧で印加される各パルスの印加時間の合計が、1
    20sec以下であることを特徴とする請求項14また
    は15記載の電子源製造方法。
  17. 【請求項17】 前記電圧V1において、逆極性のパル
    ス電圧で印加される各パルスの印加時間の合計が、前記
    正極性のパルス電圧で印加される各パルスの印加時間の
    合計以下であることを特徴とする請求項14〜16のい
    ずれかに記載の電子源製造方法。
  18. 【請求項18】 前記電子源の行方向配線に電位Vrを
    印加する行方向電位印加工程と、列方向配線に電位Vc
    を印加する列方向電位印加工程と、行方向配線および列
    方向配線の交点にある電子放出素子に印加される電圧V
    1が所定値になるように電位VrおよびVcを制御する
    制御工程とを有すること特徴とする請求項12〜17の
    いずれかに記載の電子源製造方法。
  19. 【請求項19】 前記電子源製造装置は、電子源に投入
    される電流を測定する電流測定工程を備えることを特徴
    とする請求項18記載の電子源製造方法。
  20. 【請求項20】 前記制御工程は、前記電流測定工程で
    測定した電流値に応じて前記電位VrおよびVcを制御
    することを特徴とする請求項19記載の電子源製造方
    法。
  21. 【請求項21】 前記電圧V1は、前記電圧印加工程の
    後に、前記電子放出素子を駆動すべく前記電圧V2を印
    加した時に前記電子放出素子に流れる電流をIf2、前
    記電圧印加工程において前記電子放出素子に前記電圧V
    1を印加した時に前記電子放出素子に流れる電流をIf
    lとしたときに、If2≦0.7If1となる電圧に設
    定される請求項12〜20のいずれかに記載の電子源製
    造方法。
  22. 【請求項22】 前記電圧V1での駆動を、前記(式
    2)における左辺の値の変化率が5%以下になるまでの
    時間行うことを特徴とする請求項12〜21のいずれか
    に記載の電子源製造方法。
  23. 【請求項23】 前記基板上に複数個の電子放出素子を
    配置した電子源であって、請求項1〜11のいずれかに
    記載の電子源製造装置または請求項12〜22のいずれ
    かに記載の電子源製造方法を用いて製造されたことを特
    徴とする電子源。
JP4599999A 1999-02-24 1999-02-24 電子源製造装置、電子源製造方法および電子源 Pending JP2000243293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4599999A JP2000243293A (ja) 1999-02-24 1999-02-24 電子源製造装置、電子源製造方法および電子源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4599999A JP2000243293A (ja) 1999-02-24 1999-02-24 電子源製造装置、電子源製造方法および電子源

Publications (1)

Publication Number Publication Date
JP2000243293A true JP2000243293A (ja) 2000-09-08

Family

ID=12734803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4599999A Pending JP2000243293A (ja) 1999-02-24 1999-02-24 電子源製造装置、電子源製造方法および電子源

Country Status (1)

Country Link
JP (1) JP2000243293A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033137A1 (ja) * 2004-09-21 2006-03-30 Kabushiki Kaisha Toshiba 電子放出素子の製造方法、表示装置の製造方法、および電子放出素子のクリーニング機能を備えた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033137A1 (ja) * 2004-09-21 2006-03-30 Kabushiki Kaisha Toshiba 電子放出素子の製造方法、表示装置の製造方法、および電子放出素子のクリーニング機能を備えた表示装置

Similar Documents

Publication Publication Date Title
KR100336137B1 (ko) 전자빔발생장치,그것을갖는화상표시장치및그의구동방법
JPH09251277A (ja) 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3518854B2 (ja) 電子源および画像形成装置の製造方法、ならびにそれらの製造装置
JP3747142B2 (ja) 画像表示装置
JP2000242208A (ja) 画像表示装置、電子線発生装置及びマルチ電子ビーム源の駆動装置
JPH1031449A (ja) 表示装置及び前記表示装置の補正データの作成方法及びその装置
US6743066B1 (en) Method and apparatus of manufacturing electron source, and adjusting method of the electron source, and method of manufacturing an image forming apparatus having the electron source
KR100340893B1 (ko) 전자원을 제조하기 위한 방법 및 장치와 화상 형성 장치를 제조하는 방법
JP2000242220A (ja) 電子源製造装置、電子源製造方法および電子源
JP2000243293A (ja) 電子源製造装置、電子源製造方法および電子源
JP2003109494A (ja) 電子源の製造方法
JP3387714B2 (ja) 電子源とその製造装置及び製造方法及び画像形成装置
JP2000243256A (ja) マルチ電子源及び電子発生装置の特性調整方法及び製造方法
EP0948022A2 (en) Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus
JP2000251688A (ja) 電子源及び電子発生装置の特性調整方法及び製造方法
JP3679642B2 (ja) 画像形成装置
JPH10301527A (ja) 電子源及び画像形成装置及びその駆動方法
JP2000250471A (ja) マルチ電子源の駆動装置と方法及び画像形成装置
JP2000243292A (ja) 電子源の製造装置及び方法
US6638128B1 (en) Apparatus and method for manufacturing electron source, and method of manufacturing image-forming apparatus
JP3624084B2 (ja) 電子源の製造方法及び該電子源を用いた画像形成装置の製造方法
JP3715757B2 (ja) 電子源の製造方法
JP2000250469A (ja) 電子源駆動方法および装置および画像形成装置
JP2002203477A (ja) 電子源の調整方法及び製造方法、並びに電子源の調整装置及びその制御方法
JP2001324957A (ja) 電子源および画像表示装置の駆動方法