JP3667011B2

JP3667011B2 - 液晶表示モジュールのシールド構造

Info

Publication number: JP3667011B2
Application number: JP31243096A
Authority: JP
Inventors: 武志桑田; 宏之茂木; 聡中沢; 泰生山口
Original assignee: Asahi Glass Co Ltd; Kyocera Display Corp
Current assignee: Kyocera Display Corp; AGC Inc
Priority date: 1996-11-22
Filing date: 1996-11-22
Publication date: 2005-07-06
Anticipated expiration: 2016-11-22
Also published as: JPH10153766A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数走査線同時駆動方式の単純マトリクス型液晶表示モジュールに関し、特にその電磁妨害を軽減するためのシールド構造に関するものである。
【０００２】
【従来の技術】
ノートブック型パソコン等は、キーボード等の入力装置を有するパソコン本体と、このパソコン本体に対し開閉可能に装着され、液晶表示パネルを有する液晶表示モジュールとにより構成される。この液晶表示モジュールは、一対のガラス基板内に液晶を封入した液晶セルを備える液晶パネルと、この液晶パネルの背面に設けた導光板からなるバックライトユニットと、液晶駆動用のドライバおよび電源回路等を搭載した基板等をフレーム内に装着した構成である。
【０００３】
このような液晶表示モジュールとして、ＳＴＮ液晶を用いた単純マトリクス方式のＳＴＮモジュールおよびＴＮ液晶を用いたアクティブマトリクス駆動方式のＴＦＴモジュールが実用化されている。
【０００４】
従来一般のＳＴＮモジュールにおいては、画像表示のための液晶駆動用入力データ信号の周波数が低いため（通常２〜４ＭＨｚ程度）、周辺機器等の外部に対する電磁妨害電波は小さく、したがって、周囲に対する電磁妨害対策の必要はほとんどなかった。
【０００５】
一方、カラーＳＴＮ液晶パネルの駆動方法として、同時に複数の走査線を選択しながら液晶の各画素に電圧を印加するアクティブ駆動法が、本出願人等により開発が進められている（日経エレクトロニクス１９９４年９月２６日第６１８号）。この複数走査線同時選択方式のアクティブ駆動法（以下ＭＬＡ：ＭｕｌｔｉＬｉｎｅＡｄｄｒｅｓｓｉｎｇという）を用いれば、ＳＴＮ液晶パネルのコントラスト比を高めるとともに応答速度を高めることができる。コントラスト比が上がれば、画質が向上しカラー表示の色純度が高められる。また、応答速度が速まれば、従来のＳＴＮモジュールではできなかった動画像の表示が可能になる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このようなＭＬＡ方式を実現するためには、一般にＴＦＴモジュールの画像表示制御信号として用いられているディジタルＲＧＢ信号をＭＬＡ方式に適合した画像制御信号に変換する専用のインターフェイス制御回路（ＩＣ）が必要になる。このようなＭＬＡインターフェイス制御回路を用いた場合、その入力データ信号の周波数は、ＴＦＴインターフェイス信号と同等の高い周波数（ほぼ４０ＭＨｚ）であるため、周辺機器への電磁妨害電波の漏洩が問題となる。
【０００７】
前述のように、従来のＳＴＮ液晶モジュールにおいては、入力データ信号周波数が低く電磁妨害電波がほとんど問題とならなかったため、同じＳＴＮ液晶を用いるＭＬＡ方式の液晶モジュールにおいても、このような電磁妨害電波については有効な対策手段が開発されていない。
【０００８】
一方、液晶モジュール以外の各種電子機器においては、このような電磁妨害電波に対し種々の対策が講じられている。
第１の対策手段として、電子機器全体あるいは妨害電波発生部などを金属製のケースに収納して妨害電波をシールドする方法が取られている。第２の対策手段として、電子機器内の各回路基板からリード線等を用いてシャーシなどに接続させて接地ラインを形成し妨害電波を低減させる方法が取られている。さらに、基板上の接地パターン面積を大きくする方法が考えられる。
【０００９】
しかしながら、このような他の電子機器に対し従来行なわれていた妨害電波シールド対策手段を単にそのままＭＬＡ液晶表示モジュールに適用しようとした場合、前記第１の金属ケースを追加して用いる方法では、モジュール全体の重量および寸法が大きくなって、小型軽量化の要請を満足させることができず、また組立て工程数の増加により作業が繁雑になり設計負担の増大および材料コストの上昇等の問題が起こる。また、前記第２のリード線を用いて接地ラインを形成する方法では、配線構造や部品配置が複雑になり、組立て作業が繁雑あるいは非常に面倒でやりにくくなり、製造コストの上昇を来す。また、接地パターン面積を大きくしようとしても、ＭＬＡ液晶モジュールの基板や部品実装状態に対応した接地パターンの有効なデータはなく、最適なパターン形状を得るためには多くの試行錯誤を経て膨大な人力と時間を必要とし、有効なシールド構造の実現には困難を伴っていた。
【００１０】
本発明は上記の点を考慮し、簡単な構造で組立て作業が容易にでき、小型軽量化およびコスト低減が図られるとともに妨害電波を効果的に抑制できるＭＬＡ液晶表示モジュールの提供を目的とする。
【００１１】
前記目的を達成するために、本発明では、ＳＴＮ液晶パネルの背面に設けた導光板と、液晶駆動回路を搭載した基板と、金属ケースとを有する複数走査線同時駆動方式のＳＴＮ液晶表示モジュールのシールド構造であって、前記導光板の背面にシールド板を設け、このシールド板と前記金属ケースとの間に前記基板を配設し、前記基板の接地パターン上に複数のバネ性を有する金属端子を設け、この金属端子を前記金属ケースに弾発的に接触させる液晶表示モジュールのシールド構造を提供する。
【００１２】
この構成によれば、電磁妨害電波を発生する制御回路等の基板は、シールド板と金属ケースの間に挟まれてその両面がシールドされるため、簡単な構造で効果的に周囲に対する妨害電波の発散を抑制できる。
【００１３】
【発明の実施の形態】
好ましい実施の形態においては、前記基板の接地パターン上に複数のバネ性を有する金属端子を設け、この金属端子を前記金属ケースに弾発的に接触させるとともに、前記シールド板を切り起こして複数のカシメ片を形成し、このカシメ片を前記基板側にかしめることにより、このカシメ片を介して前記基板の接地パターンとシールド板とを接続させたことを特徴としている。
【００１４】
この構成によれば、複数のバネ性金属端子を介して基板と金属ケースとが弾発的に接触するために簡単な構成で確実な接地ラインが形成され、また、シールド板に設けたカシメ片により基板が確実に位置決めかつ固定されるとともに接地パターンと導通してシールド作用が得られる。
【００１５】
さらに好ましい実施の形態においては、前記基板は多層配線構造の基板であり、この基板上に、ＴＦＴインターフェイス信号を複数走査線同時駆動式のＳＴＮインターフェイス信号に変換するための制御ＩＣを搭載し、この制御ＩＣの少なくともデータ入力ラインの配線パターンは、この制御ＩＣの内側の基板上に形成され、この制御ＩＣの内側から基板の内部配線層に接続されたことを特徴としている。
【００１６】
この構成によれば、電磁妨害電波を発生する制御ＩＣの入力配線パターンがこの制御ＩＣの内側の基板上に形成されるため、制御ＩＣ自体にシールドされて外部への妨害電波発散が防止される。
【００１７】
さらに好ましい実施の形態においては、前記基板の前記制御ＩＣ搭載面におけるこの制御ＩＣ下側の接地パターンの面積を制御ＩＣのモールド樹脂（上面）の面積の３０％以上、好ましくは３５％以上とする。さらに、この基板の前記制御ＩＣ搭載面の反対側の面の面積の９５％以上を接地パターンとすることが好ましい。
【００１８】
この構成によれば、制御ＩＣ下側領域のうちほぼ７０％が配線パターン形成領域となり、残りの面積が全て接地パターンとして導体で覆われ、またこの部品搭載面の反対側は約５％がスルーホールのランドパターン等で使用され、残りの約９５％が接地パターンとして導体で覆われる。したがって、配線ライン等のバターン形成部以外は全て接地パターンで覆われてシールドされるため、電磁妨害電波の外部への発散が効果的に抑制される。
【００１９】
別の好ましい実施の形態においては、前記制御ＩＣからの出力信号は、ＴＦＴインターフェイス信号の周波数の１／ｎ（ｎ：整数）の周波数であることを特徴としている。
【００２０】
この構成によれば、制御ＩＣからの出力信号の周波数が、入力信号（ＴＦＴインターフェイス信号）の周波数の例えば１／２になるため、周波数の低下により妨害電波の発生が低減される。
【００２１】
【実施例】
図１は、本発明の実施例に係るＭＬＡモジュールの組立て状態のパネル背面図である。このモジュール１は、矩形のフレーム２に組込まれたＳＴＮ液晶セルからなる液晶パネル３の背面側に、バス基板４と、ロウ基板６と、インターフェイス基板８と、メイン基板１１とを設けた構成である。実際には、後述のように、液晶パネル３の背面にシールド板（図２の参照番号２０で示す）を設けその背面に各基板が配設される。
【００２２】
バス基板４は、フレーム２の上下の横辺に沿って上側および下側にそれぞれ設けられる。これは、液晶パネル３を上下２分割して各々独立駆動するデュアルスキャン方式を用いるためである。
【００２３】
各バス基板４上には、ＴＣＰからなる複数のカラムドライバ５およびコンデンサ（図示を省略する）が搭載される。上側のバス基板４のほぼ中央部には、フレキシブルケーブルからなるインターフェイスコネクタ（以下Ｉ／Ｆコネクタという）の端部が半田接合される。また下側のバス基板４のほぼ中央部には、同じくフレキシブルケーブルからなるＩ／Ｆコネクタ１４の端部が半田接合される。これらのＩ／Ｆコネクタ１４、１５の他端部はそれぞれメイン基板１１にコネクタ接続される。
【００２４】
ロウ基板６はフレーム２の一方の縦辺に沿って設けられ、ＴＣＰからなる複数のロウドライバ７およびコンデンサ（図示を省略する）が搭載される。このロウ基板６の下端部よりの位置にはフレキシブルケーブルからなるＩ／Ｆコネクタ１８の端部が半田接合される。このＩ／Ｆコネクタ１８の他端部はメイン基板１１にコネクタ接続される。
【００２５】
これらのバス基板４およびロウ基板６は、ＴＣＰのフレキシブルテープをフレームの内側に折返すことにより、矩形の形状を有する液晶パネル３の背面側の各辺の縁部に配設される。これらのＴＣＰと液晶パネル３の配線パターンとの接続は異方性導電膜を介して行なわれ、ＴＣＰと各ロウ基板およびバス基板との配線接続は半田付けにより行なわれる。
【００２６】
インターフェイス基板８は、ロウ基板６の外側に縦方向に設けられる。このインターフェイス基板８上には、入力コネクタ９および電源回路を構成するＤＣ−ＤＣコンバータ１０が搭載される。
【００２７】
このＤＣ−ＤＣコンバータ１０は、実際には、このインターフェイス基板８上のほぼ全体に実装された、トランス、トランジスタ、ＩＣ、抵抗およびコンデンサ等からなり、本体側から入力された例えば３．３Ｖの電源電圧をモジュール駆動に必要な例えば±３０Ｖの電源電圧に変圧し、この電源電圧をＩ／Ｆコネクタ１６を介してメイン基板１１に供給するものである。
【００２８】
このＩ／Ｆコネクタ１６は、フレキシブルケーブルからなり、その一端がインターフェイス基板８に半田接合され、他端がメイン基板１１にコネクタ接続される。
【００２９】
インターフェイス基板８の入力コネクタ９を介して、本体側からＴＦＴインターフェイス信号（ＲＧＢディジタル信号）および３．３Ｖのロジック電圧が入力される。このＲＧＢ信号は、Ｉ／Ｆコネクタ１７を介してメイン基板１１に送られる。このＩ／Ｆコネクタ１７は、前述のＩ／Ｆコネクタ１６と同様に、フレキシブルケーブルからなり、その一端がインターフェイス基板８に半田接合され、他端がメイン基板１１にコネクタ接続される。
【００３０】
下側のバス基板４に隣接して液晶パネル３の背面にメイン基板１１が配設される。このメイン基板１１上には、３線接続の表示画面輝度調整ボリューム用コネクタ１２およびＭＬＡコントローラ１３が搭載される。このＭＬＡコントローラ１３は、ＭＬＡ用のインターフェイス制御回路であり、好ましくは半導体技術により製造されたワンチップのモノリシックＩＣにより構成される。
【００３１】
このＭＬＡコントローラ１３は、ＴＦＴモジュール入力信号と等しいディジタルＲＧＢ信号を受取って、適当なデータ処理を施し、一旦制御回路内部のメモリに書込み、これを書込んだときとは別の順序で読み出して、所定の直交変換を行なってＭＬＡ駆動に適合したフォーマットに変換してそれぞれ、ロウドライバおよびカラムドライバへＭＬＡデータ出力として転送するための、チップ上にメモリを内蔵した高機能なデータ演算制御回路である。
【００３２】
このようなＭＬＡコントローラに入力されるＴＦＴインターフェイスのディジタルＲＧＢ信号は、１８ビット、４０ＭＨｚであり、出力信号は３６ビット、２０ＭＨｚに変調される。このようにＭＬＡコントローラの出力信号のビット数を増やし周波数を低下させることにより、内部配線等に対するノイズの低減や外部機器に対する電磁輻射妨害（ＥＭＩ）の軽減が図られる。
【００３３】
図２は、上記実施例に係るＭＬＡモジュールの分解斜視図である。液晶パネル３の背面に導光板１９が装着され、その裏面にシールド板２０を介して裏カバー２１が装着される。図は構成を明瞭にするために、前記バス基板４、ロウ基板６がパネル背面側に折返され、メイン基板１１およびインターフェイス基板８がフレーム内側に配設され、導光板１９およびシールド板２０がその上側に描かれているが、実際に組立てる場合には、バス基板４およびロウ基板６をパネル外側に開いた状態で、パネル３の背面に導光板１９およびシールド板２０を装着し、このシールド板２０の上に（背面側に）バス基板４およびロウ基板６を折返して重ねるとともにメイン基板１１およびインターフェイス基板８を装着する。
【００３４】
したがって、導光板１９の背面のシールド板２０と裏カバー２１の間に、バス基板４、ロウ基板６、メイン基板１１およびインターフェイス基板８のＩ／Ｆコネクタ１６、１７が配設された構造になる。
【００３５】
図３は、このような構造のＭＬＡモジュールの組立て状態の断面図である。外枠を構成するモジュール本体ケース２５内に液晶パネル３が装着され、その背面に導光板１９が設けられる。導光板１９は、図示したように、液晶パネル３側の表面を平面とし裏面側を斜面とするくさび形状であって、裏側の斜面に沿ってシールド板２０が設けられる。
【００３６】
このくさび形状の導光板１９の厚肉側の端部に冷陰極蛍光管２６が設けられる。シールド板２０の背面にＴＣＰのフレキシブルテープ５ａを折返して各バス基板４が装着される。各カラムドライバ５はＬＳＩからなり、ＴＣＰのフレキシブルテープ５ａを介して液晶パネル３の各画素の電極に接続される。図示していないが、ロウ基板６（図１）についても同様にＴＣＰのフレキシブルテープを折返した構成である。
【００３７】
メイン基板１１は、下側（図では左側）のバス基板４に隣接して、くさび形状の導光板１９の肉厚の薄い部分の背面に装着される。このように、くさび形状の導光板１９の薄い部分にメイン基板１１を装着することにより、導光板背面のスペースを有効に利用してモジュールの厚さ（ｌ₃）を増加させることなく、メイン基板１１をコンパクトにモジュール内に装着できる。
【００３８】
このようなメイン基板１１、バス基板４およびロウ基板６の背面側を覆ってＳＵＳ等の金属製裏カバー２１が装着される。これらの基板４、６、１１に形成した接地パターンは、後述のように、シールド板２０に形成した複数のカシメ片および各基板上に接合した複数のシールド端子を介して、シールド板２０および裏カバー２１と導通して本発明のシールド構造を形成する。
【００３９】
図４〜図６に上記実施例に係るシールド板の詳細を示す。図４はシールド板の平面図、図５は図４のＡ部およびＢ部の矢視図、図６はカシメ片の形状説明図である。
【００４０】
このシールド板２０は、例えば厚さ０．３ｍｍのアルミ合金からなり、表面を絶縁樹脂フィルムのラミネートによりコーティングしたものである。シールド板２０の上縁左端部および下縁の両端部には、このシールド板２０を導光板１９や裏カバー２１とともにネジにより共締めして組立て固定するための取付け片６１、６２、６３が設けられる。これらの取付け片６１、６２、６３には絶縁樹脂フィルムはコーティングされない。
【００４１】
このシールド板２０の上縁部の左右２箇所および右側縁の２箇所には、図６（Ａ）に示す形状のカシメ片６０ａ〜６０ｄが切り起こして形成される。これらのうちカシメ片６０ａおよび６０ｂは、上側のバス基板４（図１）に係合し、組立て時にラジオペンチ等によりこのバス基板上に折り曲げてかしめられ、基板の接地パターンに接続されるとともに、このバス基板を位置決め固定する。また、カシメ片６０ｃおよび６０ｄは、ロウ基板６（図１）に係合し、組立て時にこのロウ基板上に折り曲げてかしめられ、基板の接地パターンに接続されるとともにこのロウ基板を位置決め固定する。
【００４２】
シールド板２０の右側縁にはさらに、図６（Ｃ）に示す形状のカシメ片６０ｅ，６０ｆが形成される。これらのカシメ片６０ｅ，６０ｆは、内側に折返して上記カシメ片６０ｃ、６０ｄとともにロウ基板を保持するためのものである。
【００４３】
シールド板２０の下部には、図６（Ｂ）あるいは（Ｄ）に示すように、係合片７１を片側または両側に有する形状のカシメ片６０ｇ〜６０ｋが、図５に示すような配置形状で、メイン基板のほぼ周囲に沿って形成される。カシメ片６０ｇ、６０ｈ、６０ｉ（図５（Ｂ）参照）は、その係合片７１をメイン基板の上辺部上に折曲げられてメイン基板を位置決めするとともにその接地パターンに接続される。
【００４４】
また、カシメ片６０ｊ、６０ｋ（図５（Ａ）参照）は、メイン基板とバス基板との間に位置し、係合片７１を各基板上それぞれの方向に折り曲げられて各基板の接地パターンに接続される。このようなカシメ片６０ａ〜６０ｋは、各基板に対し複数箇所、それぞれの基板に対し偏らない位置に各基板上の接地パターンからの抵抗がほぼ均一となるように分散して設けられる。なお、シールド板２０にはさらにメイン基板の左端部の位置に、輝度調整ボリュームコネクタ１２（図１）のケーブル固定用のカシメ片６０’が形成される。
【００４５】
図７は、このようなシールド板２０の背面に配設されたバス基板４、ロウ基板６およびメイン基板１１のそれぞれに設けたバネ性を有する金属性のシールド端子６４の配置を示す。図８は、シールド端子６４の形状および作用の説明図であり、（Ａ）は正面図、（Ｂ）は上面図、（Ｃ）は側面図、（Ｄ）は使用状態の正面図、（Ｅ）は別の形状のシールド端子の正面図である。
【００４６】
このようなシールド端子６４は、各基板の接地パターン上に半田接合され、裏カバー２１を装着することにより、図８（Ｄ）または（Ｅ）に示すように、裏カバー２１に押圧されて弾発的に変形し、基板の接地パターンと裏カバーとを導通させる。このようなシールド端子６４は、各基板それぞれに対し複数個各基板面全体にわたって適度に分散して設けられる。図の例では、各バス基板４にそれぞれ４個づつ、ロウ基板６に３個、メイン基板１１に４個のシールド端子６４が、各基板上にほぼ均一に分散して配置されている。
【００４７】
このように、各基板上に設けるシールド端子６４および前述のシールド板２０のカシメ片６０ａ〜６０ｋを、各基板に対し複数個偏らない位置にほぼ均一に分散させて設けることにより、シールド板２０および裏カバー２１の間に挟まれて装着されたバス基板４、ロウ基板６およびメイン基板１１は、各基板上における位置によらず基板全体に対し、ほぼ均一な状態でアース接続され、均一で信頼性の高いシールド構造が得られる。
【００４８】
一方、インターフェイス基板８に対しては、その入力コネクタ９（図１）の両端部外側近傍に設けた取付けビス孔（図示しない）の周辺に接地パターンを形成し、かつビス孔はスルーホールとして裏カバー２１にビス止めを行なうことにより、インターフェイス基板８の接地パターンを裏カバー２１に接続させている。これにより、インターフェイス基板のシールド効果が得られる。
【００４９】
図９は、ＭＬＡコントローラ１３を搭載したメイン基板１１の部品搭載面の配線パターン形状を示す。図９（Ａ）は、ＭＬＡコントローラ搭載部分のパターンを示し、同図（Ｂ）は同じ部分の部品搭載レイアウトを示す。また、図１０は、メイン基板１１の裏面の導体パターンを示す。
【００５０】
メイン基板１１は、例えば６層の多層配線構造であり、その部品搭載面のパターンが図９（Ａ）の黒塗り部分で示される。このメイン基板１１には（Ｂ）図に示すようにＭＬＡコントローラ１３とともに各種電子部品６７が配設される。図中１６ｃ、１７ｃおよび１８ｃは、それぞれＩ／Ｆコネクタ１６、１７、１８（図１）を受けるコネクタ端子の位置を示す。（Ａ）図に示すように、各電子部品６７に対応して、その入出力信号配線パターンとして、部品リード端子（図示しない）を接合するためのランドパターン６８と、これに連続するラインパターン６９およびその端部の内層パターンに接続するためのスルーホールパターン７０が形成される。
【００５１】
このような信号配線パターンの形成部分以外の領域はほぼ接地パターン６５で占められる。この接地パターン６５の面積は、この例では基板の部品実装面全体の面積に対し約３０％である。このように、信号配線パターン以外の部分を全て接地パターン６５で覆うことにより、内層配線のシールド効果が高められるとともに接地抵抗が小さくなりアース接続の信頼性が高まる。
【００５２】
本実施例では、ＭＬＡコントローラ１３の入出力ラインは、ほとんどがこのＭＬＡコントローラ１３の内側（部品の下側）に形成される。すなわち、このＭＬＡコントローラ１３の入出力ライン、少なくともその入力側（図では部品の上辺側）ラインは、部品端子から基板のランドパターンを介して部品内側に引き出されたラインパターンに接続され、さらに部品下側の位置に形成したスルーホールを介して内層パターンに接続される。
【００５３】
このように、ＭＬＡコントローラの入出力ラインをＭＬＡコントローラ自体の内側に設けることにより、このＭＬＡコントローラ自体がシールド材となって、入出力ラインからの電磁妨害電波の外部への発散が抑制される。この場合、ＭＬＡコントローラ１３へのＴＦＴインターフェイスによるディジタルＲＧＢ信号の入力ラインは、前述のように、電磁妨害電波の発生が問題となる４０ＭＨｚの高い周波数の信号であるため、このＲＧＢ信号の入力ラインをＭＬＡコントローラ１３の下側に形成することにより、電磁妨害電波の発生が有効に抑制される。
【００５４】
図１０は、メイン基板１１の裏面（部品搭載面の反対側の面）の導体パターンを示す図である。図示したように、メイン基板の裏面は大部分（ほぼ９５％以上）が接地パターン６５で覆われる。この接地パターン６５内には、信号配線のスルーホール等を形成するためのパターン非形成部６６が散在して設けられ、このパターン非形成部６６内に内層パターンと導通するスルーホール端部（図示しない）が接地パターン６５と分離して露出する。このようなスルーホール等を形成するために必要な僅かな部分を除く基板裏面の大部分を接地パターン６５で覆うことにより、内層パターンのシールド効果が高められ、外部への電磁妨害電波の発散が抑制される。
【００５５】
図１１から図１８は、上記実施例に係るＭＬＡモジュールの漏洩電波の電界強度と従来構造のモジュールの漏洩電波の電界強度を比較したグラフである。これらのグラフは、日本におけるＥＭＩ（電磁妨害）規制であるＶＣＣＩの規制の第２種装置に対する漏洩電波の電界強度の規定に基づいて、この規定に基づく３ｍの測定距離で水平方向および垂直方向の漏洩電波の強度を実測した結果を示すものである。
【００５６】
測定条件は、ＲＢ１００ｋＨｚ、ＶＢ１００ｋＨｚ、ＳＷＴ０．５sec、ＡＴＴ１０ｄＢで行ない、各グラフの縦軸は漏洩電波の電界強度（ｄＢμＶ／ｍ）を示し、横軸は周波数を示す。このＶＣＣＩの規定によれば、測定距離が３ｍの場合、３０〜２３０ＭＨｚの周波数では４０ｄＢμＶ／ｍ以下、２３０〜１０００ＭＨｚの周波数では４７ｄＢμＶ／ｍ以下であることが要求される。この規制値を各グラフ中に太線で示す。
【００５７】
図１１から図１４は、２０〜３２０ＭＨｚの周波数領域の測定結果であり、図１１および図１２はそれぞれ従来構造の水平方向および垂直方向の測定結果であり、図１３および図１４はそれぞれ本発明構造の水平方向および垂直方向の測定結果を示す。グラフから分かるように、従来構造（図１１、図１２）では水平、垂直方向とも漏洩電波が大きく、規制値のラインを越えているが、本発明構造（図１３、図１４）では、漏洩電波はいずれも規制値のラインより低く抑えられている。
【００５８】
図１５から図１８は、３００〜１０００ＭＨｚの周波数領域の測定結果であり、図１５および図１６はそれぞれ従来構造の水平方向および垂直方向の測定結果であり、図１７および図１８はそれぞれ本発明構造の水平方向および垂直方向の測定結果を示す。グラフから分かるように、従来構造（図１５、図１６）では水平、垂直方向とも漏洩電波が大きく、局部的に規制値のラインを越えているが、本発明構造（図１７、図１８）では、漏洩電波はいずれも規制値のラインより低く抑えられ、この例では特に３００〜５００ＭＨｚの周波数で効果的に漏洩電波が低下している。
【００５９】
【発明の効果】
以上説明したように、本発明においては、電磁妨害電波を発生する制御回路等の基板は、シールド板と金属ケースの間に挟まれてその両面がシールドされるため、簡単な構造で組立ても容易にでき、効果的に周囲に対する妨害電波の発散を抑制してＥＭＩの低減が図られる小型軽量の液晶モジュールが低コストで実現できる。
【００６０】
また、前記基板の接地パターン上に複数のバネ性を有する金属端子を適度に分散させて設け、この金属端子を前記金属ケースに弾発的に接触させるとともに、前記シールド板を切り起こして複数のカシメ片をこれも適度に分散させて形成し、このカシメ片を前記基板側にかしめることにより、このカシメ片を介して前記基板の接地パターンとシールド板とを接続させた構成を用いれば、複数のバネ性金属端子を介して基板と金属ケースとが弾発的に接触するために簡単な構成で確実な接地ラインが形成され、また、シールド板に設けたカシメ片により基板が確実に位置決めかつ固定されるとともに接地パターンと導通してシールド作用が得られ、さらに効果的にＥＭＩの低減が図られる。
【００６１】
また、電磁妨害電波を発生するＴＦＴインターフェイス信号が入力される制御ＩＣ部品の入力配線パターンをこのＩＣ部品の内側の基板上に形成することにより、入力信号ラインがＩＣ部品自体にシールドされて外部への妨害電波発散が有効に防止される。
【００６２】
また、基板の両面を配線ラインやスルーホール等のバターン形成に必要な部分以外は全て接地パターンで覆うことにより、基板全体の大部分が接地パターンで覆われてシールドされるため、電磁妨害電波の外部への発散が効果的に抑制される。
【００６３】
さらに、前記制御ＩＣ部品からの出力信号を、ＴＦＴインターフェイス信号の周波数の１／ｎ（ｎ：整数）の周波数とすることにより、制御ＩＣ部品からの出力信号の周波数が、入力信号（ＴＦＴインターフェイス信号）の周波数の例えば１／２になるため、周波数の低下により妨害電波の発生が低減される。
【図面の簡単な説明】
【図１】本発明の実施例に係るＭＬＡモジュールの内部基板の配置状態を示す平面図。
【図２】図１のモジュールの分解斜視図。
【図３】図１のモジュールの断面図。
【図４】図１のモジュールのシールド板の平面図。
【図５】図４のＡ方向およびＢ方向の矢視図。
【図６】図４のシールド板のカシメ片の形状説明図。
【図７】本発明に係る基板に設置するシールド端子の配置説明図。
【図８】図７のシールド端子の形状および作用説明図。
【図９】図１のモジュールのメイン基板の部品実装面のパターン説明図。
【図１０】図９のメイン基板の裏面側のパターン説明図。
【図１１】従来構造のモジュールの低周波数側（２０〜３２０ＭＨｚ）の水平方向漏洩電波のグラフ。
【図１２】従来構造のモジュールの低周波数側（２０〜３２０ＭＨｚ）の垂直方向漏洩電波のグラフ。
【図１３】本発明構造のモジュールの低周波数側（２０〜３２０ＭＨｚ）の水平方向漏洩電波のグラフ。
【図１４】本発明構造のモジュールの低周波数側（２０〜３２０ＭＨｚ）の垂直方向漏洩電波のグラフ。
【図１５】従来構造のモジュールの高周波数側（３００〜１０００ＭＨｚ）の水平方向漏洩電波のグラフ。
【図１６】従来構造のモジュールの高周波数側（３００〜１０００ＭＨｚ）の垂直方向漏洩電波のグラフ。
【図１７】本発明構造のモジュールの高周波数側（３００〜１０００ＭＨｚ）の水平方向漏洩電波のグラフ。
【図１８】本発明構造のモジュールの高周波数側（３００〜１０００ＭＨｚ）の垂直方向漏洩電波のグラフ。
【符号の説明】
１：ＭＬＡモジュール、３：液晶パネル、４：バス基板、６：ロウ基板、
８：インターフェイス基板、１１：メイン基板、１３：ＭＬＡコントローラ、
１４，１５，１６，１７，１８：Ｉ／Ｆコネクタ、１９：導光板、
２０：シールド板、２１：裏カバー。

Claims

ＳＴＮ液晶パネルの背面に設けた導光板と、液晶駆動回路を搭載した基板と、金属ケースとを有する複数走査線同時駆動方式のＳＴＮ液晶表示モジュールのシールド構造であって、
前記導光板の背面にシールド板を設け、このシールド板と前記金属ケースとの間に前記基板を配設し、
前記基板の接地パターン上に複数のバネ性を有する金属端子を設け、この金属端子を前記金属ケースに弾発的に接触させる液晶表示モジュールのシールド構造。
前記基板の接地パターンと前記金属ケースを電気的に接続させるとともに、前記シールド板を切り起こして複数のカシメ片を形成し、このカシメ片を前記基板側にかしめることにより、このカシメ片を介して前記基板の接地パターンとシールド板とを電気的に接続させた請求項１に記載の液晶表示モジュールのシールド構造。
ＳＴＮ液晶パネルの背面に設けた導光板と、液晶駆動回路を搭載した基板と、金属ケースとを有する複数走査線同時駆動方式のＳＴＮ液晶表示モジュールのシールド構造であって、
前記導光板の背面にシールド板を設け、このシールド板と前記金属ケースとの間に前記基板を配設し、
前記基板は多層配線構造の基板であり、
この基板上に、ＴＦＴインターフェイス信号を複数走査線同時駆動方式のＳＴＮインターフェイス信号に変換するための制御ＩＣを搭載し、
この制御ＩＣの少なくともデータ入力ラインの配線パターンは、この制御ＩＣの内側（部品の下側）の基板上に形成され、この制御ＩＣの内側から基板の内部配線層に接続された液晶表示モジュールのシールド構造。
前記制御ＩＣからの出力信号は、ＴＦＴインターフェイス信号の周波数の１／ｎ（ｎ：整数）の周波数である請求項３に記載の液晶表示モジュールのシールド構造。