JP3666683B2 - 発光素子およびその製造方法 - Google Patents

発光素子およびその製造方法 Download PDF

Info

Publication number
JP3666683B2
JP3666683B2 JP10443595A JP10443595A JP3666683B2 JP 3666683 B2 JP3666683 B2 JP 3666683B2 JP 10443595 A JP10443595 A JP 10443595A JP 10443595 A JP10443595 A JP 10443595A JP 3666683 B2 JP3666683 B2 JP 3666683B2
Authority
JP
Japan
Prior art keywords
substrate
microcrystalline silicon
light
light emitting
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10443595A
Other languages
English (en)
Other versions
JPH08307011A (ja
Inventor
重恭 森
雅行 中野
浩一郎 足立
敏 森下
和雄 杉本
隆史 福島
由紀子 森
章 奥藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10443595A priority Critical patent/JP3666683B2/ja
Publication of JPH08307011A publication Critical patent/JPH08307011A/ja
Application granted granted Critical
Publication of JP3666683B2 publication Critical patent/JP3666683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は、発光素子およびその製造方法に関し、特にその構成材料として微結晶シリコンを用いたものに関する。
【0002】
【従来の技術】
従来の発光素子としては、エレクトロルミネッセンス、発光ダイオード、レーザダイオード等があり、これらはいずれも、その構成材料として、II−VI族や、III−V族の化合物半導体を用いたものである。
【0003】
従来、シリコン、特に単結晶シリコンを用いた発光素子はなく、単結晶シリコンは発光素子の材料にはなり得ないというのが一般的な考え方であった。
【0004】
しかしながら、単結晶シリコンは、多くの半導体素子に用いられており、製造技術の進歩により微細な各種の加工が可能であり、また、製造コストも比較的安い優れた材料である。また、現状では、単結晶シリコンを用いた発光素子がないために、モノリシックなプロセスを用いてオプトエレクトロニクス半導体素子を製造することは不可能とされている。
【0005】
このオプトエレクトロニクス半導体素子は、電気的な信号処理及び光学的な信号処理が可能であるので、次世代の高速な信号処理素子として有望視されている。
【0006】
【発明が解決しようとする課題】
このようなことから、単結晶シリコン材料を用いて発光素子を作製することは重要な課題となっている。
【0007】
ところで、固体物理(Vol.27,No.2,P152〜158、1992)には、単結晶シリコンからの発光現象がナノメータ構造の量子効果により生ずることが開示されている。このようなシリコン結晶のナノメーター構造を作成する方法としては、単結晶シリコンを電極としてHF水溶液中で一定電流を流し、これにより単結晶シリコンを陽極化成処理する方法があり、この方法により図4に示すような多孔質シリコン層4を形成することができる。このようなナノメーター構造を有するシリコン層は、量子効果やその表面に形成した酸化膜の効果によって可視光領域の発光光が得られることが確認されているが、このようなシリコン結晶の量子効果による発光機構は、未だ十分に解明されるには至っていない。
【0008】
また、特開平6−53543号公報においては、単結晶シリコン基板上にて、リソグラフィーによるマスク層を用いてパターニングを行い、さらにエッチングによって基板表面に柱状構造を形成するという記載があるが、現在のパターニング技術では、X線リソグラフィを使っても100nmの繰り返しパターンを形成することが限界であり、数ナノメーターサイズの柱状結晶を製造することはできない。この100nmサイズの結晶では量子効果を発現するのは困難であり、発光素子にはなりえない。
【0009】
本発明はこのような従来の状況に鑑みてなされたもので、半導体材料としてシリコンを用いて量子効果を発現でき、しかも均一にかつ再現性よく製造することができる実用性のある発光素子及びその製造方法を得ることが本発明の目的である。
【0020】
【課題を解決するための手段】
本発明に係る発光素子の製造方法は、50nm以下の粒径をもった微結晶シリコンから構成した発光領域を有し、該発光領域にて発光を行う発光素子を製造する方法において、基板の表面の所定領域に結晶欠陥を形成する工程と、該基板表面の結晶欠陥を形成した領域上に微結晶シリコンが形成されるようシリコン層の成長を行う工程とを含むものである。
【0021】
前記結晶欠陥の形成は、前記基板を構成する結晶に不純物を導入して行ってもよい
【0022】
前記結晶欠陥の形成は、前記基板の表面をエッチングして行ってもよい
【0034】
【作用】
本発明においては、基板の表面に選択的に結晶欠陥領域を形成し、該基板表面の結晶欠陥を形成した領域上に微結晶シリコンが形成されるようシリコン層の成長を行うようにしたので、基板表面の選択適な処理により、基板表面の所定の領域に微結晶シリコン層を形成できる。
【0035】
つまり、シリコン結晶表面に微結晶シリコンを堆積する際に、下地になる表面の結晶が揃っていると、その表面にシリコンがエピタキシャル成長してしまうので、堆積前に表面の結晶に結晶欠陥を導入することで微結晶シリコンを堆積することができる。
【0036】
前記結晶欠陥の形成を、前記基板を構成する結晶に不純物を導入して行うことにより、上記基板表面上での選択的な微結晶シリコンの成長を、半導体処理プロセスにおけるイオン注入処理により実現できる。
【0037】
前記結晶欠陥の形成を、前記基板の表面をエッチングして行うことにより、基板表面上での選択的な微結晶シリコンの成長を、半導体処理プロセスにおけるエッチング処理により実現できる。このエッチング方法は湿式、乾式双方とも有効である。湿式としては酸、アルカリ水溶液を用い、乾式としてはプラズマを用いることが有効である。
【0039】
【実施例】
(実施例1)
図1は本発明の第1の実施例による発光素子に用いられる微結晶シリコン層を示す図であり、図1(a)は断面図、図1(b)は平面図である。
【0040】
図において、2は基板1上に形成された微結晶シリコン層で、その結晶粒2aの粒径は、50nm以下となっている。
【0041】
次に上記微結晶シリコン層の形成方法について説明する。
【0042】
まず、6インチのシリコンウエハ(基板)1を熱酸化法によって処理して、その表面に厚さ1000オングストロームの酸化膜を形成する。そして、この基板1をCVD装置の炉内に装填する。該炉内の基板を585℃に昇温するとともに、該炉の中に、100%のモノシランガスを圧力30Pa、流量50sccmの条件下で導入し、該基板表面の酸化膜上にシリコン微結晶を成長させて、微結晶シリコン層2を形成する。
【0043】
ここでは、シリコン微結晶の堆積を行う際、基板の温度を585℃に昇温しているため、シリコン微結晶のCVD法による堆積は、非晶質と微結晶が混在する温度で有効に行われる。なお、この温度以下では、非晶質が堆積され、また、この温度以上では、多結晶シリコンの成長が起こってしまうため、微結晶シリコンを得ることができない。
【0044】
このようにして形成した微結晶シリコン層の表面を、電子顕微鏡で観察したところ、図1に示すように30から40nmの粒径の微結晶2aが基板一面に、厚さ1000オングストロームで形成されていることが確認された。
【0045】
このサンプル(微結晶シリコン層)に、室温で514nmのArイオンレーザ光を照射したところ、図5に示すように670nm付近にピークを持つブロードな発光光を観測することができた。
【0046】
図2は、光励起により上記微結晶シリコン層を発光させるシステムの説明図であり、図中、10は、波長488nm及び514nm付近にピークを持つアルゴンイオンレーザー光を発生する光源である。
【0047】
このような光源10で発生したレーザー光を励起光L1として、上記基板1上に形成された微結晶シリコン層2に照射すると、そのシリコン微結晶2a中にエネルギーが閉じ込められて、該微結晶2aから発光光L2が出射する。
【0048】
本実施例の発光素子は、図1に示すように基板上に形成された微結晶シリコン層2をその発光領域として用い、図2に示すような発光システムにより、発光を行うものである。
【0049】
このような構成の本実施例の発光素子は、シリコン半導体素子製造プロセスに合致した方法で、論理回路、演算回路、駆動回路等を構成する回路素子や受光素子とモノリシックにシリコン基板上に形成できるので、特に、光通信、自発光型ディスプレイ、光集積回路等の光源として好適である。
【0050】
(実施例2)
本実施例は、上記第1の実施例で微結晶シリコンの成長材料として用いたモノシランガスに代えて、ジシランを用いたものである。
【0051】
本実施例の発光素子は、ジシランを基板上に堆積した微結晶シリコン層をその発光領域として用い、図2に示すような発光システムにより、発光を行うものである。
【0052】
この実施例においても、上記第1の実施例と同様の効果が得られた。
【0053】
(実施例3)
本実施例では、基板上に微結晶シリコンを堆積するためのCVD装置として、ロードロックシステムを有するCVD装置を用いている。本実施例のCVD装置では、微結晶シリコンのデポジションを行う炉は、その容積が炉の容積に比べて十分小さい予備排気室を有しており、炉内へのウエハ(基板)の出し入れを、炉内の成長雰囲気を乱すことなく行うことができる。
【0054】
本実施例の発光素子は、予備排気室付きのCVD装置により堆積した微結晶シリコン層をその発光領域として用い、図2に示すような発光システムにより、発光を行うものである。
【0055】
この実施例においても、上記第1の実施例と同様の効果が得られた。
【0056】
なお、上記第1ないし第3の実施例では、微結晶シリコンの成長材料であるシラン化合物として、シラン系ガスの代表的なモノシランあるいはジシランを用いているが、該微結晶シリコンの成長材料には、直鎖状シラン化合物、分岐状鎖状シラン化合物、環状構造を有するシラン化合物を用いることが有効であり、具体的には上記モノシランやジシランの他に、シラン系ガスの代表例であるトリシラン、テトラシランを用いることができる。
【0057】
また、上記各実施例においてCVD法によって堆積した微結晶シリコン膜は非晶質シリコンを含んでいるために、その非晶質部分が微結晶部分からの発光の障害となっている。
【0058】
そこで、CVD法によって堆積した微結晶シリコン膜から微結晶部分以外のものを除去することにより、発光の効率を向上させることができる。
【0059】
以下、このようにして発光効率を向上した実施例について説明する。
【0060】
(実施例4)
この実施例では、上記第1の実施例において得られた微結晶シリコン層を、さらに微結晶シリコンのみを溶解しない混合溶液により処理するようにしている。すなわち、上記第1の実施例と同様にしてモノシランをCVD法により基板上に堆積して微結晶シリコン層を形成する。その後、この基板を、フッ酸:硝酸:酢酸の混合比が1:100:100である混合溶液に10分間浸積して、該基板上の微結晶シリコン以外の結晶及び化合物を溶解する。
【0061】
その試料,つまり上記混合溶液により処理した微結晶シリコン層を電子顕微鏡で観察したところ、結晶粒の径が20nm以下のものがほとんどであった。
【0062】
この試料に、室温で514nmのArイオンレーザ光を照射したところ発光を観測することができなかったが、光を照射し続けることで上記第1の実施例で得られた発光より短波長シフトした650nmにピークを持つブロードな発光が認められ始めた。この発光強度は照射時間と共に増加した。
【0063】
この実施例では、CVD法により堆積した微結晶シリコン層に対して、選択的溶解性のある溶液で微結晶シリコン以外の結晶及び化合物を溶解し、微結晶シリコンのみを残す処理を施しているため、上記第1の実施例の効果に加えて、微結晶シリコンからの発光の効率を向上させることが可能となる。
【0064】
また、この実施例では、フッ酸、硝酸、及び酢酸の混合溶液として、その混合比がフッ酸:硝酸:酢酸=1:100:100であるものを用いているため、最も効率よく選択的に微結晶シリコン以外の結晶や化合物を溶解することができる。
【0065】
ただし、混合比は、上記のものに限らず、フッ酸:硝酸:酢酸の比率が1:10〜1000:10〜1000ではあれば、選択性を有しながら微結晶以外のものを溶かすことができ、望ましくはフッ酸:硝酸:酢酸の比率が1:50〜500:50〜500であれば良い。また、前述の選択的溶解性のある溶液としては、フッ酸、硝酸、酢酸の混合溶液を使うことが有効である。
【0066】
(実施例5)
この実施例では、上記第4の実施例で得られた微結晶シリコン層の表面に酸化膜を形成するようにしている。
【0067】
すなわち、上記第1の実施例と同様にしてモノシランをCVD法により基板上に堆積して微結晶シリコン層を形成する。その後、この基板を、フッ酸:硝酸:酢酸の混合比が1:100:100である混合溶液に10分間浸積して、該基板上の微結晶シリコン以外の結晶及び化合物を溶解する。
【0068】
そして、上記選択的溶解性のある溶液により処理した基板を、さらに硫酸と過酸化水素水の混合溶液で処理して、基板上の微結晶シリコン層の表面を薄く酸化し、これにより、該微結晶シリコン層の表面に薄い酸化膜を形成している。
【0069】
このような処理を施した微結晶シリコン層に、上記第4実施例と同様に、室温で514nmのArイオンレーザ光を照射したところ、上記第1の実施例で得られた発光光より短波長シフトした650nmにピークを持つブロードな発光が認められた。
【0070】
このように微結晶シリコン表面を薄く酸化すると、その発光効率を向上させることができる。これは、薄い酸化膜が外部から与えられるエネルギーの閉じこめに有効であるためと考えられる。
【0071】
なお、本実施例では、微結晶シリコンの酸化方法としては、酸化剤溶液への浸積法を用いているが、これは、熱酸化法、CVD法等の方法でもよい。また、空気中に放置することにより、微結晶シリコンの表面に酸化膜が自然に付着する自然酸化を用いることもできるが、CVD法等の積極的な酸化膜の形成方法がこの自然酸化法より安定な成膜法であることは言うまでもない。
【0072】
(実施例6)
図3は本発明の第6の実施例による発光素子に用いられる微結晶シリコン層を示す図である。
【0073】
図において、1aは基板1の表面の所定領域上に形成された高濃度不純物領域であり、この高濃度不純物領域1a上には、その結晶粒2aの粒径が50nm以下である微結晶シリコン層2が形成され、該基板表面の、領域1a以外の部分には、シリコンのエピタキシャル成長層2bが形成されている。
【0074】
次に上記微結晶シリコン層の形成方法について説明する。
【0075】
まず、6インチのシリコンウエハ(基板)1上でレジスト膜のパターニングを行い、続いて、該レジスト膜のパターンをマスクとして、基板表面にAsを不純物としてドーピングして高濃度不純物領域1aを形成する。
【0076】
そして、該レジスト膜を剥離した後、該基板1をCVD炉内に導入する。該CVD炉内の基板1を585℃に昇温するとともに、該CVD炉中にモノシランガスを導入して、シリコン微結晶を高濃度不純物領域1a上に成長させる。この時、シリコン基板1の高濃度不純物領域1a以外の表面領域には、シリコンのエピタキシャル成長が起こり、微結晶シリコンの成長は認められない。
【0077】
このような処理を施した基板の表面を、電子顕微鏡で観察したところ、図3に示すように30から40nmの粒径の微結晶2aが高濃度不純物領域1a一面に、厚さ1000オングストロームで形成されていることが確認された。
【0078】
さらに、この試料(基板)に電子ビーム蒸着装置により処理を施して、上記微結晶シリコン層2上に透明電極であるインジウムティンオキサイド(ITO)を400〜700オングストローム堆積した。
【0079】
このサンプル(微結晶シリコン層)に、図3に示すように電荷注入による励起のための電界を印加したところ、図5に示すように670nmにピークを持つブロードな発光を観測することができた。
【0080】
また、図3は電荷注入による発光のシステムについても示しており、図中、5は一端が上記ITO膜3に接続され、他端が上記高濃度不純物領域1aに接続された電源である。
【0081】
このような電源5により微結晶シリコン層2に上下から電界を加え、該微結晶シリコン層に電荷注入することにより、該微結晶シリコン層を発光させることができる。なお、発光のメカニズムは光励起の場合と同じである。
【0082】
本実施例の発光素子は、図3に示すように基板上に形成された微結晶シリコン層2をその発光領域として用い、図3の発光システムにより、発光を行うものである。
【0083】
(実施例7)
本実施例では、上記第6の実施例における高濃度不純物領域に代えて、結晶欠陥領域を形成している。
【0084】
すなわち、上記第6の実施例と同様にして、6インチのシリコン基板上でレジストのパターニングによりレジスト膜を形成する。
【0085】
そして、該レジスト膜のパターンをマスクとして、該基板表面の、レジスト膜で覆われていない部分にプラズマエッチング等のドライエッチングを施して結晶欠陥を導入し、該基板表面に結晶欠陥領域を形成する。
【0086】
その後は、レジスト膜を剥離した基板を、上記第6の実施例と同様にCVD炉に導入し、シリコンのCVD処理により、上記基板1上にシリコンの成長を行う。
【0087】
これにより結晶欠陥を導入した領域には、30から40nmの粒径の微結晶シリコン層を成長することができた。また、上記基板の、結晶欠陥の導入されていない領域には、シリコンのエピタキシャル成長が起こり、微結晶シリコンの成長は認められなかった。
【0088】
(実施例8)
この実施例では、第7の実施例おける結晶欠陥の導入を、ドライエッチングに代えて、ウエットエッチングにより行うようにしている。
【0089】
すなわち、上記第6の実施例と同様にして、6インチのシリコン基板上でレジストのパターニングによりレジスト膜を形成する。
【0090】
そして、該レジスト膜のパターンをマスクとして、該基板表面の、レジスト膜で覆われていない部分に、40%HF水溶液によりウエットエッチングを施して結晶欠陥を導入し、該基板表面に結晶欠陥領域を形成する。
【0091】
この基板を実施例6と同様にCVD炉に導入し、シリコンの堆積を行うことにより、結晶欠陥を導入した領域には、30から40nmの粒径の微結晶シリコンを1000オングストロームの膜厚に成長した。ここで、基板の、結晶欠陥の導入されていない領域にはシリコンのエピタキシャル成長が起こり微結晶シリコンの成長は認められない。
【0092】
なお、上記ウエットエッチングに用いる水溶液は、酸、アルカリの何れの水溶液でもよい。
【0093】
(実施例9)
この実施例では、基板上に形成した多結晶シリコン層上に微結晶シリコン層を形成するようにしている。
【0094】
すなわち、6インチのシリコン基板の表面を熱酸化法によって処理して、該基板表面に厚さ1000オングストロームの酸化膜を形成する。次に、CVD法によって、多結晶シリコン層を熱酸化膜上に1500オングストローム堆積する。その後、この基板を上記第6の実施例と同様にCVD炉に導入し、該多結晶シリコン層上にシリコンの堆積を行うことにより、全面に、30から40nmの粒径の微結晶シリコンを1000オングストロームの膜厚に成長した。
【0095】
なお、上記各実施例で使用される、微結晶シリコン層を堆積する基板には、例えば、石英基板、ガラス基板、シリコン基板等を用いることができ、特に限定されるものではない。
【0096】
しかし、電界発光型の発光素子では、導電性を有する基板を使用するようにすれば、発光素子に電極を付けるのが容易となる。
【0097】
また、オプトエレクトロニクス素子では、シリコン基板が最も有用な基板となる。つまりシリコン基板を用いると、該基板上に電気回路を形成し、そこに発光素子を形成することが可能となる。
【0098】
また、この発光素子を使った表示素子では、透明な基板に発光素子を形成することが有効であり、石英基板、ガラス基板が有用なものとなる。
【0099】
また、単結晶のシリコン基板を使用する場合、基板の面方位が限定されることはなく、(100)、(110)、(111)の全ての基板上に発光素子を形成でき、オフ基板でも問題なく発光素子を形成できる。
【0100】
また、基板の不純物濃度や不純物の種類にも依存せずに発光素子を形成できる。
【0101】
【発明の効果】
以上説明したように本発明によれば、CVD法によって基板上に50nm以下の粒径をもった微結晶シリコンを堆積することにより、従来のシリコン半導体プロセスに合致した製造方法で発光素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例による発光素子に用いられる微結晶シリコン層を示す図であり、図1(a)は断面図、図1(b)は平面図である。
【図2】上記第1の実施例における光励起による発光のシステムを示す図である。
【図3】本発明の第6の実施例による発光素子に用いられる微結晶シリコン層を示すとともに、電荷注入による発光のシステムを示す図である。
【図4】従来の方法により基板上に形成した多孔質シリコン層を示す図である。
【図5】上記第1〜第3及び第6の実施例の微結晶シリコン層からの発光光の強度分布を示す図である。
【符号の説明】
1 基板
1a 高濃度不純物領域
2 微結晶シリコン層
2a 結晶粒
2b エピタキシャル層
3 ITO膜
5 電源
10 光源
L1 励起光
L2 発光光

Claims (3)

  1. 50nm以下の粒径をもった微結晶シリコンから構成した発光領域を有し、該発光領域にて発光を行う発光素子を製造する方法において、
    基板の表面の所定領域に結晶欠陥を形成する工程と、
    該基板表面の結晶欠陥を形成した領域上に微結晶シリコンが形成されるようシリコン層の成長を行う工程とを含む発光素子の製造方法。
  2. 請求項1記載の発光素子の製造方法において、
    前記結晶欠陥の形成は、前記基板を構成する結晶に不純物を導入して行う発光素子の製造方法。
  3. 請求項1記載の発光素子の製造方法において、
    前記結晶欠陥の形成は、前記基板の表面をエッチングして行う発光素子の製造方法。
JP10443595A 1995-04-27 1995-04-27 発光素子およびその製造方法 Expired - Fee Related JP3666683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10443595A JP3666683B2 (ja) 1995-04-27 1995-04-27 発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10443595A JP3666683B2 (ja) 1995-04-27 1995-04-27 発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08307011A JPH08307011A (ja) 1996-11-22
JP3666683B2 true JP3666683B2 (ja) 2005-06-29

Family

ID=14380595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10443595A Expired - Fee Related JP3666683B2 (ja) 1995-04-27 1995-04-27 発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3666683B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU728975B2 (en) * 1996-06-19 2001-01-25 Matsushita Electric Industrial Co., Ltd. Photoelectronic material, device using the same, and method for manufacturing the same
ATE332572T1 (de) 1996-06-19 2006-07-15 Matsushita Electric Ind Co Ltd Photoelektronisches material, dieses verwendende vorrichtungen und herstellungsverfahren
JP4071360B2 (ja) * 1997-08-29 2008-04-02 株式会社東芝 半導体装置
JP2004500481A (ja) * 1999-06-03 2004-01-08 ザ ペン ステイト リサーチ ファンデーション 堆積薄膜ボイド・柱状体網目構造物
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
US7095058B2 (en) * 2003-03-21 2006-08-22 Intel Corporation System and method for an improved light-emitting device

Also Published As

Publication number Publication date
JPH08307011A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
US5427977A (en) Method for manufacturing porous semiconductor light emitting device
US4880493A (en) Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
US5098850A (en) Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
EP2175053A2 (en) Branched nanowire and method for fabrication of the same
JP3666683B2 (ja) 発光素子およびその製造方法
JP3622200B2 (ja) 窒化物半導体の製造方法および半導体素子の製造方法
JPH09283861A (ja) 3族窒化物半導体レーザダイオードの製造方法
JPH11238692A (ja) 窒化物半導体の低抵抗化方法
JPH11310776A (ja) 発光材料及びその製造方法並びにこれを用いた発光素子
KR100289595B1 (ko) 3족질화물반도체발광소자
JP2002223016A (ja) 量子素子の製造方法
JPH05190900A (ja) 半導体発光装置の製造方法
JPH06283755A (ja) 発光素子
CN116013961B (zh) 一种表面自氧化的氮化镓自旋注入结制备方法
KR100366372B1 (ko) 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법
JP2000277801A (ja) 半導体発光素子の製法
JPH0897398A (ja) 量子効果装置及びその製造方法
JPH10223629A (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
WO2016151759A1 (ja) 半導体光素子およびその製造方法
JP3298137B2 (ja) 面発光型半導体レーザの製造方法
JP3481305B2 (ja) 3族窒化物半導体発光素子
JP2000077710A (ja) 発光材料およびその製造方法並びにこれを用いた発光素子
JP4581332B2 (ja) ベータ鉄シリサイド領域の作製方法
JP2004104097A (ja) 3−5族化合物半導体のエッチングダメージ回復方法。
JPH06283754A (ja) 発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050331

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees