JP3664751B2 - スピーカホーン用の電圧制御式減衰器 - Google Patents
スピーカホーン用の電圧制御式減衰器 Download PDFInfo
- Publication number
- JP3664751B2 JP3664751B2 JP13399594A JP13399594A JP3664751B2 JP 3664751 B2 JP3664751 B2 JP 3664751B2 JP 13399594 A JP13399594 A JP 13399594A JP 13399594 A JP13399594 A JP 13399594A JP 3664751 B2 JP3664751 B2 JP 3664751B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- voltage
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/08—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Networks Using Active Elements (AREA)
Description
【産業上の利用分野】
本発明は、電圧制御式減衰回路と、このような減衰器に対して正確な利得設定を与える手段とに係る。より詳細には、本発明は、集積回路スピーカホーン(マイク付きスピーカ)システムに使用する減衰回路に係る。
【0002】
【従来の技術】
電圧制御式減衰器は、種々様々なシステムにおいて、そのようなシステムに通される信号の振幅を制御信号の大きさに基づいて調整するのに利用できる。例えば、スピーカホーン回路では、半二重通信を行うために送信チャンネル及び受信チャンネルの両方に減衰器が含まれている。送信及び受信減衰器は、典型的に、相補的な仕方で、即ち一方が最大利得である間に他方が最大減衰となりそしてその逆にもなるように動作される。各減衰器の設定は、レベルの差が同じになるように調整される。この技術を用いると、2つのチャンネル間に一定のロスが挿入され、スピーカとマイクロホンとの間の信号結合や、ハイブリッド回路を通る側音により生じることのある不安定さを防止する。このような構成に使用される減衰器の1つの要件は、スピーカホーンシステムの一貫した性能を確保するための正確な利得設定にある。各減衰器の利得レベルが大きく変動すると、2つのチャンネル間の挿入ロスが予測できないものとなり、システムの安定性を維持する上で困難を呈する。
【0003】
典型的なスピーカホーンにおいては、チャンネルの利得設定が、そのチャンネル内のスピーチの検出に基づいている。遠方端の通話者が話をする場合は、受信信号が送信信号より大きく、送信減衰器は最大ロスにセットされるが、受信減衰器は最大利得にセットされる。鏡像端の通話者が話をする場合には、逆のことがいえる。両チャンネルにおける信号の振幅を監視することにより、どのチャンネルがアクティブであるかを決定しそしてそれに応じて利得を調整する制御回路を開発することができる。スピーカホーンに使用される減衰器の更に別の要件は、音声路への制御信号のフィードスルー(突抜け)を最小にする必要性である。フィードスルーは、スピーチチャンネルに可聴の「擬音(thump) 」を発生し、これは一方のチャンネルから他方のチャンネルへ切り換えるときに生じる。このフィードスルーは、充分な大きさであると、偽のスピーチ信号として検出されるために切り換えエラーを生じる。フィードスルーの主たる原因は、減衰器内の利得に従属するオフセットである。
【0004】
図2は、公知の電圧制御式減衰器の例を示している。入力電圧は、点210に与えられ、抵抗器R2を経て第1の増幅器212へ送られる。増幅器212は、電流ソース222から電流を受け取るエミッタ接続トランジスタ218、220及び214、216から電流を引き出すように動作する。その出力は、第2の増幅器224を経て電圧出力226に送られる。VCと示された制御電圧がトランジスタ214及びトランジスタ220に印加される。この制御電圧VCは、一方はNPNでありそして他方はPNPである2つのトランジスタに互いに逆の仕方で作用する。増加する制御電圧に応答して、トランジスタ214の電流は増加するが、トランジスタ220の電流は減少する。従って、増幅器区分の2つの脚に流れる電流は制御電圧に比例して分割される。この変化する電流に基づいて、点210における入力と点226における出力との間の電圧増幅度が変化し、減衰器の利得は、電流ソース222からの電流の分割に正比例する。
【0005】
【発明が解決しようとする課題】
図2に示すような回路に伴う1つの問題は、典型的なバイポーラ集積回路に使用したときに、NPNトランジスタとPNPトランジスタの特性の相違によって入力から出力への直流フィードスルーが生じ、これが、制御電圧によりセットされた増幅レベルに基づいて変化することである。NPN及びPNPの両トランジスタを電流分割コアで使用することによりこの直流フィードスルー作用を除去するような電圧制御式減衰器をもつことが要望される。
【0006】
【課題を解決するための手段】
本発明は、電圧制御式減衰器のコアで電流分割を実行するようにNPNトランジスタを専用に使用することによって直流フィードスルーを減少するような電圧制御式減衰器及び利得制御機構を提供する。又、利得制御電圧発生器も開示するが、これは、プロセス変動に係わりなく、集積回路技術における部品整合の精度を使用し、チップトリミングの外部部品や複雑なフィードバック機構の必要なく正確な制御電圧を発生する。電圧制御減衰器においては、一対のエミッタ接続されたNPNトランジスタが設けられて、共通の電流ソースに接続される。各NPNトランジスタにおける電流の流れは、整合されたPNP電流ミラーにより、これも又エミッタ接続された第2組の整合されたNPNトランジスタに対して鏡像化される。好ましくは差である共通の制御電圧がエミッタ接続のNPN対に接続される。フィードバック制御ループが、第2組のエミッタ接続NPNトランジスタの電流を調整して、第2のNPN対からの電流の和が第1対の電流の和に等しくなるようにする。信号入力及び出力は、第2のNPN対のコレクタに接続される。電圧制御減衰器の構成は、PNPデバイスに流れる電流をNPNデバイスで定め、電流分割コアにおいてPNP特性を独立したものにする。
【0007】
利得制御電圧発生器においては、2対のエミッタ接続されたNPNトランジスタが設けられ、その各々が共通の電流ソースに接続されて、電圧制御式減衰器のコアの電流に比例した電流を各対に与える。NR:R及びR:NRという値の比をもつ抵抗器が各NPN対のコレクタ回路に接続される。各抵抗器対から共通率の制御キャパシタ及び差動増幅器へのフィードバックが与えられ、各対の抵抗器間に現れる電圧差が、スピーカホーンにおける受信又は送信信号の検出に応答してゼロにセットされる。それにより得られる利得制御電圧がアクティブなNPN対の入力に発生され、これは、減衰器コアの制御入力に接続されたときに、制御電圧発生器のアクティブな対における抵抗器の比に反比例する電圧利得を発生する。この構成は、米国特許第4,720,856号に開示されたような減衰器からの直流フィードバックなしに、制御電圧を発生することができる。
【0008】
【実施例】
本発明の特徴及び効果を理解するために、添付図面を参照し、本発明の実施例を詳細に説明する。図1は、本発明によるスピーカホーン回路のブロック図である。マイクロホン10は、マイクロホン増幅器12、電圧制御式減衰器14、第2の増幅器16、及び電話線に接続された送信回路18を経て信号を供給する。受信チャンネルは、送信回路18から、フィルタ増幅器20、電圧制御式減衰器22及びスピーカ増幅器24を経てスピーカ26へ信号を供給する。制御回路28は、送信減衰器14及び受信減衰器22の利得を制御する。
【0009】
送信及び受信減衰器の利得は相補的にセットされ、送信又は受信モード中に、一度に1つのチャンネルのみが高い値にセットされた利得をもつようにされる。2つのチャンネルの利得の和は一定に保たれる。いずれの当事者も話をしないときのアイドルモードにおいては、チャンネルの利得が等化される。
【0010】
制御回路は、4つの主要入力に基づいて動作するが、他の副次的な信号も、動作の向上のためにシステムに入力されてもよい。第1の入力は、Aで示されている。この信号は、比較器30から出力されるものであり、この比較器は、ピーク検出器32及び34を経てその入力を受け取り、これらのピーク検出器は、送信チャンネルの増幅器16及び受信チャンネルの増幅器20からの信号に各々作用するものである。同様に、比較器36は、マイクロホン増幅器12及びスピーカ増幅器24の出力に各々接続されたピーク検出器38及び40を通して送られた信号の比較から信号Bを供給する。チャンネルにスピーチが存在することを指示する他方の入力は、バックグランドノイズ検出回路42及び44から送られる。各チャンネルのノイズレベルを指示するこれらの回路は、比較器46及び48において、ピーク検出器38及び34からの信号と各々比較され、信号T及びRを制御回路へ供給する。信号Tは、送信チャンネルにおいて所定のスレッシュホールドだけノイズより大きな音声信号の存在を指示し、一方、信号Rは、受信チャンネルにおいて第2のスレッシュホールドだけノイズより大きな音声の存在を指示する。
【0011】
図3は、図1の電圧制御式減衰器14又は22の好ましい実施例を示す図である。入力信号は、ノード310を経、抵抗器358を経て、入力増幅器312に送られる。この増幅器312は、トランジスタ314に接続され、該トランジスタのコレクタは、トランジスタ316及び318のエミッタに結合されている。トランジスタ316及び318のコレクタは、PNPトランジスタ340及び348のコレクタに各々接続される。このトランジスタ構成体への入力ノードは、点324であり、そして出力ノードは、点326であり、出力増幅器328を経て出力が送られる。
【0012】
PNPトランジスタ340及び348は、電流ミラー構成体330及び332の一部分を各々形成する。PNPトランジスタ334に流れるミラー330の基準電流は、NPNトランジスタ336及び338からのものである。PNPトランジスタ320及び340に流れるミラー出力電流は、NPNトランジスタ316へ送られ、NPNトランジスタ314に流れる全電流の一部分を形成する。同様に、PNPトランジスタ342に流れる電流ミラー332の基準電流は、NPNトランジスタ344及び346から送られる。PNPトランジスタ322及び348に流れるミラー出力電流は、NPNトランジスタ318へ送られ、NPNトランジスタ314に流れる全電流の第2の部分を形成する。トランジスタ336及び344は、カスコード構成であって、NPNトランジスタ338及び346とNPNトランジスタ316及び318のコレクタ間の電圧差を最小にすることにより、増幅器328の出力への直流フィードスルーを減少する。増幅器312及び328への基準電圧VBは、これら増幅器312及び328をめぐるフィードバック作用によりトランジスタ316及び318のコレクタの直流レベルを各々定める。PNPトランジスタ352のバイアス電圧も、VBにセットされ、従って、そのエミッタはVBよりも1vbe高い。トランジスタ336及び344は、それらのベースからエミッタ端子へ1vbeだけ降下させ、トランジスタ338及び346のコレクタを基準電圧レベルVBにセットする。PNPトランジスタ350は、この構成体のバイアス電流を与える。
【0013】
差の制御電圧CTN、CTPは、正の側のトランジスタ318及び346と、負の側のトランジスタ316及び338とのベース間に印加される。動作中に、制御信号は、トランジスタ338と346との間でトランジスタ354によって与えられる直流基準電圧を、制御信号の大きさによって定められた比で分割するように働く。これは、次の数1によって表される。
【数1】
但し、i1は、338に流れる電流であり、
i2は、346に流れる電流であり、
Δvconは、差の制御電圧であり、そして
vtは、スレッシュホールド電圧kt/qである。
【0014】
トランジスタ316及び318には直流電流分割の同じ比が生じ、それらのベース電圧はトランジスタ338及び346と各々共通である。トランジスタ314の電流レベルは、ミラー330及び332によりセットされるトランジスタ316及び318の電流の和に厳密に一致するように、増幅器312を通るフィードバック動作により調整され、これにより、増幅器328の出力のオフセット電圧を最小にする。310の入力信号から増幅器312によって注入されるトランジスタ314の交流電流は、トランジスタ316と318との間の直流電流分割に近い比で分割される。トランジスタ318の電流の交流成分は、抵抗器356を経て出力へ流れ、印加された制御電圧によって定められた電流分割に基づいて信号利得又は減衰を与える。これは、次の数2で表される。
【数2】
但し、Avは、システムの交流電圧利得であり、
Routは、増幅器328のフィードバック抵抗器356であり、
Rinは、増幅器312の入力抵抗器358である。
図3の他の入力信号PBIAS及びVCBIASは、正しい回路動作に必要なバイアス電圧である。
【0015】
図4は、差の制御電圧CTN、CTPを図3のVCAに与えるための制御回路のブロック図である。信号CTN、CTPの方向及び大きさは、受信及び送信検出信号RX及びTXの状態により決定される。判断回路によって与えられるこれらの入力は、スピーカホーンにおける受信又は送信スピーチの存在を指示する。制御ノードCTに接続されたキャパシタ412は、信号RX又はTXに各々応答して電流ミラー410又は418により交互に充電又は放電される。RXもTXもアクティブでない場合には、キャパシタ412が抵抗器436により中心電圧VBに復帰される。差動増幅器414は、CTの電圧をバッファし、出力信号CTN及びCTPを発生する。基準電流セル420、演算増幅器422及びトランジスタ424を経てフィードバックが与えられ、TX入力に応答してCTに発生された負の電圧が調整される。基準電流セル430、演算増幅器432及びトランジスタ434を経て第2のフィードバック路が形成され、RX入力に応答してCTに発生された正の電圧が調整される。これらのフィードバック回路は、CTの電圧を、負の電圧に対する抵抗器440及び442の比、正の電圧に対する等価抵抗、及び差動増幅器414の利得によって定められた所定のレベルに調整する。この調整機構の動作を明確に理解するために、送信フィードバック路の動作について考える。判断回路により有効な送信信号が検出されると、入力信号TXはアクティブにセットされ、RXはインアクティブにセットされる。電流ミラー416の基準脚に電流が送られて、電流ミラー418から出力電流が発生されると共に、キャパシタ412が放電されて、点CTの電圧が低下される。差動増幅器414は、CTの電圧を追跡し、電圧CTPが減少する一方、CTNが増加するようにする。これらの信号は、トランジスタ428及び426のベース端子に各々接続され、428の電流を減少する一方、426の電流を増加する。抵抗器440及び442間に発生した差の電圧は、演算増幅器422の入力に加えられる。増幅器422の高い利得により、出力電圧はその最大の正の値に保持されたままとなり、PNPトランジスタ424をオフに保持しそしてキャパシタ412を放電させるが、これは、増幅器422の正の入力電圧がその負の入力電圧より低下するまでである。この点において、増幅器422の出力電圧が下がり、トランジスタ242がオンとなって、キャパシタ412のそれ以上の放電を防止すると共に、CTの電圧を固定し、これは、次の数3で表すようになる。
【数3】
vct=−〔Adm*vt*ln(N1)〕
但し、vctは、VBに対するCTの電圧であり、
Admは、差動増幅器414の利得であり、
vtは、スレッシュホールド電圧kt/qであり、
N1は、図4の抵抗器440、442の比である。
【0016】
受信調整機構の動作は、送信機構と逆である。判断回路により有効な受信信号が検出されると、入力信号RXがアクティブにセットされ、TXがインアクティブとなる。電流ミラー410の基準脚に電流が加えられ、電流ミラー410から出力電流が発生されると共に、キャパシタ412が充電され、これにより、点CTの電圧が上昇する。素子430、432及び434は、CTに発生される正の電圧の大きさをセットするための第2のフィードバック路を形成し、これは、次の数4で表される。
【数4】
vct=Adm*vt*in(Z2)
但し、vctは、VBに対するCTの電圧であり、
Admは、差動増幅器414の利得であり、
vtは、スレッシュホールド電圧kt/qであり、
N2は、図7の抵抗器R1、R2の比である。
【0017】
RX及びTX信号の発生は、図5から明らかであり、この図は、A及びB入力と、TN及びRN入力(これらは上にバー記号の付いたT及びRを表す)とを示しており、これらは、図1に与えられた回路の−NR素子によって形成される。これらは論理ブロック510への入力信号を発生し、この論理ブロックは、図4の制御回路である制御回路512へRX及びTX信号入力を発生する。
【0018】
図4のノードCTに接続された電流スイッチ回路444が図8に詳細に示されている。入力信号NBIASは、正しい回路動作に必要なバイアス電圧である。図6は、送信基準電流セル420の回路レベル図である。図6から判断できるように、抵抗器440と442との比は、2K:40Kであり、即ちNが20である。受信電流セルにも同様の比が用いられる。
【0019】
当業者に明らかなように、本発明は、その精神及び本質的な特徴から逸脱せずに他の特定の形態でも実施することができる。従って、本発明の好ましい実施例の開示は、単なる説明に過ぎず、本発明の範囲をこれに限定するものではない。本発明は、特許請求の範囲のみによって限定される。
【図面の簡単な説明】
【図1】電圧制御減衰器を用いたスピーカホーンの4点感知回路を示すブロック図である。
【図2】公知の電圧制御減衰器を示す図である。
【図3】本発明による電圧制御減衰器の好ましい実施例の回路図である。
【図4】図3のVCAの制御信号を発生する制御回路のブロック図である。
【図5】図4の回路に送られる受信及び送信検出信号を発生するための論理回路のブロック図である。
【図6】図4の送信電流設定回路の回路図である。
【図7】図4の受信電流設定回路の詳細な回路図である。
【図8】図4の電流スイッチ回路の回路図である。
【符号の説明】
10 マイクロホン
12 マイクロホン増幅器
14 電圧制御減衰器
16 第2の増幅器
18 送信回路
20 フィルタ増幅器
22 電圧制御減衰器
24 スピーカ増幅器
26 スピーカ
28 制御回路
30、36、46、48 比較器
32、34、38、40 ピーク検出器
42、44 ノイズ検出回路
Claims (11)
- エミッタが一緒に接続された第1及び第2のNPNトランジスタ(316、318)と、
上記第1及び第2のNPNトランジスタの上記エミッタに接続された第1の電流ソースと、
コレクタが上記第1のNPNトランジスタ(316)のコレクタに接続された第1のPNPトランジスタ(340)と、
コレクタ及びベースが上記第1のPNPトランジスタのエミッタに接続されそしてエミッタが第1の電圧ソースに接続された第2のPNPトランジスタ(320)と、
コレクタが上記第2のNPNトランジスタ(318)のコレクタに接続された第3のPNPトランジスタ(348)と、
コレクタ及びベースが上記第3のPNPトランジスタ(348)のエミッタに接続されそしてエミッタが第1の電圧ソースに接続された第4のPNPトランジスタ(322)と、
上記第1のNPNトランジスタ(316)のコレクタに接続された、上記第1のNPNトランジスタに音声信号のアナログ表示を与えるための減衰器の入力(310)と、
上記第2のNPNトランジスタ(318)のコレクタに接続された減衰器の出力(326)と、
第1の脚(334、R4)と第2の脚とを有する第1の電流ミラーであって、上記第1の脚が上記第1のPNPトランジスタのベースに接続され、第2の脚が上記第1及び第2のPNPトランジスタ(340、320)で構成されるような第1の電流ミラー(330)と、
第1の脚(QP、R2)と第2の脚とを有する第2の電流ミラーであって、上記第1の脚が上記第3のPNPトランジスタのベースに接続され、第2の脚が上記第3及び第4のPNPトランジスタ(348、322)で構成されるような第2の電流ミラー(332)と、
上記第1及び第2の電流ミラーの上記第1の脚に各々接続された第3及び第4のNPNトランジスタ(338、346)のベースに接続された第1及び第2の制御入力(CTN、CTP)と、
入力が上記減衰器の上記入力に接続されそして出力が上記第1電流ソースにおける第5のNPNトランジスタ(314)のベースに接続され、上記第1のNPNトランジスタ(316)のコレクタと上記第1の電流ソースとの間にフィードバック接続を与える入力増幅器(312)と、
ベースが固定バイアス電圧に接続されそしてコレクタが上記第3及び第4のNPNトランジスタのエミッタに接続された第6のNPNトランジスタ(354)を有する第2の電流ソースとを具備したことを特徴とするスピーカホーン用の電圧制御式減衰器。 - 上記第2のPNPトランジスタのエミッタに接続された端子と、第1の電圧源に接続された第2の端子とを有する第1の抵抗器(R3)と、
上記第4のPNPトランジスタのエミッタに接続された端子と、第1の電圧源に接続された第2の端子とを有する第2の抵抗器(R15)とを更に具備することを特徴とする請求項1に記載の電圧制御式減衰器。 - 上記第1の制御入力は上記第1のNPNトランジスタのベースにも接続され、そして上記第2の制御入力は上記第2のNPNトランジスタのベースに接続される請求項1に記載の電圧制御式減衰器。
- 上記第1及び第2の制御入力は、差の制御電圧入力である請求項3に記載の電圧制御式減衰器。
- 上記入力増幅器の上記入力に接続された第1端子と、信号入力として使用できる第2端子とを有する抵抗器(358)とを更に備えた請求項1に記載の電圧制御式減衰器。
- 入力が上記減衰器の上記出力に接続された出力増幅器(328)と、
上記出力増幅器の上記入力に接続された第1端子と、上記出力増幅器の出力に接続された第2端子とを有する抵抗器(356)とを更に備えた請求項5に記載の電圧制御式減衰器。 - スピーカホーン回路の受信及び送信検出信号に応答して受信及び送信電圧制御式減衰器のための差の利得制御信号を発生する制御回路において、
上記受信検出信号に応答して電流を供給するソース手段であって、その出力が制御ノードに接続されているようなソース手段(410)と、
上記送信検出信号に応答して電流を流出させるシンク手段であって、その出力が制御ノードに接続されているようなシンク手段(418)と、
上記制御ノードに接続されたキャパシタ(412)と、
第1入力が上記制御ノードに接続され、第2入力が基準電圧に接続されそして出力が上記差の利得制御信号を発生するような差動増幅器(414)と、
上記差の利得制御信号に接続された入力と上記制御ノードに接続された出力とを有する、上記受信電圧制御式減衰器における電流比を調整するための受信電圧調整手段(430、432、434)と、
上記差の利得制御信号に接続された入力と上記制御ノードに接続された出力とを有する、上記送信電圧制御式減衰器における電流比を調整するための送信電圧調整手段(420、422、424)とを具備することを特徴とする制御回路。 - 上記制御ノードに接続された第1の端子と、上記基準電圧に接続された第2端子とを有する抵抗器(436)を更に備えた請求項7に記載の制御回路。
- 上記受信電圧調整手段は、
第1及び第2のエミッタ接続されたトランジスタであって、そのベースが上記差動増幅器の出力に接続され、値Rの抵抗器がこの第1のエミッタ接続されたトランジスタのコレクタに接続され、そして値NRの抵抗器がこの第2のエミッタ接続されたトランジスタのコレクタに接続されているような第1及び第2のエミッタ接続トランジスタ(426、428)と、
第1及び第2の入力が上記第1及び第2のエミッタ接続トランジスタの上記コレクタに各々接続された第1の演算増幅器(422)と、
ベースが上記第1演算増幅器の出力に接続されそしてコレクタが上記制御ノードに接続された第3のトランジスタ(424)とを備えた請求項7に記載の制御回路。 - 上記送信電圧調整手段は、
第4及び第5のエミッタ接続されたトランジスタであって、そのベースが上記差動増幅器の出力に接続され、値Rの抵抗器がこの第4のエミッタ接続されたトランジスタのコレクタに接続され、そして値NRの抵抗器がこの第5のエミッタ接続されたトランジスタのコレクタに接続されているような第4及び第5のエミッタ接続トランジスタ(426、428)と、
第1及び第2の入力が上記第4及び第5のエミッタ接続トランジスタの上記コレクタに各々接続された第2の演算増幅器(422)と、
ベースが上記第2演算増幅器の出力に接続されそしてコレクタが上記制御ノードに接続された第6のトランジスタ(424)とを備えた請求項9に記載の制御回路。 - 上記第1、第2、第4及び第5のエミッタ接続トランジスタ並びに上記第3のトランジスタは、NPNバイポーラトランジスタでありそして上記第6のトランジスタは、PNPバイポーラトランジスタである請求項10に記載の制御回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/078716 | 1993-06-17 | ||
US08/078,716 US5319704A (en) | 1993-06-17 | 1993-06-17 | Control circuit for voltage controlled attenuator for speakerphones |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0738637A JPH0738637A (ja) | 1995-02-07 |
JP3664751B2 true JP3664751B2 (ja) | 2005-06-29 |
Family
ID=22145802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13399594A Expired - Fee Related JP3664751B2 (ja) | 1993-06-17 | 1994-06-16 | スピーカホーン用の電圧制御式減衰器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5319704A (ja) |
EP (1) | EP0630105A3 (ja) |
JP (1) | JP3664751B2 (ja) |
KR (2) | KR100327173B1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338934A (ja) * | 1993-05-25 | 1994-12-06 | Exar Corp | 事象駆動型制御回路を有するスピーカーホーン |
US5592547A (en) * | 1993-11-24 | 1997-01-07 | Intel Corporation | Processing audio signals using a discrete state machine |
US5579389A (en) * | 1993-11-24 | 1996-11-26 | Intel Corporation | Histogram-based processing of audio signals |
US5631967A (en) * | 1993-11-24 | 1997-05-20 | Intel Corporation | Processing audio signals using a state variable |
US5566238A (en) * | 1993-11-24 | 1996-10-15 | Intel Corporation | Distributed processing of audio signals |
JPH07297900A (ja) * | 1994-04-26 | 1995-11-10 | Mitsubishi Electric Corp | 騒音対策通話機 |
US5649008A (en) * | 1994-08-02 | 1997-07-15 | Motorola, Inc. | Circuit and method of reducing sidetone in a receive signal path |
US5586146A (en) * | 1995-01-30 | 1996-12-17 | Motorola, Inc. | Programmable voltage controlled attenuator |
NO302388B1 (no) * | 1995-07-13 | 1998-02-23 | Sigurd Sigbjoernsen | Fremgangsmåte og anordning for å beskytte programvare mot bruk uten tillatelse |
US5857019A (en) * | 1996-06-11 | 1999-01-05 | Siemens Business Communication Systems, Inc. | Apparatus and method for providing a telephone user with control of the threshold volume at which the user's voice will take control of a half-duplex speakerphone conversation |
US6055489A (en) * | 1997-04-15 | 2000-04-25 | Intel Corporation | Temperature measurement and compensation scheme |
US5986496A (en) * | 1997-05-29 | 1999-11-16 | Honeywell Inc. | Integrated circuit having programmable bias circuits |
US5936470A (en) * | 1997-12-10 | 1999-08-10 | Delco Electronics Corporation | Audio amplifier having linear gain control |
US6452445B1 (en) | 2000-06-15 | 2002-09-17 | Motorola, Inc. | Voltage controlled variable gain element |
JP3880345B2 (ja) * | 2001-08-27 | 2007-02-14 | キヤノン株式会社 | 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム |
CN101777878B (zh) * | 2009-12-29 | 2012-10-03 | 北京衡天北斗科技有限公司 | 用于输出宽频带大电流的功率放大器 |
US10658997B2 (en) * | 2018-08-24 | 2020-05-19 | Rgb Systems, Inc. | Energy efficient clip limiting voltage controlled amplifier |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6038048B2 (ja) * | 1978-07-19 | 1985-08-29 | 株式会社日立製作所 | 誤差増幅回路 |
JPS5646313A (en) * | 1979-09-21 | 1981-04-27 | Toshiba Corp | Variable gain amplifier |
JPS57125509A (en) * | 1981-01-28 | 1982-08-04 | Toshiba Corp | Signal level control circuit |
FR2518854B1 (fr) * | 1981-12-18 | 1986-08-08 | Thomson Csf Mat Tel | Poste telephonique a amplificateurs de parole |
US4490582A (en) * | 1983-02-18 | 1984-12-25 | At&T Information Systems Inc. | Speakerphone control circuit |
JPS6251813U (ja) * | 1985-09-19 | 1987-03-31 | ||
US4720856A (en) * | 1986-09-02 | 1988-01-19 | Motorola, Inc. | Control circuit having a direct current control loop for controlling the gain of an attenuator |
US4724540A (en) * | 1986-09-02 | 1988-02-09 | Motorola, Inc. | Speakerphone with fast idle mode |
KR910003391B1 (ko) * | 1988-06-30 | 1991-05-28 | 삼성전자 주식회사 | 반이중 음성 송수신회로 |
FR2641150B1 (ja) * | 1988-12-28 | 1991-04-19 | Sgs Thomson Microelectronics | |
US4944002A (en) * | 1989-05-08 | 1990-07-24 | Motorola, Inc. | Current switch for use in telephony systems or the like |
US5079517A (en) * | 1991-02-04 | 1992-01-07 | Motorola, Inc. | Circuit for DC control of a compressor |
US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
-
1993
- 1993-06-17 US US08/078,716 patent/US5319704A/en not_active Expired - Lifetime
- 1993-10-14 US US08/137,237 patent/US5387877A/en not_active Expired - Lifetime
-
1994
- 1994-06-14 EP EP94304274A patent/EP0630105A3/en not_active Withdrawn
- 1994-06-16 JP JP13399594A patent/JP3664751B2/ja not_active Expired - Fee Related
- 1994-06-17 KR KR1019940013672A patent/KR100327173B1/ko not_active IP Right Cessation
-
2001
- 2001-06-27 KR KR1020010036942A patent/KR100332504B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5387877A (en) | 1995-02-07 |
EP0630105A3 (en) | 1995-05-17 |
KR100332504B1 (ko) | 2002-04-13 |
EP0630105A2 (en) | 1994-12-21 |
KR950002524A (ko) | 1995-01-04 |
JPH0738637A (ja) | 1995-02-07 |
US5319704A (en) | 1994-06-07 |
KR100327173B1 (ko) | 2002-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3664751B2 (ja) | スピーカホーン用の電圧制御式減衰器 | |
JP2503837B2 (ja) | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 | |
US7282994B2 (en) | Active load with adjustable common-mode level | |
US6674328B2 (en) | Amplifier circuit | |
TW200822534A (en) | Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit and method thereof | |
KR20010082344A (ko) | 레벨 시프트 회로 | |
JP3004301B2 (ja) | ハンドフリー交互動作電話機用制御装置 | |
JPH11102228A (ja) | 安定化電源回路 | |
JP3391087B2 (ja) | 平衡増幅器の共通モード電圧調整装置 | |
US6710605B2 (en) | Method and apparatus for detecting valid signal information | |
JPS63136807A (ja) | 増幅回路 | |
US20030034841A1 (en) | Variable gain amplifier | |
US4718083A (en) | Differential receive booster amplifier for telephone instruments | |
US5271059A (en) | Method and configuration for forming a line termination of a telephone line | |
EP0473370A1 (en) | Gain control circuit | |
TW201644188A (zh) | 具單端輸入之平衡差動轉阻抗放大器及平衡方法 | |
US5321746A (en) | Adjustable gain range current mirror | |
KR19990008357A (ko) | 대수 전달함수를 포함하는 회로 장치 | |
JPS63198407A (ja) | オフセツト調整回路 | |
JPS62161204A (ja) | 増幅装置 | |
JPH0440108A (ja) | オフセットキャンセル回路 | |
JPH0878980A (ja) | ゲイン可変増幅回路 | |
CN117478086A (zh) | 可变增益放大器及通信设备 | |
JP2659357B2 (ja) | ハンドフリー型電話機 | |
JPH02270412A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040802 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041102 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |