JPH0738637A - スピーカホーン用の電圧制御式減衰器 - Google Patents
スピーカホーン用の電圧制御式減衰器Info
- Publication number
- JPH0738637A JPH0738637A JP6133995A JP13399594A JPH0738637A JP H0738637 A JPH0738637 A JP H0738637A JP 6133995 A JP6133995 A JP 6133995A JP 13399594 A JP13399594 A JP 13399594A JP H0738637 A JPH0738637 A JP H0738637A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- emitter
- npn
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/08—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 電流分割を行うのにＮＰＮトランジスタを専
用に使用することにより直流のフィードスルーを減少す
る電圧制御式減衰器を提供する。 【構成】 電流操向素子としてＮＰＮトランジスタを使
用することによって制御電圧のフィードスルーを減少す
る集積回路電圧制御式減衰器について開示する。一対の
エミッタ接続されたＮＰＮトランジスタが設けられ、共
通の電流ソースに接続される。これらトランジスタのコ
レクタ電流は、２つの高精度ＰＮＰ電流ミラーの入力電
流を形成する。ミラーからの出力は、第２対のエミッタ
接続ＮＰＮトランジスタに接続され、それらのエミッタ
には電流ソースが接続され、その値は、高精度ミラーの
出力電流の和に厳密に一致するようにフィードバックに
よって調整される。エミッタ接続のＮＰＮトランジスタ
の両組に１組の制御電圧が送られる。信号入力及び出力
電流は、高精度電流ソース出力脚から接続され、演算増
幅器を経て電圧形態で使用できる。演算増幅器は、入力
電圧−電流及び出力電流−電圧変換を各々行う。
用に使用することにより直流のフィードスルーを減少す
る電圧制御式減衰器を提供する。 【構成】 電流操向素子としてＮＰＮトランジスタを使
用することによって制御電圧のフィードスルーを減少す
る集積回路電圧制御式減衰器について開示する。一対の
エミッタ接続されたＮＰＮトランジスタが設けられ、共
通の電流ソースに接続される。これらトランジスタのコ
レクタ電流は、２つの高精度ＰＮＰ電流ミラーの入力電
流を形成する。ミラーからの出力は、第２対のエミッタ
接続ＮＰＮトランジスタに接続され、それらのエミッタ
には電流ソースが接続され、その値は、高精度ミラーの
出力電流の和に厳密に一致するようにフィードバックに
よって調整される。エミッタ接続のＮＰＮトランジスタ
の両組に１組の制御電圧が送られる。信号入力及び出力
電流は、高精度電流ソース出力脚から接続され、演算増
幅器を経て電圧形態で使用できる。演算増幅器は、入力
電圧−電流及び出力電流−電圧変換を各々行う。
Description
【０００１】
【産業上の利用分野】本発明は、電圧制御式減衰回路
と、このような減衰器に対して正確な利得設定を与える
手段とに係る。より詳細には、本発明は、集積回路スピ
ーカホーン（マイク付きスピーカ）システムに使用する
減衰回路に係る。
と、このような減衰器に対して正確な利得設定を与える
手段とに係る。より詳細には、本発明は、集積回路スピ
ーカホーン（マイク付きスピーカ）システムに使用する
減衰回路に係る。
【０００２】
【従来の技術】電圧制御式減衰器は、種々様々なシステ
ムにおいて、そのようなシステムに通される信号の振幅
を制御信号の大きさに基づいて調整するのに利用でき
る。例えば、スピーカホーン回路では、半二重通信を行
うために送信チャンネル及び受信チャンネルの両方に減
衰器が含まれている。送信及び受信減衰器は、典型的
に、相補的な仕方で、即ち一方が最大利得である間に他
方が最大減衰となりそしてその逆にもなるように動作さ
れる。各減衰器の設定は、レベルの差が同じになるよう
に調整される。この技術を用いると、２つのチャンネル
間に一定のロスが挿入され、スピーカとマイクロホンと
の間の信号結合や、ハイブリッド回路を通る側音により
生じることのある不安定さを防止する。このような構成
に使用される減衰器の１つの要件は、スピーカホーンシ
ステムの一貫した性能を確保するための正確な利得設定
にある。各減衰器の利得レベルが大きく変動すると、２
つのチャンネル間の挿入ロスが予測できないものとな
り、システムの安定性を維持する上で困難を呈する。
ムにおいて、そのようなシステムに通される信号の振幅
を制御信号の大きさに基づいて調整するのに利用でき
る。例えば、スピーカホーン回路では、半二重通信を行
うために送信チャンネル及び受信チャンネルの両方に減
衰器が含まれている。送信及び受信減衰器は、典型的
に、相補的な仕方で、即ち一方が最大利得である間に他
方が最大減衰となりそしてその逆にもなるように動作さ
れる。各減衰器の設定は、レベルの差が同じになるよう
に調整される。この技術を用いると、２つのチャンネル
間に一定のロスが挿入され、スピーカとマイクロホンと
の間の信号結合や、ハイブリッド回路を通る側音により
生じることのある不安定さを防止する。このような構成
に使用される減衰器の１つの要件は、スピーカホーンシ
ステムの一貫した性能を確保するための正確な利得設定
にある。各減衰器の利得レベルが大きく変動すると、２
つのチャンネル間の挿入ロスが予測できないものとな
り、システムの安定性を維持する上で困難を呈する。
【０００３】典型的なスピーカホーンにおいては、チャ
ンネルの利得設定が、そのチャンネル内のスピーチの検
出に基づいている。遠方端の通話者が話をする場合は、
受信信号が送信信号より大きく、送信減衰器は最大ロス
にセットされるが、受信減衰器は最大利得にセットされ
る。鏡像端の通話者が話をする場合には、逆のことがい
える。両チャンネルにおける信号の振幅を監視すること
により、どのチャンネルがアクティブであるかを決定し
そしてそれに応じて利得を調整する制御回路を開発する
ことができる。スピーカホーンに使用される減衰器の更
に別の要件は、音声路への制御信号のフィードスルー
（突抜け）を最小にする必要性である。フィードスルー
は、スピーチチャンネルに可聴の「擬音(thump) 」を発
生し、これは一方のチャンネルから他方のチャンネルへ
切り換えるときに生じる。このフィードスルーは、充分
な大きさであると、偽のスピーチ信号として検出される
ために切り換えエラーを生じる。フィードスルーの主た
る原因は、減衰器内の利得に従属するオフセットであ
る。
ンネルの利得設定が、そのチャンネル内のスピーチの検
出に基づいている。遠方端の通話者が話をする場合は、
受信信号が送信信号より大きく、送信減衰器は最大ロス
にセットされるが、受信減衰器は最大利得にセットされ
る。鏡像端の通話者が話をする場合には、逆のことがい
える。両チャンネルにおける信号の振幅を監視すること
により、どのチャンネルがアクティブであるかを決定し
そしてそれに応じて利得を調整する制御回路を開発する
ことができる。スピーカホーンに使用される減衰器の更
に別の要件は、音声路への制御信号のフィードスルー
（突抜け）を最小にする必要性である。フィードスルー
は、スピーチチャンネルに可聴の「擬音(thump) 」を発
生し、これは一方のチャンネルから他方のチャンネルへ
切り換えるときに生じる。このフィードスルーは、充分
な大きさであると、偽のスピーチ信号として検出される
ために切り換えエラーを生じる。フィードスルーの主た
る原因は、減衰器内の利得に従属するオフセットであ
る。
【０００４】図２は、公知の電圧制御式減衰器の例を示
している。入力電圧は、点２１０に与えられ、抵抗器Ｒ
２を経て第１の増幅器２１２へ送られる。増幅器２１２
は、電流ソース２２２から電流を受け取るエミッタ接続
トランジスタ２１８、２２０及び２１４、２１６から電
流を引き出すように動作する。その出力は、第２の増幅
器２２４を経て電圧出力２２６に送られる。ＶＣと示さ
れた制御電圧がトランジスタ２１４及びトランジスタ２
２０に印加される。この制御電圧ＶＣは、一方はＮＰＮ
でありそして他方はＰＮＰである２つのトランジスタに
互いに逆の仕方で作用する。増加する制御電圧に応答し
て、トランジスタ２１４の電流は増加するが、トランジ
スタ２２０の電流は減少する。従って、増幅器区分の２
つの脚に流れる電流は制御電圧に比例して分割される。
この変化する電流に基づいて、点２１０における入力と
点２２６における出力との間の電圧増幅度が変化し、減
衰器の利得は、電流ソース２２２からの電流の分割に正
比例する。
している。入力電圧は、点２１０に与えられ、抵抗器Ｒ
２を経て第１の増幅器２１２へ送られる。増幅器２１２
は、電流ソース２２２から電流を受け取るエミッタ接続
トランジスタ２１８、２２０及び２１４、２１６から電
流を引き出すように動作する。その出力は、第２の増幅
器２２４を経て電圧出力２２６に送られる。ＶＣと示さ
れた制御電圧がトランジスタ２１４及びトランジスタ２
２０に印加される。この制御電圧ＶＣは、一方はＮＰＮ
でありそして他方はＰＮＰである２つのトランジスタに
互いに逆の仕方で作用する。増加する制御電圧に応答し
て、トランジスタ２１４の電流は増加するが、トランジ
スタ２２０の電流は減少する。従って、増幅器区分の２
つの脚に流れる電流は制御電圧に比例して分割される。
この変化する電流に基づいて、点２１０における入力と
点２２６における出力との間の電圧増幅度が変化し、減
衰器の利得は、電流ソース２２２からの電流の分割に正
比例する。
【０００５】
【発明が解決しようとする課題】図２に示すような回路
に伴う１つの問題は、典型的なバイポーラ集積回路に使
用したときに、ＮＰＮトランジスタとＰＮＰトランジス
タの特性の相違によって入力から出力への直流フィード
スルーが生じ、これが、制御電圧によりセットされた増
幅レベルに基づいて変化することである。ＮＰＮ及びＰ
ＮＰの両トランジスタを電流分割コアで使用することに
よりこの直流フィードスルー作用を除去するような電圧
制御式減衰器をもつことが要望される。
に伴う１つの問題は、典型的なバイポーラ集積回路に使
用したときに、ＮＰＮトランジスタとＰＮＰトランジス
タの特性の相違によって入力から出力への直流フィード
スルーが生じ、これが、制御電圧によりセットされた増
幅レベルに基づいて変化することである。ＮＰＮ及びＰ
ＮＰの両トランジスタを電流分割コアで使用することに
よりこの直流フィードスルー作用を除去するような電圧
制御式減衰器をもつことが要望される。
【０００６】
【課題を解決するための手段】本発明は、電圧制御式減
衰器のコアで電流分割を実行するようにＮＰＮトランジ
スタを専用に使用することによって直流フィードスルー
を減少するような電圧制御式減衰器及び利得制御機構を
提供する。又、利得制御電圧発生器も開示するが、これ
は、プロセス変動に係わりなく、集積回路技術における
部品整合の精度を使用し、チップトリミングの外部部品
や複雑なフィードバック機構の必要なく正確な制御電圧
を発生する。電圧制御減衰器においては、一対のエミッ
タ接続されたＮＰＮトランジスタが設けられて、共通の
電流ソースに接続される。各ＮＰＮトランジスタにおけ
る電流の流れは、整合されたＰＮＰ電流ミラーにより、
これも又エミッタ接続された第２組の整合されたＮＰＮ
トランジスタに対して鏡像化される。好ましくは差であ
る共通の制御電圧がエミッタ接続のＮＰＮ対に接続され
る。フィードバック制御ループが、第２組のエミッタ接
続ＮＰＮトランジスタの電流を調整して、第２のＮＰＮ
対からの電流の和が第１対の電流の和に等しくなるよう
にする。信号入力及び出力は、第２のＮＰＮ対のコレク
タに接続される。電圧制御減衰器の構成は、ＰＮＰデバ
イスに流れる電流をＮＰＮデバイスで定め、電流分割コ
アにおいてＰＮＰ特性を独立したものにする。
衰器のコアで電流分割を実行するようにＮＰＮトランジ
スタを専用に使用することによって直流フィードスルー
を減少するような電圧制御式減衰器及び利得制御機構を
提供する。又、利得制御電圧発生器も開示するが、これ
は、プロセス変動に係わりなく、集積回路技術における
部品整合の精度を使用し、チップトリミングの外部部品
や複雑なフィードバック機構の必要なく正確な制御電圧
を発生する。電圧制御減衰器においては、一対のエミッ
タ接続されたＮＰＮトランジスタが設けられて、共通の
電流ソースに接続される。各ＮＰＮトランジスタにおけ
る電流の流れは、整合されたＰＮＰ電流ミラーにより、
これも又エミッタ接続された第２組の整合されたＮＰＮ
トランジスタに対して鏡像化される。好ましくは差であ
る共通の制御電圧がエミッタ接続のＮＰＮ対に接続され
る。フィードバック制御ループが、第２組のエミッタ接
続ＮＰＮトランジスタの電流を調整して、第２のＮＰＮ
対からの電流の和が第１対の電流の和に等しくなるよう
にする。信号入力及び出力は、第２のＮＰＮ対のコレク
タに接続される。電圧制御減衰器の構成は、ＰＮＰデバ
イスに流れる電流をＮＰＮデバイスで定め、電流分割コ
アにおいてＰＮＰ特性を独立したものにする。
【０００７】利得制御電圧発生器においては、２対のエ
ミッタ接続されたＮＰＮトランジスタが設けられ、その
各々が共通の電流ソースに接続されて、電圧制御式減衰
器のコアの電流に比例した電流を各対に与える。ＮＲ：
Ｒ及びＲ：ＮＲという値の比をもつ抵抗器が各ＮＰＮ対
のコレクタ回路に接続される。各抵抗器対から共通率の
制御キャパシタ及び差動増幅器へのフィードバックが与
えられ、各対の抵抗器間に現れる電圧差が、スピーカホ
ーンにおける受信又は送信信号の検出に応答してゼロに
セットされる。それにより得られる利得制御電圧がアク
ティブなＮＰＮ対の入力に発生され、これは、減衰器コ
アの制御入力に接続されたときに、制御電圧発生器のア
クティブな対における抵抗器の比に反比例する電圧利得
を発生する。この構成は、米国特許第４，７２０，８５
６号に開示されたような減衰器からの直流フィードバッ
クなしに、制御電圧を発生することができる。
ミッタ接続されたＮＰＮトランジスタが設けられ、その
各々が共通の電流ソースに接続されて、電圧制御式減衰
器のコアの電流に比例した電流を各対に与える。ＮＲ：
Ｒ及びＲ：ＮＲという値の比をもつ抵抗器が各ＮＰＮ対
のコレクタ回路に接続される。各抵抗器対から共通率の
制御キャパシタ及び差動増幅器へのフィードバックが与
えられ、各対の抵抗器間に現れる電圧差が、スピーカホ
ーンにおける受信又は送信信号の検出に応答してゼロに
セットされる。それにより得られる利得制御電圧がアク
ティブなＮＰＮ対の入力に発生され、これは、減衰器コ
アの制御入力に接続されたときに、制御電圧発生器のア
クティブな対における抵抗器の比に反比例する電圧利得
を発生する。この構成は、米国特許第４，７２０，８５
６号に開示されたような減衰器からの直流フィードバッ
クなしに、制御電圧を発生することができる。
【０００８】
【実施例】本発明の特徴及び効果を理解するために、添
付図面を参照し、本発明の実施例を詳細に説明する。図
１は、本発明によるスピーカホーン回路のブロック図で
ある。マイクロホン１０は、マイクロホン増幅器１２、
電圧制御式減衰器１４、第２の増幅器１６、及び電話線
に接続された送信回路１８を経て信号を供給する。受信
チャンネルは、送信回路１８から、フィルタ増幅器２
０、電圧制御式減衰器２２及びスピーカ増幅器２４を経
てスピーカ２６へ信号を供給する。制御回路２８は、送
信減衰器１４及び受信減衰器２２の利得を制御する。
付図面を参照し、本発明の実施例を詳細に説明する。図
１は、本発明によるスピーカホーン回路のブロック図で
ある。マイクロホン１０は、マイクロホン増幅器１２、
電圧制御式減衰器１４、第２の増幅器１６、及び電話線
に接続された送信回路１８を経て信号を供給する。受信
チャンネルは、送信回路１８から、フィルタ増幅器２
０、電圧制御式減衰器２２及びスピーカ増幅器２４を経
てスピーカ２６へ信号を供給する。制御回路２８は、送
信減衰器１４及び受信減衰器２２の利得を制御する。
【０００９】送信及び受信減衰器の利得は相補的にセッ
トされ、送信又は受信モード中に、一度に１つのチャン
ネルのみが高い値にセットされた利得をもつようにされ
る。２つのチャンネルの利得の和は一定に保たれる。い
ずれの当事者も話をしないときのアイドルモードにおい
ては、チャンネルの利得が等化される。
トされ、送信又は受信モード中に、一度に１つのチャン
ネルのみが高い値にセットされた利得をもつようにされ
る。２つのチャンネルの利得の和は一定に保たれる。い
ずれの当事者も話をしないときのアイドルモードにおい
ては、チャンネルの利得が等化される。
【００１０】制御回路は、４つの主要入力に基づいて動
作するが、他の副次的な信号も、動作の向上のためにシ
ステムに入力されてもよい。第１の入力は、Ａで示され
ている。この信号は、比較器３０から出力されるもので
あり、この比較器は、ピーク検出器３２及び３４を経て
その入力を受け取り、これらのピーク検出器は、送信チ
ャンネルの増幅器１６及び受信チャンネルの増幅器２０
からの信号に各々作用するものである。同様に、比較器
３６は、マイクロホン増幅器１２及びスピーカ増幅器２
４の出力に各々接続されたピーク検出器３８及び４０を
通して送られた信号の比較から信号Ｂを供給する。チャ
ンネルにスピーチが存在することを指示する他方の入力
は、バックグランドノイズ検出回路４２及び４４から送
られる。各チャンネルのノイズレベルを指示するこれら
の回路は、比較器４６及び４８において、ピーク検出器
３８及び３４からの信号と各々比較され、信号Ｔ及びＲ
を制御回路へ供給する。信号Ｔは、送信チャンネルにお
いて所定のスレッシュホールドだけノイズより大きな音
声信号の存在を指示し、一方、信号Ｒは、受信チャンネ
ルにおいて第２のスレッシュホールドだけノイズより大
きな音声の存在を指示する。
作するが、他の副次的な信号も、動作の向上のためにシ
ステムに入力されてもよい。第１の入力は、Ａで示され
ている。この信号は、比較器３０から出力されるもので
あり、この比較器は、ピーク検出器３２及び３４を経て
その入力を受け取り、これらのピーク検出器は、送信チ
ャンネルの増幅器１６及び受信チャンネルの増幅器２０
からの信号に各々作用するものである。同様に、比較器
３６は、マイクロホン増幅器１２及びスピーカ増幅器２
４の出力に各々接続されたピーク検出器３８及び４０を
通して送られた信号の比較から信号Ｂを供給する。チャ
ンネルにスピーチが存在することを指示する他方の入力
は、バックグランドノイズ検出回路４２及び４４から送
られる。各チャンネルのノイズレベルを指示するこれら
の回路は、比較器４６及び４８において、ピーク検出器
３８及び３４からの信号と各々比較され、信号Ｔ及びＲ
を制御回路へ供給する。信号Ｔは、送信チャンネルにお
いて所定のスレッシュホールドだけノイズより大きな音
声信号の存在を指示し、一方、信号Ｒは、受信チャンネ
ルにおいて第２のスレッシュホールドだけノイズより大
きな音声の存在を指示する。
【００１１】図３は、図１の電圧制御式減衰器１４又は
２２の好ましい実施例を示す図である。入力信号は、ノ
ード３１０を経、抵抗器３５８を経て、入力増幅器３１
２に送られる。この増幅器３１２は、トランジスタ３１
４に接続され、該トランジスタのコレクタは、トランジ
スタ３１６及び３１８のエミッタに結合されている。ト
ランジスタ３１６及び３１８のコレクタは、ＰＮＰトラ
ンジスタ３４０及び３４８のコレクタに各々接続され
る。このトランジスタ構成体への入力ノードは、点３２
４であり、そして出力ノードは、点３２６であり、出力
増幅器３２８を経て出力が送られる。
２２の好ましい実施例を示す図である。入力信号は、ノ
ード３１０を経、抵抗器３５８を経て、入力増幅器３１
２に送られる。この増幅器３１２は、トランジスタ３１
４に接続され、該トランジスタのコレクタは、トランジ
スタ３１６及び３１８のエミッタに結合されている。ト
ランジスタ３１６及び３１８のコレクタは、ＰＮＰトラ
ンジスタ３４０及び３４８のコレクタに各々接続され
る。このトランジスタ構成体への入力ノードは、点３２
４であり、そして出力ノードは、点３２６であり、出力
増幅器３２８を経て出力が送られる。
【００１２】ＰＮＰトランジスタ３４０及び３４８は、
電流ミラー構成体３３０及び３３２の一部分を各々形成
する。ＰＮＰトランジスタ３３４に流れるミラー３３０
の基準電流は、ＮＰＮトランジスタ３３６及び３３８か
らのものである。ＰＮＰトランジスタ３２０及び３４０
に流れるミラー出力電流は、ＮＰＮトランジスタ３１６
へ送られ、ＮＰＮトランジスタ３１４に流れる全電流の
一部分を形成する。同様に、ＰＮＰトランジスタ３４２
に流れる電流ミラー３３２の基準電流は、ＮＰＮトラン
ジスタ３４４及び３４６から送られる。ＰＮＰトランジ
スタ３２２及び３４８に流れるミラー出力電流は、ＮＰ
Ｎトランジスタ３１８へ送られ、ＮＰＮトランジスタ３
１４に流れる全電流の第２の部分を形成する。トランジ
スタ３３６及び３４４は、カスコード構成であって、Ｎ
ＰＮトランジスタ３３８及び３４６とＮＰＮトランジス
タ３１６及び３１８のコレクタ間の電圧差を最小にする
ことにより、増幅器３２８の出力への直流フィードスル
ーを減少する。増幅器３１２及び３２８への基準電圧Ｖ
Ｂは、これら増幅器３１２及び３２８をめぐるフィード
バック作用によりトランジスタ３１６及び３１８のコレ
クタの直流レベルを各々定める。ＰＮＰトランジスタ３
５２のバイアス電圧も、ＶＢにセットされ、従って、そ
のエミッタはＶＢよりも１ｖｂｅ高い。トランジスタ３
３６及び３４４は、それらのベースからエミッタ端子へ
１ｖｂｅだけ降下させ、トランジスタ３３８及び３４６
のコレクタを基準電圧レベルＶＢにセットする。ＰＮＰ
トランジスタ３５０は、この構成体のバイアス電流を与
える。
電流ミラー構成体３３０及び３３２の一部分を各々形成
する。ＰＮＰトランジスタ３３４に流れるミラー３３０
の基準電流は、ＮＰＮトランジスタ３３６及び３３８か
らのものである。ＰＮＰトランジスタ３２０及び３４０
に流れるミラー出力電流は、ＮＰＮトランジスタ３１６
へ送られ、ＮＰＮトランジスタ３１４に流れる全電流の
一部分を形成する。同様に、ＰＮＰトランジスタ３４２
に流れる電流ミラー３３２の基準電流は、ＮＰＮトラン
ジスタ３４４及び３４６から送られる。ＰＮＰトランジ
スタ３２２及び３４８に流れるミラー出力電流は、ＮＰ
Ｎトランジスタ３１８へ送られ、ＮＰＮトランジスタ３
１４に流れる全電流の第２の部分を形成する。トランジ
スタ３３６及び３４４は、カスコード構成であって、Ｎ
ＰＮトランジスタ３３８及び３４６とＮＰＮトランジス
タ３１６及び３１８のコレクタ間の電圧差を最小にする
ことにより、増幅器３２８の出力への直流フィードスル
ーを減少する。増幅器３１２及び３２８への基準電圧Ｖ
Ｂは、これら増幅器３１２及び３２８をめぐるフィード
バック作用によりトランジスタ３１６及び３１８のコレ
クタの直流レベルを各々定める。ＰＮＰトランジスタ３
５２のバイアス電圧も、ＶＢにセットされ、従って、そ
のエミッタはＶＢよりも１ｖｂｅ高い。トランジスタ３
３６及び３４４は、それらのベースからエミッタ端子へ
１ｖｂｅだけ降下させ、トランジスタ３３８及び３４６
のコレクタを基準電圧レベルＶＢにセットする。ＰＮＰ
トランジスタ３５０は、この構成体のバイアス電流を与
える。
【００１３】差の制御電圧ＣＴＮ、ＣＴＰは、正の側の
トランジスタ３１８及び３４６と、負の側のトランジス
タ３１６及び３３８とのベース間に印加される。動作中
に、制御信号は、トランジスタ３３８と３４６との間で
トランジスタ３５４によって与えられる直流基準電圧
を、制御信号の大きさによって定められた比で分割する
ように働く。これは、次の数１によって表される。
トランジスタ３１８及び３４６と、負の側のトランジス
タ３１６及び３３８とのベース間に印加される。動作中
に、制御信号は、トランジスタ３３８と３４６との間で
トランジスタ３５４によって与えられる直流基準電圧
を、制御信号の大きさによって定められた比で分割する
ように働く。これは、次の数１によって表される。
【数１】 但し、ｉ１は、３３８に流れる電流であり、ｉ２は、３
４６に流れる電流であり、Δｖｃｏｎは、差の制御電圧
であり、そしてｖｔは、スレッシュホールド電圧ｋｔ／
ｑである。
４６に流れる電流であり、Δｖｃｏｎは、差の制御電圧
であり、そしてｖｔは、スレッシュホールド電圧ｋｔ／
ｑである。
【００１４】トランジスタ３１６及び３１８には直流電
流分割の同じ比が生じ、それらのベース電圧はトランジ
スタ３３８及び３４６と各々共通である。トランジスタ
３１４の電流レベルは、ミラー３３０及び３３２により
セットされるトランジスタ３１６及び３１８の電流の和
に厳密に一致するように、増幅器３１２を通るフィード
バック動作により調整され、これにより、増幅器３２８
の出力のオフセット電圧を最小にする。３１０の入力信
号から増幅器３１２によって注入されるトランジスタ３
１４の交流電流は、トランジスタ３１６と３１８との間
の直流電流分割に近い比で分割される。トランジスタ３
１８の電流の交流成分は、抵抗器３５６を経て出力へ流
れ、印加された制御電圧によって定められた電流分割に
基づいて信号利得又は減衰を与える。これは、次の数２
で表される。
流分割の同じ比が生じ、それらのベース電圧はトランジ
スタ３３８及び３４６と各々共通である。トランジスタ
３１４の電流レベルは、ミラー３３０及び３３２により
セットされるトランジスタ３１６及び３１８の電流の和
に厳密に一致するように、増幅器３１２を通るフィード
バック動作により調整され、これにより、増幅器３２８
の出力のオフセット電圧を最小にする。３１０の入力信
号から増幅器３１２によって注入されるトランジスタ３
１４の交流電流は、トランジスタ３１６と３１８との間
の直流電流分割に近い比で分割される。トランジスタ３
１８の電流の交流成分は、抵抗器３５６を経て出力へ流
れ、印加された制御電圧によって定められた電流分割に
基づいて信号利得又は減衰を与える。これは、次の数２
で表される。
【数２】 但し、Ａｖは、システムの交流電圧利得であり、Ｒｏｕ
ｔは、増幅器３２８のフィードバック抵抗器３５６であ
り、Ｒｉｎは、増幅器３１２の入力抵抗器３５８であ
る。図３の他の入力信号ＰＢＩＡＳ及びＶＣＢＩＡＳ
は、正しい回路動作に必要なバイアス電圧である。
ｔは、増幅器３２８のフィードバック抵抗器３５６であ
り、Ｒｉｎは、増幅器３１２の入力抵抗器３５８であ
る。図３の他の入力信号ＰＢＩＡＳ及びＶＣＢＩＡＳ
は、正しい回路動作に必要なバイアス電圧である。
【００１５】図４は、差の制御電圧ＣＴＮ、ＣＴＰを図
３のＶＣＡに与えるための制御回路のブロック図であ
る。信号ＣＴＮ、ＣＴＰの方向及び大きさは、受信及び
送信検出信号ＲＸ及びＴＸの状態により決定される。判
断回路によって与えられるこれらの入力は、スピーカホ
ーンにおける受信又は送信スピーチの存在を指示する。
制御ノードＣＴに接続されたキャパシタ４１２は、信号
ＲＸ又はＴＸに各々応答して電流ミラー４１０又は４１
８により交互に充電又は放電される。ＲＸもＴＸもアク
ティブでない場合には、キャパシタ４１２が抵抗器４３
６により中心電圧ＶＢに復帰される。差動増幅器４１４
は、ＣＴの電圧をバッファし、出力信号ＣＴＮ及びＣＴ
Ｐを発生する。基準電流セル４２０、演算増幅器４２２
及びトランジスタ４２４を経てフィードバックが与えら
れ、ＴＸ入力に応答してＣＴに発生された負の電圧が調
整される。基準電流セル４３０、演算増幅器４３２及び
トランジスタ４３４を経て第２のフィードバック路が形
成され、ＲＸ入力に応答してＣＴに発生された正の電圧
が調整される。これらのフィードバック回路は、ＣＴの
電圧を、負の電圧に対する抵抗器４４０及び４４２の
比、正の電圧に対する等価抵抗、及び差動増幅器４１４
の利得によって定められた所定のレベルに調整する。こ
の調整機構の動作を明確に理解するために、送信フィー
ドバック路の動作について考える。判断回路により有効
な送信信号が検出されると、入力信号ＴＸはアクティブ
にセットされ、ＲＸはインアクティブにセットされる。
電流ミラー４１６の基準脚に電流が送られて、電流ミラ
ー４１８から出力電流が発生されると共に、キャパシタ
４１２が放電されて、点ＣＴの電圧が低下される。差動
増幅器４１４は、ＣＴの電圧を追跡し、電圧ＣＴＰが減
少する一方、ＣＴＮが増加するようにする。これらの信
号は、トランジスタ４２８及び４２６のベース端子に各
々接続され、４２８の電流を減少する一方、４２６の電
流を増加する。抵抗器４４０及び４４２間に発生した差
の電圧は、演算増幅器４２２の入力に加えられる。増幅
器４２２の高い利得により、出力電圧はその最大の正の
値に保持されたままとなり、ＰＮＰトランジスタ４２４
をオフに保持しそしてキャパシタ４１２を放電させる
が、これは、増幅器４２２の正の入力電圧がその負の入
力電圧より低下するまでである。この点において、増幅
器４２２の出力電圧が下がり、トランジスタ２４２がオ
ンとなって、キャパシタ４１２のそれ以上の放電を防止
すると共に、ＣＴの電圧を固定し、これは、次の数３で
表すようになる。
３のＶＣＡに与えるための制御回路のブロック図であ
る。信号ＣＴＮ、ＣＴＰの方向及び大きさは、受信及び
送信検出信号ＲＸ及びＴＸの状態により決定される。判
断回路によって与えられるこれらの入力は、スピーカホ
ーンにおける受信又は送信スピーチの存在を指示する。
制御ノードＣＴに接続されたキャパシタ４１２は、信号
ＲＸ又はＴＸに各々応答して電流ミラー４１０又は４１
８により交互に充電又は放電される。ＲＸもＴＸもアク
ティブでない場合には、キャパシタ４１２が抵抗器４３
６により中心電圧ＶＢに復帰される。差動増幅器４１４
は、ＣＴの電圧をバッファし、出力信号ＣＴＮ及びＣＴ
Ｐを発生する。基準電流セル４２０、演算増幅器４２２
及びトランジスタ４２４を経てフィードバックが与えら
れ、ＴＸ入力に応答してＣＴに発生された負の電圧が調
整される。基準電流セル４３０、演算増幅器４３２及び
トランジスタ４３４を経て第２のフィードバック路が形
成され、ＲＸ入力に応答してＣＴに発生された正の電圧
が調整される。これらのフィードバック回路は、ＣＴの
電圧を、負の電圧に対する抵抗器４４０及び４４２の
比、正の電圧に対する等価抵抗、及び差動増幅器４１４
の利得によって定められた所定のレベルに調整する。こ
の調整機構の動作を明確に理解するために、送信フィー
ドバック路の動作について考える。判断回路により有効
な送信信号が検出されると、入力信号ＴＸはアクティブ
にセットされ、ＲＸはインアクティブにセットされる。
電流ミラー４１６の基準脚に電流が送られて、電流ミラ
ー４１８から出力電流が発生されると共に、キャパシタ
４１２が放電されて、点ＣＴの電圧が低下される。差動
増幅器４１４は、ＣＴの電圧を追跡し、電圧ＣＴＰが減
少する一方、ＣＴＮが増加するようにする。これらの信
号は、トランジスタ４２８及び４２６のベース端子に各
々接続され、４２８の電流を減少する一方、４２６の電
流を増加する。抵抗器４４０及び４４２間に発生した差
の電圧は、演算増幅器４２２の入力に加えられる。増幅
器４２２の高い利得により、出力電圧はその最大の正の
値に保持されたままとなり、ＰＮＰトランジスタ４２４
をオフに保持しそしてキャパシタ４１２を放電させる
が、これは、増幅器４２２の正の入力電圧がその負の入
力電圧より低下するまでである。この点において、増幅
器４２２の出力電圧が下がり、トランジスタ２４２がオ
ンとなって、キャパシタ４１２のそれ以上の放電を防止
すると共に、ＣＴの電圧を固定し、これは、次の数３で
表すようになる。
【数３】ｖｃｔ＝−〔Ａｄｍ＊ｖｔ＊ｌｎ（Ｎ１）〕 但し、ｖｃｔは、ＶＢに対するＣＴの電圧であり、Ａｄ
ｍは、差動増幅器４１４の利得であり、ｖｔは、スレッ
シュホールド電圧ｋｔ／ｑであり、Ｎ１は、図４の抵抗
器４４０、４４２の比である。
ｍは、差動増幅器４１４の利得であり、ｖｔは、スレッ
シュホールド電圧ｋｔ／ｑであり、Ｎ１は、図４の抵抗
器４４０、４４２の比である。
【００１６】受信調整機構の動作は、送信機構と逆であ
る。判断回路により有効な受信信号が検出されると、入
力信号ＲＸがアクティブにセットされ、ＴＸがインアク
ティブとなる。電流ミラー４１０の基準脚に電流が加え
られ、電流ミラー４１０から出力電流が発生されると共
に、キャパシタ４１２が充電され、これにより、点ＣＴ
の電圧が上昇する。素子４３０、４３２及び４３４は、
ＣＴに発生される正の電圧の大きさをセットするための
第２のフィードバック路を形成し、これは、次の数４で
表される。
る。判断回路により有効な受信信号が検出されると、入
力信号ＲＸがアクティブにセットされ、ＴＸがインアク
ティブとなる。電流ミラー４１０の基準脚に電流が加え
られ、電流ミラー４１０から出力電流が発生されると共
に、キャパシタ４１２が充電され、これにより、点ＣＴ
の電圧が上昇する。素子４３０、４３２及び４３４は、
ＣＴに発生される正の電圧の大きさをセットするための
第２のフィードバック路を形成し、これは、次の数４で
表される。
【数４】ｖｃｔ＝Ａｄｍ＊ｖｔ＊ｉｎ（Ｚ２） 但し、ｖｃｔは、ＶＢに対するＣＴの電圧であり、Ａｄ
ｍは、差動増幅器４１４の利得であり、ｖｔは、スレッ
シュホールド電圧ｋｔ／ｑであり、Ｎ２は、図７の抵抗
器Ｒ１、Ｒ２の比である。
ｍは、差動増幅器４１４の利得であり、ｖｔは、スレッ
シュホールド電圧ｋｔ／ｑであり、Ｎ２は、図７の抵抗
器Ｒ１、Ｒ２の比である。
【００１７】ＲＸ及びＴＸ信号の発生は、図５から明ら
かであり、この図は、Ａ及びＢ入力と、ＴＮ及びＲＮ入
力（これらは上にバー記号の付いたＴ及びＲを表す）と
を示しており、これらは、図１に与えられた回路の−Ｎ
Ｒ素子によって形成される。これらは論理ブロック５１
０への入力信号を発生し、この論理ブロックは、図４の
制御回路である制御回路５１２へＲＸ及びＴＸ信号入力
を発生する。
かであり、この図は、Ａ及びＢ入力と、ＴＮ及びＲＮ入
力（これらは上にバー記号の付いたＴ及びＲを表す）と
を示しており、これらは、図１に与えられた回路の−Ｎ
Ｒ素子によって形成される。これらは論理ブロック５１
０への入力信号を発生し、この論理ブロックは、図４の
制御回路である制御回路５１２へＲＸ及びＴＸ信号入力
を発生する。
【００１８】図４のノードＣＴに接続された電流スイッ
チ回路４４４が図８に詳細に示されている。入力信号Ｎ
ＢＩＡＳは、正しい回路動作に必要なバイアス電圧であ
る。図６は、送信基準電流セル４２０の回路レベル図で
ある。図６から判断できるように、抵抗器４４０と４４
２との比は、２Ｋ：４０Ｋであり、即ちＮが２０であ
る。受信電流セルにも同様の比が用いられる。
チ回路４４４が図８に詳細に示されている。入力信号Ｎ
ＢＩＡＳは、正しい回路動作に必要なバイアス電圧であ
る。図６は、送信基準電流セル４２０の回路レベル図で
ある。図６から判断できるように、抵抗器４４０と４４
２との比は、２Ｋ：４０Ｋであり、即ちＮが２０であ
る。受信電流セルにも同様の比が用いられる。
【００１９】当業者に明らかなように、本発明は、その
精神及び本質的な特徴から逸脱せずに他の特定の形態で
も実施することができる。従って、本発明の好ましい実
施例の開示は、単なる説明に過ぎず、本発明の範囲をこ
れに限定するものではない。本発明は、特許請求の範囲
のみによって限定される。
精神及び本質的な特徴から逸脱せずに他の特定の形態で
も実施することができる。従って、本発明の好ましい実
施例の開示は、単なる説明に過ぎず、本発明の範囲をこ
れに限定するものではない。本発明は、特許請求の範囲
のみによって限定される。
【図面の簡単な説明】
【図１】電圧制御減衰器を用いたスピーカホーンの４点
感知回路を示すブロック図である。
感知回路を示すブロック図である。
【図２】公知の電圧制御減衰器を示す図である。
【図３】本発明による電圧制御減衰器の好ましい実施例
の回路図である。
の回路図である。
【図４】図３のＶＣＡの制御信号を発生する制御回路の
ブロック図である。
ブロック図である。
【図５】図４の回路に送られる受信及び送信検出信号を
発生するための論理回路のブロック図である。
発生するための論理回路のブロック図である。
【図６】図４の送信電流設定回路の回路図である。
【図７】図４の受信電流設定回路の詳細な回路図であ
る。
る。
【図８】図４の電流スイッチ回路の回路図である。
１０ マイクロホン １２ マイクロホン増幅器 １４ 電圧制御減衰器 １６ 第２の増幅器 １８ 送信回路 ２０ フィルタ増幅器 ２２ 電圧制御減衰器 ２４ スピーカ増幅器 ２６ スピーカ ２８ 制御回路 ３０、３６、４６、４８ 比較器 ３２、３４、３８、４０ ピーク検出器 ４２、４４ ノイズ検出回路
Claims (12)
- 【請求項１】 エミッタが一緒に接続された第１及び第
２のＮＰＮトランジスタと、 上記第１及び第２のＮＰＮトランジスタの上記エミッタ
に接続された電流ソースと、 コレクタが上記第１のＮＰＮトランジスタのコレクタに
接続された第１のＰＮＰトランジスタと、 コレクタ及びベースが上記第１のＰＮＰトランジスタの
エミッタに接続されそしてエミッタが第１の電圧ソース
に接続された第２のＰＮＰトランジスタと、 コレクタが上記第２のＮＰＮトランジスタのコレクタに
接続された第３のＰＮＰトランジスタと、 コレクタ及びベースが上記第３のＰＮＰトランジスタの
エミッタに接続されそしてエミッタが第１の電圧ソース
に接続された第４のＰＮＰトランジスタと、 上記第１のＮＰＮトランジスタのコレクタに接続された
減衰器の入力と、 上記第２のＮＰＮトランジスタのコレクタに接続された
減衰器の出力と、 第１の脚が上記第１のＰＮＰトランジスタのベースに接
続された第１の電流ミラーであって、上記第１及び第２
のＰＮＰトランジスタがこの第１の電流ミラーの第２の
脚であるような第１の電流ミラーと、 第１の脚が上記第３のＰＮＰトランジスタのベースに接
続された第２の電流ミラーであって、上記第３及び第４
のＰＮＰトランジスタがこの第２の電流ミラーの第２の
脚であるような第２の電流ミラーと、 上記第１及び第２の電流ミラーの上記第１の脚に各々接
続された第１及び第２の制御入力とを具備したことを特
徴とする電圧制御式減衰器。 - 【請求項２】 上記第２のＰＮＰトランジスタのエミッ
タに接続された端子と、第１の電圧源に接続された第２
の端子とを有する第１の抵抗器と、 上記第４のＰＮＰトランジスタのエミッタに接続された
端子と、第１の電圧源に接続された第２の端子とを有す
る第２の抵抗器とを更に具備することを特徴とする請求
項１に記載の電圧制御減衰器。 - 【請求項３】 上記第１の制御入力は上記第１のＮＰＮ
トランジスタのベースにも接続され、そして上記第２の
制御入力は上記第２のＮＰＮトランジスタのベースに接
続される請求項１に記載の電圧制御式減衰器。 - 【請求項４】 上記第１及び第２の制御入力は、差の制
御電圧入力である請求項３に記載の電圧制御式減衰器。 - 【請求項５】 上記第１及び第２の制御入力は、上記電
流ミラーの上記第１の脚に接続された第３及び第４のＮ
ＰＮトランジスタのベースに接続される請求項１に記載
の電圧制御式減衰器。 - 【請求項６】 上記第１制御入力は上記第３のＮＰＮト
ランジスタのベースにも接続され、そして上記第２の制
御入力は上記第４のＮＰＮトランジスタのベースにも接
続される請求項５に記載の電圧制御式減衰器。 - 【請求項７】 上記第１及び第２の制御入力は、差の制
御電圧入力である請求項６に記載の電圧制御式減衰器。 - 【請求項８】 入力が上記減衰器の上記入力に接続され
そして出力が上記第１電流ソースにおける第５のＮＰＮ
トランジスタのベースに接続された入力増幅器と、 ベースがバイアス電圧に接続されそしてコレクタが上記
第３及び第４のＮＰＮトランジスタのエミッタに接続さ
れた第６のＮＰＮトランジスタを有する第２の電流ソー
スと、 上記入力増幅器の上記入力に接続された第１端子と、信
号入力として使用できる第２端子とを有する抵抗器とを
更に備えた請求項７に記載の電圧制御式減衰器。 - 【請求項９】 入力が上記減衰器の上記出力に接続され
た出力増幅器と、 上記出力増幅器の上記入力に接続された第１端子と、上
記出力増幅器の出力に接続された第２端子とを有する抵
抗器とを更に備えた請求項８に記載の電圧制御式減衰
器。 - 【請求項１０】 スピーカホーン回路の受信及び送信検
出信号に応答して電圧制御式減衰器のための差の利得制
御信号を発生する制御回路において、 上記受信検出信号に応答して電流を供給するソース手段
であって、その出力が制御ノードに接続されているよう
なソース手段と、 上記送信検出信号に応答して電流を流出させるシンク手
段であって、その出力が制御ノードに接続されているよ
うなシンク手段と、 上記制御ノードに接続されたキャパシタと、 第１入力が上記制御ノードに接続され、第２入力が基準
電圧に接続されそして出力が上記差の利得制御信号を発
生するような差動増幅器と、 第１及び第２のエミッタ接続されたトランジスタであっ
て、そのベースが上記差動増幅器の出力に接続され、値
Ｒの抵抗器がこの第１のエミッタ接続されたトランジス
タのコレクタに接続され、そして値ＮＲの抵抗器がこの
第２のエミッタ接続されたトランジスタのコレクタに接
続されているような第１及び第２のエミッタ接続トラン
ジスタと、 第１及び第２の入力が上記第１及び第２のエミッタ接続
トランジスタの上記コレクタに各々接続された第１の演
算増幅器と、 ベースが上記第１演算増幅器の出力に接続されそしてコ
レクタが上記制御ノードに接続された第３のトランジス
タとを具備することを特徴とする制御回路。 - 【請求項１１】 上記制御ノードに接続された抵抗器を
更に備えた請求項１０に記載の制御回路。 - 【請求項１２】 上記第１、第２及び第３のトランジス
タは、ＮＰＮトランジスタであり、そして更に、 ベースが上記差動増幅器の出力に接続された第１及び第
２のＰＮＰトランジスタと、 第３及び第４のエミッタ接続されたＮＰＮトランジスタ
であって、そのベースが上記第１及び第２のＰＮＰトラ
ンジスタのエミッタに接続され、値ＮＲの抵抗器がこの
第３のエミッタ接続されたトランジスタのコレクタに接
続され、そして値Ｒの抵抗器がこの第４のエミッタ接続
されたトランジスタのコレクタに接続されているような
第３及び第４のエミッタ接続ＮＰＮトランジスタと、 第１及び第２の入力が上記第３及び第４のエミッタ接続
トランジスタの上記コレクタに各々接続された第２の演
算増幅器と、 ベースが上記第２演算増幅器の出力に接続されそしてコ
レクタが上記制御ノードに接続されたＰＮＰトランジス
タとを備えた請求項１０に記載の制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/078716 | 1993-06-17 | ||
| US08/078,716 US5319704A (en) | 1993-06-17 | 1993-06-17 | Control circuit for voltage controlled attenuator for speakerphones |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738637A true JPH0738637A (ja) | 1995-02-07 |
| JP3664751B2 JP3664751B2 (ja) | 2005-06-29 |
Family
ID=22145802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13399594A Expired - Fee Related JP3664751B2 (ja) | 1993-06-17 | 1994-06-16 | スピーカホーン用の電圧制御式減衰器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5319704A (ja) |
| EP (1) | EP0630105A3 (ja) |
| JP (1) | JP3664751B2 (ja) |
| KR (2) | KR100327173B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338934A (ja) * | 1993-05-25 | 1994-12-06 | Exar Corp | 事象駆動型制御回路を有するスピーカーホーン |
| US5592547A (en) * | 1993-11-24 | 1997-01-07 | Intel Corporation | Processing audio signals using a discrete state machine |
| US5579389A (en) * | 1993-11-24 | 1996-11-26 | Intel Corporation | Histogram-based processing of audio signals |
| US5631967A (en) * | 1993-11-24 | 1997-05-20 | Intel Corporation | Processing audio signals using a state variable |
| US5566238A (en) * | 1993-11-24 | 1996-10-15 | Intel Corporation | Distributed processing of audio signals |
| JPH07297900A (ja) * | 1994-04-26 | 1995-11-10 | Mitsubishi Electric Corp | 騒音対策通話機 |
| US5649008A (en) * | 1994-08-02 | 1997-07-15 | Motorola, Inc. | Circuit and method of reducing sidetone in a receive signal path |
| US5586146A (en) * | 1995-01-30 | 1996-12-17 | Motorola, Inc. | Programmable voltage controlled attenuator |
| NO302388B1 (no) * | 1995-07-13 | 1998-02-23 | Sigurd Sigbjoernsen | Fremgangsmåte og anordning for å beskytte programvare mot bruk uten tillatelse |
| US5857019A (en) * | 1996-06-11 | 1999-01-05 | Siemens Business Communication Systems, Inc. | Apparatus and method for providing a telephone user with control of the threshold volume at which the user's voice will take control of a half-duplex speakerphone conversation |
| US6055489A (en) * | 1997-04-15 | 2000-04-25 | Intel Corporation | Temperature measurement and compensation scheme |
| US5986496A (en) * | 1997-05-29 | 1999-11-16 | Honeywell Inc. | Integrated circuit having programmable bias circuits |
| US5936470A (en) * | 1997-12-10 | 1999-08-10 | Delco Electronics Corporation | Audio amplifier having linear gain control |
| US6452445B1 (en) | 2000-06-15 | 2002-09-17 | Motorola, Inc. | Voltage controlled variable gain element |
| JP3880345B2 (ja) * | 2001-08-27 | 2007-02-14 | キヤノン株式会社 | 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム |
| CN101777878B (zh) * | 2009-12-29 | 2012-10-03 | 北京衡天北斗科技有限公司 | 用于输出宽频带大电流的功率放大器 |
| US10658997B2 (en) * | 2018-08-24 | 2020-05-19 | Rgb Systems, Inc. | Energy efficient clip limiting voltage controlled amplifier |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038048B2 (ja) * | 1978-07-19 | 1985-08-29 | 株式会社日立製作所 | 誤差増幅回路 |
| JPS5646313A (en) * | 1979-09-21 | 1981-04-27 | Toshiba Corp | Variable gain amplifier |
| JPS57125509A (en) * | 1981-01-28 | 1982-08-04 | Toshiba Corp | Signal level control circuit |
| FR2518854B1 (fr) * | 1981-12-18 | 1986-08-08 | Thomson Csf Mat Tel | Poste telephonique a amplificateurs de parole |
| US4490582A (en) * | 1983-02-18 | 1984-12-25 | At&T Information Systems Inc. | Speakerphone control circuit |
| JPS6251813U (ja) * | 1985-09-19 | 1987-03-31 | ||
| US4720856A (en) * | 1986-09-02 | 1988-01-19 | Motorola, Inc. | Control circuit having a direct current control loop for controlling the gain of an attenuator |
| US4724540A (en) * | 1986-09-02 | 1988-02-09 | Motorola, Inc. | Speakerphone with fast idle mode |
| KR910003391B1 (ko) * | 1988-06-30 | 1991-05-28 | 삼성전자 주식회사 | 반이중 음성 송수신회로 |
| FR2641150B1 (ja) * | 1988-12-28 | 1991-04-19 | Sgs Thomson Microelectronics | |
| US4944002A (en) * | 1989-05-08 | 1990-07-24 | Motorola, Inc. | Current switch for use in telephony systems or the like |
| US5079517A (en) * | 1991-02-04 | 1992-01-07 | Motorola, Inc. | Circuit for DC control of a compressor |
| US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
-
1993
- 1993-06-17 US US08/078,716 patent/US5319704A/en not_active Expired - Lifetime
- 1993-10-14 US US08/137,237 patent/US5387877A/en not_active Expired - Lifetime
-
1994
- 1994-06-14 EP EP94304274A patent/EP0630105A3/en not_active Withdrawn
- 1994-06-16 JP JP13399594A patent/JP3664751B2/ja not_active Expired - Fee Related
- 1994-06-17 KR KR1019940013672A patent/KR100327173B1/ko not_active IP Right Cessation
-
2001
- 2001-06-27 KR KR1020010036942A patent/KR100332504B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5387877A (en) | 1995-02-07 |
| EP0630105A3 (en) | 1995-05-17 |
| KR100332504B1 (ko) | 2002-04-13 |
| EP0630105A2 (en) | 1994-12-21 |
| JP3664751B2 (ja) | 2005-06-29 |
| KR950002524A (ko) | 1995-01-04 |
| US5319704A (en) | 1994-06-07 |
| KR100327173B1 (ko) | 2002-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664751B2 (ja) | スピーカホーン用の電圧制御式減衰器 | |
| US6714074B2 (en) | Power amplifier clipping circuit for minimizing output distortion | |
| US5343160A (en) | Fully balanced transimpedance amplifier with low noise and wide bandwidth | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| TW200822534A (en) | Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit and method thereof | |
| US6853250B2 (en) | Amplifier power control circuit | |
| JP2001358544A (ja) | 増幅回路 | |
| US4720856A (en) | Control circuit having a direct current control loop for controlling the gain of an attenuator | |
| JP3004301B2 (ja) | ハンドフリー交互動作電話機用制御装置 | |
| US4724540A (en) | Speakerphone with fast idle mode | |
| JPH11102228A (ja) | 安定化電源回路 | |
| JP2007036329A (ja) | 増幅回路およびトランスインピーダンスアンプ | |
| US6710605B2 (en) | Method and apparatus for detecting valid signal information | |
| US6028464A (en) | Transient signal detector | |
| JP2000516789A (ja) | 差動増幅器、集積回路、及び電話機 | |
| US4718083A (en) | Differential receive booster amplifier for telephone instruments | |
| EP0473370A1 (en) | Gain control circuit | |
| US6686794B1 (en) | Differential charge pump | |
| US5321746A (en) | Adjustable gain range current mirror | |
| TW201644188A (zh) | 具單端輸入之平衡差動轉阻抗放大器及平衡方法 | |
| JP2000164975A (ja) | レ―ザ―駆動回路および光送受信装置 | |
| GB2107146A (en) | Improvements in or relating to bridge output stages for audio amplifiers | |
| US4756022A (en) | Integrated circuit for the transmission of telephone signals | |
| JPS6259407A (ja) | 絶対温度に比例する制御信号を供給する電子的減衰器用制御回路 | |
| USRE40897E1 (en) | Constant current line circuit with class features |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |