JP3657696B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP3657696B2 JP3657696B2 JP15195296A JP15195296A JP3657696B2 JP 3657696 B2 JP3657696 B2 JP 3657696B2 JP 15195296 A JP15195296 A JP 15195296A JP 15195296 A JP15195296 A JP 15195296A JP 3657696 B2 JP3657696 B2 JP 3657696B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor device
- body substrate
- main body
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装に関し、特に半導体装置のベアチップを基板に直接フェースダウンにて実装する半導体装置の実装方法に関する。
【０００２】
【従来の技術】
近年、アクティブマトリクス型の液晶表示装置の様な電子装置において、ガラス等からなる本体基板上に配列される薄膜トランジスタ（以下ＴＦＴと略称する。）等の電子回路を駆動あるいは制御する半導体装置を、直接本体基板上に搭載するチップオングラス（以下ＣＯＧと略称する。）と呼ばれる実装方式が開発されている。このＣＯＧによる実装方式の内、特に狭いピッチでの実装が可能であり、大型の液晶表示装置への適用が可能とされているフェースダウン方式にあっては、半導体装置のバンプを、異方性導電膜を介して基板上の電子装置の配線端子に接続したり、光硬化性等の接着樹脂にて配線端子に接続するが、この接続時、バンプと配線端子との導通状態を検知しあるいはバンプと配線端子とのずれや、半導体装置の基板に対する傾き等を検知する手段を有していなかった。
【０００３】
但し従来、Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ（以下ＴＣＰと略称する。）とガラス基板上の端子とを異方性導電膜にて接続する際の接続性を検知するものとして、特開平４−２８７０２３号公報には、ガラス基板側に透明導電膜からなるダミー端子を設け、ダミー端子位置における異方性導電膜中の導電粒子のつぶれ具合を観察する事により接続状態を検知する旨が開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら上記ＴＣＰとガラス基板上の端子との接続状態の観察方法を、アクティブマトリクス型の液晶表示装置の駆動制御を行う半導体装置のＣＯＧによる実装に適応しようとすると、ガラス基板上の端子が透明導電膜に限定されない事から、端子が不透明な導電膜から成る場合には、接続状態の観察が不能になり、この様な装置にあっては、その場での導通検査等を行え無い。したがってガラス基板に半導体装置を接続した後、プロービング等の電気的接続検査を行って、初めて導通不良が判明し、更にはその原因となる半導体装置のずれや傾きが判明する事となり、接続精度が著しく低下され、歩留まりが悪くなるという問題を有していた。
【０００５】
そこで本発明は上記課題を除去するもので、基板上に形成される配線端子の材質に拘らず、配線端子に対するバンプの当接状態を即座に検知可能であり、配線端子に対するバンプの導通状態を検知し、更には、配線端子に対するバンプの位置ずれや、傾きずれを検知出来、これら検知結果に基づきバンプ及び配線端子の接続条件を調整可能とする事によりＣＯＧによる半導体装置の基板への接続精度を向上し、良好な特性を有する半導体装置の実装方法を提供する事を目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記課題を解決するための手段として、電子装置の配線端子を有する本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子への当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、この突起を前記本体基板にフェースダウンにて当接する工程と、前記突起電極を前記配線端子に当接後であって接着前に、前記本体基板に当接された前記突起を前記当接面と反対の面から検知する工程とを実施するものである。
【０００８】
そして本発明は上記手段により、本体基板と突起との当接面を本体基板の反対の面から検知する事により、配線端子に対するバンプの当接状態を検知して、ＣＯＧによる接続精度を向上し、半導体装置の特性向上を図るものである。
【０００９】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図１乃至図６を参照して説明する。透明なガラスからなる本体基板１０上には、電子装置であり電極基板（図示せず）間に液晶組成物（図示せず）を保持してなる液晶表示素子１１が設けられ、額縁領域１０ａには、半導体装置である液晶ドライバチップ１２の突起電極であるバンプ１３と接続され、液晶表示素子１１に制御信号を入力するための配線端子１４が設けられている。
【００１０】
一方、液晶ドライバチップ１２には、登頂面積がバンプ１３の登頂面積と同じであり、バンプ１３と同一材質からなる突起であるダミーバンプ１６が設けられている。そしてこの様な液晶ドライバチップ１２を、透明接着剤である熱可塑接着剤中に導電性材料である金属粒子１７を分散させて成る異方性導電膜を介し本体基板１０にＣＯＧにて接続する事となる。
【００１１】
又図３は、ＣＯＧボンダ１８の概略構成を示し、２０は液晶ドライバチップ１２を固定支持する加熱加圧ツール、２１は本体基板１０を設置する透明なステージ、２２は上下同時あるいはシャッタを装備して上下別々に液晶ドライバチップ１２及び本体基板１０の位置を検知する位置合わせカメラ光学系、２３は位置合わせカメラ光学系２２からの映像を表示するモニタ、２４はステージ２１の下より本体基板１０を観察する下部カメラ光学系、２６は下部カメラ光学系２４からの映像を表示する下部モニタである。
【００１２】
次にＣＯＧボンダ１８により本体基板１０に液晶ドライバチップ１２を接続する工程を図６に示すフローチャートを参照して説明する。先ず加熱加圧ツール２０及びステージ２１に液晶ドライバチップ１２及び配線端子１４を有する本体基板１０をそれぞれ取り付けた後、ステップ２７に示す様に、位置合わせカメラ光学系２２を本体基板１０及び液晶ドライバチップ１２の間に挿入し、配線端子１４及びバンプ１３の位置を検知し、モニタ２３に表示し、ステップ２８に進む。ステップ２８では、検知結果より図示しない制御装置にて配線端子１４及びバンプ１３の座標を出力し、駆動手段（図示せず）にて加熱加圧ツール２０又はステージ２１を移動し配線端子１４及びバンプ１３の座標を重ね合わせ、ステップ３０にて位置合わせカメラ光学系２２を後退させる。
【００１３】
次いでステップ３１にて加熱加圧ツール２０を降下し配線端子１４にバンプ１３を当接し加熱加圧して異方性導電膜を熱硬化し配線端子１４及びバンプ１３をボンディングする。このときダミーバンプ１６は、本体基板１０上に当接され、異方性導電膜にてボンディングされる。そして、ステップ３２にて、下部カメラ光学系２４により本体基板１０裏側からダミーバンプ１６に挾まれる金属粒子１７の粒子数を検出し、ステップ３３にて、粒子数が許容範囲に達しているか否かを比較し、許容範囲に達しており、これと同面積のバンプ１３及び配線端子１４間における粒子数も同様であることからバンプ１３及び配線端子１４間で良好な導通が得られると判断した場合は、ボンディング操作を終了する一方、ダミーバンプ１３位置の金属粒子１７の数が少なく、許容範囲に達していない場合は、バンプ１３及び配線端子１４間の粒子数も少ない事からその導通が不良である旨を判断し、ステップ３４にて不良警告を発した後終了する事となる。
【００１４】
但し金属粒子１７の粒子数の検知は、下部カメラ光学系２４にて検知したダミーバンプ１６及び本体基板１０間の金属粒子１７の正反射画像を基に、つぶれた金属粒子１７の総面積と、正常につぶれた金属粒子１７の１個当たりの面積から算出する。
【００１５】
この様に構成すれば、配線端子１４が透明でないにも拘らず、ダミーバンプ１６を透明な本体基板１０下方から検知し、ダミーバンプ１６位置における金属粒子１７の粒子数を認識する事により、バンプ１３及び配線端子１４間の粒子数を同等と認識して導通状態を検知出来、液晶ドライバチップ１２の実装時の良否を判別可能となる。
【００１６】
次に本発明の第２の実施の形態を図７を参照して説明する。尚この第２の実施の形態は、第１の実施の形態において液晶ドライバチップが登頂面積の異なる複数種のバンプを有するものであり、他は第１の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００１７】
即ち本実施の形態の液晶ドライバチップ３６には、登頂面積の大きい第１のバンプ３７及び登頂面積の小さい第２のバンプ３８が突設され、更に登頂面積が第２のバンプ３８と同一のダミーバンプ４０が形成されている。そしてＣＯＧボンダ１８は、本体基板１０上のそれぞれ第１及び第２のバンプ３７、３８の登頂面積と同じ面積を有する配線端子（図示せず）と第１及び第２のバンプ３７、３８とのボンディングを行うが、ボンディング後、下部カメラ光学系２４にて本体基板１０裏面よりダミーバンプ４０と本体基板間の金属粒子１７の数を検知し、面積の小さい第２のバンプ３８と配線端子（図示せず）間の導通が良好で有る旨を判断すれば、面積の大きい第１のバンプ３７における導通状態も良好であると類推し、配線端子（図示せず）と両バンプ３７、３８間の導通の良否を判別するものである。
【００１８】
この様に構成すれば、登頂面積の異なる第１及び第２のバンプ３７、３８を本体基板１０にＣＯＧにて接続する場合でも、面積の小さい第２のバンプ３８と同一登頂面積のダミーバンプ４０における金属粒子１７の粒子数を認識する事により、第１のバンプ３７に比し、導通不良を生じ易い面積の小さい第２のバンプ３８及び配線端子（図示せず）間の導通状態の良否を判定するのみで、面積の大きい第１のバンプ３７の導通状態の良否の判別をカバー出来、各サイズ毎に良否を判定する事なく、実装時の良否判定が可能と成る。
【００１９】
次に本発明の第３の実施の形態を図８及び図９を参照して説明する。尚この第３の実施の形態は、第１の実施の形態のダミーバンプ１６を液晶ドライバチップ１２に２個設けるものであり、他は第１の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００２０】
本実施の形態にあっては第１及び第２のバンプ４１ａ、４１ｂを有する液晶ドライバチップ４２の対角線上の２箇所に、面積の小さい第２のバンプ４１ｂと同一登頂面積、同一材質からなる第１及び第２のダミーバンプ４３、４４を設け、本体基板（図示せず）への当接時における両ダミーバンプ４３、４４位置における金属粒子（図示せず）のつぶれ具合により、液晶ドライバチップ４２の傾きを検知する事となる。
【００２１】
即ちＣＯＧボンダ１８により本体基板（図示せず）に液晶ドライバチップ４２を接続する工程は、ステップ２７からステップ３１迄は第１の実施の形態の図６にて説明したフローチャートと同様であるものの、その後は、図９のフローチャートに示す様に、ステップ４６にて下部カメラ光学系２４により図示しない本体基板裏側から、第１及び第２のダミーバンプ４３、４４が当接される２箇所の金属粒子のつぶれ具合あるいは金属粒子の片寄りを検出し、ステップ４７にて金属粒子のつぶれ具合が均等であるか否かあるいは金属粒子が片寄っているか否かを比較し、両ダミーバンプ４３、４４位置でのつぶれ具合が均等である場合あるいは金属粒子の片寄りが無い場合は、ボンディング操作を終了する一方、両ダミーバンプ４３、４４における金属粒子のつぶれ具合が均一で無かったりあるいは片寄りがあり、加熱加圧ツール２０や液晶ドライバチップ４２が傾いている場合は、ステップ４８に進み、傾き量を算出してオフセット量に変換し、次の接続工程のため加熱加圧ツール２０の傾き状態のオフセット設定を自動的に行った後、ボンディング操作を終了する。
【００２２】
尚、金属粒子のつぶれ具合の検知は、下部カメラ光学系２４にて検知した正反射直径の大きさで知る事が出来、金属粒子の片寄りの検知も、下部カメラ光学系２４にて検出した正反射量により知る事が出来る。
【００２３】
この様に構成すれば、２個の、ダミーバンプ４３、４４を透明な本体基板下方から検知して、液晶ドライバチップ４２の傾きを検知し、この検知結果からＣＯＧボンダ１８のオフセット設定を自動的に行う事により、液晶ドライバチップ４２を傾きを生じること無く良好に接続でき、その実装時の信頼性が向上される。
【００２４】
次に本発明の第４の実施の形態を図１０乃至図１２を参照して説明する。尚この第４の実施の形態は、第１の実施の形態のダミーバンプ１６と対向する本体基板１０上に、位置合わせのための中空のパターンを形成するものであり、他は第１の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００２５】
本実施の形態にあっては本体基板１０のダミーバンプ１６との当接位置に、配線端子１４形成と同時に形成される、ロ字方の位置合わせパターン５１が設けられている。この位置合わせパターン５１の中空部５１ａは、ダミーバンプ１６の登頂と嵌まりあう形状となっており、当接時における、中空部５１ａとダミーバンプ１６とのずれを検知する事により、バンプ１３と配線端子１４とのずれを検知する事となる。
【００２６】
即ちＣＯＧボンダ１８により本体基板１０に液晶ドライバチップ１２を接続する工程は、ステップ２７からステップ３１迄は第１の実施の形態の図６にて説明したフローチャートと同様であるものの、その後は、図１２のフローチャートに示す様に、ステップ５２にて下部カメラ光学系２４により本体基板１０裏側から、ダミーバンプ１６が当接される位置にて、位置合わせパターン５１とダミーバンプ１６とのずれを検出し、ステップ５３にてずれを生じているか否かを比較し、位置合わせパターン５１の中空部５１ａとダミーバンプ１６とが隙間なく嵌まり合い、ずれが無い場合は、ボンディング操作を終了する一方、図１１（イ）に示す位置ずれの様に中空部５１ａとダミーバンプ１６との間にＤ１、Ｄ２の隙間を検知した場合、あるいは図１１（ロ）に示す軸ずれの様に中空部５１ａとダミーバンプ１６との傾きαを検知した場合等、位置ずれ或いは軸ずれを生じている場合は、ステップ５４に進み、位置ずれ量或いは軸ずれ量を算出してオフセット量に変換し、次の接続工程のため加熱加圧ツール２０或いはステージ２１の位置状態のオフセット設定を自動的に行った後、ボンディング操作を終了する。
【００２７】
尚位置ずれ及び軸ずれの検知は、下部カメラ光学系２４にて位置合わせパターン５１上の２点以上の位置を検知して位置合わせパターン５１の座標値を算出する一方、ダミーバンプ１６においても上記２点以上の位置と対応する位置を検知してダミ−バンプの座標値を算出して、それぞれの座標値から、ずれ量（ｘ、ｙ、θ）を算出する。
【００２８】
この様に構成すれば、位置合わせパターン５１とダミーバンプ１６とを透明な本体基板下方から検知してずれ量を認識する事により、ＣＯＧによるバンプ１３と配線端子１４とのずれを検知し、この検知結果からＣＯＧボンダ１８の位置ずれのオフセット設定を自動的に行う事により、液晶ドライバチップ１２を位置ずれを生じること無く良好に接続出来、実装時の信頼性が向上される。
【００２９】
次に本発明の第５の実施の形態を図１３を参照して説明する。尚この第５の実施の形態は、第４の実施の形態において、下部カメラ光学系２４にて本体基板とダミーバンプとの当接状態を検知する前は、異方導電性膜を硬化する事無く、バンプ及び配線端子を単に当接した状態のまま、下部カメラ光学系２４にてダミーバンプ位置を検知し、検知結果に応じて位置ずれや軸ずれを生じていた場合は、異方性導電膜を硬化する事なく液晶ドライバチップ１２を除去するものであり、他は第４の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００３０】
即ちＣＯＧボンダ１８により本体基板（図示せず）に液晶ドライバチップ１２を接続する工程は、ステップ２７からステップ３０迄は第１の実施の形態の図６にて説明したフローチャートと同様であるものの、その後は、図１３のフローチャートに示す様に、ステップ５７にて加熱加圧ツール２０を降下し配線端子１４にバンプ１３を当接加圧してステップ５８に進む。このときダミーバンプ１６は、位置合わせパターン５１位置にて本体基板１０上に当接される、そして、ステップ５８にて、下部カメラ光学系２４により本体基板１０裏側から、位置合わせパターン５１とダミーバンプ１６との位置ずれを検出し、ステップ６０にて位置ずれを生じているか否かを比較し、位置合わせパターン５１の中空部５１ａとダミーバンプ１６とが隙間なく嵌まり合い、位置ずれが無い場合は、ステップ６１に進む一方、中空部５１ａとダミーバンプ１６との間に隙間や傾きを検知し、位置ずれ或いは軸ずれを生じている場合は、ステップ６２に進む。
【００３１】
ステップ６１では加熱加圧ツール２０にて加熱加圧して異方性導電膜を熱硬化し配線端子１４及びバンプ１３のボンディングを終了する。一方ステップ６２では、位置ずれ量或いは軸ずれ量を算出してオフセット量に変換し、次の接続工程のため加熱加圧ツール２０或いはステージ２１の位置状態のオフセット設定を自動的に行った後、ステップ６３にて本体基板１０から液晶ドライブチップ１２を除去し、操作を終了する。尚この時点では異方性導電膜は硬化されておらず、液晶ドライバチップ１２は容易に除去可能と成る。
【００３２】
この様に構成すれば、合わせずれを生じていた場合は、液晶ドライブチップ１２はボンディングされる事無く直ちに除去されるので、不良品の製造を未然に防止出来、実装時の信頼性をより向上出来る。
【００３３】
尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えば突起電極と配線端子の接合剤は、透明であれば任意であり、光硬化性樹脂を用いる等しても良い。又、突起の大きさも限定されないが、半導体装置に形成される各種突起電極のうち登頂面積が最小の突起電極以下の大きさにすれば、全ての突起電極における導通の良否の判別をカバー出来る。更に突起電極と配線端子との接続工程も任意であり、検知手段による突起当接面の検知工程前は異方性導電膜等を硬化する事なく、良好な当接を検知した場合は異方性導電膜を硬化して接続を行うものの、第５の実施の形態で述べた様に、位置ずれや軸ずれを検知した場合は、異方性導電膜を硬化せずに半導体装置を除去するのと同様に、導通不良や半導体装置の傾斜を検知した場合等にも、突起電極と配線端子とを接続する事無く直ちに半導体装置を除去する様にしても良い。
【００３４】
【発明の効果】
以上説明したように本発明によれば、ＣＯＧのフェースダウン方式において、突起の本体基板との当接面を本体基板裏面より検知する事により、本体基板上に形成される配線端子が不透明な材質であっても、配線端子に対する電極基板の当接状態を判別可能と成る。したがってプロービング等による導通検査を行う以前にその導通の良否検査が可能になり、更には検知された電極基板のずれや、半導体装置の傾きに応じて直ちに半導体装置の接続条件を調整し、あるいは当接不良の半導体装置を除去出来る事から、半導体装置の基板への接続精度の向上を図れ、接続時の歩留まりを向上出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の本体基板を示す一部省略斜視図である。
【図２】本発明の第１の実施の形態の液晶ドライバチップを電極基板側から見た斜視図である。
【図３】本発明の第１の実施の形態のＣＯＧボンダを示す概略構成図である。
【図４】本発明の第１の実施の形態の液晶ドライバチップの本体基板への実装状態を示す概略説明図である。
【図５】本発明の第１の実施の形態のダミーバンプを本体基板裏面から検知した一部平面図である。
【図６】本発明の第１の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【図７】本発明の第２の実施の形態の液晶ドライバチップを電極端子側から見た平面図である。
【図８】本発明の第３の実施の形態の液晶ドライバチップを電極端子側から見た平面図である。
【図９】本発明の第３の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【図１０】本発明の第４の実施の形態のダミーバンプを本体基板裏側から検知した一部平面図である。
【図１１】本発明の第４の実施の形態のダミーバンプと位置合わせバターンとのずれを示し（イ）はその位置ずれを示す概略説明図、（ロ）はその軸ずれを示す概略説明図である。
【図１２】本発明の第４の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【図１３】本発明の第５の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【符号の説明】
１０…本体基板
１１…液晶表示素子
１２…液晶ドライバチップ
１３…バンプ
１４…配線端子
１６…ダミーバンプ
１７…金属粒子
１８…ＣＯＧボンダ
２０…加熱加圧ツール
２１…ステージ
２２…位置合わせカメラ光学系
２４…下部カメラ光学系
【発明の属する技術分野】
本発明は、半導体装置の実装に関し、特に半導体装置のベアチップを基板に直接フェースダウンにて実装する半導体装置の実装方法に関する。
【０００２】
【従来の技術】
近年、アクティブマトリクス型の液晶表示装置の様な電子装置において、ガラス等からなる本体基板上に配列される薄膜トランジスタ（以下ＴＦＴと略称する。）等の電子回路を駆動あるいは制御する半導体装置を、直接本体基板上に搭載するチップオングラス（以下ＣＯＧと略称する。）と呼ばれる実装方式が開発されている。このＣＯＧによる実装方式の内、特に狭いピッチでの実装が可能であり、大型の液晶表示装置への適用が可能とされているフェースダウン方式にあっては、半導体装置のバンプを、異方性導電膜を介して基板上の電子装置の配線端子に接続したり、光硬化性等の接着樹脂にて配線端子に接続するが、この接続時、バンプと配線端子との導通状態を検知しあるいはバンプと配線端子とのずれや、半導体装置の基板に対する傾き等を検知する手段を有していなかった。
【０００３】
但し従来、Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ（以下ＴＣＰと略称する。）とガラス基板上の端子とを異方性導電膜にて接続する際の接続性を検知するものとして、特開平４−２８７０２３号公報には、ガラス基板側に透明導電膜からなるダミー端子を設け、ダミー端子位置における異方性導電膜中の導電粒子のつぶれ具合を観察する事により接続状態を検知する旨が開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら上記ＴＣＰとガラス基板上の端子との接続状態の観察方法を、アクティブマトリクス型の液晶表示装置の駆動制御を行う半導体装置のＣＯＧによる実装に適応しようとすると、ガラス基板上の端子が透明導電膜に限定されない事から、端子が不透明な導電膜から成る場合には、接続状態の観察が不能になり、この様な装置にあっては、その場での導通検査等を行え無い。したがってガラス基板に半導体装置を接続した後、プロービング等の電気的接続検査を行って、初めて導通不良が判明し、更にはその原因となる半導体装置のずれや傾きが判明する事となり、接続精度が著しく低下され、歩留まりが悪くなるという問題を有していた。
【０００５】
そこで本発明は上記課題を除去するもので、基板上に形成される配線端子の材質に拘らず、配線端子に対するバンプの当接状態を即座に検知可能であり、配線端子に対するバンプの導通状態を検知し、更には、配線端子に対するバンプの位置ずれや、傾きずれを検知出来、これら検知結果に基づきバンプ及び配線端子の接続条件を調整可能とする事によりＣＯＧによる半導体装置の基板への接続精度を向上し、良好な特性を有する半導体装置の実装方法を提供する事を目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記課題を解決するための手段として、電子装置の配線端子を有する本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子への当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、この突起を前記本体基板にフェースダウンにて当接する工程と、前記突起電極を前記配線端子に当接後であって接着前に、前記本体基板に当接された前記突起を前記当接面と反対の面から検知する工程とを実施するものである。
【０００８】
そして本発明は上記手段により、本体基板と突起との当接面を本体基板の反対の面から検知する事により、配線端子に対するバンプの当接状態を検知して、ＣＯＧによる接続精度を向上し、半導体装置の特性向上を図るものである。
【０００９】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図１乃至図６を参照して説明する。透明なガラスからなる本体基板１０上には、電子装置であり電極基板（図示せず）間に液晶組成物（図示せず）を保持してなる液晶表示素子１１が設けられ、額縁領域１０ａには、半導体装置である液晶ドライバチップ１２の突起電極であるバンプ１３と接続され、液晶表示素子１１に制御信号を入力するための配線端子１４が設けられている。
【００１０】
一方、液晶ドライバチップ１２には、登頂面積がバンプ１３の登頂面積と同じであり、バンプ１３と同一材質からなる突起であるダミーバンプ１６が設けられている。そしてこの様な液晶ドライバチップ１２を、透明接着剤である熱可塑接着剤中に導電性材料である金属粒子１７を分散させて成る異方性導電膜を介し本体基板１０にＣＯＧにて接続する事となる。
【００１１】
又図３は、ＣＯＧボンダ１８の概略構成を示し、２０は液晶ドライバチップ１２を固定支持する加熱加圧ツール、２１は本体基板１０を設置する透明なステージ、２２は上下同時あるいはシャッタを装備して上下別々に液晶ドライバチップ１２及び本体基板１０の位置を検知する位置合わせカメラ光学系、２３は位置合わせカメラ光学系２２からの映像を表示するモニタ、２４はステージ２１の下より本体基板１０を観察する下部カメラ光学系、２６は下部カメラ光学系２４からの映像を表示する下部モニタである。
【００１２】
次にＣＯＧボンダ１８により本体基板１０に液晶ドライバチップ１２を接続する工程を図６に示すフローチャートを参照して説明する。先ず加熱加圧ツール２０及びステージ２１に液晶ドライバチップ１２及び配線端子１４を有する本体基板１０をそれぞれ取り付けた後、ステップ２７に示す様に、位置合わせカメラ光学系２２を本体基板１０及び液晶ドライバチップ１２の間に挿入し、配線端子１４及びバンプ１３の位置を検知し、モニタ２３に表示し、ステップ２８に進む。ステップ２８では、検知結果より図示しない制御装置にて配線端子１４及びバンプ１３の座標を出力し、駆動手段（図示せず）にて加熱加圧ツール２０又はステージ２１を移動し配線端子１４及びバンプ１３の座標を重ね合わせ、ステップ３０にて位置合わせカメラ光学系２２を後退させる。
【００１３】
次いでステップ３１にて加熱加圧ツール２０を降下し配線端子１４にバンプ１３を当接し加熱加圧して異方性導電膜を熱硬化し配線端子１４及びバンプ１３をボンディングする。このときダミーバンプ１６は、本体基板１０上に当接され、異方性導電膜にてボンディングされる。そして、ステップ３２にて、下部カメラ光学系２４により本体基板１０裏側からダミーバンプ１６に挾まれる金属粒子１７の粒子数を検出し、ステップ３３にて、粒子数が許容範囲に達しているか否かを比較し、許容範囲に達しており、これと同面積のバンプ１３及び配線端子１４間における粒子数も同様であることからバンプ１３及び配線端子１４間で良好な導通が得られると判断した場合は、ボンディング操作を終了する一方、ダミーバンプ１３位置の金属粒子１７の数が少なく、許容範囲に達していない場合は、バンプ１３及び配線端子１４間の粒子数も少ない事からその導通が不良である旨を判断し、ステップ３４にて不良警告を発した後終了する事となる。
【００１４】
但し金属粒子１７の粒子数の検知は、下部カメラ光学系２４にて検知したダミーバンプ１６及び本体基板１０間の金属粒子１７の正反射画像を基に、つぶれた金属粒子１７の総面積と、正常につぶれた金属粒子１７の１個当たりの面積から算出する。
【００１５】
この様に構成すれば、配線端子１４が透明でないにも拘らず、ダミーバンプ１６を透明な本体基板１０下方から検知し、ダミーバンプ１６位置における金属粒子１７の粒子数を認識する事により、バンプ１３及び配線端子１４間の粒子数を同等と認識して導通状態を検知出来、液晶ドライバチップ１２の実装時の良否を判別可能となる。
【００１６】
次に本発明の第２の実施の形態を図７を参照して説明する。尚この第２の実施の形態は、第１の実施の形態において液晶ドライバチップが登頂面積の異なる複数種のバンプを有するものであり、他は第１の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００１７】
即ち本実施の形態の液晶ドライバチップ３６には、登頂面積の大きい第１のバンプ３７及び登頂面積の小さい第２のバンプ３８が突設され、更に登頂面積が第２のバンプ３８と同一のダミーバンプ４０が形成されている。そしてＣＯＧボンダ１８は、本体基板１０上のそれぞれ第１及び第２のバンプ３７、３８の登頂面積と同じ面積を有する配線端子（図示せず）と第１及び第２のバンプ３７、３８とのボンディングを行うが、ボンディング後、下部カメラ光学系２４にて本体基板１０裏面よりダミーバンプ４０と本体基板間の金属粒子１７の数を検知し、面積の小さい第２のバンプ３８と配線端子（図示せず）間の導通が良好で有る旨を判断すれば、面積の大きい第１のバンプ３７における導通状態も良好であると類推し、配線端子（図示せず）と両バンプ３７、３８間の導通の良否を判別するものである。
【００１８】
この様に構成すれば、登頂面積の異なる第１及び第２のバンプ３７、３８を本体基板１０にＣＯＧにて接続する場合でも、面積の小さい第２のバンプ３８と同一登頂面積のダミーバンプ４０における金属粒子１７の粒子数を認識する事により、第１のバンプ３７に比し、導通不良を生じ易い面積の小さい第２のバンプ３８及び配線端子（図示せず）間の導通状態の良否を判定するのみで、面積の大きい第１のバンプ３７の導通状態の良否の判別をカバー出来、各サイズ毎に良否を判定する事なく、実装時の良否判定が可能と成る。
【００１９】
次に本発明の第３の実施の形態を図８及び図９を参照して説明する。尚この第３の実施の形態は、第１の実施の形態のダミーバンプ１６を液晶ドライバチップ１２に２個設けるものであり、他は第１の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００２０】
本実施の形態にあっては第１及び第２のバンプ４１ａ、４１ｂを有する液晶ドライバチップ４２の対角線上の２箇所に、面積の小さい第２のバンプ４１ｂと同一登頂面積、同一材質からなる第１及び第２のダミーバンプ４３、４４を設け、本体基板（図示せず）への当接時における両ダミーバンプ４３、４４位置における金属粒子（図示せず）のつぶれ具合により、液晶ドライバチップ４２の傾きを検知する事となる。
【００２１】
即ちＣＯＧボンダ１８により本体基板（図示せず）に液晶ドライバチップ４２を接続する工程は、ステップ２７からステップ３１迄は第１の実施の形態の図６にて説明したフローチャートと同様であるものの、その後は、図９のフローチャートに示す様に、ステップ４６にて下部カメラ光学系２４により図示しない本体基板裏側から、第１及び第２のダミーバンプ４３、４４が当接される２箇所の金属粒子のつぶれ具合あるいは金属粒子の片寄りを検出し、ステップ４７にて金属粒子のつぶれ具合が均等であるか否かあるいは金属粒子が片寄っているか否かを比較し、両ダミーバンプ４３、４４位置でのつぶれ具合が均等である場合あるいは金属粒子の片寄りが無い場合は、ボンディング操作を終了する一方、両ダミーバンプ４３、４４における金属粒子のつぶれ具合が均一で無かったりあるいは片寄りがあり、加熱加圧ツール２０や液晶ドライバチップ４２が傾いている場合は、ステップ４８に進み、傾き量を算出してオフセット量に変換し、次の接続工程のため加熱加圧ツール２０の傾き状態のオフセット設定を自動的に行った後、ボンディング操作を終了する。
【００２２】
尚、金属粒子のつぶれ具合の検知は、下部カメラ光学系２４にて検知した正反射直径の大きさで知る事が出来、金属粒子の片寄りの検知も、下部カメラ光学系２４にて検出した正反射量により知る事が出来る。
【００２３】
この様に構成すれば、２個の、ダミーバンプ４３、４４を透明な本体基板下方から検知して、液晶ドライバチップ４２の傾きを検知し、この検知結果からＣＯＧボンダ１８のオフセット設定を自動的に行う事により、液晶ドライバチップ４２を傾きを生じること無く良好に接続でき、その実装時の信頼性が向上される。
【００２４】
次に本発明の第４の実施の形態を図１０乃至図１２を参照して説明する。尚この第４の実施の形態は、第１の実施の形態のダミーバンプ１６と対向する本体基板１０上に、位置合わせのための中空のパターンを形成するものであり、他は第１の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００２５】
本実施の形態にあっては本体基板１０のダミーバンプ１６との当接位置に、配線端子１４形成と同時に形成される、ロ字方の位置合わせパターン５１が設けられている。この位置合わせパターン５１の中空部５１ａは、ダミーバンプ１６の登頂と嵌まりあう形状となっており、当接時における、中空部５１ａとダミーバンプ１６とのずれを検知する事により、バンプ１３と配線端子１４とのずれを検知する事となる。
【００２６】
即ちＣＯＧボンダ１８により本体基板１０に液晶ドライバチップ１２を接続する工程は、ステップ２７からステップ３１迄は第１の実施の形態の図６にて説明したフローチャートと同様であるものの、その後は、図１２のフローチャートに示す様に、ステップ５２にて下部カメラ光学系２４により本体基板１０裏側から、ダミーバンプ１６が当接される位置にて、位置合わせパターン５１とダミーバンプ１６とのずれを検出し、ステップ５３にてずれを生じているか否かを比較し、位置合わせパターン５１の中空部５１ａとダミーバンプ１６とが隙間なく嵌まり合い、ずれが無い場合は、ボンディング操作を終了する一方、図１１（イ）に示す位置ずれの様に中空部５１ａとダミーバンプ１６との間にＤ１、Ｄ２の隙間を検知した場合、あるいは図１１（ロ）に示す軸ずれの様に中空部５１ａとダミーバンプ１６との傾きαを検知した場合等、位置ずれ或いは軸ずれを生じている場合は、ステップ５４に進み、位置ずれ量或いは軸ずれ量を算出してオフセット量に変換し、次の接続工程のため加熱加圧ツール２０或いはステージ２１の位置状態のオフセット設定を自動的に行った後、ボンディング操作を終了する。
【００２７】
尚位置ずれ及び軸ずれの検知は、下部カメラ光学系２４にて位置合わせパターン５１上の２点以上の位置を検知して位置合わせパターン５１の座標値を算出する一方、ダミーバンプ１６においても上記２点以上の位置と対応する位置を検知してダミ−バンプの座標値を算出して、それぞれの座標値から、ずれ量（ｘ、ｙ、θ）を算出する。
【００２８】
この様に構成すれば、位置合わせパターン５１とダミーバンプ１６とを透明な本体基板下方から検知してずれ量を認識する事により、ＣＯＧによるバンプ１３と配線端子１４とのずれを検知し、この検知結果からＣＯＧボンダ１８の位置ずれのオフセット設定を自動的に行う事により、液晶ドライバチップ１２を位置ずれを生じること無く良好に接続出来、実装時の信頼性が向上される。
【００２９】
次に本発明の第５の実施の形態を図１３を参照して説明する。尚この第５の実施の形態は、第４の実施の形態において、下部カメラ光学系２４にて本体基板とダミーバンプとの当接状態を検知する前は、異方導電性膜を硬化する事無く、バンプ及び配線端子を単に当接した状態のまま、下部カメラ光学系２４にてダミーバンプ位置を検知し、検知結果に応じて位置ずれや軸ずれを生じていた場合は、異方性導電膜を硬化する事なく液晶ドライバチップ１２を除去するものであり、他は第４の実施の形態と同一である事から、同一部分については同一符号を付しその説明を省略する。
【００３０】
即ちＣＯＧボンダ１８により本体基板（図示せず）に液晶ドライバチップ１２を接続する工程は、ステップ２７からステップ３０迄は第１の実施の形態の図６にて説明したフローチャートと同様であるものの、その後は、図１３のフローチャートに示す様に、ステップ５７にて加熱加圧ツール２０を降下し配線端子１４にバンプ１３を当接加圧してステップ５８に進む。このときダミーバンプ１６は、位置合わせパターン５１位置にて本体基板１０上に当接される、そして、ステップ５８にて、下部カメラ光学系２４により本体基板１０裏側から、位置合わせパターン５１とダミーバンプ１６との位置ずれを検出し、ステップ６０にて位置ずれを生じているか否かを比較し、位置合わせパターン５１の中空部５１ａとダミーバンプ１６とが隙間なく嵌まり合い、位置ずれが無い場合は、ステップ６１に進む一方、中空部５１ａとダミーバンプ１６との間に隙間や傾きを検知し、位置ずれ或いは軸ずれを生じている場合は、ステップ６２に進む。
【００３１】
ステップ６１では加熱加圧ツール２０にて加熱加圧して異方性導電膜を熱硬化し配線端子１４及びバンプ１３のボンディングを終了する。一方ステップ６２では、位置ずれ量或いは軸ずれ量を算出してオフセット量に変換し、次の接続工程のため加熱加圧ツール２０或いはステージ２１の位置状態のオフセット設定を自動的に行った後、ステップ６３にて本体基板１０から液晶ドライブチップ１２を除去し、操作を終了する。尚この時点では異方性導電膜は硬化されておらず、液晶ドライバチップ１２は容易に除去可能と成る。
【００３２】
この様に構成すれば、合わせずれを生じていた場合は、液晶ドライブチップ１２はボンディングされる事無く直ちに除去されるので、不良品の製造を未然に防止出来、実装時の信頼性をより向上出来る。
【００３３】
尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えば突起電極と配線端子の接合剤は、透明であれば任意であり、光硬化性樹脂を用いる等しても良い。又、突起の大きさも限定されないが、半導体装置に形成される各種突起電極のうち登頂面積が最小の突起電極以下の大きさにすれば、全ての突起電極における導通の良否の判別をカバー出来る。更に突起電極と配線端子との接続工程も任意であり、検知手段による突起当接面の検知工程前は異方性導電膜等を硬化する事なく、良好な当接を検知した場合は異方性導電膜を硬化して接続を行うものの、第５の実施の形態で述べた様に、位置ずれや軸ずれを検知した場合は、異方性導電膜を硬化せずに半導体装置を除去するのと同様に、導通不良や半導体装置の傾斜を検知した場合等にも、突起電極と配線端子とを接続する事無く直ちに半導体装置を除去する様にしても良い。
【００３４】
【発明の効果】
以上説明したように本発明によれば、ＣＯＧのフェースダウン方式において、突起の本体基板との当接面を本体基板裏面より検知する事により、本体基板上に形成される配線端子が不透明な材質であっても、配線端子に対する電極基板の当接状態を判別可能と成る。したがってプロービング等による導通検査を行う以前にその導通の良否検査が可能になり、更には検知された電極基板のずれや、半導体装置の傾きに応じて直ちに半導体装置の接続条件を調整し、あるいは当接不良の半導体装置を除去出来る事から、半導体装置の基板への接続精度の向上を図れ、接続時の歩留まりを向上出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の本体基板を示す一部省略斜視図である。
【図２】本発明の第１の実施の形態の液晶ドライバチップを電極基板側から見た斜視図である。
【図３】本発明の第１の実施の形態のＣＯＧボンダを示す概略構成図である。
【図４】本発明の第１の実施の形態の液晶ドライバチップの本体基板への実装状態を示す概略説明図である。
【図５】本発明の第１の実施の形態のダミーバンプを本体基板裏面から検知した一部平面図である。
【図６】本発明の第１の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【図７】本発明の第２の実施の形態の液晶ドライバチップを電極端子側から見た平面図である。
【図８】本発明の第３の実施の形態の液晶ドライバチップを電極端子側から見た平面図である。
【図９】本発明の第３の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【図１０】本発明の第４の実施の形態のダミーバンプを本体基板裏側から検知した一部平面図である。
【図１１】本発明の第４の実施の形態のダミーバンプと位置合わせバターンとのずれを示し（イ）はその位置ずれを示す概略説明図、（ロ）はその軸ずれを示す概略説明図である。
【図１２】本発明の第４の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【図１３】本発明の第５の実施の形態の液晶ドライバチップの接続工程を示すフローチャートである。
【符号の説明】
１０…本体基板
１１…液晶表示素子
１２…液晶ドライバチップ
１３…バンプ
１４…配線端子
１６…ダミーバンプ
１７…金属粒子
１８…ＣＯＧボンダ
２０…加熱加圧ツール
２１…ステージ
２２…位置合わせカメラ光学系
２４…下部カメラ光学系
Claims (7)
- 電子装置の配線端子を有する本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、
前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子への当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、この突起を前記本体基板にフェースダウンにて当接する工程と、
前記突起電極を前記配線端子に当接後であって接着前に、前記本体基板に当接された前記突起を前記当接面と反対の面から検知する工程とを具備する事を特徴とする半導体装置の実装方法。 - 電子装置の配線端子を有する透明な本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、
前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子への当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、導電性材料を含有する透明接着剤を介し前記突起を前記本体基板にフェースダウンにて当接する工程と、
前記本体基板及び前記突起間に介在される前記導電性材料の量を前記本体基板の当接面と反対の面から検知し、前記突起電極の前記電子装置との導通状態を検知する工程とを具備する事を特徴とする半導体装置の実装方法。 - 電子装置の配線端子を有する透明な本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、
前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子への当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、導電性材料を含有する透明接着剤を介し前記突起を前記本体基板にフェースダウンにて当接する工程と、
前記本体基板及び前記突起間に介在される前記導電性材料の量を前記本体基板の当接面と反対の面から検知し、前記突起電極の前記電子装置との導通状態を検知する工程と、
前記検知工程にて前記突起電極及び前記電子装置間の導通不良が検知された場合は、前記フェースダウン工程による当接位置を調整する工程とを具備する事を特徴とする半導体装置の実装方法。 - 前記突起電極を前記配線端子に当接後であって接着前に、前記突起電極の導通状態を検知し導通不良が検知された場合は前記半導体装置を除去する事を特徴とする請求項２又は請求項３のいずれかに記載の半導体装置の実装方法。
- 電子装置の配線端子を有する透明な本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、
前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子との当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、前記本体基板にフェースダウンにて当接する工程と、
前記本体基板が、突起との当接位置に前記突起先端と嵌合する中空のパターンを有し、前記突起先端と前記中空のパターンとの嵌合ずれを前記本体基板の当接面と反対の面から検知する事により前記突起の当接ずれを検知し、前記突起電極及び前記配線端子間の当接ずれを検知する工程とを具備する事を特徴とする半導体装置の実装方法。 - 電子装置の配線端子を有する透明な本体基板と、前記配線端子に対向して当接し前記電子装置と導通する突起電極を有する半導体装置とを具備する半導体装置の実装方法において、
前記半導体装置に更に前記突起電極と同一材質からなり前記突起電極の前記配線端子との当接時に前記本体基板に当接し前記電子装置と非導通の突起を設け、前記本体基板にフェースダウンにて当接する工程と、
前記本体基板が突起との当接位置に前記突起先端と嵌合する中空のパターンを有し、前 記突起先端と前記中空のパターンとの嵌合ずれを前記本体基板の当接面と反対の面から検知する事により前記突起の当接ずれを検知し、前記突起電極及び前記配線端子間の当接ずれを検知する工程と、
前記当接ずれを検知する工程にて前記突起電極及び前記配線端子間の当接ずれが検知された場合は、当接ずれ量を算出し前記フェースダウン工程による当接位置を前記当接ずれ量に応じて調整する工程とを具備する事を特徴とする半導体装置の実装方法。 - 前記突起電極を前記配線端子に当接後であって接着前に、前記突起電極の前記当接ずれを検知した場合は、前記半導体装置を除去する事を特徴とする請求項５又は請求項６のいずれかに記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15195296A JP3657696B2 (ja) | 1996-06-13 | 1996-06-13 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15195296A JP3657696B2 (ja) | 1996-06-13 | 1996-06-13 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031202A JP2000031202A (ja) | 2000-01-28 |
| JP3657696B2 true JP3657696B2 (ja) | 2005-06-08 |
Family
ID=15529800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15195296A Expired - Fee Related JP3657696B2 (ja) | 1996-06-13 | 1996-06-13 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657696B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11125837A (ja) * | 1997-10-22 | 1999-05-11 | Nanokkusu Kk | チップオンガラス液晶表示装置 |
| KR100531590B1 (ko) * | 2002-06-06 | 2005-11-28 | 알프스 덴키 가부시키가이샤 | 액정표시장치 및 액정표시장치의 제조방법 |
| JP4983591B2 (ja) * | 2007-12-21 | 2012-07-25 | オムロン株式会社 | 光学的検査方法および光学的検査装置 |
| JP2019179695A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法 |
-
1996
- 1996-06-13 JP JP15195296A patent/JP3657696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031202A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kristiansen et al. | Overview of conductive adhesive interconnection technologies for LCDs | |
| US7535522B2 (en) | Liquid crystal display and method of inspecting the same | |
| CN100390548C (zh) | 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板 | |
| US8378708B2 (en) | Inspecting method using an electro optical detector | |
| JP3323395B2 (ja) | フラットパネルディスプレイへのｉｃ部品の接合方法 | |
| TWI263825B (en) | Liquid crystal display device and its testing method | |
| JP4143666B2 (ja) | Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置 | |
| JPH10161079A (ja) | 液晶表示パネル及びその検査方法 | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JP3657696B2 (ja) | 半導体装置の実装方法 | |
| EP0568312A2 (en) | Semiconductor device with driver chip and methods of manufacture | |
| JP3133105B2 (ja) | 相互接続構体 | |
| WO1998010298A1 (fr) | Dispositif d'inspection d'un panneau d'affichage a cristaux liquides, procede d'inspection d'un panneau d'affichage a cristaux liquides et procede de fabrication d'un panneau d'affichage a cristaux liquides | |
| JP2002217237A (ja) | 平面表示装置 | |
| JPH0659269A (ja) | 液晶表示パネルユニットの電気接続の試験方法 | |
| JPH095381A (ja) | 液晶パネルと駆動回路素子の接続検査方法 | |
| US6961081B2 (en) | Positioning and inspecting system and method using same | |
| JP4774161B2 (ja) | 液晶装置 | |
| JP2000277574A (ja) | Ｌｓｉチップおよびその接合試験方法 | |
| JP2003249530A (ja) | 半導体素子の実装装置及びこの装置を使用した基板の位置合わせ方法 | |
| JPH08304846A (ja) | 液晶表示素子の検査装置 | |
| KR20030065131A (ko) | 액정 표시 장치 및 이의 제조시의 본딩 상태 측정 방법 | |
| JPH11191575A (ja) | フリップチップボンディング用部品、フリップチップボンディング確認用部品及びフリップチップボンディング方法 | |
| JP2004004373A (ja) | フレキシブル基板およびフレキシブル基板と液晶パネルの位置合わせ方法。 | |
| JPH03218473A (ja) | 表示パネル用プローブ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050310 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |