JP3649259B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3649259B2 JP3649259B2 JP10757996A JP10757996A JP3649259B2 JP 3649259 B2 JP3649259 B2 JP 3649259B2 JP 10757996 A JP10757996 A JP 10757996A JP 10757996 A JP10757996 A JP 10757996A JP 3649259 B2 JP3649259 B2 JP 3649259B2
- Authority
- JP
- Japan
- Prior art keywords
- power switching
- semiconductor power
- switching element
- inverter device
- mounting base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
半導体パワースイッチング素子を用いたインバータ装置における漏れ電流を抑制し、ラジオノイズを低減したインバータ装置に関する。
【０００２】
【従来の技術】
図４は従来の三相インバータ装置の回路構成を示す図、図５は従来のインバータ装置における半導体パワースイッチング素子の実装例を示す概要図である。
図４において、１１はダイオードで構成される整流回路部で、交流電源を整流して直流電圧に変換する。１２は平滑コンデンサであり、整流した直流電流の平滑、およびインバータ部１３からのリップル電流を吸収する。１３はインバータ部であり、ＩＧＢＴあるいはパワーＭＯＳＦＥＴと逆並列ダイオードからなる複数の半導体パワースィッチング素子で構成されている。１０は、これら整流回路部１１、平滑コンデンサ１２、インバータ部１３より成るインバータ装置である。１４は半導体パワースイッチング素子のドライブ回路、１５はインバータ部１３のための制御回路、１６はインバータ装置１０が駆動するモータである。
【０００３】
最近、インバータ装置を用いて駆動するモータから発生する騒音を低減するため、半導体パワースイッチング素子としては高速でＯＮ、ＯＦＦすることができるＩＧＢＴあるいはパワーＭＯＳＦＥＴを使用し、キャリア周波数を十数ＫHZとしている。
また、図５において、２０はインバータ装置の筐体の一部、２１は半導体パワースイッチング素子の取付台であり、冷却フィンと兼用して一体構成される。この取付台２１にはダイオードおよび複数の半導体パワースイッチング素子２２〜２５で構成された整流回路部１１およびインバータ部１３が取り付けられている。半導体パワースイッチング素子は、後述のように、その電極と冷却面とがセラミックスなどの絶縁材によって絶縁されている。取付台２１は半導体パワースイッチング素子２２〜２５からの熱を冷却フィン側ヘ効率よく伝達する必要があるため、一般に熱伝達率の高いアルミニウム系の材料が使用されている。また、取付台に一体構成した冷却フィンはインバータ装置の筐体２０のアース端子と接続され、接地線２６で模擬的に示すように大地に接地される。この接地は人体ヘの感電を防ぐために必要である。
【０００４】
図６は半導体パワースイッチング素子の実装の分解図で、同図の様に、取付台２１に取付けられる放熱板３１の上に基板３２を載せ、この基板３２の上に半導体のチップ３３を実装し、さらにターミナルホルダ３４およびケース３５を載せる。また、基板３２は熱伝導率の高い放熱板３１の上に接着した構成である。基板３２はセラミック板上に銅の回路板を張り合わせてあるため、チツプ３３、ターミナルホルダ３４と放熱板３１は電気的に絶縁されている。
従って、放熱板に接触する冷却フィン（取付台）と半導体パワースイッチング素子の間には絶縁材が存在することになり、静電容量すなはち浮遊容量が発生する。
【０００５】
【発明が解決しようとする課題】
ところが、従来技術では前述のように半導体パワースイッチング素子の取付台および冷却フィンは、半導体から発生する電力損失による温度上昇を低減するため、熱伝導度の高いアルミニウムあるいは、その合金を使用している。このアルミニウムあるいは、その合金は熱伝導率が高いと同時に電気抵抗が低い。
従って、半導体パワースイッチング素子のチップ３３と放熱板３１、および取付台２１との間には浮遊容量が発生する。また、各部を接続する配線と取付台との間にも同様に浮遊容量が発生する。半導体パワースイッチング素子が制御回路（図４参照）からの信号によって導通、非導通を繰り返すと、半導体パワースイッチング素子と取付台との間に高い電圧の変化（ｄＶ／ｄｔ）が発生し、この電圧の変化が原因となり、前記浮遊容量のために半導体チツプや配線などの導体から冷却フィンへ電流が流れる。この電流はｉ＝ｋＣ・ｄＶ／ｄｔで表わされる。Ｃは浮遊容量、ｋは定数である。
【０００６】
図７はインバータ装置が電源に接続されてモータを駆動する場合の使用例である。同図において、４４は電源トランスで二次側が接地線４３で接地されている。また、モータ１６もそのフレームが接地線４２で接地されている。ここで４１を浮遊容量Ｃとすると、実線４５あるいは４６で示す閉回路が構成され、半導体チップ→冷却フィン→浮遊容量Ｃ→接地線２６→大地→電源（回路４５）あるいはモータ１６の接地線４２から構成される電気回路（回路４６）を通って漏れ電流となる。この電流は図７の回路の各部から高周波数のラジオノイズを放射し、近接する計測器やラジオ受信器に電波障害を与える事がある。
そこで、本発明は、従来技術の上記問題に鑑み、半導体パワースイッチング素子と冷却フィン間の浮遊容量を低減し、あるいは冷却フィンとインバータの筐体との間の電気抵抗を高くして、高い電圧変化による漏れ電流を抑制して、ラジオノイズを低減することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題を解決するために、本発明は、接地される筐体内に複数の半導体パワースイッチング素子は、取付部を介して取付けられ、前記取付部は、誘電率が小さい高絶縁高熱伝導材料から構成され、前記半導体パワースイッチング素子にＯＮ、ＯＦＦ信号が印加され、その導通時間を可変することにより必要な電圧・電流が供給制御されるインバータ装置において、前記取付部は、冷却フィンを兼用しているものである。
【０００９】
【発明の実施の形態】
本発明について図面を参照しながら説明する。
図１は本発明の第１実施例を示す構成図である。この例は、冷却フィンを一体に構成した取付台が誘電率の小さい高熱伝導率高電気絶縁材料（例えば、窒化アルミニウム系セラミックス）を用いてなるインバータ装置である。図１において、複数の半導体パワースイッチング素子３は誘電率が小さく絶縁抵抗の高い取付台２の上に取り付けられる。また取付台には冷却フィンが一体に構成されている。従って、半導体パワースイッチング素子が、ＯＮ、ＯＦＦすることにより発生する高ｄＶ／ｄｔの電圧が半導体パワースイッチング素子のチツプと放熱板間に印加され、チップと放熱板間の浮遊容量Ｃによる電流ｉ＝ｋＣ・ｄＶ／ｄｔがチップから放熱板ヘ発生する。しかし、放熱板が取り付けられている取付台の電気抵抗が高く、誘電率が小さいために浮遊容量が小さい。したがって、この漏れ電流は小さく、接地線からのラジオノイズが低減される。
【００１０】
以上より、高ｄＶ／ｄｔによる漏れ電流は抑制され、また一方、上記の取付台は高熱伝導率という性質を持っているため、半導体パワースイッチング素子に発生した熱を効率よく冷却フィン部ヘ導き、半導体パワースイッチング素子と冷却フィン部間の温度差は極めて低くなる。
図２は本発明の第２実施例を示す構成図である。この例は、図２に示すように、半導体パワースイッチング素子を実装した取付台（冷却フィンを一体構成）をインバータ装置の筐体に取り付ける構成において、筐体１と取付台２との間に絶縁材料で作られたスペーサ４を挿入し、さらに絶縁材料で構成した取付けボルト５により取付台２と筐体１を接続する。また、大地ヘの接地は接地線２６により行う。
【００１１】
この構成方法によれば、半導体パワースイツチング素子と取付台との間の浮遊容量は変わらないが、取付台と筐体との間の電気抵抗が増加するため、漏れ電流の回路、例えば図７の回路４５あるいは４６の抵抗が大きくなり、漏れ電流が抑制され、ラジオノイズが減少する。
さらに、図３は本発明の第３実施例を示す構成図である。これは、図３に示すように、半導体パワースイチング素子３と冷却フィンを一体構成した取付台２の間に誘電率が小さく、熱伝導率が良い絶縁シート６を挿入した例である。図１と同様に浮遊容量が小さくなるため、漏れ電流が抑制され、従って、ラジオノイズが低減される。
【００１２】
【発明の効果】
以上述ベたように、本発明によれは、インバータの半導体パワースイッチング素子のＯＮ、ＯＦＦによる高ｄＶ／ｄｔが印加されても誘電率が小さい高絶縁材料の冷却フィンを使用するために浮遊容量が小さくなるため、漏れ電流を抑制することができる。従って、ラジオノイズを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す構成図
【図２】本発明の第２実施例を示す構成図
【図３】本発明の第３実施例を示す構成図
【図４】従来の三相インバータ装置の回路構成を示す図
【図５】従来のインバータ装置の半導体パワースイッチング素子の実装例を示す概要図
【図６】半導体パワースイッチング素子の実装の分解図
【図７】従来の三相インバータ装置の使用例での漏れ電流回路の形成を示す概念図
【符号の説明】
１ 筐体
２ 取付台（冷却フィン兼用）
３ 半導体パワースイッチング素子
４ スペーサ
５ ボルト
６ 絶縁シート
１０ インバータ装置
１１ 整流回路部
１２ 平滑コンデンサ
１３ インバータ部
１４ ドライブ回路
１５ 制御回路
１６ モータ
２０ 筐体
２１ 取付台（冷却フィン兼用）
２２〜２５ 半導体パワースイッチング素子
２６ 接地線
３１ 放熱板
３２ 基板
３３ 半導体チップ
３４ ターミナルホルダ
３５ ケース
４１ 浮遊容量
４２、４３ 接地線
４４ 電源トランス（二次側）
４５、４６ 漏れ電流回路
【発明の属する技術分野】
半導体パワースイッチング素子を用いたインバータ装置における漏れ電流を抑制し、ラジオノイズを低減したインバータ装置に関する。
【０００２】
【従来の技術】
図４は従来の三相インバータ装置の回路構成を示す図、図５は従来のインバータ装置における半導体パワースイッチング素子の実装例を示す概要図である。
図４において、１１はダイオードで構成される整流回路部で、交流電源を整流して直流電圧に変換する。１２は平滑コンデンサであり、整流した直流電流の平滑、およびインバータ部１３からのリップル電流を吸収する。１３はインバータ部であり、ＩＧＢＴあるいはパワーＭＯＳＦＥＴと逆並列ダイオードからなる複数の半導体パワースィッチング素子で構成されている。１０は、これら整流回路部１１、平滑コンデンサ１２、インバータ部１３より成るインバータ装置である。１４は半導体パワースイッチング素子のドライブ回路、１５はインバータ部１３のための制御回路、１６はインバータ装置１０が駆動するモータである。
【０００３】
最近、インバータ装置を用いて駆動するモータから発生する騒音を低減するため、半導体パワースイッチング素子としては高速でＯＮ、ＯＦＦすることができるＩＧＢＴあるいはパワーＭＯＳＦＥＴを使用し、キャリア周波数を十数ＫHZとしている。
また、図５において、２０はインバータ装置の筐体の一部、２１は半導体パワースイッチング素子の取付台であり、冷却フィンと兼用して一体構成される。この取付台２１にはダイオードおよび複数の半導体パワースイッチング素子２２〜２５で構成された整流回路部１１およびインバータ部１３が取り付けられている。半導体パワースイッチング素子は、後述のように、その電極と冷却面とがセラミックスなどの絶縁材によって絶縁されている。取付台２１は半導体パワースイッチング素子２２〜２５からの熱を冷却フィン側ヘ効率よく伝達する必要があるため、一般に熱伝達率の高いアルミニウム系の材料が使用されている。また、取付台に一体構成した冷却フィンはインバータ装置の筐体２０のアース端子と接続され、接地線２６で模擬的に示すように大地に接地される。この接地は人体ヘの感電を防ぐために必要である。
【０００４】
図６は半導体パワースイッチング素子の実装の分解図で、同図の様に、取付台２１に取付けられる放熱板３１の上に基板３２を載せ、この基板３２の上に半導体のチップ３３を実装し、さらにターミナルホルダ３４およびケース３５を載せる。また、基板３２は熱伝導率の高い放熱板３１の上に接着した構成である。基板３２はセラミック板上に銅の回路板を張り合わせてあるため、チツプ３３、ターミナルホルダ３４と放熱板３１は電気的に絶縁されている。
従って、放熱板に接触する冷却フィン（取付台）と半導体パワースイッチング素子の間には絶縁材が存在することになり、静電容量すなはち浮遊容量が発生する。
【０００５】
【発明が解決しようとする課題】
ところが、従来技術では前述のように半導体パワースイッチング素子の取付台および冷却フィンは、半導体から発生する電力損失による温度上昇を低減するため、熱伝導度の高いアルミニウムあるいは、その合金を使用している。このアルミニウムあるいは、その合金は熱伝導率が高いと同時に電気抵抗が低い。
従って、半導体パワースイッチング素子のチップ３３と放熱板３１、および取付台２１との間には浮遊容量が発生する。また、各部を接続する配線と取付台との間にも同様に浮遊容量が発生する。半導体パワースイッチング素子が制御回路（図４参照）からの信号によって導通、非導通を繰り返すと、半導体パワースイッチング素子と取付台との間に高い電圧の変化（ｄＶ／ｄｔ）が発生し、この電圧の変化が原因となり、前記浮遊容量のために半導体チツプや配線などの導体から冷却フィンへ電流が流れる。この電流はｉ＝ｋＣ・ｄＶ／ｄｔで表わされる。Ｃは浮遊容量、ｋは定数である。
【０００６】
図７はインバータ装置が電源に接続されてモータを駆動する場合の使用例である。同図において、４４は電源トランスで二次側が接地線４３で接地されている。また、モータ１６もそのフレームが接地線４２で接地されている。ここで４１を浮遊容量Ｃとすると、実線４５あるいは４６で示す閉回路が構成され、半導体チップ→冷却フィン→浮遊容量Ｃ→接地線２６→大地→電源（回路４５）あるいはモータ１６の接地線４２から構成される電気回路（回路４６）を通って漏れ電流となる。この電流は図７の回路の各部から高周波数のラジオノイズを放射し、近接する計測器やラジオ受信器に電波障害を与える事がある。
そこで、本発明は、従来技術の上記問題に鑑み、半導体パワースイッチング素子と冷却フィン間の浮遊容量を低減し、あるいは冷却フィンとインバータの筐体との間の電気抵抗を高くして、高い電圧変化による漏れ電流を抑制して、ラジオノイズを低減することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題を解決するために、本発明は、接地される筐体内に複数の半導体パワースイッチング素子は、取付部を介して取付けられ、前記取付部は、誘電率が小さい高絶縁高熱伝導材料から構成され、前記半導体パワースイッチング素子にＯＮ、ＯＦＦ信号が印加され、その導通時間を可変することにより必要な電圧・電流が供給制御されるインバータ装置において、前記取付部は、冷却フィンを兼用しているものである。
【０００９】
【発明の実施の形態】
本発明について図面を参照しながら説明する。
図１は本発明の第１実施例を示す構成図である。この例は、冷却フィンを一体に構成した取付台が誘電率の小さい高熱伝導率高電気絶縁材料（例えば、窒化アルミニウム系セラミックス）を用いてなるインバータ装置である。図１において、複数の半導体パワースイッチング素子３は誘電率が小さく絶縁抵抗の高い取付台２の上に取り付けられる。また取付台には冷却フィンが一体に構成されている。従って、半導体パワースイッチング素子が、ＯＮ、ＯＦＦすることにより発生する高ｄＶ／ｄｔの電圧が半導体パワースイッチング素子のチツプと放熱板間に印加され、チップと放熱板間の浮遊容量Ｃによる電流ｉ＝ｋＣ・ｄＶ／ｄｔがチップから放熱板ヘ発生する。しかし、放熱板が取り付けられている取付台の電気抵抗が高く、誘電率が小さいために浮遊容量が小さい。したがって、この漏れ電流は小さく、接地線からのラジオノイズが低減される。
【００１０】
以上より、高ｄＶ／ｄｔによる漏れ電流は抑制され、また一方、上記の取付台は高熱伝導率という性質を持っているため、半導体パワースイッチング素子に発生した熱を効率よく冷却フィン部ヘ導き、半導体パワースイッチング素子と冷却フィン部間の温度差は極めて低くなる。
図２は本発明の第２実施例を示す構成図である。この例は、図２に示すように、半導体パワースイッチング素子を実装した取付台（冷却フィンを一体構成）をインバータ装置の筐体に取り付ける構成において、筐体１と取付台２との間に絶縁材料で作られたスペーサ４を挿入し、さらに絶縁材料で構成した取付けボルト５により取付台２と筐体１を接続する。また、大地ヘの接地は接地線２６により行う。
【００１１】
この構成方法によれば、半導体パワースイツチング素子と取付台との間の浮遊容量は変わらないが、取付台と筐体との間の電気抵抗が増加するため、漏れ電流の回路、例えば図７の回路４５あるいは４６の抵抗が大きくなり、漏れ電流が抑制され、ラジオノイズが減少する。
さらに、図３は本発明の第３実施例を示す構成図である。これは、図３に示すように、半導体パワースイチング素子３と冷却フィンを一体構成した取付台２の間に誘電率が小さく、熱伝導率が良い絶縁シート６を挿入した例である。図１と同様に浮遊容量が小さくなるため、漏れ電流が抑制され、従って、ラジオノイズが低減される。
【００１２】
【発明の効果】
以上述ベたように、本発明によれは、インバータの半導体パワースイッチング素子のＯＮ、ＯＦＦによる高ｄＶ／ｄｔが印加されても誘電率が小さい高絶縁材料の冷却フィンを使用するために浮遊容量が小さくなるため、漏れ電流を抑制することができる。従って、ラジオノイズを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す構成図
【図２】本発明の第２実施例を示す構成図
【図３】本発明の第３実施例を示す構成図
【図４】従来の三相インバータ装置の回路構成を示す図
【図５】従来のインバータ装置の半導体パワースイッチング素子の実装例を示す概要図
【図６】半導体パワースイッチング素子の実装の分解図
【図７】従来の三相インバータ装置の使用例での漏れ電流回路の形成を示す概念図
【符号の説明】
１ 筐体
２ 取付台（冷却フィン兼用）
３ 半導体パワースイッチング素子
４ スペーサ
５ ボルト
６ 絶縁シート
１０ インバータ装置
１１ 整流回路部
１２ 平滑コンデンサ
１３ インバータ部
１４ ドライブ回路
１５ 制御回路
１６ モータ
２０ 筐体
２１ 取付台（冷却フィン兼用）
２２〜２５ 半導体パワースイッチング素子
２６ 接地線
３１ 放熱板
３２ 基板
３３ 半導体チップ
３４ ターミナルホルダ
３５ ケース
４１ 浮遊容量
４２、４３ 接地線
４４ 電源トランス（二次側）
４５、４６ 漏れ電流回路
Claims (1)
- 接地される筐体内に複数の半導体パワースイッチング素子は、取付部を介して取付けられ、前記取付部は、誘電率が小さい高絶縁高熱伝導材料から構成され、前記半導体パワースイッチング素子にＯＮ、ＯＦＦ信号が印加され、その導通時間を可変することにより必要な電圧・電流が供給制御されるインバータ装置において、
前記取付部は、冷却フィンを兼用していることを特徴とするインバ−タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10757996A JP3649259B2 (ja) | 1996-04-26 | 1996-04-26 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10757996A JP3649259B2 (ja) | 1996-04-26 | 1996-04-26 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298889A JPH09298889A (ja) | 1997-11-18 |
| JP3649259B2 true JP3649259B2 (ja) | 2005-05-18 |
Family
ID=14462753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10757996A Expired - Fee Related JP3649259B2 (ja) | 1996-04-26 | 1996-04-26 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3649259B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013027819A1 (ja) | 2011-08-25 | 2013-02-28 | 日産自動車株式会社 | 半導体モジュール |
| KR101380743B1 (ko) * | 2007-12-21 | 2014-04-03 | 삼성전자 주식회사 | 파워소자가 단락에 의해 파손되는 것을 방지할 수 있는전원공급장치 |
| DE102016213523A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches/ Elektrisches Gerät |
| DE102016213517A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches /Elektrisches Gerät |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005278384A (ja) * | 2004-02-24 | 2005-10-06 | Fuji Electric Systems Co Ltd | 半導体電力変換装置 |
| JP2009027840A (ja) * | 2007-07-19 | 2009-02-05 | Fuji Electric Device Technology Co Ltd | 電力変換装置 |
| JP5986854B2 (ja) * | 2012-09-07 | 2016-09-06 | 三菱重工業株式会社 | 半導体素子の絶縁取付け構造 |
| JP5939246B2 (ja) | 2013-12-26 | 2016-06-22 | 株式会社デンソー | 電子制御装置 |
| JP6511992B2 (ja) | 2015-06-30 | 2019-05-15 | オムロン株式会社 | 電力変換装置 |
| JP6447391B2 (ja) | 2015-06-30 | 2019-01-09 | オムロン株式会社 | 電力変換装置 |
| JP6489226B2 (ja) | 2015-09-24 | 2019-03-27 | アイシン・エィ・ダブリュ株式会社 | 車両用制御装置 |
| JP7434768B2 (ja) * | 2018-09-14 | 2024-02-21 | 富士電機株式会社 | 電子電気機器 |
| JP6583522B2 (ja) * | 2018-12-25 | 2019-10-02 | 富士電機株式会社 | 電子電気機器 |
| JP7318615B2 (ja) | 2020-09-11 | 2023-08-01 | トヨタ自動車株式会社 | 電力変換装置 |
| JP2024015807A (ja) * | 2022-07-25 | 2024-02-06 | マツダ株式会社 | インバータ |
-
1996
- 1996-04-26 JP JP10757996A patent/JP3649259B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380743B1 (ko) * | 2007-12-21 | 2014-04-03 | 삼성전자 주식회사 | 파워소자가 단락에 의해 파손되는 것을 방지할 수 있는전원공급장치 |
| WO2013027819A1 (ja) | 2011-08-25 | 2013-02-28 | 日産自動車株式会社 | 半導体モジュール |
| US8921998B2 (en) | 2011-08-25 | 2014-12-30 | Nissan Motor Co., Ltd. | Semiconductor module |
| DE102016213523A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches/ Elektrisches Gerät |
| DE102016213517A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches /Elektrisches Gerät |
| DE102016213517B4 (de) | 2015-08-18 | 2022-02-10 | Fuji Electric Co., Ltd. | Elektronisches /Elektrisches Gerät |
| DE102016213523B4 (de) | 2015-08-18 | 2022-03-24 | Fuji Electric Co., Ltd. | Elektronisches / Elektrisches Gerät |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298889A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649259B2 (ja) | インバータ装置 | |
| US6522544B1 (en) | Power module | |
| EP3723109A1 (en) | Dc link capacitor cooling system | |
| US7035106B2 (en) | Heat dissipation system for semiconductor device | |
| JPH10178151A (ja) | 電動機を制御する電力モジユール | |
| JP3555742B2 (ja) | 電子回路装置 | |
| AU2022200317B2 (en) | Electrical appliance arrangement having an electrical appliance which can be fastened to a support element, in particular a wall | |
| JP3791772B2 (ja) | 電力変換装置 | |
| US7567446B2 (en) | Power conversion apparatus including a rectifier circuit and an inverter circuit | |
| JP2008042124A (ja) | 半導体パワーモジュール | |
| KR100820513B1 (ko) | 회로 장치 | |
| JP2000092847A (ja) | コンデンサ付き半導体モジュール装置 | |
| US6295201B1 (en) | Bus bar having embedded switching device | |
| JP2023505240A (ja) | コンパクトな設計のインバータ | |
| JPH0719166Y2 (ja) | 電力変換装置の素子取付構造 | |
| EP1149419B1 (en) | Multi-chip module for use in high-power applications | |
| JPH08242575A (ja) | スイッチング電源装置 | |
| JP5034143B2 (ja) | パワー変換装置 | |
| JPS6342531Y2 (ja) | ||
| JP2008270528A (ja) | 半導体モジュールの構造 | |
| JP4385393B2 (ja) | プリント基板と放熱板との接続構造 | |
| JP2001169560A (ja) | 電力変換装置 | |
| JP2003258466A (ja) | 電力変換装置 | |
| JP2004007881A (ja) | 電力変換装置 | |
| JPH06106361A (ja) | 電解コンデンサ内蔵型溶接機の電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |