JP3641092B2 - クーロンブロッケード素子とその製造方法 - Google Patents
クーロンブロッケード素子とその製造方法 Download PDFInfo
- Publication number
- JP3641092B2 JP3641092B2 JP00289997A JP289997A JP3641092B2 JP 3641092 B2 JP3641092 B2 JP 3641092B2 JP 00289997 A JP00289997 A JP 00289997A JP 289997 A JP289997 A JP 289997A JP 3641092 B2 JP3641092 B2 JP 3641092B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- ultrathin
- coulomb blockade
- silicon layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、クーロンブロッケード現象を用いた素子とその製造方法に関するものである。
【0002】
【従来の技術】
微小トンネル接合における電子トンネリングのクーロンブロッケード現象は、1個の電子のトンネルがそれに伴う帯電エネルギーに起因する自由エネルギーの増大により抑制される現象である。このようなクーロンブロッケード現象を利用するクーロンブロッケード素子は、素子から流れ出るあるいは素子に蓄積する電流や電荷を単電子の単位で制御することが可能になるため、1素子当たりの消費電力が極めて小さく、更にデバイス面積も極めて小さいという特徴を有し、既存のシリコン系集積回路の集積化限界をはるかに上回る集積化が期待されている。そして、この素子の基本構造としては、単電子トランジスタ(Single Electron Transistor)や単電子メモリ(Single Electron Memory)が提案されている。
【0003】
従来のクーロンブロッケード素子は、主に、III−V族系の化合物半導体のヘテロ接合界面、あるいは薄層単結晶シリコン層に形成される2次元電子ガスを、その上に作製した電極による電界や半導体層の加工形状などによって島状に閉じ込めて、この島とその両端に形成された電極の間で電子をトンネルさせる構造で形成されていた。
図13は文献「フィジカル レビュー レター、65巻、771〜774頁、1990年」に開示されている従来のクーロンブロッケード素子を斜め上方から見た鳥かん図、図14はこのクーロンブロッケード素子の等価回路図である。71はn型GaAsからなる基板、72はAlGaAs層、73はGaAs層、74はGaAs層73上に形成された電極である。
【0004】
このようなクーロンブロッケード素子では、AlGaAs層72とGaAs層73のヘテロ界面に2次元電子ガスが形成される。そして、電極74に水平方向に細く絞ったくびれ75を設けることにより、この部分に量子サイズ効果によるポテンシャル障壁が形成され、これらに挟まれた領域76が電荷を閉じ込める伝導体島となる。
こうして、伝導体島76とソース電極77との間のポテンシャル障壁がトンネル容量Csとして作用し、伝導体島76とドレイン電極78との間のポテンシャル障壁がトンネル容量Cdとして作用し、図14のような等価回路を有する素子となる。
【0005】
このようなクーロンブロッケード素子を実用化するために、最も重要な課題の1つは動作温度であり、実用的な温度でクーロンブロッケード素子を動作させるためには、素子の中核であり電子溜となる伝導体島をnmスケールで形成することと、数aF(1aFは10-18 F)という極めて小さい容量を持ったトンネル障壁を形成することが必要となる。これは、これらが大きくなると、単電子の帯電エネルギーが熱エネルギーに埋もれてしまい、クーロンブロッケード現象が観測できなくなるからである。
【0006】
しかし、図13のクーロンブロッケード素子では、電極74において間隔が最も狭くなっているくびれ75の幅(図13左右方向)が伝導体島76の幅より十分小さいことが必要なので、くびれ75を電子ビームリソグラフィで作製しようとすると、島76の大きさはリソグラフィの限界で決まる最小寸法よりはるかに大きくならざるを得ない。
したがって、このクーロンブロッケード素子は、1K以下の極めて低い温度でしか動作しないことになる。
【0007】
さらに、このような構造では、単一のクーロンブロッケード素子を形成することは容易であるが、これを連結して動作させるときに自由度が小さいという問題がある。すなわち、伝導体島76の周囲を電極74で囲う必要が生じるので、電極配置に制限が生じ、複数の伝導体島を高密度に集積したり、複数の伝導体島を連結して多様な素子を作製したりするには極めて不利である。
【0008】
また、2次元単結晶シリコン層を加工して島状に閉じ込めるクーロンブロッケード素子(特願平7−275544号)では、基板シリコン81、埋め込み酸化膜82、上層シリコン層83からなるSOIウエハ(SIMOXや張り付けウエハ等がある)を用い、シリコン層83を細線部90と細線部90よりも幅の広い電極部91、92を有する形状に加工する。次に、このウエハを熱酸化すると、パターン形状に依存した酸化が生じ、電極部91、92の細線部近傍におけるシリコン層83が細線部90のシリコン層83よりも薄くなる現象が生じる。この現象を利用して、薄くなった部分をトンネル容量とし、細線部90を小さなシリコン島に変えるものである。
【0009】
この手法は、電極部91、92にトンネル容量を介して接続された極めて小さなシリコン島を自動的に形成することができる点と、高い動作温度が得られる点で優れているが、図15の構造から明らかなように、電極部91、92の構造が細線部90より幅広にならざるを得ないので、島を高密度に集積化することが困難であると共に、島間を接近させることも難しいという問題がある。
【0010】
【発明が解決しようとする課題】
以上のように従来の方法では、室温で動作するようなクーロンブロッケード素子を実現することができないという問題点があった。また、伝導体島を高密度に集積化することが困難で、島間を接近させることも難しく、伝導体島を複数有する多様な素子を作り出すことができないという問題点があった。
本発明は、上記課題を解決するためになされたもので、高い温度で動作することができる、多様な連結構造のクーロンブロッケード素子を実現することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、請求項1に記載のように、絶縁膜上にシリコン層が形成された基板上において、シリコン層が、電荷を閉じ込めるための伝導体島となる極薄部と、この極薄部に接続するように形成された、前記極薄部より膜厚が厚い少なくとも2つの電極部とを有し、前記シリコン層の膜厚方向に対して平行でかつ前記2つの電極部と前記極薄部とが配列される方向に対して垂直な断面において、前記電極部の上端又は下端のどちらか一方が前記極薄部の上端と下端の中間に位置し、かつ前記電極部の左端又は右端のどちらか一方が前記極薄部の左端と右端の中間に位置するようにしたものである。
このように電極部の上端又は下端のどちらか一方が極薄部の上端と下端の中間に位置し、かつ電極部の左端又は右端のどちらか一方が極薄部の左端と右端の中間に位置するように形成することにより、極薄部と電極部の境界に極薄部よりも幅が狭く厚さの薄いシリコンが形成される。その結果、極薄部の両端に極薄部よりエネルギーの高いトンネル障壁が形成され、極薄部に伝導体島が形成される。
【0012】
また、請求項2に記載のように、極薄部との間に容量を設けるための空間又は前記絶縁膜とは別の絶縁膜を隔てて形成されたゲート電極を有するものである。このような構成により、空間又は絶縁膜による容量を介して伝導体島となる極薄部とゲート電極が接続される。
また、請求項3に記載のように、前記絶縁膜とは別の絶縁膜を挟んで形成された複数の前記極薄部を有するものである。このように複数の極薄部を絶縁膜を挟んで並べることにより、容量を介した伝導体島の連結構造が形成される。
【0013】
また、請求項4に記載のように、絶縁膜上にシリコン層が形成された基板上において、シリコン層を、電荷を閉じ込めるための伝導体島となる極薄部、及び前記極薄部とつながる、前記極薄部より膜厚が厚い少なくとも2つの電極部を有する形状に加工する工程と、シリコン層を熱酸化する工程とを有し、前記シリコン層の膜厚方向に対して平行でかつ前記2つの電極部と前記極薄部とが配列される方向に対して垂直な断面において、前記電極部のシリコン領域の上端又は下端のどちらか一方が前記極薄部のシリコン領域の上端と下端の中間に位置し、かつ前記電極部のシリコン領域の左端又は右端のどちらか一方が前記極薄部のシリコン領域の左端と右端の中間に位置するように、前記シリコン層を熱酸化する工程によって形成するようにしたものである。熱酸化により極薄部のシリコン領域と電極部のシリコン領域が左右、膜厚方向にずれるため、極薄部のシリコン領域と電極部のシリコン領域の境界に極薄部のシリコン領域よりも幅が狭く厚さの薄いシリコンが自動的に形成される。
また、請求項5に記載のように、熱酸化前の前記極薄部の膜厚は5nm以下であり、前記シリコン層を熱酸化する工程は、平坦なシリコン表面を熱酸化した場合に形成される酸化膜厚が10nm以上となるような条件で前記シリコン層を熱酸化するようにしたものである。
【0014】
【発明の実施の形態】
実施の形態の1.
図1(a)は本発明の第1の実施の形態を示すクーロンブロッケード素子の鳥瞰図である。
まず、このクーロンブロッケード素子の製造工程について説明する。最初に、図示しないシリコン等の基板の上にシリコン酸化膜等からなる絶縁膜1を形成し、この絶縁膜1上にシリコン層2を形成する。
【0015】
この絶縁膜1、シリコン層2については、例えば単結晶シリコン基板中に酸素を注入して酸化膜を形成したSIMOX(Separation by IMplanted OXygen)基板やシリコン酸化膜と単結晶シリコン層を張り付けた張り付け基板等のSOI(Silicon On Insulator)基板を用いて、基板シリコン上に配置された埋め込み酸化膜を絶縁膜1とし、埋め込み酸化膜上に配置された上層シリコン層をシリコン層2とすればよい。
【0016】
続いて、リソグラフィーとエッチング等の手法により、シリコン層2を極薄部3と、この極薄部3よりも膜厚が厚い、ソース側電極部4及びドレイン側電極部5とを有する形状に加工する。
ここで、図1(a)のクーロンブロッケード素子を図1(b)に示すようにI−I線で切断した断面図を図2(a)に示し、II−II線で切断した断面図を図2(b)に示す。
【0017】
このようなシリコン層2の加工は、初めにシリコン層2を幅(図1、図2左右方向)の狭い細線形状に加工した後に、レジスト、絶縁膜等をマスクにエッチングして極薄部3を形成してもよいし、逆に、シリコン層2の一部をエッチングして極薄部3を形成した後に、シリコン層2を細線形状に加工してもよい。
なお、本実施の形態では、極薄部3と電極部4,5による段差の側壁(つまり、極薄部3とつながる電極部4,5の側壁)が斜面になっているが、垂直な段差でも構わない。
【0018】
次に、このような構造を酸素や水蒸気を含む雰囲気中で熱酸化する。熱酸化後のクーロンブロッケード素子を図1(b)のI−I線で切断した断面図を図2(c)に示し、II−II線で切断した断面図を図2(d)に示す。
熱酸化を行うと、シリコン層2は、その上面に形成される熱酸化膜を通しての酸化剤(酸素や水)の拡散により、上面から酸化され、シリコン層2そのものを通しての酸化剤の拡散や絶縁膜1を通しての酸化剤の拡散により、側面あるいは下面からも酸化される。
【0019】
このとき、酸化剤の拡散量はエッジからの距離(あるいは距離の2乗)に反比例するので、酸化剤の拡散に伴う酸化は、エッジからの距離が近いほど促進される。ただし、シリコン層2の左右の両エッジ近傍においては、熱酸化によって形成された酸化膜の体積膨張に伴う応力の蓄積により酸化剤濃度が低下するため、酸化速度が抑制される。特に、極薄部3のように極めて薄い領域の左右のエッジでは、膜厚が厚い電極部4,5よりも上記酸化抑制効果を強く受ける。
【0020】
したがって、熱酸化前のシリコン膜厚が薄い極薄部3では、上面及び下面からの酸化によって中央部が完全に酸化しつくされ、左右のエッジ近傍のみにシリコン領域11が残る(図2(c))。
【0021】
一方、熱酸化前のシリコン膜厚が厚い電極部4では、その膜厚のために左右のエッジへの応力集中が緩和される。これにより、電極部4では、左右のエッジ近傍においても中央部と同程度の酸化が進行し、図2(d)に示すようなシリコン領域12が残る。また、電極部5においても、同様にしてシリコン領域13が残る。
【0022】
ここで、熱酸化後に残ったシリコン領域を表すために、熱酸化後のシリコン層の平面図を図3(a)に示し、図2(c)と図2(d)を重ねた断面図を図3(b)に示す。なお、図3(a)では、絶縁膜1を省略しており、また梨地の部分はシリコンが残った領域を示している。
極薄部3に残ったシリコン領域11と電極部4,5に残ったシリコン領域12,13との境界部20には、極薄部3に残ったシリコン領域11よりも幅が狭く厚さの薄いシリコン領域が形成されている。
【0023】
これは、極薄部3に残ったシリコン領域11と電極部4,5に残ったシリコン領域12,13の位置がずれていることに起因している。つまり、極薄部3では、左右のエッジ近傍にシリコン領域11が残るのに対し、電極部4,5では、シリコン層が中心部に向かって後退してシリコン領域12,13が残る。これにより、左右方向の位置ずれが生じている。
【0024】
また、極薄部3の左右のエッジ近傍では、上述した応力の集中により、下面からの酸化が抑制されるのに対し、電極部4,5では、下面からの酸化によりシリコン層が中心部に向かって上方に後退する。これにより、膜厚方向の位置ずれが生じている。
【0025】
こうして、シリコン領域11とシリコン領域12,13が左右方向及び膜厚方向にずれているため、シリコン領域11とシリコン領域12,13との境界部20には、必然的にシリコン領域11よりも幅が狭く厚さの薄いシリコン領域が形成される。
【0026】
以上のような熱酸化を施した後に、絶縁膜1上の極薄部3の両脇に、多結晶シリコン等からなるゲート電極6を形成する(図3(a)では、左側のゲート電極6のみを表しているが、右側には、このゲート電極と左右を反転させた電極を形成すればよい)。
【0027】
次いで、このような構造の上に、シリコン酸化膜等の絶縁膜を形成した後に、シリコン領域12,13上の絶縁膜の一部に電極用の窓をあけ、この部分にアルミニウム、タングステン又はチタン等からなる金属を引き出し電極に用いてソース電極、ドレイン電極を形成する。これで、クーロンブロッケード素子の製造工程が終了する。
【0028】
前述のように、極薄部3のシリコン領域11よりも境界部20のシリコン領域が薄くなると、この薄くなった領域のシリコンの伝導帯が量子化されることにより、基底エネルギーがシリコン領域11よりも大きくなる。このため、シリコン領域11中の電子から見ると、シリコン領域11は両端をエネルギー障壁で挟まれ、あたかも孤立した島のようになる。
【0029】
図4はこの様子を模式的に示すエネルギーバンド図、図5は本実施の形態のクーロンブロッケード素子の等価回路図である。
本実施の形態のクーロンブロッケード素子は、後述のように、単電子トランジスタ(以下、SETという)が2つあって、これらSETのシリコン島が容量で接続されたものとなっている。図4では、これらSETのうち一方のみを記載するものとし、また伝導帯についてのみ記載している。
【0030】
境界部20に形成された薄いシリコン領域は、上記基底エネルギーの増加により、図4のようなポテンシャル障壁(トンネル障壁)30となる。この2つのポテンシャル障壁30が極薄部3のシリコン領域11に電荷を閉じ込める作用をすると共に、トンネル容量Cs(ソース側容量)、Cd(ドレイン側容量)として作用する。こうして、極薄部3に残ったシリコン領域11が微小シリコン島(伝導体島)となる。
また、このシリコン島には、ゲート電極6とシリコン領域11との間の絶縁膜によるゲート容量Cgを介してゲート電極6が接続されている。
【0031】
このようなクーロンブロッケード素子では、ソース側電極部4とドレイン側電極部5間に小さな電圧を印加して、ゲート電圧を増加させると、ソース・ドレイン間のコンダクタンスが周期的に増減する。
この動作を図4を用いて説明すると、シリコン島が小さい容量で囲まれているため、電子1個が島に入ることによるエネルギー増加分が大きくなって、シリコン島にエネルギー準位ができる(図4では、クーロンギャップの上下にある2つの準位のみを示す)。
【0032】
ゲート電極6に印加するゲート電圧Vgを変化させると、ゲート電極6と島との容量的な接続により、このエネルギー準位が一定のギャップを保ったまま上下する。そして、ソース・ドレイン間の電圧Vdがこのクーロンギャップより小さいときに、ギャップ内にソース、ドレインの準位が入ると、ソース・ドレイン間に電流が流れないブロッケード状態となる。
また、ソース・ドレインのエネルギー準位の間にシリコン島の準位の何れかが入ると、この準位を介してソースからドレインに電流が流れる状態となる。
【0033】
よって、あるゲート電圧ではブロッケードの効果でシリコン島内の電子個数がn(整数)個で安定になり、電流が流れない(コンダクタンスが小さい)が、ゲート電圧が増加すると、ブロッケードが破れもう1個電子が増えることが可能になる。この領域にゲート電圧が入ると、シリコン島内の電子数がn個とn+1個の両方の値がとれるので、電子が1個シリコン島に入り、次に1個出ていく(島内の電子数はn個とn+1個の間を往復する)ことで電流が流れるようになり、コンダクタンスが増大する。つまり、ゲート電圧Vgを変化させると、この2つの状態が交互に現れるので、ソース・ドレイン間のコンダクタンスが脈動する。
【0034】
このコンダクタンスの脈動は、絶対零度以外の温度では、熱エネルギーでぼやけてしまう。高い温度までコンダクタンスの振動を観測できるようにする、すなわち高い動作温度を確保するためには、シリコン島を取り巻く総容量をCtotal (=Cg+Cs+Cd+Cc)としたとき、温度Tによる熱揺らぎkT(kはボルツマン定数)が島の1電子のチャージングエネルギーe2 /2Ctotal より十分小さいことが必要とされる。
したがって、高い動作温度を確保するためにはCtotal を小さくする必要があり、これはシリコン島の大きさを小さくすることと等価である。
【0035】
後述のように、熱酸化前の極薄部3の厚さは、5nm以下であるから、極薄部3に残ったシリコン領域11の厚さはそれ以下となり、またシリコン領域11の幅(図3(a)左右方向)は、10nm程度となる。
したがって、極薄部3の長さ(図3(a)上下方向)を20nm以下程度とすれば、極めて小さなシリコン島ができることになり、室温においてもクーロンブロッケード効果を発現させることが可能となる。
【0036】
また、本実施の形態では、極薄部3の左右のエッジ近傍にそれぞれシリコン島が形成されるので、熱酸化前のシリコン層2の幅を狭くして両シリコン島を接近させれば、2つのシリコン島がその間の酸化膜による容量Ccで結合された連結構造型のクーロンブロッケード素子を実現することができる。図5の等価回路図は、この場合のものである。このような連結構造型クーロンブロッケード素子を実現するには、熱酸化前のシリコン層2の幅を50nm程度以上とすればよい。また、シリコン島を1つにする場合には、50nmより狭くすればよい。
【0037】
以上のような構造が形成される極薄部3の膜厚はある範囲に限定される。熱酸化前の極薄部3の膜厚が厚すぎると、左右のエッジでの応力集中が緩和されるため、上記のようなシリコン領域11が形成されなくなり、シリコン領域12の形状に近づく。
【0038】
図6はクーロンブロッケード振動(上述のコンダクタンスの脈動)の発現率と熱酸化前のシリコン膜厚の関係を熱酸化量をパラメータとして示した図である。図中のパラメータ5nm,10nm,15nmは、熱酸化量を平坦なシリコン表面を酸化した場合に形成される酸化膜の膜厚で表示したものである。
【0039】
図6から分かるように、酸化膜厚が平坦面において5nmとなる条件で熱酸化を行った場合、クーロンブロッケード振動の発現率が悪くなる。これは、熱酸化量が少ないために、極薄部3において応力があまり発生していないためである。
これに対して熱酸化量が10nm、15nmの場合は、シリコン膜厚が5nm以下の範囲でクーロンブロッケード振動がよく発現するようになる。
したがって、熱酸化前の極薄部3の膜厚を5nm以下とし、平坦なシリコン表面を熱酸化した場合に形成される酸化膜厚が10nm以上となるような条件でシリコン層2を熱酸化すればよい。
【0040】
なお、上記発現率は、同一のクーロンブロッケード素子を複数作製して、40Kの温度で測定したときに、クーロンブロッケード振動が発現するかどうかの平均を求めたものであり(例えば、同一の素子を10個作製して、5個の素子でクーロンブロッケード振動が発現した場合の発現率は0.5である)、図6の横軸のシリコン膜厚は、数十μmの水平面内での平均的なシリコン膜厚である。
【0041】
同一条件で素子を作製したにも拘わらず、クーロンブロッケード振動が発現するものと発現しないものがあるのは、各素子のシリコン島の膜厚に揺らぎが存在するからである。
基板上に同一の素子を多数作製しようとしても、現在のSOI基板では上層のシリコン層の厚さが広い範囲にわたって原子のオーダーで均一なものを手に入れるのは難しく、例えば、図6の測定に用いた基板では、シリコン膜厚の揺らぎが水平方向に10μm程度の周期で存在し、その大きさは標準偏差で0.7nm程度である。
【0042】
実際のシリコン島のサイズは数十nmのオーダーであるので、その中での膜厚の揺らぎは無視できるが、素子ごとには±1nmの揺らぎをもつことになる。
そこで、図6では、クーロンブロッケード振動が発現するかどうかを複数の素子に関して測定して、その平均値を求め、クーロンブロッケード振動とシリコン膜厚との関係を求めている。
【0043】
つまり、膜厚の揺らぎがない場合は、各素子の特性は同一となり、特定のシリコン膜厚に対してはクーロンブロッケード振動が発現するかしないかの何れか一方となる(上記の発現率で言えば、発現率が「1」か「0」かのどちらかのみとなる)。
【0044】
以上のように、本発明によれば、トンネル障壁となるシリコン層のくびれをリソグラフィーの限界寸法よりも遥かに小さい幅と厚さで実現することができる。また、極薄部3、電極部4,5の幅及び膜厚と、熱酸化条件とにより、このくびれの形成を制御することができる。すなわち閉じ込めポテンシャルの大きさとトンネル容量の大きさを調節することができるので、シリコン島を取り巻く容量を小さくすることができる。
【0045】
また、熱酸化技術は、シリコンLSI加工技術の中でも特に制御性、再現性に優れているので、本発明のクーロンブロッケード素子の構造を制御性、再現性良く実現できる。
また、シリコン島11の厚さは熱酸化によって極薄部3より薄くなり、シリコン島11の幅は10nm程度となり、さらにシリコン島11の長さ(極薄部3の長さ)は、くびれの大きさと無関係に設定できるため、これを短くすることによって、シリコン島をリソグラフィーの限界寸法よりも小さくすることができる。その結果、室温で動作するようなクーロンブロッケード素子を実現することができる。
【0046】
実施の形態の2.
図7は本発明の他の実施の形態を示すクーロンブロッケード素子の平面図であり、図7(a)は熱酸化前のシリコン層の平面図、図7(b)は熱酸化後のシリコン層の平面図である。図7(b)において、梨地の部分はシリコンが残っている領域を示す。
【0047】
本実施の形態では、絶縁膜(不図示)上のシリコン層を、左右非対称で膜厚が極薄部3と同じ極薄部3aと、左右非対称で膜厚が電極部4,5と同じ電極部4a,5aを有する形状に加工する。このとき、極薄部3aの短い方(右側)の長さを20nm程度以下とし、長い方(左側)の長さをこれより長くする。
このような構造を実施の形態の1と同様に熱酸化すると、シリコン島を1個にすることができる。
【0048】
これは、熱酸化を行うと、実施の形態の1と同様に極薄部3aにシリコン領域11a,14が残り、電極部4a,5aにシリコン領域12a,13aが残るが、長い方のエッジ(左側)に残るシリコン領域14の容量がその長さのために大きくなり、室温でクーロンブロッケード効果が得られなくなるからである。
【0049】
実施の形態の3.
図8は本発明の他の実施の形態を示すクーロンブロッケード素子の平面図であり、図8(a)は熱酸化前のシリコン層の平面図、図8(b)は熱酸化後のシリコン層の平面図である。図8(b)において、梨地の部分はシリコンが残っている領域を示す。
【0050】
本実施の形態では、絶縁膜(不図示)上のシリコン層を、突出部を有し膜厚が極薄部3と同じ極薄部3bと、膜厚が電極部4,5と同じ電極部4b,5bを有する形状に加工する。このとき、極薄部3bの短い方(右側)の長さを20nm程度以下とし、長い方(左側)の長さをこれより長くし、突出部の長さと突出量をそれぞれ10〜20nm程度とする。
【0051】
このような構造を実施の形態の1と同様に熱酸化すると、電極部4b,5bにはシリコン領域12b,13bが残る。
一方、極薄部3bでは、右側のエッジ近傍に実施の形態の1と同様のシリコン領域11bが残るが、左側のエッジ近傍については複数のシリコン領域15〜17に分断されてシリコンが残る。
【0052】
これは、突出部の根元にある角部21をシリコン層の外側から見ると、シリコンが270°の広がりを有するため、シリコンが90°若しくは180°の広がりを有する他の部分と比べて、酸化による応力の集中が小さく、酸化が進みやすいからである。
【0053】
よって、外側から見てシリコンが180°の広がりを有する箇所に残るシリコン領域15,16と、シリコンが90°若しくは180°の広がりを有する突出部に残るシリコン領域17との間に位置する、角部21では、シリコンが完全に酸化しつくされる。
こうして、3つのシリコン島15〜17が容量によって連結されたクーロンブロッケード素子を実現することができる。
【0054】
このとき、シリコン領域15,12bの境界部とシリコン領域16,13bの境界部にそれぞれ形成される薄いシリコン領域は、実施の形態の1と同様にトンネル容量(トンネル障壁)となる。
【0055】
一方、シリコン領域15,17間の熱酸化膜とシリコン領域16,17間の熱酸化膜は、熱酸化量が少ない場合はトンネル性絶縁膜(つまり、トンネル容量として作用する)となり、熱酸化量が多い場合は完全絶縁膜(容量として作用する)となる。
【0056】
なお、ここでは角部21が完全に熱酸化しつくされるとしているが、極めて薄いシリコン領域が残る形でもよく、この場合は残ったシリコン領域がトンネル容量となる。
また、本実施の形態のように、突出部を形成しなくても、加工揺らぎを利用すれば、シリコン島の連結構造を実現することができる。
【0057】
また、熱酸化を行ってシリコン島を形成した後に、このシリコン島の上に多結晶シリコン等からなるゲート電極を形成して、このゲート電極への電圧印加により、片方の島のみを断線状態とすることも可能である。
また、リソグラフィーとエッチング等の手法を用いて、シリコン島を切断してもよい。
【0058】
実施の形態の4.
図9は本発明の他の実施の形態を示すクーロンブロッケード素子の平面図であり、図9(a)は熱酸化前のシリコン層の平面図、図9(b)は熱酸化後のシリコン層の平面図である。図9(b)において、梨地の部分はシリコンが残っている領域を示す。
【0059】
本実施の形態では、実施の形態の2と同様のシリコン層を絶縁膜(不図示)上に2つ並べて配置している。つまり、シリコン層を、左右非対称で膜厚が極薄部3と同じ極薄部3c、および左右非対称で膜厚が電極部4,5と同じ電極部4c,5cを有する形状と、左右非対称で膜厚が極薄部3と同じ極薄部3d、および左右非対称で膜厚が電極部4,5と同じ電極部4d,5dを有する形状とに加工する。
【0060】
このとき、極薄部3c,3dの短い方(3cでは右側、3dでは左側)の長さを20nm程度以下とし、長い方(3cでは左側、3dでは右側)の長さをこれより長くする。
このような構造を実施の形態の1と同様に熱酸化すると、電極部4c,5c,4d,5dにはそれぞれシリコン領域12c,13c,12d,13dが残り、極薄部3c,3dにはシリコン領域11c,11dが残る。
【0061】
なお、極薄部3cの左側のエッジには、シリコン領域12c,13cとつながるシリコン領域が図7(b)の領域14と同様に残るが、このシリコン領域は、熱酸化後にリソグラフィーとエッチング等の手法により途中で分断され、シリコン領域12c,13cの接続が切断されるため、不図示としている。これは、極薄部3dの右側のエッジに残るシリコン領域についても同様である。
【0062】
次いで、極薄部3c,3d上に、多結晶シリコン等からなるゲート電極6c,6dをそれぞれ形成する。
以上のようなクーロンブロッケード素子の等価回路を図10に示す。シリコン領域11c,12cの境界部とシリコン領域11c,13cの境界部にそれぞれ形成された薄いシリコン領域は、実施の形態の1と同様にトンネル障壁となり、それぞれトンネル容量Cs1、Cd1として作用する。こうして、シリコン領域11cがシリコン島となる。
【0063】
また、シリコン島11cには、熱酸化膜によるゲート容量Cg1を介してゲート電極6cが接続されている。
同様に、シリコン領域11d,12dの境界部とシリコン領域11d,13dの境界部にそれぞれ形成された薄いシリコン領域がトンネル障壁となり、それぞれトンネル容量Cs2、Cd2として作用する。これにより、シリコン領域11dがシリコン島となる。このシリコン島11dには、熱酸化膜によるゲート容量Cg2を介してゲート電極6dが接続されている。
【0064】
そして、このような2つのSETのシリコン島11c,11dは、その間に形成された熱酸化膜による容量Cc1で接続されている。
なお、本実施の形態では、左右非対称な極薄部を有するシリコン層について説明したが、左右対称なシリコン層によっても同様の連結構造型のSETが製作できることは言うまでもない。
【0065】
実施の形態の5.
図11は本発明の他の実施の形態を示すクーロンブロッケード素子の平面図であり、図11(a)は熱酸化前のシリコン層の平面図、図11(b)は熱酸化後のシリコン層の平面図である。図11(b)において、梨地の部分はシリコンが残っている領域を示す。
【0066】
本実施の形態では、絶縁膜(不図示)上のシリコン層を、膜厚が極薄部3と同じ極薄部3eと、膜厚が電極部4,5と同じ電極部4e,5eと、縦横の大きさが10nm〜20nm程度で膜厚が電極部4,5と同じ厚膜領域部7とを有する形状に加工する。
【0067】
このような構造を熱酸化すると、極薄部3eにはシリコン領域11e,11fが残り、電極部4e,5eにはシリコン領域12e,13eが残り、厚膜領域部7にはシリコン領域18が残る。
【0068】
なお、厚膜領域部7では、その厚さにより電極部4e,5eと同様の熱酸化が生じる。また、極薄部3eの左側のエッジには、シリコン領域12e,13eとつながるシリコン領域(不図示)が残るが、このシリコン領域は、実施の形態の4と同様にリソグラフィーとエッチング等の手法によって途中で分断される。
そして、厚膜領域部7の隣に、多結晶シリコン等からなるゲート電極6eを形成する。
【0069】
以上のようなクーロンブロッケード素子の等価回路を図12に示す。シリコン領域11e,12eの境界部と、シリコン領域11e、18の境界部にそれぞれ形成された薄いシリコン領域は、実施の形態の1と同様にトンネル障壁となり、それぞれトンネル容量Cs3、Cs4として作用する。また、シリコン領域11f,13eの境界部と、シリコン領域11f、18の境界部にそれぞれ形成された薄いシリコン領域も、同様にトンネル障壁となり、それぞれトンネル容量Cd3、Cd4として作用する。こうして、シリコン領域11e,18,11fがシリコン島となる。
【0070】
また、シリコン島18には、熱酸化膜によるゲート容量Cg3を介してゲート電極6eが接続されている。
こうして、3つのシリコン島が直列に並んだ連結構造型のクーロンブロッケード素子が実現できる。図12の等価回路は、公知のクーロンブロッケード素子の1つである単電子ターンスタイルに相当する。
【0071】
次に、このような等価回路を有するクーロンブロッケード素子の動作を説明する。まず、電極部4e,5eに残ったシリコン領域12e,13e間に電圧(領域12eが正、領域13eが負)の電圧を印加しておく。このような状態で、ゲート電極6eに電圧を印加すると、容量Cg3を介した接続によりシリコン島11e,18,11fのエネルギー準位が上下する。
【0072】
すなわち、ゲート電極6eに負の電圧を印加すると、シリコン島11e,18,11fの準位が下がり(なお、ここでのエネルギー準位が下がるとは、正孔から見た場合のものなので、電子のエネルギーとしては上がることになる)、負電圧の増大によりシリコン島11eの準位がソース電極領域12eの準位以下になった時点で、領域12e中の正孔がシリコン島11eへ移動し、更により準位の低いシリコン島18へ移動する。
【0073】
続いて、ゲート電極6eに正の電圧を印加すると、シリコン島11e,18,11fの準位が上がり、正電圧の増大によりシリコン島11fの準位がシリコン島18の準位以下になった時点で、シリコン島18の正孔がシリコン島11fへ移動し、更により準位の低いドレイン電極領域13eへ移動する。
こうして、ゲート電極6eに交流電圧を印加することにより、この交流電圧の1周期分で、正孔1個をソース電極領域12eからシリコン島11e,18,11fを経由してドレイン電極領域13eへ輸送することが可能となる。
【0074】
以上の実施の形態では、厚さの異なるシリコン層を熱酸化する過程で形成される狭く薄いシリコン領域をトンネル障壁としたが、このトンネル障壁を酸化膜で代用させることも可能である。
つまり、熱酸化の量を増やして、極薄部と電極部の境界のシリコンを完全に酸化しつくし、この境界部をトンネル伝導性の酸化膜とすればよい。
【0075】
この場合の特徴として、酸化膜によるトンネル障壁は、シリコンによるトンネル障壁に比べてトンネル確率が極めて低くなるということが挙げられる。このため、酸化膜によるトンネル障壁に囲まれたシリコン島は、長い電子保持時間を必要とするメモリー島として利用するときに有利である。
【0076】
例えば、図9に示された連結型SETの左側のシリコン島11cにつながるトンネル障壁(領域11c,12cの境界部と領域11c,13cの境界部)を酸化膜によるものとすれば、この島の荷電状態をもう一方の右側のSETで読むことができ、記憶素子として機能させることができる。
左右のSETで、トンネル障壁を酸化膜の障壁とシリコンの障壁とに分ける方法としては、たとえば、電極部のシリコン膜厚を左右で変えて、熱酸化の度合を両者で変えてやればよい。
【0077】
また、以上の実施の形態では、単結晶シリコンを例にとって説明しているが、アモルファスシリコンや多結晶シリコンを用いてもよい。
【0078】
【発明の効果】
本発明によれば、請求項1に記載のように、電極部の上端又は下端のどちらか一方が極薄部の上端と下端の中間に位置し、かつ電極部の左端又は右端のどちらか一方が極薄部の左端と右端の中間に位置するように形成することにより、極薄部と電極部の境界に極薄部よりも幅が狭く厚さの薄いシリコンが形成され、極薄部の両端にトンネル障壁が形成され極薄部に伝導体島が形成されるので、高い温度で動作するクーロンブロッケード素子を容易に実現することができる。また、従来のシリコンのMOS構造を使用できるので、シリコン系集積回路の製造プロセス技術が利用でき、従来のシリコン系集積回路と同じ基板上にクーロンブロッケード素子を載せることができ、大規模な回路も実現することができる。また、従来のクーロンブロッケード素子のように、伝導体島の周囲を電極で囲ったり、電極の幅を広くして熱酸化によってトンネル障壁を形成したりする必要がなく、伝導体島を任意に配置することができる。その結果、伝導体島を高密度に集積化することができ、島間を接近させることができると共に、伝導体島を連結して多様な素子を容易に作り出すことができる。
【0079】
また、請求項2に記載のように、極薄部との間に容量を設けるための空間又は絶縁膜を隔てて形成されたゲート電極を設けることにより、空間又は絶縁膜による容量を介して伝導体島となる極薄部とゲート電極が接続される。
【0080】
また、請求項3に記載のように、絶縁膜を挟んで形成された複数の極薄部を設けることにより、容量を介した伝導体島の連結構造を容易に実現することができる。
【0081】
また、請求項4に記載のように、シリコン層を極薄部及び電極部を有する形状に加工し、シリコン層を熱酸化することにより、極薄部のシリコン領域と電極部のシリコン領域の境界に極薄部のシリコン領域よりも幅が狭く厚さの薄いシリコンのくびれが自動的に形成され、極薄部の両端にトンネル障壁が形成されて極薄部に伝導体島が形成される。これにより、極薄部の長さを短く設定すれば、伝導体島をリソグラフィーの限界寸法よりも小さくすることができ、高い温度で動作するクーロンブロッケード素子を、従来のシリコン系集積回路の製造プロセス技術と同様の簡単な製造工程で実現することができる。また、従来のクーロンブロッケード素子のように、伝導体島の周囲を電極で囲ったり、電極の幅を広くして熱酸化によってトンネル障壁を形成したりする必要がなく、伝導体島を任意に配置することができる。その結果、伝導体島を高密度に集積化することができ、島間を接近させることができると共に、伝導体島を連結して多様な素子を容易に作り出すことができる。
【0082】
また、請求項5に記載のように、熱酸化前の極薄部の膜厚が5nm以下で、酸化膜厚が平坦面において10nm以上となるような条件でシリコン層を熱酸化することにより、極薄部ではエッジ近傍のみにシリコンが残るので、この極薄部のシリコン領域と電極部のシリコン領域が左右方向、膜厚方向にずれる。これにより、極薄部のシリコン領域と電極部のシリコン領域の境界に極薄部のシリコン領域よりも幅が狭く厚さの薄いシリコンのくびれを容易に形成することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態を示すクーロンブロッケード素子の鳥瞰図である。
【図2】 図1のクーロンブロッケード素子の断面図である。
【図3】 熱酸化後のクーロンブロッケード素子の平面図及び断面図である。
【図4】 図1のクーロンブロッケード素子の原理を模式的に示すエネルギーバンド図である。
【図5】 図1のクーロンブロッケード素子の等価回路図である。
【図6】 クーロンブロッケード振動発現率の熱酸化前シリコン膜厚依存性を示す図である。
【図7】 本発明の他の実施の形態を示すクーロンブロッケード素子の平面図である。
【図8】 本発明の他の実施の形態を示すクーロンブロッケード素子の平面図である。
【図9】 本発明の他の実施の形態を示すクーロンブロッケード素子の平面図である。
【図10】 図9のクーロンブロッケード素子の等価回路図である。
【図11】 本発明の他の実施の形態を示すクーロンブロッケード素子の平面図である。
【図12】 図11のクーロンブロッケード素子の等価回路図である。
【図13】 従来のクーロンブロッケード素子を斜め上方から見た鳥かん図である。
【図14】 図13のクーロンブロッケード素子の等価回路図である。
【図15】 従来の他のクーロンブロッケード素子を斜め上方から見た鳥かん図である。
【符号の説明】
1…絶縁膜、2…シリコン層、3、3a、3b、3c、3d、3e…極薄部、4、5、4a、5a、4b、5b、4c、5c、4d、5d、4e、5e…電極部、6、6c、6d、6e…ゲート電極、7…厚膜領域部。
Claims (5)
- 絶縁膜上にシリコン層が形成された基板上において、
前記シリコン層が、電荷を閉じ込めるための伝導体島となる極薄部と、
この極薄部に接続するように形成された、前記極薄部より膜厚が厚い少なくとも2つの電極部とを有し、
前記シリコン層の膜厚方向に対して平行でかつ前記2つの電極部と前記極薄部とが配列される方向に対して垂直な断面において、前記電極部の上端又は下端のどちらか一方が前記極薄部の上端と下端の中間に位置し、かつ前記電極部の左端又は右端のどちらか一方が前記極薄部の左端と右端の中間に位置することを特徴とするクーロンブロッケード素子。 - 請求項1記載のクーロンブロッケード素子において、
前記極薄部との間に容量を設けるための空間又は前記絶縁膜とは別の絶縁膜を隔てて形成されたゲート電極を有することを特徴とするクーロンブロッケード素子。 - 請求項1記載のクーロンブロッケード素子において、
前記絶縁膜とは別の絶縁膜を挟んで形成された複数の前記極薄部を有することを特徴とするクーロンブロッケード素子。 - 絶縁膜上にシリコン層が形成された基板上において、前記シリコン層を、電荷を閉じ込めるための伝導体島となる極薄部、及び前記極薄部とつながる、前記極薄部より膜厚が厚い少なくとも2つの電極部を有する形状に加工する工程と、
このシリコン層を熱酸化する工程とを有し、
前記シリコン層の膜厚方向に対して平行でかつ前記2つの電極部と前記極薄部とが配列される方向に対して垂直な断面において、前記電極部のシリコン領域の上端又は下端のどちらか一方が前記極薄部のシリコン領域の上端と下端の中間に位置し、かつ前記電極部のシリコン領域の左端又は右端のどちらか一方が前記極薄部のシリコン領域の左端と右端の中間に位置するように、前記シリコン層を熱酸化する工程によって形成することを特徴とするクーロンブロッケード素子の製造方法。 - 請求項4記載のクーロンブロッケード素子の製造方法において、
熱酸化前の前記極薄部の膜厚は5nm以下であり、
前記シリコン層を熱酸化する工程は、平坦なシリコン表面を熱酸化した場合に形成される酸化膜厚が10nm以上となるような条件で前記シリコン層を熱酸化したことを特徴とするクーロンブロッケード素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00289997A JP3641092B2 (ja) | 1997-01-10 | 1997-01-10 | クーロンブロッケード素子とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00289997A JP3641092B2 (ja) | 1997-01-10 | 1997-01-10 | クーロンブロッケード素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200092A JPH10200092A (ja) | 1998-07-31 |
JP3641092B2 true JP3641092B2 (ja) | 2005-04-20 |
Family
ID=11542209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00289997A Expired - Fee Related JP3641092B2 (ja) | 1997-01-10 | 1997-01-10 | クーロンブロッケード素子とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3641092B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5491145B2 (ja) * | 2009-11-26 | 2014-05-14 | 日本電信電話株式会社 | 単電子ターンスタイルデバイスおよびその製造方法 |
-
1997
- 1997-01-10 JP JP00289997A patent/JP3641092B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10200092A (ja) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4717855B2 (ja) | 静電的に制御されるトンネリング・トランジスタ | |
US5701016A (en) | Semiconductor device and method for its manufacture | |
EP0718894B1 (en) | Coulomb-blockade element and method of manufacturing the same | |
US6894352B2 (en) | Single-electron transistor and fabrication method thereof | |
US5972744A (en) | Quantum effect device, method of manufacturing the same | |
US7221005B2 (en) | Negative resistance field-effect device | |
JP3641092B2 (ja) | クーロンブロッケード素子とその製造方法 | |
US5612233A (en) | Method for manufacturing a single electron component | |
JP3200662B2 (ja) | クーロンブロッケイド素子とその製造方法 | |
US20090146222A1 (en) | Method for fabrication of single electron transistors | |
JP3645433B2 (ja) | 半導体量子井戸構造およびその製造方法 | |
JPH0666467B2 (ja) | 半導体装置 | |
JP4648061B2 (ja) | 電界変調型単電子トランジスタ | |
JP3681903B2 (ja) | クーロンブロッケード素子とその製造方法 | |
JP4181350B2 (ja) | シリコン単電子ポンプとその駆動方法 | |
JP2812244B2 (ja) | 単一電子トンネル素子の作製方法 | |
JPH0870122A (ja) | Mosトランジスタ及びその製造方法 | |
JP2006319038A (ja) | 単電子トランジスタ | |
KR100356797B1 (ko) | 터널링 반도체 소자 | |
JP3166704B2 (ja) | 単一電子素子及びその製造方法 | |
JP2533135B2 (ja) | 微粒子トランジスタ | |
JP2621819B2 (ja) | 半導体素子およびその製造方法 | |
JPS63100776A (ja) | 半導体装置 | |
JPH1093109A (ja) | クーロンブロッケイド素子とその製造方法 | |
JPH0763095B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |