JP3635908B2 - Resistor and manufacturing method thereof - Google Patents
Resistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP3635908B2 JP3635908B2 JP00665798A JP665798A JP3635908B2 JP 3635908 B2 JP3635908 B2 JP 3635908B2 JP 00665798 A JP00665798 A JP 00665798A JP 665798 A JP665798 A JP 665798A JP 3635908 B2 JP3635908 B2 JP 3635908B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- substrate
- forming
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、抵抗器およびその製造方法に関するものである。
【0002】
【従来の技術】
従来の技術は、特開平4−102302号に開示されたものが知られている。
【0003】
以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。
【0004】
図7は従来の抵抗器の断面図である。
図において、1は絶縁基板である。2は絶縁基板1の裏面の左右両端部に設けられた裏面電極層である。3は絶縁基板1の上面の左右両端部に設けられた第1の上面電極層である。4は第1の上面電極層3に一部が重なるように設けられた抵抗層である。5は抵抗値を修正するために抵抗層上に設けられたトリミング溝である。6は抵抗層4の上面にのみ設けられた第2の保護層である。7は第1の上面電極層3の上面に絶縁基板1の幅一杯まで延びるように設けられた第2の上面電極層である。8は裏面電極層2と第2の上面電極層7を電気的に接続するために絶縁基板1の側面に設けられた側面電極層である。9,10は裏面電極層2、第2の上面電極層7および側面電極層8の表面に設けられたニッケルめっき層、はんだめっき層である。この時、側面電極層形成時に、上面電極層の上面部にまで側面電極層が回り込むため、上面電極層より側面電極層が高く形成される。つまり、従来の抵抗器は、上面電極層上では側面電極の形成されている側端部が一番高くなっている。
【0005】
以上のように構成された従来の抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【0006】
図8,9は従来の抵抗器の製造方法を示す工程図である。
まず、図8(a)に示すように、絶縁基板1の裏面の左右両端部に裏面電極層2(図示せず)を塗着形成し、上面の左右両端部に第1の上面電極層3を塗着形成する。
【0007】
次に、図8(b)に示すように、第1の上面電極層3に一部が重なるように絶縁基板1の上面に抵抗層4を塗着形成する。
【0008】
次に、図8(c)に示すように、抵抗層4における全抵抗値が所定の抵抗値の範囲内に入るようにレーザ等により抵抗層4にトリミング溝5を施す。
【0009】
次に、図9(a)に示すように、抵抗層4の上面にのみ第2の保護層6を塗着形成する。
【0010】
次に、図9(b)に示すように、第1の上面電極層3の上面に絶縁基板1の幅一杯まで延びるように第2の上面電極層7を塗着形成する。
【0011】
次に、図9(c)に示すように、第1の上面電極層3および絶縁基板の左右両端の側面に第1、第2の上面電極層3,7と電気的に接続するように側面電極層8を塗着形成する。
【0012】
最後に、第2の上面電極層7および側面電極層8の表面にニッケルめっきを施した後、はんだめっきを施すことにより、ニッケルめっき層9、はんだめっき層10を形成し、従来の抵抗器を製造していた。
【0013】
【発明が解決しようとする課題】
しかしながら、上記従来の構成および製造方法では、側面電極層8形成時に第2の上面電極層7上に側面電極層8が回り込み、第2の上面電極層7よりも高く形成され、突出部11が形成されるため、トリミング工程では、図10(a)に示すように、第1の上面電極層3の上の突出部11にトリミングプローブ12が当接するのに対し、完成抵抗値選別工程では、図10(b)に示すように、突出部13上のめっき層に完成抵抗値選別器プローブ14が当接し、トリミング工程と完成抵抗値選別工程でのプローブの当接位置がずれる。また更に、側面電極材料の上面電極層への回り込み量が変化するため、完成抵抗値選別工程のプローブ当接位置が安定しない。そのため、特に低抵抗値(1Ω以下)の場合は、トリミングプローブ当接位置から完成抵抗値選別工程のプローブ当接位置までの抵抗値が無視できないためトリミング時の抵抗値と完成抵抗値選別時の抵抗値が変化する上にその変化量が製品毎に異なるため、歩留まりが悪化するという課題を有していた。
【0014】
本発明は、上記従来の課題を解決するもので、トリミング工程でのプローブ当接位置と完成抵抗値選別工程でのプローブ当接位置を同一にすることで、低抵抗でも安定した生産のできる抵抗器およびその製造方法を提供することを目的とするものである。
【0015】
【課題を解決するための手段】
上記目的を達成するために本発明は、第1の上面電極層の上面に基板の側縁から離間して設けられた前記第1の上面電極層と同材料の一対の第2の上面電極層を設けてなるものである。
【0016】
また、第1の上面電極層と同一の電極材料にて前記第1の上面電極層の上面に前記シート基板の分割溝の真上から離間して第2の上面電極層を形成する工程と、前記第2の上面電極に少なくとも2端子のプローブを当接しながら所望の抵抗値となるように前記抵抗層をトリミングする工程とを含む製造方法とからなるものである。
【0017】
【発明の実施の形態】
本発明の請求項1に記載の発明は、基板と、前記基板の下面の側部に設けられた一対の下面電極層と、前記基板の上面に設けられた抵抗層と、前記基板の側部に設けられると共に前記抵抗層に重畳するように設けられた前記下面電極層と電極材料の異なる一対の第1の上面電極層と、前記第1の上面電極層の上面に前記基板の側縁から離間して設けられた前記第1の上面電極層と同材料の一対の第2の上面電極層と、少なくとも前記抵抗層を覆うように設けられた保護層と、少なくとも前記基板の側部および第1の上面電極層の前記第2の上面電極層を有していない上面に設けられた前記第2の上面電極層より高さが低い側面電極層と、前記下面電極層、第2の上面電極層および側面電極層を覆うようにめっき層を設けてなるものである。
【0018】
また、請求項2に記載の発明は、請求項1記載の抵抗層は、基板の側端部まで設けられてなるものである。
【0019】
また、請求項3に記載の発明は、請求項1記載の下面電極層は、基板の側端部まで設けられてなるものである。
【0020】
また、請求項4に記載の発明は、請求項1記載の第1の上面電極層は、基板の側端部まで設けられてなるものである。
【0021】
また、請求項5に記載の発明は、請求項1記載の下面電極層は銅の導電粉体にガラスフリットを含有してなり、第1および第2の上面電極層は銅からなり、抵抗層はニッケルと銅の合金粉からなるものである。
【0022】
また、請求項6に記載の発明は、請求項1記載の下面電極層は銀の導電粉体にガラスフリットを含有してなり、第1および第2の上面電極層は銀とパラジウムの導電粉体にガラスフリットを含有してなり、抵抗層は銀とパラジウムの合金粉からなるものである。
【0023】
また、請求項7に記載の発明は、請求項1記載の側面電極層は、少なくともガラスまたは樹脂を含有してなる導電性材料からなるものである。
【0024】
また、請求項8に記載の発明は、分割溝を有するシート基板の下面の分割溝を跨ぐように下面電極を形成する工程と、前記分割溝で区切られた一区画内の側部を除いた上面に抵抗層を形成する工程と、前記下面電極層の電極材料と異なる電極材料にて前記シート基板の上面の分割溝を跨ぐと共に前記抵抗層に一部が重畳するように第1の上面電極層を形成する工程と、前記第1の上面電極層と同一の電極材料にて前記第1の上面電極層の上面に前記シート基板の分割溝の真上から離間して第2の上面電極層を形成する工程と、前記第2の上面電極に少なくとも2端子のプローブを当接しながら所望の抵抗値となるように前記抵抗層をトリミングする工程と、少なくとも前記抵抗層を覆うように保護層を形成する工程と、前記保護層を有するシート基板を短冊状に分割する工程と、少なくとも前記短冊状基板の側面および第1の上面電極層の第2の上面電極層を有していない上面に前記第2の上面電極層より高さが低く側面電極層を形成する工程と、前記側面電極層を形成してなる前記短冊状基板を分割して個片基板を形成する工程と、前記下面電極層、第2の上面電極層および側面電極層を覆うようにめっき層を形成する工程と、前記第2の上面電極の上面の前記めっき層の上面でかつ前記トリミング工程と同位置に少なくとも2端子のプローブを当接して抵抗値を測定し所望の抵抗値範囲に選別する工程とからなるものである。
【0025】
また、請求項9に記載の発明は、請求項8記載の抵抗層を形成する工程は、基板の側端部まで設けられてなる工程であるものである。
【0026】
また、請求項10に記載の発明は、請求項8記載の下面電極層を形成する工程は、基板の側端部まで設けられてなる工程であるものである。
【0027】
また、請求項11に記載の発明は、請求項8記載の第1の上面電極層を形成する工程は、基板の側端部まで設けられてなる工程であるものである。
【0028】
また、請求項12に記載の発明は、請求項8記載の下面電極層を形成する工程は銅の導電粉体にガラスフリットを含有してなる材料を印刷・焼成してなる工程で、第1および第2の上面電極層を形成する工程は、銅からなる材料を印刷・焼成してなる工程で、抵抗層を形成する工程はニッケルと銅またはニッケルとリンの合金粉からなる材料を印刷・焼成してなる工程であるものである。
【0029】
また、請求項13に記載の発明は、請求項8記載の下面電極層を形成する工程は銀の導電粉体にガラスフリットを含有してなる材料を印刷・焼成してなる工程で、第1および第2の上面電極層を形成する工程は銀とパラジウムの導電粉体にガラスフリットを含有してなる材料を印刷・焼成してなる工程で、抵抗層を形成する工程は銀とパラジウムの合金粉からなる材料を印刷・焼成してなる工程であるものである。
【0030】
また、請求項14に記載の発明は、請求項8記載の側面電極層を形成する工程は、少なくともガラスまたは樹脂を含有する導電性材料からなる材料を塗布・焼成または硬化してなる工程であるものである。
【0031】
この構成および製造方法により、トリミング時のプローブ当接位置と完成抵抗値選別工程でのプローブ当接位置を同一にすることができ、低抵抗値でも抵抗値歩留まりの安定した抵抗器およびその製造方法を提供できるという作用を有するものである。
【0032】
(実施の形態1)
以下、本発明の実施の形態1における抵抗器およびその製造方法について、図面を参照しながら説明する。
【0033】
図1は、本発明の実施の形態1における抵抗器の断面図である。
【0034】
図1において、21はアルミナ等からなる基板である。22は基板21の下面側部に設けられた銅とガラスとの混合材料からなる一対の下面電極層である。23は基板21の上面に設けられた銅とニッケルとの混合材料からなる抵抗層である。24は基板21の上面側部に抵抗層23に一部が重畳して電気的に接続するように設けられた下面電極層22の電極材料の異なる銅からなる一対の第1の上面電極層である。25は第1の上面電極層24の上面に基板側部から離間して設けられた第1の上面電極層24と同材料の銅からなる第2の上面電極層である。26は抵抗層23に設けられたトリミング溝である。27は少なくとも前記抵抗層23の上面を覆うように設けられたエポキシ系の樹脂等からなる保護層である。28は第1の上面電極層24と下面電極層22を電気的に接続するように少なくとも基板21の側面および第1の上面電極層24の第2の上面電極層25を有していない上面に設けられた銀とフェノール系の樹脂との混合材料等からなる側面電極層で、第2の上面電極層25より高さが低く設けられたものである。29は必要により下面電極層22、第1、第2の上面電極層24,25および側面電極層28を覆うように設けられたニッケルめっき等からなる第1のめっき層である。30は必要により第1のめっき層29を覆うように設けられたはんだめっき等からなる第2のめっき層である。
【0035】
以上のように構成された抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【0036】
図2,3は本発明の実施の形態1における抵抗器の製造方法を示す工程図である。
【0037】
まず、図2(a)に示すように、縦横の分割溝31を有するアルミナ等からなるシート32の一方の主面上に分割溝31を跨ぐように銅とガラスとの混合ペースト材料をスクリーン印刷・乾燥し(図示せず)、シート32の更に他方の主面上に分割溝31で区切られた一区画内の側部を除いた上面に銅とニッケルとの混合ペースト材料をスクリーン印刷・乾燥して、窒素雰囲気のベルト式連続焼成炉によって約950℃の温度で、約50分のプロファイルによって焼成し、下面電極層33と抵抗層34を形成する。
【0038】
次に、図2(b)に示すように、シート32の上面の分割溝31を跨いで、抵抗層34の一部に重畳するように、銅のペースト材料をスクリーン印刷・乾燥し、更にその上に分割溝31から離間して銅のペースト材料をスクリーン印刷・乾燥して、窒素雰囲気のベルト式連続焼成炉によって約950℃の温度で、約50分のプロファイルによって焼成し、第1の上面電極層35と第2の上面電極層36を形成する。
【0039】
次に、図2(c)に示すように、抵抗層34の抵抗値を修正するために、少なくとも2端子のプローブを第2の上面電極層36上の37部に当接しながらレーザ等によりトリミングし、トリミング溝38を形成する。
【0040】
次に、図2(d)に示すように、少なくとも第1、第2の上面電極層35,36の重畳されていない抵抗層34の上面を覆うようにエポキシ系樹脂ペーストをスクリーン印刷・乾燥し、箱形乾燥炉によって約200℃の温度で、約30分硬化し、保護層39を形成する。
【0041】
次に、図3(a)に示すように、シート32の分割溝31に沿って分割して、短冊状の基板40を形成する。
【0042】
次に、図3(b)に示すように、下面電極層33と第1の上面電極層35とを電気的に接続するように、銀とフェノール系樹脂との混合ペースト材料をローラー転写印刷・乾燥し、箱形乾燥炉によって約200℃の温度で、約30分硬化し、側面電極層41を形成する。
【0043】
次に、図3(c)に示すように、短冊状の基板40を個片に分割して、個片状の基板42を形成する。
【0044】
最後に、図3(d)に示すように、下面電極層33、第1、第2の上面電極層35,36および側面電極層41を覆うようにニッケルめっき等からなる第1のめっき層(図示せず)を形成するとともに、この第1のめっき層を覆うようにスズと鉛との合金めっき等からなる第2のめっき層43を形成し、第2の上面電極層36の上面部のめっき層43でかつトリミング時と同位置44に少なくとも2端子のプローブを当接して抵抗値を測定し、所望の抵抗値範囲に選別して抵抗器を製造するものである。
【0045】
以上のように構成・製造された本発明の実施の形態1における抵抗器を3.2×2.5mmサイズの50mΩで作製し、その抵抗値分布並びに歩留まりを比較した。図4は従来の抵抗器と本実施の形態1における抵抗器とのトリミング工程における抵抗値分布特性を示す図であり、図5は本発明の実施の形態1における抵抗器の完成抵抗値選別工程における抵抗値分布特性を示す図である。また、(表1)に、同完成抵抗値歩留まりを示す。この時、抵抗値分布はn=100個をハンド測定を行ったときの結果で、歩留まりはn=10,000個を完成抵抗値選別機で選別した結果である。
【0046】
【表1】
【0047】
図4(a)、図5(a)および(表1)から分かるように、従来の抵抗器ではトリミング工程から完成抵抗値選別工程で抵抗値が変化すると共に抵抗値分布が悪化しており、完成抵抗値選別機での歩留まりも悪い。それに対し、図4(b)、図5(b)および(表1)から分かるように、本実施の形態1の抵抗器では、トリミング工程と完成抵抗値選別工程でのプローブ当接位置を同一にすることができるため、トリミング工程から完成抵抗値選別工程で抵抗値も抵抗値分布もほとんど変化せず、完成抵抗値選別機での歩留まりも良好であることが分かる。
【0048】
また、本発明の実施の形態において下面電極層22と抵抗層23を同時に形成し、第1の上面電極層24と第2の上面電極層25を同時に形成した場合について説明したが、それぞれ個別に、または全て同時に形成しても良い。
【0049】
(実施の形態2)
以下、本発明の実施の形態2における抵抗器について、図面を参照しながら説明する。
【0050】
図6は本発明の実施の形態2における抵抗器の断面図である。
ここで、実施の形態1と相違する点は、抵抗層51が基板52の側端部まで設けられたものである。抵抗層51を基板の側端部まで設けることにより、短冊状に分割する際に、抵抗層51で基板52との密着強度を向上することにより、第1の上面電極層53の剥がれやバリを低減することができるものである。
【0051】
上述した抵抗層51を基板52の側端部まで設けた点以外は、実施の形態1と同一であるので、説明は省略する。
【0052】
また、本発明の実施の形態において下面電極層22、抵抗層23、第1、第2の上面電極層24,25、保護層27および側面電極層28を(表2)に示す組み合わせとしたときに、(表2)に記載された他の優れた効果が得られる。
【0053】
【表2】
【0054】
【発明の効果】
以上のように本発明は、トリミング工程でのプローブ当接位置と完成抵抗値選別工程でのプローブ当接位置を同一にすることで、低抵抗でも歩留まりの良い安定した生産のできる抵抗器およびその製造方法を提供できるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1における抵抗器の断面図
【図2】同製造方法を示す工程図
【図3】同製造方法を示す工程図
【図4】(a)従来の抵抗器のトリミング工程での抵抗値分布を示す図
(b)本発明の実施の形態1における抵抗器のトリミング工程での抵抗値分布を示す図
【図5】(a)従来の抵抗器の完成抵抗値選別工程での抵抗値分布を示す図
(b)本発明の実施の形態1における抵抗器の完成抵抗値選別工程での抵抗値分布を示す図
【図6】本発明の実施の形態2における抵抗器の断面図
【図7】従来の抵抗器の断面図
【図8】同製造方法を示す工程図
【図9】同製造方法を示す工程図
【図10】(a)従来の抵抗器のトリミング工程でのプローブ当接位置を示す図
(b)同完成抵抗値選別工程でのプローブ当接位置を示す図
【符号の説明】
21 基板
22 下面電極層
23 抵抗層
24 第1の上面電極層
25 第2の上面電極層
26 トリミング溝
27 保護層
28 側面電極層
29 ニッケルめっき層
30 はんだめっき層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resistor and a manufacturing method thereof.
[0002]
[Prior art]
As a conventional technique, one disclosed in JP-A-4-102302 is known.
[0003]
Hereinafter, a conventional resistor and a manufacturing method thereof will be described with reference to the drawings.
[0004]
FIG. 7 is a cross-sectional view of a conventional resistor.
In the figure,
[0005]
A manufacturing method of the conventional resistor configured as described above will be described below with reference to the drawings.
[0006]
8 and 9 are process diagrams showing a conventional resistor manufacturing method.
First, as shown in FIG. 8A, a back electrode layer 2 (not shown) is applied and formed on both left and right end portions of the back surface of the
[0007]
Next, as shown in FIG. 8B, a
[0008]
Next, as shown in FIG. 8C, a
[0009]
Next, as shown in FIG. 9A, the second
[0010]
Next, as shown in FIG. 9B, the second upper
[0011]
Next, as shown in FIG. 9C, the first upper
[0012]
Finally, after nickel plating is applied to the surfaces of the second upper
[0013]
[Problems to be solved by the invention]
However, in the conventional configuration and manufacturing method described above, the
[0014]
The present invention solves the above-described conventional problems, and by making the probe contact position in the trimming process the same as the probe contact position in the completed resistance value selection process, a resistance that enables stable production even at a low resistance. It is an object to provide a container and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a pair of second upper surface electrode layers made of the same material as the first upper surface electrode layer provided on the upper surface of the first upper surface electrode layer so as to be separated from the side edge of the substrate. Is provided.
[0016]
A step of forming a second upper surface electrode layer on the upper surface of the first upper surface electrode layer by using the same electrode material as the first upper surface electrode layer, spaced apart from directly above the dividing groove of the sheet substrate; And a step of trimming the resistance layer so as to obtain a desired resistance value while abutting a probe having at least two terminals on the second upper surface electrode.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided a substrate, a pair of lower surface electrode layers provided on a side portion of the lower surface of the substrate, a resistance layer provided on the upper surface of the substrate, and a side portion of the substrate. A pair of first upper surface electrode layers different in electrode material from the lower surface electrode layer provided so as to overlap with the resistance layer, and an upper surface of the first upper surface electrode layer from a side edge of the substrate A pair of second upper surface electrode layers made of the same material as the first upper surface electrode layer provided apart from each other, a protective layer provided to cover at least the resistance layer, at least a side portion of the substrate, and a first A side electrode layer having a height lower than that of the second upper surface electrode layer provided on an upper surface of the upper surface electrode layer of the first upper surface electrode layer, the lower surface electrode layer, and the second upper surface electrode; A plating layer is provided so as to cover the layer and the side electrode layer.
[0018]
According to a second aspect of the present invention, the resistance layer according to the first aspect is provided up to the side edge of the substrate.
[0019]
According to a third aspect of the present invention, the lower electrode layer according to the first aspect is provided up to the side edge of the substrate.
[0020]
According to a fourth aspect of the present invention, the first upper surface electrode layer according to the first aspect is provided up to the side edge of the substrate.
[0021]
According to a fifth aspect of the present invention, the lower electrode layer according to the first aspect comprises copper conductive powder containing glass frit, the first and second upper electrode layers are made of copper, and the resistance layer Is made of an alloy powder of nickel and copper.
[0022]
According to a sixth aspect of the present invention, the lower electrode layer according to the first aspect comprises silver conductive powder containing glass frit, and the first and second upper electrode layers are composed of silver and palladium conductive powder. The body contains glass frit, and the resistance layer is made of an alloy powder of silver and palladium.
[0023]
According to a seventh aspect of the present invention, the side electrode layer according to the first aspect is made of a conductive material containing at least glass or resin.
[0024]
The invention described in
[0025]
According to a ninth aspect of the present invention, the step of forming the resistance layer according to the eighth aspect is a step in which the step is provided up to the side edge of the substrate.
[0026]
According to a tenth aspect of the present invention, the step of forming the lower surface electrode layer according to the eighth aspect is a step that is provided up to the side edge of the substrate.
[0027]
According to an eleventh aspect of the present invention, the step of forming the first upper surface electrode layer according to the eighth aspect is a step in which the step is provided up to the side edge of the substrate.
[0028]
According to a twelfth aspect of the present invention, the step of forming the bottom electrode layer according to the eighth aspect is a step of printing and baking a material containing glass frit on a copper conductive powder. The step of forming the second upper surface electrode layer is a step of printing and baking a material made of copper, and the step of forming the resistance layer is a printing of a material made of alloy powder of nickel and copper or nickel and phosphorus. It is a process formed by firing.
[0029]
According to a thirteenth aspect of the present invention, the step of forming the bottom electrode layer according to the eighth aspect is a step of printing and baking a material containing glass frit on a silver conductive powder. The step of forming the second upper surface electrode layer is a step of printing and firing a material containing glass frit on silver and palladium conductive powder, and the step of forming the resistance layer is an alloy of silver and palladium. This is a process of printing and baking a material made of powder.
[0030]
In the invention described in claim 14, the step of forming the side electrode layer described in
[0031]
With this configuration and manufacturing method, the probe contact position at the time of trimming and the probe contact position in the completed resistance value selection step can be made the same, and a resistor having a stable resistance value yield even with a low resistance value, and a manufacturing method thereof It has the effect | action that can be provided.
[0032]
(Embodiment 1)
Hereinafter, the resistor and the manufacturing method thereof according to
[0033]
FIG. 1 is a cross-sectional view of a resistor according to
[0034]
In FIG. 1, 21 is a substrate made of alumina or the like.
[0035]
The manufacturing method of the resistor configured as described above will be described below with reference to the drawings.
[0036]
2 and 3 are process diagrams showing a method for manufacturing a resistor according to the first embodiment of the present invention.
[0037]
First, as shown in FIG. 2 (a), a mixed paste material of copper and glass is screen-printed on one main surface of a
[0038]
Next, as shown in FIG. 2 (b), the copper paste material is screen printed and dried so as to overlap the part of the
[0039]
Next, as shown in FIG. 2C, in order to correct the resistance value of the
[0040]
Next, as shown in FIG. 2D, an epoxy resin paste is screen-printed and dried so as to cover at least the upper surface of the
[0041]
Next, as shown in FIG. 3A, a strip-shaped
[0042]
Next, as shown in FIG. 3B, a mixed paste material of silver and a phenolic resin is printed by roller transfer printing so that the
[0043]
Next, as shown in FIG. 3C, the strip-shaped
[0044]
Finally, as shown in FIG. 3D, a first plating layer (for example, nickel plating) covering the lower
[0045]
The resistor according to the first embodiment of the present invention configured and manufactured as described above was fabricated with a size of 3.2 × 2.5 mm and 50 mΩ, and the resistance value distribution and the yield were compared. FIG. 4 is a diagram showing resistance value distribution characteristics in the trimming process of the conventional resistor and the resistor in the first embodiment, and FIG. 5 is a completed resistance value selecting process in the resistor in the first embodiment of the present invention. It is a figure which shows the resistance value distribution characteristic in. Table 1 shows the completed resistance value yield. At this time, the resistance value distribution is a result when n = 100 pieces are measured by hand, and the yield is a result of selecting n = 10,000 pieces by a completed resistance value sorter.
[0046]
[Table 1]
[0047]
As can be seen from FIGS. 4 (a), 5 (a), and (Table 1), in the conventional resistor, the resistance value changes from the trimming process to the completed resistance value selection process and the resistance value distribution deteriorates. Yield with finished resistance value sorter is also poor. On the other hand, as can be seen from FIGS. 4B, 5B, and (Table 1), in the resistor of the first embodiment, the probe contact positions in the trimming process and the completed resistance selection process are the same. Therefore, it can be seen that the resistance value and the resistance value distribution hardly change from the trimming process to the completed resistance value selection process, and the yield in the completed resistance value selection machine is also good.
[0048]
In the embodiment of the present invention, the case where the lower
[0049]
(Embodiment 2)
Hereinafter, the resistor in
[0050]
FIG. 6 is a cross-sectional view of the resistor according to the second embodiment of the present invention.
Here, the difference from the first embodiment is that the
[0051]
Since the above-described
[0052]
In the embodiment of the present invention, when the
[0053]
[Table 2]
[0054]
【The invention's effect】
As described above, the present invention makes the probe contact position in the trimming process the same as the probe contact position in the finished resistance value selection process, and a resistor capable of stable production with good yield even at low resistance, and its A manufacturing method can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a resistor according to a first embodiment of the present invention. FIG. 2 is a process diagram showing the manufacturing method. FIG. 3 is a process diagram showing the manufacturing method. FIG. 5B is a diagram showing a resistance value distribution in the trimming process of FIG. 5B. FIG. 5A is a diagram showing a resistance value distribution in the resistor trimming process in the first embodiment of the present invention. FIG. 6B is a diagram showing the resistance value distribution in the sorting step. FIG. 6B is a diagram showing the resistance value distribution in the completed resistance value sorting step of the resistor according to the first embodiment of the present invention. FIG. 7 is a sectional view of a conventional resistor. FIG. 8 is a process diagram illustrating the manufacturing method. FIG. 9 is a process diagram illustrating the manufacturing method. FIG. 10 (a) Trimming of a conventional resistor. The figure which shows the probe contact position in a process (b) The figure which shows the probe contact position in the completion resistance value selection process Description of the code]
21
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00665798A JP3635908B2 (en) | 1998-01-16 | 1998-01-16 | Resistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00665798A JP3635908B2 (en) | 1998-01-16 | 1998-01-16 | Resistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11204306A JPH11204306A (en) | 1999-07-30 |
JP3635908B2 true JP3635908B2 (en) | 2005-04-06 |
Family
ID=11644457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00665798A Expired - Fee Related JP3635908B2 (en) | 1998-01-16 | 1998-01-16 | Resistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3635908B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3665545B2 (en) * | 2000-08-17 | 2005-06-29 | 太陽社電気株式会社 | Chip resistor and manufacturing method thereof |
JP5879498B2 (en) * | 2011-04-27 | 2016-03-08 | パナソニックIpマネジメント株式会社 | Chip resistor and manufacturing method thereof |
-
1998
- 1998-01-16 JP JP00665798A patent/JP3635908B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11204306A (en) | 1999-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4061729B2 (en) | Resistor and manufacturing method thereof | |
JPH1126204A (en) | Resistor and manufacture thereof | |
KR100333298B1 (en) | Resistor and method of producing the same | |
US7667569B2 (en) | Chip resistor, and its manufacturing method | |
JPH01302803A (en) | Chip resistor and its manufacture | |
EP0836199B1 (en) | Thermistor chips and methods of making same | |
JPH10289803A (en) | Resistor and manufacture thereof | |
JP3635908B2 (en) | Resistor and manufacturing method thereof | |
JP6495724B2 (en) | Chip resistor and manufacturing method thereof | |
JP4512004B2 (en) | Chip resistor | |
CN110911067A (en) | Current sensing resistor and manufacturing method thereof | |
CN211980310U (en) | Current sensing resistor | |
JP4505925B2 (en) | Chip thermistor element | |
JPH10223404A (en) | Resistor and production thereof | |
JP5879498B2 (en) | Chip resistor and manufacturing method thereof | |
JPH05135902A (en) | Rectangular type chip resistor and manufacture thereof | |
JP2001118705A (en) | Chip resistor | |
JPH03215901A (en) | Square plate type chip resistor | |
JP4059967B2 (en) | Chip-type composite functional parts | |
JP3767084B2 (en) | Resistor manufacturing method | |
JPH11283804A (en) | Resistor | |
JP4457420B2 (en) | Manufacturing method of chip resistor | |
JPH11224810A (en) | Manufacture of resistor | |
JP2718232B2 (en) | Manufacturing method of square plate type thin film chip resistor | |
JPH09330802A (en) | Resistor and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |