JP4505925B2 - Chip thermistor element - Google Patents
Chip thermistor element Download PDFInfo
- Publication number
- JP4505925B2 JP4505925B2 JP2000042672A JP2000042672A JP4505925B2 JP 4505925 B2 JP4505925 B2 JP 4505925B2 JP 2000042672 A JP2000042672 A JP 2000042672A JP 2000042672 A JP2000042672 A JP 2000042672A JP 4505925 B2 JP4505925 B2 JP 4505925B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- thermistor element
- end faces
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えば温度補償や温度検出に用いられるチップ型サーミスタ素子に関し、より詳細には、下地電極膜上にメッキ層を形成してなる外部電極を有するチップ型サーミスタ素子に関する。
【0002】
【従来の技術】
従来、温度検出や温度補償に、チップ型NTCサーミスタ素子が幅広く用いられている。このNTCサーミスタ素子としては、負の抵抗温度特性を有するサーミスタ素体の両端面に外部電極を形成した構造、あるいはサーミスタ素体内に複数の内部電極が形成されており、サーミスタ素体の両端面に形成された外部電極に内部電極が電気的に接続されている積層型の構造が知られている。特に、後者、すなわち積層型のNTCサーミスタ素子では、内部電極構造の設計により、様々な抵抗値のNTCサーミスタ素子を提供することができる。
【0003】
また、チップ型NTCサーミスタ素子の外部電極は、通常、サーミスタ素体にオーム接触し得るAgなどからなる下地電極膜と、下地電極膜上に湿式メッキ法により形成されたメッキ膜とを有する。メッキ膜は、基板等にNTCサーミスタ素子を実装する際の半田付け等において、下地電極膜の半田喰われを防止するために、並びに半田付け性を設けるために設けられている。通常、半田喰われを防止するために、下地電極膜上にNiメッキ膜が形成されており、さらに半田付け性を高めるためにNiメッキ膜上にSnやSn−Pb合金からなるメッキ膜が形成されている。
【0004】
近年、温度補償や温度検知に用いられるチップ型NTCサーミスタ素子では、抵抗値精度の向上が強く求められている。現実には、抵抗値偏差が±1%以下であることが必要とされてきている。
【0005】
ところで、従来のチップ型NTCサーミスタ素子は、製造した直後に5〜10%程度の抵抗値ばらつきを有するのが一般的である。従って、製造されたチップ型NTCサーミスタ素子の抵抗値を測定し、まず抵抗値の選別が行われている。
【0006】
次に、目的とする抵抗値範囲外のチップ型NTCサーミスタ素子の抵抗値の修正が行われている。
上記抵抗値修正方法の1つとして、前述したメッキ膜を形成する際に、サーミスタ素体の一部がメッキ液中に溶出する現象を利用した方法が知られている。
【0007】
すなわち、サーミスタ素体の両端面に導電ペーストを塗布し、焼き付けることにより下地電極膜を形成した後、両端面に下地電極膜間の抵抗値を測定する。この抵抗値が目的とする抵抗値範囲からずれている場合、そのずれに応じて、チップをグループ分けする。
【0008】
他方、下地電極膜上に湿式メッキ法によりメッキ膜を形成する場合のメッキ時間とセラミック素体材料の溶出量並びにセラミック素体材料の溶出量とチップの抵抗値変化量とには相関関係が存在する。従って、目的とする抵抗値からの抵抗値のずれに応じて、メッキ時間をコントロールすることにより、メッキ膜形成後のチップ型サーミスタ素子の抵抗値を目標範囲に補正することができる。
【0009】
【発明が解決しようとする課題】
上記抵抗値補正方法では、メッキ液によるサーミスタ素体材料の溶出現象を利用している。従って、サーミスタ素体外表面の一部においてサーミスタ素体構成成分が溶出することになるため、外部電極とサーミスタ素体表面との隙間を伝わり、メッキ液がサーミスタ素体内部に浸透することがあった。そのため、メッキ液のサーミスタ素体内への侵入により、耐湿性が低下したり、寿命が短くなったりし、信頼性が低下することがあった。
【0010】
本発明の目的は、上述した湿式メッキ法によるメッキ膜の形成に際して抵抗値を補正する従来のチップ型サーミスタ素子の欠点を解消し、抵抗値のばらつきが小さく、耐湿性に優れており、長期寿命特性においても優れている、信頼性に優れたチップ型サーミスタ素子及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本願の第1の発明は、半導体セラミックスよりなり、かつ対向し合う第1,第2の端面を有するサーミスタ素体と、前記サーミスタ素体の第1,第2の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第1,第2の外部電極と、前記第1,第2の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第1,第2の外部電極の端縁に接するように、第1,第2の外部電極の端縁から第2,第1の外部電極側に延ばされており、かつ第1,第2の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第1,第2の絶縁性保護膜とを備え、前記サーミスタ素子の第1,第2の端面から、第1,第2の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をbとし、サーミスタ素子の第1,第2の端面間の距離をXとしたとき、b≦(1/3)Xの範囲であることを特徴とする、チップ型サーミスタ素子である。
【0012】
本願の第2の発明は、半導体セラミックスよりなり、かつ対向し合う第1,第2の端面を有するサーミスタ素体と、前記サーミスタ素体の第1,第2の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第1,第2の外部電極と、前記サーミスタ素体内に形成されており、第1または第2の外部電極に電気的に接続されている複数の内部電極と、前記第1,第2の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第1,第2の外部電極の端縁に接するように、第1,第2の外部電極の端縁から第2,第1の外部電極側に延ばされており、かつ第1,第2の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第1,第2の絶縁性保護膜とを備え、前記サーミスタ素子の第1,第2の端面から、第1,第2の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をbとし、サーミスタ素子の第1,第2の端面間の距離をXとしたとき、b≦(1/3)Xの範囲であることを特徴とする、チップ型サーミスタ素子である。
【0014】
第1,第2の発明に係るチップ型サーミスタ素子の特定の局面では、前記サーミスタ素体が、負の抵抗温度特性を有する半導体セラミックスからなり、それによってNTCサーミスタが構成されている。
【0015】
もっもと、第1,第2の発明に係るチップ型サーミスタ素子では、正の抵抗温度特性を有するサーミスタ素体を用い、それによってPTCサーミスタ素子を構成してもよい。
【0016】
本願の第3の発明は、チップ型サーミスタ素子の製造方法であって、半導体セラミックスよりなり、かつ対向し合う第1,第2の端面を有するサーミスタ素体を用意する工程と、間にサーミスタ素体露出部分を残すように、前記サーミスタ素体の第1,第2の端面以外の外表面に第1,第2の絶縁性保護膜を、前記第1,第2の絶縁性保護膜が第1,第2の下地電極膜の端部に接するように、かつ第1,第2の外部電極の端縁から第2,第1の外部電極側に延びるように、さらに前記サーミスタ素子の第1,第2の端面から、第1,第2の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をbとし、サーミスタ素子の第1,第2の端面間の距離をXとしたとき、b≦(1/3)Xの範囲であるように形成する工程と、前記サーミスタ素体の少なくとも第1,第2の端面を覆うように、導電ペーストの焼付けにより下地電極膜を形成する工程とを備え、第1,第2の絶縁性保護膜を形成した後に、前記第1,第2の下地電極膜上に湿式メッキ法によりメッキ膜を形成し、第1,第2の外部電極を形成する工程とを備えることを特徴とする。
【0017】
なお、第1,第2の絶縁性保護膜の形成工程と下地電極膜の形成工程は、いずれが先に行なわれてもよい。
第3の発明の特定の局面では、前記サーミスタ素体として、対向し合う第1,第2の端面のいずれかに引き出された複数の内部電極を有するサーミスタ素体が用いられる。
【0018】
第3の発明に係るチップサーミスタ素子の製造方法の特定の局面では、前記下地電極膜の形成が、導電ペーストの塗布・焼付けにより行われる。
【0019】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【0020】
図1は、本発明の一実施例に係るチップ型NTCサーミスタ素子を示す斜視図であり、図2及び図3は、それぞれ、該チップ型NTCサーミスタ素子の縦断面図及び平面断面図である。
【0021】
チップ型NTCサーミスタ素子1は、負の抵抗温度特性を有する半導体セラミックスよりなる直方体状のサーミスタ素体2を有する。
サーミスタ素体2の第1の端面2aを覆うように外部電極3が形成されている。また、第1の端面と対向している第2の端面2bを覆うように第2の外部電極4が形成されている。
【0022】
第1,第2の外部電極3,4は、端面2a,2bだけでなく、サーミスタ素体2の上面2c、下面2d及び側面2e,2f上にも至るように形成されている。この上面2c、下面2d及び側面2e,2fに至っている部分を、外部電極3,4の電極被り部3a,4aとする。第1の外部電極3を例にとると、電極被り部3aの先端は、第1の端面2aから第1,第2の端面2a,2bを結ぶ方向において、距離aだけ内側に位置している。この距離aを、電極被り部長さとする。
【0023】
外部電極3,4は、下地電極膜5上に、メッキ膜6,7をそれぞれ積層した構造を有する。下地電極膜5は、サーミスタ素体2にオーム接触し得る材料、例えばAg、Cuなどにより構成されている。また、メッキ膜6はNiよりなり、下地電極膜5の半田喰われを防止するために設けられている。メッキ膜7は、半田付け性を高めるために形成されており、SnやSn−Pb合金などからなる。
【0024】
上記メッキ膜6,7は、下地電極膜5を形成した後に、湿式メッキ法により形成される。
他方、サーミスタ素体2内には、第1,第2の内部電極8,9が形成されている。内部電極8,9は、サーミスタ素体2内で同一高さ位置に形成されており、かつ互いの先端が所定距離を隔てて対向されている。もっとも、内部電極8,9は異なる高さ位置に形成されていてもよい。また、2以上の第1,第2の内部電極が配置されていてもよい。
【0025】
内部電極8は端面2aに引き出されており、外部電極3に電気的に接続されている。内部電極9は端面2bに引き出されており、外部電極4に電気的に接続されている。
【0026】
上記内部電極8,9は、サーミスタ素体2を得るにあたり、セラミックス一体焼成技術を用い形成されている。内部電極8,9を構成する材料についても、Ag,PdやAg−Pd合金などのサーミスタ素体2を構成しているサーミスタ素体材料とオーム接触し得る適宜の金属材料を用いて構成することができる。
【0027】
他方、本実施例のチップ型NTCサーミスタ素子1の特徴は、上記サーミスタ素体2の外表面に第1,第2の絶縁性保護膜10,11が形成されていることにある。絶縁性保護膜10,11は、例えば合成樹脂などの適宜の絶縁性材料で構成され得る。
【0028】
絶縁性保護膜10,11は、それぞれ、外部電極3,4の電極被り部3a,4aの端縁3a1 ,4a1 から、相手方の外部電極側に延ばされている。もっとも、絶縁性保護膜10,11間には、サーミスタ素体2の外表面が露出している露出部分が存在する。
【0029】
すなわち、絶縁性保護膜10,11は、間にサーミスタ素体露出部分を隔てて配置されている。
本実施例では、絶縁性保護膜10のサーミスタ素体の中心側の端縁10aは、端面2aから距離bだけ隔てられている。この距離bは、端面2a,2b間の距離をXとした時に、b≦(1/3)Xの範囲とされている。
【0030】
本実施例のチップ型NTCサーミスタ素子1では、絶縁性保護膜10,11が形成された後に、下地電極膜5が形成される。しかる後、湿式メッキ法によりメッキ膜6,7が形成される。従って、後述する実験例から明らかなように、絶縁性保護膜10,11が上記のように形成されているので、耐湿性や耐環境特性などの信頼性を高めることができ、かつ抵抗値を容易に修正することができる。これを、具体的な実験例に基づき、上記チップ型NTCサーミスタ素子1の製造方法を説明することにより明らかにする。
【0031】
Mn3O4 、NiO及びCo3O4 を重量比で45:25:30の割合で混合した原料を用意した。この原料を1000℃で2時間仮焼し、粉砕し、仮焼粉末を得た。この仮焼粉末100重量%に対し、有機バインダとしてポリビニルアルコールを10〜20重量%、可塑剤としてグリセリンを0.5重量%、ポリビニル系分散剤を1.0重量%の割合で混合し、得られた混合原料を用いてセラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート成形し、厚み50μmのセラミックグリーンシートを得た。
【0032】
上記セラミックグリーンシートを矩形板状に打ち抜き、内部電極8,9用の電極パターンを形成するために、Pdペーストをスクリーン印刷した。上記Pdペーストが印刷されたセラミックグリーンシートの上下に、複数枚の無地のセラミックグリーンシートを積層し、マザーの積層体を得た。
【0033】
次に、マザーの積層体を厚み方向に加圧した後、平面形状が2.4mm×1.5mmの矩形板状となるように切断し、個々のチップ型NTCサーミスタ素子単位の積層体を得た。
【0034】
得られた積層体を、1200℃の温度で2時間焼成し、しかる後、バレル研磨することにより、第1,第2の端面を結ぶ長さ2.0×幅1.25×厚み1.0mmの寸法のサーミスタ素体2を得た。
【0035】
上記サーミスタ素体2の両端面2a,2bに、硼珪素ビスマス系ガラスペーストを塗布し、乾燥させた後、さらにAgペーストを塗布し、850℃の温度で10分間焼き付け、第1,第2の絶縁性保護膜10,11及び下地電極膜5,5が形成されたチップ型NTCサーミスタ素子を得た。
【0036】
なお、下地電極膜5の電極被り部の長さは0.3mmとした。また、ガラスからなる絶縁性保護膜10,11の被り深さ、すなわち前述した距離bを下記の表1に示すように種々変化させて、複数のチップ型NTCサーミスタ素子を作製した。また、比較のために、サーミスタ素体表面にガラスからなる絶縁性保護膜が設けられていないチップ型NTCサーミスタ素子(試料番号1)及び外部電極が形成される領域を除く全ての外表面に上記ガラスからなる絶縁性保護膜が形成されているチップ型NTCサーミスタ素子(試料番号8)も用意した。
【0037】
このようにして得られた各チップ型NTCサーミスタ素子の25℃における抵抗値を測定した。測定に際しては、種々のチップ型NTCサーミスタ素子100個の抵抗値を測定し、その平均値及びばらつき(3CV)を求めた。
【0038】
しかる後、目的抵抗値、すなわち25℃における抵抗値=3kΩに対する個々の抵抗値偏差に基づいて、チップ型NTCサーミスタ素子の選別を行った。この場合、1つのグループの抵抗値範囲が0.03kΩとなるように選別を行った。
【0039】
しかる後、上記抵抗値偏差の大きさに応じて、メッキ時間を異ならせ、下地電極膜5上に、Niからなるメッキ膜6及びSnからなるメッキ膜6を湿式メッキ法により形成した。
【0040】
上記メッキ膜形成後に、再度25℃における抵抗値を上記と同様にして測定し、平均値及びばらつき(3CV)を求めた。
次に、上記のようにして得られたチップ型NTCサーミスタ素子1を、60℃及び相対湿度95%の恒温恒湿槽の中に1000時間放置し、放置前の25℃における抵抗値に対する放置後の25℃における抵抗値の変化率ΔR25(%)を求めた。結果を下記の表1に示す。
【0041】
【表1】
【0042】
表1から明らかなように、絶縁性保護膜が形成されていない試料番号1のチップ型NTCサーミスタ素子では、メッキ後の抵抗値変化率ΔR25が3.8%と非常に大きいことがわかる。
【0043】
また、試料番号2〜8の各チップ型NTCサーミスタ素子では、絶縁性保護膜10,11の形成により、湿式放置試験後の抵抗値の変化率ΔR25が0.1%以下と低く、従って耐環境特性が高められていることがわかる。
【0044】
もっとも、絶縁性保護膜を第1,第2の外部電極間のサーミスタ素体の外表面の全域に形成している試料番号8のチップ型NTCサーミスタ素子では、メッキ後の抵抗値のばらつき3CVが5.8%と高いのに対し、サーミスタ素体外表面が露出するように第1,第2の絶縁性保護膜を形成してなる試料番号2〜7のチップ型NTCサーミスタ素子では、メッキ後の抵抗値のばらつき3CVが、メッキ前の抵抗値のばらつき3CVに比べてやはり小さくなることがわかる。特に、絶縁性保護膜の被り深さbが0.7mm以下の場合には、メッキ後の抵抗値のばらつきを0.9%以下と著しく小さくでき、従って、抵抗値の補正を高精度に行い得ることがわかる。
【0045】
なお、上記実施例では、内部電極を有するサーミスタ素体を用いたが、内部電極を有しないサーミスタ素体を用いて本発明に係るチップ型NTCサーミスタ素子を構成してもよい。
【0046】
【発明の効果】
第1の発明に係るチップ型NTCサーミスタ素子では、第1,第2の絶縁性保護膜が、第1,第2の外部電極端縁から、相手方の外部電極側に延び、かつ第1,第2の外部電極間にサーミスタ素体外表面露出部分を残すように形成されているので、下地電極膜及び絶縁性保護膜を形成した後に、メッキ膜を形成することにより、メッキ液によりサーミスタ素体外表面露出部分においてサーミスタ素体構成材料を溶出させて、抵抗値の修正を図ることができる。しかも、第1,第2の絶縁性保護膜が形成されているので、メッキ時に、外部電極端縁と接触している素体部分においてはサーミスタ素体構成材料の溶出がほとんど起こらない。従って、メッキ液のサーミスタ素体内部への侵入を確実に抑制することができる。そのため、チップ型NTCサーミスタ素子の耐湿性を向上し得るとともに、長期寿命も延長することができ、信頼性を大幅に高め得る。
【0047】
よって、抵抗値補正を容易に行うことができ、抵抗値のばらつきが少なく、抵抗値精度に優れ、かつ信頼性においても優れたチップ型サーミスタ素子を安価に提供することができる。
【0048】
また、第2の発明に係るチップ型NTCサーミスタ素子においても、第1の発明に係るチップ型NTCサーミスタ素子と同様に、第1,第2の絶縁性保護膜が形成されているので、信頼性を高め得るとともに、抵抗値のばらつきが少なく、抵抗値を高精度に制御し得るチップ型サーミスタ素子を提供することができる。さらに、サーミスタ素体内の内部電極の層数や配置を調節することにより、様々な抵抗値のチップ型サーミスタ素子を容易に提供することができる。
【0049】
第1,第2の絶縁性保護膜が、第1,第2の端面から、第1,第2の端面間の距離の1/3の長さまでの範囲に形成されている場合には、上述した実験例から明らかなように、抵抗値のばらつきをより一層低減することができる。
【0050】
サーミスタ素体として、負の抵抗温度特性を有する半導体セラミックスを用いた場合には、本発明に従って、信頼性に優れ、かつ抵抗値のばらつきが少ないチップ型NTCサーミスタ素子を提供することができる。
【0051】
本発明に係るチップ型サーミスタ素子の製造方法によれば、間にサーミスタ素体露出部分を残すように第1,第2の絶縁性保護膜を形成する工程と、サーミスタ素体の第1,第2の端面を覆うように下地電極膜を形成する工程とを備え、これらの下地電極膜及び第1,第2の絶縁性保護膜を形成した後に、第1,第2の下地電極膜上に湿式メッキによりメッキ膜が形成されて、第1,第2の外部電極が形成される。
【0052】
従って、メッキ液の外部電極とサーミスタ素体との隙間からの侵入を確実に抑制することができ、チップ型サーミスタ素子の耐湿性や長期寿命などを改善することができ、信頼性を大幅に高め得る。しかも、上記湿式メッキに際してのメッキ液により、サーミスタ素体露出部分においてサーミスタ素体構成材料の一部が溶出するので、メッキ膜間のコントロールにより抵抗値を補正することができる。従って、安価にかつ高精度に抵抗値を制御することができ、抵抗値のばらつきが少ないチップ型サーミスタ素子を提供することができる。
【0053】
本発明に係る製造方法において、サーミスタ素体として、対向し合う第1,第2の端面のいずれかに引き出された複数の内部電極を有するサーミスタ素体を用いた場合には、該複数の内部電極の積層数や配置及び形状を工夫することにより、様々な抵抗値のチップ型サーミスタ素子を容易に提供することができる。
【0054】
下地電極膜の形成が、導電ペーストの塗布・焼付けにより行われる場合、サーミスタ素体にオーム接触し得る下地電極膜を容易にかつ十分な厚みとなるように形成することができる。
【0055】
第1,第2の端面から第1,第2の端面間の距離の1/3の長さまでの範囲に第1,第2の絶縁性保護膜を形成した場合には、抵抗値のばらつきをより効果的に抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るチップ型NTCサーミスタ素子の外観を示す斜視図。
【図2】図1に示した実施例のチップ型NTCサーミスタ素子の縦断面図。
【図3】図1に示したチップ型NTCサーミスタ素子の平面断面図。
【符号の説明】
1…チップ型NTCサーミスタ素子
2…サーミスタ素体
2a,2b…第1,第2の端面
3,4…第1,第2の外部電極
5…下地電極膜
6…メッキ膜
7…メッキ膜
8,9…内部電極
10,11…第1,第2の絶縁性保護膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip thermistor element used for temperature compensation and temperature detection, for example, and more particularly to a chip thermistor element having an external electrode formed by forming a plating layer on a base electrode film.
[0002]
[Prior art]
Conventionally, chip-type NTC thermistor elements are widely used for temperature detection and temperature compensation. The NTC thermistor element has a structure in which external electrodes are formed on both end faces of a thermistor body having negative resistance temperature characteristics, or a plurality of internal electrodes are formed in the thermistor body. A laminated structure in which an internal electrode is electrically connected to the formed external electrode is known. Particularly, in the latter case, that is, the stacked NTC thermistor element, NTC thermistor elements having various resistance values can be provided by designing the internal electrode structure.
[0003]
The external electrode of the chip-type NTC thermistor element usually has a base electrode film made of Ag or the like that can be in ohmic contact with the thermistor body, and a plating film formed on the base electrode film by a wet plating method. The plating film is provided in order to prevent soldering of the base electrode film during soldering when mounting the NTC thermistor element on a substrate or the like and to provide solderability. Usually, a Ni plating film is formed on the base electrode film to prevent solder erosion, and a plating film made of Sn or Sn—Pb alloy is formed on the Ni plating film to further improve solderability. Has been.
[0004]
In recent years, chip type NTC thermistor elements used for temperature compensation and temperature detection have been strongly required to improve resistance value accuracy. In reality, it has been required that the resistance value deviation be ± 1% or less.
[0005]
By the way, the conventional chip type NTC thermistor element generally has a resistance value variation of about 5 to 10% immediately after manufacturing. Therefore, the resistance value of the manufactured chip-type NTC thermistor element is measured, and the resistance value is first selected.
[0006]
Next, the resistance value of the chip type NTC thermistor element outside the target resistance value range is corrected.
As one of the resistance value correction methods, there is known a method using a phenomenon in which a part of the thermistor body is eluted in the plating solution when the above-described plating film is formed.
[0007]
That is, after applying a conductive paste to both end faces of the thermistor body and baking to form a base electrode film, the resistance value between the base electrode films is measured on both end faces. When the resistance value deviates from the target resistance value range, the chips are grouped according to the deviation.
[0008]
On the other hand, there is a correlation between the plating time when the plating film is formed on the base electrode film by the wet plating method, the elution amount of the ceramic body material, and the elution amount of the ceramic body material and the resistance value change amount of the chip. To do. Therefore, by controlling the plating time according to the deviation of the resistance value from the target resistance value, the resistance value of the chip thermistor element after the plating film is formed can be corrected to the target range.
[0009]
[Problems to be solved by the invention]
In the resistance value correcting method, the elution phenomenon of the thermistor body material by the plating solution is used. Accordingly, since the thermistor element constituents are eluted on a part of the outer surface of the thermistor element body, the plating solution may penetrate into the thermistor element body through the gap between the external electrode and the thermistor element surface. . For this reason, penetration of the plating solution into the thermistor body may reduce moisture resistance, shorten the service life, and reduce reliability.
[0010]
The object of the present invention is to eliminate the drawbacks of the conventional chip type thermistor element that corrects the resistance value when forming the plating film by the wet plating method described above, has a small variation in resistance value, has excellent moisture resistance, and has a long lifetime. An object of the present invention is to provide a chip-type thermistor element having excellent characteristics and excellent reliability, and a method for manufacturing the same.
[0011]
[Means for Solving the Problems]
1st invention of this application is formed in the 1st, 2nd end surface of the thermistor body which consists of semiconductor ceramics and which has the 1st, 2nd end surface which opposes, and the thermistor body, and First and second external electrodes having a base electrode film formed by baking conductive paste and a plating film formed by wet plating on the base electrode film, and the first and second external electrodes are formed. The outer surface of the thermistor body excluding the portion that is formed is in contact with the edges of the first and second external electrodes from the edges of the first and second external electrodes to the second and first external electrodes. It is extended to the electrode side, and first, the first, and a second insulating protective film formed so as to leave a thermistor element extracorporeal surface exposed portion between the second external electrodes, the thermistor First and second insulation from the first and second end faces of the element The distance to the center of the edge of the thermistor element of the protective film is b, the first thermistor element, and a distance between the second end face and a X, b ≦ (1/3) in the range of X It is a chip type thermistor element characterized by these.
[0012]
2nd invention of this application is formed in the 1st, 2nd end surface of the thermistor body which consists of semiconductor ceramics and which has the 1st, 2nd end face which counters, and the thermistor body, and First and second external electrodes having a base electrode film formed by baking a conductive paste, a plating film formed by wet plating on the base electrode film, and the thermistor body, On the outer surface of the thermistor body excluding the plurality of internal electrodes electrically connected to the first or second external electrode and the portion where the first and second external electrodes are formed, The first and second external electrodes extend from the edge of the first and second external electrodes to the second and first external electrodes so as to contact the edge of the second external electrode. Leave the exposed part of the thermistor outer surface in between. First formed, and a second insulating protective film, the first and second end surfaces of said thermistor element, to the first, the center side of the edge of the thermistor element of the second insulating protective film Is a range of b ≦ (1/3) X, where b is the distance between the first and second end faces of the thermistor element.
[0014]
In a specific aspect of the chip type thermistor element according to the first and second inventions, the thermistor body is made of a semiconductor ceramic having negative resistance temperature characteristics, thereby forming an NTC thermistor.
[0015]
Of course, in the chip type thermistor element according to the first and second inventions, a thermistor element having a positive resistance temperature characteristic may be used, thereby forming a PTC thermistor element.
[0016]
A third invention of the present application is a method for manufacturing a chip thermistor element, comprising a step of preparing a thermistor element made of semiconductor ceramics and having first and second end faces facing each other, and the thermistor element The first and second insulating protective films are provided on the outer surface other than the first and second end faces of the thermistor body, and the first and second insulating protective films are provided so as to leave a body exposed portion . The first thermistor element further contacts the end portions of the first and second base electrode films and extends from the end edges of the first and second external electrodes toward the second and first external electrodes. , B is the distance from the second end face to the center edge of the thermistor element of the first and second insulating protective films, and X is the distance between the first and second end faces of the thermistor element. when a step of forming as in the range of b ≦ (1/3) X, the thermistor At least a first body, so as to cover the second end surface, and forming a base electrode film by baking the conductive paste, after forming the first, second insulating protective film, the first, Forming a plating film on the second base electrode film by a wet plating method, and forming first and second external electrodes.
[0017]
Note that any of the first and second insulating protective film forming steps and the base electrode film forming step may be performed first.
In a specific aspect of the third invention, as the thermistor element body, a thermistor element body having a plurality of internal electrodes drawn out to one of the first and second end faces facing each other is used.
[0018]
In a specific aspect of the chip thermistor element manufacturing method according to the third invention, the base electrode film is formed by applying and baking a conductive paste .
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.
[0020]
FIG. 1 is a perspective view showing a chip-type NTC thermistor element according to an embodiment of the present invention, and FIGS. 2 and 3 are a longitudinal sectional view and a plan sectional view of the chip-type NTC thermistor element, respectively.
[0021]
The chip-type NTC thermistor element 1 has a rectangular
An
[0022]
The first and second
[0023]
The
[0024]
The plating
On the other hand, first and second
[0025]
The
[0026]
The
[0027]
On the other hand, the chip type NTC thermistor element 1 of this embodiment is characterized in that the first and second insulating
[0028]
The insulating
[0029]
That is, the insulating
In this embodiment, the edge 10a on the center side of the thermistor body of the insulating
[0030]
In the chip-type NTC thermistor element 1 of this embodiment, the
[0031]
A raw material in which Mn 3 O 4 , NiO, and Co 3 O 4 were mixed at a weight ratio of 45:25:30 was prepared. This raw material was calcined at 1000 ° C. for 2 hours and pulverized to obtain a calcined powder. To 100% by weight of this calcined powder, 10 to 20% by weight of polyvinyl alcohol as an organic binder, 0.5% by weight of glycerin as a plasticizer, and 1.0% by weight of a polyvinyl dispersant are obtained. A ceramic slurry was obtained using the obtained mixed raw material. This ceramic slurry was formed into a sheet by a doctor blade method to obtain a ceramic green sheet having a thickness of 50 μm.
[0032]
The ceramic green sheet was punched into a rectangular plate shape, and Pd paste was screen printed to form electrode patterns for the
[0033]
Next, the mother laminate is pressed in the thickness direction, and then cut into a rectangular plate shape having a planar shape of 2.4 mm × 1.5 mm to obtain a laminate of individual chip-type NTC thermistor element units. It was.
[0034]
The obtained laminate was fired at a temperature of 1200 ° C. for 2 hours, and then barrel-polished, whereby the length 2.0 × width 1.25 × thickness 1.0 mm connecting the first and second end faces. A
[0035]
A borosilicate bismuth glass paste is applied to both end faces 2a and 2b of the
[0036]
The length of the electrode covering portion of the
[0037]
The resistance value at 25 ° C. of each chip-type NTC thermistor element thus obtained was measured. In the measurement, the resistance values of 100 chip-type NTC thermistor elements were measured, and the average value and variation (3 CV) were obtained.
[0038]
Thereafter, the chip-type NTC thermistor element was selected based on the individual resistance value deviation with respect to the target resistance value, that is, the resistance value at 25 ° C. = 3 kΩ. In this case, selection was performed so that the resistance value range of one group was 0.03 kΩ.
[0039]
Thereafter, the plating time was varied in accordance with the magnitude of the resistance value deviation, and a
[0040]
After the formation of the plating film, the resistance value at 25 ° C. was measured again in the same manner as described above, and the average value and variation (3 CV) were obtained.
Next, the chip-type NTC thermistor element 1 obtained as described above is left in a constant temperature and humidity chamber at 60 ° C. and a relative humidity of 95% for 1000 hours, and after standing for the resistance value at 25 ° C. before being left. The change rate ΔR 25 (%) of the resistance value at 25 ° C. was obtained. The results are shown in Table 1 below.
[0041]
[Table 1]
[0042]
As is apparent from Table 1, in the chip type NTC thermistor element of Sample No. 1 in which the insulating protective film is not formed, the resistance value change rate ΔR 25 after plating is very large as 3.8%.
[0043]
Further, in each of the chip type NTC thermistor elements of
[0044]
However, in the chip-type NTC thermistor element of
[0045]
In the above embodiment, the thermistor element having the internal electrode is used. However, the chip type NTC thermistor element according to the present invention may be configured by using the thermistor element having no internal electrode.
[0046]
【The invention's effect】
In the chip-type NTC thermistor element according to the first invention, the first and second insulating protective films extend from the edges of the first and second external electrodes to the opposite external electrode side, and Since the thermistor body outer surface exposed part is left between the two external electrodes, after forming the base electrode film and the insulating protective film, the plating film is formed, so that the thermistor body outer surface with the plating solution The resistance value can be corrected by eluting the thermistor body constituent material in the exposed portion. In addition, since the first and second insulating protective films are formed, the thermistor element constituent material hardly elutes in the element part in contact with the outer electrode edge during plating. Therefore, the penetration of the plating solution into the thermistor body can be reliably suppressed. Therefore, the moisture resistance of the chip-type NTC thermistor element can be improved, the long-term life can be extended, and the reliability can be greatly improved.
[0047]
Therefore, resistance value correction can be easily performed, and a chip type thermistor element that has little variation in resistance value, excellent resistance value accuracy, and excellent reliability can be provided at low cost.
[0048]
Also in the chip type NTC thermistor element according to the second invention, the first and second insulating protective films are formed as in the chip type NTC thermistor element according to the first invention. It is possible to provide a chip-type thermistor element that can control the resistance value with high accuracy with little variation in resistance value. Furthermore, by adjusting the number and arrangement of the internal electrodes in the thermistor body, chip type thermistor elements having various resistance values can be easily provided.
[0049]
In the case where the first and second insulating protective films are formed in a range from the first and second end faces to a length of 1/3 of the distance between the first and second end faces, As is clear from the experimental example, the variation in resistance value can be further reduced.
[0050]
When a semiconductor ceramic having a negative resistance temperature characteristic is used as the thermistor body, a chip-type NTC thermistor element having excellent reliability and little variation in resistance can be provided according to the present invention.
[0051]
According to the manufacturing method of the chip type thermistor element according to the present invention, the steps of forming the first and second insulating protective films so as to leave the exposed portion of the thermistor body therebetween, and the first and first of the thermistor body. Forming a base electrode film so as to cover the two end faces, and after forming the base electrode film and the first and second insulating protective films, on the first and second base electrode films A plating film is formed by wet plating to form the first and second external electrodes.
[0052]
Therefore, the penetration of the plating solution from the gap between the external electrode and the thermistor body can be reliably suppressed, and the moisture resistance and long-term life of the chip type thermistor element can be improved, greatly improving the reliability. obtain. In addition, since a part of the thermistor body constituent material is eluted at the exposed portion of the thermistor body by the plating solution during the wet plating, the resistance value can be corrected by controlling between the plating films. Therefore, it is possible to provide a chip thermistor element that can control the resistance value at low cost and with high accuracy and has little variation in resistance value.
[0053]
In the manufacturing method according to the present invention, when a thermistor body having a plurality of internal electrodes drawn out to one of the opposing first and second end faces is used as the thermistor body, the plurality of internal parts By devising the number, arrangement and shape of the electrodes, chip type thermistor elements with various resistance values can be easily provided.
[0054]
In the case where the base electrode film is formed by applying and baking a conductive paste, the base electrode film that can be in ohmic contact with the thermistor element body can be easily and sufficiently thick.
[0055]
When the first and second insulating protective films are formed in the range from the first and second end faces to the length of 1/3 of the distance between the first and second end faces, the resistance value varies. It can suppress more effectively.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an external appearance of a chip-type NTC thermistor element according to an embodiment of the present invention.
2 is a longitudinal sectional view of the chip-type NTC thermistor element of the embodiment shown in FIG.
3 is a plan sectional view of the chip-type NTC thermistor element shown in FIG. 1. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Chip | tip type | mold
Claims (5)
前記サーミスタ素体の第1,第2の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第1,第2の外部電極と、
前記第1,第2の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第1,第2の外部電極の端縁に接するように、第1,第2の外部電極の端縁から第2,第1の外部電極側に延ばされており、かつ第1,第2の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第1,第2の絶縁性保護膜とを備え、前記サーミスタ素子の第1,第2の端面から、第1,第2の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をbとし、サーミスタ素子の第1,第2の端面間の距離をXとしたとき、b≦(1/3)Xの範囲であることを特徴とする、チップ型サーミスタ素子。A thermistor body made of semiconductor ceramics and having first and second end faces facing each other;
A first electrode formed on the first and second end faces of the thermistor body and having a base electrode film formed by baking a conductive paste and a plating film formed on the base electrode film by wet plating. A second external electrode;
The first, the outer surface of the thermistor element except the portion where the second external electrode is formed, so as to be in contact with the first end edge of the second outer electrode, first and second external electrodes The first and second portions are formed so as to extend from the edge of the first and second external electrodes and leave the exposed portion of the outer surface of the thermistor body between the first and second external electrodes. A distance from the first and second end faces of the thermistor element to the edge of the thermistor element on the center side of the thermistor element, where b is the thermistor element A chip thermistor element , wherein x is the distance between the first and second end faces, and b ≦ (1/3) X.
前記サーミスタ素体の第1,第2の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第1,第2の外部電極と、
前記サーミスタ素体内に形成されており、第1または第2の外部電極に電気的に接続されている複数の内部電極と、
前記第1,第2の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第1,第2の外部電極の端縁に接するように、第1,第2の外部電極の端縁から第2,第1の外部電極側に延ばされており、かつ第1,第2の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第1,第2の絶縁性保護膜とを備え、前記サーミスタ素子の第1,第2の端面から、第1,第2の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をbとし、サーミスタ素子の第1,第2の端面間の距離をXとしたとき、b≦(1/3)Xの範囲であることを特徴とする、チップ型サーミスタ素子。A thermistor body made of semiconductor ceramics and having first and second end faces facing each other;
A first electrode formed on the first and second end faces of the thermistor body and having a base electrode film formed by baking a conductive paste and a plating film formed on the base electrode film by wet plating. A second external electrode;
A plurality of internal electrodes formed in the thermistor body and electrically connected to the first or second external electrode;
The first, the outer surface of the thermistor element except the portion where the second external electrode is formed, so as to be in contact with the first end edge of the second outer electrode, first and second external electrodes The first and second portions are formed so as to extend from the edge of the first and second external electrodes and leave the exposed portion of the outer surface of the thermistor body between the first and second external electrodes. A distance from the first and second end faces of the thermistor element to the edge of the thermistor element on the center side of the thermistor element, where b is the thermistor element A chip thermistor element , wherein x is the distance between the first and second end faces, and b ≦ (1/3) X.
間にサーミスタ素体露出部分を残すように、前記サーミスタ素体の第1,第2の端面以外の外表面に第1,第2の絶縁性保護膜を、前記第1,第2の絶縁性保護膜が第1,第2の下地電極膜の端部に接するように、かつ第1,第2の外部電極の端縁から第2,第1の外部電極側に延びるように、さらに前記サーミスタ素子の第1,第2の端面から、第1,第2の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をbとし、サーミスタ素子の第1,第2の端面間の距離をXとしたとき、b≦(1/3)Xの範囲であるように形成する工程と、
前記サーミスタ素体の少なくとも第1,第2の端面を覆うように、導電ペーストの焼付けにより下地電極膜を形成する工程とを備え、
第1,第2の絶縁性保護膜を形成した後に、前記第1,第2の下地電極膜上に湿式メッキ法によりメッキ膜を形成し、第1,第2の外部電極を形成する工程とを備えることを特徴とする、チップ型サーミスタ素子の製造方法。Preparing a thermistor body made of semiconductor ceramics and having first and second end faces facing each other;
The first and second insulating protective films are provided on the outer surfaces other than the first and second end faces of the thermistor element body so as to leave an exposed portion of the thermistor element therebetween . The thermistor further so that the protective film is in contact with the ends of the first and second base electrode films and extends from the edges of the first and second external electrodes to the second and first external electrodes. The distance from the first and second end faces of the element to the center side edge of the thermistor element of the first and second insulating protective films is b, and the distance between the first and second end faces of the thermistor element A step of forming so that b ≦ (1/3) X, where X is X ,
Forming a base electrode film by baking a conductive paste so as to cover at least the first and second end faces of the thermistor body,
Forming a plating film on the first and second base electrode films by a wet plating method after forming the first and second insulating protective films, and forming first and second external electrodes; A method for manufacturing a chip-type thermistor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000042672A JP4505925B2 (en) | 2000-02-21 | 2000-02-21 | Chip thermistor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000042672A JP4505925B2 (en) | 2000-02-21 | 2000-02-21 | Chip thermistor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001237105A JP2001237105A (en) | 2001-08-31 |
JP4505925B2 true JP4505925B2 (en) | 2010-07-21 |
Family
ID=18565715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000042672A Expired - Lifetime JP4505925B2 (en) | 2000-02-21 | 2000-02-21 | Chip thermistor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4505925B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008036837A1 (en) * | 2008-08-07 | 2010-02-18 | Epcos Ag | Sensor device and method of manufacture |
JP5420060B2 (en) * | 2010-09-29 | 2014-02-19 | 京セラ株式会社 | Capacitor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021607A (en) * | 1998-07-07 | 2000-01-21 | Murata Mfg Co Ltd | Manufacture of chip thermistor |
JP2000068109A (en) * | 1998-08-21 | 2000-03-03 | Ishizuka Electronics Corp | Chip-type thermistor and producing method thereof |
JP2000235904A (en) * | 1999-02-15 | 2000-08-29 | Murata Mfg Co Ltd | Chip type thermistor and manufacture thereof |
-
2000
- 2000-02-21 JP JP2000042672A patent/JP4505925B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021607A (en) * | 1998-07-07 | 2000-01-21 | Murata Mfg Co Ltd | Manufacture of chip thermistor |
JP2000068109A (en) * | 1998-08-21 | 2000-03-03 | Ishizuka Electronics Corp | Chip-type thermistor and producing method thereof |
JP2000235904A (en) * | 1999-02-15 | 2000-08-29 | Murata Mfg Co Ltd | Chip type thermistor and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2001237105A (en) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6232867B1 (en) | Method of fabricating monolithic varistor | |
KR102406443B1 (en) | Multilayer ceramic capacitor | |
KR100318251B1 (en) | Thermistor chips and methods of making same | |
KR100296848B1 (en) | Chip thermistor and method of adjusting same | |
JP4505925B2 (en) | Chip thermistor element | |
KR20190058239A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP4907138B2 (en) | Chip type NTC element | |
JPH06215908A (en) | Chip type thermistor and its manufacturing method | |
US20020089409A1 (en) | Chip-type resistor element | |
JP3528972B2 (en) | NTC thermistor | |
JP2780408B2 (en) | Square plate type chip resistor | |
JPH06314602A (en) | Ceramic electronic component | |
JP6828256B2 (en) | NTC thermistor element | |
US20240212892A1 (en) | Laminated ceramic component | |
JP3625053B2 (en) | Chip-type thermistor and manufacturing method thereof | |
JP3214440B2 (en) | Method of manufacturing resistance element and resistance element | |
JPH11283804A (en) | Resistor | |
JP3823512B2 (en) | Thermistor element | |
JP2001135501A (en) | Chip type thermistor | |
JP4660922B2 (en) | Thermistor and manufacturing method thereof | |
JPH04317302A (en) | Positive temperature coefficient thermistor and manufacturing method thereof | |
JP3316552B2 (en) | Manufacturing method of resistor | |
JP3307314B2 (en) | Multilayer resistance element and method of manufacturing the same | |
JP2000340413A5 (en) | ||
JP2559527Y2 (en) | Thermistor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4505925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |