JP2000068109A - Chip-type thermistor and producing method thereof - Google Patents

Chip-type thermistor and producing method thereof

Info

Publication number
JP2000068109A
JP2000068109A JP10235836A JP23583698A JP2000068109A JP 2000068109 A JP2000068109 A JP 2000068109A JP 10235836 A JP10235836 A JP 10235836A JP 23583698 A JP23583698 A JP 23583698A JP 2000068109 A JP2000068109 A JP 2000068109A
Authority
JP
Japan
Prior art keywords
thermistor
chip
electrode
glass layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10235836A
Other languages
Japanese (ja)
Inventor
Masayuki Yanagibashi
政幸 柳橋
Yutaka Niki
裕 仁木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishizuka Electronics Corp
Original Assignee
Ishizuka Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishizuka Electronics Corp filed Critical Ishizuka Electronics Corp
Priority to JP10235836A priority Critical patent/JP2000068109A/en
Publication of JP2000068109A publication Critical patent/JP2000068109A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable chip-type thermistor which is used for surface mount packaging and ensures less variations of a distance between one electrode and the other electrode, and to provide the producing method thereof. SOLUTION: This chip-type thermistor is constituted of a thermistor device 4 having a shape of rectangular parallelopiped, glass layers 5 which coat the surface of the thermistor device 4 excluding the both ends thereof, grounding electrodes 2 formed on the both ends of the thermistor 4, and at least one layer of plated film layers formed on the surface of the grounding electrodes 2. This chip-type thermistor 1 forms an opening part 7 in the glass layers 5 on the surface of the thermistor device to keep an appropriate distance between one electrode and the other electrode. The distance between electrodes formed at the both ends of the thermistor device 4 can be held by the opening part 7. As a result, less variations between electrodes and higher reliability can be ensured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チップ型サーミス
タとその製造方法に関し、詳しくは表面実装用であっ
て、信頼性の高い負特性を有するチップ型サーミスタと
その製造方法に関するものである。
The present invention relates to a chip-type thermistor and a method of manufacturing the same, and more particularly to a chip-type thermistor for surface mounting and having a highly reliable negative characteristic and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来例のチップ型サーミスタは、例えば
特表平3−504551号公報(以下、従来例1)、特
開平3−250603号公報(以下、従来例2)、特開
昭63−177402号公報(以下、従来例3)等に開
示されている。これら従来例1,2のチップ型サーミス
タは、直方体に形成した素体の両端面を除いた四面をガ
ラス層で被覆した後、両端面に導電性電極部(例えば、
下地電極)を形成し、さらに前記電極部上に金属メッキ
層を設けた構造である。また、従来例3のチップ型サー
ミスタは、サーミスタ素体の4面に無機物の被覆層を形
成した露出端面に電極が形成されている。
2. Description of the Related Art Conventional chip-type thermistors are disclosed in, for example, Japanese Patent Application Laid-Open No. 3-504551 (hereinafter, Conventional Example 1), Japanese Patent Application Laid-Open No. 3-250603 (hereinafter, Conventional Example 2), and No. 177402 (hereinafter referred to as Conventional Example 3). The chip-type thermistors of Conventional Examples 1 and 2 cover the four sides except for both end faces of a rectangular parallelepiped element body with a glass layer, and then apply conductive electrode portions (for example,
A base electrode) is formed, and a metal plating layer is further provided on the electrode portion. In the chip type thermistor of Conventional Example 3, electrodes are formed on the exposed end faces of the thermistor body on which four inorganic coating layers are formed.

【0003】これらの従来例では、サーミスタ素体の両
端面に形成する下地電極として、通常、銀ペーストを塗
布し、焼き付けして形成した銀電極が用いられている。
この銀ペーストの塗布方法としては、スタンピング法や
スクリーン印刷法が用いられている。しかし、これらの
方法による塗布は、素体両端面だけに銀ペーストが付着
されるのみならず、素体表面に被覆された絶縁物層(ガ
ラス層や無機物層等)の上にも塗布されてしまう欠点が
ある。さらに、銀ペ−ストの粘度、周囲温度或いは治具
等の工程条件のばらつき等によっても、素体両端面のみ
ならずその周辺の絶縁物層上に付着して、銀電極端部が
互いに接近して形成されるおそれがある。このような製
造方法により、チップ型サーミスタを製造した場合、両
端面の電極が絶縁物層上へ拡がって限りなく接近してい
たとしても、電極端部が短絡していない限り、抵抗値測
定による品質検査の段階では、正常な抵抗値を示すため
に良品となるおそれがある。
In these conventional examples, silver electrodes formed by applying and baking a silver paste are usually used as base electrodes formed on both end surfaces of the thermistor body.
As a method of applying the silver paste, a stamping method or a screen printing method is used. However, the application by these methods involves not only the application of the silver paste to both end faces of the element body but also the application of an insulating layer (glass layer, inorganic layer, etc.) coated on the element body surface. There is a disadvantage. Furthermore, due to variations in the process conditions such as the viscosity of the silver paste, the ambient temperature and the jig, etc., the silver electrode ends adhere to not only the both end surfaces of the element body but also the insulating layer around the element body, and the ends of the silver electrodes approach each other. May be formed. When a chip-type thermistor is manufactured by such a manufacturing method, even if the electrodes on both end faces are spread as close as possible onto the insulator layer, unless the electrode ends are short-circuited, the resistance is measured. At the quality inspection stage, there is a possibility that the product will be a non-defective product because it shows a normal resistance value.

【0004】このような両電極端が近接して、両電極間
の間隙が狭くなったチップ型サーミスタが製造されて出
荷され、このような素子がプリント基板上にマウントさ
れた場合、湿度の高い場所や劣悪な環境下で長期間使用
されると、チップ型サーミスタの電極間で金属の移動現
象であるマイグレーションが発生して両電極端間が短絡
し、温度センサとして機能しなくなるおそれがある。
[0004] When such a chip thermistor in which the ends of both electrodes are close to each other and the gap between the two electrodes is narrow is manufactured and shipped, when such an element is mounted on a printed circuit board, high humidity may result. If the chip type thermistor is used for a long time in a place or in a bad environment, migration, which is a phenomenon of metal movement, occurs between the electrodes of the chip type thermistor, and short-circuit occurs between both electrode ends, so that there is a possibility that the electrode does not function as a temperature sensor.

【0005】近年では、チップ部品の素体の長さ、即ち
素子両端面間の距離が短くなる傾向にあり、下地電極形
成時の絶縁物層上への電極のはみ出しによって、両電極
端間の距離のばらつきが生じ、これらチップ型サーミス
タを機器に搭載してフィールドで使用したときに動作不
良等の故障の原因となるおそれがあった。因みに、チッ
プ形状が一段と小型化し、例えば、その寸法が、1.0
×0.5mm、或いは0.8×0.3mmの形状の極小
型のものが商品化されている。チップ部品の小型化の傾
向は益々高まっている。
In recent years, the length of the element body of the chip component, that is, the distance between both end faces of the element, has tended to be shortened. When the chip thermistor is mounted on a device and used in a field, there is a possibility that the chip thermistor may cause a malfunction such as an operation failure. Incidentally, the chip shape is further reduced in size, for example, the size is 1.0
Ultra-small ones having a shape of × 0.5 mm or 0.8 × 0.3 mm have been commercialized. The trend toward miniaturization of chip components is increasing.

【0006】[0006]

【発明が解決しようとする課題】本発明は、上記課題に
鑑みなされたものであって、表面実装用であって、電極
間距離のばらつきが少なく、信頼性が高いチップ型サー
ミスタおよびその製造方法を提供することを目的とする
ものである。また、本発明は、表面実装用であって、電
極間距離のばらつきが少なく、信頼性が高く、しかも抵
抗値の調整が容易なチップ型サーミスタおよびその製造
方法を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is intended for surface mounting and has a small variation in distance between electrodes and a highly reliable chip type thermistor, and a method of manufacturing the same. The purpose is to provide. Another object of the present invention is to provide a chip-type thermistor for surface mounting, which has a small variation in distance between electrodes, has high reliability, and can easily adjust a resistance value, and a method for manufacturing the same. It is.

【0007】[0007]

【課題を解決するための手段】本発明は、上記課題を達
成するために、請求項1の発明は、直方体形状のサーミ
スタ素体と、該サーミスタ素体の両端面を除く表面を被
覆するガラス層と、該サーミスタ素体の両端面に形成し
た下地電極と、該下地電極の表面に形成した少なくとも
一層のメッキ膜層とを有するチップ型サーミスタにおい
て、前記サーミスタ素体表面の前記ガラス層に、前記電
極間距離を保つための開口部を形成したことを特徴とす
るチップ型サーミスタである。この構成によれば、サー
ミスタ素体の両端面に形成される電極間距離が、開口部
を形成することによって保たれ、電極間距離のばらつき
が少なく、高い信頼性を有する。
In order to achieve the above object, the present invention is directed to a cubic thermistor element and a glass covering the surface of the thermistor element body excluding both end faces. Layer, a base electrode formed on both end surfaces of the thermistor body, and a chip-type thermistor having at least one plating film layer formed on the surface of the base electrode, wherein the glass layer on the surface of the thermistor body, A chip-type thermistor, wherein an opening for keeping the distance between the electrodes is formed. According to this configuration, the distance between the electrodes formed on both end surfaces of the thermistor body is maintained by forming the opening, and the variation in the distance between the electrodes is small, and the reliability is high.

【0008】また、請求項2の発明は、前記ガラス層に
形成される前記開口部が、前記サーミスタ素体の両端面
を除く、該サーミスタ素体の少なくとも一表面上に形成
され、請求項3の発明では、前記ガラス層に形成される
前記開口部が、前記サーミスタ素体の両端面を除く、該
サーミスタ素体の少なくとも対向する表面上に形成さ
れ、請求項4の発明では、前記ガラス層に形成される前
記開口部が、該サーミスタ素体の4表面上に形成された
ことを特徴とする請求項1に記載のチップ型サーミスタ
である。これらの構成によれば、開口部がサーミスタ素
体の表面に形成されたガラス層の1面、対向する面、ま
たは4面に形成されており、サーミスタ素体の対向する
ガラス層に開口部を形成するのが製造上有利であり、こ
の開口部が形成される面が多い程、電極間距離が保たれ
る確率は高くなり、電極間距離が保たれことにより、電
極間の沿面距離も保たれて信頼性が向上する。また、こ
の開口部をプリント基板の接着面とするとチップ型サー
ミスタの仮接着が強固なものとなる。
According to a second aspect of the present invention, the opening formed in the glass layer is formed on at least one surface of the thermistor body except for both end faces of the thermistor body. In the invention, the opening formed in the glass layer is formed on at least opposing surfaces of the thermistor body, excluding both end surfaces of the thermistor body. 2. The chip-type thermistor according to claim 1, wherein the openings formed in the thermistor body are formed on four surfaces of the thermistor body. According to these configurations, the opening is formed on one surface, the opposing surface, or the four surfaces of the glass layer formed on the surface of the thermistor element, and the opening is formed on the opposing glass layer of the thermistor element. It is advantageous from the viewpoint of manufacturing that the distance between the electrodes is maintained higher as the number of surfaces on which the openings are formed increases, and the creepage distance between the electrodes is also maintained by maintaining the distance between the electrodes. The reliability is improved. When this opening is used as the bonding surface of the printed circuit board, the temporary bonding of the chip thermistor becomes strong.

【0009】また、請求項5の発明は、前記サーミスタ
素体の両端面を除く、少なくとも一素体表面上に抵抗調
整用電極を形成したことを特徴とする請求項1乃至4の
何れかに記載のチップ型サーミスタである。この構成に
よれば、サーミスタ素体の組成を変えることなく、抵抗
調整用電極をトリミングすることによって、所定の抵抗
値のチップ型サーミスタを容易に形成できる。
According to a fifth aspect of the present invention, in any one of the first to fourth aspects, a resistance adjusting electrode is formed on at least one element body surface except for both end faces of the thermistor element body. It is a chip thermistor as described. According to this configuration, a chip-type thermistor having a predetermined resistance value can be easily formed by trimming the resistance adjusting electrode without changing the composition of the thermistor body.

【0010】また、請求項6の発明は、前記開口部に無
機絶縁膜が設けられていることを特徴とする請求項1乃
至5の何れかに記載のチップ型サーミスタであり、請求
項7の発明では、前記無機絶縁膜が酸化ケイ素膜又は酸
化アルミニウム膜の少なくとも一種で形成されたことを
特徴とするチップ型サーミスタである。この構成によれ
ば、比抵抗の小さいチップ型サーミスタにおいて、メッ
キ電極形成時におけるメッキ付着を防止できるととも
に、下地電極やメッキ電極が無機絶縁膜と接触すると抵
抗値の変化が生じるので、品質検査での抵抗値の測定に
いって不良品を確実に選別ができる。
According to a sixth aspect of the present invention, there is provided the chip thermistor according to any one of the first to fifth aspects, wherein an inorganic insulating film is provided in the opening. The present invention is the chip thermistor, wherein the inorganic insulating film is formed of at least one of a silicon oxide film and an aluminum oxide film. According to this configuration, in a chip type thermistor having a small specific resistance, it is possible to prevent plating adhesion at the time of forming a plating electrode, and when the base electrode or the plating electrode comes into contact with the inorganic insulating film, a change in resistance occurs. In the measurement of the resistance value, defective products can be reliably sorted out.

【0011】また、請求項8の発明は、前記下地電極
と、前記下地電極の表面に形成された少なくとも一層の
メッキ膜層とが、前記サーミスタ素体の少なくとも一表
面上のガラス層に設けられた開口部を隔てて形成されて
いることを特徴とする請求項1乃至7の何れかに記載の
チップ型サーミスタである。この構成によれば、電極間
距離が確実に保持できるので、マイグレーションの発生
が抑制され、信頼性を維持することができる。
The invention according to claim 8 is that the base electrode and at least one plating film layer formed on the surface of the base electrode are provided on a glass layer on at least one surface of the thermistor body. The chip-type thermistor according to claim 1, wherein the chip-type thermistor is formed with an opening formed therebetween. According to this configuration, the distance between the electrodes can be reliably maintained, so that the occurrence of migration is suppressed and the reliability can be maintained.

【0012】また、請求項9の発明は、前記下地電極の
材料は、銀・パラジウム系合金または銀を主成分とし、
前記下地電極上にメッキされるメッキ層の材料が、ニッ
ケルまたはニッケル系合金であり、前記メッキ層上に半
田メッキ層を形成したことを特徴とする請求項1乃至8
の何れかに記載のチップ型サーミスタである。この構成
によれば、ガラス層に開口部が形成されたチップ型サー
ミスタであり、既存の電極形成技術が応用できる。
In a ninth aspect of the present invention, the material of the base electrode is mainly composed of silver / palladium alloy or silver,
9. The method according to claim 1, wherein a material of a plating layer plated on the base electrode is nickel or a nickel-based alloy, and a solder plating layer is formed on the plating layer.
The chip-type thermistor according to any one of the above. According to this configuration, the chip thermistor has an opening formed in the glass layer, and the existing electrode forming technology can be applied.

【0013】また、請求項10の発明は、チップ型サー
ミスタの製造方法において、サーミスタ素体を形成する
素体形成工程と、該素体形成工程によって形成されたサ
ーミスタ素体の表面にストライプ状のガラス層とその裏
面に全面またはストライプ状のガラス層を形成するガラ
ス形成工程と、該ガラス形成工程後の素体を前記ストラ
イプ状のガラス層に対して直交する方向に短冊状に切断
する第1切断工程と、該第1切断工程後の素体切り出し
面に全面またはストライプ状のガラス層を形成する切出
面ガラス形成工程と、該切出面ガラス形成工程によって
形成された素体の前記ストライプ状のガラス層の中心を
ストライプ方向に切断してチップ状素体とする第2切断
工程と、前記第2切断工程によって切り出されたチップ
状素体の両端面に電極形成する電極形成工程とからなる
ことを特徴とするチップ型サーミスタの製造方法であ
る。この構成によれば、ストライプ状のガラス層を形成
することで、ストライプ状のガラス層に対して直交する
方向に切断することによって、電極間距離を保つための
目安となる開口部が容易に形成できる。
According to a tenth aspect of the present invention, in the method of manufacturing a chip-type thermistor, a body forming step of forming a thermistor body, and a stripe-shaped surface formed on the surface of the thermistor body formed by the body forming step. A glass forming step of forming a glass layer and an entire surface or a striped glass layer on the back surface thereof, and a first step of cutting the element body after the glass forming step into strips in a direction orthogonal to the striped glass layer. A cutting step, a cut-out glass forming step of forming a glass layer in the form of an entire surface or a stripe on the cut-out surface of the element after the first cutting step, and the striped shape of the element formed by the cut-out glass forming step A second cutting step in which the center of the glass layer is cut in the stripe direction to form a chip-shaped body; and both end faces of the chip-shaped body cut out in the second cutting step. It is a manufacturing method of a chip type thermistor which is characterized by comprising an electrode forming step of poles formed. According to this configuration, by forming a stripe-shaped glass layer, by cutting in a direction perpendicular to the stripe-shaped glass layer, an opening serving as a measure for maintaining a distance between electrodes can be easily formed. it can.

【0014】また、請求項11の発明は、チップ型サー
ミスタの製造方法において、サーミスタ素体を形成する
素体形成工程と、該素体形成工程によって形成したサー
ミスタ素体の表面にストライプ状のガラス層とその裏面
に全面またはストライプ状のガラス層を形成するガラス
形成工程と、該ガラス形成工程後のサーミスタ素体を、
前記ストライプ状の個々のガラス層の中心に沿ってスト
ライプ方向に短冊状に切断する第1切断工程と、該第1
切断工程後の短冊状の素体の切り出し面に電極を形成す
る電極形成工程と、該電極形成工程の後に、電極を形成
した素体を前記ストライプ状のガラス層と直交する方向
に切り出してチップ状素体とする第2切断工程と、から
なることを特徴とするチップ型サーミスタの製造方法で
ある。この構成によれば、ストライプ状のガラス層を形
成することにより、開口部が容易に形成できるととも
に、個々のチップに切断する前に電極形成が可能とな
り、製造工程の簡略化できる。
According to an eleventh aspect of the present invention, in the method of manufacturing a chip-type thermistor, there is provided an element forming step for forming a thermistor element, and a stripe-shaped glass formed on the surface of the thermistor element formed in the element forming step. A glass forming step of forming a glass layer in the entire surface or a stripe on the layer and the back surface thereof, and a thermistor body after the glass forming step,
A first cutting step of cutting into strips along the center of the individual glass layers in the stripe direction in the stripe direction;
An electrode forming step of forming an electrode on the cut surface of the strip-shaped element body after the cutting step; and after the electrode forming step, the element-formed element is cut out in a direction orthogonal to the stripe-shaped glass layer to form a chip. And a second cutting step of forming a state body. According to this configuration, by forming the stripe-shaped glass layer, an opening can be easily formed, and an electrode can be formed before cutting into individual chips, thereby simplifying a manufacturing process.

【0015】また、請求項12の発明は、請求項10又
は11に記載のチップ型サーミスタの製造方法におい
て、前記素体形成工程によって、サーミスタ素体を形成
した後、前記サーミスタ素体の表面に無機絶縁膜を形成
する薄膜形成工程を有することを特徴とするチップ型サ
ーミスタの製造方法である。この構成によれば、開口部
を形成した際に開口部に無機絶縁膜が形成された構造を
容易に形成し得るとともに、無機絶縁膜と半田メッキ膜
層との接触による抵抗値変化が生じるので、品質検査に
よって不良品を確実に排除することができる。
According to a twelfth aspect of the present invention, in the method for manufacturing a chip-type thermistor according to the tenth or eleventh aspect, after forming the thermistor body in the body forming step, the surface of the thermistor body is formed. A method for manufacturing a chip-type thermistor, comprising a step of forming a thin film for forming an inorganic insulating film. According to this configuration, when the opening is formed, the structure in which the inorganic insulating film is formed in the opening can be easily formed, and the resistance value changes due to the contact between the inorganic insulating film and the solder plating film layer. In addition, defective products can be reliably eliminated by quality inspection.

【0016】また、請求項13の発明は、請求項10乃
至12の何れかに記載のチップ型サーミスタの製造方法
において、前記サーミスタ素体の表面に抵抗調整用電極
を形成することを特徴とするチップ型サーミスタの製造
方法である。この構成によれば、サーミスタ素体に抵抗
調整用電極が設けられており、容易にチップ型サーミス
タの抵抗値を調整することができるので、素体自体の組
成調整による抵抗値の設定が不要となり、製造が容易と
なる。
According to a thirteenth aspect of the present invention, in the method of manufacturing a chip thermistor according to any one of the tenth to twelfth aspects, a resistance adjusting electrode is formed on a surface of the thermistor body. It is a manufacturing method of a chip type thermistor. According to this configuration, the resistance adjustment electrode is provided on the thermistor element, and the resistance value of the chip-type thermistor can be easily adjusted. Therefore, it is not necessary to set the resistance value by adjusting the composition of the element body itself. , Making it easier to manufacture.

【0017】[0017]

【発明の実施の形態】以下、本発明に係るチップ型サー
ミスタおよびその製造方法の実施の形態について、図1
乃至図9を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a chip type thermistor and a method of manufacturing the same according to the present invention will be described with reference to FIG.
This will be described with reference to FIGS.

【0018】(実施形態1)本発明の実施形態1につい
て、図1及び図2を参照して説明する。図1(a)は、
チップ型サーミスタの実施形態を示す斜視図、図1
(b)はその矢印X,Y方向からみた断面図である。図
2(a)〜(f)は、その製造方法を説明するための斜
視図である。図1において、チップ型サーミスタ1は、
直方体形状のサーミスタ素体4の両端面に形成された下
地電極2と、下地電極2の表面に形成されたニッケルメ
ッキ層等のメッキ電極層3と、メッキ電極層3上に半田
メッキ層8とを備え、サーミスタ素体4の両端面を除く
サーミスタ素体4の表面にガラス層5が設けられ、サー
ミスタ素体4の少なくとも一表面のガラス層5に開口部
7が形成されている。
Embodiment 1 Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 (a)
1 is a perspective view showing an embodiment of a chip type thermistor, and FIG.
(B) is a sectional view as seen from the directions of the arrows X and Y. 2A to 2F are perspective views for explaining a manufacturing method thereof. In FIG. 1, a chip thermistor 1
A base electrode 2 formed on both end surfaces of the thermistor body 4 having a rectangular parallelepiped shape, a plating electrode layer 3 such as a nickel plating layer formed on the surface of the base electrode 2, and a solder plating layer 8 on the plating electrode layer 3. And a glass layer 5 is provided on the surface of the thermistor body 4 except for both end faces of the thermistor body 4, and an opening 7 is formed in the glass layer 5 on at least one surface of the thermistor body 4.

【0019】図2(a)〜(f)を参照して、このチッ
プ型サーミスタの製造方法について説明する。先ず、サ
ーミスタ素体4を作るために酸化マンガン(Mn
2 )、酸化コバルト(CoO)、酸化ニッケル(Ni
O)の酸化物粉末を、金属原子比で1:1:1の割合で
それぞれ秤量して、ボールミルで10時間混合した後、
脱水乾燥する。この混合物を900〜1000℃で約2
時間仮焼し、再びボールミルで粉砕した後、バインダと
してポリビニルブチラールを10wt%とエタノール1
5wt%、さらに潤滑剤1%を加えて混練物を調製し
た。次いでこの混練物を押し出し成形によって厚みが約
0.9mmのグリーンシートを作製して、60×60m
mの大きさに打ち抜いた。このシートを1100〜12
50℃で約1時間焼成し、図2(a)に示すようなサー
ミスタ素体4を得た。
With reference to FIGS. 2A to 2F, a method of manufacturing the chip type thermistor will be described. First, manganese oxide (Mn) was used to form the thermistor body 4.
O 2 ), cobalt oxide (CoO), nickel oxide (Ni
O) The oxide powder was weighed at a metal atomic ratio of 1: 1: 1 and mixed in a ball mill for 10 hours.
Dehydrate and dry. The mixture is heated at 900-1000 ° C for about 2
After calcining for an hour and pulverizing again by a ball mill, 10 wt% of polyvinyl butyral was used as a binder and ethanol 1 was used.
A kneaded material was prepared by adding 5% by weight and 1% of a lubricant. Next, a green sheet having a thickness of about 0.9 mm was prepared by extrusion molding the kneaded material, and the green sheet was 60 × 60 m
m size. This sheet is 1100-12
Firing was performed at 50 ° C. for about 1 hour to obtain a thermistor body 4 as shown in FIG.

【0020】このサーミスタ素体4の表面に酸化シリコ
ン(SiO2 )、酸化ホウ素(B23 )を主成分とす
るガラスペーストを、図2(b)に示すように、ガラス
層5を形成するために、幅1.0mm、ピッチ0.5m
mのストライプ状に印刷し、かつガラス層5′を形成す
るために、サーミスタ素体4の裏面側にガラスペースト
を全面に印刷して、750〜950℃で焼成して、サー
ミスタ素体4の表裏にそれぞれ約15μmのガラス層
5,5′を形成する。次に、これを図2(c)のよう
に、ストライプ状に形成されたガラス層に直交する方向
に、幅が0.7mmの短冊状となるように切り出す。そ
して、その切断面に、図2(d)に示すように、前述と
同様な方法によって、約15μm厚さのガラス層6,
6′(ガラス層5と同一材質)を形成する。
A glass paste containing silicon oxide (SiO 2 ) and boron oxide (B 2 O 3 ) as main components is formed on the surface of the thermistor body 4 to form a glass layer 5 as shown in FIG. 1.0mm width, 0.5m pitch
m, and a glass paste is printed on the entire back surface of the thermistor element 4 and baked at 750 to 950 ° C. to form the glass layer 5 ′. Glass layers 5, 5 'each having a thickness of about 15 .mu.m are formed on both sides. Next, as shown in FIG. 2 (c), this is cut out in a direction perpendicular to the glass layer formed in a stripe shape so as to be a strip having a width of 0.7 mm. Then, as shown in FIG. 2D, a glass layer 6 having a thickness of about 15 μm was formed on the cut surface by the same method as described above.
6 ′ (the same material as the glass layer 5) is formed.

【0021】そして、ガラス層5,5′、6,6′が形
成された短冊状のサーミスタ素体4のストライプ状に形
成されたガラス層5の中央部分を、図2(e)に示した
ように、ストライプ方向に切断して、長さが1.5mm
のチップ状素子を形成する。この切断面とその周囲のガ
ラス層5,5′、6,6′の一部に、図1(b)に示し
たように、銀ペーストを塗布して約750℃で焼き付け
て下地電極2を形成する。次に、下地電極2上に電解メ
ッキ法によって厚さ約2μmのニッケルメッキ層3を、
さらにその上に厚さ約3μmのSn/Pbからなる半田
メッキ層8を形成する。そして、図2(f)に示したチ
ップ型サーミスタ1が得られる。
FIG. 2 (e) shows the central portion of the strip-shaped glass layer 5 of the strip-shaped thermistor body 4 on which the glass layers 5, 5 ', 6, 6' are formed. Cut in the stripe direction as shown
Is formed. As shown in FIG. 1B, a silver paste is applied to the cut surface and a part of the glass layers 5, 5 ', 6, 6' around the cut surface and baked at about 750.degree. Form. Next, a nickel plating layer 3 having a thickness of about 2 μm was formed on the base electrode 2 by electrolytic plating.
Further, a solder plating layer 8 of Sn / Pb having a thickness of about 3 μm is formed thereon. Then, the chip type thermistor 1 shown in FIG. 2F is obtained.

【0022】本実施形態のチップ型サーミスタは、図
1,2から明らかなように、少なくともサーミスタ素体
4の両端面を除く表面の一部に開口部7が形成された構
造である。そのために下地電極2の一部がガラス層5を
越えて開口部7から露呈するサーミスタ素体部分に付着
した場合、下地電極2間の電極間隔が実質的に接近する
ことになるので、チップ型サーミスタ1の抵抗値は、極
端に低い値を示すために、抵抗値の選別工程で特性不良
として取り除くことができる。
As is clear from FIGS. 1 and 2, the chip-type thermistor of this embodiment has a structure in which an opening 7 is formed at least in a part of the surface of the thermistor body 4 excluding both end faces. Therefore, when a part of the base electrode 2 adheres to the thermistor body portion exposed from the opening 7 beyond the glass layer 5, the electrode interval between the base electrodes 2 is substantially reduced. Since the resistance value of the thermistor 1 shows an extremely low value, it can be removed as a characteristic failure in the resistance value selection step.

【0023】上記のように、本実施形態は、チップ状の
サーミスタ素体4の両端面を除く素体表面に形成したガ
ラス層の一部に開口部7が形成された構造のチップ型サ
ーミスタについて述べた。この構造のチップ型サーミス
タは、サーミスタ素体4の一面(ガラス層5)にのみ素
体が露出する開口部7が形成され、その側面側にはガラ
ス層6,6′、その裏面側にはガラス層5′が全面に形
成されており、開口部7が一素体面のみに形成されてい
るので、他の素体面の下地電極が限りなく接近していて
も良品として選別されるおそれがある。しかし、従来例
よりは、サーミスタ素体の一面の電極間距離の沿面距離
が保たれるので、マイグレーションの発生する確率を低
下させる効果が得られる。
As described above, the present embodiment relates to a chip-type thermistor having a structure in which an opening 7 is formed in a part of a glass layer formed on the surface of the chip-shaped thermistor body 4 except for both end faces. Stated. In the chip-type thermistor having this structure, an opening 7 is formed on only one surface (glass layer 5) of the thermistor body 4 so that the body is exposed. Since the glass layer 5 'is formed on the entire surface and the opening 7 is formed only on one elementary surface, even if the base electrode on the other elementary surface is as close as possible, it may be selected as a good product. . However, as compared with the conventional example, since the creeping distance of the distance between the electrodes on one surface of the thermistor body is maintained, the effect of reducing the probability of occurrence of migration can be obtained.

【0024】また、本実施形態のチップ型サーミスタ
は、開口部に接着剤を付着させることによって、プリン
ト基板との仮接合が良好となり、フローソルダリングに
おいてチップ型サーミスタの部品立ち現象や脱落等を解
消することができる副次的な効果を有する。しかし、本
実施形態では、未だマイグレーションの発生等信頼性の
面では改善の余地がある。
Further, the chip type thermistor of the present embodiment has good temporary bonding with the printed circuit board by adhering an adhesive to the opening, and prevents the chip type thermistor from standing up or falling off in flow soldering. It has a secondary effect that can be eliminated. However, in the present embodiment, there is still room for improvement in terms of reliability such as occurrence of migration.

【0025】(実施形態2)図3,4は、本発明の実施
形態2を示し、上記実施形態をより改良した実施形態で
ある。図3(a)は、本実施形態の斜視図、図3(b)
は、その矢印X,Y方向からみた断面図である。図4
は、本実施形態の製造工程の概要を示す斜視図である。
本実施形態は、図3(a),(b)に示したように、図
1の実施形態のチップ型サーミスタに形成された開口部
7に対応する裏面側に、開口部7′が設けられた構造の
チップ型サーミスタであり、他の形状は実施形態1と同
様の構造であるので、その構成の説明は省略する。
(Embodiment 2) FIGS. 3 and 4 show Embodiment 2 of the present invention, in which the above-described embodiment is further improved. FIG. 3A is a perspective view of the present embodiment, and FIG.
Is a sectional view as seen from the directions of the arrows X and Y. FIG.
FIG. 3 is a perspective view illustrating an outline of a manufacturing process of the present embodiment.
In the present embodiment, as shown in FIGS. 3A and 3B, an opening 7 'is provided on the back surface side corresponding to the opening 7 formed in the chip type thermistor of the embodiment of FIG. This is a chip-type thermistor having the same structure as that of the first embodiment, and other configurations are the same as those of the first embodiment.

【0026】次に、本実施形態の製造工程の概要につい
て、図4を参照して説明する。先ず、図4(a)に示す
サーミスタ素体4の製造方法は、前記実施形態で述べた
ので省略する。図4(b)に示しように、焼結したサー
ミスタ素体4の両面にSiO2 、B2 3 を主成分とす
るガラスペーストを、図3に示すように表裏が対応する
ように、幅1.0mm、ピッチ0.5mmのストライプ
状に印刷し、750〜950℃で焼成して約15μmの
ガラス層5,5′を形成する。これを図4(c)のよう
な幅0.7mmの短冊状に切り出して、その切断面に前
述と同様な方法によって、約10μmのガラス層6,
6′を形成する(図4(d))。このようにガラス層
5,5′、6,6′が形成された短冊状のサーミスタ素
体のストライプ状に形成されたガラス層5の中央部分を
切断して、図4(e)のような長さ1.5mmのチップ
状素子を形成した。次に、電極形成工程に進み、図3
(b)に示したように、この切断面とその周囲のガラス
層5,5′、6,6′の一部に銀ペーストを塗布して7
00〜800℃で焼き付けて下地電極2を形成する。さ
らに、下地電極2上に電解メッキ法によって厚さ約2μ
mのニッケルメッキ層3を形成し、その上に厚さ約3μ
mのSn/Pbからなる半田メッキ層8を形成する。そ
して、図4(f)のようなチップ型サーミスタ1が得ら
れる。
Next, an outline of the manufacturing process of this embodiment will be described with reference to FIG. First, the method of manufacturing the thermistor body 4 shown in FIG. As shown in FIG. 4 (b), a glass paste containing SiO 2 and B 2 O 3 as main components is applied to both surfaces of the sintered thermistor element 4 and the width is adjusted so that the front and back correspond to each other as shown in FIG. The glass layers are printed in a stripe shape of 1.0 mm and a pitch of 0.5 mm and fired at 750 to 950 ° C. to form glass layers 5 and 5 ′ of about 15 μm. This is cut out into a strip having a width of 0.7 mm as shown in FIG. 4C, and a glass layer 6 of about 10 μm is formed on the cut surface by the same method as described above.
6 'is formed (FIG. 4D). The central portion of the glass layer 5 formed in a strip shape of the strip-shaped thermistor body on which the glass layers 5, 5 ', 6, 6' are formed is cut as shown in FIG. A chip-like element having a length of 1.5 mm was formed. Next, the process proceeds to an electrode forming step, and FIG.
As shown in (b), a silver paste is applied to the cut surface and a part of the glass layers 5, 5 ', 6, 6' around the cut surface.
The base electrode 2 is formed by baking at 00 to 800 ° C. Further, a thickness of about 2 μm is formed on the underlying electrode 2 by electrolytic plating.
a nickel plating layer 3 having a thickness of about 3 μm.
A solder plating layer 8 of m / Sn / Pb is formed. Then, a chip type thermistor 1 as shown in FIG.

【0027】本実施形態のチップ型サーミスタ1は、下
地電極2の一部がガラス層5,5′を越えて開口部7,
7′の部分(サーミスタ素体)に付着した場合、下地電
極2間の電極間隔が実質的に接近することになるので、
チップ型サーミスタ1の抵抗値は、極端に低い値を示し
抵抗値選別の工程で特性不良として取り除くことが可能
である。このように開口部7,7′は、そこに銀ペース
トが付着して、下地電極2が形成された場合、抵抗値の
変化が生じる間隔である。すなわち、この開口部によっ
て、実質的に許容される電極間隔が形成されている。或
いは、この開口部により、電極間の沿面距離が保たれて
いる。
In the chip type thermistor 1 of this embodiment, a part of the base electrode 2 extends beyond the glass layers 5 and 5 ', and the openings 7 and
When it adheres to the portion 7 '(thermistor body), the electrode interval between the base electrodes 2 is substantially reduced.
The resistance value of the chip type thermistor 1 shows an extremely low value and can be removed as a characteristic failure in the resistance value selection step. As described above, the openings 7, 7 'are intervals at which the resistance value changes when the silver paste is adhered thereto and the base electrode 2 is formed. That is, a substantially allowable electrode interval is formed by the opening. Alternatively, the creepage distance between the electrodes is maintained by the opening.

【0028】(実施形態3)図5(a),(b)は、本
発明の実施形態3を示し、上記実施形態をさらに改良し
た実施形態である。図5(a)は、本実施形態の斜視
図、図5(b)は、その矢印X,Y方向からみた断面図
である。本実施形態のチップ型サーミスタは、図5に示
したように、サーミスタ素体4の両端面を除く表面に形
成したガラス層5に、サーミスタ素体4面を露呈した開
口部7が形成された構造である。即ち、本実施形態のチ
ップ型サーミスタのガラス層5,5′、6,6′は、サ
ーミスタ素体の両端面を除く周縁部に形成されて、4面
全てに開口部が形成された構造である。
(Embodiment 3) FIGS. 5 (a) and 5 (b) show Embodiment 3 of the present invention, which is a further improved embodiment of the above embodiment. FIG. 5A is a perspective view of the present embodiment, and FIG. 5B is a cross-sectional view as seen from the directions of the arrows X and Y. In the chip-type thermistor of the present embodiment, as shown in FIG. 5, an opening 7 exposing the thermistor body 4 is formed in the glass layer 5 formed on the surface of the thermistor body 4 except for both end faces. Structure. That is, the glass layers 5, 5 ', 6, 6' of the chip-type thermistor of the present embodiment are formed on the periphery except the both end surfaces of the thermistor body, and have a structure in which openings are formed on all four surfaces. is there.

【0029】従って、本実施形態では、前記4面の内、
一表面上の下地電極2の一部がガラス層5を越えて開口
部7の部分のサーミスタ素体表面に付着した場合、下地
電極2間の電極間隔が実質的に接近することになるの
で、チップ型サーミスタ1の抵抗値は、極端に低い値を
示すために抵抗値の選別工程で特性不良として取り除く
ことができる。本実施形態のチップ型サーミスタは、前
記実施形態2の場合よりも厳しい抵抗値選別が可能とな
る。本実施形態のチップ型サーミスタをプリント基板に
実装して、過酷な環境下で使用したとしてもマイグレー
ションの発生が抑えられる。なお、この実施形態では、
短冊状のサーミスタ素体4を切り出した際に、短冊状の
サーミスタ素体4を切出面を個々にストライプ状のガラ
スペーストを印刷してもよいが、短冊状のサーミスタ素
体4の切出面を揃えて、ストライプ状のガラスペースト
を印刷・焼成して形成するとよい。
Therefore, in this embodiment, of the four surfaces,
When a part of the base electrode 2 on one surface is attached to the surface of the thermistor body in the portion of the opening 7 beyond the glass layer 5, the electrode interval between the base electrodes 2 is substantially reduced. Since the resistance value of the chip thermistor 1 shows an extremely low value, it can be removed as a characteristic failure in the resistance value selection step. The chip-type thermistor according to the present embodiment enables more strict resistance value selection than in the case of the second embodiment. Even if the chip-type thermistor of this embodiment is mounted on a printed circuit board and used under a severe environment, the occurrence of migration can be suppressed. In this embodiment,
When the strip-shaped thermistor body 4 is cut out, the cut-out surface of the strip-shaped thermistor body 4 may be individually printed with a striped glass paste. It is preferable to form the glass paste by printing and baking a striped glass paste.

【0030】上記のように、実施形態1〜3では、チッ
プ状のサーミスタ素体の両端面を除く素体表面(4面)
に形成したガラス層の少なくとも一部に開口部を形成し
た構造のチップ型サーミスタについて説明した。このよ
うなチップ型サーミスタは、用途に応じていろいろな抵
抗値のものが使用されている。従って、通常種々用途に
対応するために、各種抵抗値を有する製品を用意してお
かなければならない。そこで、サーミスタ素体の原材料
として、各種比抵抗の材料を用意し、要求に応じて、適
切な比抵抗の原材料を選択して用いて生産しなければな
らない。一方、サーミスタ素体4の比抵抗が比較的高い
材料では、前述した下地電極2上にニッケルメッキ層3
を形成する場合に、メッキ時の素体部分への浸食や素体
へのメッキ付着、電極と素体界面の浸食等の問題が生じ
なかった。それは、メッキ時の電流を調整することによ
って電極表面のみをメツキ処理することが可能であった
ためである。従って、前記実施形態1,2,3のよう
に、サーミスタ素体4の両端面を除く残り4面の内の少
なくとも一面に開口部が形成された構造であって、開口
部からサーミスタ素体の露出した構造であっても下地電
極形成後のメッキ電極形成時に開口部がメッキされる等
の問題は発生しなかった。
As described above, in the first to third embodiments, the element body surfaces (four surfaces) excluding both end faces of the chip-shaped thermistor element body
The chip-type thermistor having a structure in which an opening is formed in at least a part of the glass layer formed in the above is described. As such a chip type thermistor, those having various resistance values are used depending on applications. Therefore, usually, products having various resistance values must be prepared in order to cope with various uses. Therefore, it is necessary to prepare materials having various specific resistances as raw materials of the thermistor body, and to select and produce raw materials having an appropriate specific resistance as required. On the other hand, if the thermistor element 4 is made of a material having a relatively high specific resistance, the nickel plating layer 3
In the case of forming, there were no problems such as erosion of the element body during plating, adhesion of plating to the element, and erosion of the interface between the electrode and the element. This is because only the electrode surface can be plated by adjusting the current during plating. Therefore, as in the first, second, and third embodiments, an opening is formed on at least one of the remaining four surfaces excluding both end surfaces of the thermistor body 4, and the thermistor body 4 is formed from the opening through the opening. Even with the exposed structure, there was no problem such as the opening being plated when the plating electrode was formed after the formation of the base electrode.

【0031】しかしながら、上記実施形態1,2,3に
おいて、サーミスタ素体4の材料として比抵抗が低い材
料を用いたチップ型サーミスタの場合、下地電極上にメ
ッキ電極を形成するメッキ工程において、ガラス層に設
けた開口部がメッキされたり、或いはメッキ層形成時に
サーミスタ素体の露呈面の浸食が起こり、これが原因と
なって抵抗値のばらつきの増大、耐湿性等の信頼性が低
下する問題が発生した。そこで、これらの問題を解決す
るために、上述の問題点を改良した実施形態について、
以下に説明する。
However, in the first, second, and third embodiments, in the case of a chip-type thermistor using a material having a low specific resistance as the material of the thermistor body 4, in the plating step of forming a plating electrode on the base electrode, The opening formed in the layer is plated, or the exposed surface of the thermistor body is eroded during the formation of the plated layer, which causes a problem that the variation in resistance value is increased and the reliability such as moisture resistance is reduced. Occurred. Therefore, in order to solve these problems, an embodiment in which the above-described problems are improved,
This will be described below.

【0032】(実施形態4)本発明の実施形態4につい
て、図6を参照して説明する。図6(a)は本実施形態
の斜視図を示し、図6(b)はその矢印X,Y方向から
みた断面図を示し、図6(c)はその変形実施形態を示
す矢印X,Y方向からみた断面図である。図6(a),
(b)において、チップ型サーミスタ1aは、直方体形
状のサーミスタ素体4のガラス層5に形成された開口部
7の面に無機絶縁膜9が形成されている。サーミスタ素
体4の両端面を除く他のサーミスタ素体4の表面がガラ
ス層5,5′,6,6′で被覆されている。図6(c)
は、開口部7に対応する裏面側に、開口部7′を設けた
構造で無機絶縁膜9,9′が形成されている。何れの実
施形態でもサーミスタ素体4の両端面は、下地電極2と
下地電極2の表面に形成されたニッケルメッキ層3と半
田メッキ層8とを備え、開口部7,7′は、無機絶縁膜
9が露呈している。サーミスタ素体4の少なくとも一表
面のガラス層5に開口部7が形成されている。なお、無
機絶縁膜9または9′は、開口部7に形成されていれば
よく、開口部7または7′が形成された後に、開口部7
または7′に無機絶縁膜を公知の手法によって成膜して
もよい。
(Embodiment 4) Embodiment 4 of the present invention will be described with reference to FIG. FIG. 6A is a perspective view of the present embodiment, FIG. 6B is a cross-sectional view as viewed from the direction of the arrows X and Y, and FIG. 6C is an arrow X and Y of the modified embodiment. It is sectional drawing seen from the direction. FIG. 6 (a),
In (b), the chip-type thermistor 1a has an inorganic insulating film 9 formed on a surface of an opening 7 formed in a glass layer 5 of a thermistor body 4 having a rectangular parallelepiped shape. The surfaces of the thermistor body 4 other than both end faces of the thermistor body 4 are covered with glass layers 5, 5 ', 6, 6'. FIG. 6 (c)
Has a structure in which an opening 7 ′ is provided on the back surface side corresponding to the opening 7, and inorganic insulating films 9 and 9 ′ are formed. In any of the embodiments, both end surfaces of the thermistor body 4 are provided with a base electrode 2, a nickel plating layer 3 and a solder plating layer 8 formed on the surface of the base electrode 2, and the openings 7, 7 'are made of inorganic insulating material. The membrane 9 is exposed. An opening 7 is formed in at least one surface of the glass layer 5 of the thermistor body 4. The inorganic insulating film 9 or 9 ′ may be formed in the opening 7. After the opening 7 or 7 ′ is formed, the opening 7
Alternatively, an inorganic insulating film may be formed at 7 'by a known method.

【0033】次に、本実施形態のチップ型サーミスタの
製造方法について説明する。先ず、サーミスタ素体を作
るために酸化マンガン(Mn02 ),酸化コバルト(C
oO),酸化銅(CuO)の酸化物粉末を金属原子比
で、2.5:2.5:1の割合でそれぞれ秤量し、ボー
ルミルで10時間混合した後脱水乾燥した。この混練物
を900〜1000℃で約2時間仮焼し、再びボールミ
ルで粉砕した後、バインダとしてポリビニルブチラール
を10wt%とエタノール15wt%、さらに潤滑剤1
%を加えて混練物を調製した。次いで、この混練物を押
し出し成形によって厚みが約0.9mmのグリーンシー
トを作製し60×60mmの大きさに打ち抜いた。この
シートを1100〜1250℃で約1時間焼成し、図2
(a)と同様なサーミスタ素体4を得た。
Next, a method for manufacturing the chip-type thermistor of this embodiment will be described. First, in order to make a thermistor body, manganese oxide (MnO 2 ) and cobalt oxide (C
oO) and an oxide powder of copper oxide (CuO) were weighed at a metal atomic ratio of 2.5: 2.5: 1, mixed in a ball mill for 10 hours, and then dehydrated and dried. The kneaded material was calcined at 900 to 1000 ° C. for about 2 hours, and was again pulverized by a ball mill. Then, 10 wt% of polyvinyl butyral and 15 wt% of ethanol were used as a binder, and a lubricant 1 was used.
% Was added to prepare a kneaded material. Next, a green sheet having a thickness of about 0.9 mm was prepared from the kneaded material by extrusion and punched out into a size of 60 × 60 mm. This sheet was fired at 1100 to 1250 ° C. for about 1 hour, and FIG.
A thermistor body 4 similar to (a) was obtained.

【0034】このサーミスタ素体4の表面全体に、スパ
ッタリング装置を用いて、0.5〜1.0μmの酸化ケ
イ素(SiO2 )または酸化アルミニウム(A1
2 3 )の無機絶縁膜9を形成する。
The entire surface of the thermistor body 4 is sputtered using a sputtering device to form 0.5 to 1.0 μm silicon oxide (SiO 2 ) or aluminum oxide (A1).
An inorganic insulating film 9 of 2 O 3 ) is formed.

【0035】次に、無機絶縁膜9が形成されたサーミス
タ素体4の表面にSiO2 ,B2 3 を主成分とするガ
ラスペーストを、図2(b)と同様に、約1.0mm,
ピッチ0.5mmのストライプ状に印刷し、また前記サ
ーミスタ素体4の裏面側にはガラスペーストを全面に印
刷して750〜950℃で焼成して約15μmのガラス
層5,5′を形成する。これを図2(c)と同様に幅
0.7mmの短冊状に切り出して、その切断面に前述と
同様な方法によって約15μmのガラス層6、6′を形
成する(図2(d)と同じ)。そして、ガラス層が形成
された短冊状のサーミスタ素体のストラィプ状に形成さ
れたガラス層5の中央部分を切断して長さ1.5mmの
チップ状素体を形成する。
Next, a thermist on which the inorganic insulating film 9 is formed
SiO on the surface of the element body 4Two, BTwo0 ThreeThe main component of
The lath paste was applied to a thickness of about 1.0 mm, as in FIG.
Printed in stripes with a pitch of 0.5 mm.
-A glass paste is printed on the entire back of the Mister 4
Printed and fired at 750-950 ° C, about 15μm glass
The layers 5, 5 'are formed. This is made the same width as in FIG.
Cut out into 0.7mm strips, and apply the same
A glass layer 6, 6 'of about 15 .mu.m is formed in a similar manner.
(Same as FIG. 2D). And the glass layer is formed
Strip-shaped thermistor body
The central part of the glass layer 5 was cut to a length of 1.5 mm.
A chip-like body is formed.

【0036】続いて、電極形成工程に進み、この切断面
とその周囲のガラス層5,5′、6,6′の一部に銀ペ
ーストを塗布して約750℃で焼き付けて下地電極2を
形成する。前記下地電極2上に電解メツキ法によって厚
さ約2μmのニッケルメッキ層3を、さらにその上に厚
さ約3μmのSn/Pbからなる半田メッキ層8を形成
する。そして,図6(a),(b)に示すチップ型サー
ミスタlaが形成される。
Subsequently, the process proceeds to an electrode forming step, in which a silver paste is applied to the cut surface and a part of the glass layers 5, 5 ', 6, 6' around the cut surface and baked at about 750.degree. Form. A nickel plating layer 3 having a thickness of about 2 μm is formed on the base electrode 2 by electrolytic plating, and a solder plating layer 8 of Sn / Pb having a thickness of about 3 μm is further formed thereon. Then, a chip thermistor la shown in FIGS. 6A and 6B is formed.

【0037】また、図6(c)は、他の変形実施形態で
あり、無機絶縁膜9,9′をスパッタリング装置を用い
てシート状に焼成したサーミスタ素体4の表裏両面に形
成した素体から作られたチップ型サーミスタlbの断面
構造図である。無機絶縁膜9,9′がサーミスタ素体4
の対向する両面に形成されたこと、およびサーミスタ素
体4の両端面を除く表裏両面に形成したガラス層5,
5′の一部に開口部7,7′が形成されていることを除
き、図6(a),(b)と同様であるのでその製法およ
び構造についての説明は省略する。
FIG. 6 (c) shows another modified embodiment, in which the inorganic insulating films 9, 9 'are formed on the front and back surfaces of the thermistor body 4 in the form of a sheet by using a sputtering apparatus. FIG. 4 is a cross-sectional structural diagram of a chip type thermistor lb made from the above. The thermistor body 4 is made of an inorganic insulating film 9, 9 '.
And the glass layers 5 formed on the front and back surfaces excluding both end surfaces of the thermistor body 4
6 (a) and 6 (b), except that openings 7 and 7 'are formed in a part of 5', so that the description of the manufacturing method and structure is omitted.

【0038】本実施形態では、図6で示したように、開
口部7に無機絶縁膜9が設けられており、下地電極2上
へのメッキ電極形成時にこの無機絶縁膜9にメッキされ
ることがない。また、下地電極形成時に下地電極2がガ
ラス層5を越えて開口部7内に付着した場合、下地電極
2を構成する導電性ペースト中の無機結合材が焼き付け
時に無機絶縁膜9と反応して、その部分の無機絶縁膜9
が消滅し、サーミスタ素体4と下地電極2が電気的に接
触することになる。その結果、チップ型サーミスタの電
極間の抵抗値に変化を生じ、抵抗値のばらつきとなって
現れる。従って,抵抗値の変化が大きい素子は、下地電
極がガラス層からはみ出して形成されていることが予想
されるので、抵抗値選別によって、このようなチップ型
サーミスタを排除することにより、信頼性の高いチップ
型サーミスタを生産することが可能となる。なお、ガラ
ス層5下部の無機絶縁膜9は、その後の焼き付け工程で
消失して開口部7にのみ残る。
In the present embodiment, as shown in FIG. 6, the inorganic insulating film 9 is provided in the opening 7, and the inorganic insulating film 9 is plated when the plating electrode is formed on the base electrode 2. There is no. Further, when the base electrode 2 adheres to the opening 7 beyond the glass layer 5 when forming the base electrode, the inorganic binder in the conductive paste forming the base electrode 2 reacts with the inorganic insulating film 9 at the time of baking. , That portion of the inorganic insulating film 9
Disappears, and the thermistor body 4 and the underlying electrode 2 come into electrical contact. As a result, a change occurs in the resistance value between the electrodes of the chip thermistor, which appears as a variation in the resistance value. Therefore, it is expected that the element having a large change in the resistance value has the base electrode protruding from the glass layer. Therefore, by eliminating such a chip type thermistor by the resistance value selection, the reliability is improved. It is possible to produce a high chip thermistor. The inorganic insulating film 9 below the glass layer 5 disappears in the subsequent baking process and remains only in the opening 7.

【0039】無論、開口部7′においても、無機絶縁膜
9′が形成されているために、下地電極2上へのメッキ
電極形成時に開口部の無機絶縁膜9′にメッキされるこ
とがない。また、下地電極形成時に下地電極2がガラス
層5′を越えて開口部7′内に付着したとしても、下地
電極2を構成する導電性ペースト中の無機結合材が焼き
付け時に無機絶縁膜9′と反応して、その部分の無機絶
縁膜9′が消滅し、サーミスタ素体4と下地電極に電気
的に接触することになる。
Of course, since the inorganic insulating film 9 'is formed also in the opening 7', the inorganic insulating film 9 'in the opening is not plated when the plating electrode is formed on the base electrode 2. . Even if the base electrode 2 adheres to the inside of the opening 7 'beyond the glass layer 5' at the time of formation of the base electrode, the inorganic binder in the conductive paste constituting the base electrode 2 is burned at the inorganic insulating film 9 '. , The inorganic insulating film 9 'in that portion disappears, and the thermistor body 4 and the underlying electrode come into electrical contact.

【0040】(実施形態5)本発明のチップ型サーミス
タとその製造方法の実施形態5について、図7,8を参
照して説明する。図7(a)は、本実施形態の斜視図、
図7(b)は、その矢印X,Y方向からみた断面図であ
る。図8(a)〜(d)は、本実施形態のチップ型サー
ミスタ1cの製造工程の概略を示す斜視図である。本実
施形態は、前記実施形態と同様にサーミスタ素体4の対
応する面に無機絶縁膜を形成したチップ型サーミスタl
cである。図7のチップ型サーミスタは、サーミスタ素
体4の切出面が露呈した素子であり、その電極構造は上
記実施形態で説明した構造と同様な構造である。
(Embodiment 5) A chip type thermistor of the present invention and a method of manufacturing the same will be described with reference to FIGS. FIG. 7A is a perspective view of the present embodiment,
FIG. 7B is a cross-sectional view as seen from the directions of the arrows X and Y. FIGS. 8A to 8D are perspective views showing the outline of the manufacturing process of the chip-type thermistor 1c of the present embodiment. In this embodiment, a chip-type thermistor 1 in which an inorganic insulating film is formed on a corresponding surface of
c. The chip-type thermistor of FIG. 7 is an element in which the cut surface of the thermistor body 4 is exposed, and its electrode structure is the same as the structure described in the above embodiment.

【0041】次に、図8を参照して、本実施形態の製造
方法について説明する。図8(a)は、図2(a)に示
すように、シート状のサーミスタ素体4を形成して、サ
ーミスタ素体4の表裏面に無機絶縁膜9,9′をスパッ
タリング装置を用いて形成した。図8(b)に示すよう
に、無機絶縁膜9,9′上には、ストライプ状にガラス
層5,5′が印刷焼成されて形成されている。ガラス層
5,5′を形成した後、ストライプ状のガラス層5,
5′の中心部分をストライプ方向に切断して、幅1.5
mmの短冊状或いはスティック状のサーミスタ素体4を
形成する。そして、切り出した切断面に、図8(c)に
示すように、電極が形成される。この電極形成は、図7
(b)に示すように、銀ペーストを塗布して焼成し、下
地電極2を形成し、さらに下地電極2上にニッケルメッ
キ層3と半田メッキ層8からなる電極を形成する。これ
らの電極形成工程は、上記実施形態と同様な材料を用
い、同様な方法で形成される。最後に、幅0.7mmの
チップ状に切断して、図8(d)に示すようなチップ型
サーミスタ1cが得られる。本実施形態では、無機絶縁
膜9を形成した例を示したが、サーミスタ素体4の比抵
抗が高いものについては、必ずしも無機絶縁膜9、9′
を設ける必要はない。また、無機絶縁膜9は、図8
(b)の工程の後に、開口部が形成される部分に、無機
絶縁膜をスパッタリング等の方法で形成してもよい。
Next, a manufacturing method of the present embodiment will be described with reference to FIG. 8A, as shown in FIG. 2A, a sheet-shaped thermistor element 4 is formed, and inorganic insulating films 9 and 9 'are formed on the front and back surfaces of the thermistor element 4 using a sputtering apparatus. Formed. As shown in FIG. 8B, on the inorganic insulating films 9 and 9 ', glass layers 5 and 5' are formed in a stripe shape by printing and firing. After forming the glass layers 5, 5 ', the stripe-shaped glass layers 5, 5' are formed.
The center part of 5 ′ is cut in the stripe direction to have a width of 1.5
Thermistor body 4 in the form of a strip or stick having a thickness of mm is formed. Then, an electrode is formed on the cut surface as shown in FIG. 8C. This electrode formation is shown in FIG.
As shown in (b), a silver paste is applied and baked to form a base electrode 2, and an electrode composed of a nickel plating layer 3 and a solder plating layer 8 is formed on the base electrode 2. In these electrode forming steps, the same materials are used as in the above embodiment, and the electrodes are formed by the same method. Finally, the chip is cut into a chip having a width of 0.7 mm to obtain a chip thermistor 1c as shown in FIG. 8D. In the present embodiment, the example in which the inorganic insulating film 9 is formed is shown. However, when the thermistor element 4 has a high specific resistance, the inorganic insulating films 9 and 9 ′ are not necessarily required.
It is not necessary to provide. The inorganic insulating film 9 is formed as shown in FIG.
After the step (b), an inorganic insulating film may be formed in a portion where an opening is to be formed by a method such as sputtering.

【0042】なお、本実施形態では、サーミスタ素体4
は、上記実施形態で説明した方法で製造し、その表面に
形成するガラス層や無機絶縁膜も上記実施形態で説明し
た方法で形成する。無機絶縁膜の他の形成方法は、上記
以外に公知の手法であるPVD法,CVD法,真空蒸着
法等を利用することができる。無論、以降の実施形態も
同様である。また、本実施形態の製造方法は、短冊状或
いはスティック状のサーミスタ素体4の切り出し面に電
極形成がなされるので、チップ状素体に電極形成がなさ
れるので生産性が良好である。本実施形態では、電極が
形成された短冊状或いはスティック状のサーミスタ素体
4の切出面は、サーミスタ素体が露呈している。
In this embodiment, the thermistor body 4
Is manufactured by the method described in the above embodiment, and a glass layer and an inorganic insulating film formed on the surface thereof are also formed by the method described in the above embodiment. As another method for forming the inorganic insulating film, a known method other than the above, such as a PVD method, a CVD method, or a vacuum deposition method, can be used. Of course, the same applies to the following embodiments. Further, in the manufacturing method of the present embodiment, since the electrodes are formed on the cut-out surface of the strip-shaped or stick-shaped thermistor element 4, the electrodes are formed on the chip-shaped element, so that the productivity is good. In the present embodiment, the cut-out surface of the strip-shaped or stick-shaped thermistor body 4 on which the electrodes are formed has the thermistor body exposed.

【0043】(実施形態6)本発明のチップ型サーミス
タとその製造方法の実施形態6について、図9を参照し
て説明する。図9(a)は、本実施形態の斜視図、図9
(b)は、その矢印X,Yからみた断面図である。図9
(c)は、その変形実施形態を示す断面図である。図9
(a),(b)の実施形態のチップ型サーミスタ1d
は、サーミスタ素体4の抵抗値を調整することなく、抵
抗調整用電極によって、所望の抵抗値に調整することが
できる実施形態である。本実施形態のチップ型サーミス
タ1dは、図6の実施形態に抵抗調整用電極10,1
0′を形成した構造であり、他の構造は、図6の実施形
態と同一である。本実施形態は、サーミスタ素体4の表
面に抵抗調整用電極10を形成した後、図6(c)と同
じ製造工程で形成することができる。抵抗調整用電極1
0によって、サーミスタ素体の抵抗値を調整することな
く、抵抗値を調整することができる。無論、図1,3,
5,7のチップ型サーミスタにも抵抗調整用電極10,
10′を形成しても同様の効果を得ることは明らかであ
る。
(Embodiment 6) A chip type thermistor of the present invention and a manufacturing method thereof will be described with reference to FIG. FIG. 9A is a perspective view of the present embodiment, and FIG.
(B) is a sectional view as seen from the arrows X and Y. FIG.
(C) is sectional drawing which shows the modification embodiment. FIG.
Chip type thermistor 1d of the embodiment of (a), (b)
Is an embodiment in which the resistance value of the thermistor body 4 can be adjusted to a desired resistance value by a resistance adjusting electrode without adjusting the resistance value. The chip type thermistor 1d of the present embodiment is different from the embodiment of FIG.
The structure is the same as that of the embodiment shown in FIG. In this embodiment, after the resistance adjusting electrode 10 is formed on the surface of the thermistor body 4, it can be formed in the same manufacturing process as that of FIG. Electrode for resistance adjustment 1
With 0, the resistance value can be adjusted without adjusting the resistance value of the thermistor body. Of course, Figures 1,3
The electrode 10 for resistance adjustment is also used for the chip type thermistors 5 and 7.
Obviously, the same effect can be obtained by forming 10 '.

【0044】通常、チップ型サーミスタは、その素体と
電極との接触する面が両端面であり、その抵抗値はこの
部分の接触面積で決まる。そして、サーミスタ素体の抵
抗値を調整する方法としては、その比抵抗を調整するた
めに、サーミスタ素体を構成する材料の組成を変えなけ
ればならない。従って、多様な抵抗値の製品をそろえる
ためには、他の材料組成の素体をそろえなければなら
ず、それらを製造するのは容易ではなかった。しかし、
本実施形態では、抵抗値の調整を容易にするために、素
体表面に電極間の抵抗値を調整するための抵抗調整用電
極(以下、調整用電極)10を設けたものであり、調整
用電極10をトリミングすることにより所定の抵抗値の
チップ型サーミスタを容易に製造することができる。
Normally, the chip type thermistor has both end surfaces at which the element and the electrode are in contact with each other, and the resistance value is determined by the contact area of this portion. As a method of adjusting the resistance value of the thermistor element, the composition of the material constituting the thermistor element must be changed in order to adjust the specific resistance. Therefore, in order to prepare products having various resistance values, it is necessary to prepare elements having other material compositions, and it has been difficult to manufacture them. But,
In the present embodiment, in order to facilitate the adjustment of the resistance value, a resistance adjustment electrode (hereinafter, adjustment electrode) 10 for adjusting the resistance value between the electrodes is provided on the surface of the element body. By trimming the electrode 10 for use, a chip thermistor having a predetermined resistance value can be easily manufactured.

【0045】本実施形態では、調整用電極10の長さ
が、開口部7を形成するガラス層5の長さよりも短い場
合、前記実施形態と同様に下地電極2の電極端部が開口
部7に架かったとすると、無機絶縁膜9と接触して抵抗
値が大きく変化する。従って、このような抵抗値の変化
の大きな製品は、不良品として選別することができる。
なお、図9(b)は、前述したガラス層5の長さと調整
用電極10の長さがほぼ同じ場合を示した。この場合も
下地電極2が開口部7の無機絶縁膜9に接触して抵抗値
が大きく変化して、不良品として選別することができ
る。
In this embodiment, when the length of the adjustment electrode 10 is shorter than the length of the glass layer 5 forming the opening 7, the electrode end of the base electrode 2 is connected to the opening 7 in the same manner as in the previous embodiment. In this case, the contact with the inorganic insulating film 9 greatly changes the resistance value. Therefore, a product having such a large change in resistance value can be selected as a defective product.
FIG. 9B shows a case where the length of the glass layer 5 and the length of the adjustment electrode 10 are substantially the same. Also in this case, the base electrode 2 comes into contact with the inorganic insulating film 9 in the opening 7 to greatly change the resistance value, and can be selected as a defective product.

【0046】一方、調整用電極10の長さが、開口部7
を形成したガラス層5の長さよりも長い場合は、下地電
極2の電極端部が開口部7に架かっても大きな抵抗値の
変化は見られない。即ち、調整用電極10と接する無機
絶縁膜9と下地電極2にが反応してもサーミスタ素体4
と下地電極との電気的な接触が行われないので、抵抗値
の変化は見られない。しかしながら、このような構造と
することによって、開口部7に露出している調整用電極
10の部分をレーザートリミング装置を用いてトリミン
グすることによって、さらに精密な抵抗調整が可能とな
り、最終的な抵抗値の歩留まりを一層向上させることが
できる。
On the other hand, the length of the adjustment electrode 10 is
When the length of the glass layer 5 is longer than the length of the glass layer 5, no large change in the resistance value is observed even if the electrode end of the base electrode 2 spans the opening 7. That is, even if the inorganic insulating film 9 in contact with the adjustment electrode 10 and the base electrode 2 react, the thermistor element 4
Since no electrical contact is made between the electrode and the underlying electrode, no change in the resistance value is observed. However, with such a structure, by trimming the portion of the adjustment electrode 10 exposed in the opening 7 using a laser trimming device, more precise resistance adjustment becomes possible, and the final resistance is adjusted. The yield of value can be further improved.

【0047】なお、本実施形態においては、調整用電極
として、2面に形成した場合を示したが、抵抗値の調整
が僅かであれば1面のみに形成しても良い。また、図9
(c)は、チップ型サーミスタの実施形態6の変形実施
形態であるが、図1、図3、図5、図7のチップ型サー
ミスタに調整用電極を設けてもよいことは明らかであ
る。また、本実施形態において、サーミスタ素体は、上
記実施形態に限定することなく、上記実施形態の酸化マ
ンガン、酸化コバルト、酸化ニッケル以外に、酸化アル
ミニウムを加えた材料を、任意の割合に混合したもので
あってもよい。また、これ以外の材料を用いて所定の比
抵抗となる素体を形成してもよい。
In this embodiment, the adjustment electrodes are formed on two surfaces. However, if the adjustment of the resistance value is slight, they may be formed on only one surface. FIG.
(C) is a modified embodiment of Embodiment 6 of the chip thermistor, but it is clear that the chip thermistors of FIGS. 1, 3, 5, and 7 may be provided with adjusting electrodes. In the present embodiment, the thermistor body is not limited to the above embodiment, and in addition to the manganese oxide, cobalt oxide, and nickel oxide of the above embodiment, a material obtained by adding aluminum oxide is mixed at an arbitrary ratio. It may be something. Further, the element body having a predetermined specific resistance may be formed by using other materials.

【0048】[0048]

【発明の効果】以上説明したように、本発明によれば、
サーミスタ素体の両端面を除く表面に形成したガラス層
に開口部が形成され、両端面に下地電極層と下地電極層
上にメッキ電極層を形成した構造であり、ガラス層を越
えて下地電極が開口部の一部に接触している場合、完成
品の抵抗値選別の際に抵抗値異常の不良品として選別除
去できる効果を有する。従って、良品として選別された
チップ型サーミスタは、電極間隔が少なくともガラス層
間、即ち開口部以上に維持されることになり、信頼性の
高いチップ型サーミスタを提供することができる。依っ
て、チップ型サーミスタの使用環境において、マイグレ
ーションなどに対する信頼性が従来の製品に比べて、格
段に向上するなどの効果がある。
As described above, according to the present invention,
An opening is formed in the glass layer formed on the surface except for both end surfaces of the thermistor body, and a base electrode layer is formed on both end surfaces and a plating electrode layer is formed on the base electrode layer. In the case of contacting a part of the opening, there is an effect that it can be selectively removed as a defective product having an abnormal resistance value when the resistance value of the finished product is selected. Therefore, the chip-type thermistor selected as a non-defective product maintains the electrode interval at least between the glass layers, that is, the opening or more, and can provide a highly reliable chip-type thermistor. Therefore, in the use environment of the chip type thermistor, there is an effect that the reliability against migration and the like is remarkably improved as compared with the conventional products.

【0049】また、チップ型サーミスタの信頼性は、開
口部の幅(電極間方向または長さ方向)を調節すること
によって変化するので、チップ型サーミスタが小型化す
れば、それに応じて開口部の幅を大きく取るように設計
すれば、マイグレーションなどに対する信頼性が従来の
製品に比べて、格段に向上する効果がある。
The reliability of the chip type thermistor changes by adjusting the width of the opening (the direction between the electrodes or the length direction). Therefore, if the chip type thermistor is miniaturized, the opening of the opening is correspondingly reduced. If the width is designed to be large, the reliability against migration and the like is significantly improved as compared with the conventional products.

【0050】さらに、本発明によれば、開口部が形成さ
れているために、レーザトリミング装置を用いて素体表
面又は調整電極をトリミングすれば抵抗値調整が簡単に
行えるので、素体自体の比抵抗などの調整を行わなくて
よい効果を有する。
Further, according to the present invention, since the opening is formed, the resistance value can be easily adjusted by trimming the element surface or the adjustment electrode using a laser trimming device. This has the effect that adjustment of specific resistance and the like is not required.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明のチップ型サーミスタ及びそ
の製造方法の実施形態1を示す斜視図、(b)は、その
矢印XY方向からみた断面図である。
FIG. 1A is a perspective view showing a chip type thermistor and a method for manufacturing the same according to a first embodiment of the present invention, and FIG.

【図2】(a)〜(f)は、本発明のチップ型サーミス
タの製造方法の実施形態1を示す斜視図である。
FIGS. 2A to 2F are perspective views showing Embodiment 1 of a method for manufacturing a chip thermistor of the present invention.

【図3】(a)は、本発明のチップ型サーミスタ及びそ
の製造方法の実施形態2を示す斜視図、(b)は、その
矢印XY方向からみた断面図である。
FIG. 3A is a perspective view showing a chip-type thermistor and a method for manufacturing the same according to a second embodiment of the present invention, and FIG.

【図4】(a)〜(f)は、本発明のチップ型サーミス
タの製造方法の実施形態2を示す斜視図である。
FIGS. 4A to 4F are perspective views showing Embodiment 2 of the method for manufacturing a chip thermistor of the present invention.

【図5】(a)は、本発明のチップ型サーミスタ及びそ
の製造方法の実施形態3を示す斜視図、(b)は、その
矢印XY方向からみた断面図である。
FIG. 5A is a perspective view showing a chip-type thermistor and a method for manufacturing the same according to a third embodiment of the present invention, and FIG.

【図6】(a)は、本発明のチップ型サーミスタ及びそ
の製造方法の実施形態4を示す斜視図、(b)は、その
矢印XY方向からみた断面図であり、(c)は実施形態
4の変形実施形態を示す断面図である。
6A is a perspective view showing a chip-type thermistor and a method for manufacturing the same according to a fourth embodiment of the present invention, FIG. 6B is a cross-sectional view of the thermistor seen from the direction of the arrow XY, and FIG. It is sectional drawing which shows the modification of FIG.

【図7】(a)は、本発明のチップ型サーミスタ及びそ
の製造方法の実施形態5を示す斜視図、(b)は、その
矢印XY方向からみた断面図である。
FIG. 7A is a perspective view showing a chip-type thermistor and a method for manufacturing the same according to a fifth embodiment of the present invention, and FIG.

【図8】(a)〜(d)は、本発明のチップ型サーミス
タの製造方法の実施形態5を示す斜視図である。
8 (a) to 8 (d) are perspective views showing Embodiment 5 of the method for manufacturing a chip thermistor of the present invention.

【図9】(a)は、本発明のチップ型サーミスタ及びそ
の製造方法の実施形態6を示す斜視図、(b)は、その
矢印XY方向からみた断面図であり、(c)は、実施形
態6の変形実施形態を示す断面図である。
9A is a perspective view showing a chip-type thermistor and a method for manufacturing the same according to a sixth embodiment of the present invention, FIG. 9B is a cross-sectional view of the chip-type thermistor seen in the direction of the arrow XY, and FIG. It is sectional drawing which shows the modification of Embodiment 6.

【符号の説明】[Explanation of symbols]

1,1a〜1d チップ型サーミスタ 2 下地電極 3 メッキ電極層(例えば、ニッケルメッキ層) 4 サーミスタ素体 5,5′ ガラス層 6,6′ ガラス層 7,7′ 開口部 8 半田メッキ層 9,9′ 無機絶縁膜 10,10′ 抵抗調整用電極 1, 1a-1d Chip type thermistor 2 Base electrode 3 Plating electrode layer (for example, nickel plating layer) 4 Thermistor element 5, 5 'Glass layer 6, 6' Glass layer 7, 7 'Opening 8 Solder plating layer 9, 9 'inorganic insulating film 10, 10' electrode for resistance adjustment

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 直方体形状のサーミスタ素体と、該サー
ミスタ素体の両端面を除く表面を被覆するガラス層と、
該サーミスタ素体の両端面に形成した下地電極と、該下
地電極の表面に形成した少なくとも一層のメッキ層とを
有するチップ型サーミスタにおいて、 前記サーミスタ素体表面の前記ガラス層に、前記電極間
距離を保つための開口部を形成したことを特徴とするチ
ップ型サーミスタ。
1. A thermistor element having a rectangular parallelepiped shape, and a glass layer covering a surface excluding both end faces of the thermistor element,
In a chip type thermistor having a base electrode formed on both end surfaces of the thermistor body and at least one plating layer formed on the surface of the base electrode, the glass layer on the thermistor body surface has a distance between the electrodes. The chip type thermistor characterized in that an opening for keeping the temperature was formed.
【請求項2】 前記ガラス層に形成される前記開口部
が、前記サーミスタ素体の両端面を除く、該サーミスタ
素体の少なくとも一表面上に形成されたことを特徴とす
る請求項1に記載のチップ型サーミスタ。
2. The thermistor body according to claim 1, wherein the opening formed in the glass layer is formed on at least one surface of the thermistor body except for both end faces of the thermistor body. Chip thermistor.
【請求項3】 前記ガラス層に形成される前記開口部
が、前記サーミスタ素体の両端面を除く、該サーミスタ
素体の少なくとも対向する表面上に形成されたことを特
徴とする請求項1に記載のチップ型サーミスタ。
3. The method according to claim 1, wherein the openings formed in the glass layer are formed on at least opposing surfaces of the thermistor body, excluding both end surfaces of the thermistor body. The described chip-type thermistor.
【請求項4】 前記ガラス層に形成される前記開口部
が、前記サーミスタ素体の両端面を除く、該サーミスタ
素体の4表面上に形成されたことを特徴とする請求項1
に記載のチップ型サーミスタ。
4. An apparatus according to claim 1, wherein said openings formed in said glass layer are formed on four surfaces of said thermistor body, excluding both end faces of said thermistor body.
The chip-type thermistor according to 1.
【請求項5】 前記サーミスタ素体の両端面を除く、少
なくとも一素体表面上に抵抗調整用電極を形成したこと
を特徴とする請求項1乃至4の何れかに記載のチップ型
サーミスタ。
5. The chip-type thermistor according to claim 1, wherein a resistance adjusting electrode is formed on at least one element body surface except for both end faces of said thermistor element body.
【請求項6】 前記開口部に無機絶縁膜が設けられてい
ることを特徴とする請求項1乃至5の何れかに記載のチ
ップ型サーミスタ。
6. The chip thermistor according to claim 1, wherein an inorganic insulating film is provided in the opening.
【請求項7】 前記無機絶縁膜が酸化ケイ素膜又は酸化
アルミニウム膜の少なくとも一種で形成されたことを特
徴とする請求項6に記載のチップ型サーミスタ。
7. The chip thermistor according to claim 6, wherein said inorganic insulating film is formed of at least one of a silicon oxide film and an aluminum oxide film.
【請求項8】 前記下地電極と、前記下地電極の表面に
形成された少なくとも一層のメッキ膜層とが、前記サー
ミスタ素体の少なくとも一表面上のガラス層に設けられ
た開口部を隔てて形成されていることを特徴とする請求
項1乃至7の何れかに記載のチップ型サーミスタ。
8. The base electrode and at least one plating film layer formed on a surface of the base electrode are formed with an opening provided in a glass layer on at least one surface of the thermistor body. The chip thermistor according to claim 1, wherein:
【請求項9】 前記下地電極の材料は、銀・パラジウム
系合金または銀を主成分とし、前記下地電極上にメッキ
されるメッキ層の材料が、ニッケルまたはニッケル系合
金であり、前記メッキ層上に半田メッキ層を形成したこ
とを特徴とする請求項1乃至8の何れかに記載のチップ
型サーミスタ。
9. The material of said base electrode is mainly composed of silver / palladium alloy or silver, and the material of a plating layer plated on said base electrode is nickel or a nickel-based alloy. 9. The chip type thermistor according to claim 1, wherein a solder plating layer is formed on the chip type thermistor.
【請求項10】 チップ型サーミスタの製造方法におい
て、 サーミスタ素体を形成する素体形成工程と、 該素体形成工程によって形成されたサーミスタ素体の表
面にストライプ状のガラス層とその裏面に全面またはス
トライプ状のガラス層を形成するガラス形成工程と、 該ガラス形成工程後の素体を前記ストライプ状のガラス
層に対して直交する方向に短冊状に切断する第1切断工
程と、 該第1切断工程後の素体切り出し面にガラス層を形成す
る切出面ガラス形成工程と、 該切出面ガラス形成工程によって形成された素体の前記
ストライプ状のガラス層の中心をストライプ方向に切断
してチップ状素体とする第2切断工程と、 前記第2切断工程によって切り出されたチップ状素体の
両端面に電極形成する電極形成工程とからなることを特
徴とするチップ型サーミスタの製造方法。
10. A method for manufacturing a chip-type thermistor, comprising: a body forming step of forming a thermistor body; a stripe-shaped glass layer on the surface of the thermistor body formed by the body forming step; A glass forming step of forming a stripe-shaped glass layer; a first cutting step of cutting the element body after the glass formation step into a strip in a direction orthogonal to the stripe-shaped glass layer; A cutting surface glass forming step of forming a glass layer on the element body cutting surface after the cutting step, and cutting the center of the striped glass layer of the element formed by the cutting surface glass forming step in a stripe direction to form a chip. A second cutting step of forming the elementary body, and an electrode forming step of forming electrodes on both end surfaces of the chip-shaped elementary body cut out in the second cutting step. A method for manufacturing a chip thermistor.
【請求項11】 チップ型サーミスタの製造方法におい
て、 サーミスタ素体を形成する素体形成工程と、 該素体形成工程によって形成されたサーミスタ素体の表
面にストライプ状のガラス層とその裏面に全面またはス
トライプ状のガラス層を形成するガラス形成工程と、 該ガラス形成工程後のサーミスタ素体を、前記ストライ
プ状の個々のガラス層の中心に沿ってストライプ方向に
短冊状に切断する第1切断工程と、 該第1切断工程後の短冊状の素体の切り出し面に電極を
形成する電極形成工程と、 該電極形成工程の後に、電極を形成した短冊状の素体を
前記ストライプ状のガラス層と直交する方向に切り出し
てチップ状素体とする第2切断工程と、 からなることを特徴とするチップ型サーミスタの製造方
法。
11. A method for manufacturing a chip-type thermistor, comprising: a body forming step of forming a thermistor body; a stripe-shaped glass layer on the surface of the thermistor body formed by the body forming step; Or a glass forming step of forming a stripe-shaped glass layer; and a first cutting step of cutting the thermistor body after the glass forming step into strips in the stripe direction along the centers of the individual stripe-shaped glass layers. An electrode forming step of forming an electrode on a cut surface of the strip-shaped element body after the first cutting step; and, after the electrode forming step, the strip-shaped element body on which the electrode is formed is removed from the strip-shaped glass layer. A second cutting step of cutting out in a direction orthogonal to the above to form a chip-shaped element body.
【請求項12】 請求項10又は11に記載のチップ型
サーミスタの製造方法において、 前記素体形成工程によって、サーミスタ素体を形成した
後、前記サーミスタ素体の少なくとも一表面に無機絶縁
膜を形成する薄膜形成工程を有することを特徴とするチ
ップ型サーミスタの製造方法。
12. The method for manufacturing a chip-type thermistor according to claim 10, wherein an inorganic insulating film is formed on at least one surface of the thermistor body after forming the thermistor body in the body forming step. A method for manufacturing a chip-type thermistor, comprising:
【請求項13】 請求項10乃至12の何れかに記載の
チップ型サーミスタの製造方法において、 前記サーミスタ素体の表面に抵抗調整用電極を形成する
ことを特徴とするチップ型サーミスタの製造方法。
13. The method for manufacturing a chip thermistor according to claim 10, wherein a resistance adjusting electrode is formed on a surface of said thermistor body.
JP10235836A 1998-08-21 1998-08-21 Chip-type thermistor and producing method thereof Withdrawn JP2000068109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10235836A JP2000068109A (en) 1998-08-21 1998-08-21 Chip-type thermistor and producing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10235836A JP2000068109A (en) 1998-08-21 1998-08-21 Chip-type thermistor and producing method thereof

Publications (1)

Publication Number Publication Date
JP2000068109A true JP2000068109A (en) 2000-03-03

Family

ID=16991991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10235836A Withdrawn JP2000068109A (en) 1998-08-21 1998-08-21 Chip-type thermistor and producing method thereof

Country Status (1)

Country Link
JP (1) JP2000068109A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237105A (en) * 2000-02-21 2001-08-31 Murata Mfg Co Ltd Chip type thermistor element
JP2002141202A (en) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd Laminated ceramic electronic component and method of manufacturing the same
JP2009212255A (en) * 2008-03-04 2009-09-17 Tdk Corp Coil part and method of manufacturing the same
CN113257503A (en) * 2021-05-13 2021-08-13 中国科学院新疆理化技术研究所 All-inorganic flexible thermosensitive device and preparation method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237105A (en) * 2000-02-21 2001-08-31 Murata Mfg Co Ltd Chip type thermistor element
JP4505925B2 (en) * 2000-02-21 2010-07-21 株式会社村田製作所 Chip thermistor element
JP2002141202A (en) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd Laminated ceramic electronic component and method of manufacturing the same
JP2009212255A (en) * 2008-03-04 2009-09-17 Tdk Corp Coil part and method of manufacturing the same
CN113257503A (en) * 2021-05-13 2021-08-13 中国科学院新疆理化技术研究所 All-inorganic flexible thermosensitive device and preparation method thereof
CN113257503B (en) * 2021-05-13 2023-01-03 中国科学院新疆理化技术研究所 All-inorganic flexible thermosensitive device and preparation method thereof

Similar Documents

Publication Publication Date Title
KR910000969B1 (en) Chip-type resistor
JPH06231906A (en) Thermistor
JPH01302803A (en) Chip resistor and its manufacture
JPH03173402A (en) Chip varistor
JP3008567B2 (en) Chip type varistor
JP3528655B2 (en) Chip type surge absorber and method of manufacturing the same
JP3147134B2 (en) Chip type thermistor and manufacturing method thereof
JP2000068109A (en) Chip-type thermistor and producing method thereof
JP3109700B2 (en) Chip type thermistor and manufacturing method thereof
JPH10116707A (en) Chip type thermistor and its manufacturing method
JP2000306711A (en) Multiple chip resistor and production thereof
JPH06302406A (en) Chip-type thermistor and its manufacture
JP2847102B2 (en) Chip type thermistor and method of manufacturing the same
JP3622851B2 (en) Manufacturing method of chip type thermistor
JP4298239B2 (en) Electrode composition and electronic component
JP3622853B2 (en) Thermistor
JP3625053B2 (en) Chip-type thermistor and manufacturing method thereof
JPH1092606A (en) Chip thermistor and its manufacture
JP3622852B2 (en) Thermistor manufacturing method
JPH11251120A (en) Manufacture of laminated chip varistor
JP3528972B2 (en) NTC thermistor
JP2001135501A (en) Chip type thermistor
JP3580391B2 (en) Method for manufacturing conductive chip type ceramic element
JP2000173743A (en) Chip-type surge absorber and its manufacture
JP3148026B2 (en) Thermistor and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101