JP3147134B2 - Chip type thermistor and manufacturing method thereof - Google Patents

Chip type thermistor and manufacturing method thereof

Info

Publication number
JP3147134B2
JP3147134B2 JP14168293A JP14168293A JP3147134B2 JP 3147134 B2 JP3147134 B2 JP 3147134B2 JP 14168293 A JP14168293 A JP 14168293A JP 14168293 A JP14168293 A JP 14168293A JP 3147134 B2 JP3147134 B2 JP 3147134B2
Authority
JP
Japan
Prior art keywords
thermistor
electrodes
plating layer
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14168293A
Other languages
Japanese (ja)
Other versions
JPH06215908A (en
Inventor
義典 藤本
正己 越村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP14168293A priority Critical patent/JP3147134B2/en
Publication of JPH06215908A publication Critical patent/JPH06215908A/en
Application granted granted Critical
Publication of JP3147134B2 publication Critical patent/JP3147134B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プリント回路基板等に
表面実装されるチップ型サーミスタ及びその製造方法に
関する。更に詳しくは電子機器の温度補償用サーミスタ
や表面温度測定用センサに適し、温度上昇に従って抵抗
値が減少するチップ型サーミスタ及びその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type thermistor surface-mounted on a printed circuit board or the like and a method for manufacturing the same. More specifically, the present invention relates to a chip type thermistor which is suitable for a temperature compensating thermistor or a surface temperature measuring sensor of an electronic device and whose resistance value decreases as the temperature rises, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、この種のチップ型サーミスタは、
サーミスタ素体の両端部に銀−パラジウムを主成分とす
る電極が焼付けられている。電極成分に銀の他にパラジ
ウムを含有する理由は、基板にチップ型サーミスタをは
んだ付けする際に、銀がはんだ中に溶出して消失するこ
とを防止し、電極のはんだ耐熱性を得るためである。
2. Description of the Related Art Conventionally, this type of chip thermistor has
Electrodes mainly composed of silver-palladium are baked on both ends of the thermistor body. The reason for containing palladium in addition to silver in the electrode component is to prevent silver from eluting and disappearing in the solder when soldering the chip thermistor to the substrate, and to obtain solder heat resistance of the electrode. is there.

【0003】しかし、パラジウムの含有量を増加すると
電極のはんだ付着性が低下して基板へのチップ型サーミ
スタの固着力が弱くなるため、パラジウムの含有量には
一定の限界があった。このため電極のはんだ付けが高温
で長時間行われる場合には、従来のチップ型サーミスタ
はなおはんだ耐熱性が不十分であった。はんだ耐熱性と
はんだ付着性を向上させるために、チップ型コンデンサ
と同様に、焼付け電極である下地電極の表面にめっき層
を設けることが考えられるが、サーミスタ素体はコンデ
ンサ素体と異なり導電性を有するため、このサーミスタ
素体を露出したままめっき処理した場合、素体表面にめ
っきが付着してサーミスタの抵抗値が所期の値と異な
り、しかもサーミスタ素体がめっき液で浸食されてサー
ミスタの信頼性が低下する等の不具合を生じる。
[0003] However, when the content of palladium is increased, the solder adhesion of the electrodes is reduced, and the bonding strength of the chip type thermistor to the substrate is weakened. Therefore, the content of palladium has a certain limit. Therefore, when electrode soldering is performed at a high temperature for a long time, the conventional chip thermistor still has insufficient solder heat resistance. In order to improve solder heat resistance and solder adhesion, it is conceivable to provide a plating layer on the surface of the base electrode, which is a baked electrode, as in the case of chip type capacitors. Therefore, if plating is performed while exposing the thermistor body, plating will adhere to the surface of the body and the resistance value of the thermistor will differ from the expected value, and the thermistor body will be eroded by the plating solution and the thermistor body will be eroded. Problems such as a decrease in the reliability of the device.

【0004】この点を改善するため、本出願人は焼付け
電極層が接触する部分以外のサーミスタ素体の表面をガ
ラス層で被覆し、焼付け電極層の表面にめっき層を形成
したチップ型サーミスタを特許出願した(特開平3−2
50603)。このチップ型サーミスタは、次の方法に
より製造される。先ずサーミスタ素体用のセラミック焼
結シートの両面にガラスペーストを印刷して焼成するこ
とにより絶縁性のガラス層を形成する。次いで両面がガ
ラス層で被覆された焼結シートを短冊状に切断した後、
両側の切断面に前述と同様にガラスペーストを印刷焼成
してガラス層を形成する。次に前記切断面と垂直な方向
にこの短冊状物を細かく切断してチップを作る。このチ
ップの切断面を包むようにチップの両端部に導電性ペー
ストを塗布し、焼成して焼付け電極層を形成する。更に
この焼付け電極層を下地電極としてこの表面にめっき層
を形成して焼付け電極層とめっき層からなる端子電極を
有するチップ型サーミスタを得る。
In order to improve this point, the present applicant has developed a chip type thermistor in which the surface of the thermistor body other than the portion where the baked electrode layer contacts is covered with a glass layer and a plating layer is formed on the surface of the baked electrode layer. Patent application (Japanese Unexamined Patent Publication No.
50603). This chip type thermistor is manufactured by the following method. First, an insulating glass layer is formed by printing and firing glass paste on both sides of a ceramic sintered sheet for a thermistor body. Next, after cutting the sintered sheet covered with the glass layer into strips on both sides,
The glass paste is printed and fired on the cut surfaces on both sides in the same manner as described above to form a glass layer. Next, the strip is finely cut in a direction perpendicular to the cut surface to produce a chip. A conductive paste is applied to both ends of the chip so as to cover the cut surface of the chip, and the paste is baked to form a baked electrode layer. Further, a plating layer is formed on the surface using the baked electrode layer as a base electrode to obtain a chip thermistor having a terminal electrode composed of the baked electrode layer and the plated layer.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記チップ型
サーミスタを含め、一般にチップ状サーミスタ素体の両
側面に端子電極を設ける構造のチップ型サーミスタは、
プリント回路基板に表面実装した後の熱的ストレスによ
る引張応力が加わったときにクラックを生じ易い。そし
てクラックが発生するとサーミスタとしての特性が変化
する。また上記製造方法では、ガラス層の被覆を2回に
分けて行う必要がある上、チップになった後に、その両
端部に導電性ペーストを塗布したり、めっき層を形成し
たりする必要がある。このため、チップにした後の取扱
いに多大の注意を払わなければならない。これらのこと
から製造工程が複雑化し、必然的に製造コストが高価に
なる問題点があった。
However, a chip thermistor having a structure in which terminal electrodes are generally provided on both side surfaces of a chip thermistor body, including the chip thermistor described above,
Cracks are likely to occur when tensile stress is applied due to thermal stress after surface mounting on a printed circuit board. When cracks occur, the characteristics of the thermistor change. In addition, in the above-described manufacturing method, it is necessary to perform the coating of the glass layer in two separate steps, and after forming the chip, it is necessary to apply a conductive paste to both ends thereof or to form a plating layer. . For this reason, great care must be taken in handling the chips. For these reasons, there has been a problem that the manufacturing process is complicated and the manufacturing cost is necessarily high.

【0006】本発明の目的は、電極間にはんだブリッジ
が発生せず、はんだ耐熱性及びはんだ付着性に優れ、電
極のめっき処理による抵抗値の変化がなく、信頼性の高
いチップ型サーミスタを提供することにある。本発明の
別の目的は、熱的ストレスに起因した引張応力に対する
強度が高いチップ型サーミスタを提供することにある。
本発明の別の目的は、表裏の方向性がなく、基板実装前
の作業を容易にするチップ型サーミスタを提供すること
にある。本発明の更に別の目的は、上記優れたチップ型
サーミスタを比較的容易にかつ安価に製造できるチップ
型サーミスタの製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a highly reliable chip type thermistor which does not generate solder bridges between electrodes, has excellent solder heat resistance and solder adhesion, has no change in resistance due to electrode plating, and has a high resistance. Is to do. Another object of the present invention is to provide a chip-type thermistor having high strength against tensile stress caused by thermal stress.
Another object of the present invention is to provide a chip thermistor that has no directivity between the front and back sides and facilitates work before mounting on a substrate. Still another object of the present invention is to provide a method for manufacturing a chip-type thermistor capable of manufacturing the above-mentioned excellent chip-type thermistor relatively easily and at low cost.

【0007】[0007]

【問題点を解決するための手段】図1〜図3に示すよう
に、本発明の第1のチップ型サーミスタ20は、6面体
からなるチップ状サーミスタ素体11と、このサーミス
タ素体11の下面の相対向する2つの端縁に沿って間隔
をあけて設けられた一対の端子電極12,12と、この
サーミスタ素体11の上面全体に設けられた上面絶縁層
14とを備え、そのサーミスタ素体11の下面の一対の
端子電極12,12間に下面絶縁層13を設けたもので
ある。
As shown in FIGS. 1 to 3, a first chip-type thermistor 20 of the present invention comprises a chip-shaped thermistor body 11 composed of a hexahedron and a thermistor body 11 formed of the same. a pair of terminal electrodes 12 and 12 spaced along two edges facing each of the lower surface, and a top insulating layer 14 provided on the entire upper surface of the thermistor element 11, the thermistor A lower surface insulating layer 13 is provided between a pair of terminal electrodes 12 on the lower surface of the element body 11.

【0008】図4に示すように、本発明の第2のチップ
型サーミスタ30は、6面体からなるチップ状サーミス
タ素体11と、このサーミスタ素体11の下面の相対向
する2つの端縁に沿って間隔をあけて設けられた一対の
端子電極12,12と、サーミスタ素体11の上面の相
対向する2つの端縁に沿って間隔をあけて一対の端子電
極32,32を設けたものである。図5に示すように、
本発明の第3のチップ型サーミスタ40は、第1のチッ
プ型サーミスタ20において、サーミスタ素体11の上
面絶縁層14の代わりに、サーミスタ素体11の上面の
相対向する2つの端縁に沿って間隔をあけて一対の端子
電極42,42を設け、これらの端子電極42,42間
に上面絶縁層44を設けたものである。なお、図1、図
4及び図5に示すように、端子電極12,32,42は
貴金属を含む下地電極16,36,46と、この下地電
極16,36,46の表面に形成されたNiめっき層1
7a,37a,47aと、このNiめっき層17a,3
7a,47aの表面に形成されたSn又はSn/Pbめ
っき層17b,37b,47bとを備えることが好まし
い。
As shown in FIG . 4 , a second chip type thermistor 30 of the present invention is a chip type thermistor comprising a hexahedron.
The body 11 and the lower surface of the thermistor body 11 are opposed to each other.
A pair of spaced apart along the two edges
A pair of terminal electrodes 32, 32 is provided at intervals along two opposite edges of the terminal electrodes 12, 12 and the upper surface of the thermistor body 11. As shown in FIG.
The third chip-type thermistor 40 of the present invention is different from the first chip-type thermistor 20 in that, instead of the upper surface insulating layer 14 of the thermistor body 11, two opposite edges of the upper surface of the thermistor body 11 are provided. A pair of terminal electrodes 42, 42 are provided at an interval, and an upper surface insulating layer 44 is provided between the terminal electrodes 42, 42. 1 and FIG.
As shown in FIG. 4 and FIG. 5 , the terminal electrodes 12, 32 and 42 are composed of base electrodes 16, 36 and 46 containing a noble metal and the Ni plating layer 1 formed on the surfaces of the base electrodes 16, 36 and 46.
7a, 37a, 47a and the Ni plating layers 17a, 3
It is preferable to include Sn or Sn / Pb plating layers 17b, 37b, 47b formed on the surfaces of 7a, 47a.

【0009】また、本発明の第1のチップ型サーミスタ
20の製造方法は、図6に示すサーミスタ素体用セラミ
ック焼結シート21の片面に多数列の下地電極16を形
成し(図7及び図8)、下地電極16を露出しかつこれ
らの下地電極間を埋めるように焼結シート21の片面に
絶縁性ペーストを塗布し、焼結シート21の別の片面全
体に絶縁性ペーストを塗布した後、この焼結シート21
を焼成して絶縁層13,14を形成し(図9)、露出し
た下地電極16の表面にNiめっき層17a及びSn又
はSn/Pbめっき層17bをこの順に形成して下地電
極16とめっき層17からなる多数列の電極を焼結シー
ト上に形成し(図1及び図10)、この焼結シート21
を2列の電極ずつ各電極が端縁に位置するように短冊状
に切断し(図11)、短冊状サーミスタ素体22をその
切断面と垂直な方向でチップ状に切断してチップ型サー
ミスタ20を得る(図12)方法である。
Further, the manufacturing method of the first chip-type thermistor 20 of the present invention, the multiple rows of the base electrode 16 is formed on one surface of the thermistor body ceramic sintered sheet 21 shown in FIG. 6 (FIGS. 7 and FIG. 8 ) An insulating paste is applied to one surface of the sintered sheet 21 so as to expose the base electrodes 16 and fill the space between these base electrodes, and after applying the insulating paste to the entire other surface of the sintered sheet 21 , This sintered sheet 21
Is fired to form insulating layers 13 and 14 ( FIG. 9 ), and a Ni plating layer 17a and a Sn or Sn / Pb plating layer 17b are formed in this order on the exposed surface of the underlying electrode 16 to form the underlying electrode 16 and the plating layer. 17 are formed on the sintered sheet ( FIGS. 1 and 10 ) .
Is cut into strips so that each electrode is positioned at the edge of each of two rows of electrodes ( FIG. 11 ), and the strip-shaped thermistor body 22 is cut into chips in a direction perpendicular to the cut surface to obtain a chip-type thermistor. 20 ( FIG. 12 ).

【0010】また、本発明の第2のチップ型サーミスタ
30の製造方法は、図6に示すサーミスタ素体用セラミ
ック焼結シート21の両面に下地電極16及び36を形
成し(図22)、これらの下地電極16,36の表面に
Niめっき層17a,37a及びSn又はSn/Pbめ
っき層17b,37bをこの順にそれぞれ形成して下地
電極16,36とめっき層17,37からなる電極を焼
結シートの両面に形成し(図4及び図23)、焼結シー
トの両面に形成した下地電極16,36とめっき層1
7,37からなる電極面をそれぞれスリット状に研削し
て多数列の電極を焼結シート21の両面に相対向するよ
うに形成し、この焼結シートを2列の電極ずつ各電極が
端縁に位置するように短冊状に切断し、短冊状サーミス
タ素体をその切断面と垂直な方向でチップ状に切断して
チップ型サーミスタ30を得る方法である。
In the second method of manufacturing the chip type thermistor 30 of the present invention, the base electrodes 16 and 36 are formed on both surfaces of the ceramic sintered sheet 21 for the thermistor body shown in FIG. 6 ( FIG. 22 ) . Ni plating layers 17a, 37a and Sn or Sn / Pb plating layers 17b, 37b are formed in this order on the surfaces of the base electrodes 16, 36, respectively, and the electrodes composed of the base electrodes 16, 36 and the plating layers 17, 37 are sintered. The base electrodes 16 and 36 formed on both sides of the sintered sheet and the plating layer 1 were formed on both sides of the sheet ( FIGS. 4 and 23).
A plurality of rows of electrodes are formed so as to face each other on both surfaces of the sintered sheet 21 by grinding each of the electrode faces 7 and 37 into a slit shape. This is a method of obtaining a chip-type thermistor 30 by cutting the strip-shaped thermistor body into chips in a direction perpendicular to the cut surface thereof.

【0011】更に、本発明の第3のチップ型サーミスタ
40の製造方法は、図6に示すサーミスタ素体用セラミ
ック焼結シート21の両面に互いに相対向するように多
数列の下地電極16及び46を形成し(図24)、これ
らの下地電極16,46を露出しかつこれらの下地電極
間を埋めるように焼結シート21の両面に絶縁性ペース
トを塗布した後、この焼結シート21を焼成して絶縁層
13,44を形成し(図25)、以下、図示しないが、
図10と同じ方法で露出した下地電極16,46の表面
にNiめっき層17a,47a及びSn又はSn/Pb
めっき層17b,47bをこの順にそれぞれ形成して下
地電極16,46とめっき層17,47からなる多数列
の電極を焼結シートの両面に形成し、この焼結シートを
2列の電極ずつ各電極が端縁に位置するように短冊状に
切断し、短冊状サーミスタ素体をその切断面と垂直な方
向でチップ状に切断してチップ型サーミスタ40を得る
方法である。
Further, the third method of manufacturing the chip-type thermistor 40 according to the present invention uses a large number of rows of base electrodes 16 and 46 on both surfaces of the ceramic sintered sheet 21 for thermistor body shown in FIG. 24 ( FIG. 24 ), an insulating paste is applied to both surfaces of the sintered sheet 21 so as to expose the base electrodes 16 and 46 and to fill the space between the base electrodes. To form insulating layers 13 and 44 ( FIG. 25 ) .
Ni plating layers 17a, 47a and Sn or Sn / Pb are formed on the surfaces of the underlying electrodes 16, 46 exposed in the same manner as in FIG.
The plating layers 17b and 47b are formed in this order, and a large number of rows of electrodes composed of the base electrodes 16 and 46 and the plating layers 17 and 47 are formed on both sides of the sintered sheet. This is a method of obtaining a chip-type thermistor 40 by cutting the strip-shaped thermistor body into chips in a direction perpendicular to the cut surface so that the electrode is located at the edge.

【0012】以下、本発明を詳述する。 (A) 第1のチップ型サーミスタ20の製造について: (1) セラミック焼結シートの作製図6 に示すように、サーミスタ素体用セラミック焼結シ
ート21を用意する。この焼結シート21は次の方法に
より作られる。先ずMn,Fe,Co,Ni,Cu,A
l等の金属の酸化物粉末を1種又は2種以上混合する。
2種以上混合するときは、所定の金属原子比になるよう
に各金属酸化物を秤量する。この混合物を仮焼し粉砕
し、有機結合材を加え混合して直方体に成形した後、焼
成してセラミック焼結ブロック(図示せず)を作製す
る。次いでこのブロックをバンドソーを用いてウエハ状
に切断し、図6に示す焼結シート21を得る。なお、金
属酸化物の混合物を仮焼し粉砕した後、有機結合材と溶
剤を加え混練してスラリーを調製し、このスラリーをド
クターブレード法等により成膜乾燥してグリーンシート
を成形し、これを焼成し焼結シート21を得てもよい。
Hereinafter, the present invention will be described in detail. (A) Manufacturing of First Chip-Type Thermistor 20 : (1) Preparation of Ceramic Sintered Sheet As shown in FIG. 6 , a ceramic sintered sheet 21 for thermistor body is prepared. This sintered sheet 21 is made by the following method. First, Mn, Fe, Co, Ni, Cu, A
One or more metal oxide powders such as 1 are mixed.
When mixing two or more, each metal oxide is weighed so as to have a predetermined metal atomic ratio. The mixture is calcined and pulverized, an organic binder is added and mixed to form a rectangular parallelepiped, and then fired to produce a ceramic sintered block (not shown). Next, this block is cut into a wafer using a band saw, and a sintered sheet 21 shown in FIG. 6 is obtained. After calcination and pulverization of the mixture of metal oxides, an organic binder and a solvent were added and kneaded to prepare a slurry, and the slurry was formed into a film by a doctor blade method and dried to form a green sheet. May be fired to obtain a sintered sheet 21.

【0013】(2) 下地電極の形成次に、図7に示すように、焼結シート21の片面に貴金
属粉末と無機結合材を含む導電性ペーストを縞状に塗布
して焼成する。図8は図7のF部拡大図である。この塗
布は所定の縞状パターンを焼結シート21に重ね合せて
導電性ペーストを印刷する印刷法によることが好まし
い。 貴金属粉末を例示すれば、Ag,Au,Pd,Pt
等の貴金属、又はこれらを混合した粉末が挙げられる。
この焼成により、多数列の下地電極16が形成される。
ここで、焼結シート21の一方の端縁に多数列の下地電
極16すべてに接続するめっき用電極層16a(図7)
を形成しておくことが好ましい。なお、導電性ペースト
を印刷法により塗布し、これを焼成して焼付け電極層の
下地電極を形成する以外に、焼結シート21の片面に所
定の縞状パターンを重ね合せて溶射法により下地電極を
形成することもできる。
(2) Formation of base electrode Next, as shown in FIG.
Conductive paste containing metal powder and inorganic binder applied in stripes
And bake. FIG. 8 is an enlarged view of a portion F in FIG. This coating
The cloth is prepared by superposing a predetermined striped pattern on the sintered sheet 21.
Printing method that prints conductive paste is preferred
No. Examples of noble metal powders include Ag, Au, Pd, and Pt.
And a powder obtained by mixing these.
By this baking, many rows of base electrodes 16 are formed.
Here, a large number of rows of base electrodes are attached to one edge of the sintered sheet 21.
Electrode layer 16a for plating connected to all poles 16 (FIG. 7)
Is preferably formed. In addition, conductive paste
Is applied by a printing method, and is baked to form a baked electrode layer.
In addition to forming the base electrode, the sintered
A fixed stripe pattern is superimposed and a base electrode is formed by thermal spraying.
It can also be formed.

【0014】(3) 絶縁層の形成図9に示すように、焼結シート21の両面にそれぞれ同
一の絶縁性ペーストを塗布する。 絶縁性ペーストはガラ
スペースト又は樹脂ペーストである。ガラスペーストに
含まれるガラス成分又は樹脂ペーストに含まれる樹脂は
耐めっき性があることが必要である。ガラス成分は結晶
質であっても非結晶質であってもよい。また樹脂として
はエポキシ樹脂のような熱硬化性樹脂が例示される。
地電極16が設けられた片面では、下地電極16を露出
しかつこれらの電極間を埋めるように絶縁性ペーストが
やはり縞状に塗布される。めっき用電極層16aがある
場合には、この電極層16aも露出される。下地電極1
6が設けられない片面では絶縁性ペーストがシート全体
に塗布される。シート両面への絶縁性ペーストの塗布は
印刷法によることが好ましい。この絶縁性ペーストを塗
布した後、焼結シート21を熱処理して、10〜20μ
m程度の厚さのガラス層又は樹脂層からなる絶縁層1
3,14が形成される。絶縁層13,14がガラス層の
場合、ガラス層の熱膨張係数はサーミスタ素体用焼結シ
ート21の熱膨張係数の40%以上100%以下である
ことが好ましい。熱膨張係数がこの範囲内にあると、ガ
ラス層がない場合に比較してサーミスタ10の抗折強度
が増加する。
(3) Formation of insulating layer As shown in FIG.
Apply one insulating paste. The insulating paste is a glass paste or a resin paste. The glass component contained in the glass paste or the resin contained in the resin paste needs to have plating resistance. The glass component may be crystalline or non-crystalline. As the resin, a thermosetting resin such as an epoxy resin is exemplified. under
On one side where the ground electrode 16 is provided, the base electrode 16 is exposed.
And paste the insulating paste so as to fill between these electrodes.
Again it is applied in stripes. There is a plating electrode layer 16a
In this case, the electrode layer 16a is also exposed. Base electrode 1
On one side where 6 is not provided, the insulating paste is the entire sheet
Applied to Applying the insulating paste on both sides of the sheet
It is preferable to use a printing method. Apply this insulating paste
After being clothed, the sintered sheet 21 is heat-treated and
Insulating layer 1 made of a glass layer or a resin layer having a thickness of about m
3 and 14 are formed. The insulating layers 13 and 14 are
The coefficient of thermal expansion of the glass layer
40% or more and 100% or less of the thermal expansion coefficient of the sheet 21
Is preferred. When the coefficient of thermal expansion is within this range, the transverse rupture strength of the thermistor 10 is increased as compared with the case where there is no glass layer.

【0015】抗折強度とは、間隔を設けて配置された2
つの台にチップ型サーミスタの両端を置き、チップ型サ
ーミスタの中央部に応力を加えたときの破壊強度をい
う。これは、チップ型サーミスタをプリント回路基板に
表面実装したときのはんだ等による熱や実装後の熱サイ
クルによって生じる応力歪み(熱的ストレス)にどれだ
け耐えることができるかの目安となる。本発明のガラス
層を有するサーミスタ20の抗折強度が増加するのは、
サーミスタ素体表面のガラス層に圧縮応力が残留するた
めと考えられる。即ち、製造時に熱膨張していたサーミ
スタ素体11とガラス層13,14が冷えると、熱膨張
係数の大きなサーミスタ素体の方が縮み方が大きく、ガ
ラス層が圧縮された状態となる。この状態のサーミスタ
20に折曲げ力を加えると、折曲げの内側には圧縮応力
が生じ、外側には引張応力が生じる。サーミスタ素体と
ガラス層は、ともに圧縮応力に強く引張応力に弱い特徴
がある。このため、予めガラス層により圧縮応力を与え
ておくと、ガラス層がない場合に比べて、折曲げ力を加
えたときにその曲げの外側の引張応力に対してクラック
が生じにくくなる。樹脂層はサーミスタの抗折強度を高
める作用はないが、ガラス層と比べて低い熱処理温度で
硬化して形成できる利点がある。
The transverse rupture strength is defined as 2
This refers to the breaking strength when both ends of the chip-type thermistor are placed on one base and stress is applied to the center of the chip-type thermistor. This is a measure of how much the chip-type thermistor can withstand heat due to solder or the like when the surface is mounted on a printed circuit board or stress distortion (thermal stress) generated by a thermal cycle after mounting. The bending strength of the thermistor 20 having the glass layer of the present invention is increased by
It is considered that the compressive stress remains in the glass layer on the surface of the thermistor body. That is, when the thermistor body 11 and the glass layers 13 and 14 that have been thermally expanded at the time of manufacturing cool down, the thermistor body having a large thermal expansion coefficient shrinks more and the glass layer is in a compressed state. Thermistor in this state
When a bending force is applied to 20 , a compressive stress is generated inside the bend and a tensile stress is generated outside the bend. Both the thermistor body and the glass layer are characterized by being strong in compressive stress and weak in tensile stress. For this reason, if a compressive stress is applied in advance by the glass layer, cracks are less likely to occur when a bending force is applied to the tensile stress outside the bend as compared to a case where no glass layer is provided. The resin layer does not have the effect of increasing the bending strength of the thermistor, but has the advantage of being formed by curing at a lower heat treatment temperature than the glass layer.

【0016】(4) めっき層の形成図1及び図10に示すように、露出した下地電極16の
表面にめっき層17を設けて、下地電極16及びめっき
層17により多数列の電極を作ることが好ましい。めっ
き層17はNiめっき層17a及びSn又はSn/Pb
めっき層17bをこの順に形成する。 これらのめっき層
は電解めっきにより形成される。めっき浴はNi,Sn
又はSn/Pbともそれぞれ公知のものを使用する。め
っき層を二重構造にするのは、Niめっき層17aによ
りはんだ耐熱性を向上させはんだによる下地電極16の
電極食われを防止するためであり、Sn又はSn/Pb
めっき層17bにより端子電極12のはんだ付着性を向
上するためである。
(4) Formation of Plating Layer As shown in FIG. 1 and FIG.
A plating layer 17 is provided on the surface,
Preferably, layer 17 creates multiple rows of electrodes. Me
The layer 17 is composed of a Ni plating layer 17a and Sn or Sn / Pb.
The plating layer 17b is formed in this order. These plating layers are formed by electrolytic plating. Plating bath is Ni, Sn
Alternatively, known Sn / Pb is used for each. The reason why the plating layer has a double structure is to improve the solder heat resistance by the Ni plating layer 17a and to prevent the electrode of the base electrode 16 from being eroded by solder, and to use Sn or Sn / Pb.
This is for improving the solder adhesion of the terminal electrode 12 by the plating layer 17b.

【0017】(5) 短冊状サーミスタ素体の形成図10及び図11 に示すように、矢印Mの箇所でめっき
層17を形成した焼結シート21を2列の電極ずつ各電
極が端縁に位置するようにダイヤモンドブレード付き切
断機のようなダイシングソーで短冊状に切断し、短冊状
サーミスタ素体22を得る。
(5) Formation of Strip-shaped Thermistor Element As shown in FIGS. 10 and 11 , the sintered sheet 21 on which the plating layer 17 is formed at the position of the arrow M is formed by arranging two rows of electrodes at the edges. It is cut into strips by a dicing saw such as a cutting machine with a diamond blade so as to be located, and a strip-shaped thermistor body 22 is obtained.

【0018】(6) チップ型サーミスタの作製図11及び図12 に示すように、上記ダイシングソーを
用いて矢印Nの箇所で短冊状サーミスタ素体22の切断
面と垂直な方向でチップ状に切断してチップ型サーミス
タ20を得る。図12で得られたチップ型サーミスタ2
0を裏返せば、図1及び図3のチップ型サーミスタとな
る。
(6) Production of Chip Thermistor As shown in FIGS. 11 and 12 , the above-mentioned dicing saw is used to cut the strip thermistor body 22 into chips in a direction perpendicular to the cut surface of the strip-shaped thermistor body 22 at the location indicated by the arrow N. Thus, a chip type thermistor 20 is obtained. Chip type thermistor 2 obtained in FIG.
By turning over 0, the chip type thermistor shown in FIGS. 1 and 3 is obtained.

【0019】(7) その他の構造の第1のチップ型サーミ
スタの作製図13 に示すように、焼結シート21の片面に下地電極
26を多数歯状に形成する。この電極層26は1つの単
位が電極部26aと接続部26bからなる。上述しため
っき層を形成した後に、図14の破線Rに示すように焼
結シート21を切断すると、図16〜図18に示すチッ
プ型サーミスタ28が得られる。このサーミスタ28は
電極層26の露出部分がサーミスタ20と比べて少な
く、イオン移動の影響を受けにくくなる。また図15
破線Sに示すように焼結シート21を切断すると、図1
9〜図21に示すチップ型サーミスタ29が得られる。
このサーミスタ29は電極層26の露出部分がないた
め、イオン移動の影響をほとんど受けない。ただし、
15の接続部26bが連なる符号Tに示す部分は破棄さ
れる。図16〜図21において、図2及び図3と同一符
号は同一構成部位を示す。
(7) Fabrication of First Chip-Type Thermistor with Other Structure As shown in FIG. 13 , a plurality of base electrodes 26 are formed on one surface of the sintered sheet 21 in a tooth shape. One unit of the electrode layer 26 includes an electrode portion 26a and a connection portion 26b. After forming the above-mentioned plating layer, the sintered sheet 21 is cut as shown by a broken line R in FIG. 14 to obtain a chip type thermistor 28 shown in FIGS. 16 to 18 . The thermistor 28 has a smaller exposed portion of the electrode layer 26 than the thermistor 20 and is less susceptible to ion migration. Also, when cutting the sintered sheet 21 as indicated by a broken line S in FIG. 15, FIG. 1
9 to 21 are obtained.
Since the thermistor 29 has no exposed portion of the electrode layer 26, it is hardly affected by ion movement. However, as shown in FIG.
The portion indicated by the symbol T in which the fifteen connection portions 26b are continuous is discarded. 16 to 21 , the same reference numerals as those in FIGS. 2 and 3 indicate the same components.

【0020】(B) 第2のチップ型サーミスタ30の製造
について: (1) セラミック焼結シートの作製と下地電極の形成 第1のチップ型サーミスタ20のセラミック焼結シート
と同じ製法でセラミック焼結シート21を作製する。次
に、図22に示すように、焼結シート21の両面に第1
のチップ型サーミスタ20の導電性ペーストと同じ導電
性ペーストを同様に塗布して焼成する。この焼成により
焼結シート21の両面に下地電極16及び36が形成さ
れる。
(B) Manufacturing of the Second Chip Thermistor 30: (1) Preparation of Ceramic Sintered Sheet and Formation of Base Electrode Ceramic sintering is performed by the same manufacturing method as the ceramic sintered sheet of the first chip thermistor 20. The sheet 21 is manufactured. Next, as shown in FIG.
The same conductive paste as the conductive paste of the chip type thermistor 20 is similarly applied and baked. By this firing, base electrodes 16 and 36 are formed on both surfaces of sintered sheet 21.

【0021】(2) めっき層の形成図4及び図23 に示すように、下地電極16及び36の
各表面にめっき層17及び37を設けて、下地電極16
及びめっき層17と下地電極36及びめっき層37によ
り電極を作ることが好ましい。めっき層17,37はN
iめっき層17a,37a及びSn又はSn/Pbめっ
き層17b,37bをこの順に形成する。これらのめっ
き層は第1のチップ型サーミスタ20のめっき層と同様
に形成される。
(2) Formation of Plating Layer As shown in FIGS. 4 and 23 , plating layers 17 and 37 are provided on the surfaces of the base electrodes 16 and 36, respectively.
It is preferable to form an electrode by the plating layer 17, the base electrode 36, and the plating layer 37. Plating layers 17 and 37 are N
The i-plated layers 17a and 37a and the Sn or Sn / Pb plated layers 17b and 37b are formed in this order. These plating layers are formed similarly to the plating layers of the first chip type thermistor 20 .

【0022】(3) 多数列の電極、短冊状サーミスタ素体
及びチップ型サーミスタの形成図23 の符号B部分の下地電極16及びめっき層17と
下地電極36及びめっき層37をダイヤモンドブレード
付き切断機のようなダイシングソーを用いてスリット状
に研削して多数列の電極を焼結シート21の両面に相対
向するように形成する。この研削により図示しないが多
数列の電極の間には両面に凹条が形成される。この凹条
が最終製品のチップ型サーミスタ30の端子電極間のギ
ャップとなる。凹条を形成した焼結シート21を2列の
電極ずつ各電極が端縁に位置するように短冊状に切断
し、短冊状サーミスタ素体を得る。この短冊状サーミス
タ素体の切断面と垂直な方向でチップ状に切断して図4
に示すチップ型サーミスタ30を得る。このサーミスタ
30は表裏同形である。
[0022] (3) multiple rows of electrodes, the strip-like thermistor body and the diamond blade base electrode 16 and the plating layer 17 and the base electrode 36 and the plating layer 37 of the code B portion of the chip-type thermistor formation Figure 23
A large number of electrodes are formed on both surfaces of the sintered sheet 21 so as to face each other by grinding in a slit shape using a dicing saw such as a cutting machine with a cutting machine . Although not shown , concave stripes are formed on both surfaces between the electrodes in many rows by this grinding. This concave stripe forms a gap between the terminal electrodes of the chip thermistor 30 as a final product. The sintered sheet 21 having the concave stripes is cut into strips such that each electrode is positioned at the edge of each of two rows of electrodes, thereby obtaining a strip-shaped thermistor body. FIG. 4 is a sectional view of the strip-shaped thermistor body cut into chips in a direction perpendicular to the cut surface .
Is obtained. This thermistor 30 has the same shape on both sides.

【0023】(C) 第3のチップ型サーミスタ40の製造
について: (1) セラミック焼結シートの作製と下地電極の形成 第1のチップ型サーミスタ20のセラミック焼結シート
と同じ製法でセラミック焼結シート21を作製する。次
に、図24に示すように、焼結シート21の両面に第1
のチップ型サーミスタ20の導電性ペーストと同じ導電
性ペーストを縞状に塗布する。この縞は焼結シート21
の両面で互いに相対向するように塗布され、その後焼成
される。この焼成により焼結シート21の両面に互いに
相対向した下地電極16及び46が形成される。
(C) Manufacturing of Third Chip-Type Thermistor 40: (1) Preparation of Ceramic Sintered Sheet and Formation of Base Electrode Ceramic sintering is performed in the same manufacturing method as the ceramic sintered sheet of first chip-type thermistor 20. The sheet 21 is manufactured. Next, as shown in FIG.
The same conductive paste as that of the chip type thermistor 20 is applied in stripes. This stripe is a sintered sheet 21
Are applied so as to face each other on both sides, and then fired. By this firing, the underlying electrodes 16 and 46 facing each other are formed on both surfaces of the sintered sheet 21.

【0024】(2) 絶縁層の形成図25 に示すように、焼結シート21の両面にそれぞれ
同一の絶縁性ペーストを第1のチップ型サーミスタ20
の場合と同様に塗布する。この絶縁性ペーストは第1の
チップ型サーミスタ20の絶縁性ペーストと同じであっ
て、ガラスペースト又は樹脂ペーストである。下地電極
16が設けられた片面では、下地電極16を露出しかつ
これらの電極間を埋めるように、また下地電極46が設
けられた片面では、下地電極46を露出しかつこれらの
電極間を埋めるように絶縁性ペーストがそれぞれ縞状に
塗布される。図7に示しためっき用電極層16aと同様
のめっき用電極層(図示せず)がシート両面にある場合
には、これらのめっき用電極層も露出される。絶縁性ペ
ーストを塗布した後、焼結シート21を熱処理して、1
0〜20μm程度の厚さのガラス層又は樹脂層からなる
絶縁層13,44が形成される。絶縁層13,44がガ
ラス層の場合、ガラス層の熱膨張係数は第1のチップ型
サーミスタ20のガラス層と同じ理由でサーミスタ素体
用焼結シート21の熱膨張係数の40%以上100%以
下であることが好ましい。
(2) Formation of Insulating Layer As shown in FIG. 25 , the same insulating paste is applied on both surfaces of the sintered sheet 21 to the first chip type thermistor 20 respectively.
Apply in the same manner as in This insulating paste is the same as the insulating paste of the first chip type thermistor 20 , and is a glass paste or a resin paste. On one surface where the base electrode 16 is provided, the base electrode 16 is exposed and the space between these electrodes is filled. On the one surface where the base electrode 46 is provided, the base electrode 46 is exposed and the space between these electrodes is filled. As described above, the insulating paste is applied in stripes. When the same plating electrode layer (not shown) as the plating electrode layer 16a shown in FIG. 7 is provided on both surfaces of the sheet, these plating electrode layers are also exposed. After applying the insulating paste, the sintered sheet 21 is heat-treated to
The insulating layers 13 and 44 made of a glass layer or a resin layer having a thickness of about 0 to 20 μm are formed. When the insulating layers 13 and 44 are glass layers, the thermal expansion coefficient of the glass layer is 40% or more and 100% or more of the thermal expansion coefficient of the sintered sheet 21 for the thermistor element body for the same reason as the glass layer of the first chip type thermistor 20. The following is preferred.

【0025】(2) めっき層の形成図10 で示した第1のチップ型サーミスタ20の電極形
成と同様に、下地電極16及び46の各表面にめっき層
17及び47を設けて、下地電極16及びめっき層17
と下地電極46及びめっき層47により多数列の電極を
作ることが好ましい。図5に示すように、めっき層1
7,47はNiめっき層17a,47a及びSn又はS
n/Pbめっき層17b,47bをこの順に形成する。
これらのめっき層は第1のチップ型サーミスタ20のめ
っき層と同様に形成される。
(2) Formation of Plating Layer Similar to the formation of the electrodes of the first chip type thermistor 20 shown in FIG. 10 , plating layers 17 and 47 are provided on the respective surfaces of the base electrodes 16 and 46, and And plating layer 17
It is preferable to form a large number of rows of electrodes with the base electrode 46 and the plating layer 47. As shown in FIG.
7, 47 are Ni plating layers 17a, 47a and Sn or S
The n / Pb plating layers 17b and 47b are formed in this order.
These plating layers are formed similarly to the plating layers of the first chip type thermistor 20.

【0026】(3) 短冊状サーミスタ素体及びチップ型サ
ーミスタの形成図10及び図11 で示した第1のチップ型サーミスタ2
0の電極形成と同様にめっき層17及び47を形成した
焼結シート21を2列の電極ずつ各電極が端縁に位置す
るように短冊状に切断し、短冊状サーミスタ素体を得
る。この短冊状サーミスタ素体の切断面と垂直な方向で
チップ状に切断して図5に示すチップ型サーミスタ40
を得る。このサーミスタ40も表裏同形である。
(3) Formation of strip-shaped thermistor body and chip-type thermistor The first chip-type thermistor 2 shown in FIGS. 10 and 11
The sintered sheet 21 on which the plating layers 17 and 47 are formed in the same manner as the formation of the electrode No. 0 is cut into strips so that each electrode is positioned at the edge of each of the two rows of electrodes, thereby obtaining a strip-shaped thermistor body. The chip thermistor 40 shown in FIG. 5 is cut into chips in a direction perpendicular to the cut surface of the strip-shaped thermistor body .
Get. The thermistor 40 has the same shape on both sides.

【0027】(D) 絶縁性被膜付きチップ型サーミスタの
作製図27 に示すように、第1のチップ型サーミスタ20に
関して、一対の端子電極12,12を有するサーミスタ
素体11の下面を除く他の5面に絶縁性被膜50を形成
してもよい。この被膜50の形成は、図26に示すよう
に一対の端子電極12,12を有するサーミスタ素体1
1の下面を樹脂シート又はフィルム50aに張り付けて
マスキングした後、樹脂を化学蒸着することにより行わ
れる。図26において符号Pは化学蒸着時の吹き付け線
を示す。この化学蒸着に適する樹脂としては、ポリパラ
キシリレン樹脂(商品名:パリレン樹脂、ユニオンカー
バイト社製)が挙げられる。なお、化学蒸着の代わりに
熱硬化性樹脂を塗布乾燥した後、熱処理してもよい。
(D) Fabrication of Chip Thermistor with Insulating Coating As shown in FIG. 27 , with respect to the first chip thermistor 20, other than the lower surface of the thermistor body 11 having a pair of terminal electrodes 12, 12. The insulating film 50 may be formed on five surfaces. The film 50 is formed by forming the thermistor body 1 having a pair of terminal electrodes 12, 12 as shown in FIG.
This is performed by attaching the lower surface of 1 to a resin sheet or film 50a and masking, and then performing chemical vapor deposition of the resin. In FIG. 26 , reference symbol P indicates a spray line at the time of chemical vapor deposition. As a resin suitable for the chemical vapor deposition, a polyparaxylylene resin (trade name: parylene resin, manufactured by Union Carbide Co., Ltd.) may be mentioned. Note that a heat treatment may be performed after applying and drying a thermosetting resin instead of the chemical vapor deposition.

【0028】[0028]

【作用】図3に示すように、はんだ23によりプリント
回路基板24にチップ型サーミスタ20を表面実装す
る。このとき、Niめっき層17aによりはんだ耐熱性
が向上し、はんだによる下地電極16の電極食われが防
止され、Sn又はSn/Pbめっき層17bにより端子
電極12のはんだ付着性が向上する。これらのめっき層
17は貴金属の下地電極16の表面を被覆するため、貴
金属のイオン移動(ion migration)が発生しにくい。
チップ型サーミスタ28,29,30又は40でも同様
である。また、チップ型サーミスタ20,28,29又
は40の場合、サーミスタ素体11下面の一対の下地電
極16,16、26,26又は46,46間に絶縁層1
3又は44が設けられるため、第一にめっき層形成時に
はサーミスタ素体が露出しないことから素体表面にめっ
きが付着せず、しかもサーミスタ素体がめっき液で浸食
されず、サーミスタの抵抗値が所期の値に対して変動し
ない。第二に基板へのはんだ付け時には電極間にはんだ
ブリッジを生じない。チップ型サーミスタ20,28,
29又は40において、絶縁層13,14又は44がガ
ラス層の場合にはサーミスタの抗折強度が向上し、熱的
ストレスに対して耐久性の高いものとなる。
As shown in FIG . 3 , a chip type thermistor 20 is surface-mounted on a printed circuit board 24 by soldering. At this time, solder heat resistance is improved by the Ni plating layer 17a, electrode erosion of the base electrode 16 by solder is prevented, and solder adhesion of the terminal electrode 12 is improved by the Sn or Sn / Pb plating layer 17b. Since these plating layers 17 cover the surface of the noble metal base electrode 16, ion migration of the noble metal hardly occurs.
The same applies to the chip type thermistors 28, 29, 30 or 40. In the case of the chip type thermistor 20, 28, 29 or 40, the insulating layer 1 is provided between a pair of base electrodes 16, 16, 26, 26 or 46, 46 on the lower surface of the thermistor body 11.
Since the thermistor body is not exposed when the plating layer is formed, plating does not adhere to the surface of the body, and the thermistor body is not eroded by the plating solution. It does not change with respect to the expected value. Second, no solder bridge is formed between the electrodes when soldering to the substrate. Chip type thermistors 20, 28,
29 or 40, when the insulating layer 13, 14, or 44 is a glass layer, the bending strength of the thermistor is improved, and the durability against thermal stress is high.

【0029】[0029]

【発明の効果】以上述べたように、従来の製造方法で
は、工程数が多く複雑であったものが、本発明の製造方
法によれば、少ない工程で比較的容易にチップ型サーミ
スタを製造できるため、量産に適し、製造コストが安価
になる。特に、下地電極及びめっき層を形成した後でサ
ーミスタ素体を精密に切断することにより、素子の寸
法、電極面積等を厳格に制御できるので、チップになっ
た後の特別な加工を要さず、しかも抵抗値の精度が高い
チップ型サーミスタが得られる。また、下地電極の表面
にめっき層を形成することにより、はんだ耐熱性とはん
だ付着性に優れ、信頼性の高いサーミスタが得られる。
As described above, the conventional manufacturing method requires a large number of steps and is complicated. However, according to the manufacturing method of the present invention, a chip-type thermistor can be manufactured relatively easily with a small number of steps. Therefore, it is suitable for mass production and the manufacturing cost is reduced. In particular, by precisely cutting the thermistor body after forming the base electrode and plating layer, the dimensions of the element, the electrode area, etc. can be strictly controlled, so no special processing is required after forming the chip In addition, a chip thermistor having a high resistance value can be obtained. Further, by forming a plating layer on the surface of the base electrode, a highly reliable thermistor having excellent solder heat resistance and solder adhesion can be obtained.

【0030】特に、本発明の第1及び第3のチップ型サ
ーミスタのように、プリント回路基板に対向するサーミ
スタ素体の一対の端子電極が接触する部分を除いた下面
を絶縁層で被覆すれば、はんだブリッジが発生しなくな
り、イオン移動が生じにくくなる。第1及び第3のチッ
プ型サーミスタの絶縁層をガラス層で形成すれば、基板
実装後の熱的ストレスに起因した引張応力に対する強度
が高い。また、本発明の第2及び第3のチップ型サーミ
スタのように、表裏同形にすれば、基板実装前の作業を
容易にし、サーミスタの組付けコストを低減できる。更
に、第1のチップ型サーミスタに関して端子電極を有す
るサーミスタ素体の下面を除く他の5面に絶縁性被膜を
形成すれば、より一層イオン移動が生じにくくなるとと
もに、サーミスタに不測の外力が加わっても素体が欠け
ず、また導電性物質が絶縁層を設けていないサーミスタ
素体の側面に付着しても特性が変化しない利点もある。
In particular, like the first and third chip-type thermistors of the present invention, the lower surface of the thermistor body facing the printed circuit board except for the portion where the pair of terminal electrodes is in contact is covered with an insulating layer. In addition, solder bridges are not generated, and ion migration hardly occurs. If the insulating layers of the first and third chip-type thermistors are formed of glass layers, the strength against tensile stress caused by thermal stress after mounting on the substrate is high. Further, if the front and back surfaces are the same, as in the second and third chip thermistors of the present invention, the work before mounting on the substrate can be facilitated and the assembling cost of the thermistor can be reduced. Further, if an insulating coating is formed on the other five surfaces of the first chip type thermistor except the lower surface of the thermistor body having a terminal electrode, ion migration is more difficult to occur, and unexpected external force is applied to the thermistor. However, there is an advantage that the characteristics are not changed even if the element body is not chipped and the conductive substance adheres to the side surface of the thermistor element body where the insulating layer is not provided.

【0031】[0031]

【実施例】次に本発明の具体的態様を示すために、本発
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。<実施例
1>次の方法により図1〜図3に示す第1のチップ型サ
ーミスタを作製した。先ず市販のマンガン化合物、ニッ
ケル化合物、コバルト化合物を出発原料とし、これらを
MnO2:NiO:CoOに換算して金属原子比3:
1:2の割合でそれぞれ秤量した。秤量物をボールミル
で16時間均一に混合した後に脱水乾燥した。次いでこ
の混合物を900℃で2時間仮焼し、この仮焼物を再び
ボールミルで粉砕して脱水乾燥した。粉砕物に有機結合
材を加え、均一に混合した後、混合物を直方体に圧縮成
形した。この圧縮成形物を大気圧下、1200℃で4時
間焼成し、たて約35mm、よこ約50mm、厚さ約1
0mmのセラミック焼結ブロック(図示せず)を作製し
た。次にこのブロックをバンドソーでウエハ状に切断
し、図6に示すたて約35mm、よこ約50mm、厚さ
約0.5mmの焼結シート21を得た。
EXAMPLES Next, the present invention will be described based on examples to show specific embodiments of the present invention. The embodiments described below do not limit the technical scope of the present invention. Example 1 A first chip type thermistor shown in FIGS. 1 to 3 was manufactured by the following method. First, a commercially available manganese compound, nickel compound, and cobalt compound are used as starting materials, and these are converted into MnO 2 : NiO: CoO to have a metal atomic ratio of 3:
Each was weighed at a ratio of 1: 2. The weighed product was uniformly mixed by a ball mill for 16 hours and then dehydrated and dried. Next, the mixture was calcined at 900 ° C. for 2 hours, and the calcined product was again pulverized by a ball mill and dehydrated and dried. After adding an organic binder to the pulverized material and mixing uniformly, the mixture was compression-molded into a rectangular parallelepiped. This compression molded product was fired at 1200 ° C. for 4 hours under atmospheric pressure, and was about 35 mm long, about 50 mm wide, and about 1 mm thick.
A 0 mm ceramic sintered block (not shown) was produced. Next, this block was cut into a wafer shape using a band saw to obtain a sintered sheet 21 having a length of about 35 mm, a width of about 50 mm, and a thickness of about 0.5 mm shown in FIG.

【0032】次に、図7及び図8に示すように、焼結シ
ート21の片面に貴金属粉末と無機結合材を含む導電性
ペーストを印刷法により縞状に塗布した。導電性ペース
トは市販の銀ペーストであって、 Ag粉末とガラス微
粒子と有機ビヒクルとからなる。導電性ペーストを塗布
したサーミスタ素体を大気圧下、乾燥した後、30℃/
分の速度で、820℃まで昇温しそこで10分間保持
し、30℃/分の速度で室温まで降温してAgからなる
多数列の焼付け電極の下地電極16を形成した。電極1
6の幅はすべて同一であり、電極間は等間隔であった。
1つの電極の幅は約0.7mmであり、電極と電極の間
隔は約0.4mmであった。焼結シート21の一方の端
縁に多数列の下地電極16すべてに接続するめっき用電
極層16aを形成した。
Next, as shown in FIG. 7 and FIG.
Conductivity containing noble metal powder and inorganic binder on one side of sheet 21
The paste was applied in stripes by a printing method. The conductive paste is a commercially available silver paste, comprising Ag powder, glass fine particles, and an organic vehicle. The thermistor body coated with the conductive paste is dried under atmospheric pressure, and then dried at 30 ° C. /
The temperature is raised to 820 ° C. at a rate of 10 minutes, held there for 10 minutes, and the temperature is lowered to room temperature at a rate of 30 ° C./minute to be made of Ag.
Base electrodes 16 of a large number of firing electrodes were formed. Electrode 1
6 had the same width, and the electrodes were equally spaced.
The width of one electrode is about 0.7 mm, and between the electrodes
The separation was about 0.4 mm. One end of the sintered sheet 21
A plating electrode connected to all of the rows of base electrodes 16 on the edge
The pole layer 16a was formed.

【0033】図9に示すように、焼結シート21の両面
にそれぞれ同一の結晶化ガラスを含むペーストを印刷法
により塗布した。下地電極16間を埋めてガラスペース
トを塗布するときには下地電極16の互いに対向する端
縁を覆うように塗布した。塗布後、焼結シート21を焼
成して、厚さ約15μmのガラス層13,14を形成し
た。これらのガラス層13,14の熱膨張係数は68×
10 -7 /℃であって、焼結シート21の熱膨張係数85
×10 -7 /℃より小さい。めっき用電極層16aにめっ
き用電極を接続して、電解めっき法により下地電極16
の表面に厚さ1〜2μmのNiめっき層17aを形成
し、続いてその上に、同様に厚さ3〜6μmのSnめっ
き層17bを形成した(図1及び図3)
As shown in FIG . 9, both sides of the sintered sheet 21
Printing paste containing the same crystallized glass
Was applied. Fill the space between the base electrodes 16 with a glass pace
When applying the coating, the opposite ends of the base electrode 16
It was applied to cover the edge. After application, the sintered sheet 21 is fired.
To form glass layers 13 and 14 having a thickness of about 15 μm.
Was. The thermal expansion coefficients of these glass layers 13 and 14 are 68 ×
10 −7 / ° C., and the coefficient of thermal expansion of the sintered sheet 21 is 85
Less than × 10 -7 / ° C. The plating electrode layer 16a
To the base electrode 16 by electrolytic plating.
Formed a Ni plating layer 17a of 1-2 μm thickness on the surface of
Then, on top of this, Sn plating, also having a thickness of 3 to 6 μm, is formed.
A layer 17b was formed (FIGS. 1 and 3) .

【0034】図10〜図12に示すように、矢印Mの箇
所でめっき層17を形成した焼結シート21を2列の電
極ずつ各電極が端縁に位置するようにダイヤモンドブレ
ード付き切断機で短冊状に切断し、短冊状サーミスタ素
体22を得た後、同一の切断機を用いて矢印Nの箇所で
短冊状サーミスタ素体22の切断面と垂直な方向でチッ
プ状に切断して、図12に示す幅W=約0.5mm、長
さL=約1.0mm、 厚さT=約0.5mmのチップ型
サーミスタ20を得た。このチップ型サーミスタ20は
裏返して、図3に示すようにその端子電極12,12が
はんだ23によりプリント回路基板24に取付けられ
る。
As shown in FIG . 10 to FIG.
The sintered sheet 21 on which the plating layer 17 is formed is
Position the electrodes so that each electrode is positioned at the edge
Cut into strips with a cutting machine equipped with
After obtaining the body 22, using the same cutting machine at the point of the arrow N
In a direction perpendicular to the cut surface of the strip-shaped thermistor body 22,
Width W = about 0.5 mm, length shown in FIG.
Chip type with length L = about 1.0mm and thickness T = about 0.5mm
The thermistor 20 was obtained. This chip type thermistor 20
The terminal electrodes 12, 12 are turned over as shown in FIG.
Attached to a printed circuit board 24 by solder 23
You.

【0035】<比較例1> Niめっき層とSnめっき層を設けずに、Ag80%と
Pd20%を含む導電性ペーストを850℃で焼付けて
銀−パラジウムからなる焼付け電極層のみで端子電極を
構成した。それ以外は上記実施例1と同様に、下面ガラ
ス層13及び上面ガラス層14を有するチップ型サーミ
スタを作製した。
<Comparative Example 1> A conductive electrode containing 80% Ag and 20% Pd was baked at 850 ° C. without providing a Ni plating layer and a Sn plating layer to form a terminal electrode using only a baked electrode layer made of silver-palladium. did. Otherwise in the same manner as in Example 1, the lower surface Gala
Type thermistor having a glass layer 13 and a top glass layer 14
A star was made.

【0036】<比較試験と結果> ・はんだ付着性 実施例1のサーミスタと比較例1のサーミスタを300
個ずつ用意し、230℃の温度で溶融させたAg入りの
共晶はんだ(H60−A)浴中にピンセットで試料を挟
んで4秒間浸漬し、端子電極のはんだ付着面積を光学顕
微鏡で調べた。その結果を表1に示す。 ・はんだ耐熱性 実施例1のサーミスタと比較例1のサーミスタを300
個ずつ用意し、350℃の温度で溶融させたAg入りの
共晶はんだ(H60−A)浴中にピンセットで試料を挟
んで30秒間浸漬し、端子電極の消失状態を光学顕微鏡
で調べた。その結果を表1に示す。
<Comparative Tests and Results> Solder Adhesion Thermistors of Example 1 and Comparative Example 1 were replaced by 300.
Each sample was prepared and immersed in a eutectic solder (H60-A) containing Ag melted at a temperature of 230 ° C. for 4 seconds with tweezers sandwiching the sample, and the solder adhesion area of the terminal electrode was examined with an optical microscope. . Table 1 shows the results. Solder heat resistance Thermistors of Example 1 and Comparative Example 1 were 300
Each sample was prepared and immersed in a eutectic solder (H60-A) bath containing Ag melted at a temperature of 350 ° C. with tweezers for 30 seconds with tweezers, and the disappearance of the terminal electrode was examined with an optical microscope. Table 1 shows the results.

【0037】[0037]

【表1】 [Table 1]

【0038】表1から明らかなように比較例1と比べて
実施例1のサーミスタははんだ付着性及びはんだ耐熱性
に優れていた
As is clear from Table 1, the thermistor of Example 1 was superior to Comparative Example 1 in solder adhesion and solder heat resistance .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1のチップ型サーミスタの外観斜視
図。
FIG. 1 is an external perspective view of a first chip type thermistor of the present invention .
FIG.

【図2】その底面図。 FIG. 2 is a bottom view thereof.

【図3】図2のA’−A’線断面図。 FIG. 3 is a sectional view taken along line A′-A ′ of FIG . 2;

【図4】本発明の第2のチップ型サーミスタの外観斜視
図。
FIG. 4 is an external perspective view of a second chip type thermistor of the present invention .
FIG.

【図5】本発明の第3のチップ型サーミスタの外観斜視
図。
FIG. 5 is an external perspective view of a third chip thermistor of the present invention .
FIG.

【図6】本発明のチップ型サーミスタのサーミスタ素体
となるセラミック焼結シートの外観斜視図。
FIG. 6 shows a thermistor body of the chip type thermistor of the present invention .
FIG. 1 is an external perspective view of a ceramic sintered sheet to be used.

【図7】第1のチップ型サーミスタ用にその焼結シート
の片面に多数列の下地電極が形 成された斜視図。
FIG. 7 shows the sintered sheet for the first chip type thermistor
Perspective view the base electrode is made form multiple rows on one side of the.

【図8】図7のF部拡大斜視図。 FIG. 8 is an enlarged perspective view of a portion F in FIG . 7;

【図9】図8の焼結シートの一方の面の下地電極間及び
他方の面全体に絶縁層が形成された斜視図。
FIG. 9 is a diagram showing a space between base electrodes on one surface of the sintered sheet of FIG .
FIG. 4 is a perspective view in which an insulating layer is formed on the entire other surface.

【図10】図9の露出した下地電極の表面にめっき層が
形成された斜視図。
FIG. 10 shows a plating layer on the surface of the exposed underlying electrode of FIG .
The formed perspective view.

【図11】図10の焼結シートを短冊状に切断した斜視
図。
11 is a perspective view of the sintered sheet of FIG . 10 cut into a strip shape.
FIG.

【図12】図11の短冊状サーミスタ素体をチップ状に
切断した斜視図。
FIG. 12 shows a strip-shaped thermistor body of FIG .
FIG.

【図13】本発明の別の第1のチップ型サーミスタの下
地電極を示す図8に対応する斜視図。
FIG. 13: Under another first chip thermistor of the present invention
The perspective view corresponding to FIG. 8 which shows a ground electrode.

【図14】図13の下地電極を有する焼結シートの切断
状況を示す要部平面図。
FIG. 14 is a cut of a sintered sheet having the base electrode of FIG . 13;
The principal part top view which shows a situation.

【図15】図13の下地電極を有する焼結シートの別の
切断状況を示す要部平面図。
FIG. 15 shows another sintered sheet having the base electrode of FIG .
The principal part top view which shows the cutting situation.

【図16】図14に示す方法で切断して作製されたチッ
プ型サーミスタの底面図。
FIG. 16 shows a chip cut by the method shown in FIG .
FIG.

【図17】図16のB−B線断面図。 FIG. 17 is a sectional view taken along line BB of FIG . 16;

【図18】図16のC−C線断面図。 FIG. 18 is a sectional view taken along line CC of FIG . 16;

【図19】図15に示す方法で切断して作製されたチッ
プ型サーミスタの底面図。
FIG. 19 is a view showing a chip manufactured by the method shown in FIG .
FIG.

【図20】図19のD−D線断面図。 FIG. 20 is a sectional view taken along line DD of FIG . 19;

【図21】図19のE−E線断面図。 FIG. 21 is a sectional view taken along line EE of FIG . 19;

【図22】第2のチップ型サーミスタ用にその焼結シー
トの両面全体に下地電極が形成された斜視図。
FIG. 22 shows the sintered sheet for a second chip type thermistor.
FIG. 4 is a perspective view in which a base electrode is formed on both surfaces of the substrate.

【図23】図22の焼結シートの両面の下地電極の表面
にめっき層が形成された斜視図。
FIG. 23 shows surfaces of base electrodes on both surfaces of the sintered sheet of FIG . 22;
The perspective view in which the plating layer was formed in FIG.

【図24】第3のチップ型サーミスタ用にその焼結シー
トの両面に多数列の下地電極が形成された斜視図。
FIG. 24 shows the sintered sheet for a third chip type thermistor.
FIG. 3 is a perspective view in which a large number of rows of base electrodes are formed on both surfaces of the substrate.

【図25】図24の焼結シートの両面の下地電極間に絶
縁層が形成された斜視図。
FIG. 25 is a diagram showing a condition between base electrodes on both surfaces of the sintered sheet of FIG . 24;
The perspective view in which the edge layer was formed.

【図26】第1のチップ型サーミスタ用サーミスタ素体
の端子電極形成面以外の5面に絶縁性被膜を形成する状
況を示す図。
FIG. 26 is a thermistor body for a first chip type thermistor;
Insulating film is formed on 5 surfaces other than the terminal electrode forming surface
FIG.

【図27】その絶縁性被膜が形成された第1のチップ型
サーミスタの図3に対応する断面図。
FIG. 27 is a first chip type having the insulating film formed thereon .
Sectional drawing corresponding to FIG. 3 of a thermistor.

【符号の説明】20 ,28,29,30,40 チップ型サーミスタ 11 サーミスタ素体 12,32,42 端子電極 13 下面絶縁層 14,44 上面絶縁層 16,26,36,46 下地電極 17,37,47 めっき層 17a,37a,47a Niめっき層 17b,37b,47b Sn又はSn/Pbめっき層 21 セラミック焼結シート 22 短冊状サーミスタ素体 50 絶縁性被膜[Description of Signs] 20 , 28 , 29, 30, 40 Chip type thermistor 11 Thermistor body 12, 32, 42 Terminal electrode 13 Lower surface insulating layer 14, 44 Upper surface insulating layer 16, 26, 36, 46 Base electrodes 17, 37 , 47 plating layer 17a, 37a, 47a Ni plating layer 17b, 37b, 47b Sn or Sn / Pb plating layer 21 ceramic sintered sheet 22 strip-shaped thermistor element 50 insulating coating

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−33401(JP,A) 特開 平3−250603(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01C 7/04 H01C 1/14 H01C 17/06 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-62-33401 (JP, A) JP-A-3-250603 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01C 7/04 H01C 1/14 H01C 17/06

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 6面体からなるチップ状サーミスタ素体
(11)と、 前記サーミスタ素体(11)の下面の相対向する2つの端縁
に沿って間隔をあけて設けられた一対の端子電極(12,1
2)と、 前記サーミスタ素体(11)の上面の相対向する2つの端縁
に沿って間隔をあけて設けられた別の一対の端子電極(3
2,32)とを備えたチップ型サーミスタ。
1. A chip-shaped thermistor element comprising a hexahedron
(11), and a pair of terminal electrodes (12, 1) provided at intervals along two opposing edges on the lower surface of the thermistor body (11).
2) and another pair of terminal electrodes (3) provided at intervals along two opposing edges on the upper surface of the thermistor body (11).
2, 32).
【請求項2】 サーミスタ素体(11)の下面の一対の端子
電極(12,12)間に下面絶縁層(13)が設けられ、前記サー
ミスタ素体(11)の上面の別の一対の端子電極(42,42)間
に上面絶縁層(44)が設けられた請求項記載のチップ型
サーミスタ。
2. A lower surface insulating layer (13) is provided between a pair of terminal electrodes (12, 12) on a lower surface of the thermistor body (11), and another pair of terminals on an upper surface of the thermistor body (11). electrodes (42,42) thermistor chips of claim 1, wherein the upper surface insulating layer (44) is provided between.
【請求項3】 端子電極(12,42)が貴金属を含む下地電
極(16,46)と、この下地電極(16,46)の表面に形成された
Niめっき層(17a,47a)と、このNiめっき層(17a,47a)
の表面に形成されたSn又はSn/Pbめっき層(17b,4
7b)とを備え、 前記 Niめっき層(17a,47a)及びSn又はSn/Pbめ
っき層(17b,47b)の表面積が前記下地電極(16,46)の表面
積より小さく形成され、下面絶縁層(13)が前記Niめっ
き層(17a)及びSn又はSn/Pbめっき層(17b)を除く
サーミスタ素体(11)の下面全体に設けられた請求項
載のチップ型サーミスタ。
3. A base electrode containing a noble metal, wherein the terminal electrode (12, 42) includes a noble metal.
Pole (16,46) and the surface of this underlying electrode (16,46)
Ni plating layer (17a, 47a) and this Ni plating layer (17a, 47a)
Sn or Sn / Pb plating layer (17b, 4b) formed on the surface of
A 7b), the Ni plating layer (17a, 47a) and Sn or Sn / Pb plating layer (17b, 47b) surface area is smaller than the surface area of the underlying electrode (16, 46) of the lower surface insulating layer ( 3. The chip type thermistor according to claim 2, wherein (13) is provided on the entire lower surface of the thermistor body (11) except for the Ni plating layer (17a) and the Sn or Sn / Pb plating layer (17b).
【請求項4】 端子電極(12,42)が貴金属を含む下地電
極(16,46)と、この下地電極(16,46)の表面に形成された
Niめっき層(17a,47a)と、このNiめっき層(17a,47a)
の表面に形成されたSn又はSn/Pbめっき層(17b,4
7b)とを備え、 前記 Niめっき層(17a,47a)及びSn又はSn/Pbめ
っき層(17b,47b)の表面積が前記下地電極(16,46)の表面
積より小さく形成され、下面絶縁層(13)が前記Niめっ
き層(17a)及びSn又はSn/Pbめっき層(17b)を除く
サーミスタ素体(11)の下面全体に設けられ、上面絶縁層
(44)が前記Niめっき層(47a)及びSn又はSn/Pb
めっき層(47b)を除くサーミスタ素体(11)の上面全体に
設けられた請求項記載のチップ型サーミスタ。
4. A terminal electrode (12, 42) comprising a noble metal-containing base electrode.
Pole (16,46) and the surface of this underlying electrode (16,46)
Ni plating layer (17a, 47a) and this Ni plating layer (17a, 47a)
Sn or Sn / Pb plating layer (17b, 4b) formed on the surface of
A 7b), the Ni plating layer (17a, 47a) and Sn or Sn / Pb plating layer (17b, 47b) surface area is smaller than the surface area of the underlying electrode (16, 46) of the lower surface insulating layer ( 13) is provided on the entire lower surface of the thermistor body (11) except for the Ni plating layer (17a) and the Sn or Sn / Pb plating layer (17b);
(44) is the Ni plating layer (47a) and Sn or Sn / Pb
The chip thermistor according to claim 2, which is provided on the entire upper surface of the thermistor body (11) except for the plating layer (47b).
【請求項5】 上面絶縁層(14,44)又は下面絶縁層(13)
は合成樹脂層である請求項記載のチップ型サーミス
タ。
5. An upper insulating layer (14, 44) or a lower insulating layer (13).
The chip thermistor according to claim 2 , wherein is a synthetic resin layer.
【請求項6】 サーミスタ素体(11)の下面を除く他の5
面に絶縁性皮膜(50)が設けられた請求項1又は2記載の
チップ型サーミスタ。
6. The other 5 excluding the lower surface of the thermistor body (11).
3. The chip thermistor according to claim 1, wherein an insulating film (50) is provided on the surface.
【請求項7】 (h) サーミスタ素体用セラミック焼結シ
ート(21)の片面に多数列の下地電極(16)を形成する工程
と、 (i) 前記下地電極(16)を露出しかつ前記下地電極(16,1
6)間を埋めるように前記焼結シート(21)の片面に絶縁性
ペーストを塗布する工程と、 (j) 前記(i)工程の焼結シート(21)の別の片面全体に前
記絶縁性ペーストを塗布する工程と、 (k) 前記(j)工程の焼結シート(21)を焼成して絶縁層(1
3,14)を形成する工程と、 (l) 前記露出した下地電極(16)の表面にNiめっき層(1
7a)及びSn又はSn/Pbめっき層(17b)をこの順に形
成して前記下地電極(16)とめっき層(17)からなる多数列
の電極を前記焼結シート(21)上に形成する工程と、 (m) 前記多数列の電極を形成した焼結シート(21)を2列
の電極ずつ各電極が端縁に位置するように短冊状に切断
する工程と、 (n) 前記短冊状サーミスタ素体(22)をその切断面と垂直
な方向でチップ状に切断してチップ状サーミスタ素体(1
1)の下面の相対向する2つの端縁に沿って間隔をあけて
一対の端子電極(12,12)を有するチップ型サーミスタ(2
0)を得る工程とを含むチップ型サーミスタの製造方法。
(H) forming a plurality of rows of base electrodes (16) on one side of a ceramic sintered sheet (21) for a thermistor element; (i) exposing the base electrodes (16) and Base electrode (16,1
6) a step of applying an insulating paste to one side of the sintered sheet (21) so as to fill the gap, and (j) the insulating property is applied to the entire other side of the sintered sheet (21) in the step (i). A step of applying a paste; and (k) firing the sintered sheet (21) of the step (j) to form an insulating layer (1).
Forming a Ni plating layer (1) on the exposed surface of the underlying electrode (16).
7a) and a step of forming a Sn or Sn / Pb plating layer (17b) in this order to form a large number of rows of electrodes composed of the base electrode (16) and the plating layer (17) on the sintered sheet (21). (M) a step of cutting the sintered sheet (21) having the multiple rows of electrodes into strips so that each row of electrodes is positioned at an edge, and (n) the strip thermistor. The element body (22) is cut into chips in a direction perpendicular to the cut surface, and the chip-shaped thermistor element body (1
A chip thermistor (2) having a pair of terminal electrodes (12, 12) spaced along two opposing edges on the lower surface of (1).
0). A method for manufacturing a chip-type thermistor, comprising:
【請求項8】 (a) サーミスタ素体用セラミック焼結シ
ート(21)の片面全体に下地電極(16)を形成する工程と、 (o) 前記(a)工程で下地電極(16)を形成した焼結シート
(21)の別の片面全体に別の下地電極(36)を形成する工程
と、 (p) 前記下地電極(16,36)の表面にNiめっき層(17a,37
a)及びSn又はSn/Pbめっき層(17b,37b)をこの順
にそれぞれ形成する工程と、 (q) 前記焼結シートの両面に形成した下地電極(16,36)
とめっき層(17,37)からなる電極面をそれぞれスリット
状に研削して多数列の電極を前記焼結シート(21)の両面
に相対向するように形成する工程と、 (r) 前記多数列の電極を形成した焼結シート(21)を2列
の電極ずつ各電極が端縁に位置するように短冊状に切断
する工程と、 (s) 前記短冊状サーミスタ素体をその切断面と垂直な方
向でチップ状に切断してチップ状サーミスタ素体(11)の
上面及び下面のそれぞれ相対向する2つの端縁に沿って
間隔をあけて2組の一対の端子電極(12,12,32,32)を有
するチップ型サーミスタ(30)を得る工程とを含むチップ
型サーミスタの製造方法。
8. A ceramic sintered body for a thermistor body.
Forming a base electrode (16) on one entire surface of the sheet (21); and (o) a sintered sheet on which the base electrode (16) is formed in the step (a).
(21) a step of forming another base electrode (36) on another entire surface of the base, (p) a Ni plating layer (17a, 37) on the surface of the base electrode (16, 36).
a) and a step of forming Sn or Sn / Pb plating layers (17b, 37b) in this order, respectively; (q) base electrodes (16, 36) formed on both surfaces of the sintered sheet;
Forming a plurality of rows of electrodes so as to face each other on both surfaces of the sintered sheet (21) by grinding each of the electrode surfaces comprising the plating layer (17, 37) into a slit shape, and (r) the plurality of electrodes. Cutting the sintered sheet (21) having the rows of electrodes into strips so that each row of electrodes is positioned at an edge, and (s) cutting the strip-shaped thermistor body with its cut surface. Two sets of terminal electrodes (12,12,12,12) are cut in a vertical direction into chips and spaced along two opposing edges of the upper and lower surfaces of the chip-like thermistor body (11). Obtaining a chip-type thermistor (30) having (32, 32).
【請求項9】 (t) 前記(h)工程で多数列の下地電極(1
6)を形成した焼結シート(21)の別の片面に前記下地電極
(16)に相対向するように多数列の下地電極(46)を形成す
る工程と、 (u) 前記下地電極(16,46)を露出しかつ前記下地電極(1
6,16,46,46)間を埋めるように前記焼結シート(21)の両
面に絶縁性ペーストを塗布する工程と、 (v) 前記焼結シート(21)を焼成して絶縁層(13,44)を形
成する工程と、 (w) 前記露出した下地電極(16,46)の表面にNiめっき
層(17a,47a)及びSn又はSn/Pbめっき層(17b,47b)
をこの順にそれぞれ形成して前記下地電極(16,46)とめ
っき層(17,47)からなる多数列の電極を前記焼結シート
(21)の両面に形成する工程と、 (x) 前記多数列の電極を形成した焼結シート(21)を2列
の電極ずつ各電極が端縁に位置するように短冊状に切断
する工程と、 (y) 前記短冊状サーミスタ素体をその切断面と垂直な方
向でチップ状に切断してチップ状サーミスタ素体(11)の
上面及び下面のそれぞれ相対向する2つの端縁に沿って
間隔をあけて2組の一対の端子電極(12,12,42,42)を有
するチップ型サーミスタ(40)を得る工程とを含むチップ
型サーミスタの製造方法。
9. (t) In the step (h), multiple rows of base electrodes (1) are formed.
6) On another side of the sintered sheet (21) formed with the base electrode
(16) forming a plurality of rows of base electrodes (46) so as to face each other; (u) exposing the base electrodes (16, 46) and forming the base electrodes (1).
6,16,46,46) applying an insulating paste on both sides of the sintered sheet (21) so as to fill in the gap, (v) firing the sintered sheet (21) and insulating layer (13 (W) forming a Ni plating layer (17a, 47a) and a Sn or Sn / Pb plating layer (17b, 47b) on the exposed surface of the underlying electrode (16, 46).
Are formed in this order, and the base sheet (16, 46) and a plurality of rows of electrodes comprising a plating layer (17, 47) are formed on the sintered sheet.
(X) a step of cutting the sintered sheet (21) on which the multiple rows of electrodes are formed into strips such that each electrode is positioned at the edge of each of the two rows of electrodes; (Y) cutting the strip-shaped thermistor body into chips in a direction perpendicular to the cut surface thereof along the two opposing edges of the upper surface and the lower surface of the chip-shaped thermistor body (11), respectively; Obtaining a chip-type thermistor (40) having two pairs of terminal electrodes (12, 12, 42, 42) at intervals.
【請求項10】 前記(n)工程、(s)工程又は(y)工程
後に、 (z) サーミスタ素体(11)の下面を除く他の5面に絶縁性
皮膜(50)を形成する工程を含む請求項7ないし9いずれ
記載のチップ型サーミスタの製造方法。
10. A pre-SL (n) step, forming (s) is after the step or (y) step, (z) other five surfaces an insulating film except the lower surface of the thermistor element (11) (50) 10. The method according to claim 7 , further comprising the step of:
The method for manufacturing a chip-type thermistor according to the above.
JP14168293A 1992-11-30 1993-06-14 Chip type thermistor and manufacturing method thereof Expired - Lifetime JP3147134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14168293A JP3147134B2 (en) 1992-11-30 1993-06-14 Chip type thermistor and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4-343472 1992-11-30
JP34347492 1992-11-30
JP34347292 1992-11-30
JP4-343474 1992-11-30
JP14168293A JP3147134B2 (en) 1992-11-30 1993-06-14 Chip type thermistor and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000344683A Division JP3625053B2 (en) 1992-11-30 2000-11-13 Chip-type thermistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH06215908A JPH06215908A (en) 1994-08-05
JP3147134B2 true JP3147134B2 (en) 2001-03-19

Family

ID=27318298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14168293A Expired - Lifetime JP3147134B2 (en) 1992-11-30 1993-06-14 Chip type thermistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3147134B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941635B2 (en) 1991-07-08 2011-05-10 Seiko-Epson Corporation High-performance superscalar-based computer system with out-of order instruction execution and concurrent results distribution

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261507A (en) 1997-03-18 1998-09-29 Murata Mfg Co Ltd Thermistor element
US6401329B1 (en) 1999-12-21 2002-06-11 Vishay Dale Electronics, Inc. Method for making overlay surface mount resistor
JP3860515B2 (en) 2002-07-24 2006-12-20 ローム株式会社 Chip resistor
JP4057462B2 (en) * 2003-04-28 2008-03-05 ローム株式会社 Chip resistor and manufacturing method thereof
JP5110067B2 (en) * 2009-10-21 2012-12-26 Tdk株式会社 Electronic component and electronic device, and mounting structure of electronic component
JP5747574B2 (en) 2011-03-11 2015-07-15 セイコーエプソン株式会社 Piezoelectric device and electronic equipment
JP5924365B2 (en) * 2014-04-16 2016-05-25 セイコーエプソン株式会社 Piezoelectric device and electronic equipment
CN109406001B (en) * 2017-08-16 2024-09-24 深圳刷新生物传感科技有限公司 Manufacturing method of ultrathin temperature sensor and temperature sensor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233401A (en) * 1985-08-07 1987-02-13 株式会社村田製作所 Manufacture of negative temperature coefficient thermistor
JP2591205B2 (en) * 1989-12-28 1997-03-19 三菱マテリアル株式会社 Thermistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941635B2 (en) 1991-07-08 2011-05-10 Seiko-Epson Corporation High-performance superscalar-based computer system with out-of order instruction execution and concurrent results distribution

Also Published As

Publication number Publication date
JPH06215908A (en) 1994-08-05

Similar Documents

Publication Publication Date Title
EP0829886B1 (en) Chip resistor and a method of producing the same
JPH06231906A (en) Thermistor
KR100204255B1 (en) Chip type ceramic element and method of manufature thereof
JP3036567B2 (en) Conductive chip type ceramic element and method of manufacturing the same
JP3147134B2 (en) Chip type thermistor and manufacturing method thereof
JP3254399B2 (en) Multilayer chip varistor and method of manufacturing the same
JPH03173402A (en) Chip varistor
JP3109700B2 (en) Chip type thermistor and manufacturing method thereof
JPH06302406A (en) Chip-type thermistor and its manufacture
JP3008567B2 (en) Chip type varistor
JPH06124807A (en) Laminated chip component
JP3625053B2 (en) Chip-type thermistor and manufacturing method thereof
JPH10116707A (en) Chip type thermistor and its manufacturing method
JPH10116706A (en) Chip type thermistor and its manufacturing method
JP3284873B2 (en) Manufacturing method of chip type thermistor
JP3148026B2 (en) Thermistor and manufacturing method thereof
JPH1092606A (en) Chip thermistor and its manufacture
JP3622853B2 (en) Thermistor
JP3528972B2 (en) NTC thermistor
JP3622852B2 (en) Thermistor manufacturing method
JP2001135501A (en) Chip type thermistor
JP3580391B2 (en) Method for manufacturing conductive chip type ceramic element
JPH07201527A (en) Manufacture of conductive chip-type ceramic device
JP2004088019A (en) Electrode composite and electronic component
JP2000068109A (en) Chip-type thermistor and producing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

EXPY Cancellation because of completion of term