JP3036567B2 - Conductive chip type ceramic element and method of manufacturing the same - Google Patents

Conductive chip type ceramic element and method of manufacturing the same

Info

Publication number
JP3036567B2
JP3036567B2 JP04356128A JP35612892A JP3036567B2 JP 3036567 B2 JP3036567 B2 JP 3036567B2 JP 04356128 A JP04356128 A JP 04356128A JP 35612892 A JP35612892 A JP 35612892A JP 3036567 B2 JP3036567 B2 JP 3036567B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
inorganic
ceramic body
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04356128A
Other languages
Japanese (ja)
Other versions
JPH05251210A (en
Inventor
匡清 角田
弘明 中島
正己 越村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to KR1019930010430A priority Critical patent/KR100204255B1/en
Priority to US08/079,347 priority patent/US5339068A/en
Publication of JPH05251210A publication Critical patent/JPH05251210A/en
Application granted granted Critical
Publication of JP3036567B2 publication Critical patent/JP3036567B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プリント回路基板等に
表面実装されるチップ型のNTCサーミスタ、PTCサ
ーミスタ、バリスタ、インダクタ等の導電性のあるセラ
ミック素子に関する。更に詳しくは導電性チップ型セラ
ミック素子の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive ceramic element such as a chip type NTC thermistor, PTC thermistor, varistor, inductor and the like which is surface-mounted on a printed circuit board or the like. More specifically, the present invention relates to a method for manufacturing a conductive chip type ceramic element.

【0002】[0002]

【従来の技術】従来、チップ型サーミスタのような導電
性チップ型セラミック素子は、導電性セラミック素体の
両端部に銀−パラジウムを主成分とする電極が焼付けら
れている。電極成分に銀の他にパラジウムを含有する理
由は、基板にチップ型サーミスタをはんだ付けする際
に、銀がはんだ中に溶出して消失することを防止し、電
極のはんだ耐熱性を得るためである。しかし、パラジウ
ムの含有量を増加すると電極のはんだ付着性が低下して
基板へのサーミスタの固着力が弱くなるため、パラジウ
ムの含有量には一定の限界があった。このため電極のは
んだ付けが高温で長時間行われる場合には、従来のチッ
プ型サーミスタはなおはんだ耐熱性が不十分であった。
2. Description of the Related Art Conventionally, in a conductive chip type ceramic element such as a chip type thermistor, electrodes mainly composed of silver-palladium are baked on both ends of a conductive ceramic body. The reason for containing palladium in addition to silver in the electrode component is to prevent silver from eluting and disappearing in the solder when soldering the chip thermistor to the substrate, and to obtain solder heat resistance of the electrode. is there. However, when the content of palladium is increased, the adhesiveness of the electrode to the solder is reduced, and the fixing force of the thermistor to the substrate is weakened. Therefore, the content of palladium has a certain limit. Therefore, when electrode soldering is performed at a high temperature for a long time, the conventional chip thermistor still has insufficient solder heat resistance.

【0003】またサーミスタ素体の電極は、銀−パラジ
ウム合金を含有するペースト中に前記サーミスタ素体の
両端部をディッピング法により塗布した後、乾燥し焼付
けることにより形成される。しかし、サーミスタ素体の
浸漬に際し、そのペースト中への浸漬深さが一定となる
ように厳重な制御を行ってもサーミスタ素体の端部表面
に形成される電極の面積のばらつきは避けられず、その
結果作製されたチップ型サーミスタの抵抗値にばらつき
を生じる。
The thermistor body electrode is formed by applying both ends of the thermistor body to a paste containing a silver-palladium alloy by a dipping method, followed by drying and baking. However, when immersing the thermistor body, even if strict control is performed so that the immersion depth in the paste is constant, variation in the area of the electrode formed on the end surface of the thermistor body is inevitable. As a result, the resistance value of the manufactured chip-type thermistor varies.

【0004】前述したはんだ耐熱性とはんだ付着性を向
上させるために、チップ型コンデンサと同様に、焼付け
電極の表面にめっき層を設けることが考えられるが、サ
ーミスタ用のセラミック素体はコンデンサ用のセラミッ
ク素体と異なり導電性を有するため、このセラミック素
体を露出したままめっき処理した場合、素体表面にめっ
きが付着してサーミスタの抵抗値が所期の値と異なり、
しかもセラミック素体がめっき液で浸食されてサーミス
タの信頼性が低下する等の不具合を生じる。
In order to improve the solder heat resistance and the solder adhesion described above, it is conceivable to provide a plating layer on the surface of the baked electrode as in the case of the chip type capacitor. However, a ceramic body for the thermistor is used for the capacitor. Unlike the ceramic body, it has conductivity.If plating is performed with this ceramic body exposed, plating adheres to the body surface and the thermistor resistance differs from the expected value.
In addition, the ceramic element is eroded by the plating solution, and the reliability of the thermistor is lowered.

【0005】この点を解決するため、本出願人は焼付け
電極層が接触する部分以外のセラミック素体の表面をガ
ラス層で被覆し、焼付け電極層の表面にめっき層を形成
したチップ型サーミスタを特許出願した(特開平3−2
50603)。このチップ型サーミスタは、次の方法に
より製造される。先ずセラミック焼結シートの両面にガ
ラスペーストを印刷して焼成することにより絶縁性のガ
ラス層を形成する。次いで両面がガラス層で被覆された
焼結シートを短冊状に切出した後、切断面に前述と同様
にガラスペーストを印刷焼成してガラス層を形成する。
次に前記切断面と垂直な方向にこの短冊状物を細かく切
断してチップを作る。このチップの切断面を包むように
チップの両端部に導電性ペーストを塗布し、焼成して焼
付け電極層を形成する。更にこの焼付け電極層の表面に
めっき層を形成して焼付け電極層とめっき層からなる端
子電極を有するチップ型サーミスタを得る。また従来の
別の解決方法として、導電性チップ状セラミック素体に
めっき層付きの端子電極を形成する場合には、セラミッ
ク素体に導電性の低いセラミック材料を限定使用してい
た。
In order to solve this problem, the applicant of the present invention has provided a chip type thermistor in which the surface of a ceramic body other than the portion where the baked electrode layer is in contact is covered with a glass layer and a plating layer is formed on the baked electrode layer. Patent application (Japanese Unexamined Patent Publication No.
50603). This chip type thermistor is manufactured by the following method. First, an insulating glass layer is formed by printing and firing glass paste on both sides of a ceramic sintered sheet. Next, after cutting a sintered sheet having both surfaces covered with a glass layer into a strip shape, a glass paste is printed and fired on the cut surface in the same manner as described above to form a glass layer.
Next, the strip is finely cut in a direction perpendicular to the cut surface to produce a chip. A conductive paste is applied to both ends of the chip so as to cover the cut surface of the chip, and the paste is baked to form a baked electrode layer. Further, a plating layer is formed on the surface of the baked electrode layer to obtain a chip thermistor having a terminal electrode composed of the baked electrode layer and the plated layer. As another conventional solution, when a terminal electrode with a plating layer is formed on a conductive chip-shaped ceramic body, a ceramic material having low conductivity is limitedly used for the ceramic body.

【0006】また前述したチップ型サーミスタの抵抗値
のばらつきを小さくするために本出願人はサーミスタ素
体の端面に内包電極を形成し、この内包電極を覆うよう
に外包電極を形成したチップ型サーミスタを特許出願し
た(特開平3−250601)。このチップ型サーミス
タは次の方法により製造される。先ずサーミスタ素体の
端面に銀、銀−パラジウム等を主成分とするペーストを
塗布し、乾燥した後、焼付けて内包電極を形成する。こ
の内包電極が形成されたサーミスタ素体の端部にディッ
ピング法により銅を含有するペーストを塗布し、乾燥し
た後、焼付けて外包電極を形成し、目的のチップ型サー
ミスタを得る。
In order to reduce the variation in the resistance value of the above-mentioned chip type thermistor, the present applicant has formed an internal electrode on the end face of the thermistor body, and formed an external electrode so as to cover the internal electrode. (Japanese Patent Application Laid-Open No. 3-250601). This chip type thermistor is manufactured by the following method. First, a paste containing silver, silver-palladium or the like as a main component is applied to the end surface of the thermistor body, dried, and baked to form an encapsulated electrode. A paste containing copper is applied to the end of the thermistor body on which the internal electrode is formed by dipping, dried, and baked to form an external electrode, thereby obtaining a desired chip-type thermistor.

【0007】[0007]

【発明が解決しようとする課題】しかし、特開平3−2
50603号の製造方法では、ガラス層の被覆を2回に
分けて行う必要がある上、極めて硬質の焼結シートを短
冊状に切出し、更にこの短冊状物を細かくチップに切断
しなければならない。またこの短冊状からチップ状に加
工物の形状が変化することに伴って加工物の取扱いに多
大の注意を払わなければならない。これらのことから製
造工程が複雑化し、必然的に製造コストが高価になる問
題点があった。
However, Japanese Patent Laid-Open Publication No. Hei 3-2
In the production method of No. 50603, the coating of the glass layer needs to be performed in two steps, and an extremely hard sintered sheet must be cut into strips, and the strips must be finely cut into chips. In addition, a great deal of attention must be paid to the handling of the workpiece as the shape of the workpiece changes from the strip shape to the chip shape. For these reasons, there has been a problem that the manufacturing process is complicated and the manufacturing cost is necessarily high.

【0008】また、セラミック素体に導電性の低いセラ
ミック材料を使用した場合、例えばチップ型インダクタ
の素体に導電性の低いNi−Znフェライト系のセラミ
ック材料を用いた場合には、この材料は透磁率が低いた
め所期の特性を得ようとするとセラミック素体のサイズ
を大きくする必要があり、高密度の実装が困難になる問
題点があった。これを回避しようとして、透磁率の高い
Mn−Znフェライト系のセラミック材料を用いた場
合、この材料は導電性が高いため、めっき処理時に素体
表面にめっきが付着し、その特性が変化してしまう欠点
があった。
When a ceramic material having low conductivity is used for the ceramic body, for example, when a Ni-Zn ferrite ceramic material having low conductivity is used for the body of the chip type inductor, this material is Since the magnetic permeability is low, it is necessary to increase the size of the ceramic body in order to obtain desired characteristics, and there is a problem that high-density mounting becomes difficult. In order to avoid this, when a Mn-Zn ferrite-based ceramic material having a high magnetic permeability is used, since this material has high conductivity, plating adheres to the element body surface during the plating process, and the characteristics change. There was a disadvantage.

【0009】また特開平3−250601号のチップ型
サーミスタは外包電極として銅を用いたが、ニッケルめ
っきした電極と比べると、なお耐熱性が十分でなかっ
た。またこの外包電極は内包電極以外のサーミスタ素体
表面に接触する部分を高抵抗層化する必要があるため、
外包電極材料が限定され、かつその焼成条件が複雑であ
った。
The chip type thermistor disclosed in Japanese Patent Application Laid-Open No. 3-250601 uses copper as an outer electrode, but still has insufficient heat resistance as compared with a nickel-plated electrode. In addition, since the outer electrode needs to have a high-resistance layer at the part in contact with the thermistor body surface other than the inner electrode,
The outer electrode material was limited, and the firing conditions were complicated.

【0010】本発明の目的は、はんだ耐熱性及びはんだ
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、信頼性の高い導電性チップ型セラミック素子を提
供することにある。本発明の別の目的は導電性の高いセ
ラミック材料を用いて電極のめっき処理を行っても所期
の特性が得られる導電性チップ型セラミック素子を提供
することにある。本発明の別の目的は抵抗値のばらつき
が小さく、外包電極層の材料を広く選定できる導電性チ
ップ型セラミック素子を提供することにある。本発明の
更に別の目的は、上記優れた導電性チップ型セラミック
素子を比較的容易にかつ安価に製造でき、量産に適する
導電性チップ型セラミック素子の製造方法を提供するこ
とにある。
An object of the present invention is to provide a highly reliable conductive chip type ceramic element which is excellent in solder heat resistance and solder adhesion, has no change in resistance value due to electrode plating, and has high reliability. Another object of the present invention is to provide a conductive chip type ceramic element which can obtain desired characteristics even when an electrode is plated using a highly conductive ceramic material. Another object of the present invention is to provide a conductive chip type ceramic element in which the variation in resistance value is small and the material of the outer electrode layer can be selected widely. Still another object of the present invention is to provide a method for manufacturing a conductive chip type ceramic element suitable for mass production, which makes it possible to manufacture the above excellent conductive chip type ceramic element relatively easily and at low cost.

【0011】[0011]

【問題点を解決するための手段】図1及び図2に示すよ
うに、本発明の第一の導電性チップ型セラミック素子
は、導電性チップ状セラミック素体10と、このセラミ
ック素体10の両端部表面に設けられた二つの端子電極
12と、これら二つの端子電極がそれぞれ電気的に接触
する部分を除いてセラミック素体10の表面を被覆する
絶縁性無機物層14とを備え、端子電極12がセラミッ
ク素体10の表面に形成された焼付け電極層16と、こ
の焼付け電極層16の表面に形成されためっき層18,
19とを有し、無機物層14が焼付け電極層16を形成
するときの焼成温度より高い融点又は軟化点を有する導
電性チップ型セラミック素子の改良である。その特徴あ
る構成は、焼付け電極層16が金属粉末と無機結合材を
含む導電性ペーストを焼付けて形成され、無機物層14
は厚さが0.1〜2μmであって、かつペーストの下地
部分の無機物層が焼付け電極層16の形成時に無機結合
材に反応溶融して電極層16に吸収され消滅したことに
ある。
As shown in FIGS. 1 and 2, a first conductive chip-type ceramic element of the present invention comprises a conductive chip-shaped ceramic body 10 and a ceramic chip body 10 of the present invention. A terminal electrode comprising: two terminal electrodes provided on both end surfaces; and an insulating inorganic layer covering the surface of the ceramic body except for a portion where the two terminal electrodes electrically contact each other. Reference numeral 12 denotes a baked electrode layer 16 formed on the surface of the ceramic body 10, a plating layer 18 formed on the surface of the baked electrode layer 16,
19 is an improvement of the conductive chip type ceramic element having a melting point or softening point higher than the firing temperature when the inorganic layer 14 forms the baked electrode layer 16. The characteristic configuration is that the baked electrode layer 16 is formed by baking a conductive paste containing a metal powder and an inorganic binder,
The thickness of the paste is 0.1 to 2 μm, and the inorganic layer in the base portion of the paste reacts and melts with the inorganic binder during the formation of the baked electrode layer 16 and is absorbed by the electrode layer 16 and disappears.

【0012】図8及び図9に示すように、本発明の第二
の導電性チップ型セラミック素子は、導電性チップ状セ
ラミック素体10と、このセラミック素体10の両端面
に設けられた内包電極層111と、この内包電極層11
1が形成されたセラミック素体10の全面を被覆する絶
縁性無機物層114と、この無機物層114を被覆した
セラミック素体10の両端部表面に設けられた外包電極
層116と、この外包電極層116の表面に形成された
めっき層118,119とを備える。そしてその特徴あ
る構成は、外包電極層116が金属粉末と無機結合材を
含む導電性ペーストを焼き付けて形成され、無機物層1
14は厚さが2〜10μmであって、外包電極層116
を形成する時の焼成温度より高い融点又は軟化点を有
し、かつそのペーストの下地部分の無機物層の一部が外
包電極層116の形成時に無機結合材に反応溶融して外
包電極層116に吸収され消滅したことにある。
As shown in FIGS. 8 and 9, a second conductive chip type ceramic element according to the present invention comprises a conductive chip-shaped ceramic body 10 and an inner package provided on both end surfaces of the ceramic body 10. The electrode layer 111 and the included electrode layer 11
An insulating inorganic layer 114 covering the entire surface of the ceramic body 10 on which the ceramic layer 1 is formed; outer electrode layers 116 provided on both end surfaces of the ceramic body 10 covering the inorganic layer 114; And a plating layer 118, 119 formed on the surface of the substrate. The characteristic configuration is that the outer electrode layer 116 is formed by baking a conductive paste containing a metal powder and an inorganic binder,
14 has a thickness of 2 to 10 μm and has an outer electrode layer 116.
Has a melting point or softening point higher than the sintering temperature at the time of forming, and a part of the inorganic layer of the base portion of the paste reacts and melts with the inorganic binder at the time of forming the outer electrode layer 116 to form the outer electrode layer 116 It has been absorbed and disappeared.

【0013】図1〜図3に示すように、本発明の第一の
導電性チップ型セラミック素子の製造方法は、金属酸化
物粉末と結合材とを混合してスラリーを調製する工程
と、このスラリーを成膜乾燥してグリーンシートを成形
する工程と、このグリーンシートからチップ体2を打抜
く工程と、このチップ体2を焼成して導電性チップ状セ
ラミック素体10にする工程と、このセラミック素体1
0の全面に厚さ0.1〜2μmの絶縁性無機物層14を
被覆する工程と、この無機物層14を被覆したセラミッ
ク素体10の両端部表面に金属粉末と無機結合材32を
含む導電性ペースト30を塗布する工程と、このペース
ト30を塗布したセラミック素体10を無機物層14の
融点又は軟化点より低い温度で焼成し、塗布したペース
トの無機結合材32にそのペーストの下地部分の前記無
機物層14を反応溶融させることにより消滅させて焼付
け電極層16を形成する工程と、この焼付け電極層16
の表面にめっき層18,19を形成して焼付け電極層と
めっき層からなる端子電極12を形成する工程とを含む
方法である。
As shown in FIGS. 1 to 3, the first method for manufacturing a conductive chip type ceramic element of the present invention comprises the steps of mixing a metal oxide powder and a binder to prepare a slurry; A step of forming a green sheet by forming and drying the slurry, a step of punching a chip body 2 from the green sheet, a step of firing the chip body 2 to form a conductive chip-shaped ceramic body 10, Ceramic body 1
0 is coated with an insulating inorganic layer 14 having a thickness of 0.1 to 2 μm on the entire surface of the ceramic element 10, and a conductive material containing a metal powder and an inorganic binder 32 on both end surfaces of the ceramic body 10 coated with the inorganic layer 14. A step of applying the paste 30 and firing the ceramic body 10 to which the paste 30 has been applied at a temperature lower than the melting point or softening point of the inorganic layer 14, and applying the paste to the inorganic binder 32 of the applied paste, Forming the baked electrode layer 16 by extinguishing the inorganic material layer 14 by reacting and melting it;
Forming plating layers 18 and 19 on the surface of the substrate to form a baked electrode layer and a terminal electrode 12 composed of the plating layer.

【0014】図8〜図10に示すように、本発明の第二
の導電性チップ型セラミック素子の製造方法は、第一の
製造方法と同様に導電性チップ状セラミック素体10を
作製した後、このセラミック素体10の両端面に内包電
極層111を形成する工程と、この内包電極層111が
形成されたセラミック素体10の全面に厚さ2〜10μ
mの絶縁性無機物層114を被覆する工程と、この無機
物層114を被覆したセラミック素体10の両端部表面
に金属粉末と無機結合材132を含む導電性ペースト1
30を塗布する工程と、このペースト130を塗布した
セラミック素体10を無機物層114の融点又は軟化点
より低い温度で焼成し、塗布したペーストの無機結合材
132にそのペーストの下地部分の無機物層の一部を反
応溶融させることにより消滅させて外包電極層116を
形成する工程と、この外包電極層116の表面にめっき
層118,119を形成する工程とを含む方法である。
As shown in FIGS. 8 to 10, a second method of manufacturing a conductive chip-type ceramic element according to the present invention is similar to the first method of manufacturing a conductive chip-shaped ceramic body 10 described above. Forming an internal electrode layer 111 on both end faces of the ceramic body 10, and forming a 2-10 μm thick film on the entire surface of the ceramic body 10 on which the internal electrode layer 111 is formed.
m, a step of coating the insulating inorganic layer 114 with the conductive paste 1 containing the metal powder and the inorganic binder 132 on both surfaces of the ceramic body 10 coated with the inorganic layer 114.
30 and a step of firing the ceramic body 10 to which the paste 130 has been applied at a temperature lower than the melting point or softening point of the inorganic layer 114, and applying the inorganic layer at the base portion of the paste to the inorganic binder 132 of the applied paste. Is formed by reacting and melting a part of the outer electrode layer to form an outer electrode layer 116, and a step of forming plating layers 118 and 119 on the surface of the outer electrode layer 116.

【0015】以下、本発明を詳述する。 (I) 第一の導電性チップ型セラミック素子の製造 (a) チップ状セラミック素体の製造 本発明のチップ状セラミック素体は次の方法により作ら
れる。先ずセラミック素子の用途に応じて金属酸化物粉
末を採取する。例えば、サーミスタであればMn,F
e,Co,Ni,Cu,Al等の金属の酸化物粉末を、
またバリスタであればTi,Ce,Ca,Sb,Nb等
の金属の酸化物粉末を、更にインダクタであればFe,
Co,Ni,Zn,Mn等の金属の酸化物粉末を1種又
は2種以上採取して混合する。2種以上混合するとき
は、所定の金属原子比になるように各金属酸化物を秤量
する。この混合物を仮焼し粉砕した後、有機結合材及び
溶剤を加え混練してスラリーを調製する。次いでこのス
ラリーをドクターブレード法等により成膜乾燥してグリ
ーンシートを成形する。このグリーンシートから図3
(a)に示すチップ体2を打抜き、これを焼成して図3
(b)に示すチップ状のセラミック素体10を得る。
Hereinafter, the present invention will be described in detail. (I) Production of First Conductive Chip Ceramic Element (a) Production of Chip Ceramic Element The chip ceramic element of the present invention is produced by the following method. First, a metal oxide powder is collected according to the use of the ceramic element. For example, if the thermistor is Mn, F
e, a metal oxide powder such as Co, Ni, Cu, Al
In the case of a varistor, oxide powder of a metal such as Ti, Ce, Ca, Sb, or Nb is used.
One or more kinds of oxide powders of metals such as Co, Ni, Zn, and Mn are collected and mixed. When mixing two or more, each metal oxide is weighed so as to have a predetermined metal atomic ratio. After calcining and pulverizing this mixture, an organic binder and a solvent are added and kneaded to prepare a slurry. Next, the slurry is dried by a doctor blade method or the like to form a green sheet. Figure 3 from this green sheet
The chip body 2 shown in FIG.
A chip-shaped ceramic body 10 shown in FIG.

【0016】 (b) セラミック素体への絶縁性無機物層の被覆 得られたセラミック素体10はその全面に厚さ0.1〜
2μmの絶縁性無機物層が被覆される(図3(c))。
2μmより厚いと、後述する電極層の形成時に溶融した
無機物層が電極層中に完全に吸収されず、電極層とセラ
ミック素体の界面に残留するため電極のセラミック素体
に対する導電性が十分に得られない。また0.1μmよ
り薄いと、後述するめっき処理に際して、まためっき処
理後のセラミック素体の保護機能に劣る。この絶縁性無
機物層14(図1及び図2)を例示すると、SiO
2膜、又は50重量%以上のSiO2と残部がAl23
MgO,ZrO2又はTiO2の1種又は2種以上の酸化
物により構成された薄膜、或いはSiO2,B23,N
2O,PbO,ZnO又はBaOの1種又は2種以上
の酸化物を主成分とするガラスにより構成された薄膜が
挙げられる。この無機物層14は後述する焼付け電極層
を形成するときの焼成温度より高い融点又は軟化点を有
することが必要である。例えば、Agのペーストを焼付
ける場合にはその焼成温度は600〜850℃であるた
め、この温度より高い融点又は軟化点を有するものが選
ばれる。この理由はペーストの焼付け温度より融点又は
軟化点が大幅に低いと、ペースト焼付け時に無機物層が
電極表面に浮き上がったり、或いはセラミック素体同士
又は素体と焼成治具との貼り付きが生じて歩留りが低下
し易いからである。無機物層14は、この要件以外は耐
めっき性があって、後述する導電性ペーストに含まれる
無機結合材と反応して溶融する性質を有するものであれ
ば特に制限はなく、結晶質であっても非結晶質であって
もよい。
(B) Coating of Insulating Inorganic Layer on Ceramic Body The obtained ceramic body 10 has a thickness of 0.1 to
A 2 μm insulating inorganic material layer is coated (FIG. 3C).
When the thickness is more than 2 μm, the inorganic layer melted during the formation of the electrode layer described later is not completely absorbed in the electrode layer and remains at the interface between the electrode layer and the ceramic body, so that the electrode has sufficient conductivity with respect to the ceramic body. I can't get it. On the other hand, when the thickness is less than 0.1 μm, the function of protecting the ceramic body after plating and after plating is inferior. This insulating inorganic layer 14 (FIGS. 1 and 2) is exemplified by SiO 2
2 film, or 50% by weight or more of SiO 2 and the balance being Al 2 O 3 ,
A thin film composed of one or more oxides of MgO, ZrO 2 or TiO 2 , or SiO 2 , B 2 O 3 , N
Examples of the thin film include a glass mainly containing one or more oxides of a 2 O, PbO, ZnO, and BaO. The inorganic layer 14 needs to have a melting point or a softening point higher than a firing temperature at the time of forming a firing electrode layer described later. For example, when baking an Ag paste, the baking temperature is 600 to 850 ° C., and therefore, a paste having a melting point or softening point higher than this temperature is selected. The reason for this is that if the melting point or softening point is significantly lower than the baking temperature of the paste, the inorganic layer will float on the electrode surface during baking of the paste, or the ceramic bodies will stick together or the body and the firing jig will occur, and the yield will increase. Is likely to decrease. The inorganic layer 14 is not particularly limited as long as it has plating resistance other than this requirement and has a property of reacting and melting with an inorganic binder contained in a conductive paste described later. May also be non-crystalline.

【0017】このセラミック素体への無機物層の被覆は
真空蒸着法、スッパタリング法、イオンプレーティング
法のような物理蒸着法(PVD法)又は化学蒸着法(C
VD法)により行われる。この中でスパッタリング法が
量産に適しているため好ましい。この方法で量産するに
は、図4に示すように水平軸20を中心に回動可能なス
テンレススチール製の籠22を用意し、この中に多数の
セラミック素体10を収納する。この籠22を図示しな
いスパッタリング装置内に入れる。装置内には所期の無
機物層を得るためのターゲット24を装着しておく。例
えば、無機物層がSiO2膜であれば石英ガラスを用
い、またSiO2,Al23,MgO,ZrO2,TiO
2,B23,Na2O,PbO,ZnO,BaO等の複合
酸化物膜であれば、これらを粉末冶金でディスク状に成
形するか、或いはこれらを溶融後冷却しディスク状の複
合ガラスにして用いる。水平軸20を中心に籠22を揺
動させながらスパッタリングを実施すると、ターゲット
24から叩き出されたターゲット材料がセラミック素体
10の全面に凝縮し、ターゲット材料からなる無機物層
14が形成される。
The inorganic layer is coated on the ceramic body by a physical vapor deposition method (PVD method) such as a vacuum vapor deposition method, a sputtering method, or an ion plating method, or a chemical vapor deposition method (C
VD method). Among them, the sputtering method is preferable because it is suitable for mass production. For mass production by this method, as shown in FIG. 4, a stainless steel basket 22 rotatable about a horizontal shaft 20 is prepared, and a number of ceramic elements 10 are stored therein. The basket 22 is placed in a sputtering device (not shown). A target 24 for obtaining a desired inorganic layer is mounted in the apparatus. For example, if the inorganic layer is a SiO 2 film, quartz glass is used, and SiO 2 , Al 2 O 3 , MgO, ZrO 2 , TiO 2
2, B 2 O 3, Na 2 O, PbO, ZnO, if a composite oxide film of BaO or the like, these are formed into a disk shape by powder metallurgy or, or composite glass of the cooled molten disc-shaped To use. When sputtering is performed while swinging the basket 22 about the horizontal axis 20, the target material beaten from the target 24 condenses on the entire surface of the ceramic body 10, and the inorganic layer 14 made of the target material is formed.

【0018】(c) 焼付け電極層の形成 図3(d)に示すように、絶縁性無機物層14を被覆し
たセラミック素体10の両端部表面に金属粉末と無機結
合材を含む導電性ペースト30を塗布する。この塗布は
導電性ペースト中にセラミック素体の両端部を浸漬させ
るディッピング法が好ましい。金属粉末を例示すれば、
Ag,Au,Pd,Pt等の貴金属、又はこれらを混合
した粉末が挙げられる。無機結合材を例示すれば、Si
2,B23,Na2O,PbO,ZnO又はBaOの1
種又は2種以上の酸化物を主成分とする、ほうけい酸系
ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガラ
ス、けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げられ
る。図5に示すように、塗布された導電性ペースト30
中には無機結合材32が均一に分散しており、この無機
結合材32は導電性ペーストの焼付け時にペースト30
に接触する無機物層14と反応して、図6に示すように
この無機物層14を溶融させる性質を有することが必要
である。
(C) Formation of Baked Electrode Layer As shown in FIG. 3D, a conductive paste 30 containing a metal powder and an inorganic binder is provided on both end surfaces of the ceramic body 10 covered with the insulating inorganic layer 14. Is applied. For this application, a dipping method in which both ends of the ceramic body are immersed in a conductive paste is preferable. As an example of metal powder,
Noble metals such as Ag, Au, Pd, and Pt, or powders obtained by mixing these are mentioned. As an example of an inorganic binder, Si
One of O 2 , B 2 O 3 , Na 2 O, PbO, ZnO or BaO
Glass fine particles, such as borosilicate glass, zinc borate glass, cadmium borate glass, and lead zinc silicate glass, mainly containing a kind or two or more kinds of oxides are exemplified. As shown in FIG. 5, the applied conductive paste 30
An inorganic binder 32 is uniformly dispersed in the paste.
It is necessary to have the property of reacting with the inorganic layer 14 that comes into contact with the inorganic layer 14 and melting the inorganic layer 14 as shown in FIG.

【0019】(d) めっき層の形成 焼付け電極層の表面にめっき層が形成される。このめっ
き層は図3(f)に示すようにNiめっき層18を形成
した後、図3(g)に示すようにSnめっき層19を形
成して二重構造にすることが好ましい。Niめっき層1
8ははんだ耐熱性を向上して、はんだによる焼付け電極
層の電極食われを防止し、Snめっき層19ははんだ付
着性を向上する。焼付け電極層16、めっき層18及び
19により端子電極12が形成される。
(D) Formation of plating layer A plating layer is formed on the surface of the baked electrode layer. This plating layer is preferably formed into a double structure by forming a Ni plating layer 18 as shown in FIG. 3F and then forming an Sn plating layer 19 as shown in FIG. 3G. Ni plating layer 1
Numeral 8 improves the solder heat resistance, prevents electrode erosion of the baked electrode layer by solder, and Sn plating layer 19 improves solder adhesion. The terminal electrode 12 is formed by the baked electrode layer 16 and the plating layers 18 and 19.

【0020】 (II) 第二の導電性チップ型セラミック素子の製造 (a) チップ状セラミック素体の製造 前述した(I)の(a)チップ状セラミック素体と同様に製造
される。
(II) Production of Second Conductive Chip-Type Ceramic Element (a) Production of Chip-shaped Ceramic Element The element is produced in the same manner as the above-mentioned (I) (a) Chip-shaped Ceramic Element.

【0021】(b) 内包電極層の形成 図10(c)に示すようにセラミック素体の両端面に銀
又は銀−パラジウム合金を含有するペーストを塗布した
後、乾燥し焼付けることにより内包電極層111を形成
する。内包電極層111の材料はセラミック素体10と
導電性を維持するものであれば銀又は銀−パラジウム合
金に限定されるものではなく、その他にも金、白金或い
はこれらを主成分とする金属材料でもよい。このペース
トを塗布するには多数のセラミック素体を各端面が上面
になるように揃えた後、各端面にペーストをスクリーン
印刷する。
(B) Formation of the encapsulated electrode layer As shown in FIG. 10C, a paste containing silver or a silver-palladium alloy is applied to both end surfaces of the ceramic body, dried and baked to form the encapsulated electrode. The layer 111 is formed. The material of the encapsulating electrode layer 111 is not limited to silver or a silver-palladium alloy as long as the material maintains conductivity with the ceramic body 10. In addition, gold, platinum, or a metal material containing these as a main component May be. To apply the paste, a number of ceramic bodies are aligned so that each end face is on the upper surface, and then the paste is screen-printed on each end face.

【0022】具体的には、図11(a)に示すようにセ
ラミック素体10を保持するための多数の保持孔34a
が形成された弾性材料からなる保持プレート34を用い
る。保持孔34aに相応して導入孔35aを有するロー
ディングプレート35を保持プレート34に重ね合せて
プレート34の下側を真空ポンプ等により負圧にしてセ
ラミック素体10を各保持孔34aに入れる(図11
(b))。導入孔35aはセラミック素体10の端面が
上面になるように広口に形成される。負圧状態を解除し
てから、孔の数だけ押出用ピン36aを備えた押出具3
6を用いて、各ピン36aをプレート34の上側から各
保持孔34aに一定の長さだけ挿入しセラミック素体1
0をプレート34の下面から突出させる。この状態で保
持プレート34を裏返して図11(c)に示すように均
一の高さに揃えられたセラミック素体10の端面にスク
リーン印刷する。図11(c)において、37はスクリ
ーン、38はスキージ、39は銀ペーストである。
Specifically, as shown in FIG. 11A, a large number of holding holes 34a for holding the ceramic body 10 are provided.
A holding plate 34 made of an elastic material on which is formed is used. The loading plate 35 having the introduction holes 35a corresponding to the holding holes 34a is superimposed on the holding plate 34, and the lower side of the plate 34 is set to a negative pressure by a vacuum pump or the like to put the ceramic body 10 into each holding hole 34a (FIG. 11
(B)). The introduction hole 35a is formed wide so that the end face of the ceramic body 10 is on the upper surface. After releasing the negative pressure state, the pushing tool 3 provided with the pushing pins 36a by the number of holes.
6, each pin 36a is inserted from the upper side of the plate 34 into each holding hole 34a by a predetermined length, and the ceramic element 1
0 is projected from the lower surface of the plate 34. In this state, the holding plate 34 is turned upside down, and screen printing is performed on the end surface of the ceramic body 10 having a uniform height as shown in FIG. In FIG. 11C, reference numeral 37 denotes a screen, 38 denotes a squeegee, and 39 denotes a silver paste.

【0023】 (c) セラミック素体への絶縁性無機物層の被覆 内包電極層111が形成されたセラミック素体10はそ
の全面に厚さ2〜10μmの絶縁性無機物層114が被
覆される(図10(d))。10μmより厚いと、後述
する外包電極層の形成時に無機物層が外包電極層と内包
電極層の界面に絶縁性皮膜として残留するため外包電極
層と内包電極層とが導通しない。また2μmより薄い
と、後述する外包電極層のセラミック素体の端部包込み
部分がセラミック素体と電気的に導通するため、チップ
型セラミック素子の抵抗値にばらつきが生じる。この絶
縁性無機物層114(図8及び図9)を例示すると、S
iO2膜、又は50重量%以上のSiO2と残部がAl2
3,MgO,ZrO2又はTiO2の1種又は2種以上
の酸化物により構成された薄膜、或いはSiO2,B2
3,Na2O,PbO,ZnO又はBaOの1種又は2種
以上の酸化物を主成分とするガラスにより構成された薄
膜が挙げられる。この無機物層114は前述した無機物
層14と同じ理由から外包電極層を形成するときの焼成
温度より高い融点又は軟化点を有することが必要であ
る。無機物層114は、この要件以外は耐めっき性があ
って、後述する導電性ペーストに含まれる無機結合材と
反応して溶融する性質を有するものであれば特に制限は
なく、結晶質であっても非結晶質であってもよい。
(C) Coating of Insulating Inorganic Material Layer on Ceramic Element The ceramic element 10 on which the encapsulating electrode layer 111 is formed is coated on the entire surface with an insulating inorganic material layer 114 having a thickness of 2 to 10 μm (FIG. 10 (d)). When the thickness is larger than 10 μm, the inorganic layer remains at the interface between the outer electrode layer and the inner electrode layer as an insulating film when the outer electrode layer described later is formed, so that the outer electrode layer and the inner electrode layer do not conduct. If the thickness is less than 2 μm, an end portion of the ceramic body of the outer electrode layer, which will be described later, is electrically connected to the ceramic body, so that the resistance value of the chip-type ceramic element varies. As an example of this insulating inorganic layer 114 (FIGS. 8 and 9), S
iO 2 film, or 50% by weight or more of SiO 2 and the balance being Al 2
A thin film composed of one or more oxides of O 3 , MgO, ZrO 2 or TiO 2 , or SiO 2 , B 2 O
3, Na 2 O, PbO, include thin films made of glass whose main component is one or more oxides of ZnO or BaO. The inorganic layer 114 needs to have a melting point or softening point higher than the firing temperature when forming the outer electrode layer for the same reason as the inorganic layer 14 described above. The inorganic layer 114 is not particularly limited as long as it has plating resistance other than this requirement and has a property of reacting and melting with an inorganic binder contained in a conductive paste described later, and is crystalline. May also be non-crystalline.

【0024】このセラミック素体への無機物層の被覆は
第一の方法と同様に物理蒸着法(PVD法)又は化学蒸
着法(CVD法)により行われる。この中で図4に示す
スパッタリング法が量産に適しているため好ましい。図
4に示すように、水平軸20を中心に籠22を揺動させ
ながらスパッタリングを実施すると、ターゲット24か
ら叩き出されたターゲット材料がセラミック素体10の
全面に凝縮し、ターゲット材料からなる無機物層114
が形成される。
The coating of the inorganic layer on the ceramic body is performed by a physical vapor deposition method (PVD method) or a chemical vapor deposition method (CVD method) as in the first method. Among them, the sputtering method shown in FIG. 4 is preferable because it is suitable for mass production. As shown in FIG. 4, when sputtering is performed while swinging the basket 22 about the horizontal axis 20, the target material beaten out of the target 24 condenses on the entire surface of the ceramic body 10, and the inorganic material made of the target material Layer 114
Is formed.

【0025】(d) 外包電極層の形成 図10(e)に示すように、絶縁性無機物層114を被
覆したセラミック素体10の両端部に金属粉末と無機結
合材を含む導電性ペースト130を塗布する。この塗布
は導電性ペースト中にセラミック素体の両端部を浸漬さ
せるディッピング法が好ましい。金属粉末を例示すれ
ば、Ag,Au,Pd,Pt等の貴金属、又はこれらを
混合した粉末が挙げられる。無機結合材を例示すれば、
SiO2,B23,Na2O,PbO,ZnO又はBaO
の1種又は2種以上の酸化物を主成分とする、ほうけい
酸系ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系
ガラス、けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げ
られる。図12に示すように、塗布された導電性ペース
ト130中には無機結合材132が均一に分散してお
り、この無機結合材132は導電性ペーストの焼付け時
にペースト130に接触する無機物層114と反応し
て、図13に示すようにこの無機物層114の一部を溶
融消滅させる性質を有することが必要である。導電性ペ
ースト130は焼付けによって外包電極層116を生成
し、この外包電極層116はその焼付け時に無機物層1
14の一部が消滅することによって、内包電極層111
に電気的に接続する。
(D) Formation of Envelope Electrode Layer As shown in FIG. 10 (e), a conductive paste 130 containing a metal powder and an inorganic binder is applied to both ends of the ceramic body 10 covered with the insulating inorganic layer 114. Apply. For this application, a dipping method in which both ends of the ceramic body are immersed in a conductive paste is preferable. Examples of the metal powder include noble metals such as Ag, Au, Pd, and Pt, and powders obtained by mixing these. As an example of an inorganic binder,
SiO 2 , B 2 O 3 , Na 2 O, PbO, ZnO or BaO
And glass fine particles such as borosilicate glass, zinc borate glass, cadmium borate glass, and lead zinc silicate glass mainly containing one or more oxides of the above. As shown in FIG. 12, an inorganic binder 132 is uniformly dispersed in the applied conductive paste 130, and the inorganic binder 132 and the inorganic layer 114 contacting the paste 130 when the conductive paste is baked. As shown in FIG. 13, it is necessary to have a property of causing a part of the inorganic layer 114 to melt and annihilate as shown in FIG. The conductive paste 130 produces an outer electrode layer 116 by baking, and the outer electrode layer 116
14 disappears, the encapsulation electrode layer 111
Electrically connected to

【0026】(e) めっき層の形成 外包電極層116の表面にめっき層が形成される。この
めっき層は図10(g)に示すようにNiめっき層11
8を形成した後、図10(h)に示すようにSnめっき
層119を形成して二重構造にすることが好ましい。め
っき層118及び119の機能は前記めっき層18及び
19と同じである。内包電極層111、外包電極層11
6及びめっき層118,119により端子電極112
(図8及び図9)が形成される。
(E) Formation of Plating Layer A plating layer is formed on the surface of the outer electrode layer 116. This plating layer is a Ni plating layer 11 as shown in FIG.
After forming No. 8, it is preferable to form an Sn plating layer 119 as shown in FIG. The functions of the plating layers 118 and 119 are the same as those of the plating layers 18 and 19. Inner electrode layer 111, outer electrode layer 11
6 and the plating layers 118 and 119, the terminal electrode 112.
(FIGS. 8 and 9) are formed.

【0027】[0027]

【作用】第一の導電性チップ型セラミック素子の製造で
は、導電性ペーストを塗布したセラミック素体を無機物
層の融点又は軟化点より低い温度で焼成すると、図3
(e)及び図6に示すように焼付け電極層16が形成さ
れる。即ち、この焼成時にはペースト中に均一に分散し
た無機結合材32がペーストの下地部分の無機物層14
と反応してこれを溶融させる。流動化した層14の無機
物は金属が焼結する際にできる電極層16内の細孔に侵
入する。極薄の無機物層14は焼成の過程で上記細孔内
に全量吸収されてセラミック素体の端部から消滅する。
この結果、焼付け電極層16とセラミック素体10は直
接接着し、互いに電気的に導通する。一方、導電性ペー
ストが塗布されていない無機物層14の部分はペースト
を焼付けても、その無機物層の融点又は軟化点が焼成温
度より高いため、何ら変化を生じることなくセラミック
素体10の表面に残留し、その絶縁保護機能を保持す
る。
In the production of the first conductive chip-type ceramic element, the ceramic body coated with the conductive paste is fired at a temperature lower than the melting point or softening point of the inorganic layer.
As shown in FIG. 6E and FIG. 6, a baked electrode layer 16 is formed. That is, at the time of this baking, the inorganic binder 32 uniformly dispersed in the paste is applied to the inorganic layer 14 under the paste.
And melts it. The inorganic material of the fluidized layer 14 penetrates into pores in the electrode layer 16 formed when the metal is sintered. The ultra-thin inorganic layer 14 is completely absorbed into the pores during the firing process and disappears from the end of the ceramic body.
As a result, the baked electrode layer 16 and the ceramic body 10 are directly adhered to each other and are electrically connected to each other. On the other hand, even when the paste is baked, the portion of the inorganic material layer 14 on which the conductive paste is not applied has a melting point or softening point higher than the sintering temperature, so that no change occurs on the surface of the ceramic body 10 without any change. Remains and retains its insulation protection function.

【0028】第二の導電性チップ型セラミック素子の製
造では、外包電極層用の導電性ペーストを塗布したセラ
ミック素体を無機物層の融点又は軟化点より低い温度で
焼成すると、図10(f)及び図13に示すように外包
電極層116が形成される。即ち、この焼成時にはペー
スト中に均一に分散した無機結合材132が無機物層1
14の一部と反応してこれを溶融させる。流動化した無
機物層114の無機物は金属が焼結する際にできる外包
電極層116内の細孔に侵入する。無機物層114の厚
さは2〜10μmに設定されているため、無機物層11
4の一部は焼成の過程で上記細孔内に吸収されて内包電
極層111の表面から部分的に消滅する。この結果、外
包電極層116と内包電極層111は無機物層114の
消滅した部分を通じて直接接着し、互いに電気的に導通
する。内包電極層111はセラミック素体10と導電性
を維持するように形成されているから、外包電極層11
6とセラミック素体10とは電気的に導通する。
In the manufacture of the second conductive chip type ceramic element, when the ceramic body coated with the conductive paste for the outer electrode layer is fired at a temperature lower than the melting point or softening point of the inorganic layer, FIG. And, as shown in FIG. 13, an outer electrode layer 116 is formed. That is, at the time of this baking, the inorganic binder 132 uniformly dispersed in the paste is applied to the inorganic material layer 1.
It reacts with part of 14 to melt it. The fluidized inorganic material of the inorganic material layer 114 penetrates into pores in the outer electrode layer 116 formed when the metal is sintered. Since the thickness of the inorganic layer 114 is set to 2 to 10 μm, the inorganic layer 11
Part of 4 is absorbed in the pores during the firing process and partially disappears from the surface of the encapsulating electrode layer 111. As a result, the outer electrode layer 116 and the inner electrode layer 111 are directly adhered to each other through the disappeared portion of the inorganic layer 114, and are electrically connected to each other. Since the inner electrode layer 111 is formed so as to maintain conductivity with the ceramic body 10, the outer electrode layer 11
6 and the ceramic body 10 are electrically connected.

【0029】また、セラミック素体10と外包電極層1
16に挟まれて、内包電極層111が存在しない部分の
無機物層114では、溶融した無機物層114はその一
部が外包電極層116中に吸収されるが、無機物層11
4の厚さが2μm以上あるためその大部分がセラミック
素体10上に残留する。このためセラミック素体10と
外包電極層116とは部分的に接合する。しかしその接
合が部分的であるため、外包電極層116とセラミック
素体10との導電性は内包電極層111が介在する部分
での導電性に比べて無視できるほど小さく、電流は外包
電極層116、内包電極層111、セラミック素体10
を通じて流れる。一方、外包電極層用の導電性ペースト
が塗布されていない無機物層114の部分はペーストを
焼付けても、その無機物層の融点又は軟化点が焼成温度
より高いため、何ら変化を生じることなくセラミック素
体10の表面に残留し、その絶縁保護機能を保持する。
The ceramic body 10 and the outer electrode layer 1
In the part of the inorganic layer 114 where the inner electrode layer 111 does not exist, the molten inorganic layer 114 is partially absorbed into the outer electrode layer 116, but the inorganic layer 114 is not.
4 has a thickness of 2 μm or more, most of it remains on the ceramic body 10. Therefore, the ceramic body 10 and the outer electrode layer 116 are partially joined. However, since the bonding is partial, the conductivity between the outer electrode layer 116 and the ceramic body 10 is negligibly smaller than the conductivity at the portion where the inner electrode layer 111 is interposed, and the current is reduced. , Internal electrode layer 111, ceramic body 10
Flow through On the other hand, even when the paste is baked, the portion of the inorganic layer 114 to which the conductive paste for the outer electrode layer is not applied is not changed at all because the melting point or softening point of the inorganic layer is higher than the firing temperature. It remains on the surface of the body 10 and retains its insulation protection function.

【0030】[0030]

【発明の効果】以上述べたように、従来の製造方法で
は、工程数が多く複雑であったものが、本発明の第一及
び第二の製造方法によれば、少ない工程で比較的容易に
導電性チップ型セラミック素子の端子電極を形成できる
ため、量産に適し、電極形成コストが安価になる。また
本発明の導電性チップ型セラミック素子は、電極が接触
する部分を除いてセラミック素体が絶縁性無機物層で被
覆され、セラミック素体がこの無機物層で保護されてい
るため、めっき処理してもめっき液の素体への浸食やめ
っき付着による特性の変化がない。焼付け電極層の表面
にめっき層を形成することにより、はんだ耐熱性とはん
だ付着性に優れた効果を奏する。特に、内包電極層を設
けた導電性チップ型セラミック素子は、抵抗値のばらつ
きが小さく、外包電極層の材料を広く選定できる利点が
ある。
As described above, in the conventional manufacturing method, the number of steps is large and complicated. However, according to the first and second manufacturing methods of the present invention, the number of steps is relatively easy with few steps. Since the terminal electrodes of the conductive chip type ceramic element can be formed, it is suitable for mass production and the electrode formation cost is reduced. Further, in the conductive chip type ceramic element of the present invention, the ceramic body is covered with an insulating inorganic layer except for a portion where the electrode is in contact, and the ceramic body is protected by this inorganic layer. Also, there is no change in characteristics due to erosion of the plating solution on the element body or adhesion of the plating. By forming a plating layer on the surface of the baked electrode layer, an effect excellent in solder heat resistance and solder adhesion can be obtained. In particular, the conductive chip type ceramic element provided with the inner electrode layer has an advantage that the variation of the resistance value is small and the material of the outer electrode layer can be selected widely.

【0031】[0031]

【実施例】次に本発明の具体的態様を示すために、本発
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 <実施例1>次の方法により導電性チップ型セラミック
素子として、図1及び図2に示すチップ型サーミスタを
作製した。先ず市販の炭酸マンガン、炭酸ニッケル、炭
酸コバルトを出発原料とし、これらをMnO2:Ni
O:CoOに換算して金属原子比3:1:2の割合でそ
れぞれ秤量した。秤量物をボールミルで16時間均一に
混合した後に脱水乾燥した。次いでこの混合物を900
℃で2時間仮焼し、この仮焼物を再びボールミルで粉砕
して脱水乾燥した。粉砕物100重量%に対してポリビ
ニルブチラール6重量%、エタノール30重量%及びブ
タノール30重量%の結合材を加え、均一に混合してス
ラリーを調製した。このスラリーをドクターブレード法
により成膜乾燥して厚さ0.80mmのグリーンシート
を成形した。このシートから2.34mm×1.48m
mの大きさのチップ体を打抜き、大気圧下、1200℃
で4時間焼成し、長さ1.9mm、幅1.2mm、厚さ
0.65mmの焼結体を得た。この焼結体を図3(b)
に示すサーミスタ用のセラミック素体10とし、図4に
示すスパッタリング装置を用いてその表面全体にSiO
2膜からなる絶縁性無機物層を形成した。即ち、石英ガ
ラスをターゲット24とするスパッタリング装置の中に
多数のセラミック素体10を入れたステンレススチール
製の籠22を設置し、この籠22を揺動させながらスパ
ッタリングを行い、セラミック素体10の表面全体にS
iO2膜を2μmの厚さで形成した(図3(c))。
EXAMPLES Next, the present invention will be described based on examples to show specific embodiments of the present invention. The embodiments described below do not limit the technical scope of the present invention. Example 1 A chip thermistor shown in FIGS. 1 and 2 was produced as a conductive chip ceramic element by the following method. First, commercially available manganese carbonate, nickel carbonate, and cobalt carbonate were used as starting materials, and these were used as MnO 2 : Ni
Each was weighed at a metal atomic ratio of 3: 1: 2 in terms of O: CoO. The weighed product was uniformly mixed by a ball mill for 16 hours and then dehydrated and dried. The mixture is then 900
The resultant was calcined at a temperature of 2 ° C. for 2 hours. A binder of 6% by weight of polyvinyl butyral, 30% by weight of ethanol and 30% by weight of butanol was added to 100% by weight of the pulverized material, and the mixture was uniformly mixed to prepare a slurry. The slurry was dried by a doctor blade method to form a green sheet having a thickness of 0.80 mm. 2.34mm x 1.48m from this sheet
m chip size, punched at 1200 ° C under atmospheric pressure
For 4 hours to obtain a sintered body having a length of 1.9 mm, a width of 1.2 mm and a thickness of 0.65 mm. This sintered body is shown in FIG.
The ceramic body 10 for a thermistor shown in FIG.
An insulating inorganic layer composed of two films was formed. That is, a stainless steel basket 22 containing a large number of ceramic elements 10 is set in a sputtering apparatus using quartz glass as a target 24, and sputtering is performed while swinging the basket 22. S over the entire surface
An iO 2 film was formed with a thickness of 2 μm (FIG. 3C).

【0032】次の方法によりセラミック素体10の両端
部に端子電極12を設けた。この端子電極12は、焼付
け電極層16とNiめっき層18とSnめっき層19に
より構成される。先ず無機物層を形成したセラミック素
体の両端部表面に導電性ペーストをディッピング法によ
り塗布した(図3(d))。導電性ペーストは市販の銀
ペースト(デュポン社製JPN−1176)であって、
Ag粉末と、SiO2,TiO2,B23,Na2O及び
2Oからなるガラス微粒子と、有機ビヒクルとからな
る。導電性ペーストを塗布したセラミック素体を大気圧
下、乾燥した後、30℃/分の速度で、820℃まで昇
温しそこで10分間保持し、30℃/分の速度で室温ま
で降温してAgからなる焼付け電極層16を得た(図3
(e))。次いで電解バレルめっき法で電極層16の表
面に厚さ2〜3μmのNiめっき層18と形成し、続い
て厚さ1〜2μmのSnめっき層19を形成した。
The terminal electrodes 12 were provided at both ends of the ceramic body 10 by the following method. The terminal electrode 12 includes a baked electrode layer 16, a Ni plating layer 18, and a Sn plating layer 19. First, a conductive paste was applied to both end surfaces of the ceramic body on which the inorganic layer was formed by dipping (FIG. 3D). The conductive paste is a commercially available silver paste (JPN-1176 manufactured by DuPont),
It is composed of Ag powder, glass fine particles composed of SiO 2 , TiO 2 , B 2 O 3 , Na 2 O and K 2 O, and an organic vehicle. After drying the ceramic body coated with the conductive paste under atmospheric pressure, the temperature is raised to 820 ° C. at a rate of 30 ° C./min, held there for 10 minutes, and lowered to room temperature at a rate of 30 ° C./min. A baked electrode layer 16 made of Ag was obtained (FIG. 3).
(E)). Next, a Ni plating layer 18 having a thickness of 2 to 3 μm was formed on the surface of the electrode layer 16 by electrolytic barrel plating, and a Sn plating layer 19 having a thickness of 1 to 2 μm was subsequently formed.

【0033】<比較例1>無機物層14を形成しない以
外は上記実施例1と同じ方法で、めっき層付きチップ型
サーミスタを作製した。 <比較例2>Niめっき層とSnめっき層を設けずに、
Ag80%とPd20%を含む導電性ペーストを850
℃で焼付けて銀−パラジウムからなる焼付け電極層のみ
で端子電極を構成した。
Comparative Example 1 A chip-type thermistor with a plating layer was produced in the same manner as in Example 1 except that the inorganic layer 14 was not formed. <Comparative Example 2> Without providing the Ni plating layer and the Sn plating layer,
850 conductive paste containing 80% Ag and 20% Pd
The terminal electrode was constituted only by a baked electrode layer made of silver-palladium by baking at ℃.

【0034】<比較試験と結果> ・素体へのめっき付着 めっき処理後の実施例1のチップ型サーミスタと比較例
1のチップ型サーミスタの各セラミック素体表面を光学
顕微鏡で調べたところ、比較例1のサーミスタは電極表
面以外にセラミック素体表面にもめっきが付着していた
のに対して、実施例1のサーミスタでは電極層の表面に
のみめっき層が形成されていた。 ・はんだ付着性 実施例1のサーミスタと比較例2のサーミスタを300
個ずつ用意し、230℃の温度で溶融させたAg入りの
共晶はんだ(H60−A)浴中にピンセットで試料を挟
んで4秒間浸漬し、端子電極のはんだ付着面積を光学顕
微鏡で調べた。その結果を表1に示す。 ・はんだ耐熱性 実施例1のサーミスタと比較例2のサーミスタを300
個ずつ用意し、350℃の温度で溶融させたAg入りの
共晶はんだ(H60−A)浴中にピンセットで試料を挟
んで30秒間浸漬し、端子電極の消失状態を光学顕微鏡
で調べた。その結果を表1に示す。表1から明らかなよ
うに、比較例2と比べて実施例1のサーミスタははんだ
付着性及びはんだ耐熱性に優れていた。
<Comparison Test and Results>-Plating adherence to element body The surface of each ceramic element body of the chip-type thermistor of Example 1 after the plating treatment and the chip-type thermistor of Comparative Example 1 were examined with an optical microscope. In the thermistor of Example 1, plating adhered to the surface of the ceramic body as well as the surface of the electrode, whereas in the thermistor of Example 1, the plating layer was formed only on the surface of the electrode layer. Solder adhesion Thermistors of Example 1 and Comparative Example 2 were 300
Each sample was prepared and immersed in a eutectic solder (H60-A) containing Ag melted at a temperature of 230 ° C. for 4 seconds with tweezers sandwiching the sample, and the solder adhesion area of the terminal electrode was examined with an optical microscope. . Table 1 shows the results. Solder heat resistance Thermistor of Example 1 and Comparative Example 2 were replaced with 300.
Each sample was prepared and immersed in a eutectic solder (H60-A) bath containing Ag melted at a temperature of 350 ° C. with tweezers for 30 seconds with tweezers, and the disappearance of the terminal electrode was examined with an optical microscope. Table 1 shows the results. As is clear from Table 1, the thermistor of Example 1 was superior to Comparative Example 2 in solder adhesion and solder heat resistance.

【0035】[0035]

【表1】 [Table 1]

【0036】<実施例2>次の方法により導電性チップ
型セラミック素子として、図7に示すTiO2からなる
積層チップ型バリスタを作製した。先ず市販の二酸化チ
タンに添加物として、ほうけい酸系ガラス微粒子、C
e,Ca,Nb,Sbの金属酸化物を微量ずつ混合し
た。これらの混合物をボールミルで16時間均一に混合
した後に脱水乾燥した。次いでこの混合物を実施例1と
同様に仮焼し、仮焼物を粉砕した。粉砕物に有機結合材
を加え、均一に混合してスラリーを調製した。このスラ
リーをドクターブレード法により成膜乾燥して厚さ30
μmのグリーンシートを成形した。このシートから12
0mm×120mmの大きさに打抜き、膜厚を検査した
後、シートの片面にPtペーストを印刷乾燥して内部電
極43を形成した。次に内部電極を形成したシートの上
下両面に内部電極を印刷していない同一サイズのグリー
ンシートを保護膜として順次積層し、加熱しながら圧着
し積層体を形成した。この積層体をチップ状に切断して
分離し、大気圧下、1300℃で焼成し、長さ2.1m
m、幅1.3mm、厚さ0.7mmの焼結体を得た。こ
の焼結体を実施例1と同様にしてその表面全体に厚さ2
μmのSiO2膜からなる絶縁性無機物層44を形成
し、焼結体のセラミック素体40の両端部表面に導電性
ペーストを塗布した後、Agからなる焼付け電極層46
を得た。以下、実施例1と同様に電解バレルめっき法で
電極層46の表面に厚さ2〜3μmのNiめっき層48
を形成し、続いて厚さ1〜2μmのSnめっき層49を
形成した。これにより、焼付け電極層46とNiめっき
層48とSnめっき層49からなる端子電極42を形成
した。
Example 2 A laminated chip type varistor made of TiO 2 shown in FIG. 7 was produced as a conductive chip type ceramic element by the following method. First, as an additive to commercially available titanium dioxide, borosilicate glass fine particles, C
e, Ca, Nb and Sb metal oxides were mixed in small amounts. These mixtures were uniformly mixed by a ball mill for 16 hours and then dehydrated and dried. Next, this mixture was calcined in the same manner as in Example 1, and the calcined product was pulverized. An organic binder was added to the pulverized material, and the mixture was uniformly mixed to prepare a slurry. The slurry is dried by a doctor blade method to a thickness of 30 mm.
A green sheet of μm was formed. 12 from this sheet
After punching into a size of 0 mm × 120 mm and inspecting the film thickness, a Pt paste was printed and dried on one surface of the sheet to form an internal electrode 43. Next, green sheets of the same size, on which no internal electrodes were printed, were sequentially laminated on the upper and lower surfaces of the sheet on which the internal electrodes had been formed as a protective film, and were pressed under heating to form a laminate. This laminate is cut into chips and separated, baked at 1300 ° C. under atmospheric pressure, and 2.1 m long
m, a width of 1.3 mm and a thickness of 0.7 mm were obtained. This sintered body was coated with a thickness of 2
After forming an insulating inorganic layer 44 made of a 2 μm SiO 2 film and applying a conductive paste to both end surfaces of the sintered ceramic body 40, a baked electrode layer 46 made of Ag is formed.
I got Thereafter, a Ni plating layer 48 having a thickness of 2 to 3 μm is formed on the surface of the electrode layer 46 by electrolytic barrel plating in the same manner as in Example 1.
Then, a Sn plating layer 49 having a thickness of 1 to 2 μm was formed. Thus, the terminal electrode 42 including the baked electrode layer 46, the Ni plating layer 48, and the Sn plating layer 49 was formed.

【0037】<比較例3>無機物層44を形成しない以
外は上記実施例2と同じ方法で、めっき層のある積層チ
ップ型バリスタを作製した。めっき処理後の実施例2の
チップ型バリスタと比較例3のチップ型バリスタの各セ
ラミック素体表面を光学顕微鏡で調べたところ、比較例
3のサーミスタは電極表面以外にセラミック素体表面に
もめっきが付着していたのに対して、実施例2のバリス
タでは電極層の表面にのみめっき層が形成されていた。
Comparative Example 3 A laminated chip varistor having a plating layer was produced in the same manner as in Example 2 except that the inorganic layer 44 was not formed. When the surface of each ceramic body of the chip-type varistor of Example 2 and the chip-type varistor of Comparative Example 3 after the plating treatment was examined with an optical microscope, the thermistor of Comparative Example 3 was plated not only on the electrode surface but also on the ceramic body surface. However, in the varistor of Example 2, the plating layer was formed only on the surface of the electrode layer.

【0038】<実施例3>次の方法により導電性チップ
型セラミック素子として、図8及び図9に示すチップ型
サーミスタを作製した。実施例1と同じ方法で、先ず長
さ1.9mm、幅1.2mm、厚さ0.65mmの焼結
体を得た。この焼結体を図10(b)に示すサーミスタ
用のセラミック素体10とし、多数のセラミック素体1
0を図11(a)〜図11(c)に示すローディングプ
レート35及び保持プレート34を用いて、各端面が上
面になるように揃えた後、各端面に銀ペーストをスクリ
ーン印刷法により塗布し、乾燥した。乾燥後、大気圧
下、800℃で焼付けて、内包電極層111を形成した
(図10(c))。次に内包電極層111を形成したセ
ラミック素体10を図4に示すスパッタリング装置を用
いて実施例1と同様にしてその表面全体にSiO2膜か
らなる絶縁性無機物層114を形成した(図10
(d))。
Example 3 A chip thermistor shown in FIGS. 8 and 9 was produced as a conductive chip ceramic element by the following method. In the same manner as in Example 1, first, a sintered body having a length of 1.9 mm, a width of 1.2 mm, and a thickness of 0.65 mm was obtained. This sintered body was used as a ceramic body 10 for a thermistor shown in FIG.
0 is aligned using the loading plate 35 and the holding plate 34 shown in FIGS. 11A to 11C so that each end face is the upper surface, and then a silver paste is applied to each end face by a screen printing method. And dried. After drying, baking was performed at 800 ° C. under atmospheric pressure to form the encapsulating electrode layer 111 (FIG. 10C). Next, an insulating inorganic layer 114 made of a SiO 2 film was formed on the entire surface of the ceramic body 10 on which the encapsulating electrode layer 111 was formed in the same manner as in Example 1 using the sputtering apparatus shown in FIG.
(D)).

【0039】更に実施例1の焼付け電極層16とNiめ
っき層18とSnめっき層19の形成方法と同様の方法
で、全面がSiO2膜114で被覆されたセラミック素
体10の両端部に外包電極層116とNiめっき層11
8とSnめっき層119を順次形成した(図10(e)
〜図10(h))。外包電極層116とNiめっき層1
18とSnめっき層119は各構成が実施例1の焼付け
電極層16とNiめっき層18とSnめっき層19と同
一になるように形成した。
Further, in the same manner as the method of forming the baked electrode layer 16, the Ni plating layer 18, and the Sn plating layer 19 of the first embodiment, outer ends are wrapped around both ends of the ceramic body 10 whose entire surface is covered with the SiO 2 film 114. Electrode layer 116 and Ni plating layer 11
8 and a Sn plating layer 119 were sequentially formed (FIG. 10E).
To FIG. 10 (h)). External electrode layer 116 and Ni plating layer 1
18 and the Sn plating layer 119 were formed such that the respective configurations were the same as those of the baked electrode layer 16, the Ni plating layer 18, and the Sn plating layer 19 of the first embodiment.

【0040】<比較例4>内包電極層111及び無機物
層114を形成しない以外は実施例3と同じ方法で、め
っき層付きチップ型サーミスタを作製した。 <比較例5>内包電極層111、無機物層114、Ni
めっき層118及びSnめっき層119を形成しない以
外は実施例3と同じ方法で、外包電極層116が形成さ
れたチップ型サーミスタを作製した。
Comparative Example 4 A chip-type thermistor with a plating layer was manufactured in the same manner as in Example 3 except that the internal electrode layer 111 and the inorganic layer 114 were not formed. <Comparative Example 5> Internal electrode layer 111, inorganic layer 114, Ni
A chip-type thermistor on which an outer electrode layer 116 was formed was manufactured in the same manner as in Example 3 except that the plating layer 118 and the Sn plating layer 119 were not formed.

【0041】<比較試験と結果> ・素体へのめっき付着 めっき処理後の実施例3のチップ型サーミスタと比較例
4のチップ型サーミスタの各サーミスタ素体表面を光学
顕微鏡で調べたところ、比較例4のサーミスタは電極表
面以外にサーミスタ素体表面にもめっきが付着していた
のに対して、実施例3のサーミスタでは電極層の表面に
のみめっき層が形成されていた。 ・抵抗値のばらつき 実施例3のサーミスタと比較例5のサーミスタを100
個ずつ用意し、それぞれの抵抗値を測定し、その平均値
と標準偏差から抵抗値のばらつきを計算した。その結
果、実施例3のサーミスタの抵抗値のばらつき(標準偏
差/抵抗値の平均値)は1.04%であるのに対し、比
較例5のそれは3.27%であり、明らかに実施例3の
方が比較例5よりも抵抗値のばらつきが小さくなってい
た。
<Comparison Tests and Results>-Plating adherence to elementary bodies The thermistor element surfaces of the chip-type thermistor of Example 3 and the chip-type thermistor of Comparative Example 4 after plating were examined with an optical microscope. In the thermistor of Example 4, plating adhered to the surface of the thermistor body as well as the surface of the electrode, whereas in the thermistor of Example 3, a plating layer was formed only on the surface of the electrode layer. -Variation in resistance value The thermistor of Example 3 and the thermistor of Comparative Example 5 were 100
Each was prepared, the resistance value was measured, and the variation of the resistance value was calculated from the average value and the standard deviation. As a result, the variation of the resistance value (standard deviation / average resistance value) of the thermistor of Example 3 was 1.04%, whereas that of Comparative Example 5 was 3.27%. 3 had a smaller variation in resistance value than Comparative Example 5.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一のチップ型セラミック素子の要部
破断斜視図。
FIG. 1 is a cutaway perspective view of a main part of a first chip-type ceramic element of the present invention.

【図2】その中央断面図。FIG. 2 is a central sectional view thereof.

【図3】本発明の第一の導電性チップ状セラミック素体
からチップ型セラミック素子を作るまでの工程における
素体の斜視図。
FIG. 3 is a perspective view of the element body in a process of producing a chip-type ceramic element from the first conductive chip-shaped ceramic element of the present invention.

【図4】そのセラミック素体表面に絶縁性無機物層を被
覆するためのスパッタリング装置の概略斜視図。
FIG. 4 is a schematic perspective view of a sputtering apparatus for coating the surface of the ceramic body with an insulating inorganic layer.

【図5】そのセラミック素体に導電性ペーストを塗布し
た状態の要部拡大断面図。
FIG. 5 is an enlarged sectional view of a main part in a state where a conductive paste is applied to the ceramic body.

【図6】その導電性ペーストを焼付けた状態の要部拡大
断面図。
FIG. 6 is an enlarged sectional view of a main part in a state where the conductive paste is baked.

【図7】本発明実施例の積層チップ型バリスタの断面
図。
FIG. 7 is a sectional view of a multilayer chip type varistor according to an embodiment of the present invention.

【図8】本発明の第二のチップ型セラミック素子の要部
破断斜視図。
FIG. 8 is a cutaway perspective view of a main part of a second chip-type ceramic element of the present invention.

【図9】その中央断面図。FIG. 9 is a central sectional view thereof.

【図10】本発明の第二の導電性チップ状セラミック素
体からチップ型セラミック素子を作るまでの工程におけ
る素体の斜視図。
FIG. 10 is a perspective view of the element body in a process of manufacturing a chip-type ceramic element from the second conductive chip-shaped ceramic element of the present invention.

【図11】そのセラミック素体端面に内包電極層用の銀
ペーストを塗布する状況を示すセラミック素体の保持プ
レートの断面図。
FIG. 11 is a cross-sectional view of a holding plate of the ceramic body, showing a situation where a silver paste for an internal electrode layer is applied to the end surface of the ceramic body.

【図12】そのセラミック素体に外包電極層用の導電性
ペーストを塗布した状態の要部拡大断面図。
FIG. 12 is an enlarged sectional view of a main part in a state where a conductive paste for an outer electrode layer is applied to the ceramic body.

【図13】その導電性ペーストを焼付けて、外包電極層
を形成した状態の要部拡大断面図。
FIG. 13 is an enlarged cross-sectional view of a main part in a state where the conductive paste is baked to form an outer electrode layer.

【符号の説明】[Explanation of symbols]

2 チップ体 10,40 セラミック素体 12,42,112 端子電極 14,44,114 絶縁性無機物層 16,46 焼付け電極層 18,48,118 Niめっき層 19,49,119 Snめっき層 30,130 導電性ペースト 32,132 無機結合材 111 内包電極層 116 外包電極層 2 Chip body 10,40 Ceramic body 12,42,112 Terminal electrode 14,44,114 Insulating inorganic layer 16,46 Baking electrode layer 18,48,118 Ni plating layer 19,49,119 Sn plating layer 30,130 Conductive paste 32, 132 inorganic binder 111 inner electrode layer 116 outer electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 越村 正己 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 セラミックス 研究所内 (56)参考文献 特開 平3−173402(JP,A) 特開 平3−250603(JP,A) 特開 平3−270102(JP,A) 特開 平3−250601(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01C 7/02 - 7/22 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Masami Koshimura 2270 Yokoze, Yokoze-cho, Chichibu-gun, Saitama Prefecture Mitsubishi Materials Corporation Ceramics Research Laboratory (56) References JP-A-3-173402 (JP, A) JP-A Heihei 3-250603 (JP, A) JP-A-3-270102 (JP, A) JP-A-3-250601 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01C 7/02 -7/22

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導電性チップ状セラミック素体(10)と、
このセラミック素体(10)の両端部表面に設けられた二つ
の端子電極(12)と、前記二つの端子電極がそれぞれ電気
的に接触する部分を除いて前記セラミック素体(10)の表
面を被覆する絶縁性無機物層(14)とを備え、 前記端子電極(12)は前記セラミック素体(10)の表面に形
成された焼付け電極層(16)と、この焼付け電極層(16)の
表面に形成されためっき層(18,19)とを有し、 前記無機物層(14)は前記焼付け電極層を形成するときの
焼成温度より高い融点又は軟化点を有する導電性チップ
型セラミック素子において、 前記焼付け電極層(16)は金属粉末と無機結合材を含む導
電性ペーストを焼付けて形成され、 前記無機物層(14)は厚さが0.1〜2μmであって、か
つ前記ペーストの下地部分の前記無機物層が前記焼付け
電極層(16)の形成時に前記無機結合材に反応溶融して前
記電極層(16)に吸収され消滅したことを特徴とする導電
性チップ型セラミック素子。
A conductive chip-shaped ceramic body (10);
Two terminal electrodes (12) provided on both end surfaces of the ceramic body (10) and a surface of the ceramic body (10) except for a portion where the two terminal electrodes are in electrical contact with each other. The terminal electrode (12) is formed on the surface of the ceramic body (10), and the surface of the baked electrode layer (16) is provided. In the conductive chip type ceramic element having a melting point or softening point higher than the firing temperature at the time of forming the baked electrode layer, the plating layer (18, 19) and the inorganic layer (14), The baking electrode layer (16) is formed by baking a conductive paste containing a metal powder and an inorganic binder, and the inorganic layer (14) has a thickness of 0.1 to 2 μm, and a base portion of the paste. The inorganic layer reacts and melts with the inorganic binder at the time of forming the baked electrode layer (16). A conductive chip-type ceramic element, which has been absorbed and disappeared by the electrode layer (16).
【請求項2】 絶縁性無機物層(14)がSiO2又は50
重量%以上のSiO2と残部がAl23,MgO,Zr
2又はTiO2の1種又は2種以上の酸化物により構成
され、無機結合材がSiO2,B23,Na2O,Pb
O,ZnO又はBaOの1種又は2種以上の酸化物を主
成分とするガラス微粒子により構成された請求項1記載
の導電性チップ型セラミック素子。
2. The insulating inorganic layer (14) is made of SiO 2 or 50.
% By weight or more of SiO 2 and the balance being Al 2 O 3 , MgO, Zr
It is composed of one or more oxides of O 2 or TiO 2 , and the inorganic binder is SiO 2 , B 2 O 3 , Na 2 O, Pb
2. The conductive chip-type ceramic element according to claim 1, wherein the conductive chip-type ceramic element is composed of glass fine particles containing one or more oxides of O, ZnO or BaO as a main component.
【請求項3】 絶縁性無機物層(14)がSiO2,B
23,Na2O,PbO,ZnO又はBaOの1種又は
2種以上の酸化物を主成分とするガラスにより構成さ
れ、無機結合材がSiO2,B23,Na2O,PbO,
ZnO又はBaOの1種又は2種以上の酸化物を主成分
とするガラス微粒子により構成された請求項1記載の導
電性チップ型セラミック素子。
3. The insulating inorganic layer (14) is made of SiO 2 , B
It is made of a glass mainly containing one or more oxides of 2 O 3 , Na 2 O, PbO, ZnO or BaO, and the inorganic binder is SiO 2 , B 2 O 3 , Na 2 O, PbO. ,
2. The conductive chip type ceramic element according to claim 1, wherein the conductive chip type ceramic element is constituted by glass fine particles containing one or more oxides of ZnO or BaO as a main component.
【請求項4】 導電性チップ状セラミック素体(10)と、
このセラミック素体(10)の両端面に設けられた内包電極
層(111)と、この内包電極層(111)が形成されたセラミッ
ク素体(10)の全面を被覆する絶縁性無機物層(114)と、
この無機物層を被覆したセラミック素体(10)の両端部表
面に設けられた外包電極層(116)と、この外包電極層(11
6)の表面に形成されためっき層(118,119)とを備えた導
電性チップ型セラミック素子であって、 前記外包電極層(116)は金属粉末と無機結合材を含む導
電性ペーストを焼き付けて形成され、 前記無機物層(114)は厚さが2〜10μmであって、前
記外包電極層(116)を形成する時の焼成温度より高い融
点又は軟化点を有し、かつ前記ペーストの下地部分の前
記無機物層の一部が前記外包電極層(116)の形成時に前
記無機結合材に反応溶融して前記外包電極層(116)に吸
収され消滅したことを特徴とする導電性チップ型セラミ
ック素子。
4. A conductive chip-shaped ceramic body (10),
An internal electrode layer (111) provided on both end surfaces of the ceramic element (10), and an insulating inorganic layer (114) covering the entire surface of the ceramic element (10) on which the internal electrode layer (111) is formed. )When,
An outer electrode layer (116) provided on both end surfaces of the ceramic body (10) coated with the inorganic layer, and the outer electrode layer (11
6) a conductive chip type ceramic element comprising a plating layer (118, 119) formed on the surface, wherein the outer electrode layer (116) is formed by baking a conductive paste containing a metal powder and an inorganic binder. The inorganic layer (114) has a thickness of 2 to 10 μm, has a higher melting point or softening point than the firing temperature at the time of forming the outer electrode layer (116), and the base portion of the paste A conductive chip type ceramic element, wherein a part of the inorganic layer reacts and melts with the inorganic binder when the outer electrode layer (116) is formed and is absorbed and disappeared by the outer electrode layer (116).
【請求項5】 絶縁性無機物層(114)がSiO2又は50
重量%以上のSiO 2と残部がAl23,MgO,Zr
2又はTiO2の1種又は2種以上の酸化物により構成
され、無機結合材がSiO2,B23,Na2O,Pb
O,ZnO又はBaOの1種又は2種以上の酸化物を主
成分とするガラス微粒子により構成された請求項4記載
の導電性チップ型セラミック素子。
5. The insulating inorganic layer (114) is made of SiO.TwoOr 50
% By weight or more of SiO TwoAnd the balance is AlTwoOThree, MgO, Zr
OTwoOr TiOTwoConsists of one or more oxides of
And the inorganic binder is SiOTwo, BTwoOThree, NaTwoO, Pb
One or more oxides of O, ZnO or BaO
5. The method according to claim 4, wherein said glass fine particles are used as a component.
Conductive chip type ceramic element.
【請求項6】 絶縁性無機物層(114)がSiO2,B
23,Na2O,PbO,ZnO又はBaOの1種又は
2種以上の酸化物を主成分とするガラスにより構成さ
れ、無機結合材がSiO2,B23,Na2O,PbO,
ZnO又はBaOの1種又は2種以上の酸化物を主成分
とするガラス微粒子により構成された請求項4記載の導
電性チップ型セラミック素子。
6. The insulating inorganic layer (114) is made of SiO 2 , B
It is made of a glass mainly containing one or more oxides of 2 O 3 , Na 2 O, PbO, ZnO or BaO, and the inorganic binder is SiO 2 , B 2 O 3 , Na 2 O, PbO. ,
5. The conductive chip type ceramic element according to claim 4, wherein the element is made of glass fine particles containing one or more oxides of ZnO or BaO as a main component.
【請求項7】 金属酸化物粉末と結合材とを混合してス
ラリーを調製する工程と、 前記スラリーを成膜乾燥してグリーンシートを成形する
工程と、 前記グリーンシートからチップ体(2)を打抜く工程と、 前記チップ体(2)を焼成して導電性チップ状セラミック
素体(10)にする工程と、 前記セラミック素体(10)の全面に厚さ0.1〜2μmの
絶縁性無機物層(14)を被覆する工程と、 前記無機物層(14)を被覆したセラミック素体(10)の両端
部表面に金属粉末と無機結合材(32)を含む導電性ペース
ト(30)を塗布する工程と、 前記ペースト(30)を塗布したセラミック素体(10)を前記
無機物層(14)の融点又は軟化点より低い温度で焼成し、
前記塗布したペーストの無機結合材(32)にそのペースト
の下地部分の前記無機物層(14)を反応溶融させることに
より消滅させて焼付け電極層(16)を形成する工程と、 前記焼付け電極層(16)の表面にめっき層(18,19)を形成
して前記焼付け電極層とめっき層からなる端子電極(12)
を形成する工程とを含む導電性チップ型セラミック素子
の製造方法。
7. A step of preparing a slurry by mixing a metal oxide powder and a binder; a step of forming a green sheet by forming a film of the slurry; and forming a chip body (2) from the green sheet. A step of punching; a step of firing the chip body (2) to form a conductive chip-shaped ceramic body (10); and an insulating layer having a thickness of 0.1 to 2 μm on the entire surface of the ceramic body (10). A step of coating the inorganic layer (14), and applying a conductive paste (30) containing a metal powder and an inorganic binder (32) to both end surfaces of the ceramic body (10) coated with the inorganic layer (14). And firing the ceramic body (10) coated with the paste (30) at a temperature lower than the melting point or softening point of the inorganic layer (14),
A step of forming the baked electrode layer (16) by reacting and melting the inorganic layer (14) of the base part of the paste on the inorganic binder (32) of the applied paste to form a baked electrode layer (16); 16) forming a plating layer (18, 19) on the surface of the terminal electrode (12) comprising the baked electrode layer and the plating layer
Forming a conductive chip-type ceramic element.
【請求項8】 セラミック素体(10)への絶縁性無機物層
(14)の被覆が物理蒸着法により行われる請求項7記載の
導電性チップ型セラミック素子の製造方法。
8. An insulating inorganic layer on a ceramic body (10)
The method for producing a conductive chip type ceramic element according to claim 7, wherein the coating of (14) is performed by a physical vapor deposition method.
【請求項9】 金属酸化物粉末と結合材とを混合してス
ラリーを調製する工程と、 前記スラリーを成膜乾燥してグリーンシートを成形する
工程と、 前記グリーンシートからチップ体(2)を打抜く工程と、 前記チップ体(2)を焼成して導電性チップ状セラミック
素体(10)にする工程と、 前記セラミック素体(10)の両端面に内包電極層(111)を
形成する工程と、 前記内包電極層(111)が形成された前記セラミック素体
(10)の全面に厚さ2〜10μmの絶縁性無機物層(114)
を被覆する工程と、 前記無機物層(114)を被覆したセラミック素体(10)の両
端部表面に金属粉末と無機結合材(132)を含む導電性ペ
ースト(130)を塗布する工程と、 前記ペースト(130)を塗布したセラミック素体(10)を前
記無機物層(114)の融点又は軟化点より低い温度で焼成
し、前記塗布したペーストの無機結合材(132)にそのペ
ーストの下地部分の前記無機物層の一部を反応溶融させ
ることにより消滅させて外包電極層(116)を形成する工
程と、 前記外包電極層(116)の表面にめっき層(118,119)を形成
する工程とを含む導電性チップ型セラミック素子の製造
方法。
9. A step of preparing a slurry by mixing a metal oxide powder and a binder; a step of forming a film by drying the slurry to form a green sheet; and forming a chip body (2) from the green sheet. A step of punching; a step of firing the chip body (2) to form a conductive chip-shaped ceramic body (10); and forming an internal electrode layer (111) on both end surfaces of the ceramic body (10). A step, and the ceramic body on which the internal electrode layer (111) is formed.
An insulating inorganic layer (114) having a thickness of 2 to 10 μm on the entire surface of (10)
Coating a conductive paste (130) containing metal powder and an inorganic binder (132) on both surfaces of the ceramic body (10) coated with the inorganic layer (114), The ceramic element (10) coated with the paste (130) is fired at a temperature lower than the melting point or softening point of the inorganic layer (114), and the inorganic binder (132) of the applied paste is coated with a base portion of the paste. A step of forming an outer electrode layer (116) by eliminating a part of the inorganic layer by reacting and melting, and a step of forming a plating layer (118, 119) on the surface of the outer electrode layer (116). Of manufacturing a chip-type ceramic element.
【請求項10】 セラミック素体(10)への絶縁性無機物
層(114)の被覆が物理蒸着法により行われる請求項9記
載の導電性チップ型セラミック素子の製造方法。
10. The method for manufacturing a conductive chip type ceramic element according to claim 9, wherein the coating of the insulating inorganic layer (114) on the ceramic body (10) is performed by a physical vapor deposition method.
JP04356128A 1991-12-20 1992-12-18 Conductive chip type ceramic element and method of manufacturing the same Expired - Lifetime JP3036567B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930010430A KR100204255B1 (en) 1992-12-18 1993-06-09 Chip type ceramic element and method of manufature thereof
US08/079,347 US5339068A (en) 1992-12-18 1993-06-18 Conductive chip-type ceramic element and method of manufacture thereof

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP35504791 1991-12-20
JP35504891 1991-12-20
JP3-355046 1991-12-20
JP3-355048 1991-12-20
JP3-355047 1991-12-20
JP35504691 1991-12-20

Publications (2)

Publication Number Publication Date
JPH05251210A JPH05251210A (en) 1993-09-28
JP3036567B2 true JP3036567B2 (en) 2000-04-24

Family

ID=27341501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04356128A Expired - Lifetime JP3036567B2 (en) 1991-12-20 1992-12-18 Conductive chip type ceramic element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3036567B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277291B2 (en) * 1992-03-30 2002-04-22 太陽誘電株式会社 Manufacturing method of chip type thermistor
JP3453857B2 (en) * 1994-07-20 2003-10-06 松下電器産業株式会社 Manufacturing method of multilayer varistor
JP3580391B2 (en) * 1996-03-29 2004-10-20 三菱マテリアル株式会社 Method for manufacturing conductive chip type ceramic element
JP3425848B2 (en) * 1997-06-02 2003-07-14 太陽誘電株式会社 Chip components
KR100476158B1 (en) * 2000-12-11 2005-03-15 주식회사 아모텍 Method of Fabricating Ceramic Chip Device Having Glass Coating Film
JP2004172367A (en) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component and its manufacturing method
DE102004037588A1 (en) * 2004-08-03 2006-02-23 Epcos Ag Electrical component and method for producing an electrical component
JP4683052B2 (en) 2008-01-28 2011-05-11 Tdk株式会社 Ceramic element
JP5915567B2 (en) * 2013-02-21 2016-05-11 株式会社村田製作所 Chip-type positive temperature coefficient thermistor element
JP6119854B2 (en) 2013-06-13 2017-04-26 株式会社村田製作所 Thermistor and manufacturing method thereof
JP7055588B2 (en) * 2016-04-27 2022-04-18 Tdk株式会社 Electronic components
TWI628678B (en) 2016-04-21 2018-07-01 Tdk 股份有限公司 Electronic component
JP7106817B2 (en) * 2017-05-19 2022-07-27 Tdk株式会社 electronic components
JP7358692B2 (en) * 2018-06-15 2023-10-11 サムソン エレクトロ-メカニックス カンパニーリミテッド. Capacitor parts and capacitor parts manufacturing method
WO2023068298A1 (en) * 2021-10-20 2023-04-27 株式会社村田製作所 Chip-type ceramic component
WO2024029251A1 (en) * 2022-08-02 2024-02-08 株式会社村田製作所 Electronic component
WO2024048037A1 (en) * 2022-08-31 2024-03-07 株式会社村田製作所 Electronic component and film formation method

Also Published As

Publication number Publication date
JPH05251210A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
US5339068A (en) Conductive chip-type ceramic element and method of manufacture thereof
JP3036567B2 (en) Conductive chip type ceramic element and method of manufacturing the same
KR100204255B1 (en) Chip type ceramic element and method of manufature thereof
US6660554B2 (en) Thermistor and method of manufacture
JP4744609B2 (en) Ceramic component element, ceramic component and manufacturing method thereof
JP2013179269A (en) Ceramic electronic component and manufacturing method of the same
US5500996A (en) Method for manufacturing a thermistor having a negative temperature coefficient in multi-layer technology
JP3109700B2 (en) Chip type thermistor and manufacturing method thereof
JP3147134B2 (en) Chip type thermistor and manufacturing method thereof
JP3008567B2 (en) Chip type varistor
CA2368337C (en) Thermistor and method of manufacture
JPH06302406A (en) Chip-type thermistor and its manufacture
JP3580391B2 (en) Method for manufacturing conductive chip type ceramic element
JP2002141242A (en) Electronic component
CN103247438A (en) Ceramic electronic component and manufacturing method therefor
JP2001135501A (en) Chip type thermistor
JP3625053B2 (en) Chip-type thermistor and manufacturing method thereof
JPH07201527A (en) Manufacture of conductive chip-type ceramic device
JP2002252124A (en) Chip-type electronic component and its manufacturing method
JP3622852B2 (en) Thermistor manufacturing method
JPH07211516A (en) Chip-type thermistor and its production
JPH03129810A (en) Laminated type ceramic chip capacitor and manufacture thereof
JPH08181029A (en) Manufacture of electronic component
US20240071688A1 (en) Multilayer ceramic electronic device
CN110111960B (en) Paster type thermistor and production method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 13