JP2002141202A - Laminated ceramic electronic component and method of manufacturing the same - Google Patents

Laminated ceramic electronic component and method of manufacturing the same

Info

Publication number
JP2002141202A
JP2002141202A JP2000335553A JP2000335553A JP2002141202A JP 2002141202 A JP2002141202 A JP 2002141202A JP 2000335553 A JP2000335553 A JP 2000335553A JP 2000335553 A JP2000335553 A JP 2000335553A JP 2002141202 A JP2002141202 A JP 2002141202A
Authority
JP
Japan
Prior art keywords
electronic component
ceramic electronic
mother
ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000335553A
Other languages
Japanese (ja)
Inventor
Hiroshi Iharagi
洋 井原木
Yoshiaki Abe
吉晶 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000335553A priority Critical patent/JP2002141202A/en
Publication of JP2002141202A publication Critical patent/JP2002141202A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated ceramic electronic component which is equipped with outer electrodes that are formed very accurately, nearly uniform in deflection strength, when mounted on a circuit board or the like, and manufactured through a simplified process. SOLUTION: A laminated ceramic electronic component manufacturing method comprises a first process of preparing a mother laminate 5, which is composed of mother ceramic boards 2 which are each equipped with leading electrodes located at its first and second end, laminated through an insulating material layer 6 and formed into one piece, a second process of forming outer electrodes 9 and 10 so as to cover the first and second edge face of the mother laminate 5, a third process of obtaining laminates as unit laminated ceramic electronic components by dividing the mother laminate 6 in Y direction, and a fourth process of forming an insulating film on the sides of the laminate as the unit laminated ceramic electronic component.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばサーミスタ
素子のような複数のセラミック電子部品素子が、絶縁性
材料層を介して貼り合わせて積層されている積層型のセ
ラミック電子部品の製造方法に関し、より詳細には、積
層工程及び外部電極形成工程が改良された積層型セラミ
ック電子部品の製造方法及び該製造方法により得られた
積層型セラミック電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a laminated ceramic electronic component in which a plurality of ceramic electronic component elements such as a thermistor element are laminated by laminating through an insulating material layer. More specifically, the present invention relates to a method of manufacturing a multilayer ceramic electronic component in which a laminating step and an external electrode forming step are improved, and a multilayer ceramic electronic component obtained by the manufacturing method.

【0002】[0002]

【従来の技術】従来、低抵抗や大きな静電容量を得るた
めに、複数のセラミック電子部品素子を絶縁性接着剤層
を介して貼り合わせて積層・一体化してなる積層型セラ
ミック電子部品が種々提案されている。
2. Description of the Related Art Conventionally, in order to obtain a low resistance and a large capacitance, there are various types of multilayer ceramic electronic components in which a plurality of ceramic electronic component elements are laminated and integrated with each other via an insulating adhesive layer. Proposed.

【0003】図10(a)及び(b)は、従来のこの種
の積層型セラミック電子部品の一例を説明するための斜
視図及び図10(a)中のB−B線に沿うぶっ拡大断面
図である。
FIGS. 10 (a) and 10 (b) are a perspective view for explaining an example of this type of conventional multilayer ceramic electronic component and an enlarged sectional view taken along line BB in FIG. 10 (a). FIG.

【0004】積層型セラミック電子部品101は、積層
体102と、積層体102の両端に形成された外部電極
103,104とを有する。積層体102では、複数の
セラミック電子部品素子105〜107が、絶縁性接着
剤層108,109を介して貼り合わされて積層・一体
化されている。電子部品素子105は、セラミック素体
105aと、セラミック素体105aの上面及び下面に
それぞれ形成された電極105b,105cを有する。
電極105b,105cは、それぞれ、セラミック素体
105aの対向し合う端部に引き出されている。外部電
極103,104は、電極105b,105cに電気的
に接続されるように形成されている。なお、積層体10
2は、両端面を除いて外装樹脂層110で被覆されてい
る。
A multilayer ceramic electronic component 101 has a multilayer body 102 and external electrodes 103 and 104 formed on both ends of the multilayer body 102. In the laminate 102, a plurality of ceramic electronic component elements 105 to 107 are laminated and laminated and integrated via insulating adhesive layers 108 and 109. The electronic component element 105 has a ceramic body 105a and electrodes 105b and 105c formed on the upper and lower surfaces of the ceramic body 105a, respectively.
The electrodes 105b and 105c are respectively drawn to opposing ends of the ceramic body 105a. The external electrodes 103 and 104 are formed so as to be electrically connected to the electrodes 105b and 105c. The laminate 10
2 is covered with the exterior resin layer 110 except for both end faces.

【0005】積層型セラミック電子部品101の製造に
際しては、まず、マザーの積層体を得た後に、該マザー
の積層体を個々の積層型セラミック電子部品101単位
の積層体102に切断する。そして、得られた積層体1
02の端面を除いて外装樹脂層110を形成し、次に、
端面に外部電極103,104が形成される。外部電極
103,104は、通常、導電ペーストの塗布・焼付並
びに該導電ペーストの焼付により形成された電極層上に
半田付け性の良好な膜を形成することにより得られてい
る。
In manufacturing the multilayer ceramic electronic component 101, first, a mother laminate is obtained, and then the mother laminate is cut into laminates 102 of individual multilayer ceramic electronic components 101. And the obtained laminate 1
02 to form an exterior resin layer 110 except for the end face,
External electrodes 103 and 104 are formed on the end surfaces. The external electrodes 103 and 104 are usually obtained by applying and baking a conductive paste and forming a film having good solderability on the electrode layer formed by baking the conductive paste.

【0006】[0006]

【発明が解決しようとする課題】上記のように、個々の
積層型セラミック電子部品101単位の積層体を得た後
に、外部電極103,104が形成されている。従っ
て、導電ペーストの塗布・焼付により外部電極103,
104を形成した場合、外部電極103,104の寸法
精度が十分でないという問題があった。例えば、外部電
極103,104の内側端縁が内側に膨らみ出たり、逆
に内部端縁が凹状となったりし、外部電極103,10
4の寸法にばらつきが生じがちであった。そのため、基
板上に実装された際の基板上の電極との半田による接合
面積がばらつき、実装時のたわみ強度がばらつくという
問題もあった。
As described above, the external electrodes 103 and 104 are formed after obtaining the multilayer body of the individual multilayer ceramic electronic component 101 units. Therefore, the external electrodes 103,
When the electrode 104 is formed, there is a problem that the dimensional accuracy of the external electrodes 103 and 104 is not sufficient. For example, the inner edges of the external electrodes 103 and 104 bulge inward, or the inner edges become concave, and
4 tended to vary. For this reason, there is a problem in that, when the semiconductor device is mounted on a substrate, a bonding area with an electrode on the substrate due to solder varies, and the bending strength during mounting varies.

【0007】加えて、外部電極の形成を個々の積層型セ
ラミック電子部品101単位に行わねばならないため、
作業性が低いという問題もあった。本発明の目的は、上
述した従来技術の欠点を解消し、外部電極を高精度に形
成することができ、良品率及び生産に際しての作業性を
高め得る積層型セラミック電子部品の製造方法、並びに
該積層型セラミック電子部品を提供することにある。
In addition, since the external electrodes must be formed for each individual multilayer ceramic electronic component 101,
There was also a problem that workability was low. An object of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component which can solve the above-mentioned drawbacks of the prior art, can form external electrodes with high precision, and can improve the yield rate and workability in production. An object of the present invention is to provide a multilayer ceramic electronic component.

【0008】[0008]

【課題を解決するための手段】本発明の広い局面によれ
ば、複数のセラミック電子部品素子が絶縁性材料層を介
して積層されている構造を有する貼り合わせ型の積層型
セラミック電子部品の製造方法であって、対向し合う第
1,第2の端部を有する矩形板状のセラミック素体と、
第1,第2の端部にそれぞれ引き出された複数の電極と
を有する複数枚のマザーのセラミック基板を用意する工
程と、複数枚のマザーのセラミック基板を絶縁性材料層
を介して積層し、マザーの積層体を得る工程と、マザー
の積層体の第1,第2の端面をそれぞれ覆うように、第
1,第2の外部電極を形成する外部電極形成工程と、外
部電極形成工程後に、前記マザーの積層体を個々の積層
型セラミック電子部品単位に分割する分割工程と、前記
分割工程により得られた個々の積層型セラミック電子部
品の分割により露出されている側面を被覆するように絶
縁膜を形成する工程とを備えることを特徴とする、積層
型セラミック電子部品の製造方法が提供される。
According to a broad aspect of the present invention, there is provided a method for manufacturing a laminated type multilayer ceramic electronic component having a structure in which a plurality of ceramic electronic component elements are laminated via an insulating material layer. A method, comprising: a rectangular plate-shaped ceramic body having first and second opposed ends;
A step of preparing a plurality of mother ceramic substrates having a plurality of electrodes respectively drawn out at the first and second ends, and laminating the plurality of mother ceramic substrates via an insulating material layer; A step of obtaining a mother laminate, an external electrode forming step of forming first and second external electrodes so as to respectively cover the first and second end surfaces of the mother laminate, and after the external electrode forming step, A dividing step of dividing the mother laminate into individual multilayer ceramic electronic component units, and an insulating film covering the side surfaces exposed by the division of the individual multilayer ceramic electronic components obtained in the dividing step. Forming a multilayer ceramic electronic component.

【0009】本発明の特定の局面では、分割工程におけ
る分割を誘導するためのブレイク溝が前記マザーのセラ
ミック基板に形成される。本発明のさらに他の特定の局
面では、マザーのセラミック基板に形成されている電極
が、それぞれ、セラミック素体表面に形成された第1の
電極層と、第1の電極層上に形成された第2の電極層と
を有する。好ましくは、前記第1の電極層が、セラミッ
ク素体にオーミック接触する電極材料により構成されて
おり、第2の電極層が、第1の電極層よりも半田付性に
優れた電極材料により構成される。
In a specific aspect of the present invention, a break groove for inducing the division in the dividing step is formed in the ceramic substrate of the mother. According to still another specific aspect of the present invention, the electrodes formed on the mother ceramic substrate are respectively formed on the first electrode layer formed on the surface of the ceramic body and on the first electrode layer. A second electrode layer. Preferably, the first electrode layer is made of an electrode material that makes ohmic contact with the ceramic body, and the second electrode layer is made of an electrode material having better solderability than the first electrode layer. Is done.

【0010】本発明の他の特定の局面では、複数のマザ
ーのセラミック基板の電極間が電気的に接続されるよう
に第1,第2の外部電極が形成される。本発明の限定的
な局面では、前記マザーのセラミック基板が抵抗性セラ
ミックスにより構成されている。
[0010] In another specific aspect of the present invention, the first and second external electrodes are formed so that the electrodes of the plurality of mother ceramic substrates are electrically connected. In a limited aspect of the present invention, the mother ceramic substrate is made of a resistive ceramic.

【0011】本発明のより限定な局面では、前記抵抗性
材料が正または負の抵抗温度特性を有する半導体セラミ
ックスであり、それによって積層型サーミスタが構成さ
れる。
In a more limited aspect of the present invention, the resistive material is a semiconductor ceramic having a positive or negative resistance temperature characteristic, thereby forming a multilayer thermistor.

【0012】本発明の他の広い局面によれば、矩形板状
の複数のセラミック電子部品素子が絶縁性材料層を介し
て積層されており、第1,第2の端面にセラミック電子
部品素子の電極が引き出されている積層体と、前記積層
体の第1または第2の端面を覆い、上面及び下面には至
っているが、側面には至らないように形成されている第
1,第2の外部電極と、前記積層体の側面を被覆してい
る絶縁膜とを備えることを特徴とする積層型セラミック
電子部品が提供される。
According to another broad aspect of the present invention, a plurality of rectangular plate-shaped ceramic electronic component elements are laminated via an insulating material layer, and the first and second end faces of the ceramic electronic component elements are stacked. The first and second layers are formed so as to cover the stacked body from which the electrode is drawn out and the first or second end face of the stacked body and reach the upper and lower surfaces but not to the side surfaces. A multilayer ceramic electronic component comprising an external electrode and an insulating film covering a side surface of the multilayer body is provided.

【0013】本発明に係る積層型セラミック電子部品の
特定の局面では、上記セラミック電子部品素子の電極
が、セラミック表面に形成されている第1の電極層と、
第1の電極層上に形成された第2の電極層とを備える。
In a specific aspect of the multilayer ceramic electronic component according to the present invention, an electrode of the ceramic electronic component element includes a first electrode layer formed on a ceramic surface;
A second electrode layer formed on the first electrode layer.

【0014】本発明の積層型セラミック電子部品のより
特定的な局面では、上記第1の電極層が、積層体にオー
ミック接触する電極材料からなり、第2の電極層が、第
1の電極層よりも半田付性に優れた電極材料からなる。
In a more specific aspect of the multilayer ceramic electronic component of the present invention, the first electrode layer is made of an electrode material that makes ohmic contact with the laminate, and the second electrode layer is formed of the first electrode layer. It is made of an electrode material that is more excellent in solderability.

【0015】本発明の積層型セラミック電子部品の他の
特定の局面では、前記セラミック電子部品素子が、抵抗
素子であり、好ましくは、上記抵抗体として、正または
負の抵抗温度特性を有する、半導体セラミックスが用い
られ、それによってサーミスタが構成される。
[0015] In another specific aspect of the multilayer ceramic electronic component of the present invention, the ceramic electronic component element is a resistance element, and preferably, the semiconductor has a positive or negative resistance temperature characteristic as the resistor. Ceramics are used to form a thermistor.

【0016】[0016]

【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を説明することにより、本発明を明ら
かにする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

【0017】図1〜図7を参照して、本実施例の積層型
セラミック電子部品の製造方法を説明する。なお、本実
施例では、積層型セラミック電子部品として、正または
負の抵抗温度特性を有する半導体セラミックスを用いた
積層型サーミスタが得られる。
With reference to FIGS. 1 to 7, a method of manufacturing a multilayer ceramic electronic component according to this embodiment will be described. In this embodiment, a multilayer thermistor using a semiconductor ceramic having a positive or negative resistance temperature characteristic is obtained as a multilayer ceramic electronic component.

【0018】まず、図2に示すように、矩形板状のマザ
ーのセラミックグリーンシート1を用意した。このマザ
ーのセラミックグリーンシート1としては、本実施例で
は肉厚0.25mmのものを用意したが、肉厚について
は特に限定されない。また、複数枚のマザーのセラミッ
クグリーンシートを積層してなるもの、あるいは複数枚
のマザーのセラミックグリーンシート間に内部電極が形
成されているものを用いてもよい。
First, as shown in FIG. 2, a rectangular ceramic mother green sheet 1 was prepared. In this embodiment, a ceramic green sheet 1 having a thickness of 0.25 mm was prepared as the mother, but the thickness is not particularly limited. Further, a structure in which a plurality of mother ceramic green sheets are laminated, or a structure in which an internal electrode is formed between a plurality of mother ceramic green sheets may be used.

【0019】マザーのセラミックグリーンシート1の一
方主面、すなわち上面1aに、ブレイク溝X,Yを形成
した。複数本のブレイク溝Xは、その間隔が5.4mm
となるように形成し、複数本のブレイク溝Yは、隣り合
うブレイク溝Y間の間隔が3.8mmとなるように形成
した。
Break grooves X and Y were formed on one main surface of the mother ceramic green sheet 1, that is, on the upper surface 1a. The interval between the plurality of break grooves X is 5.4 mm.
And the plurality of break grooves Y were formed such that the interval between adjacent break grooves Y was 3.8 mm.

【0020】ブレイク溝X,Yの形成は、マザーのセラ
ミックグリーンシート1の上面1a側から切断刃等を進
入させることにより行い得る。もっともブレイク溝X,
Yは、マザーのセラミックグリーンシート1の下面1b
には至らないように形成される。ブレイク溝X,Yの深
さは、後述する分割工程において分割を誘発し得る限
り、特に限定されないが、通常、マザーのセラミックグ
リーンシート1の厚みの8〜16%の深さとすることが
望ましい。
The formation of the break grooves X and Y can be performed by making a cutting blade or the like enter from the upper surface 1a side of the mother ceramic green sheet 1. But the break groove X,
Y is the lower surface 1b of the mother ceramic green sheet 1.
Is formed so as not to reach. The depth of each of the break grooves X and Y is not particularly limited as long as it can induce division in a division step described later. However, it is generally desirable that the depth be 8 to 16% of the thickness of the mother ceramic green sheet 1.

【0021】上記マザーのセラミックグリーンシート1
を焼成し、矩形板状のセラミック基板を得た。この矩形
板状のセラミック基板を、図2のブレイク溝Xに沿って
分割し、図3に示されている短冊状のマザーのセラミッ
ク基板2を得た。この分割は、マザーのセラミック基板
を折ることにより、あるいはブレイク溝Xに沿って切断
刃を用いて切断することにより行い得る。
The above-mentioned mother ceramic green sheet 1
Was fired to obtain a rectangular plate-shaped ceramic substrate. This rectangular plate-shaped ceramic substrate was divided along the break grooves X in FIG. 2 to obtain a strip-shaped mother ceramic substrate 2 shown in FIG. This division can be performed by folding the mother ceramic substrate or by cutting along the break groove X using a cutting blade.

【0022】次に、マザーのセラミック基板2の上面2
a、下面2b及び第1,第2の端面2c,2dを覆うよ
うに、マザーのセラミック基板2にオーミック接触し得
る電極材料、例えばNiにより第1の電極層を形成し、
次にCuなどの半田付性が第1の電極層よりも良好な電
極材料により第2の電極層をメッキ法により形成した。
しかる後、例えばサンドブラストなどにより、上記電極
膜を2つの電極に分割するように研磨した。このように
して、図4(a)及び(b)に示す電極3,4を形成し
た。
Next, the upper surface 2 of the mother ceramic substrate 2
a, a first electrode layer made of an electrode material that can be in ohmic contact with the mother ceramic substrate 2 such as Ni, so as to cover the lower surface 2b and the first and second end surfaces 2c and 2d;
Next, a second electrode layer was formed by a plating method using an electrode material such as Cu having better solderability than the first electrode layer.
Thereafter, the electrode film was polished by, for example, sandblasting so as to divide the electrode film into two electrodes. Thus, the electrodes 3 and 4 shown in FIGS. 4A and 4B were formed.

【0023】電極3は、マザーのセラミック基板2の上
面2aから端面2cを経て下面2bに至るように形成さ
れている。他方、電極4は、下面2bから端面2dを経
て上面2aに至るように形成されている。電極3,4
は、端面2c、2dを結ぶ方向の中央領域において、マ
ザーのセラミック基板2を介して厚み方向に重なり合う
ように配置されている。
The electrode 3 is formed from the upper surface 2a of the mother ceramic substrate 2 to the lower surface 2b via the end surface 2c. On the other hand, the electrode 4 is formed so as to reach the upper surface 2a from the lower surface 2b via the end surface 2d. Electrodes 3, 4
Are arranged so as to overlap in the thickness direction via the mother ceramic substrate 2 in the central region in the direction connecting the end surfaces 2c and 2d.

【0024】次に、電極3,4が形成された複数枚のマ
ザーのセラミック基板2を絶縁性材料層を介して貼り合
わせ、積層・一体化した。このようにして得られたマザ
ーの積層体を図5(a)及び(b)に示す。
Next, a plurality of mother ceramic substrates 2 on which the electrodes 3 and 4 were formed were attached via an insulating material layer, and were laminated and integrated. The mother laminate thus obtained is shown in FIGS. 5 (a) and 5 (b).

【0025】マザーの積層体5では、複数枚のマザーの
セラミック基板2が絶縁性材料層6を介して積層・一体
化されている。なお、マザーの積層体5では、上面及び
下面にも、絶縁層7,8が形成されている。なお、絶縁
性材料層6を構成する材料については、絶縁性材料であ
り、マザーのセラミック基板2同士を積層・一体化し得
る限り、特に限定されず、例えばバインダ含有ガラスペ
ースト、絶縁性接着剤などを用いることができる。絶縁
層7,8も同様の材料で構成することができる。
In the mother laminate 5, a plurality of mother ceramic substrates 2 are laminated and integrated via an insulating material layer 6. In the mother laminate 5, insulating layers 7 and 8 are also formed on the upper and lower surfaces. The material forming the insulating material layer 6 is an insulating material, and is not particularly limited as long as the mother ceramic substrates 2 can be laminated and integrated with each other. For example, a binder-containing glass paste, an insulating adhesive, and the like. Can be used. The insulating layers 7 and 8 can be made of the same material.

【0026】本実施例では、ガラスペーストを用いて、
絶縁性材料層6〜8が構成されており、貼り合わせ後に
乾燥することにより、複数のマザーのセラミック基板2
が積層・一体化されている。
In this embodiment, a glass paste is used
Insulating material layers 6 to 8 are formed, and are dried after bonding to form a plurality of mother ceramic substrates 2.
Are laminated and integrated.

【0027】次に、マザーの積層体5の第1,第2の端
面5a,5b(図5(a)参照)に、図6に示す外部電
極9,10を形成した。外部電極9,10の形成は、本
実施例ではAgペーストの塗布・焼付により行った。も
っとも、外部電極9,10は、他の導電ペーストを用い
てもよく、あるいは蒸着・メッキもしくはスパッタリン
グなどの他の電極形成方法により形成してもよい。
Next, external electrodes 9 and 10 shown in FIG. 6 were formed on the first and second end faces 5a and 5b (see FIG. 5A) of the mother laminate 5. In this embodiment, the external electrodes 9 and 10 were formed by applying and baking an Ag paste. Of course, the external electrodes 9 and 10 may use another conductive paste, or may be formed by another electrode forming method such as vapor deposition / plating or sputtering.

【0028】次に、外部電極9、10を形成した後に、
マザーの積層体5を、図6の一点鎖線Yに沿って分割し
た。この一点鎖線Yは、ブレイク溝Y(図2及び図3参
照)に沿う方向であり、分割はブレイク溝Yに沿って行
われる。すなわち、ブレイク溝Yが各マザーのセラミッ
ク基板2に設けられているので、図6の一点鎖線Yに沿
う分割が誘発される。従って、個々の積層サーミスタ単
位の積層体を容易に得ることができる。この分割は、一
点鎖線Yに沿ってマザーの積層体5の厚み方向に切断刃
を用いて切断すること等により行い得る。
Next, after forming the external electrodes 9 and 10,
The mother laminate 5 was divided along the dashed line Y in FIG. The dashed line Y is a direction along the break groove Y (see FIGS. 2 and 3), and the division is performed along the break groove Y. That is, since the break groove Y is provided in the ceramic substrate 2 of each mother, division along the dashed line Y in FIG. 6 is induced. Therefore, it is possible to easily obtain a laminate of individual laminated thermistor units. This division can be performed by cutting using a cutting blade in the thickness direction of the mother laminate 5 along the alternate long and short dash line Y.

【0029】上記のようにして、図7及び図8に示す個
々の積層サーミスタ単位の積層体11が得られる。そし
て、積層体11では、切断により側面11a、11bが
露出している。この側面11a、11bには、電極3,
4(図7では図示を省略)の切断面も露出している。も
っとも、切断により形成されている外部電極9A及び1
0Aは、側面11a、11bには至っていない。すなわ
ち、外部電極9A及び10Aは、積層体11の第1,第
2の端面11c,11dを覆い、上面11e及び下面1
1fの一部に至っているが、側面11a,11bには至
らない。
As described above, the laminated body 11 of each laminated thermistor unit shown in FIGS. 7 and 8 is obtained. In the laminate 11, the side surfaces 11a and 11b are exposed by cutting. Electrodes 3 are provided on the side surfaces 11a and 11b.
4 (not shown in FIG. 7) is also exposed. However, the external electrodes 9A and 1A formed by cutting are
0A does not reach the side surfaces 11a and 11b. That is, the external electrodes 9A and 10A cover the first and second end surfaces 11c and 11d of the multilayer body 11, and the upper surface 11e and the lower surface 1e.
1f, but not to the side surfaces 11a, 11b.

【0030】次に、側面11a,11bを被覆するよう
に、図1(a),(b)に示す絶縁膜12,13を形成
する。絶縁膜12,13は、種々の絶縁性材料で構成す
ることができ、前述した絶縁性材料層6と同じ材料を用
いて構成してもよく、他の絶縁性材料を用いて構成して
もよい。
Next, insulating films 12 and 13 shown in FIGS. 1A and 1B are formed so as to cover the side surfaces 11a and 11b. The insulating films 12 and 13 can be made of various insulating materials, and may be made of the same material as the insulating material layer 6 described above, or may be made of another insulating material. Good.

【0031】また、図1では、絶縁膜12,13が、積
層体11の上面11e及び下面11fには至らないよう
に形成されているが、上面11e及び下面11fに至る
ように形成されてもよい。
In FIG. 1, the insulating films 12 and 13 are formed so as not to reach the upper surface 11e and the lower surface 11f of the laminate 11, but may be formed so as to reach the upper surface 11e and the lower surface 11f. Good.

【0032】本実施例の製造方法によれば、マザーの積
層体5に外部電極9,10を形成した後に、上記のよう
に個々の積層サーミスタ単位の積層体11に分割され
る。従って、比較的大きなマザーの積層体5に外部電極
9,10を形成すればよいため、外部電極9,10を高
精度に形成することができる。しかも、分割により得ら
れた積層体11においては、外部電極9A及び10Aの
幅は、上記切断により高精度に制御され、かつ側面11
a,11bに外部電極9A及び10Aが至っていない。
従って、外部電極9A,10Aの寸法精度を効果的に高
めることができる。
According to the manufacturing method of this embodiment, after the external electrodes 9 and 10 are formed on the mother laminate 5, the laminate is divided into individual laminate thermistor units 11 as described above. Therefore, since the external electrodes 9 and 10 may be formed on the relatively large mother laminate 5, the external electrodes 9 and 10 can be formed with high precision. Moreover, in the laminate 11 obtained by the division, the width of the external electrodes 9A and 10A is controlled with high precision by the cutting, and
The external electrodes 9A and 10A do not reach a and 11b.
Therefore, the dimensional accuracy of the external electrodes 9A and 10A can be effectively improved.

【0033】さらに、外部電極9,10は、マザーの積
層体5の段階で形成すればよいため、個々の積層体単位
で外部電極を形成する必要がないため、外部電極形成工
程の簡略化を果たし得る。
Further, since the external electrodes 9 and 10 may be formed at the stage of the mother laminate 5, there is no need to form external electrodes in individual laminate units. Can play.

【0034】上記本実施例の効果を具体的な実験例に基
づき説明する。本実施例の製造方法により得られた積層
型サーミスタにおける外部電極の幅と、前述した従来技
術の製造方法に従って得られた相当の積層型サーミスタ
における外部電極の幅のばらつきを下記の表1に示す。
なお、表1の外部電極幅は、実施例及び従来例の各10
0個の積層型サーミスタの平均値を示す。
The effects of the present embodiment will be described based on specific experimental examples. Table 1 below shows the width of the external electrode in the multilayer thermistor obtained by the manufacturing method of the present embodiment and the width of the external electrode in the corresponding multilayer thermistor obtained by the above-described conventional manufacturing method. .
Note that the external electrode width in Table 1 is 10 for each of the embodiment and the conventional example.
The average value of zero stacked thermistors is shown.

【0035】[0035]

【表1】 [Table 1]

【0036】表1から明らかなように、本実施例によれ
ば、従来法に比べて、外部電極の幅のばらつきを大幅に
低減し得ることがわかる。また、上記のようにして得ら
れた実施例及び従来法により得られた各積層型サーミス
タ100個について、プリント回路基板に実装した後の
たわみ強度を測定した。結果を下記の表2に示す。
As is clear from Table 1, according to the present embodiment, the variation in the width of the external electrodes can be greatly reduced as compared with the conventional method. Further, the bending strength after mounting on a printed circuit board was measured for each of the examples obtained as described above and each of the 100 stacked thermistors obtained by the conventional method. The results are shown in Table 2 below.

【0037】[0037]

【表2】 [Table 2]

【0038】表2から明らかなように、本実施例によれ
ば、従来法に比べて、実装時のたわみ強度のばらつきも
著しく低減し得ることがわかる。さらに、積層体を得て
から、積層型サーミスタを得るまでの時間を比較したと
ころ、従来法では61分であったのに対し、本実施例で
は13.2分で作業を終了することができた。
As is clear from Table 2, according to the present embodiment, the variation in the flexural strength during mounting can be significantly reduced as compared with the conventional method. Furthermore, comparing the time from obtaining a laminated body to obtaining a laminated thermistor, the work was completed in 13.2 minutes in this embodiment, compared with 61 minutes in the conventional method. Was.

【0039】なお、上記実施例では、電極3,4は、マ
ザーのセラミック基板2の端面2c,2dに至るように
形成されていたが、図9(a)に示すように、端面2
c,2d上には至らないように形成してもよい。この場
合においても、電極3,4は、それぞれ、端面2c,2
dと、上面2aまたは2bとのなす端縁に至るように形
成されている。すなわち、マザーのセラミック基板2の
第1,第2の端部には引き出されている。さらに、図9
(a)に示すマザーのセラミック基板2では、上面及び
下面の全面に電極膜を形成した後に、サンドブラストな
どにより溝21,22を形成することにより電極3,4
を形成した。従って、電極3,4と溝21,22を介し
て電極膜23,24が残存していたが、図9(b)に示
すように、電極膜23,24は存在せずともよい。
In the above embodiment, the electrodes 3 and 4 are formed so as to reach the end faces 2c and 2d of the mother ceramic substrate 2. However, as shown in FIG.
You may form so that it may not reach on c and 2d. Also in this case, electrodes 3 and 4 are connected to end faces 2c and 2 respectively.
d and an upper edge formed by the upper surface 2a or 2b. That is, the mother ceramic substrate 2 is drawn out to the first and second ends. Further, FIG.
In the mother ceramic substrate 2 shown in (a), after forming an electrode film on the entire upper surface and lower surface, grooves 21 and 22 are formed by sandblasting or the like to form electrodes 3 and 4.
Was formed. Therefore, although the electrode films 23 and 24 remain through the electrodes 3 and 4 and the grooves 21 and 22, the electrode films 23 and 24 do not have to exist as shown in FIG. 9B.

【0040】また、上記実施例では、積層型サーミスタ
の製造方法につき説明したが、サーミスタ以外の固定抵
抗素子やバリスタなどの他の積層型抵抗部品の製造方法
にも本発明を提供することができる。さらに、抵抗部品
だけでなく、コンデンサなどの他の機能を有する積層型
電子部品の製造方法にも本発明を適用することができ
る。
In the above embodiment, the method of manufacturing a multilayer thermistor has been described. However, the present invention can also be applied to a method of manufacturing other multilayer resistance components such as a fixed resistance element and a varistor other than the thermistor. . Further, the present invention can be applied to a method of manufacturing not only a resistance component but also a multilayer electronic component having other functions such as a capacitor.

【0041】[0041]

【発明の効果】本発明の積層型セラミック電子部品の製
造方法によれば、マザーの積層体の第1,第2の端面を
それぞれ覆うように第1,第2の外部電極が形成され、
しかる後、マザーの積層体が個々の積層型セラミック電
子部品単位に分割される。従って、マザーの積層体段階
で、第1,第2の外部電極を形成すればよいため、個々
の積層型セラミック電子部品単位の積層体に外部電極を
直接形成する場合に比べて、作業性を高めることがで
き、積層型セラミック電子部品を安価に提供することが
できる。
According to the method for manufacturing a multilayer ceramic electronic component of the present invention, first and second external electrodes are formed so as to respectively cover the first and second end faces of the mother laminate.
Thereafter, the mother laminate is divided into individual multilayer ceramic electronic component units. Therefore, since the first and second external electrodes may be formed at the stage of the mother laminate, workability is improved as compared with the case where the external electrodes are directly formed on the laminate of individual multilayer ceramic electronic components. The multilayer ceramic electronic component can be provided at low cost.

【0042】また、マザーの積層体段階で、第1,第2
の外部電極を形成すればよいため、すなわち比較的大き
なマザーの積層体に外部電極を形成すればよいため、さ
らに、マザーの積層体を分割することにより個々のセラ
ミック電子部品の外部電極が完成されるので、外部電極
の寸法精度を著しく高めることができる。よって、例え
ばプリント回路基板などに実装された際のたわみ強度の
ばらつきを低減することができ、信頼性に優れた電子機
器を提供することが可能となる。
Also, at the stage of the mother laminate, the first and second
Since the external electrodes need only be formed, that is, the external electrodes need only be formed on a relatively large mother laminate, the external electrodes of the individual ceramic electronic components are completed by further dividing the mother laminate. Therefore, the dimensional accuracy of the external electrodes can be significantly improved. Therefore, for example, it is possible to reduce the variation in the flexural strength when mounted on a printed circuit board or the like, and to provide an electronic device with excellent reliability.

【0043】分割工程の分割を誘発するブレイク溝が、
マザーのセラミック基板に形成されている場合には、マ
ザーの積層体の分割を容易にかつ高精度に行うことがで
きる。
The break grooves which induce the division in the division step are as follows:
When the mother laminate is formed on the mother ceramic substrate, the mother laminate can be easily and accurately divided.

【0044】マザーのセラミック基板に形成される電極
が、第1,第2の電極層を有する場合には、第1,第2
の電極層の電極材料を選択することにより、電気的接続
の信頼性やサーミスタ特性などの電気的特性を用途に応
じて最適なものとすることができる。
When the electrode formed on the mother ceramic substrate has the first and second electrode layers, the first and second electrodes
By selecting an electrode material for the electrode layer described above, electrical characteristics such as reliability of electrical connection and thermistor characteristics can be optimized according to the application.

【0045】特に、第1の電極層をセラミック素体に対
してオーミック接触し得る電極材料から構成し、第2の
電極層が半田付性に優れた電極材料から構成されている
場合には、例えばサーミスタ特性を効果的に引き出すこ
とができるとともに、外部電極との電気的接続の信頼性
に優れた電極を構成することができる。
In particular, when the first electrode layer is made of an electrode material capable of making ohmic contact with the ceramic body and the second electrode layer is made of an electrode material having excellent solderability, For example, the thermistor characteristics can be effectively extracted, and an electrode having excellent reliability of electrical connection with an external electrode can be formed.

【0046】複数のマザーのセラミック基板の電極が第
1、第2の外部電極により電気的に接続されている場合
には、複数のマザーのセラミック基板に構成された電子
部品素子が、第1,第2の外部電極間に確実に並列接続
され、低抵抗や大きな静電容量を有する積層型のセラミ
ック電子部品を提供することができる。
When the electrodes of the plurality of mother ceramic substrates are electrically connected by the first and second external electrodes, the electronic component elements formed on the plurality of mother ceramic substrates are the first and the second. A multilayer ceramic electronic component that is reliably connected in parallel between the second external electrodes and has low resistance and large capacitance can be provided.

【0047】セラミック基板が低抗体で構成されている
場合には、本発明に従って外部電極の寸法精度に優れ、
かつ実装時のたわみ強度のばらつきが少ない、積層型の
抵抗部品を効率よく提供することができ、特に正または
負の抵抗温度特性を有する半導体セラミックスによりセ
ラミック基板が構成されている場合には、本発明に従っ
て外部電極寸法精度のはらつきが少なく、プリント回路
基板実装時のたわみ強度のばらつきも少なく、生産性に
優れた積層型のサーミスタを提供することができる。
When the ceramic substrate is made of a low antibody, the external electrodes have excellent dimensional accuracy according to the present invention,
In addition, it is possible to efficiently provide a laminated resistance component having a small variation in bending strength at the time of mounting.Especially when the ceramic substrate is made of a semiconductor ceramic having a positive or negative resistance temperature characteristic, According to the present invention, it is possible to provide a laminated thermistor with little variation in external electrode dimensional accuracy, little variation in flexure strength when mounted on a printed circuit board, and excellent productivity.

【0048】本発明に係る積層型セラミック電子部品で
は、複数のセラミック基板が絶縁性材料層を介して積層
・一体化されている積層体の端面を覆い、上面及び下面
には至っているが、側面には至っていないように第1,
第2の外部電極が形成されており、側面を覆うように絶
縁層が形成されているので、外部電極の幅方向寸法のば
らつきが少なく、従って、外部電極形成精度に優れ、か
つプリント回路基板実装時のたわみ強度のばらつきがす
くない積層型セラミック電子部品を提供することができ
る。特に、本発明に係る積層型セラミック電子部品は、
本発明の製造方法に従って容易に得ることができるの
で、積層型セラミック電子部品のコストを低減すること
も可能となる。
In the multilayer ceramic electronic component according to the present invention, the plurality of ceramic substrates cover the end faces of the laminated body integrated and laminated via the insulating material layer, and reach the upper and lower surfaces, but the side faces First, as it has not reached
Since the second external electrode is formed and the insulating layer is formed so as to cover the side surface, the variation of the external electrode in the width direction is small, and therefore, the external electrode formation accuracy is excellent and the printed circuit board is mounted. It is possible to provide a multilayer ceramic electronic component in which variation in flexural strength at the time is small. In particular, the multilayer ceramic electronic component according to the present invention,
Since it can be easily obtained according to the manufacturing method of the present invention, the cost of the multilayer ceramic electronic component can be reduced.

【0049】本発明の積層型セラミック電子部品におい
て、上記電極が、第1,第2の電極層を積層した構造を
有する場合、第1,第2の電極層を構成する電極材料を
選択することにより、所望とする電気的特性を確実に取
り出すことができたり、第1,第2の外部電極と該電極
との電気的接続の信頼性を高めたりすることができる。
特に、第1の電極層としてサーミスタ素体にオーミック
接触し得る電極材料が用いられており、第2の電極層が
第1の電極層よりも半田付性に優れた電極材料から構成
されている場合には、サーミスタ特性を確実に取り出す
ことができると共に、電気的接続の信頼性に優れたサー
ミスタなどを提供することができる。
In the multilayer ceramic electronic component of the present invention, when the electrode has a structure in which first and second electrode layers are stacked, an electrode material forming the first and second electrode layers is selected. Accordingly, desired electrical characteristics can be reliably obtained, and the reliability of electrical connection between the first and second external electrodes and the electrodes can be improved.
In particular, an electrode material that can make ohmic contact with the thermistor body is used as the first electrode layer, and the second electrode layer is made of an electrode material having better solderability than the first electrode layer. In this case, the thermistor characteristics can be reliably taken out, and a thermistor or the like having excellent electrical connection reliability can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)は、本発明の一実施例に従っ
て製造された積層型セラミック電子部品としての積層サ
ーミスタを示す斜視図及び図1(a)のE−E線に沿う
断面図。
1A and 1B are a perspective view showing a multilayer thermistor as a multilayer ceramic electronic component manufactured according to an embodiment of the present invention, and a cross section taken along line EE in FIG. 1A. FIG.

【図2】本発明の一実施例において用意されたマザーの
セラミックグリーンシートを示す斜視図。
FIG. 2 is a perspective view showing a mother ceramic green sheet prepared in one embodiment of the present invention.

【図3】本発明の一実施例において用意されたマザーの
セラミック基板を示す斜視図。
FIG. 3 is a perspective view showing a mother ceramic substrate prepared in one embodiment of the present invention.

【図4】(a)及び(b)は、マザーのセラミック基板
に電極を形成した状態を示す斜視図及び図4(a)中の
C−C線に沿う断面図。
FIGS. 4A and 4B are a perspective view showing a state in which electrodes are formed on a mother ceramic substrate and a cross-sectional view taken along line CC in FIG. 4A.

【図5】(a)及び(b)は、マザーの積層体を示す斜
視図及び図5(a)におけるD−Dに沿う部分切欠断面
図。
5 (a) and 5 (b) are a perspective view showing a mother laminate and a partially cutaway sectional view along DD in FIG. 5 (a).

【図6】マザーの積層体に第1,第2の外部電極を形成
した状態を示す斜視図。
FIG. 6 is a perspective view showing a state in which first and second external electrodes are formed on a mother laminate.

【図7】マザーの積層体を分割することにより得られた
積層体を示す斜視図。
FIG. 7 is a perspective view showing a laminate obtained by dividing the mother laminate.

【図8】図7に示した積層体の側面と平行な方向の断面
を示す部分切欠断面図。
8 is a partially cutaway cross-sectional view showing a cross section in a direction parallel to a side surface of the multilayer body shown in FIG.

【図9】(a)及び(b)は、それぞれ、マザーのセラ
ミック基板に形成される電極形状の変形例を示す各断面
図。
FIGS. 9A and 9B are cross-sectional views each showing a modification of the shape of an electrode formed on a mother ceramic substrate.

【図10】(a)及び(b)は、従来の製造方法により
得られた積層型セラミック電子部品の一例を示す斜視図
及び(a)中のB−B線に沿う部分切欠拡大断面図。
10A and 10B are a perspective view showing an example of a multilayer ceramic electronic component obtained by a conventional manufacturing method, and a partially cutaway enlarged cross-sectional view along line BB in FIG. 10A.

【符号の説明】[Explanation of symbols]

2…マザーのセラミック基板 2a…上面 2b…下面 2c,2d…第1,第2の端面 3,4…電極 5…マザーの積層体 6…絶縁性材料層 7,8…絶縁層 9,10…第1,第2の外部電極 9A,10A…第1,第2の外部電極 11…積層体 11a,11b…側面 11c,11d…第1,第2の端面 11e…上面 11f…下面 12,13…絶縁膜 Reference numeral 2: Mother ceramic substrate 2a: Upper surface 2b: Lower surface 2c, 2d: First and second end surfaces 3, 4: Electrodes 5: Mother laminate 6: Insulating material layer 7, 8, ... Insulating layer 9, 10 ... 1st, 2nd external electrode 9A, 10A ... 1st, 2nd external electrode 11 ... laminated body 11a, 11b ... side surface 11c, 11d ... 1st, 2nd end surface 11e ... upper surface 11f ... lower surface 12, 13, ... Insulating film

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 複数のセラミック電子部品素子が絶縁性
材料層を介して積層されている構造を有する貼り合わせ
型の積層型セラミック電子部品の製造方法であって、 対向し合う第1,第2の端部を有する矩形板状のセラミ
ック素体と、第1,第2の端部にそれぞれ引き出された
複数の電極とを有する複数枚のマザーのセラミック基板
を用意する工程と、 複数枚のマザーのセラミック基板を絶縁性材料層を介し
て積層し、マザーの積層体を得る工程と、 マザーの積層体の第1,第2の端面をそれぞれ覆うよう
に、第1,第2の外部電極を形成する外部電極形成工程
と、 外部電極形成工程後に、前記マザーの積層体を個々の積
層型セラミック電子部品単位に分割する分割工程と、 前記分割工程により得られた個々の積層型セラミック電
子部品の分割により露出されている側面を被覆するよう
に絶縁膜を形成する工程とを備えることを特徴とする、
積層型セラミック電子部品の製造方法。
1. A method of manufacturing a laminated type multilayer ceramic electronic component having a structure in which a plurality of ceramic electronic component elements are laminated via an insulating material layer, comprising: Providing a plurality of mother ceramic substrates each having a rectangular plate-shaped ceramic body having an end portion, and a plurality of electrodes drawn out from the first and second ends, respectively; Laminating the ceramic substrates through an insulating material layer to obtain a mother laminate, and forming the first and second external electrodes so as to cover the first and second end surfaces of the mother laminate, respectively. Forming an external electrode, and after the external electrode forming step, a dividing step of dividing the mother laminate into individual laminated ceramic electronic component units; and a step of dividing the individual laminated ceramic electronic component obtained by the dividing step. Characterized in that it comprises a step of forming an insulating film so as to cover the side surface which is exposed by the split,
A method for manufacturing a multilayer ceramic electronic component.
【請求項2】 分割工程における分割を誘導するための
ブレイク溝が前記マザーのセラミック基板に形成されて
いる、請求項1に記載の積層型セラミック電子部品の製
造方法。
2. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein a break groove for inducing division in the division step is formed in the ceramic substrate of the mother.
【請求項3】 前記マザーのセラミック基板に形成され
ている電極が、セラミック素体表面に形成された第1の
電極層と、第1の電極層上に形成された第2の電極層と
を有する、請求項1または2に記載の積層型セラミック
電子部品の製造方法。
3. An electrode formed on a ceramic substrate of the mother comprises: a first electrode layer formed on a surface of a ceramic body; and a second electrode layer formed on the first electrode layer. The method for manufacturing a multilayer ceramic electronic component according to claim 1, further comprising:
【請求項4】 前記第1の電極層が、セラミック素体に
オーミック接触する電極材料により構成されており、第
2の電極層が、第1の電極層よりも半田付性に優れた電
極材料により構成されている、請求項3に記載の積層型
セラミック電子部品の製造方法。
4. The electrode material according to claim 1, wherein the first electrode layer is made of an electrode material that makes ohmic contact with the ceramic body, and the second electrode layer is more excellent in solderability than the first electrode layer. The method for manufacturing a multilayer ceramic electronic component according to claim 3, wherein:
【請求項5】 複数のマザーのセラミック基板の電極間
が電気的に接続されるように前記第1,第2の外部電極
が形成される、請求項1〜4のいずれかに記載の積層型
セラミック電子部品の製造方法。
5. The multilayer type according to claim 1, wherein said first and second external electrodes are formed so that electrodes of a plurality of mother ceramic substrates are electrically connected to each other. Manufacturing method of ceramic electronic components.
【請求項6】 前記マザーのセラミック基板が抵抗性セ
ラミックスにより構成されており、それによって積層型
セラミック抵抗素子が得られる、請求項1〜5のいずれ
かに記載の積層型セラミック電子部品の製造方法。
6. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the ceramic substrate of the mother is made of resistive ceramic, whereby a multilayer ceramic resistance element is obtained. .
【請求項7】 前記抵抗性材料が正または負の抵抗温度
特性を有する半導体セラミックスであり、それによって
積層型サーミスタが提供される、請求項6に記載の積層
型セラミック電子部品の製造方法。
7. The method for manufacturing a multilayer ceramic electronic component according to claim 6, wherein the resistive material is a semiconductor ceramic having a positive or negative resistance temperature characteristic, thereby providing a multilayer thermistor.
【請求項8】 矩形板状の複数のセラミック電子部品素
子が絶縁性材料層を介して積層されており、第1,第2
の端面にセラミック電子部品素子の電極が引き出されて
いる積層体と、 前記積層体の第1または第2の端面を覆い、上面及び下
面には至っているが、側面には至らないように形成され
ている第1,第2の外部電極と、 前記積層体の側面を被覆している絶縁膜とを備えること
を特徴とする積層型セラミック電子部品。
8. A plurality of rectangular plate-shaped ceramic electronic component elements are stacked via an insulating material layer, and the first and second ceramic electronic component elements are stacked.
A laminate in which the electrodes of the ceramic electronic component element are drawn out from the end face of the laminate; and a first or second end face of the laminate, which is formed so as to reach the upper and lower faces but not to the side faces. A multilayer ceramic electronic component, comprising: first and second external electrodes; and an insulating film covering a side surface of the multilayer body.
【請求項9】 前記セラミック電子部品素子の電極が、
セラミック表面に形成されている第1の電極層と、第1
の電極層上に形成された第2の電極層とを備える、請求
項8に記載の積層型セラミック電子部品。
9. The electrode of the ceramic electronic component element,
A first electrode layer formed on the ceramic surface;
The multilayer ceramic electronic component according to claim 8, further comprising: a second electrode layer formed on said electrode layer.
【請求項10】 前記第1の電極層が、セラミックにオ
ーミック接触する電極材料からなり、第2の電極層が、
第1の電極層よりも半田付性に優れた電極材料からな
る、請求項9に記載の積層型セラミック電子部品。
10. The first electrode layer is made of an electrode material that is in ohmic contact with ceramic, and the second electrode layer is
The multilayer ceramic electronic component according to claim 9, wherein the multilayer ceramic electronic component is made of an electrode material having better solderability than the first electrode layer.
【請求項11】 前記セラミック電子部品素子が、抵抗
素子である、請求項8〜10のいずれかに記載の積層型
セラミック電子部品。
11. The multilayer ceramic electronic component according to claim 8, wherein said ceramic electronic component element is a resistance element.
【請求項12】 前記抵抗素子が、正または負の抵抗温
度特性を有する、サーミスタ素子である、請求項11に
記載の積層型セラミック電子部品。
12. The multilayer ceramic electronic component according to claim 11, wherein the resistance element is a thermistor element having a positive or negative resistance temperature characteristic.
JP2000335553A 2000-11-02 2000-11-02 Laminated ceramic electronic component and method of manufacturing the same Pending JP2002141202A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000335553A JP2002141202A (en) 2000-11-02 2000-11-02 Laminated ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000335553A JP2002141202A (en) 2000-11-02 2000-11-02 Laminated ceramic electronic component and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002141202A true JP2002141202A (en) 2002-05-17

Family

ID=18811276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000335553A Pending JP2002141202A (en) 2000-11-02 2000-11-02 Laminated ceramic electronic component and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002141202A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161503A (en) * 1993-12-02 1995-06-23 Komatsu Ltd Chip thermister
JPH10116707A (en) * 1996-10-14 1998-05-06 Mitsubishi Materials Corp Chip type thermistor and its manufacturing method
JPH11224806A (en) * 1997-10-24 1999-08-17 Murata Mfg Co Ltd Thermistor, method for correcting its resistance value, and its manufacture
JP2000068109A (en) * 1998-08-21 2000-03-03 Ishizuka Electronics Corp Chip-type thermistor and producing method thereof
JP2000156306A (en) * 1998-11-19 2000-06-06 Murata Mfg Co Ltd Manufacture of chip thermistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161503A (en) * 1993-12-02 1995-06-23 Komatsu Ltd Chip thermister
JPH10116707A (en) * 1996-10-14 1998-05-06 Mitsubishi Materials Corp Chip type thermistor and its manufacturing method
JPH11224806A (en) * 1997-10-24 1999-08-17 Murata Mfg Co Ltd Thermistor, method for correcting its resistance value, and its manufacture
JP2000068109A (en) * 1998-08-21 2000-03-03 Ishizuka Electronics Corp Chip-type thermistor and producing method thereof
JP2000156306A (en) * 1998-11-19 2000-06-06 Murata Mfg Co Ltd Manufacture of chip thermistor

Similar Documents

Publication Publication Date Title
JP4905498B2 (en) Multilayer ceramic electronic components
TW432401B (en) Method of producing thermistor chips
JP2012044151A (en) Electronic component
JPH09129476A (en) Ceramic electronic part
JPH11340089A (en) Manufacture of multilayer ceramic electronic component multilayer ceramic electronic component
JP2000124007A (en) Chip thermistor and method of producing the same
JP7283221B2 (en) Electronic component manufacturing method
JP2000340448A (en) Laminated ceramic capacitor
JP2002141202A (en) Laminated ceramic electronic component and method of manufacturing the same
JP2000106322A (en) Laminated ceramic capacitor
JPH1140460A (en) Laminate ceramic electronic component
JP2005019921A (en) Method for forming external electrode, and electronic component
JPH11340085A (en) Laminated ceramic capacitor
JP4067923B2 (en) Manufacturing method of chip resistor
JPH08306576A (en) Electronic part and its manufacture
JP4023133B2 (en) Multilayer ceramic capacitor and capacity adjustment method thereof
JP2005108865A (en) Chip resistor and manufacturing method thereof
JPH08255704A (en) Chip thermistor and its manufacturing method
JP2000124008A (en) Composite chip thermistor electronic component and its manufacture
JPH0945830A (en) Chip electronic component
JP2000082607A (en) Chip-type thermistor and its manufacture
JP3979121B2 (en) Manufacturing method of electronic parts
JP4660922B2 (en) Thermistor and manufacturing method thereof
JPH08321406A (en) Multilayer composite element and its production
JP2001015377A (en) Manufacture of electronic component and the electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101207