JP3631008B2 - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP3631008B2 JP3631008B2 JP28155198A JP28155198A JP3631008B2 JP 3631008 B2 JP3631008 B2 JP 3631008B2 JP 28155198 A JP28155198 A JP 28155198A JP 28155198 A JP28155198 A JP 28155198A JP 3631008 B2 JP3631008 B2 JP 3631008B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- frequency
- control circuit
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、入力端子に印加される電圧により出力の発振周波数が変化する電圧制御発振器に関し、特に集積回路内部に組み込まれることを考慮した電圧制御発振器に関する。
近年、集積回路においては、高集積化と同時に高速な動作が要求されている。そのため、集積回路では、外部から入力される基準信号を内部で整数倍した高速な信号を生成し、更にその信号と前記基準信号との位相の同期をとることにより、内部動作の高速化を図っている。しかしながら、今後、より高速な動作に安定的に対応していくためには、内部で使用されている発振器の製造誤差を減少させ、性能を向上させる必要がある。
【０００２】
【従来の技術】
以下、従来の電圧制御発振器について説明する。
図１は、従来の電圧制御発振器の構成例を示す。
従来の電圧制御発振器は、図１に示すように、入力端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路１０１、出力信号を発振させるための回路を構成するインバータ１０２〜１０４、電圧制御回路１０１の出力電位に応じて抵抗値が変化するトランスファーゲート１０５〜１０７、所定の固定抵抗値を有するトランスファーゲート１０８〜１１０を含む。この電圧制御発振器は、３個のインバータとトランスファーゲート１０５〜１０７を交互に直列に接続し、更にトランスファーゲート１０５〜１０７に対して、トランスファーゲート１０８〜１１０をそれぞれ並列に接続したリングオシレータの構成になっている。
【０００３】
上記のように構成される従来の電圧制御発振器は、奇数個のインバータ（図示のインバータ１０２、１０３、１０４に相当）でリングオシレータを形成することにより、当該リング上の任意の１点（図示の出力端子に相当）から所定の周波数に発振した信号を取り出すことができる。
この時、従来の電圧制御発振器は、電圧制御回路１０１の入力端子への入力電圧を調整することで、出力信号の発振周波数を変化させることができる。例えば、トランスファーゲート１０５〜１０７は、電圧制御回路１０１からの電位が高くなると抵抗値が小さくなり、電位が低くなると抵抗値が大きくなる特性を持つ。そのため、トランスファーゲート１０５〜１０７の抵抗値が大きくなるように電圧制御回路１０１の入力端子の電圧を低くすると、トランスファーゲート１０５〜１０７に電流が流れずらくなり、発振周波数が低くなる。逆にトランスファーゲート１０５〜１０７の抵抗値が小さくなるように電圧制御回路１０１の入力端子の電圧を高くすると、発振周波数が高くなる。尚、従来の電圧制御発振器では、入力端子の電圧が０Ｖの場合でも、出力信号の発振が継続するように制御されている。即ち、電圧制御回路１０１からの電圧の供給が停止され、抵抗値が無限大となり、トランスファーゲート１０５〜１０７上を電流が流れない場合でも、固定電源により駆動されているトランスファーゲート１０８〜１１０を経由して電流が流れることにより発振が継続される。
【０００４】
図２は、図１に示す従来の電圧制御発振器の電気的特性を示す。
図示のように、従来の電圧制御発振器にて得られる電気的特性の範囲は、図示の斜線部となる。
例えば、発振した出力信号を図２の点線に示す周波数範囲で使用する場合、電圧制御発振器は、入力端子の電圧値が最小（０Ｖ）の時に出力される信号の周波数が使用する周波数範囲の最低周波数より低く、且つ入力端子の電圧値が最大の時に出力される信号の周波数が使用する周波数範囲の最高周波数より高ければ、発振器としての仕様を満たしていることになる。従って、図２の電気的特性を有する電圧制御発振器は、使用する周波数範囲が図２の点線に示す範囲であれば、仕様を満たしていることになる。
【０００５】
図２に示す電気的特性を有する電圧制御発振器では、例えば、傾きが最大の場合、入力電圧が範囲ａ内のときに前記周波数範囲（点線内）の信号を得ることができる。一方、傾きが最小の場合、入力電圧が範囲ｂ内のときに前記周波数範囲（点線内）の信号を得ることができる。このように、図２に示す電気的特性を有する電圧制御発振器であれば、前記使用する周波数範囲（点線内）の出力信号を得ることができる。
【０００６】
また、上記図１に示す従来の電圧制御発振器において、その性能は、図２の電気的特性に示すように、入力電圧の変化の割合に対する発振周波数の変化の割合によって表すことができる。例えば、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、入力電圧による微調整が可能となり、電圧制御発振器の性能が高い。従って、図２においては、傾き最小時の特性を有する電圧制御発振器が最も高性能といえる。
【０００７】
【発明が解決しようとする課題】
従来の電圧制御発振器では、使用するトランスファーゲート（図１のトランスファーゲート１０５〜１０７に相当）の抵抗値に、製造変動による誤差が発生する。例えば、入力端子にある電圧を印加した場合、出力される信号の発振周波数は、図２に示すような範囲で出力されることになる。更に、ある特定の入力電圧において、出力される信号の周波数範囲は、図２のとおり、入力電圧が高くなるほど広くなる傾向にある。これは、抵抗値が小さく成る程、製造変動による誤差が大きくなるトランスファーゲートの特性である。
【０００８】
そのため、従来の電圧制御発振器では、入力可能な電圧範囲内において、製造変動を考慮した電気的特性が得られなければならない。即ち、製造変動による出力信号の発振周波数の変化量を考慮すると、本来使用しない周波数でも出力信号が発振するように設計しなければならなかった。このように、従来の電圧制御発振器では、上記製造変動による抵抗値の誤差が電気的特性を劣化させる要因となっている。
【０００９】
また、例えば、出力信号を図２の点線に示す周波数範囲で使用する場合、ある電圧制御発振器では、入力電圧範囲ａで所望の発振周波数の出力信号が得られ、他の電圧制御発振器では、入力電圧範囲ｂで所望の発振周波数の出力信号が得られるという可能性がある。電圧制御発振器においては、先に説明した通り、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、入力電圧による微調整が可能となり、性能が高い。従って、この場合、後者の電圧制御発振器の方が性能が高いことになる。
【００１０】
このように、従来は、同一仕様の電圧制御発振器であるにもかかわらず、性能面で大きな差が発生している。更に同一仕様の電圧制御発振器であるにもかかわらず、入力電圧範囲（ａとｂ）が全く違うという問題が発生する。
そこで、本発明は、電気的特性を調整可能とすることにより製造変動による電気的特性の劣化（ばらつき）を吸収し、常に一定の最適な電気的特性を実現する電圧制御発振器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
そこで、上記課題を解決するため、入力端子に印加される電圧により出力の発振周波数が変化する電圧制御発振器において、本発明の電圧制御発振器は、請求項１に記載のように、前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための制御端子（後述する実施例の制御端子に相当）と、リング状に配置された奇数個のインバータ回路と、前記入力端子への印加電圧により制御され、該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、前記制御端子への印加電圧により制御され、該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路とを有し、前記制御端子の電圧値を調整することによって前記入力端子に最小電圧値を印加したときに前記出力の発振周波数を使用する発振周波数範囲の最低値より低くさせ、かつ、前記入力端子に最大電圧値を印加したときに前記出力の発振周波数を使用する発振周波数範囲の最高値より高くさせることを特徴とする。ここでは、電気的特性を調整可能とするための具体的な構成及び方法を規定する。
【００１２】
本発明の電圧制御発振器に設けられた上記制御端子は、使用を希望する発振周波数に応じて、出力可能な発振周波数の範囲を決定するためのものであり、例えば、製造変動により、完成した電圧制御発振器にて所望の発振周波数が得られなかった場合、制御端子の電圧値を調整することにより該発振器の電気的特性を変化させることを可能とする。即ち、所望の発振周波数が得られるように、外部から制御端子の電圧値を調整し、出力可能な発振周波数の範囲を変化させることを可能とする。
【００１４】
本発明の電圧制御発振器では、上記第１の周波数制御回路の抵抗値に、製造変動が発生する。そのため、仮に第２の周波数制御回路がないものと仮定し、入力端子にある特定の入力電圧を印加すると、出力される信号の発振周波数は、例えば、図２に示すような範囲になる。即ち、ある特定の入力電圧に対する出力信号の発振周波数に、製造変動による範囲が発生してしまう。そこで、本発明の電圧制御発振器では、第１の周波数制御回路の各々と並列に第２の周波数制御回路を設け、使用を希望する周波数範囲でのみ発振するように制御端子に電圧を印加する。即ち、制御端子の電圧値を調整することにより製造変動による電気的特性の劣化が吸収され、ある特定の入力電圧に対する出力信号の発振周波数が常に一定の周波数となる。
【００１５】
従って、本発明では、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。即ち、特定の入力電圧に対する出力信号の発振周波数を、外部から常に一定の周波数に調整することができ、電圧制御発振器間において性能面で差が発生しない。
また、請求項２の発明において、入力端子に印加される電圧により、出力の発振周波数が変化する電圧制御発振器において、前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための制御端子と、リング状に配置された奇数個のインバータ回路と、前記入力端子への印加電圧が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大する該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、前記制御端子への印加電圧が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大する該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路とを有し、該制御端子の電圧値を調整することにより電気的特性を変化させ、使用する発振周波数範囲を任意に設定することを特徴とする。ここでは、第１及び第２の周波数制御回路の電気的特性を規定する。
【００１６】
また、請求項３の発明において、請求項１または２記載の電圧制御発振器は、製造変動により前記第１の周波数制御回路の抵抗値が設計値より大きい場合でも、前記制御端子の電圧値を調整し、前記第２の周波数制御回路の抵抗値を変化させることにより、第１の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、電気的特性のばらつきを吸収することを特徴とする。ここでは、発振周波数を上げるための方法を規定する。
また、請求項４の発明において、請求項１乃至３いずれか一項記載の電圧制御発振器は、前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする。ここでは、周波数制御回路の具体的回路例を規定する。
【００１９】
また、請求項４の発明において、請求項１乃至３いずれか一項記載の電圧制御発振器は、前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする。ここでは、周波数制御回路の具体的回路例を規定する。
更に、上記課題を解決するための他の構成として、本発明の電圧制御発振器は、請求項５に記載のように、入力端子に印加される電圧により出力の発振周波数が変化する電圧制御発振器において、前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための第１の制御端子、及び第２の制御端子（後述する実施例の制御端子ａとｂに相当）と、リング状に配置された奇数個のインバータ回路と、前記入力端子への印加電圧により制御され、該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、前記第１の制御端子への印加電圧により制御され、該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路と、前記第２の制御端子への印加電圧により制御され、該第１の周波数制御回路に直列に接続された少なくとも１つの第３の周波数制御回路とを有し、該第１及び第２の制御端子の電圧値を個別に調整することにより電気的特性を変化させ、使用する発振周波数範囲を任意に設定することを特徴とする。ここでは、電気的特性を調整可能とするための具体的な構成及び方法を規定する。
【００２０】
本発明の電圧制御発振器に設けられた上記第１及び第２の制御端子は、使用を希望する発振周波数に応じて、出力可能な発振周波数の範囲を決定するためのものであり、例えば、製造変動により、完成した電圧制御発振器にて所望の発振周波数が得られなかった場合、第１及び第２の制御端子の電圧値を個別に調整することにより該発振器の電気的特性を変化させることを可能とする。即ち、所望の発振周波数が得られるように、外部から第１及び第２の制御端子の電圧値を調整し、出力可能な発振周波数の範囲を変化させることを可能とする。本発明の電圧制御発振器は、請求項１記載の電圧制御発振器よりも更に精度良く、出力可能な発振周波数の範囲を変化させることが可能である。
【００２２】
また、請求項６の発明において、請求項５記載の電圧制御発振器の前記第１、第２及び第３の周波数制御回路は、各端子の電圧値が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大することを特徴とする。ここでは、第１、第２、及び第３の周波数制御回路の電気的特性を規定する。
また、請求項７の発明において、請求項５または６記載の電圧制御発振器は、製造変動により前記第１の周波数制御回路の抵抗値が設計値より大きい場合でも、前記第１の制御端子の電圧値を調整し、前記第２の周波数制御回路の抵抗値を変化させることにより、第１及び第３の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、電気的特性のばらつきを吸収することを特徴とする。ここでは、発振周波数を上げるための方法を規定する。
【００２３】
また、請求項８の発明において、請求項５乃至７いずれか一項記載の電圧制御発振器は、製造変動により前記第１の周波数制御回路の抵抗値が設計値より小さい場合でも、前記第２の制御端子の電圧値を調整し、前記第３の周波数制御回路の抵抗値を変化させることにより、第１及び第２の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、電気的特性のばらつきを吸収することを特徴とする。ここでは、発振周波数を下げるための方法を規定する。
【００２４】
また、請求項９の発明において、請求項５乃至８いずれか一項記載の電圧制御発振器は、前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする。ここでは、周波数制御回路の具体的回路例を規定する。
また、請求項１０の発明において、請求項１乃至９いずれか一項記載の電圧制御発振器は、集積回路内に内蔵可能とすることを特徴とする。ここでは、電圧制御発振器の利用方法の具体例を規定する。
【００２５】
【発明の実施の形態】
以下、本発明の電圧制御発振器の実施例を図面に基づいて説明する。
図３は、第１の実施例の具体的構成を示す。
本実施例の電圧制御発振器は、図３に示すように、入力端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路１、出力信号を発振させるための回路を構成するインバータ２〜４、電圧制御回路１の出力電位に応じて抵抗値が変化するトランスファーゲート５〜７、制御端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路１１、電圧制御回路１１の出力電位に応じて抵抗値が変化するトランスファーゲート８〜１０を含み、入力端子の電圧値を調整することにより出力の発振周波数を変化させることができ、制御端子の電圧値を調整することにより電気的特性を変化させることができ、使用する発振周波数に応じた発振周波数範囲を任意に設定することができる。尚、ここでいう電気的特性とは、入力端子への入力電圧と出力の発振周波数との関係を表す。
【００２６】
この電圧制御発振器は、３個のインバータ２〜４とトランスファーゲート５〜７を交互に直列に接続し、更にトランスファーゲート５〜７に対して、トランスファーゲート８〜１０をそれぞれ並列に接続したリングオシレータの構成になっている。尚、本実施例では、説明の便宜上３個のインバータ２〜４を使用して出力信号を発振させているが、インバータの個数はこれに限らず、奇数個であればリングオシレータを構成できる。また、本実施例では、３個のインバータ２〜４とトランスファーゲート５〜７を交互に直列に接続しているが、このトランスファーゲートについても個数はこれに限らず、例えば、出力の発振周波数を調整可能な電圧制御発振器を構成するためには、少なくとも１つあれば良い。
【００２７】
上記のように構成される本実施例の電圧制御発振器は、基本的な動作として、奇数個のインバータ（図示のインバータ２、３、４に相当）でリングオシレータを形成することにより、当該リング上の任意の１点（図示の出力端子に相当）から所定の周波数に発振した信号を取り出すことができる。更に、電圧制御回路１の入力端子への入力電圧を調整することで、出力信号の発振周波数を変化させることができる。例えば、トランスファーゲート５〜７は、電圧制御回路１からの電位が高くなると抵抗値が小さくなり、電位が低くなると抵抗値が大きくなる特性を持つ。そのため、トランスファーゲート５〜７の抵抗値が大きくなるように電圧制御回路１の入力端子の電圧を低くすると、トランスファーゲート５〜７に電流が流れずらくなり、発振周波数が低くなる。逆にトランスファーゲート５〜７の抵抗値が小さくなるように電圧制御回路１の入力端子の電圧を高くすると、発振周波数が高くなる。
【００２８】
また、本実施例の電圧制御発振器は、トランスファーゲート５〜７の各々と並列にトランスファーゲート８〜１０が設けられており、制御端子に電圧を印加することにより、使用を希望する周波数範囲でのみ発振するように、電気的特性を変化させることができる。尚、トランスファーゲート８〜１０はトランスファーゲート５〜７と同様の特性を持つ。
【００２９】
例えば、図３に示すような電圧制御発振器では、一般的に上記トランスファーゲート５〜７の抵抗値に、製造変動が発生する。そのため、制御端子に電圧を印加しない状態（０Ｖ）で、入力端子にある特定の入力電圧を印加すると、出力される信号の発振周波数は、ある一定の範囲内で得られることになる。即ち、入力端子への入力電圧と出力信号の発振周波数の関係を表す電気的特性が、例えば、図２に示すようなある一定の範囲をもち、製造時において、各電圧制御発振器間に特性のばらつき（電気的特性の劣化）が発生する。
【００３０】
この時、電圧制御回路１１の制御端子の電圧の調整することで、トランスファーゲート８〜１０とトランスファーゲート５〜７との合成抵抗値を変化させ、電気的特性を変化させる。このように、本実施例の電圧制御発振器では、制御端子への電圧を変化させることにより、特定の入力電圧に対する合成抵抗を常にある一定の抵抗値になるように設定し、発振器単位の電気的特性のばらつきを吸収している。
【００３１】
図４は、図３に示す本実施例における電圧制御発振器の電気的特性の一例を示す。ここで、図４を用いて、各電圧制御発振器間の製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現するための方法を具体的に説明する。
例えば、製造時、ある１つの電圧制御発振器（図３に示す電圧制御発振器）は、制御端子に電圧を印加しない状態（０Ｖ）において、図４の▲１▼に示すような電気的特性が得られ（以後、電圧制御発振器▲１▼と呼ぶ）、他のもう１つの電圧制御発振器（図３に示す電圧制御発振器）は、同様の状態において、図４の▲２▼に示すような電気的特性が得られたとする（以後、電圧制御発振器▲２▼と呼ぶ）。
【００３２】
発振した出力信号を図４の点線に示す周波数範囲で使用する場合、電圧制御発振器としては、入力端子の電圧値が最小（０Ｖ）の時に出力される信号の周波数が使用する周波数範囲の最低周波数より低く、且つ入力端子の電圧値が最大の時に出力される信号の周波数が使用する周波数範囲の最高周波数より高ければ、仕様を満たしていることになる。従って、図４に示す電気的特性を有する電圧制御発振器▲１▼及び▲２▼は、両方共仕様を満たしていることになる。
【００３３】
また、図４に示すとおり、電圧制御発振器▲１▼は、入力電圧が範囲ａ内のときに前記使用する周波数の出力信号を得ることができ、もう一方の電圧制御発振器▲２▼は、入力電圧が範囲ｂ内のときに前記使用する周波数の出力信号を得ることができる。
しかしながら、電圧制御発振器は、従来と同様、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、性能が高いことから、図４においては、電圧制御発振器▲２▼の方が電圧制御発振器▲１▼よりも高性能といえ、性能面でばらつきがある。この場合、電圧制御発振器▲１▼では、入力端子の電圧を下げていくと、製造変動によりトランスファーゲート５〜７の抵抗値が充分大きくなり過ぎ（即ち、電流が流れずらくなり）ていることが要因して、電圧制御発振器▲２▼よりも出力信号の発振周波数が低くなっている。
【００３４】
そこで、電圧制御発振器▲１▼は、電圧制御回路１１の制御端子に電圧を印加し、トランスファーゲート８〜１０の抵抗値の変化させ、トランスファーゲート５〜７との合成抵抗値を下げることで（即ち、電流を流れやすくすることで）、電圧制御発振器の電気的特性を調整する（図４参照）。これにより、電圧制御発振器▲１▼は、電圧制御発振器▲２▼と同様の電気的特性を得ることができる。
【００３５】
このように、本実施例の電圧制御発振器では、制御端子の電圧値を調整することにより製造変動による電気的特性の劣化（ばらつき）が吸収でき、常に一定の最適な電気的特性を実現することができる。従って、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。尚、本実施例の電圧制御発振器では、入力端子の電圧が０Ｖの場合でも、出力信号の発振が継続するように制御する。即ち、電圧制御回路１からの電圧の供給が停止され、抵抗値が無限大となり、トランスファーゲート５〜７上を電流が流れない場合でも、予め制御端子に所定の電圧を供給しておくことにより、トランスファーゲート８〜１０を経由して電流が流れるようにしておく。
【００３６】
図５は、第２の実施例の具体的構成を示す。尚、第２の実施例において、第１の実施例と同様の構成及び機能については、同様の符号を付して説明を省略する。
本実施例の電圧制御発振器は、図５に示すように、電圧制御回路１、インバータ２〜４、トランスファーゲート５〜７、制御端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路２１、電圧制御回路２１の出力電位に応じて抵抗値が変化するトランスファーゲート２２〜２４を含み、入力端子の電圧値を調整することにより出力の発振周波数を変化させることができ、制御端子の電圧値を調整することにより電気的特性を変化させることができ、使用する発振周波数に応じた発振周波数範囲を任意に設定することができる。
【００３７】
この電圧制御発振器は、３個のインバータ２〜４とトランスファーゲート５〜７とトランスファーゲート２２〜２４を順（図５参照）に直列に接続したリングオシレータの構成になっている。尚、本実施例では、説明の便宜上３個のインバータ２〜４を使用して出力信号を発振させているが、インバータの個数はこれに限らず、奇数個であればリングオシレータを構成できる。また、本実施例では、３個のインバータ２〜４とトランスファーゲート５〜７とトランスファーゲート２２〜２４を直列に接続しているが、これらのトランスファーゲート（５〜７と２２〜２４）についても３個づつに限らず、例えば、出力の発振周波数を調整可能な電圧制御発振器を構成するためには、少なくとも１つづつあれば良い。
【００３８】
次に、上記のように構成される本実施例の電圧制御発振器の動作に付いて説明する。尚、第２の実施例の動作において、第１の実施例と同様の動作ついては、簡単のため説明を省略する。
本実施例の電圧制御発振器は、トランスファーゲート５〜７の各々と直列にトランスファーゲート２２〜２４が設けられており、制御端子に電圧を印加することにより、使用を希望する周波数範囲でのみ発振するように、電気的特性を変化させることができる。尚、トランスファーゲート２２〜２４はトランスファーゲート５〜７と同様の特性を持つ。
【００３９】
例えば、図５に示すような電圧制御発振器では、第１の実施例と同様に、上記トランスファーゲート５〜７の抵抗値に、製造変動が発生する。そのため、制御端子に電圧を印加しない状態（０Ｖ）で、入力端子にある特定の入力電圧を印加すると、出力される信号の発振周波数は、ある一定の範囲内で得られることになる。即ち、入力端子への入力電圧と出力信号の発振周波数の関係を表す電気的特性が、例えば、図２に示すようなある一定の範囲をもち、製造時において、各電圧制御発振器間に特性のばらつき（電気的特性の劣化）が発生する。
【００４０】
この時、電圧制御回路２１の制御端子の電圧の調整することで、トランスファーゲート２２〜２４とトランスファーゲート５〜７との合成抵抗値を変化させ、電気的特性を変化させる。このように、本実施例の電圧制御発振器では、制御端子への電圧を変化させることにより、特定の入力電圧に対する合成抵抗を常にある一定の抵抗値になるように設定し、発振器単位の電気的特性のばらつきを吸収している。
【００４１】
図６は、図５に示す本実施例における電圧制御発振器の電気的特性の一例を示す。ここで、図６を用いて、各電圧制御発振器間の製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現するための方法を具体的に説明する。
例えば、製造時、ある１つの電圧制御発振器（図５に示す電圧制御発振器）は、制御端子に電圧を印加しない状態（０Ｖ）において、図６の▲３▼に示すような電気的特性が得られ（以後、電圧制御発振器▲３▼と呼ぶ）、他のもう１つの電圧制御発振器（図５に示す電圧制御発振器）は、同様の状態において、図６の▲４▼に示すような電気的特性が得られたとする（以後、電圧制御発振器▲４▼と呼ぶ）。
【００４２】
例えば、発振した出力信号を図６の点線に示す周波数範囲で使用する場合、電圧制御発振器▲３▼及び▲４▼は、第１の実施例と同様の理由から、両方共、電圧制御発振器としての仕様を満たしている。また、図６に示すとおり、電圧制御発振器▲３▼は、入力電圧が範囲ａ内のときに前記使用する周波数の出力信号を得ることができ、もう一方の電圧制御発振器▲４▼は、入力電圧が範囲ｂ内のときに前記使用する周波数の出力信号を得ることができる。
【００４３】
しかしながら、電圧制御発振器は、従来と同様、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、性能が高いことから、図６においては、電圧制御発振器▲４▼の方が電圧制御発振器▲３▼よりも高性能といえ、性能面でばらつきがある。この場合、電圧制御発振器▲３▼では、入力端子の電圧を上げていくに従って、製造変動によりトランスファーゲート５〜７の抵抗値が充分小さくなり過ぎ（即ち、電流が流れ過ぎ）ていることが要因して、前記使用する周波数範囲から大きくずれて、電圧制御発振器▲４▼よりも出力信号の発振周波数が高くなっている。
【００４４】
そこで、電圧制御発振器▲３▼は、電圧制御回路２１の制御端子に電圧を印加し、トランスファーゲート２２〜２４の抵抗値の変化させ、トランスファーゲート５〜７との合成抵抗値を上げることで（即ち、電流を流れにくくすることで）、電圧制御発振器の電気的特性を調整する（図６参照）。これにより、電圧制御発振器▲３▼は、電圧制御発振器▲４▼と同様の電気的特性を得ることができる。
【００４５】
このように、本実施例の電圧制御発振器では、制御端子の電圧値を調整することにより製造変動による電気的特性の劣化が吸収でき、常に一定の最適な電気的特性を実現することができる。従って、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。
図７は、第３の実施例の具体的構成を示す。尚、第３の実施例において、第１の実施例及び第２の実施例と同様の構成及び機能については、同様の符号を付して説明を省略する。
【００４６】
本実施例の電圧制御発振器は、図７に示すように、電圧制御回路１、インバータ２〜４、トランスファーゲート５〜７、トランスファーゲート８〜１０、電圧制御回路１１、電圧制御回路２１、トランスファーゲート２２〜２４を含み、入力端子の電圧値を調整することにより出力の発振周波数を変化させることができ、制御端子ａとｂの電圧値を調整することにより電気的特性を変化させることができ、使用する発振周波数に応じた発振周波数範囲を任意に設定することができる。
【００４７】
この電圧制御発振器は、３個のインバータ２〜４とトランスファーゲート５〜７とトランスファーゲート２２〜２４を順（図７参照）に直列に接続し、更にトランスファーゲート５〜７に対して、トランスファーゲート８〜１０をそれぞれ並列に接続したリングオシレータの構成になっている。即ち、第１の実施例と第２の実施例を組み合わせた構成となっている。尚、インバータ２〜４、トランスファーゲート５〜７、トランスファーゲート８〜１０、及びトランスファーゲート２２〜２４の個数についても、第１の実施例及び第２の実施例同様、この限りでない。
【００４８】
次に、上記のように構成される本実施例の電圧制御発振器の動作に付いて説明する。尚、第１の実施例及び第２の実施例と同様の動作ついては、簡単のため説明を省略する。
例えば、図７に示すような電圧制御発振器でも、第１の実施例及び第２の実施例と同様に、上記トランスファーゲート５〜７の抵抗値に製造変動が発生し、それに伴って、各電圧制御発振器間に特性のばらつき（電気的特性の劣化）が発生する。この時、電圧制御回路１１の制御端子ａ、電圧制御回路２１の制御端子ｂの電圧の調整することで、トランスファーゲート２２〜２４とトランスファーゲート５〜７とトランスファーゲート８〜１０との合成抵抗値を変化させ、電気的特性を変化させる。
【００４９】
このように、本実施例の電圧制御発振器では、制御端子ａとｂへの電圧を変化させることにより、特定の入力電圧に対する合成抵抗を常にある一定の抵抗値になるように設定し、発振器単位の電気的特性のばらつきを吸収している。
図８は、図７に示す本実施例における電圧制御発振器の電気的特性の一例を示す。ここで、図８を用いて、各電圧制御発振器間の製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現するための方法を具体的に説明する。
【００５０】
例えば、製造時、ある１つの電圧制御発振器（図７に示す電圧制御発振器）は、制御端子に電圧を印加しない状態（０Ｖ）において、図８の○５に示すような電気的特性が得られ（以後、電圧制御発振器○５と呼ぶ）、他のもう１つの電圧制御発振器（図７に示す電圧制御発振器）は、同様の状態において、図８の○６に示すような電気的特性が得られたとする（以後、電圧制御発振器○６と呼ぶ）。なお、○５，○６は○付き数字を表わす。
【００５１】
例えば、発振した出力信号を図８の点線に示す周波数範囲で使用する場合、電圧制御発振器▲５▼及び▲６▼は、第１の実施例と同様の理由から、両方共、電圧制御発振器としての仕様を満たしている。また、図８に示すとおり、電圧制御発振器▲５▼は、入力電圧が範囲ａ内のときに前記使用する周波数の出力信号を得ることができ、もう一方の電圧制御発振器▲６▼は、入力電圧が範囲ｂ内のときに前記使用する周波数の出力信号を得ることができる。
【００５２】
しかしながら、電圧制御発振器は、従来と同様、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、性能が高いことから、図８においては、電圧制御発振器▲６▼の方が電圧制御発振器▲５▼よりも高性能といえ、性能面でばらつきがある。この場合、電圧制御発振器▲５▼は、入力端子の電圧を上げていくに従って、トランスファーゲート５〜７の抵抗値が充分小さくなり過ぎ、逆に入力端子の電圧を下げていくに従って、トランスファーゲート５〜７の抵抗値が充分大きくなり過ぎ、前記使用する周波数範囲から大きくずれている。
【００５３】
そこで、電圧制御発振器▲５▼は、電圧制御回路２１の制御端子ｂと電圧制御回路１１の制御端子ａに電圧を印加し、トランスファーゲート５〜７との合成抵抗値を調整することで、電圧制御発振器の電気的特性を調整する（図８参照）。これにより、電圧制御発振器▲５▼は、電圧制御発振器▲６▼と同様の電気的特性を得ることができる。
【００５４】
このように、本実施例の電圧制御発振器では、制御端子ａとｂの電圧値を調整することにより製造変動による電気的特性の劣化が吸収でき、常に一定の最適な電気的特性を実現することができる。従って、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。以上、第１、第２、第３の実施例における本発明の電圧制御発振器は、先に説明した通り、トランスファーゲートの抵抗値の製造変動に対して、製造後に電気的特性を調整することができるようになり、製造変動による電気的特性の劣化が吸収でき、常に一定の最適な電気的特性を実現することができるようになった。これにより、従来、製造変動により集積回路内での実現が困難であった電圧制御発振器を、集積回路内に内蔵可能となった。更に、従来、基板上にあった電圧制御発振器を集積回路内に内蔵することにより、システムの部品数の減少及び実装面積の縮小という効果も得られた。
【００５５】
【発明の効果】
本発明の半導体記憶装置によれば、製造変動により、完成した電圧制御発振器にて所望の発振周波数が得られなかった場合でも、制御端子の電圧値を調整することにより該発振器の電気的特性を変化させることができる。即ち、所望の発振周波数が得られるように、外部から制御端子の電圧値を調整し、出力可能な発振周波数の範囲を変化させることができる。
【００５６】
そのため、従来のように、製造変動による出力信号の発振周波数の変化量（範囲）を考慮して、本来使用しない周波数でも出力信号が発振するように設計する必要がない。また、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するという問題も発生しない。
従って、本発明によれば、電気的特性を調整可能とすることにより製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現する電圧制御発振器を提供することができる。
【図面の簡単な説明】
【図１】従来の電圧制御発振器の構成例である。
【図２】従来の電圧制御発振器の電気的特性である。
【図３】第１の実施例の構成である。
【図４】第１の実施例における電気的特性の変化を示す図である。
【図５】第２の実施例の構成である。
【図６】第２の実施例における電気的特性の変化を示す図である。
【図７】第３の実施例の構成である。
【図８】第３の実施例における電気的特性の変化を示す図である。
【符号の説明】
１ 電圧制御回路
２〜４ インバータ
５〜１０ トランスファーゲート
１１ 電圧制御回路
２２〜２４ トランスファーゲート
１０１ 電圧制御回路
１０２〜１０４ インバータ
１０５〜１１０ トランスファーゲート
【発明の属する技術分野】
本発明は、入力端子に印加される電圧により出力の発振周波数が変化する電圧制御発振器に関し、特に集積回路内部に組み込まれることを考慮した電圧制御発振器に関する。
近年、集積回路においては、高集積化と同時に高速な動作が要求されている。そのため、集積回路では、外部から入力される基準信号を内部で整数倍した高速な信号を生成し、更にその信号と前記基準信号との位相の同期をとることにより、内部動作の高速化を図っている。しかしながら、今後、より高速な動作に安定的に対応していくためには、内部で使用されている発振器の製造誤差を減少させ、性能を向上させる必要がある。
【０００２】
【従来の技術】
以下、従来の電圧制御発振器について説明する。
図１は、従来の電圧制御発振器の構成例を示す。
従来の電圧制御発振器は、図１に示すように、入力端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路１０１、出力信号を発振させるための回路を構成するインバータ１０２〜１０４、電圧制御回路１０１の出力電位に応じて抵抗値が変化するトランスファーゲート１０５〜１０７、所定の固定抵抗値を有するトランスファーゲート１０８〜１１０を含む。この電圧制御発振器は、３個のインバータとトランスファーゲート１０５〜１０７を交互に直列に接続し、更にトランスファーゲート１０５〜１０７に対して、トランスファーゲート１０８〜１１０をそれぞれ並列に接続したリングオシレータの構成になっている。
【０００３】
上記のように構成される従来の電圧制御発振器は、奇数個のインバータ（図示のインバータ１０２、１０３、１０４に相当）でリングオシレータを形成することにより、当該リング上の任意の１点（図示の出力端子に相当）から所定の周波数に発振した信号を取り出すことができる。
この時、従来の電圧制御発振器は、電圧制御回路１０１の入力端子への入力電圧を調整することで、出力信号の発振周波数を変化させることができる。例えば、トランスファーゲート１０５〜１０７は、電圧制御回路１０１からの電位が高くなると抵抗値が小さくなり、電位が低くなると抵抗値が大きくなる特性を持つ。そのため、トランスファーゲート１０５〜１０７の抵抗値が大きくなるように電圧制御回路１０１の入力端子の電圧を低くすると、トランスファーゲート１０５〜１０７に電流が流れずらくなり、発振周波数が低くなる。逆にトランスファーゲート１０５〜１０７の抵抗値が小さくなるように電圧制御回路１０１の入力端子の電圧を高くすると、発振周波数が高くなる。尚、従来の電圧制御発振器では、入力端子の電圧が０Ｖの場合でも、出力信号の発振が継続するように制御されている。即ち、電圧制御回路１０１からの電圧の供給が停止され、抵抗値が無限大となり、トランスファーゲート１０５〜１０７上を電流が流れない場合でも、固定電源により駆動されているトランスファーゲート１０８〜１１０を経由して電流が流れることにより発振が継続される。
【０００４】
図２は、図１に示す従来の電圧制御発振器の電気的特性を示す。
図示のように、従来の電圧制御発振器にて得られる電気的特性の範囲は、図示の斜線部となる。
例えば、発振した出力信号を図２の点線に示す周波数範囲で使用する場合、電圧制御発振器は、入力端子の電圧値が最小（０Ｖ）の時に出力される信号の周波数が使用する周波数範囲の最低周波数より低く、且つ入力端子の電圧値が最大の時に出力される信号の周波数が使用する周波数範囲の最高周波数より高ければ、発振器としての仕様を満たしていることになる。従って、図２の電気的特性を有する電圧制御発振器は、使用する周波数範囲が図２の点線に示す範囲であれば、仕様を満たしていることになる。
【０００５】
図２に示す電気的特性を有する電圧制御発振器では、例えば、傾きが最大の場合、入力電圧が範囲ａ内のときに前記周波数範囲（点線内）の信号を得ることができる。一方、傾きが最小の場合、入力電圧が範囲ｂ内のときに前記周波数範囲（点線内）の信号を得ることができる。このように、図２に示す電気的特性を有する電圧制御発振器であれば、前記使用する周波数範囲（点線内）の出力信号を得ることができる。
【０００６】
また、上記図１に示す従来の電圧制御発振器において、その性能は、図２の電気的特性に示すように、入力電圧の変化の割合に対する発振周波数の変化の割合によって表すことができる。例えば、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、入力電圧による微調整が可能となり、電圧制御発振器の性能が高い。従って、図２においては、傾き最小時の特性を有する電圧制御発振器が最も高性能といえる。
【０００７】
【発明が解決しようとする課題】
従来の電圧制御発振器では、使用するトランスファーゲート（図１のトランスファーゲート１０５〜１０７に相当）の抵抗値に、製造変動による誤差が発生する。例えば、入力端子にある電圧を印加した場合、出力される信号の発振周波数は、図２に示すような範囲で出力されることになる。更に、ある特定の入力電圧において、出力される信号の周波数範囲は、図２のとおり、入力電圧が高くなるほど広くなる傾向にある。これは、抵抗値が小さく成る程、製造変動による誤差が大きくなるトランスファーゲートの特性である。
【０００８】
そのため、従来の電圧制御発振器では、入力可能な電圧範囲内において、製造変動を考慮した電気的特性が得られなければならない。即ち、製造変動による出力信号の発振周波数の変化量を考慮すると、本来使用しない周波数でも出力信号が発振するように設計しなければならなかった。このように、従来の電圧制御発振器では、上記製造変動による抵抗値の誤差が電気的特性を劣化させる要因となっている。
【０００９】
また、例えば、出力信号を図２の点線に示す周波数範囲で使用する場合、ある電圧制御発振器では、入力電圧範囲ａで所望の発振周波数の出力信号が得られ、他の電圧制御発振器では、入力電圧範囲ｂで所望の発振周波数の出力信号が得られるという可能性がある。電圧制御発振器においては、先に説明した通り、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、入力電圧による微調整が可能となり、性能が高い。従って、この場合、後者の電圧制御発振器の方が性能が高いことになる。
【００１０】
このように、従来は、同一仕様の電圧制御発振器であるにもかかわらず、性能面で大きな差が発生している。更に同一仕様の電圧制御発振器であるにもかかわらず、入力電圧範囲（ａとｂ）が全く違うという問題が発生する。
そこで、本発明は、電気的特性を調整可能とすることにより製造変動による電気的特性の劣化（ばらつき）を吸収し、常に一定の最適な電気的特性を実現する電圧制御発振器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
そこで、上記課題を解決するため、入力端子に印加される電圧により出力の発振周波数が変化する電圧制御発振器において、本発明の電圧制御発振器は、請求項１に記載のように、前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための制御端子（後述する実施例の制御端子に相当）と、リング状に配置された奇数個のインバータ回路と、前記入力端子への印加電圧により制御され、該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、前記制御端子への印加電圧により制御され、該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路とを有し、前記制御端子の電圧値を調整することによって前記入力端子に最小電圧値を印加したときに前記出力の発振周波数を使用する発振周波数範囲の最低値より低くさせ、かつ、前記入力端子に最大電圧値を印加したときに前記出力の発振周波数を使用する発振周波数範囲の最高値より高くさせることを特徴とする。ここでは、電気的特性を調整可能とするための具体的な構成及び方法を規定する。
【００１２】
本発明の電圧制御発振器に設けられた上記制御端子は、使用を希望する発振周波数に応じて、出力可能な発振周波数の範囲を決定するためのものであり、例えば、製造変動により、完成した電圧制御発振器にて所望の発振周波数が得られなかった場合、制御端子の電圧値を調整することにより該発振器の電気的特性を変化させることを可能とする。即ち、所望の発振周波数が得られるように、外部から制御端子の電圧値を調整し、出力可能な発振周波数の範囲を変化させることを可能とする。
【００１４】
本発明の電圧制御発振器では、上記第１の周波数制御回路の抵抗値に、製造変動が発生する。そのため、仮に第２の周波数制御回路がないものと仮定し、入力端子にある特定の入力電圧を印加すると、出力される信号の発振周波数は、例えば、図２に示すような範囲になる。即ち、ある特定の入力電圧に対する出力信号の発振周波数に、製造変動による範囲が発生してしまう。そこで、本発明の電圧制御発振器では、第１の周波数制御回路の各々と並列に第２の周波数制御回路を設け、使用を希望する周波数範囲でのみ発振するように制御端子に電圧を印加する。即ち、制御端子の電圧値を調整することにより製造変動による電気的特性の劣化が吸収され、ある特定の入力電圧に対する出力信号の発振周波数が常に一定の周波数となる。
【００１５】
従って、本発明では、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。即ち、特定の入力電圧に対する出力信号の発振周波数を、外部から常に一定の周波数に調整することができ、電圧制御発振器間において性能面で差が発生しない。
また、請求項２の発明において、入力端子に印加される電圧により、出力の発振周波数が変化する電圧制御発振器において、前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための制御端子と、リング状に配置された奇数個のインバータ回路と、前記入力端子への印加電圧が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大する該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、前記制御端子への印加電圧が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大する該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路とを有し、該制御端子の電圧値を調整することにより電気的特性を変化させ、使用する発振周波数範囲を任意に設定することを特徴とする。ここでは、第１及び第２の周波数制御回路の電気的特性を規定する。
【００１６】
また、請求項３の発明において、請求項１または２記載の電圧制御発振器は、製造変動により前記第１の周波数制御回路の抵抗値が設計値より大きい場合でも、前記制御端子の電圧値を調整し、前記第２の周波数制御回路の抵抗値を変化させることにより、第１の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、電気的特性のばらつきを吸収することを特徴とする。ここでは、発振周波数を上げるための方法を規定する。
また、請求項４の発明において、請求項１乃至３いずれか一項記載の電圧制御発振器は、前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする。ここでは、周波数制御回路の具体的回路例を規定する。
【００１９】
また、請求項４の発明において、請求項１乃至３いずれか一項記載の電圧制御発振器は、前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする。ここでは、周波数制御回路の具体的回路例を規定する。
更に、上記課題を解決するための他の構成として、本発明の電圧制御発振器は、請求項５に記載のように、入力端子に印加される電圧により出力の発振周波数が変化する電圧制御発振器において、前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための第１の制御端子、及び第２の制御端子（後述する実施例の制御端子ａとｂに相当）と、リング状に配置された奇数個のインバータ回路と、前記入力端子への印加電圧により制御され、該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、前記第１の制御端子への印加電圧により制御され、該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路と、前記第２の制御端子への印加電圧により制御され、該第１の周波数制御回路に直列に接続された少なくとも１つの第３の周波数制御回路とを有し、該第１及び第２の制御端子の電圧値を個別に調整することにより電気的特性を変化させ、使用する発振周波数範囲を任意に設定することを特徴とする。ここでは、電気的特性を調整可能とするための具体的な構成及び方法を規定する。
【００２０】
本発明の電圧制御発振器に設けられた上記第１及び第２の制御端子は、使用を希望する発振周波数に応じて、出力可能な発振周波数の範囲を決定するためのものであり、例えば、製造変動により、完成した電圧制御発振器にて所望の発振周波数が得られなかった場合、第１及び第２の制御端子の電圧値を個別に調整することにより該発振器の電気的特性を変化させることを可能とする。即ち、所望の発振周波数が得られるように、外部から第１及び第２の制御端子の電圧値を調整し、出力可能な発振周波数の範囲を変化させることを可能とする。本発明の電圧制御発振器は、請求項１記載の電圧制御発振器よりも更に精度良く、出力可能な発振周波数の範囲を変化させることが可能である。
【００２２】
また、請求項６の発明において、請求項５記載の電圧制御発振器の前記第１、第２及び第３の周波数制御回路は、各端子の電圧値が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大することを特徴とする。ここでは、第１、第２、及び第３の周波数制御回路の電気的特性を規定する。
また、請求項７の発明において、請求項５または６記載の電圧制御発振器は、製造変動により前記第１の周波数制御回路の抵抗値が設計値より大きい場合でも、前記第１の制御端子の電圧値を調整し、前記第２の周波数制御回路の抵抗値を変化させることにより、第１及び第３の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、電気的特性のばらつきを吸収することを特徴とする。ここでは、発振周波数を上げるための方法を規定する。
【００２３】
また、請求項８の発明において、請求項５乃至７いずれか一項記載の電圧制御発振器は、製造変動により前記第１の周波数制御回路の抵抗値が設計値より小さい場合でも、前記第２の制御端子の電圧値を調整し、前記第３の周波数制御回路の抵抗値を変化させることにより、第１及び第２の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、電気的特性のばらつきを吸収することを特徴とする。ここでは、発振周波数を下げるための方法を規定する。
【００２４】
また、請求項９の発明において、請求項５乃至８いずれか一項記載の電圧制御発振器は、前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする。ここでは、周波数制御回路の具体的回路例を規定する。
また、請求項１０の発明において、請求項１乃至９いずれか一項記載の電圧制御発振器は、集積回路内に内蔵可能とすることを特徴とする。ここでは、電圧制御発振器の利用方法の具体例を規定する。
【００２５】
【発明の実施の形態】
以下、本発明の電圧制御発振器の実施例を図面に基づいて説明する。
図３は、第１の実施例の具体的構成を示す。
本実施例の電圧制御発振器は、図３に示すように、入力端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路１、出力信号を発振させるための回路を構成するインバータ２〜４、電圧制御回路１の出力電位に応じて抵抗値が変化するトランスファーゲート５〜７、制御端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路１１、電圧制御回路１１の出力電位に応じて抵抗値が変化するトランスファーゲート８〜１０を含み、入力端子の電圧値を調整することにより出力の発振周波数を変化させることができ、制御端子の電圧値を調整することにより電気的特性を変化させることができ、使用する発振周波数に応じた発振周波数範囲を任意に設定することができる。尚、ここでいう電気的特性とは、入力端子への入力電圧と出力の発振周波数との関係を表す。
【００２６】
この電圧制御発振器は、３個のインバータ２〜４とトランスファーゲート５〜７を交互に直列に接続し、更にトランスファーゲート５〜７に対して、トランスファーゲート８〜１０をそれぞれ並列に接続したリングオシレータの構成になっている。尚、本実施例では、説明の便宜上３個のインバータ２〜４を使用して出力信号を発振させているが、インバータの個数はこれに限らず、奇数個であればリングオシレータを構成できる。また、本実施例では、３個のインバータ２〜４とトランスファーゲート５〜７を交互に直列に接続しているが、このトランスファーゲートについても個数はこれに限らず、例えば、出力の発振周波数を調整可能な電圧制御発振器を構成するためには、少なくとも１つあれば良い。
【００２７】
上記のように構成される本実施例の電圧制御発振器は、基本的な動作として、奇数個のインバータ（図示のインバータ２、３、４に相当）でリングオシレータを形成することにより、当該リング上の任意の１点（図示の出力端子に相当）から所定の周波数に発振した信号を取り出すことができる。更に、電圧制御回路１の入力端子への入力電圧を調整することで、出力信号の発振周波数を変化させることができる。例えば、トランスファーゲート５〜７は、電圧制御回路１からの電位が高くなると抵抗値が小さくなり、電位が低くなると抵抗値が大きくなる特性を持つ。そのため、トランスファーゲート５〜７の抵抗値が大きくなるように電圧制御回路１の入力端子の電圧を低くすると、トランスファーゲート５〜７に電流が流れずらくなり、発振周波数が低くなる。逆にトランスファーゲート５〜７の抵抗値が小さくなるように電圧制御回路１の入力端子の電圧を高くすると、発振周波数が高くなる。
【００２８】
また、本実施例の電圧制御発振器は、トランスファーゲート５〜７の各々と並列にトランスファーゲート８〜１０が設けられており、制御端子に電圧を印加することにより、使用を希望する周波数範囲でのみ発振するように、電気的特性を変化させることができる。尚、トランスファーゲート８〜１０はトランスファーゲート５〜７と同様の特性を持つ。
【００２９】
例えば、図３に示すような電圧制御発振器では、一般的に上記トランスファーゲート５〜７の抵抗値に、製造変動が発生する。そのため、制御端子に電圧を印加しない状態（０Ｖ）で、入力端子にある特定の入力電圧を印加すると、出力される信号の発振周波数は、ある一定の範囲内で得られることになる。即ち、入力端子への入力電圧と出力信号の発振周波数の関係を表す電気的特性が、例えば、図２に示すようなある一定の範囲をもち、製造時において、各電圧制御発振器間に特性のばらつき（電気的特性の劣化）が発生する。
【００３０】
この時、電圧制御回路１１の制御端子の電圧の調整することで、トランスファーゲート８〜１０とトランスファーゲート５〜７との合成抵抗値を変化させ、電気的特性を変化させる。このように、本実施例の電圧制御発振器では、制御端子への電圧を変化させることにより、特定の入力電圧に対する合成抵抗を常にある一定の抵抗値になるように設定し、発振器単位の電気的特性のばらつきを吸収している。
【００３１】
図４は、図３に示す本実施例における電圧制御発振器の電気的特性の一例を示す。ここで、図４を用いて、各電圧制御発振器間の製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現するための方法を具体的に説明する。
例えば、製造時、ある１つの電圧制御発振器（図３に示す電圧制御発振器）は、制御端子に電圧を印加しない状態（０Ｖ）において、図４の▲１▼に示すような電気的特性が得られ（以後、電圧制御発振器▲１▼と呼ぶ）、他のもう１つの電圧制御発振器（図３に示す電圧制御発振器）は、同様の状態において、図４の▲２▼に示すような電気的特性が得られたとする（以後、電圧制御発振器▲２▼と呼ぶ）。
【００３２】
発振した出力信号を図４の点線に示す周波数範囲で使用する場合、電圧制御発振器としては、入力端子の電圧値が最小（０Ｖ）の時に出力される信号の周波数が使用する周波数範囲の最低周波数より低く、且つ入力端子の電圧値が最大の時に出力される信号の周波数が使用する周波数範囲の最高周波数より高ければ、仕様を満たしていることになる。従って、図４に示す電気的特性を有する電圧制御発振器▲１▼及び▲２▼は、両方共仕様を満たしていることになる。
【００３３】
また、図４に示すとおり、電圧制御発振器▲１▼は、入力電圧が範囲ａ内のときに前記使用する周波数の出力信号を得ることができ、もう一方の電圧制御発振器▲２▼は、入力電圧が範囲ｂ内のときに前記使用する周波数の出力信号を得ることができる。
しかしながら、電圧制御発振器は、従来と同様、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、性能が高いことから、図４においては、電圧制御発振器▲２▼の方が電圧制御発振器▲１▼よりも高性能といえ、性能面でばらつきがある。この場合、電圧制御発振器▲１▼では、入力端子の電圧を下げていくと、製造変動によりトランスファーゲート５〜７の抵抗値が充分大きくなり過ぎ（即ち、電流が流れずらくなり）ていることが要因して、電圧制御発振器▲２▼よりも出力信号の発振周波数が低くなっている。
【００３４】
そこで、電圧制御発振器▲１▼は、電圧制御回路１１の制御端子に電圧を印加し、トランスファーゲート８〜１０の抵抗値の変化させ、トランスファーゲート５〜７との合成抵抗値を下げることで（即ち、電流を流れやすくすることで）、電圧制御発振器の電気的特性を調整する（図４参照）。これにより、電圧制御発振器▲１▼は、電圧制御発振器▲２▼と同様の電気的特性を得ることができる。
【００３５】
このように、本実施例の電圧制御発振器では、制御端子の電圧値を調整することにより製造変動による電気的特性の劣化（ばらつき）が吸収でき、常に一定の最適な電気的特性を実現することができる。従って、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。尚、本実施例の電圧制御発振器では、入力端子の電圧が０Ｖの場合でも、出力信号の発振が継続するように制御する。即ち、電圧制御回路１からの電圧の供給が停止され、抵抗値が無限大となり、トランスファーゲート５〜７上を電流が流れない場合でも、予め制御端子に所定の電圧を供給しておくことにより、トランスファーゲート８〜１０を経由して電流が流れるようにしておく。
【００３６】
図５は、第２の実施例の具体的構成を示す。尚、第２の実施例において、第１の実施例と同様の構成及び機能については、同様の符号を付して説明を省略する。
本実施例の電圧制御発振器は、図５に示すように、電圧制御回路１、インバータ２〜４、トランスファーゲート５〜７、制御端子に印加された電圧から後続の回路を駆動するための電位を生成する電圧制御回路２１、電圧制御回路２１の出力電位に応じて抵抗値が変化するトランスファーゲート２２〜２４を含み、入力端子の電圧値を調整することにより出力の発振周波数を変化させることができ、制御端子の電圧値を調整することにより電気的特性を変化させることができ、使用する発振周波数に応じた発振周波数範囲を任意に設定することができる。
【００３７】
この電圧制御発振器は、３個のインバータ２〜４とトランスファーゲート５〜７とトランスファーゲート２２〜２４を順（図５参照）に直列に接続したリングオシレータの構成になっている。尚、本実施例では、説明の便宜上３個のインバータ２〜４を使用して出力信号を発振させているが、インバータの個数はこれに限らず、奇数個であればリングオシレータを構成できる。また、本実施例では、３個のインバータ２〜４とトランスファーゲート５〜７とトランスファーゲート２２〜２４を直列に接続しているが、これらのトランスファーゲート（５〜７と２２〜２４）についても３個づつに限らず、例えば、出力の発振周波数を調整可能な電圧制御発振器を構成するためには、少なくとも１つづつあれば良い。
【００３８】
次に、上記のように構成される本実施例の電圧制御発振器の動作に付いて説明する。尚、第２の実施例の動作において、第１の実施例と同様の動作ついては、簡単のため説明を省略する。
本実施例の電圧制御発振器は、トランスファーゲート５〜７の各々と直列にトランスファーゲート２２〜２４が設けられており、制御端子に電圧を印加することにより、使用を希望する周波数範囲でのみ発振するように、電気的特性を変化させることができる。尚、トランスファーゲート２２〜２４はトランスファーゲート５〜７と同様の特性を持つ。
【００３９】
例えば、図５に示すような電圧制御発振器では、第１の実施例と同様に、上記トランスファーゲート５〜７の抵抗値に、製造変動が発生する。そのため、制御端子に電圧を印加しない状態（０Ｖ）で、入力端子にある特定の入力電圧を印加すると、出力される信号の発振周波数は、ある一定の範囲内で得られることになる。即ち、入力端子への入力電圧と出力信号の発振周波数の関係を表す電気的特性が、例えば、図２に示すようなある一定の範囲をもち、製造時において、各電圧制御発振器間に特性のばらつき（電気的特性の劣化）が発生する。
【００４０】
この時、電圧制御回路２１の制御端子の電圧の調整することで、トランスファーゲート２２〜２４とトランスファーゲート５〜７との合成抵抗値を変化させ、電気的特性を変化させる。このように、本実施例の電圧制御発振器では、制御端子への電圧を変化させることにより、特定の入力電圧に対する合成抵抗を常にある一定の抵抗値になるように設定し、発振器単位の電気的特性のばらつきを吸収している。
【００４１】
図６は、図５に示す本実施例における電圧制御発振器の電気的特性の一例を示す。ここで、図６を用いて、各電圧制御発振器間の製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現するための方法を具体的に説明する。
例えば、製造時、ある１つの電圧制御発振器（図５に示す電圧制御発振器）は、制御端子に電圧を印加しない状態（０Ｖ）において、図６の▲３▼に示すような電気的特性が得られ（以後、電圧制御発振器▲３▼と呼ぶ）、他のもう１つの電圧制御発振器（図５に示す電圧制御発振器）は、同様の状態において、図６の▲４▼に示すような電気的特性が得られたとする（以後、電圧制御発振器▲４▼と呼ぶ）。
【００４２】
例えば、発振した出力信号を図６の点線に示す周波数範囲で使用する場合、電圧制御発振器▲３▼及び▲４▼は、第１の実施例と同様の理由から、両方共、電圧制御発振器としての仕様を満たしている。また、図６に示すとおり、電圧制御発振器▲３▼は、入力電圧が範囲ａ内のときに前記使用する周波数の出力信号を得ることができ、もう一方の電圧制御発振器▲４▼は、入力電圧が範囲ｂ内のときに前記使用する周波数の出力信号を得ることができる。
【００４３】
しかしながら、電圧制御発振器は、従来と同様、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、性能が高いことから、図６においては、電圧制御発振器▲４▼の方が電圧制御発振器▲３▼よりも高性能といえ、性能面でばらつきがある。この場合、電圧制御発振器▲３▼では、入力端子の電圧を上げていくに従って、製造変動によりトランスファーゲート５〜７の抵抗値が充分小さくなり過ぎ（即ち、電流が流れ過ぎ）ていることが要因して、前記使用する周波数範囲から大きくずれて、電圧制御発振器▲４▼よりも出力信号の発振周波数が高くなっている。
【００４４】
そこで、電圧制御発振器▲３▼は、電圧制御回路２１の制御端子に電圧を印加し、トランスファーゲート２２〜２４の抵抗値の変化させ、トランスファーゲート５〜７との合成抵抗値を上げることで（即ち、電流を流れにくくすることで）、電圧制御発振器の電気的特性を調整する（図６参照）。これにより、電圧制御発振器▲３▼は、電圧制御発振器▲４▼と同様の電気的特性を得ることができる。
【００４５】
このように、本実施例の電圧制御発振器では、制御端子の電圧値を調整することにより製造変動による電気的特性の劣化が吸収でき、常に一定の最適な電気的特性を実現することができる。従って、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。
図７は、第３の実施例の具体的構成を示す。尚、第３の実施例において、第１の実施例及び第２の実施例と同様の構成及び機能については、同様の符号を付して説明を省略する。
【００４６】
本実施例の電圧制御発振器は、図７に示すように、電圧制御回路１、インバータ２〜４、トランスファーゲート５〜７、トランスファーゲート８〜１０、電圧制御回路１１、電圧制御回路２１、トランスファーゲート２２〜２４を含み、入力端子の電圧値を調整することにより出力の発振周波数を変化させることができ、制御端子ａとｂの電圧値を調整することにより電気的特性を変化させることができ、使用する発振周波数に応じた発振周波数範囲を任意に設定することができる。
【００４７】
この電圧制御発振器は、３個のインバータ２〜４とトランスファーゲート５〜７とトランスファーゲート２２〜２４を順（図７参照）に直列に接続し、更にトランスファーゲート５〜７に対して、トランスファーゲート８〜１０をそれぞれ並列に接続したリングオシレータの構成になっている。即ち、第１の実施例と第２の実施例を組み合わせた構成となっている。尚、インバータ２〜４、トランスファーゲート５〜７、トランスファーゲート８〜１０、及びトランスファーゲート２２〜２４の個数についても、第１の実施例及び第２の実施例同様、この限りでない。
【００４８】
次に、上記のように構成される本実施例の電圧制御発振器の動作に付いて説明する。尚、第１の実施例及び第２の実施例と同様の動作ついては、簡単のため説明を省略する。
例えば、図７に示すような電圧制御発振器でも、第１の実施例及び第２の実施例と同様に、上記トランスファーゲート５〜７の抵抗値に製造変動が発生し、それに伴って、各電圧制御発振器間に特性のばらつき（電気的特性の劣化）が発生する。この時、電圧制御回路１１の制御端子ａ、電圧制御回路２１の制御端子ｂの電圧の調整することで、トランスファーゲート２２〜２４とトランスファーゲート５〜７とトランスファーゲート８〜１０との合成抵抗値を変化させ、電気的特性を変化させる。
【００４９】
このように、本実施例の電圧制御発振器では、制御端子ａとｂへの電圧を変化させることにより、特定の入力電圧に対する合成抵抗を常にある一定の抵抗値になるように設定し、発振器単位の電気的特性のばらつきを吸収している。
図８は、図７に示す本実施例における電圧制御発振器の電気的特性の一例を示す。ここで、図８を用いて、各電圧制御発振器間の製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現するための方法を具体的に説明する。
【００５０】
例えば、製造時、ある１つの電圧制御発振器（図７に示す電圧制御発振器）は、制御端子に電圧を印加しない状態（０Ｖ）において、図８の○５に示すような電気的特性が得られ（以後、電圧制御発振器○５と呼ぶ）、他のもう１つの電圧制御発振器（図７に示す電圧制御発振器）は、同様の状態において、図８の○６に示すような電気的特性が得られたとする（以後、電圧制御発振器○６と呼ぶ）。なお、○５，○６は○付き数字を表わす。
【００５１】
例えば、発振した出力信号を図８の点線に示す周波数範囲で使用する場合、電圧制御発振器▲５▼及び▲６▼は、第１の実施例と同様の理由から、両方共、電圧制御発振器としての仕様を満たしている。また、図８に示すとおり、電圧制御発振器▲５▼は、入力電圧が範囲ａ内のときに前記使用する周波数の出力信号を得ることができ、もう一方の電圧制御発振器▲６▼は、入力電圧が範囲ｂ内のときに前記使用する周波数の出力信号を得ることができる。
【００５２】
しかしながら、電圧制御発振器は、従来と同様、同一の入力電圧の変化量に対して出力周波数の変化量が少ない程、性能が高いことから、図８においては、電圧制御発振器▲６▼の方が電圧制御発振器▲５▼よりも高性能といえ、性能面でばらつきがある。この場合、電圧制御発振器▲５▼は、入力端子の電圧を上げていくに従って、トランスファーゲート５〜７の抵抗値が充分小さくなり過ぎ、逆に入力端子の電圧を下げていくに従って、トランスファーゲート５〜７の抵抗値が充分大きくなり過ぎ、前記使用する周波数範囲から大きくずれている。
【００５３】
そこで、電圧制御発振器▲５▼は、電圧制御回路２１の制御端子ｂと電圧制御回路１１の制御端子ａに電圧を印加し、トランスファーゲート５〜７との合成抵抗値を調整することで、電圧制御発振器の電気的特性を調整する（図８参照）。これにより、電圧制御発振器▲５▼は、電圧制御発振器▲６▼と同様の電気的特性を得ることができる。
【００５４】
このように、本実施例の電圧制御発振器では、制御端子ａとｂの電圧値を調整することにより製造変動による電気的特性の劣化が吸収でき、常に一定の最適な電気的特性を実現することができる。従って、従来のように、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するということがない。以上、第１、第２、第３の実施例における本発明の電圧制御発振器は、先に説明した通り、トランスファーゲートの抵抗値の製造変動に対して、製造後に電気的特性を調整することができるようになり、製造変動による電気的特性の劣化が吸収でき、常に一定の最適な電気的特性を実現することができるようになった。これにより、従来、製造変動により集積回路内での実現が困難であった電圧制御発振器を、集積回路内に内蔵可能となった。更に、従来、基板上にあった電圧制御発振器を集積回路内に内蔵することにより、システムの部品数の減少及び実装面積の縮小という効果も得られた。
【００５５】
【発明の効果】
本発明の半導体記憶装置によれば、製造変動により、完成した電圧制御発振器にて所望の発振周波数が得られなかった場合でも、制御端子の電圧値を調整することにより該発振器の電気的特性を変化させることができる。即ち、所望の発振周波数が得られるように、外部から制御端子の電圧値を調整し、出力可能な発振周波数の範囲を変化させることができる。
【００５６】
そのため、従来のように、製造変動による出力信号の発振周波数の変化量（範囲）を考慮して、本来使用しない周波数でも出力信号が発振するように設計する必要がない。また、同一仕様の電圧制御発振器であるにもかかわらず性能面で大きな差が発生するという問題も発生しない。
従って、本発明によれば、電気的特性を調整可能とすることにより製造変動による電気的特性の劣化を吸収し、常に一定の最適な電気的特性を実現する電圧制御発振器を提供することができる。
【図面の簡単な説明】
【図１】従来の電圧制御発振器の構成例である。
【図２】従来の電圧制御発振器の電気的特性である。
【図３】第１の実施例の構成である。
【図４】第１の実施例における電気的特性の変化を示す図である。
【図５】第２の実施例の構成である。
【図６】第２の実施例における電気的特性の変化を示す図である。
【図７】第３の実施例の構成である。
【図８】第３の実施例における電気的特性の変化を示す図である。
【符号の説明】
１ 電圧制御回路
２〜４ インバータ
５〜１０ トランスファーゲート
１１ 電圧制御回路
２２〜２４ トランスファーゲート
１０１ 電圧制御回路
１０２〜１０４ インバータ
１０５〜１１０ トランスファーゲート
Claims (10)
- 入力端子に印加される電圧により、出力の発振周波数が変化する電圧制御発振器において、
前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための制御端子と、
リング状に配置された奇数個のインバータ回路と、
前記入力端子への印加電圧により制御され、該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、
前記制御端子への印加電圧により制御され、該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路とを有し、
前記制御端子の電圧値を調整することによって前記入力端子に最小電圧値を印加したときに前記出力の発振周波数を使用する発振周波数範囲の最低値より低くさせ、かつ、前記入力端子に最大電圧値を印加したときに前記出力の発振周波数を使用する発振周波数範囲の最高値より高くさせることを特徴とする電圧制御発振器。 - 入力端子に印加される電圧により、出力の発振周波数が変化する電圧制御発振器において、
前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための制御端子と、
リング状に配置された奇数個のインバータ回路と、
前記入力端子への印加電圧が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大する該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、
前記制御端子への印加電圧が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大する該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路とを有し、
前記制御端子の電圧値を調整することにより電気的特性を変化させ、使用する発振周波数範囲を任意に設定することを特徴とする電圧制御発振器。 - 製造変動により前記第１の周波数制御回路の抵抗値が設計値より大きい場合でも、
前記制御端子の電圧値を調整し、前記第２の周波数制御回路の抵抗値を変化させることにより、第１の周波数制御回路との合成抵抗を常にある一定の抵抗値とし、
電気的特性のばらつきを吸収することを特徴とする請求項１または２記載の電圧制御発振器。 - 前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする請求項１乃至３いずれか一項記載の電圧制御発振器。
- 入力端子に印加される電圧により、出力の発振周波数が変化する電圧制御発振器において、
前記印加される電圧と前記出力の発振周波数との関係を表す電気的特性を変化させるための第１の制御端子、及び第２の制御端子と、
リング状に配置された奇数個のインバータ回路と、
前記入力端子への印加電圧により制御され、該インバータ回路に直列に接続された少なくとも１つの第１の周波数制御回路と、
前記第１の制御端子への印加電圧により制御され、該第１の周波数制御回路の各々と並列に接続された第２の周波数制御回路と、
前記第２の制御端子への印加電圧により制御され、該第１の周波数制御回路に直列に接続された少なくとも１つの第３の周波数制御回路とを有し、
該第１及び第２の制御端子の電圧値を個別に調整することにより電気的特性を変化させ、使用する発振周波数範囲を任意に設定することを特徴とする電圧制御発振器。 - 前記第１、第２及び第３の周波数制御回路は、
各端子の電圧値が高くなるほど内部の抵抗値が減少し、低くなるほど内部の抵抗値が増大することを特徴とする請求項５記載の電圧制御発振器。 - 製造変動により前記第１の周波数制御回路の抵抗値が設計値より大きい場合でも、
前記第１の制御端子の電圧値を調整し、前記第２の周波数制御回路の抵抗値を変化させることにより、第１及び第３の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、
電気的特性のばらつきを吸収することを特徴とする請求項５または６記載の電圧制御発振器。 - 製造変動により前記第１の周波数制御回路の抵抗値が設計値より小さい場合でも、
前記第２の制御端子の電圧値を調整し、前記第３の周波数制御回路の抵抗値を変化させることにより、第１及び第２の周波数制御回路との合成抵抗を、常にある一定の抵抗値とし、
電気的特性のばらつきを吸収することを特徴とする請求項５乃至７いずれか一項記載の電圧制御発振器。 - 前記各周波数制御回路をトランスファーゲートにて構成することを特徴とする請求項５乃至８いずれか一項記載の電圧制御発振器。
- 集積回路内に内蔵可能とすることを特徴とする請求項１乃至９いずれか一項記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28155198A JP3631008B2 (ja) | 1998-10-02 | 1998-10-02 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28155198A JP3631008B2 (ja) | 1998-10-02 | 1998-10-02 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114934A JP2000114934A (ja) | 2000-04-21 |
| JP3631008B2 true JP3631008B2 (ja) | 2005-03-23 |
Family
ID=17640769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28155198A Expired - Lifetime JP3631008B2 (ja) | 1998-10-02 | 1998-10-02 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631008B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235800A (ja) * | 2006-03-03 | 2007-09-13 | Matsushita Electric Ind Co Ltd | リング発振回路とこれを用いたｐｌｌ発振回路とこのｐｌｌ発振回路を用いた高周波受信装置 |
| US7642868B2 (en) * | 2007-06-15 | 2010-01-05 | Kabushiki Kaisha Toshiba | Wide range interpolative voltage controlled oscillator |
| US8089319B2 (en) | 2009-11-24 | 2012-01-03 | Kabushiki Kaisha Toshiba | Wide range interpolative voltage controlled oscillator |
| CN106134078B (zh) | 2014-03-07 | 2019-05-28 | 株式会社半导体能源研究所 | 用于驱动半导体装置的方法 |
| TWI730091B (zh) | 2016-05-13 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
-
1998
- 1998-10-02 JP JP28155198A patent/JP3631008B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114934A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278177B (en) | Symmetrical linear voltage controlled oscillator | |
| US5952892A (en) | Low-gain, low-jitter voltage controlled oscillator circuit | |
| JP3618567B2 (ja) | 信号制御発振器用に配列された遅延要素 | |
| JP4089938B2 (ja) | 電圧制御発振器 | |
| JPH1174762A (ja) | 半導体集積回路装置 | |
| JP2006311561A (ja) | 回路、発振器、リング発振器および複数の発振信号を生成する方法 | |
| JP3631008B2 (ja) | 電圧制御発振器 | |
| EP1151528A1 (en) | Low phase noise vco circuit and method | |
| TW201517505A (zh) | 製程、電壓及溫度補償振盪器 | |
| US6714087B2 (en) | Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks | |
| US5936476A (en) | VCO in CMOS technology having an operating frequency of 3 GHz and greater | |
| US5973573A (en) | VCO circuit having low gain variation over different processes and operating temperatures and having low power supply noise sensitivity | |
| US7777582B2 (en) | Clock generator | |
| JP2001024485A (ja) | Ｐｌｌ回路 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JP2001077674A (ja) | 電圧制御発振器 | |
| JP2005217773A (ja) | 電圧制御型圧電発振器 | |
| WO2022113341A1 (ja) | 電圧制御発振器 | |
| JP5066969B2 (ja) | 発振装置、半導体装置、電子機器、時計及び振動子発振回路 | |
| JP2009124530A (ja) | 圧電発振器 | |
| JP2002246899A (ja) | Ｐｌｌ回路 | |
| JP2004096510A (ja) | 発振器 | |
| JP4134712B2 (ja) | 発振装置 | |
| JP2004128593A (ja) | 発振回路 | |
| JP3219171B2 (ja) | 電圧制御発振回路内蔵ｉｃ及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |