JP3630484B2 - 不揮発性メモリの製造方法 - Google Patents
不揮発性メモリの製造方法 Download PDFInfo
- Publication number
- JP3630484B2 JP3630484B2 JP31917495A JP31917495A JP3630484B2 JP 3630484 B2 JP3630484 B2 JP 3630484B2 JP 31917495 A JP31917495 A JP 31917495A JP 31917495 A JP31917495 A JP 31917495A JP 3630484 B2 JP3630484 B2 JP 3630484B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- diffusion layer
- source
- gate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は、F−Nトンネル電流によって、書き込み及び消去を行なう不揮発性半導体メモリ、特に、仮想接地方式を採用したフラッシュメモリの製造方法に関するものである。
【0002】
【従来の技術】
従来のフラッシュメモリにおいて、ホットエレクトロン注入によって書き込みを行うメモリセルについて図9に基づいて以下に説明する。
【0003】
図9はホットエレクトロン注入よって書き込みを行うメモリセルの断面図であり、図10は図9のメモリセルアレイの等価回路図である。なお、図10において、WL1、WL2はワードライン、BL1〜BL4はビットライン、C51〜C53、C61〜C63はメモリセルを示す。
【0004】
図9において、半導体基板21上にトンネル絶縁膜23を介して浮遊ゲート25が形成され、浮遊ゲート25の両端にソース拡散層29/ドレイン拡散層30が形成されている。また、浮遊ゲート25上を覆って、ONO(SiO2/SiN/SiO2)膜26、制御ゲート27が配置されている。
また、X方向に隣接する全てのメモリセルにおいて、制御ゲート27は、電気的に接続されており、各メモリセルのソース拡散層29/ドレイン拡散層30は、X方向に隣接するメモリセルのソース拡散層29/ドレイン拡散層30と共有されている。
【0005】
更に、ビットライン(図10においてはBL1〜BL4)は、X方向と直交するY方向に延び、Y方向に並ぶメモリセルのソース拡散層29及びドレイン拡散層30と接続している。各ビットラインは、選択するメモリセルによって、ソース配線として働いたり、ドレイン配線として働くことになる。このように、ソース配線及びドレイン配線が固定されず、ソース配線(接地線)とドレイン線とが適宜入れ代わる方式を仮想接地方式という。
【0006】
この仮想接地方式のメモリセルアレイでは、X方向に隣接するメモリセルにおいて、一方のメモリセルのソース拡散層29と他方のメモリセルのドレイン拡散層30が1つの不純物拡散層からなるため、X方向に並ぶメモリセル毎にソース拡散層29とドレイン拡散層30とを分離する必要がなく、更にビットラインを、ソース拡散層29及びドレイン拡散層30となる不純物拡散層間で不純物拡散層によって接続する拡散配線を利用して形成することができるため、各メモリセルに接続するビットライン用のコンタクト領域を形成する必要もなく、高集積化が可能である。
【0007】
図9及び図10で示されるメモリの書き込み方法は、書き込みを行うメモリセル(以下、「選択セル」とする。)と接続するワードラインに高電圧を印加し、選択セルに接続する一方のビットラインに所定の電圧を、他方のビットラインに0Vをそれぞれ印加して、チャネル領域で発生したホットエレクロンを浮遊ゲートに注入することにより行われる。このとき、書き込みを行わないメモリセル(以下、「非選択セル」とする。)が接続する2つのビットラインには、両者が同じ電圧となるように電圧が印加される。
【0008】
また、消去方法は、ワードラインに負の電圧を印加し、全てのビットライン又は一部のビットラインに所定の正の電圧を印加し、F−Nトンネル電流を流すことで、複数のメモリセル(ブロック内の全てのメモリセル)を一括に消去できる。
【0009】
更に、読み出し方法は、選択セルが接続するワードラインに電圧を印加し、選択セルに接続する一方のビットラインに所定の電圧を、他方のビットラインに0Vをそれぞれ印加して、ビットライン間に流れる電流を検出する。また、非選択セルが接続する2つのビットラインには、両者が同じ電圧となるように電圧が印加される。
【0010】
一方、駆動電圧を低電圧で単一電源化を図るためには、書き込み電流を低減しなければならない。上記のようなホットエレクトロン注入による書き込み方法によれば、書き込み時は1mA程度の電流が流れるが、F−Nトンネル電流による書き込み方法では書き込み電流が1nA程度と低減することができるため、単一電源化に適している。
【0011】
以下に、F−Nトンネル電流によって書き込み及び消去を行うメモリセルについて図11及び図12に基づいて以下に説明する。
図11はF−Nトンネル電流によって書き込み・消去を行うメモリセルの断面図であり、図12は図11のメモリセルアレイの等価回路図である。なお、図12において、WL1、WL2はワードライン、BL1〜BL6はビットライン、C71〜C73、C81〜C83はメモリセルを示す。
図11に示したメモリセルは、X方向に隣接するメモリセルとの間に素子分離膜32を形成して、各セル毎にソース拡散層29又はドレイン拡散層30を分離した以外は基本的に図9のメモリセルの構成と同様である。
このメモリセルにおいて、書き込みは、ワードラインに負の電圧を印加してドレインへ正の電圧を印加することで浮遊ゲートとドレインとの間でトンネル電流を流し、電子を浮遊ゲートから引き抜くことにより行われ、消去はワードラインに正の高電圧を、ソース拡散層29及びドレイン拡散層30に0Vを印加して、ワードラインに接続される全メモリセルの浮遊ゲートに電子を注入することで行われる。
【0012】
つまり、このメモリセルにおいては、図10に示すようなメモリセルアレイを構成すると、F−Nトンネル電流による書き込みがトンネル絶縁膜23に印加される電界によって行われるので、一つのワードラインと一つのビットラインとで選ばれる選択セルだけではなく、同一のワードラインに接続され、且つ、隣接してドレイン拡散層30を共有する非選択セルにも書き込みが行われてしまう。従って、X方向に隣接するメモリセル間において、図11及び図12に示すように各ビットラインを分離する必要があり、よってビットラインBL1〜BL6は固定され、仮想接地方式が使用できず、微細化の妨げになる。
【0013】
なお、図11に示したメモリセルアレイにおいて、X方向に隣接す2つのメモリセルのソース拡散層29を共有するメモリセルもあるが(図13の等価回路参照)、この場合でも上記と同様の問題がある。なお、図13においてSL1及び2はソース配線を示す。
【0014】
そこで、本出願人は、先にF−Nトンネル電流による書き込みを行うメモリセルアレイを仮想接地方式として構成するものとして図8(a)〜(c)に示すような非対称コンタクトレスフラッシュメモリのセルアレイを提案している。
つまり、図8(a)〜(c)においては、半導体基板41上に浮遊ゲート45、この浮遊ゲート45上に制御ゲート47を有し、半導体基板41と浮遊ゲート45との間にトンネル領域43を有してメモリセルが構成されており、このメモリセルがマトリクス状に配設されている。また、X方向に隣接する全てのメモリセルの制御ゲート47が接続されてワードラインとして配設され、且つ、X方向に隣接するメモリセル間では、一方のメモリセルのドレイン拡散層と他方のメモリセルのソース拡散層とが接続されて一体化したソース/ドレイン拡散層42が形成されている。さらにX方向に対して垂直のY方向に隣接する全ての上記メモリセルのソース/ドレイン拡散層42が接続されてビットラインとして配設されている。また、上記各メモリセルのソース拡散層42a及びドレイン拡散層42bの不純物濃度の差は、上記各メモリセルのドレイン拡散層42bと浮遊ゲート45との間でトンネル現象を生じさせる電圧で、各メモリセルのソース拡散層42aと浮遊ゲート45との間でトンネル現象が生じないように設定されている。
【0015】
【発明が解決しようとする課題】
しかし、図8(a)〜(c)に示した非対称コンタクトレスフラッシュメモリは、
▲1▼図8(a)のA−A′線方向において、ビットライン拡散層は、まず、活性領域を規定するマスク42で規定され、その後浮遊ゲート45をマスクとしてビットラインとなる領域への砒素イオン注入を行うことにより形成される。そのため、ミスアライメントマージンMが必要となり、その結果生じる余分な領域だけビットライン幅が狭くなる。
▲2▼B−B′線方向においては、浮遊ゲート−基板間に比較して、浮遊ゲート−制御ゲート間のカップリング容量を大きくするために浮遊ゲート−制御ゲート間対向面積の方がより大きくなるよう、浮遊ゲートのフィールド上へのはみだしN(FG−ウィング)が必要である。そのため、セルサイズの縮小が困難である。
なお、図9に示した仮想接地方式フラッシュメモリにおいても、上記と同様の問題が生じる。
【0016】
【課題を解決するための手段】
本発明によれば、半導体基板上に形成されたトンネル酸化膜、浮遊ゲート、絶縁膜及び制御ゲート及び半導体基板内に形成されたソース/ドレイン領域から構成されるメモリセルがマトリックス状に形成され、前記各メモリセルの制御ゲートがX方向において接続されており、前記各メモリセルのソース/ドレイン領域がY方向において不純物拡散層からなるビットラインによって接続されている不揮発性メモリを製造するに際して、
(i) 半導体基板上に、所望の形状を有する第1マスクを形成し、該第1マスクを用いて、ソース/ドレイン領域を形成するとともにY方向に延びる不純物拡散層を形成し、前記第1マスクの側壁にスペーサを形成し、該第1マスクとスペーサとを用いてソース/ドレインと同じ導電型のイオンを注入し、前記スペーサを除去し、前記第1マスクを用いて前記不純物拡散層上に酸化膜を形成し、前記第1マスクを除去し、
(ii)前記半導体基板の不純物拡散層間にトンネル酸化膜を形成し、前記酸化膜上の一部を覆うとともにトンネル酸化膜上に第1ゲート層を形成し、
(iii) 得られた半導体基板上全面に絶縁膜を介して第2ゲート層を堆積し、所望の形状を有するマスクを用いて前記第2ゲート層、絶縁膜及び第1ゲート層を順次エッチングし、制御ゲート及び浮遊ゲートを形成することからなる不揮発性メモリの製造方法が提供される。
【0017】
【発明の実施の形態】
本発明の不揮発性メモリの製造方法における不揮発性メモリは、半導体基板上に形成されたトンネル酸化膜、浮遊ゲート、絶縁膜及び制御ゲート及び半導体基板内に形成されたソース/ドレイン領域から構成されるメモリセルがマトリックス状に形成されている。また、この不揮発性メモリにおいては、各メモリセルの制御ゲートがX方向において接続されている。さらに、各メモリセルのソース/ドレイン領域は、X方向に隣接するメモリセルと共有されており、かつY方向において不純物拡散層からなるビットラインによって接続されている。また、1つのメモリセル内においてはドレイン領域の不純物濃度がソース領域の不純物濃度よりも高く設定されている。隣接するメモリセル間で共有するソース/ドレイン領域においては、1つのソース/ドレイン領域内で、一方のメモリセルのソース領域及び他方のメモリセルのドレイン領域に対応して濃度差を有している。
【0018】
かかる不揮発性メモリを製造する方法において、工程(i) で、まず半導体基板内にソース/ドレイン領域とともに、Y方向に延びる不純物拡散層を形成する。これらを形成する方法としては、所望の形状を有するレジストパターン等を形成し、これをマスクとして用いてイオン注入により形成することができる。しかし、後工程でのソース/ドレイン領域及びビットラインとなる不純物拡散層上に形成される酸化膜(以下「ビットライン上酸化膜」と称する)の形成を考慮して、▲1▼まず、少なくともSiO2 膜/SiN膜からなる積層絶縁膜を形成し、この積層絶縁膜をマスクとして半導体基板と異なる導電型のイオンを低濃度となるように注入して、ソース/ドレイン領域及びビットラインとなる不純物拡散層を形成することが好ましい。なお、この際、不純物拡散層形成領域には、膜厚15〜20nm程度の薄いSiO2 膜を存在させ、このSiO2 膜を介してイオン注入することが好ましい。また、積層絶縁膜を構成するSiO2 膜は膜厚15〜20nm程度、SiN膜は100〜200nm程度が好ましい。なお、積層絶縁膜の他に、さらにその上にレジスト等のマスクを形成してもよい。イオン注入は、3〜5×1013ions/cm2 程度のドーズで、注入飛程が半導体基板表面に達する程度の注入エネルギーで行うことが好ましい。
【0019】
▲2▼次いで、上記積層絶縁膜の上にさらに別のマスクを形成し、このマスクを用いて、半導体基板と異なる導電型のイオンをドレイン領域でのみ高濃度となるように注入する。この際のイオン注入は、3〜5×1015ions/cm2 程度のドーズで、注入飛程が半導体基板表面に達する程度の注入エネルギーで行うことが好ましい。なお、上記▲2▼におけるマスク形成を省略し、イオン注入を行う場合に、一方向からの斜めイオン注入を行うことにより、ドレイン領域でのみ高濃度となるようにイオン注入できる。これらのイオン注入により、上述したように、濃度差を有するソース/ドレイン領域及び、これらソース/ドレイン領域に接続されてビットラインとなる不純物拡散層を形成することができる。
【0020】
なお、さらに、ビットラインとなる不純物拡散層の抵抗を下げるために、ソース領域にイオン注入されないように、積層絶縁膜に、さらにSiO2 膜等からなるサイドウォールスペーサを形成し、これらを積層絶縁膜及びサイドウォールスペーサをマスクとしてイオン注入することが好ましい。この際のイオン注入は、ソース/ドレイン領域と同じ導電型のイオンを、0.5〜1×1015ions/cm2 程度のドーズで行うことが好ましい。
【0021】
次いで、得られた不純物拡散層に対して自己整合的にビットライン上酸化膜を形成する。この際の自己整合的とは、ほぼ不純物拡散層上にビットライン上酸化膜が形成されることであり、先の工程で不純物拡散層を形成するためのマスクとしてSiN膜を用いた場合には、公知の選択酸化法により、容易に膜厚50〜100nm程度のビットライン上酸化膜を形成することができる。
【0022】
工程(ii)において、半導体基板の不純物拡散層間、つまりチャネル領域となる領域に膜厚7〜8nm程度のトンネル酸化膜を形成する。次いで、得られた半導体基板上全面に、膜厚100〜200nm程度のポリシリコンを積層し、このポリシリコンを、ビットライン上酸化膜上の一部を覆うとともにトンネル酸化膜上に配置するようにパターニングして第1ゲート層を形成する。
【0023】
工程(iii) では、得られた半導体基板上全面に絶縁膜を介して第2ゲート層を堆積し、所望の形状を有するマスクを用いて第2ゲート層、絶縁膜及び第1ゲート層を順次エッチングし、制御ゲート及び浮遊ゲートを形成する。この際の絶縁膜としては、特に限定されるものではなく、例えばSiO2 、SiNの単層膜、又はこれらの積層膜、例えばONO膜(5〜20nm/5〜20nm/1〜10nm)等が挙げられる。また、第2ゲート層は、ポリシリコン単層、高融点金属のシリサイド単層又は高融点シリサイドとポリシリコンからなるポリサイドにより形成することができ、膜厚は、例えばポリサイドの場合には1000nm程度以上あればよい。
【0024】
以下に本発明の具体的な不揮発性メモリの製造方法について説明する。
まず、図2(a)及び(b)に示したように、シリコン基板1上に膜厚15nm程度の第1酸化膜2を形成した後に、順次膜厚100nm程度のSiN膜3、膜厚20nm程度の第2酸化膜4による積層絶縁膜を堆積する。次いでレジストパターン5をマスクとして用いて、ビットラインとなる領域上の積層絶縁膜(3、4)を除去し、5×1013ions/cm2程度の低濃度の砒素イオン注入をおこない、ソース/ドレイン領域6を形成するとともに、ビットラインとなる不純物拡散層10aを形成する。
【0025】
次いで、レジストパターン5を除去したのち、図3(a)及び(b)に示したように、別のレジストパターン7を形成する。このレジストパターン7をマスクとして、ドレインとなる領域にのみ3.5×1015inos/cm2程度の高濃度の砒素イオン注入をおこない、ドレイン領域6aを形成する。
【0026】
続いて、図4(a)及び(b)に示したように、積層絶縁膜(3、4)の側壁に膜幅0.2μm程度のSiO2スペーサ8を形成し、その後、ビットラインの抵抗を下げるため、不純物拡散層10aに1×1015inos/cm2程度の砒素イオン注入をおこなう。
【0027】
さらに、図5(a)及び(b)に示したように、SiO2スペーサ8及び第2酸化膜4を除去し、SiN膜3をマスクとしてビットラインとなる領域を850℃、40分間程度熱処理し、膜厚100nm程度のビットライン上酸化膜を形成する。この際の熱処理で不純物拡散層10aも活性化される。
【0028】
次いで、図6(a)及び(b)に示したように、SiN膜3を除去し、膜厚8nm程度のトンネル酸化膜11を形成し、このトンネル酸化膜11上に第1ゲート層として第1ポリシリコンを膜厚150nm程度で形成し、フォトエッチング技術により第1ポリシリコン12aをパターニングする。
【0029】
その後、図7(a)及び(b)に示したように、第1ポリシリコン12aを含むシリコン基板1上全面に膜厚5〜20nm/5〜20nm/1〜10nm程度のONO膜13及び第2ゲート層としてWSix/第2ポリシリコン14aを堆積し、SAMOSエッチ(WSix/第2ポリシリコン/ONO/第1ポリシリコン)によりワードライン(制御ゲート)14及び浮遊ゲート12を形成する。引き続き、ワードライン14をマスクとして1×1013ions/cm2程度のボロンイオンをシリコン基板1に注入し、850℃の熱処理を行い、素子分離用拡散層15を形成する。
【0030】
このような方法により形成された不揮発性メモリにおいては、ビットライン上に自己整合的にビットライン上酸化膜を形成し、このビットライン上酸化膜に浮遊ゲートをオーバーラップさせるので、ビットラインを形成する際のミスアライメントマージンが不要となり、ビットライン幅をより大きくでき(図1中、BW参照)、A−A′線方向にサイズを増やすことなくカップリングレシオを大きくするためFG−ウィングを形成できる。また、FG−ウィングをビットライン上(A−A′線方向)に形成することにより、フィールド上(B−B′線方向)へのはみだしをなくすことができるため、セルサイズの縮小が可能となる。従って、例えば図8(a)に示した不揮発性メモリと比較した場合、本発明の方法で製造した不揮発性メモリは、A−A′線方向のサイズは同じで、かつ、B−B′線方向においては、FG−ウィングが不必要となるため、33%程度のサイズダウンを実現することができる。また、従来、B−B′線方向にFG−ウィングを形成するため素子分離は厚い酸化膜による分離(LOCOS)が必要であったが、本発明では、LOCOS分離は必要なく、拡散層による分離が可能となり、分離幅をより狭く、かつ表面を平坦に形成することができる。
【0031】
【発明の効果】
本発明の不揮発性メモリの製造方法によれば、仮想接地方式が採用されたメモリの製造工程において、ビットライン上に自己整合的にビットライン上酸化膜を形成することができるため、セルサイズの微細化を図ることができるとともに、製造工程を簡略化することができる。
また、ビットラインを形成する際に、特定の構成を有する層間絶縁膜をマスクとして用いる場合には容易にビットライン上に自己整合的にビットライン上酸化膜を形成することができることとなる。
【図面の簡単な説明】
【図1】本発明の不揮発性メモリを示す概略平面図である。
【図2】図1の不揮発性メモリの製造工程を示す(a)A−A′線断面図、(b)B−B′線断面図である。
【図3】図1の不揮発性メモリの製造工程を示す(a)A−A′線断面図、(b)B−B′線断面図である。
【図4】図1の不揮発性メモリの製造工程を示す(a)A−A′線断面図、(b)B−B′線断面図である。
【図5】図1の不揮発性メモリの製造工程を示す(a)A−A′線断面図、(b)B−B′線断面図である。
【図6】図1の不揮発性メモリの製造工程を示す(a)A−A′線断面図、(b)B−B′線断面図である。
【図7】図1の不揮発性メモリの製造工程を示す(a)A−A′線断面図、(b)B−B′線断面図である。
【図8】従来の不揮発性メモリを示す(a)概略平面図、(b)A−A′線断面図、(c)B−B′線断面図である。
【図9】従来のホットエレクトロン注入よって書き込みを行う仮想接地方式の不揮発性メモリの概略断面図である。
【図10】図9の不揮発性メモリの等価回路図である。
【図11】従来のF−Nトンネル電流によって書き込みを行う不揮発性メモリの概略断面図である。
【図12】図11の不揮発性メモリの等価回路図である。
【図13】図11の不揮発性メモリの別の等価回路図である。
【符号の説明】
1 シリコン基板(半導体基板)
2 第1酸化膜
3 SiN膜
4 第2酸化膜(SiO2 膜)
5、7 レジストパターン
6 ソース/ドレイン領域
6a ドレイン領域
8 SiO2 サイドウォールスペーサ
9 ビットライン上酸化膜
10a 不純物拡散層
10 ビットライン
11 トンネル酸化膜
12 浮遊ゲート
12a 第1ゲート層
13 ONO膜(絶縁膜)
14 制御ゲート
15 素子分離用拡散層
Claims (3)
- 半導体基板上に形成されたトンネル酸化膜、浮遊ゲート、絶縁膜及び制御ゲート及び半導体基板内に形成されたソース/ドレイン領域から構成されるメモリセルがマトリックス状に形成され、前記各メモリセルの制御ゲートがX方向において接続されており、前記各メモリセルのソース/ドレイン領域がY方向において不純物拡散層からなるビットラインによって接続されている不揮発性メモリを製造するに際して、
(i) 半導体基板上に、所望の形状を有する第1マスクを形成し、該第1マスクを用いて、ソース/ドレイン領域を形成するとともにY方向に延びる不純物拡散層を形成し、前記第1マスクの側壁にスペーサを形成し、該第1マスクとスペーサとを用いてソース/ドレイン領域と同じ導電型のイオンを注入し、前記スペーサを除去し、前記第1マスクを用いて前記不純物拡散層上に酸化膜を形成し、前記第1マスクを除去し、
(ii)前記半導体基板の不純物拡散層間にトンネル酸化膜を形成し、前記酸化膜上の一部を覆うとともにトンネル酸化膜上に第1ゲート層を形成し、
(iii) 得られた半導体基板上全面に絶縁膜を介して第2ゲート層を堆積し、所望の形状を有するマスクを用いて前記第2ゲート層、絶縁膜及び第1ゲート層を順次エッチングし、制御ゲート及び浮遊ゲートを形成することからなる不揮発性メモリの製造方法。 - 工程 (i) において、第1マスクをSiO 2 膜/SiN膜からなる積層絶縁膜により形成し、第1マスクを形成した後、さらに、一方向からの斜めイオン注入法により又は所望の形状を有する第2マスクを用いてドレイン領域にのみ、ソース領域よりも高濃度になるように不純物を注入し、前記第2マスクを除去する請求項1記載の不揮発性メモリの製造方法。
- 工程 (iii) の後、制御ゲートをマスクに素子分離拡散層を形成する請求項1又は2に記載の不揮発性メモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31917495A JP3630484B2 (ja) | 1995-12-07 | 1995-12-07 | 不揮発性メモリの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31917495A JP3630484B2 (ja) | 1995-12-07 | 1995-12-07 | 不揮発性メモリの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09162374A JPH09162374A (ja) | 1997-06-20 |
JP3630484B2 true JP3630484B2 (ja) | 2005-03-16 |
Family
ID=18107255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31917495A Expired - Lifetime JP3630484B2 (ja) | 1995-12-07 | 1995-12-07 | 不揮発性メモリの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3630484B2 (ja) |
-
1995
- 1995-12-07 JP JP31917495A patent/JP3630484B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09162374A (ja) | 1997-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100437453B1 (ko) | 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리 소자및 그 제조방법 | |
US5326999A (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
KR100207504B1 (ko) | 불휘발성 메모리소자, 그 제조방법 및 구동방법 | |
JP3967193B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP3366173B2 (ja) | 不揮発性半導体メモリの製造方法 | |
JP4245085B2 (ja) | 不揮発性メモリ装置及びその製造方法 | |
US20050162926A1 (en) | Split-gate type nonvolatile memory devices and methods for fabricating the same | |
US5821143A (en) | Fabrication methods for nonvolatile memory devices including extended sidewall electrode | |
JP2655124B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US6255170B1 (en) | Flash memory and method for fabricating the same | |
JP3049100B2 (ja) | 半導体装置及びその製造方法 | |
JP2658907B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JPH1079495A (ja) | 不揮発性半導体メモリおよびその製造方法 | |
JP2945969B2 (ja) | 不揮発性メモリデバイス並びにその製造方法 | |
US6046085A (en) | Elimination of poly stringers with straight poly profile | |
JPH10107230A (ja) | 半導体装置およびその製造方法 | |
US6573139B2 (en) | Method of fabricating cell of flash memory device | |
US6787843B2 (en) | Nonvolatile semiconductor memory cell and associated semiconductor circuit configuration and method for the fabrication of the circuit configuration | |
JP2956549B2 (ja) | 半導体記憶装置及びその製造方法とデータ消去方法 | |
JPH10223781A (ja) | 半導体装置及びその製造方法 | |
JP3630484B2 (ja) | 不揮発性メモリの製造方法 | |
JPH06151782A (ja) | 不揮発性半導体記憶装置 | |
KR0152496B1 (ko) | 이이피롬 셀, 집적회로 이이피롬 이중 게이트 전계효과 트랜지스터 형성 방법 및 이이피롬 메모리 어레이 형성 방법 | |
EP0521690B1 (en) | Non-volatile memory and method of manufacturing the same | |
JP2001196483A (ja) | 不揮発性半導体メモリ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |