JP3624650B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3624650B2 JP3624650B2 JP27771597A JP27771597A JP3624650B2 JP 3624650 B2 JP3624650 B2 JP 3624650B2 JP 27771597 A JP27771597 A JP 27771597A JP 27771597 A JP27771597 A JP 27771597A JP 3624650 B2 JP3624650 B2 JP 3624650B2
- Authority
- JP
- Japan
- Prior art keywords
- lines
- data line
- circuit
- line driving
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特にデータ線を駆動するデータ線駆動回路の改良に関するものである。
【０００２】
【従来の技術】
図２２は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）駆動方式を採用した液晶表示装置の構成例を示す回路図である。
図２２に示すように、この液晶表示装置１は、ＴＦＴスイッチマトリクス部２、ゲート線駆動回路３、データ線駆動回路４、タイミングコントロール回路５、ゲート回路６、およびデータ線コントロール回路７により構成されている。
【０００３】
ＴＦＴスイッチマトリクス部２は、ＴＦＴスイッチ２１がマトリクス状に配列されている。
各ＴＦＴスイッチ２１は、ＴＦＴ２１ａ、液晶素子２１ｂおよび対向電極２１ｃにより構成されている。また、各ＴＦＴ２１ａのドレインが画素電極に接続されている。
そして、同一行に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのゲート電極が同一のゲート線ＧＬ１〜ＧＬＭに接続され、同一列に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのソース電極が同一のデータ線ＤＬ１〜ＤＬＮに接続されている。
【０００４】
ゲート線駆動回路３は、ゲート線ＧＬ１〜ＧＬＭに駆動電圧を順次に印加する。
【０００５】
データ線駆動回路４は、ｎ（たとえばｎ＝６）個のサンプルホールド回路を有し、タイミングコントロール回路５のコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮを複数ｎ本の出力に振り分けて全ての出力がそろったタイミングで一度にｎ本の信号Ｄ１〜Ｄ１ｎを出力する。
【０００６】
図２３は、データ線駆動回路４の構成例を示すブロック図である。
図２３に示すように、データ線駆動回路４は、映像信号ＶＩＮの入力端子ＴＩＮに対して並列に接続されたｎ個のサンプルホールド回路４１−１〜４１−ｎ、および各サンプルホールド回路４１−１〜４１−ｎの出力と出力端子ＴＯＵＴ１〜ＴＯＵＴｎとの間にそれぞれ接続されたドライブ回路４２−１〜４２−ｎにより構成されている。
【０００７】
図２３のデータ線駆動回路４においては、各サンプルホールド回路４１−１〜４１−ｎのサンプルタイムとホールドタイムの切り換え制御がタイミングコントロール回路５による制御信号ＣＴＬ５１に基づいて行われ、入力した映像信号ＶＩＮが複数ｎ本の出力に振り分けられて、全ての出力がそろったタイミングでドライブ回路４２−１〜４２−ｎを介して出力端子ＴＯＵＴ１〜ＴＯＵＴｎから一度にｎ本の信号Ｄ１〜Ｄ１ｎが出力される。
【０００８】
データ線駆動回路４のｎ個の出力端子ＴＯＵＴ１〜ＴＯＵＴｎは、ゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介してｎ本単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に接続されている。
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎのゲート電極は、ｎ個単位でデータ線コントロール回路７のコントロール信号ＣＴＬ７１〜ＣＴＬ７ｘの出力ラインに接続されており、ＴＦＴ６１−１〜６１−Ｎはｎ個単位で順次に導通制御される。
【０００９】
上述したように、データ線駆動回路４において、データ線ＤＬを１本ずつ駆動せずに、ｎ本単位で駆動する方式を採用しているのは、液晶表示装置の高精細化にともなって１ドットあたりの割り当て時間が短くなり、データ線についてしまう配線容量負荷（図２２中ＣＬで示している）をその時間内に充電（または放電）し、安定電圧を与えることが難しくなったためである。
すなわち、複数ドット（たとえばｎ個とする）の出力を一度に出せればｎ倍の時間が確保できるので安定電圧を与えやすくなることによる。
【００１０】
【発明が解決しようとする課題】
ところで、上述したデータ線ＤＬを１本ずつ駆動せずに、ｎ（たとえば６）本単位で駆動する方式を採用したデータ線駆動回路は、図２４（ａ）に示すように、１個の集積回路（ＩＣ）で実現される。
そして、さらにパネルスピードを上げようとした場合、図２４（ｂ）に示すように、複数個のＩＣを用いて構成される。
【００１１】
現状では、サンプルホールド回路を１つのＩＣに搭載するには、６個がせいぜいであることから、たとえばアナログ信号あるいはデジタル信号を１：１２にデマルチプレクスするためには、サンプルホールド回路６個内蔵のデータ線駆動回路用ＩＣを２個用いてシステムの構築が行われる。
【００１２】
図２５は、２個のデータ線駆動回路用ＩＣを用いた液晶表示装置の構成例を示す回路図である。また、図２６は、１２個単位でデータ線駆動を行う図２５の液晶表示装置を模式的に示す図である。
【００１３】
この液晶表示装置１ａでは、サンプルホールド回路ｎ（たとえば６）個内蔵の２個のデータ線駆動回路４−１，４−２が並列に接続され、データ線駆動回路４−１，４−２の２ｎ個の出力端子が、ゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介して２ｎ本（１２本）単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に接続されている。
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎのゲート電極は、２ｎ個単位でデータ線コントロール回路７ａのコントロール信号ＣＴＬ７１〜ＣＴＬ７ｘの出力ラインに接続されており、ＴＦＴ６１−１〜６１−Ｎは２ｎ個単位で順次に導通制御される。
【００１４】
ところが、図２６に示すような構成で、データ線駆動回路４−１，４−２を２個用いてデータ線を１２本単位で駆動すると、図２７に示すように、６ドット毎の縦縞が観測される。
この６ドット毎の縦縞は、図２８に示すように、ＴＦＴマトリクス部２全体ととして見た場合には、図２８に示すように、画面に縦縞の繰り返しパターンとして発生してしまう。この６ドット毎の縦縞は、人間の目で確実に認識されるものであり、結果的に、画質が悪いということになる。
【００１５】
これは入力信号ＶＩＮは均一な信号であるが、データ線駆動回路を構成するサンプルホールドＩＣの特性のバラツキ（ＤＣオフセット＝２０ｍＶ程度）に起因している。
なお、同じＩＣ内部のサンプルホールド回路の特性のバラツキは画質に大きな影響を及ぶ程ではない。
【００１６】
また、上述した説明では、アナログ信号を例に説明したが、図２９および図３０に示すように、デジタル信号ＶＩＮをデジタル・アナログ変換回路（ＤＡＣ）８でアナログ信号に変換するシステムであっても、図３１に示すように、６ドット毎の縦縞が発生する。
【００１７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、サンプルホールドＩＣの特性のバラツキに起因する画質の劣化を低減できる液晶表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、入力した映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する複数のデータ線駆動回路と、所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、上記各データ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数にｎを乗じた数である。
【００１９】
また、本発明は、画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、入力したデジタル映像信号をアナログ映像信号に変換する少なくとも１つのデジタル・アナログ変換回路と、上記デジタル・アナログ変換回路によるアナログ映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する複数のデータ線駆動回路と、所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、上記各データ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数にｎを乗じた数である。
また、本発明は、画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、入力したデジタル映像信号をアナログ映像信号に変換する少なくとも１つのデジタル・アナログ変換回路と、上記デジタル・アナログ変換回路によるアナログ映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する４個のデータ線駆動回路と、所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、上記４個のデータ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の４本の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の４本の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の次の４本の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の４本の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の４本の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数４にｎを乗じた数である。
【００２０】
また、本発明では、デジタル・アナログ変換回路を２個以上有し、各デジタル・アナログ変換回路の出力にそれぞれ少なくとも１つのデータ線駆動回路が接続されている。
【００２１】
また、本発明では、各デジタル・アナログ変換回路の出力と各データ線駆動回路とを選択的に接続するスイッチ回路を有する。
【００２２】
また、本発明では、上記スイッチ回路は、フレーム毎あるいは走査線およびフレームの両方で接続切り替えを行う。
【００２３】
また、本発明では、上記データ線駆動回路は、入力映像信号をサンプリングしてサンプリングデータを一定期間保持するｎ個のサンプルホールド回路を有する。
【００２６】
本発明によれば、入力映像信号は各データ線駆動回路に入力され、ここでｎ本の出力に振り分けられ、たとえばサンプルホールド回路においてサンプリングおよびホールドされて、所定のタイミングでｎ本の信号線に並列に出力され、データ線に伝搬される。
これにより、従来装置のように人間の目で観測される帯状の縦縞ではなく、人間の目では、中間色としてしか認識されない縞が観測される。
その結果、従来装置では人間の目で認識されていた縦縞が等価的になくなったことになる。
【００２７】
【発明の実施の形態】
第１実施形態
図１は、本発明に係る液晶表示装置の第１の実施形態を示す回路図であって、従来例を示す図１０と同一構成部分は同一符号をもって表している。
すなわち、図１に示すように、この液晶表示装置１０は、ＴＦＴスイッチマトリクス部２、ゲート線駆動回路３、データ線駆動回路４−１，４−２、タイミングコントロール回路５Ａ、ゲート回路６、およびデータ線コントロール回路７Ａにより構成されている。
【００２８】
ＴＦＴスイッチマトリクス部２は、ＴＦＴスイッチ２１がマトリクス状に配列されている。
各ＴＦＴスイッチ２１は、ＴＦＴ２１ａ、液晶素子２１ｂおよび対向電極２１ｃにより構成されている。また、各ＴＦＴ２１ａのドレインが画素電極に接続されている。
そして、同一行に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのゲート電極が同一のゲート線ＧＬ１〜ＧＬＭに接続され、同一列に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのソース電極が同一のデータ線ＤＬ１〜ＤＬＮに接続されている。
【００２９】
ゲート線駆動回路３は、ゲート線ＧＬ１〜ＧＬＭに駆動電圧を順次に印加する。
【００３０】
データ線駆動回路４−１は、ｎ（たとえばｎ＝６）個のサンプルホールド回路を有し、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮを６（ｎ）本の出力に振り分けて全ての出力がそろったタイミングで一度に６つの信号を信号線Ｄ１〜Ｄ６に並列に出力する。
【００３１】
データ線駆動回路４−２は、ｎ（たとえばｎ＝６）個のサンプルホールド回路を有し、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮを６（ｎ）本の出力に振り分けて全ての出力がそろったタイミングで一度に６つの信号を信号線Ｄ７〜Ｄ１２に並列に出力する。
【００３２】
なお、データ線駆動回路４−１，４−２は、それぞれ１個のＩＣとして、たとえば図２に示すように構成され、上述したようにそれぞれ６個のサンプルホールド回路を内蔵している。
【００３３】
データ線駆動回路４−１，４−２の出力端子に接続されている信号線Ｄ１〜Ｄ６およびＤ７〜Ｄ１２は、ゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介して１２（２ｎ）本単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に接続されている。
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎのゲート電極は、１２（２ｎ）個単位でデータ線コントロール回路７Ａのコントロール信号ＣＴＬ７１〜ＣＴＬ７ｘの出力ラインに接続されており、ＴＦＴ６１−１〜６１−Ｎは１２個単位で順次に導通制御される。
【００３４】
本実施形態においては、データ線駆動回路４−１の出力信号を伝搬する信号線Ｄ１〜Ｄ６と、データ線駆動回路４−２の出力信号を伝搬する信号線Ｄ７〜Ｄ１２は１２個を単位として順番に配列されているＴＦＴ６１−１〜６１−１２に対して順番に接続されるのではなく、データ線駆動回路４−１の出力信号線とデータ線駆動回路４−２の出力信号線とが、図２に示すように、交互に接続されている。
【００３５】
具体的には、データ線駆動回路４−１の出力信号線Ｄ１がＴＦＴ６１−１を介してデータ線ＤＬ１に接続され、データ線駆動回路４−２の出力信号線Ｄ７がＴＦＴ６１−２を介してデータ線ＤＬ２に接続されている。
以下同様に、データ線駆動回路４−１の出力信号線Ｄ２がＴＦＴ６１−３を介してデータ線ＤＬ３に接続され、データ線駆動回路４−２の出力信号線Ｄ８がＴＦＴ６１−４を介してデータ線ＤＬ４に接続され、データ線駆動回路４−１の出力信号線Ｄ３がＴＦＴ６１−５を介してデータ線ＤＬ５に接続され、データ線駆動回路４−２の出力信号線Ｄ９がＴＦＴ６１−６を介してデータ線ＤＬ６に接続され、データ線駆動回路４−１の出力信号線Ｄ４がＴＦＴ６１−７を介してデータ線ＤＬ７に接続され、データ線駆動回路４−２の出力信号線Ｄ１０がＴＦＴ６１−８を介してデータ線ＤＬ８に接続され、データ線駆動回路４−１の出力信号線Ｄ５がＴＦＴ６１−９を介してデータ線ＤＬ９に接続され、データ線駆動回路４−２の出力信号線Ｄ１１がＴＦＴ６１−１０を介してデータ線ＤＬ１０に接続され、データ線駆動回路４−１の出力信号線Ｄ６がＴＦＴ６１−１１を介してデータ線ＤＬ１１に接続され、データ線駆動回路４−２の出力信号線Ｄ１２がＴＦＴ６１−１２を介してデータ線ＤＬ１２に接続されている。
【００３６】
また、図１の液晶表示装置にあっては、液晶ディスプレイに直流的な電圧を印加し続けるとその寿命が縮むことから、映像信号ＶＩＮを水平同期信号（Ｈ）ごとに基準電圧ＶＳＩＧ（たとえば７Ｖ）を中心に反転して、平均すると直流的な電圧が印加されないように構成される。
【００３７】
次に、上記構成による動作を説明する。
まず、映像信号ＶＩＮがデータ線駆動回路４−１，４−２に並列に入力される。
データ線駆動回路４−１においては、内蔵する６（ｎ）個のサンプルホールド回路を通して、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮが６（ｎ）本の出力に振り分けられて、全ての出力がそろったタイミングで一度に６つの信号が信号線Ｄ１〜Ｄ６に並列に出力される。
これと並行して、データ線駆動回路４−２においては、内蔵する６（ｎ）個のサンプルホールド回路を通して、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮが６（ｎ）本の出力に振り分けられて全ての出力がそろったタイミングで一度に６つの信号が信号線Ｄ７〜Ｄ１２に並列に出力する。
【００３８】
データ線駆動回路４−１，４−２の出力端子に接続されている信号線Ｄ１〜Ｄ６およびＤ７〜Ｄ１２に出力された１２個の各信号は、データ線コントロール回路７Ａのコントロール信号ＣＴＬ７１（〜ＣＴＬ７ｘ）で導通制御されるゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介して１２（２ｎ）本単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に伝搬される。
【００３９】
具体的には、信号線Ｄ１に出力された信号がＴＦＴ６１−１を介してデータ線ＤＬ１に、信号線Ｄ７に出力された信号がＴＦＴ６１−２を介してデータ線ＤＬ２に、出力信号線Ｄ２に出力された信号がＴＦＴ６１−３を介してデータ線ＤＬ３に、出力信号線Ｄ８に出力された信号がＴＦＴ６１−４を介してデータ線ＤＬ４に、信号線Ｄ３に出力された信号がＴＦＴ６１−５を介してデータ線ＤＬ５に、信号線Ｄ９に出力された信号がＴＦＴ６１−６を介してデータ線ＤＬ６に、信号線Ｄ４に出力された信号がＴＦＴ６１−７を介してデータ線ＤＬ７に、信号線Ｄ１０に出力された信号がＴＦＴ６１−８を介してデータ線ＤＬ８に、信号線Ｄ５に出力された信号がＴＦＴ６１−９を介してデータ線ＤＬ９に、信号線Ｄ１１に出力された信号がＴＦＴ６１−１０を介してデータ線ＤＬ１０に、信号線Ｄ６に出力された信号がＴＦＴ６１−１１を介してデータ線ＤＬ１１に、信号線Ｄ１２に出力された信号がＴＦＴ６１−１２を介してデータ線ＤＬ１２にそれぞれ伝搬される。
【００４０】
また、ゲート線ＧＬ１〜ＧＬＭには、ゲート線駆動回路３により駆動電圧が順次に印加されることから、入力映像信号に応じた液晶素子２１ｂに対する駆動制御が行われ、表示動作が行われる。
このときの、画面表示状態は、図３に示すように、従来装置のように６ドット毎ではなく各ドット毎の縦縞が観測される。
しかしこの場合、人間の目では、これが観測されず奇数ドットと偶数ドットとの両者の中間色としてしか認識されない。
すなわち、従来装置では人間の目で認識されていた６ドット毎の縦縞が等価的になくなったことになる。
【００４１】
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎは１２個単位で順次に導通制御され、上述した動作が繰り返されて画面全体の表示が行われる。
このときの画面全体の表示状態を図４に示す。
このように、画面全体で、人間の目では中間色としてしか認識されない各ドット毎の縦縞が観測され、画面全体で従来装置では人間の目で認識されていた６ドット毎の縦縞が等価的になくなったことになる。
【００４２】
以上のように、本第１の実施形態によれば、データ線駆動回路４−１の出力信号を伝搬する信号線Ｄ１〜Ｄ６と、データ線駆動回路４−２の出力信号を伝搬する信号線Ｄ７〜Ｄ１２を１２個を単位として順番に配列されているＴＦＴ６１−１〜６１−１２（〜６１−Ｎ）に対して順番に接続するのではなく、データ線駆動回路４−１の出力信号線Ｄ１〜Ｄ６とデータ線駆動回路４−２の出力信号線Ｄ７〜Ｄ１２とを交互に接続したので、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞が、いわゆる視覚の解像度によって等価的になくすことができる。
すなわち、視覚的に画面に縦縞の繰り返しパターンが発生しない、視覚的に解像度の高い液晶表示装置を実現できる利点がある。
【００４３】
第２実施形態
図５は、本発明に係る液晶表示装置の第２の実施形態を示す回路図である。また、図６は、１２個単位でデータ線駆動を行う図５の液晶表示装置を模式的に示す図である
本第２の実施形態と上述した第１の実施形態との異なる点は、第１の実施形態がアナログ映像信号用の装置であるのに対し、デジタル映像信号に対応した装置であることである。
【００４４】
具体的には、データ線駆動回路４−１，４−２の入力側にデジタル・アナログ変換回路（ＤＡＣ１）８を配置し、デジタル信号である入力映像信号ＶＩＮをアナログ信号に変換した後に、各データ線駆動回路４−１，４−２に入力させている。
その他の構成は、図１の回路と同様である。
【００４５】
本第２の実施形態においても、図７に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞が、いわゆる視覚の解像度によって等価的になくすことができる。
【００４６】
なお、図７においては、データ線駆動回路４−１をＳＨＡ、データ線駆動回路４−２をＳＨＢと表記している。
【００４７】
第３実施形態
図８は、本発明に係る液晶表示装置の第３の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図で、図２および図６に対応する図である。
本第３の実施形態は、サンプルホールド回路のスピードが遅い場合に対応した構成となっている。
この場合、上述した第２の実施形態と異なる点は、データ線駆動回路４−１，４−２の入力側に２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２を配置し、データ線駆動回路４−１，４−２を構成するサンプルホールド回路に入力される信号の周波数を半分にしていることにある。
その他の構成は、図１の回路と同様である。
【００４８】
本第３の実施形態においても、図９に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００４９】
第４実施形態
図１０は、本発明に係る液晶表示装置の第４の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図で、図２および図６に対応する図である。
本第４の実施形態は、サンプルホールド回路のスピードが遅い場合に対応した構成となっている。
この場合、上述した第３の実施形態と異なる点は、データ線駆動回路４−１，４−２の入力側と２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２との間にスイッチ回路９−１，９−２を設けて、デジタル・アナログ変換回路（ＤＡＣ１）８−１でアナログ信号に変換した信号をデータ線駆動回路４−１，４−２のいずれかに選択的に入力させるとともに、デジタル・アナログ変換回路（ＤＡＣ２）８−２でアナログ信号に変換した信号をデータ線駆動回路４−１，４−２のいずれかに選択的に入力させるようにしたことにある。
その他の構成は、図１の回路と同様である。
【００５０】
本第４の実施形態においては、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の接続切り替えは、フレーム毎に切り替えを行う態様と、走査線とフレームの両方で接続切り替えを行う態様との２つの態様をとることが可能である。
これにより、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の誤差を平均化することができ、１ドットの縞もキャンセルすることが可能となる。
【００５１】
図１１は、フレーム毎に切り替えを行った場合に、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
また、図１２は、走査線とフレームの両方で切り替えを行った場合に、２個のデータ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【００５２】
図１１および図１２に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
なお、効果としては、走査線とフレームの両方で切り替えを行う場合の方が大きい。
【００５３】
第５実施形態
図１３は、本発明に係る液晶表示装置の第５の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図で、図８および図１０に対応する図である。なお、図１３では図８および図１０に対応してさらに簡略して図示している。
【００５４】
本第５の実施形態は、第３の実施形態の場合に比べてサンプルホールド回路のスピードがさらに遅い場合に対応した構成となっている。
上述した第３の実施形態と異なる点は、４個のデータ線駆動回路４−１，４−２，４−３，４−４を用いてデータ線を２４本単位で駆動するように構成し、デジタル・アナログ変換回路（ＤＡＣ１）８−１によるアナログ信号をデータ線駆動回路４−１，４−２に入力させ、デジタル・アナログ変換回路（ＤＡＣ２）８−２によるアナログ信号をデータ線駆動回路４−３，４−４に入力さるようにしたことにある。
【００５５】
そして、本第５の実施形態では、データ線駆動回路４−１，４−２の出力信号線Ｄ１〜Ｄ１２が１２個を単位として順番に配列されているＴＦＴに対して交互に接続され、データ線駆動回路４−３，４−４の出力信号線Ｄ１３〜Ｄ２４が１２個を単位として順番に配列されているＴＦＴに対して交互に接続されている。
【００５６】
本第５の実施形態においても、図１４に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００５７】
なお、図１４においては、データ線駆動回路４−１をＳＨＡ、データ線駆動回路４−２、データ線駆動回路４−３をＳＨＣ、データ線駆動回路４−４をＳＨＤと表記している。
【００５８】
第６実施形態
図１５は、本発明に係る液晶表示装置の第６の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【００５９】
本第６の実施形態が第５の実施形態と異なる点は、デジタル・アナログ変換回路（ＤＡＣ１）８−１によるアナログ信号をデータ線駆動回路４−１，４−３に入力させ、デジタル・アナログ変換回路（ＤＡＣ２）８−２によるアナログ信号をデータ線駆動回路４−２，４−４に入力さるようにしたことにある。
【００６０】
本第６の実施形態においても、図１６に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００６１】
第７実施形態
図１７は、本発明に係る液晶表示装置の第７の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【００６２】
本第７の実施形態が第６の実施形態と異なる点は、データ線駆動回路４−１，４−２，４−３，４−４の出力信号線Ｄ１〜Ｄ２４を２４個を単位として順番に配列されているＴＦＴに対して交互に接続したことある。
【００６３】
本第７の実施形態においても、図１８に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００６４】
第８実施形態
図１９は、本発明に係る液晶表示装置の第８の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【００６５】
本第８の実施形態が第７の実施形態と異なる点は、データ線駆動回路４−１，４−３、並びにデータ線駆動回路４−２，４−４の入力側と２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２との間にスイッチ回路９−１，９−２を設けて、デジタル・アナログ変換回路（ＤＡＣ１）８−１でアナログ信号に変換した信号をデータ線駆動回路４−１，４−３並びに４−２，４−４のいずれかに選択的に入力させるとともに、デジタル・アナログ変換回路（ＤＡＣ２）８−２でアナログ信号に変換した信号をデータ線駆動回路４−１，４−３並びに４−２，４−４のいずれかに選択的に入力させるようにしたことにある。
【００６６】
本第８の実施形態においては、上述した第４の実施形態と同様に、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の接続切り替えは、フレーム毎に切り替えを行う態様と、走査線とフレームの両方で接続切り替えを行う態様との２つの態様をとることが可能である。
これにより、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の誤差を平均化することができ、１ドットの縞もキャンセルすることが可能となる。
【００６７】
図２０は、フレーム毎に切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
また、図１２１、走査線とフレームの両方で切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【００６８】
図２０および図２１に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
なお、効果としては、走査線とフレームの両方で切り替えを行う場合の方が大きい。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、従来装置では人間の目で認識されていた縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の第１の実施形態を示す回路図である。
【図２】１２個単位でデータ線駆動を行う図１の液晶表示装置を模式的に示す図である。
【図３】図１の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図４】図１の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に画面全体で観測されるドット毎の縦縞模様を示す図である。
【図５】本発明に係る液晶表示装置の第２の実施形態を示す回路図である。
【図６】１２個単位でデータ線駆動を行う図５の液晶表示装置を模式的に示す図である。
【図７】図６の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図８】本発明に係る液晶表示装置の第３の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図９】図８の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１０】本発明に係る液晶表示装置の第４の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１１】第４の実施形態において、フレーム毎に切り替えを行った場合に、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１２】第４の実施形態において、走査線とフレームの両方で切り替えを行った場合に、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１３】本発明に係る液晶表示装置の第５の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１４】第５の実施形態において、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１５】本発明に係る液晶表示装置の第６の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１６】第６の実施形態において、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１７】本発明に係る液晶表示装置の第７の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１８】第７の実施形態において、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１９】本発明に係る液晶表示装置の第８の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図２０】第８の実施形態において、フレーム毎に切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図２１】第８の実施形態において、走査線とフレームの両方で切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図２２】薄膜トランジスタ駆動方式を採用した液晶表示装置の構成例を示す回路図である。
【図２３】データ線駆動回路の構成例を示すブロック図である。
【図２４】データ線駆動回路を集積化した構成例を示す図である。
【図２５】データ線駆動回路を２個用いてデータ線を１２本単位で駆動する従来のアナログ信号に対応した液晶表示装置の構成例を示す回路図である。
【図２６】１２個単位でデータ線駆動を行う図２５の液晶表示装置を模式的に示す図である。
【図２７】図２６の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測される６ドット毎の縦縞模様を示す図である。
【図２８】図２５の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に画面全体で観測されるドット毎の縦縞模様を示す図である。
【図２９】データ線駆動回路を２個用いてデータ線を１２本単位で駆動する従来のデジタル信号に対応した液晶表示装置の構成例を示す回路図である。
【図３０】１２個単位でデータ線駆動を行う図１４の液晶表示装置を模式的に示す図である。
【図３１】図３０の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測される６ドット毎の縦縞模様を示す図である。
【符号の説明】
１０，１０Ａ…液晶表示装置、２…ＴＦＴスイッチマトリクス部、３…ゲート線駆動回路、４−１〜４−４…データ線駆動回路、５Ａ…タイミングコントロール回路、６…ゲート回路、７Ａ…データ線コントロール回路、８−１，８−２…デジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２），９−１，９−２…スイッチ回路。
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特にデータ線を駆動するデータ線駆動回路の改良に関するものである。
【０００２】
【従来の技術】
図２２は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）駆動方式を採用した液晶表示装置の構成例を示す回路図である。
図２２に示すように、この液晶表示装置１は、ＴＦＴスイッチマトリクス部２、ゲート線駆動回路３、データ線駆動回路４、タイミングコントロール回路５、ゲート回路６、およびデータ線コントロール回路７により構成されている。
【０００３】
ＴＦＴスイッチマトリクス部２は、ＴＦＴスイッチ２１がマトリクス状に配列されている。
各ＴＦＴスイッチ２１は、ＴＦＴ２１ａ、液晶素子２１ｂおよび対向電極２１ｃにより構成されている。また、各ＴＦＴ２１ａのドレインが画素電極に接続されている。
そして、同一行に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのゲート電極が同一のゲート線ＧＬ１〜ＧＬＭに接続され、同一列に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのソース電極が同一のデータ線ＤＬ１〜ＤＬＮに接続されている。
【０００４】
ゲート線駆動回路３は、ゲート線ＧＬ１〜ＧＬＭに駆動電圧を順次に印加する。
【０００５】
データ線駆動回路４は、ｎ（たとえばｎ＝６）個のサンプルホールド回路を有し、タイミングコントロール回路５のコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮを複数ｎ本の出力に振り分けて全ての出力がそろったタイミングで一度にｎ本の信号Ｄ１〜Ｄ１ｎを出力する。
【０００６】
図２３は、データ線駆動回路４の構成例を示すブロック図である。
図２３に示すように、データ線駆動回路４は、映像信号ＶＩＮの入力端子ＴＩＮに対して並列に接続されたｎ個のサンプルホールド回路４１−１〜４１−ｎ、および各サンプルホールド回路４１−１〜４１−ｎの出力と出力端子ＴＯＵＴ１〜ＴＯＵＴｎとの間にそれぞれ接続されたドライブ回路４２−１〜４２−ｎにより構成されている。
【０００７】
図２３のデータ線駆動回路４においては、各サンプルホールド回路４１−１〜４１−ｎのサンプルタイムとホールドタイムの切り換え制御がタイミングコントロール回路５による制御信号ＣＴＬ５１に基づいて行われ、入力した映像信号ＶＩＮが複数ｎ本の出力に振り分けられて、全ての出力がそろったタイミングでドライブ回路４２−１〜４２−ｎを介して出力端子ＴＯＵＴ１〜ＴＯＵＴｎから一度にｎ本の信号Ｄ１〜Ｄ１ｎが出力される。
【０００８】
データ線駆動回路４のｎ個の出力端子ＴＯＵＴ１〜ＴＯＵＴｎは、ゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介してｎ本単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に接続されている。
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎのゲート電極は、ｎ個単位でデータ線コントロール回路７のコントロール信号ＣＴＬ７１〜ＣＴＬ７ｘの出力ラインに接続されており、ＴＦＴ６１−１〜６１−Ｎはｎ個単位で順次に導通制御される。
【０００９】
上述したように、データ線駆動回路４において、データ線ＤＬを１本ずつ駆動せずに、ｎ本単位で駆動する方式を採用しているのは、液晶表示装置の高精細化にともなって１ドットあたりの割り当て時間が短くなり、データ線についてしまう配線容量負荷（図２２中ＣＬで示している）をその時間内に充電（または放電）し、安定電圧を与えることが難しくなったためである。
すなわち、複数ドット（たとえばｎ個とする）の出力を一度に出せればｎ倍の時間が確保できるので安定電圧を与えやすくなることによる。
【００１０】
【発明が解決しようとする課題】
ところで、上述したデータ線ＤＬを１本ずつ駆動せずに、ｎ（たとえば６）本単位で駆動する方式を採用したデータ線駆動回路は、図２４（ａ）に示すように、１個の集積回路（ＩＣ）で実現される。
そして、さらにパネルスピードを上げようとした場合、図２４（ｂ）に示すように、複数個のＩＣを用いて構成される。
【００１１】
現状では、サンプルホールド回路を１つのＩＣに搭載するには、６個がせいぜいであることから、たとえばアナログ信号あるいはデジタル信号を１：１２にデマルチプレクスするためには、サンプルホールド回路６個内蔵のデータ線駆動回路用ＩＣを２個用いてシステムの構築が行われる。
【００１２】
図２５は、２個のデータ線駆動回路用ＩＣを用いた液晶表示装置の構成例を示す回路図である。また、図２６は、１２個単位でデータ線駆動を行う図２５の液晶表示装置を模式的に示す図である。
【００１３】
この液晶表示装置１ａでは、サンプルホールド回路ｎ（たとえば６）個内蔵の２個のデータ線駆動回路４−１，４−２が並列に接続され、データ線駆動回路４−１，４−２の２ｎ個の出力端子が、ゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介して２ｎ本（１２本）単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に接続されている。
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎのゲート電極は、２ｎ個単位でデータ線コントロール回路７ａのコントロール信号ＣＴＬ７１〜ＣＴＬ７ｘの出力ラインに接続されており、ＴＦＴ６１−１〜６１−Ｎは２ｎ個単位で順次に導通制御される。
【００１４】
ところが、図２６に示すような構成で、データ線駆動回路４−１，４−２を２個用いてデータ線を１２本単位で駆動すると、図２７に示すように、６ドット毎の縦縞が観測される。
この６ドット毎の縦縞は、図２８に示すように、ＴＦＴマトリクス部２全体ととして見た場合には、図２８に示すように、画面に縦縞の繰り返しパターンとして発生してしまう。この６ドット毎の縦縞は、人間の目で確実に認識されるものであり、結果的に、画質が悪いということになる。
【００１５】
これは入力信号ＶＩＮは均一な信号であるが、データ線駆動回路を構成するサンプルホールドＩＣの特性のバラツキ（ＤＣオフセット＝２０ｍＶ程度）に起因している。
なお、同じＩＣ内部のサンプルホールド回路の特性のバラツキは画質に大きな影響を及ぶ程ではない。
【００１６】
また、上述した説明では、アナログ信号を例に説明したが、図２９および図３０に示すように、デジタル信号ＶＩＮをデジタル・アナログ変換回路（ＤＡＣ）８でアナログ信号に変換するシステムであっても、図３１に示すように、６ドット毎の縦縞が発生する。
【００１７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、サンプルホールドＩＣの特性のバラツキに起因する画質の劣化を低減できる液晶表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、入力した映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する複数のデータ線駆動回路と、所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、上記各データ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数にｎを乗じた数である。
【００１９】
また、本発明は、画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、入力したデジタル映像信号をアナログ映像信号に変換する少なくとも１つのデジタル・アナログ変換回路と、上記デジタル・アナログ変換回路によるアナログ映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する複数のデータ線駆動回路と、所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、上記各データ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数にｎを乗じた数である。
また、本発明は、画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、入力したデジタル映像信号をアナログ映像信号に変換する少なくとも１つのデジタル・アナログ変換回路と、上記デジタル・アナログ変換回路によるアナログ映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する４個のデータ線駆動回路と、所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、上記４個のデータ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の４本の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の４本の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の次の４本の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の４本の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の４本の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数４にｎを乗じた数である。
【００２０】
また、本発明では、デジタル・アナログ変換回路を２個以上有し、各デジタル・アナログ変換回路の出力にそれぞれ少なくとも１つのデータ線駆動回路が接続されている。
【００２１】
また、本発明では、各デジタル・アナログ変換回路の出力と各データ線駆動回路とを選択的に接続するスイッチ回路を有する。
【００２２】
また、本発明では、上記スイッチ回路は、フレーム毎あるいは走査線およびフレームの両方で接続切り替えを行う。
【００２３】
また、本発明では、上記データ線駆動回路は、入力映像信号をサンプリングしてサンプリングデータを一定期間保持するｎ個のサンプルホールド回路を有する。
【００２６】
本発明によれば、入力映像信号は各データ線駆動回路に入力され、ここでｎ本の出力に振り分けられ、たとえばサンプルホールド回路においてサンプリングおよびホールドされて、所定のタイミングでｎ本の信号線に並列に出力され、データ線に伝搬される。
これにより、従来装置のように人間の目で観測される帯状の縦縞ではなく、人間の目では、中間色としてしか認識されない縞が観測される。
その結果、従来装置では人間の目で認識されていた縦縞が等価的になくなったことになる。
【００２７】
【発明の実施の形態】
第１実施形態
図１は、本発明に係る液晶表示装置の第１の実施形態を示す回路図であって、従来例を示す図１０と同一構成部分は同一符号をもって表している。
すなわち、図１に示すように、この液晶表示装置１０は、ＴＦＴスイッチマトリクス部２、ゲート線駆動回路３、データ線駆動回路４−１，４−２、タイミングコントロール回路５Ａ、ゲート回路６、およびデータ線コントロール回路７Ａにより構成されている。
【００２８】
ＴＦＴスイッチマトリクス部２は、ＴＦＴスイッチ２１がマトリクス状に配列されている。
各ＴＦＴスイッチ２１は、ＴＦＴ２１ａ、液晶素子２１ｂおよび対向電極２１ｃにより構成されている。また、各ＴＦＴ２１ａのドレインが画素電極に接続されている。
そして、同一行に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのゲート電極が同一のゲート線ＧＬ１〜ＧＬＭに接続され、同一列に配列されたＴＦＴスイッチ２１のＴＦＴ２１ａのソース電極が同一のデータ線ＤＬ１〜ＤＬＮに接続されている。
【００２９】
ゲート線駆動回路３は、ゲート線ＧＬ１〜ＧＬＭに駆動電圧を順次に印加する。
【００３０】
データ線駆動回路４−１は、ｎ（たとえばｎ＝６）個のサンプルホールド回路を有し、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮを６（ｎ）本の出力に振り分けて全ての出力がそろったタイミングで一度に６つの信号を信号線Ｄ１〜Ｄ６に並列に出力する。
【００３１】
データ線駆動回路４−２は、ｎ（たとえばｎ＝６）個のサンプルホールド回路を有し、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮを６（ｎ）本の出力に振り分けて全ての出力がそろったタイミングで一度に６つの信号を信号線Ｄ７〜Ｄ１２に並列に出力する。
【００３２】
なお、データ線駆動回路４−１，４−２は、それぞれ１個のＩＣとして、たとえば図２に示すように構成され、上述したようにそれぞれ６個のサンプルホールド回路を内蔵している。
【００３３】
データ線駆動回路４−１，４−２の出力端子に接続されている信号線Ｄ１〜Ｄ６およびＤ７〜Ｄ１２は、ゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介して１２（２ｎ）本単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に接続されている。
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎのゲート電極は、１２（２ｎ）個単位でデータ線コントロール回路７Ａのコントロール信号ＣＴＬ７１〜ＣＴＬ７ｘの出力ラインに接続されており、ＴＦＴ６１−１〜６１−Ｎは１２個単位で順次に導通制御される。
【００３４】
本実施形態においては、データ線駆動回路４−１の出力信号を伝搬する信号線Ｄ１〜Ｄ６と、データ線駆動回路４−２の出力信号を伝搬する信号線Ｄ７〜Ｄ１２は１２個を単位として順番に配列されているＴＦＴ６１−１〜６１−１２に対して順番に接続されるのではなく、データ線駆動回路４−１の出力信号線とデータ線駆動回路４−２の出力信号線とが、図２に示すように、交互に接続されている。
【００３５】
具体的には、データ線駆動回路４−１の出力信号線Ｄ１がＴＦＴ６１−１を介してデータ線ＤＬ１に接続され、データ線駆動回路４−２の出力信号線Ｄ７がＴＦＴ６１−２を介してデータ線ＤＬ２に接続されている。
以下同様に、データ線駆動回路４−１の出力信号線Ｄ２がＴＦＴ６１−３を介してデータ線ＤＬ３に接続され、データ線駆動回路４−２の出力信号線Ｄ８がＴＦＴ６１−４を介してデータ線ＤＬ４に接続され、データ線駆動回路４−１の出力信号線Ｄ３がＴＦＴ６１−５を介してデータ線ＤＬ５に接続され、データ線駆動回路４−２の出力信号線Ｄ９がＴＦＴ６１−６を介してデータ線ＤＬ６に接続され、データ線駆動回路４−１の出力信号線Ｄ４がＴＦＴ６１−７を介してデータ線ＤＬ７に接続され、データ線駆動回路４−２の出力信号線Ｄ１０がＴＦＴ６１−８を介してデータ線ＤＬ８に接続され、データ線駆動回路４−１の出力信号線Ｄ５がＴＦＴ６１−９を介してデータ線ＤＬ９に接続され、データ線駆動回路４−２の出力信号線Ｄ１１がＴＦＴ６１−１０を介してデータ線ＤＬ１０に接続され、データ線駆動回路４−１の出力信号線Ｄ６がＴＦＴ６１−１１を介してデータ線ＤＬ１１に接続され、データ線駆動回路４−２の出力信号線Ｄ１２がＴＦＴ６１−１２を介してデータ線ＤＬ１２に接続されている。
【００３６】
また、図１の液晶表示装置にあっては、液晶ディスプレイに直流的な電圧を印加し続けるとその寿命が縮むことから、映像信号ＶＩＮを水平同期信号（Ｈ）ごとに基準電圧ＶＳＩＧ（たとえば７Ｖ）を中心に反転して、平均すると直流的な電圧が印加されないように構成される。
【００３７】
次に、上記構成による動作を説明する。
まず、映像信号ＶＩＮがデータ線駆動回路４−１，４−２に並列に入力される。
データ線駆動回路４−１においては、内蔵する６（ｎ）個のサンプルホールド回路を通して、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮが６（ｎ）本の出力に振り分けられて、全ての出力がそろったタイミングで一度に６つの信号が信号線Ｄ１〜Ｄ６に並列に出力される。
これと並行して、データ線駆動回路４−２においては、内蔵する６（ｎ）個のサンプルホールド回路を通して、タイミングコントロール回路５Ａのコントロール信号ＣＴＬ５１にて制御されるタイミングで、入力した映像信号ＶＩＮが６（ｎ）本の出力に振り分けられて全ての出力がそろったタイミングで一度に６つの信号が信号線Ｄ７〜Ｄ１２に並列に出力する。
【００３８】
データ線駆動回路４−１，４−２の出力端子に接続されている信号線Ｄ１〜Ｄ６およびＤ７〜Ｄ１２に出力された１２個の各信号は、データ線コントロール回路７Ａのコントロール信号ＣＴＬ７１（〜ＣＴＬ７ｘ）で導通制御されるゲート回路６を構成するＴＦＴ６１−１〜６１−Ｎ（Ｎ＞ｎ）を介して１２（２ｎ）本単位でＮ本のデータ線ＤＬ１〜ＤＬＮに並列に伝搬される。
【００３９】
具体的には、信号線Ｄ１に出力された信号がＴＦＴ６１−１を介してデータ線ＤＬ１に、信号線Ｄ７に出力された信号がＴＦＴ６１−２を介してデータ線ＤＬ２に、出力信号線Ｄ２に出力された信号がＴＦＴ６１−３を介してデータ線ＤＬ３に、出力信号線Ｄ８に出力された信号がＴＦＴ６１−４を介してデータ線ＤＬ４に、信号線Ｄ３に出力された信号がＴＦＴ６１−５を介してデータ線ＤＬ５に、信号線Ｄ９に出力された信号がＴＦＴ６１−６を介してデータ線ＤＬ６に、信号線Ｄ４に出力された信号がＴＦＴ６１−７を介してデータ線ＤＬ７に、信号線Ｄ１０に出力された信号がＴＦＴ６１−８を介してデータ線ＤＬ８に、信号線Ｄ５に出力された信号がＴＦＴ６１−９を介してデータ線ＤＬ９に、信号線Ｄ１１に出力された信号がＴＦＴ６１−１０を介してデータ線ＤＬ１０に、信号線Ｄ６に出力された信号がＴＦＴ６１−１１を介してデータ線ＤＬ１１に、信号線Ｄ１２に出力された信号がＴＦＴ６１−１２を介してデータ線ＤＬ１２にそれぞれ伝搬される。
【００４０】
また、ゲート線ＧＬ１〜ＧＬＭには、ゲート線駆動回路３により駆動電圧が順次に印加されることから、入力映像信号に応じた液晶素子２１ｂに対する駆動制御が行われ、表示動作が行われる。
このときの、画面表示状態は、図３に示すように、従来装置のように６ドット毎ではなく各ドット毎の縦縞が観測される。
しかしこの場合、人間の目では、これが観測されず奇数ドットと偶数ドットとの両者の中間色としてしか認識されない。
すなわち、従来装置では人間の目で認識されていた６ドット毎の縦縞が等価的になくなったことになる。
【００４１】
そして、ゲート回路６のＴＦＴ６１−１〜６１−Ｎは１２個単位で順次に導通制御され、上述した動作が繰り返されて画面全体の表示が行われる。
このときの画面全体の表示状態を図４に示す。
このように、画面全体で、人間の目では中間色としてしか認識されない各ドット毎の縦縞が観測され、画面全体で従来装置では人間の目で認識されていた６ドット毎の縦縞が等価的になくなったことになる。
【００４２】
以上のように、本第１の実施形態によれば、データ線駆動回路４−１の出力信号を伝搬する信号線Ｄ１〜Ｄ６と、データ線駆動回路４−２の出力信号を伝搬する信号線Ｄ７〜Ｄ１２を１２個を単位として順番に配列されているＴＦＴ６１−１〜６１−１２（〜６１−Ｎ）に対して順番に接続するのではなく、データ線駆動回路４−１の出力信号線Ｄ１〜Ｄ６とデータ線駆動回路４−２の出力信号線Ｄ７〜Ｄ１２とを交互に接続したので、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞が、いわゆる視覚の解像度によって等価的になくすことができる。
すなわち、視覚的に画面に縦縞の繰り返しパターンが発生しない、視覚的に解像度の高い液晶表示装置を実現できる利点がある。
【００４３】
第２実施形態
図５は、本発明に係る液晶表示装置の第２の実施形態を示す回路図である。また、図６は、１２個単位でデータ線駆動を行う図５の液晶表示装置を模式的に示す図である
本第２の実施形態と上述した第１の実施形態との異なる点は、第１の実施形態がアナログ映像信号用の装置であるのに対し、デジタル映像信号に対応した装置であることである。
【００４４】
具体的には、データ線駆動回路４−１，４−２の入力側にデジタル・アナログ変換回路（ＤＡＣ１）８を配置し、デジタル信号である入力映像信号ＶＩＮをアナログ信号に変換した後に、各データ線駆動回路４−１，４−２に入力させている。
その他の構成は、図１の回路と同様である。
【００４５】
本第２の実施形態においても、図７に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞が、いわゆる視覚の解像度によって等価的になくすことができる。
【００４６】
なお、図７においては、データ線駆動回路４−１をＳＨＡ、データ線駆動回路４−２をＳＨＢと表記している。
【００４７】
第３実施形態
図８は、本発明に係る液晶表示装置の第３の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図で、図２および図６に対応する図である。
本第３の実施形態は、サンプルホールド回路のスピードが遅い場合に対応した構成となっている。
この場合、上述した第２の実施形態と異なる点は、データ線駆動回路４−１，４−２の入力側に２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２を配置し、データ線駆動回路４−１，４−２を構成するサンプルホールド回路に入力される信号の周波数を半分にしていることにある。
その他の構成は、図１の回路と同様である。
【００４８】
本第３の実施形態においても、図９に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００４９】
第４実施形態
図１０は、本発明に係る液晶表示装置の第４の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図で、図２および図６に対応する図である。
本第４の実施形態は、サンプルホールド回路のスピードが遅い場合に対応した構成となっている。
この場合、上述した第３の実施形態と異なる点は、データ線駆動回路４−１，４−２の入力側と２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２との間にスイッチ回路９−１，９−２を設けて、デジタル・アナログ変換回路（ＤＡＣ１）８−１でアナログ信号に変換した信号をデータ線駆動回路４−１，４−２のいずれかに選択的に入力させるとともに、デジタル・アナログ変換回路（ＤＡＣ２）８−２でアナログ信号に変換した信号をデータ線駆動回路４−１，４−２のいずれかに選択的に入力させるようにしたことにある。
その他の構成は、図１の回路と同様である。
【００５０】
本第４の実施形態においては、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の接続切り替えは、フレーム毎に切り替えを行う態様と、走査線とフレームの両方で接続切り替えを行う態様との２つの態様をとることが可能である。
これにより、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の誤差を平均化することができ、１ドットの縞もキャンセルすることが可能となる。
【００５１】
図１１は、フレーム毎に切り替えを行った場合に、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
また、図１２は、走査線とフレームの両方で切り替えを行った場合に、２個のデータ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【００５２】
図１１および図１２に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
なお、効果としては、走査線とフレームの両方で切り替えを行う場合の方が大きい。
【００５３】
第５実施形態
図１３は、本発明に係る液晶表示装置の第５の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図で、図８および図１０に対応する図である。なお、図１３では図８および図１０に対応してさらに簡略して図示している。
【００５４】
本第５の実施形態は、第３の実施形態の場合に比べてサンプルホールド回路のスピードがさらに遅い場合に対応した構成となっている。
上述した第３の実施形態と異なる点は、４個のデータ線駆動回路４−１，４−２，４−３，４−４を用いてデータ線を２４本単位で駆動するように構成し、デジタル・アナログ変換回路（ＤＡＣ１）８−１によるアナログ信号をデータ線駆動回路４−１，４−２に入力させ、デジタル・アナログ変換回路（ＤＡＣ２）８−２によるアナログ信号をデータ線駆動回路４−３，４−４に入力さるようにしたことにある。
【００５５】
そして、本第５の実施形態では、データ線駆動回路４−１，４−２の出力信号線Ｄ１〜Ｄ１２が１２個を単位として順番に配列されているＴＦＴに対して交互に接続され、データ線駆動回路４−３，４−４の出力信号線Ｄ１３〜Ｄ２４が１２個を単位として順番に配列されているＴＦＴに対して交互に接続されている。
【００５６】
本第５の実施形態においても、図１４に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００５７】
なお、図１４においては、データ線駆動回路４−１をＳＨＡ、データ線駆動回路４−２、データ線駆動回路４−３をＳＨＣ、データ線駆動回路４−４をＳＨＤと表記している。
【００５８】
第６実施形態
図１５は、本発明に係る液晶表示装置の第６の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【００５９】
本第６の実施形態が第５の実施形態と異なる点は、デジタル・アナログ変換回路（ＤＡＣ１）８−１によるアナログ信号をデータ線駆動回路４−１，４−３に入力させ、デジタル・アナログ変換回路（ＤＡＣ２）８−２によるアナログ信号をデータ線駆動回路４−２，４−４に入力さるようにしたことにある。
【００６０】
本第６の実施形態においても、図１６に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００６１】
第７実施形態
図１７は、本発明に係る液晶表示装置の第７の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【００６２】
本第７の実施形態が第６の実施形態と異なる点は、データ線駆動回路４−１，４−２，４−３，４−４の出力信号線Ｄ１〜Ｄ２４を２４個を単位として順番に配列されているＴＦＴに対して交互に接続したことある。
【００６３】
本第７の実施形態においても、図１８に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【００６４】
第８実施形態
図１９は、本発明に係る液晶表示装置の第８の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【００６５】
本第８の実施形態が第７の実施形態と異なる点は、データ線駆動回路４−１，４−３、並びにデータ線駆動回路４−２，４−４の入力側と２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２との間にスイッチ回路９−１，９−２を設けて、デジタル・アナログ変換回路（ＤＡＣ１）８−１でアナログ信号に変換した信号をデータ線駆動回路４−１，４−３並びに４−２，４−４のいずれかに選択的に入力させるとともに、デジタル・アナログ変換回路（ＤＡＣ２）８−２でアナログ信号に変換した信号をデータ線駆動回路４−１，４−３並びに４−２，４−４のいずれかに選択的に入力させるようにしたことにある。
【００６６】
本第８の実施形態においては、上述した第４の実施形態と同様に、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の接続切り替えは、フレーム毎に切り替えを行う態様と、走査線とフレームの両方で接続切り替えを行う態様との２つの態様をとることが可能である。
これにより、２つのデジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２）８−１，８−２の誤差を平均化することができ、１ドットの縞もキャンセルすることが可能となる。
【００６７】
図２０は、フレーム毎に切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
また、図１２１、走査線とフレームの両方で切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【００６８】
図２０および図２１に示すように、従来装置のように６ドット毎ではなく人間の目では中間色としてしか認識されないドット毎の縦縞として観測される。
その結果、従来装置では人間の目で認識されていた６ドット毎の縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
なお、効果としては、走査線とフレームの両方で切り替えを行う場合の方が大きい。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、従来装置では人間の目で認識されていた縦縞を、いわゆる視覚の解像度によって等価的になくすことができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の第１の実施形態を示す回路図である。
【図２】１２個単位でデータ線駆動を行う図１の液晶表示装置を模式的に示す図である。
【図３】図１の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図４】図１の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に画面全体で観測されるドット毎の縦縞模様を示す図である。
【図５】本発明に係る液晶表示装置の第２の実施形態を示す回路図である。
【図６】１２個単位でデータ線駆動を行う図５の液晶表示装置を模式的に示す図である。
【図７】図６の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図８】本発明に係る液晶表示装置の第３の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図９】図８の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１０】本発明に係る液晶表示装置の第４の実施形態を説明するための図であって、１２個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１１】第４の実施形態において、フレーム毎に切り替えを行った場合に、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１２】第４の実施形態において、走査線とフレームの両方で切り替えを行った場合に、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１３】本発明に係る液晶表示装置の第５の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１４】第５の実施形態において、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１５】本発明に係る液晶表示装置の第６の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１６】第６の実施形態において、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１７】本発明に係る液晶表示装置の第７の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図１８】第７の実施形態において、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図１９】本発明に係る液晶表示装置の第８の実施形態を説明するための図であって、２４個単位でデータ線駆動を行う液晶表示装置を模式的に示す図である。
【図２０】第８の実施形態において、フレーム毎に切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図２１】第８の実施形態において、走査線とフレームの両方で切り替えを行った場合に、データ線駆動回路を４個用いてデータ線を２４本単位で駆動した場合に観測されるドット毎の縦縞模様を示す図である。
【図２２】薄膜トランジスタ駆動方式を採用した液晶表示装置の構成例を示す回路図である。
【図２３】データ線駆動回路の構成例を示すブロック図である。
【図２４】データ線駆動回路を集積化した構成例を示す図である。
【図２５】データ線駆動回路を２個用いてデータ線を１２本単位で駆動する従来のアナログ信号に対応した液晶表示装置の構成例を示す回路図である。
【図２６】１２個単位でデータ線駆動を行う図２５の液晶表示装置を模式的に示す図である。
【図２７】図２６の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測される６ドット毎の縦縞模様を示す図である。
【図２８】図２５の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に画面全体で観測されるドット毎の縦縞模様を示す図である。
【図２９】データ線駆動回路を２個用いてデータ線を１２本単位で駆動する従来のデジタル信号に対応した液晶表示装置の構成例を示す回路図である。
【図３０】１２個単位でデータ線駆動を行う図１４の液晶表示装置を模式的に示す図である。
【図３１】図３０の回路で、データ線駆動回路を２個用いてデータ線を１２本単位で駆動した場合に観測される６ドット毎の縦縞模様を示す図である。
【符号の説明】
１０，１０Ａ…液晶表示装置、２…ＴＦＴスイッチマトリクス部、３…ゲート線駆動回路、４−１〜４−４…データ線駆動回路、５Ａ…タイミングコントロール回路、６…ゲート回路、７Ａ…データ線コントロール回路、８−１，８−２…デジタル・アナログ変換回路（ＤＡＣ１，ＤＡＣ２），９−１，９−２…スイッチ回路。
Claims (14)
- 画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、
入力した映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する複数のデータ線駆動回路と、
所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、
上記各データ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、
上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数にｎを乗じた数である
液晶表示装置。 - 上記データ線駆動回路は、入力映像信号をサンプリングしてサンプリングデータを一定期間保持するｎ個のサンプルホールド回路を有する
請求項１記載の液晶表示装置。 - 画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、
入力したデジタル映像信号をアナログ映像信号に変換する少なくとも１つのデジタル・アナログ変換回路と、
上記デジタル・アナログ変換回路によるアナログ映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する複数のデータ線駆動回路と、
所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、
上記各データ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の第１の出力信号線が順番に上記ゲート回路を介して当該第１の出力信号線の数の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、
上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数にｎを乗じた数である
液晶表示装置。 - 画素スイッチが接続されたＮ本のデータ線が並列に配置され、これらデータ線を入力映像信号に応じて複数本単位で駆動する液晶表示装置であって、
入力したデジタル映像信号をアナログ映像信号に変換する少なくとも１つのデジタル・アナログ変換回路と、
上記デジタル・アナログ変換回路によるアナログ映像信号をｎ（ｎ＜Ｎ）本の出力に振り分けて所定のタイミングで第１から第ｎのｎ本の信号線に並列に出力する４個のデータ線駆動回路と、
所定のタイミングで導通制御され、上記各データ線駆動回路の複数の出力信号線と、複数本のデータ線とを接続するためのゲート回路と、を有し、
上記４個のデータ線駆動回路の各信号線と１度に並列駆動する複数本のデータ線との接続は、各データ線駆動回路の４本の第１の出力信号線が順番に上記ゲート回路を介して当 該第１の出力信号線の数の４本の上記データ線にそれぞれ接続され、各データ線駆動回路の第２の出力信号線が順番に上記ゲート回路を介して当該第２の出力信号線の数の次の４本の上記データ線にそれぞれ接続され、同様の接続形態をもって、各データ線駆動回路の４本の第ｎの出力信号線が順番に上記ゲート回路を介して当該第ｎの出力信号線の数の４本の上記データ線にそれぞれ接続されるといった接続形態が１度に駆動する複数本のデータ線に対して繰返して行われ、
上記ゲート回路を介して複数本単位で１度に並列駆動されるデータ線の数は、上記データ線駆動回路の数４にｎを乗じた数である
液晶表示装置。 - 上記データ線駆動回路は、入力映像信号をサンプリングしてサンプリングデータを一定期間保持するｎ個のサンプルホールド回路を有する
請求項３記載の液晶表示装置。 - 上記データ線駆動回路は、入力映像信号をサンプリングしてサンプリングデータを一定期間保持するｎ個のサンプルホールド回路を有する
請求項４記載の液晶表示装置。 - デジタル・アナログ変換回路を２個以上有し、各デジタル・アナログ変換回路の出力にそれぞれ少なくとも１つのデータ線駆動回路が接続されている
請求項３記載の液晶表示装置。 - デジタル・アナログ変換回路を２個以上有し、各デジタル・アナログ変換回路の出力にそれぞれ少なくとも１つのデータ線駆動回路が接続されている
請求項４記載の液晶表示装置。 - 各デジタル・アナログ変換回路の出力と各データ線駆動回路とを選択的に接続するスイッチ回路
を有する請求項７記載の液晶表示装置。 - 各デジタル・アナログ変換回路の出力と各データ線駆動回路とを選択的に接続するスイッチ回路
を有する請求項８記載の液晶表示装置。 - 上記スイッチ回路は、フレーム毎に接続切り替えを行う
請求項９記載の液晶表示装置。 - 上記スイッチ回路は、フレーム毎に接続切り替えを行う
請求項１０記載の液晶表示装置。 - 上記スイッチ回路は、走査線およびフレームの両方で接続切り替えを行う
請求項９記載の液晶表示装置。 - 上記スイッチ回路は、走査線およびフレームの両方で接続切り替えを行う
請求項１０記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27771597A JP3624650B2 (ja) | 1997-10-09 | 1997-10-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27771597A JP3624650B2 (ja) | 1997-10-09 | 1997-10-09 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11119736A JPH11119736A (ja) | 1999-04-30 |
| JP3624650B2 true JP3624650B2 (ja) | 2005-03-02 |
Family
ID=17587318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27771597A Expired - Fee Related JP3624650B2 (ja) | 1997-10-09 | 1997-10-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3624650B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633284B1 (en) | 1999-08-05 | 2003-10-14 | Kabushiki Kaisha Toshiba | Flat display device |
| GB0014074D0 (en) * | 2000-06-10 | 2000-08-02 | Koninkl Philips Electronics Nv | Active matrix array devices |
| JP3982249B2 (ja) * | 2001-12-11 | 2007-09-26 | 株式会社日立製作所 | 表示装置 |
| JP4724785B2 (ja) * | 2007-07-11 | 2011-07-13 | チーメイ イノラックス コーポレーション | 液晶表示装置および液晶表示装置の駆動装置 |
| JP2009168849A (ja) * | 2008-01-10 | 2009-07-30 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電子機器 |
| CN110111719B (zh) * | 2019-05-16 | 2022-05-31 | 京东方科技集团股份有限公司 | 一种串行数据传输电路 |
| JP7505296B2 (ja) | 2020-06-30 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1997
- 1997-10-09 JP JP27771597A patent/JP3624650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11119736A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5581279B2 (ja) | 液晶表示装置の駆動装置 | |
| US7859524B2 (en) | Liquid crystal display and driving device thereof | |
| KR100894643B1 (ko) | 액정표시장치의 데이터 구동 장치 및 방법 | |
| JP3956330B2 (ja) | マトリクスディスプレイ用データラインドライバおよびマトリクスディスプレイ | |
| JP3091300B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動回路 | |
| KR100339799B1 (ko) | 평면 표시 장치의 구동 방법 | |
| EP0466378B1 (en) | Liquid crystal display panel for reduced flicker | |
| JP3922736B2 (ja) | 液晶表示装置 | |
| KR100613762B1 (ko) | 컬러 화상 표시를 위한 구동 회로 및 이를 구비한 표시 장치 | |
| US20040179014A1 (en) | Display device and method for driving the same | |
| CN1338719A (zh) | 显示设备和驱动相同显示设备的方法及便携式终端设备 | |
| KR20040049348A (ko) | 액정표시장치의 데이터 구동 장치 및 방법 | |
| JP4256717B2 (ja) | 液晶駆動装置及び液晶表示装置 | |
| JP3624650B2 (ja) | 液晶表示装置 | |
| US20020135574A1 (en) | Driving method for flat-panel display device | |
| JP2010102266A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4011715B2 (ja) | 表示装置 | |
| JP4166015B2 (ja) | 平面表示装置 | |
| JP2004521397A (ja) | ディスプレイデバイスとその駆動方法 | |
| JP2002014658A (ja) | 液晶駆動用集積回路素子 | |
| JPH11109313A (ja) | アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム | |
| JP3846612B2 (ja) | 液晶表示装置 | |
| JP3943605B2 (ja) | 多階調表示装置 | |
| JP2005055616A (ja) | 表示装置及びその駆動制御方法 | |
| JP2000227585A (ja) | 駆動回路一体型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040622 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041122 |
|
| LAPS | Cancellation because of no payment of annual fees |