JP3618310B2 - 電源制御回路 - Google Patents
電源制御回路 Download PDFInfo
- Publication number
- JP3618310B2 JP3618310B2 JP2001272935A JP2001272935A JP3618310B2 JP 3618310 B2 JP3618310 B2 JP 3618310B2 JP 2001272935 A JP2001272935 A JP 2001272935A JP 2001272935 A JP2001272935 A JP 2001272935A JP 3618310 B2 JP3618310 B2 JP 3618310B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- output signal
- load
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源制御回路に係り、特に電池電圧より高い出力電圧を得る昇圧型の電源制御回路に関するものである。
【０００２】
【従来の技術】
近年、電池を電源とするＤＣモータ内蔵の携帯用電子機器において、少ない電池本数で動作し、かつ電池寿命を延ばすためにチョッパ型スイッチング電源が用いられている。以下図面を参照しながら上述の従来のスイッチング電源について説明する。
【０００３】
図１２は、従来のスイッチング電源回路を示す回路図である。同図に示すように、従来のスイッチング電源回路は、入力電圧を出力する１次側電源Ｅ１と、１次側電源Ｅ１に接続された昇圧用のコイルＬ１と、コイルＬ１のエネルギーを蓄積または放出させる昇圧トランジスタＴＲ５と、アノード側がコイルＬ１及びトランジスタＴＲ５に接続された整流ダイオードＤ１と、２次側電源電圧ＶＯを平滑する容量Ｃ１と、２次側電源電圧ＶＯを一定に保つようにトランジスタＴＲ５を制御するＰＷＭ制御回路１２とを有するスイッチング電源回路である。
【０００４】
そして、ＰＷＭ制御回路１２は、２次側電源電圧ＶＯが設定電圧より上昇したときにはトランジスタＴＲ５のデューティを絞りコイルＬ１のエネルギー蓄積を抑えて２次側電源電圧ＶＯが設定電圧になるように制御する。また、２次側電源電圧ＶＯが設定電圧より下降したときにはトランジスタＴＲ５のデューティを広げて上記コイルＬ１のエネルギー蓄積を拡大し、２次側電源電圧ＶＯが設定電圧になるように制御する。以上のように、２次側電源電圧ＶＯが負荷変動などによって変動したとしても、設定電圧から殆ど変わらずに一定になるように制御することができる。
【０００５】
【発明が解決しようとする課題】
上記のスイッチング電源回路が使用されるＤＣモータ内蔵の電子機器では、スリープモード時になると負荷が極端に軽くなる。すると、従来例のチョッパ型スイッチング電源回路では、負荷電流がゼロになる状態であっても、コイルＬ１にエネルギーを蓄積するために、トランジスタＴＲ５をスイッチング動作させる必要があり、そのスイッチング動作が電力損失の原因になる。この電力損失が電子機器の消費電力を抑える上で障害となっていた。
【０００６】
本発明の目的は、大きな負荷電流での動作が可能で、小さな負荷電流での動作時には消費電力を抑えた電源制御回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の電源制御回路は、電源から負荷回路に通じる電源供給配線に介設されたチョッパ型スイッチング電源回路及びチャージポンプ回路の動作を切り替えて、２次側出力ノードに接続された上記負荷回路への電圧の供給を制御する電源制御回路であって、上記電源供給配線に上流側から順に介設された昇圧用コイル、上流側から下流側に向かう方向を順方向とする第１の整流手段、及び上記昇圧コイルと上記第１の整流手段との接続点と低電圧供給部との間に接続された第１のトランジスタを有し、上記負荷回路に供給する電圧を昇圧する上記チョッパ型スイッチング電源回路と、上記２次側出力ノードの電圧レベルを検出する誤差増幅器と、発振器と、上記誤差増幅器の出力信号と上記発振器の出力信号とを比較する比較器とを有しており、上記第１のトランジスタを駆動するための信号である上記比較器の出力信号のデューティ比を制御するＰＷＭ制御回路と、少なくとも上記第１の整流手段を含んで構成され、かつ上記負荷回路に供給する電圧を昇圧するチャージポンプ回路と、上記比較器からの出力信号のデューティを検出し、上記負荷回路の動作モードに対応してハイレベルとローレベルとに切り替わる負荷信号を出力する負荷検出回路と、上記負荷検出回路から出力する負荷信号に応じて上記ＰＷＭ制御回路の出力信号により上記チョッパ型スイッチング電源回路が作動する状態と、上記発振器の出力信号により上記チャージポンプ回路が作動する状態とを選択的に切り替える負荷モード切替回路とを備えている。
【０００８】
これにより、負荷回路の動作モードが通常モードの場合は昇圧用コイルを備えたチョッパ型スイッチング電源回路が機能し、動作モードが軽負荷モードの場合は負荷モード切替回路によりチャージポンプ回路が機能するように切替えられるので、従来技術の課題であった昇圧用コイルをスイッチングする際の電力ロスをなくすことができる。つまり、本発明の電源供給回路を用いることにより、電気機器のスリープモードにおける電力消費を抑えることが可能になる。
【００１０】
そして、上記比較器からの出力信号のデューティを検出し、上記負荷回路の動作モードに対応してハイレベルとローレベルとに切り替わる負荷信号を上記負荷モード切替回路に出力する負荷検出回路をさらに備え、上記負荷モード切替回路は、上記負荷信号に応じて上記チョッパ型スイッチング電源回路の作動と、上記チャージポンプ回路の作動とに切り替える制御を行なうことにより、外部からの信号によらず正確な動作モードの切替えを行なうことができるので、例えば回路を集積化した場合に、外部信号のためのピンを出す必要がなくなる。
【００１２】
上記チャージポンプ回路は、上記電源供給配線のうち上記昇圧用コイルより上流側の部分に介設され、上流側から下流側に向かう方向を順方向とする第２の整流手段と、上記２次側出力ノードから分岐して低電圧供給部に接続される第２の分岐配線と、上記第２の分岐配線に高電位側から順に介設された昇圧用キャパシタ，ｐチャネル型の第２のトランジスタ及びｎチャネル型の第３のトランジスタと、上記第２のトランジスタと上記第３のトランジスタとの中間接続部と、上記第１の整流手段の上流側の部位との間に接続された第２のキャパシタとを有することにより、軽負荷モードにおいて、昇圧用コイルで電力を消費することなく負荷回路側の電圧を昇圧することができる。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る電源制御回路について、図面を参照しながら詳細に説明する。
【００１５】
図１は、第１の実施形態における電源制御回路の構成を示すブロック回路図であり、図２は、負荷モード切替回路１１の構成を示すブロック回路図、図３は、ＰＷＭ制御回路１２の構成を示すブロック回路図である。
【００１６】
図１に示すように、本実施形態の電源制御回路は、アノードが１次側電源Ｅ１の正電圧側に接続されている整流ダイオードＤ２と、その整流ダイオードＤ２のカソードに一端を接続した昇圧用のコイルＬ１と、コイルＬ１の他端にドレインを接続し、ソースを接地（低電圧供給部）に接続したｎチャネル型のトランジスタＴＲ５と、コイルＬ１の他端にアノードが接続され、コイルＬ１からの放出エネルギーを整流する整流ダイオードＤ１と、負荷回路１６と互いに並列に接続され２次側電源電圧を平滑する容量（キャパシタ）Ｃ１と、整流ダイオードＤ１のカソードと１次側電源Ｅ１にソースを接続したｐチャネル型のトランジスタＴＲ２と、接地にソースを接続したｎチャネル型のトランジスタＴＲ３と、トランジスタＴＲ２及びトランジスタＴＲ３のドレインを共通接続した点と整流ダイオードＤ２のアノードとの間に接続された容量Ｃ３と、トランジスタＴＲ５のゲートに出力信号ＳＧ１を、トランジスタＴＲ２のゲートに出力信号ＳＧ２を、トランジスタＴＲ１のゲートに出力信号ＳＧ３をそれぞれ供給して制御する負荷モード切り替え回路１１と、比較器２９，発振器１４，誤差増幅器１５及び基準電圧源２６を含むＰＷＭ制御回路１２とから構成されている。
【００１７】
また、外部信号ＥＸＴ及びＰＷＭ制御回路１２から出力された出力信号ＳＧ４，ＳＧ５は後述のように負荷切り替え回路に入力されてトランジスタＴＲ５，トランジスタＴＲ２，トランジスタＴＲ１を制御する。外部信号ＥＸＴは通常負荷の場合はロー（ＬＯＷ）、軽負荷の場合はハイ（ＨＩＧＨ）となる。
【００１８】
また、昇圧用容量Ｃ２，ダイオードＤ１及び容量Ｃ１はそれぞれ軽負荷信号時に電子機器を動作させる負荷回路１６に接続されている。
【００１９】
本回路において、トランジスタＴＲ１，ＴＲ２，昇圧用容量Ｃ２，Ｃ３，ダイオードＤ１及びＤ２はチャージポンプ回路ＣＰを構成し、コイルＬ１，トランジスタＴＲ５，ダイオードＤ１及び容量Ｃ１はチョッパ型スイッチング電源回路ＵＣを構成している。
【００２０】
後で説明するように、トランジスタＴＲ５が常時オフの時は、トランジスタＴＲ１、トランジスタＴＲ２を交互にスイッチさせる出力信号ＳＧ２（図５（Ｂ）参照）、出力信号ＳＧ３（図５（Ｃ）参照）が送られ、チャージポンプ回路ＣＰが駆動される。チャージポンプ回路ＣＰは、トランジスタＴＲ１がオンでトランジスタＴＲ２がオフの時、１次側電源Ｅ１からダイオードＤ１とコイルＬ１を通って容量Ｃ３に電荷を蓄積させる動作をする。次に、トランジスタＴＲ１がオフでトランジスタＴＲ２がオンの時、容量Ｃ３の低電位側の電極（トランジスタＴＲ１とトランジスタＴＲ２の中間接続点）の電位が０Ｖから１次側電源Ｅ１の電圧まで振幅することによって、容量Ｃ３に蓄積された電荷は、ダイオードＤ１を通って昇圧用容量Ｃ２に汲み上げられる。この動作がＰＷＭ信号を作成する発振器１４で設定した周波数で繰り返され、負荷回路１６に供給される。このチャージポンプ回路ＣＰが駆動されるのは、軽負荷信号が外部信号ＥＸＴとして与えられるときである。
【００２１】
また、トランジスタＴＲ１、トランジスタＴＲ２がともに常時オフの時は、トランジスタＴＲ５に出力信号ＳＧ１（図４（Ｂ１）参照）が送られ、チョッパ型スイッチング電源回路ＵＣが駆動される。チョッパ型スイッチング電源回路ＵＣでは、トランジスタＴＲ５がオンしている期間中には１次側電源Ｅ１からの電流がダイオードＤ２を通ってコイルＬ１に供給され、コイルＬ１にエネルギーが蓄積される。トランジスタＴＲ５がオフしている期間中はコイルＬ１からエネルギーが放出され、ダイオードＤ１を通って容量Ｃ１で平滑化される。この電流が、負荷回路１６に伝えられる。このチョッパ型スイッチング電源回路ＵＣが駆動されるのは、ハイのレベルで通常負荷信号が外部信号ＥＸＴとして与えられるときである。
【００２２】
ＰＷＭ制御回路１２は、後述するように回路内部にある誤差増幅器１５の出力信号ＳＧ６と発振器１４の出力信号ＳＧ５とを比較して、２次側電源電圧ＶＯが基準電源２６の設定電圧になるように、トランジスタＴＲ５をＰＷＭ制御するための出力信号ＳＧ４を出力する。また、ＰＷＭ制御回路１２内の発振器１４からの出力信号ＳＧ５によりトランジスタＴＲ１、ＴＲ２を交互に駆動する。
【００２３】
次に、図２に示すように、負荷モード切替回路１１は、ＰＷＭ制御回路１２から出力された出力信号ＳＧ４と外部信号ＥＸＴとが入力されて出力信号ＳＧ１を出力するＮＯＲゲート１７と、ＰＷＭ制御回路１２から出力された出力信号ＳＧ５を反転するインバータ１８と、インバータ１８からの出力信号を再度反転するインバータ１９と、外部信号ＥＸＴを反転するインバータ２２と、インバータ２２からの出力信号とインバータ１９からの出力信号とが入力されて出力信号ＳＧ２を出力するＯＲゲート２０と、インバータ１８からの出力信号とインバータ２２からの出力信号とが入力されて出力信号ＳＧ３を出力するＮＯＲゲート２１とから構成されている。
【００２４】
この負荷モード切替回路１１は、後述するように外部信号ＥＸＴの状態によりチャージポンプ回路ＣＰを駆動させるか、チョッパ型スイッチング電源回路ＵＣを駆動させるかの切替えを行ない、通常信号時には、図４に示す出力信号ＳＧ１（Ｂ），出力信号ＳＧ２（Ｃ）及び出力信号ＳＧ３（Ｄ）を出力する。軽負荷信号時には、図５に示すような波形の出力信号ＳＧ１（Ｄ）、出力信号ＳＧ２（Ｂ）及び出力信号ＳＧ３（Ｃ）を出力する。
【００２５】
負荷モード切替回路１１において、外部信号ＥＸＴがＬ（ＬＯＷ）レベルの時を通常負荷信号としたとき、ＮＯＲゲート１７の入力の一方には外部信号ＥＸＴのＬレベルが入力されるため、他方のＰＷＭ制御回路１２からの出力信号ＳＧ４を反転した出力信号ＳＧ１がＮＯＲゲート１７より出力される。また、外部信号ＥＸＴを反転するインバータ２２からの出力信号がＨ（ＨＩＧＨ）レベルとなるため、ＯＲゲート２０からの出力信号はＨレベル、ＮＯＲゲート２１からの出力信号はＬレベルに固定されるため、出力信号ＳＧ２はＨレベル、出力信号ＳＧ３はＬレベルとなり、トランジスタＴＲ１、トランジスタＴＲ２はともにオフとなる。
【００２６】
次に、外部信号ＥＸＴがＨレベルの時を軽負荷信号としたとき、ＮＯＲゲート１７の入力に外部信号ＥＸＴのＨレベルが入力されるため、ＮＯＲゲート１７の出力信号がＬレベルに固定されるので出力信号ＳＧ１もＬレベルとなり、トランジスタＴＲ５はオフとなる。また、外部信号ＥＸＴを反転するインバータ２２の出力信号がＬレベルとなるため、ＯＲゲート２０は出力信号ＳＧ５と同論理の出力信号ＳＧ２を出力するとともに、ＮＯＲゲート２１も出力信号ＳＧ５と同論理の出力信号ＳＧ３を出力し、トランジスタＴＲ１、トランジスタＴＲ２を互いに逆のオン・オフ動作を行なうように駆動させる。
【００２７】
図３は、ＰＷＭ制御回路の構成を示す回路図である。同図に示すように、ＰＷＭ制御回路中の発振器１４は、電流源３４と、電流源３４と接地との間に直列に接続される抵抗３５及び抵抗３６と、抵抗３６と並列に接続され一端が接地に接続されたトランジスタ３７と、電流源３１と、一端が電流源３１に接続され、他端が接地に接続された電流源３２と、比較器３３と、一端が接地に接続された容量３０とを有している。また、電流源３４と抵抗３５との接続点は比較器３３の（−）端子に接続され、電流源３１，３２の接続点は比較器３３の（＋）端子に接続される。そして、比較器３３からの出力信号は２分岐し、１つは直列に接続された電流源３１、３２のうち容量３０と並列に接続された電流源３２のオン・オフを制御し、もう一方は、トランジスタ３７のゲートに入力されてトランジスタ３７のオン・オフを制御する。電流源３１と３２の接続点は、出力信号ＳＧ５を発生するとともに、比較器２９の（＋）端子に接続される。
【００２８】
また、誤差増幅器１５は、互いに直列に接続された抵抗２７及び抵抗２８と、基準電圧源２６と、基準電圧源２６のプラス側が（＋）端子に、抵抗２７と抵抗２８との接続点が（−）端子にそれぞれ接続された演算増幅器２５と、演算増幅器２５の（−）端子と出力端子との間に接続された抵抗２４と容量２３との直列回路とから構成されている。そして、比較器２９は発振器１４からの三角波ＳＧ５と誤差増幅器１５の出力信号ＳＧ６とを比較する。比較器２９からの出力信号はトランジスタＴＲ５を駆動するための出力信号ＳＧ４となっている。
【００２９】
次に、ＰＷＭ制御回路１２の詳細を説明する。
【００３０】
まず、発振器１４からは図４（Ａ）及び図５（Ａ）に示す三角波ＳＧ５が出力される。ＳＧ５は容量３０への充電と放電を繰り返すことにより生成される。比較器３３の出力信号がＬレベルのときには、電流源３２がオフになっており、電流源３１からの電流により容量３０は正充電され、容量３０の端子電圧が徐々に上昇する。このときトランジスタ３７はオフになっており、比較器３３の（−）端子には（電流源３４の電流値）×（抵抗３５＋抵抗３６）の電圧Ｖ２が加わっている。容量３０の端子電圧は、比較器３３の（＋）端子に入力されており、（−）端子のレベルである（電流源３４の電流値）×（抵抗３５＋抵抗３６）の電圧Ｖ２を越すと、比較器３３のから出力信号がＨレベルとなる。このときトランジスタ３７がオンになり、比較器３３の（−）端子には（電流源３４の電流値）×（抵抗３５）の電圧Ｖ１が加わる。そして、比較器３３からの出力信号がＨレベルになると、電流源３４の電流値より大きな電流値を発生する電流源３２がオンになるため容量３０は逆に放電され、容量３０の端子電圧は徐々に下がる。比較器３３の（−）端子のレベルである（電流源３４の電流値）×（抵抗３５）の電圧Ｖ１より下がると、比較器３３からの出力信号がＬレベルになり、電流源３２がオフとなるため、再び容量３０は、電流源３１からの電流により充電される。以上の動作を繰り返すことにより、容量３０の端子に三角波を発生させ、それと同じ波形が発振器１４の出力信号ＳＧ５として出力される。
【００３１】
次に誤差増幅器１５を説明する。２次側電源電圧ＶＯは抵抗２７と抵抗２８で分圧され、分圧された電圧と基準電圧２６との差電圧が演算増幅器２５で増幅される。容量２３と抵抗器２７との直列回路で帰還ループを構成する目的は、低域ゲインを大きくして定常偏差を小さくし、高域ゲインは抵抗２４の値で制限することにより回路動作の安定化を図って、発振しないようにするためのものである。次に、演算増幅器２５からの出力信号ＳＧ６は、比較器２９によって発振器１４からの出力信号である三角波の出力信号ＳＧ５と比較され、比較器２９からパルス状の出力信号ＳＧ４が出力される。この出力信号ＳＧ４は、通常負荷信号時には、負荷モード切替回路１１を通ってトランジスタＴＲ５をＰＷＭ駆動する。
【００３２】
図４（Ａ）〜（Ｄ）は、通常負荷信号時のスイッチング電源各部の波形図である。
【００３３】
同図（Ａ）において、出力信号ＳＧ５は発振器１４の出力波形である。また、出力信号ＳＧ６は、誤差増幅器１５の出力波形、図４（Ｂ）に示す出力信号ＳＧ１は通常負荷信号時の比較器２９の出力波形をＮＯＲゲート１７で反転した出力波形である。図４（Ｃ）に示す出力信号ＳＧ２は通常負荷時の負荷モード切替回路１１（ＯＲゲート２０）の出力波形であり、図４（Ｄ）に示す出力信号ＳＧ３は通常負荷時の負荷モード切替回路１１（ＮＯＲゲート２１）の出力波形である。
【００３４】
図４（Ｃ），（Ｄ）に示すように、通常負荷信号時においては負荷モード切替回路１１からの出力信号ＳＧ２は常にＨレベル、出力信号ＳＧ３は常にＬレベルとなる。また、三角波である出力信号ＳＧ５が出力信号ＳＧ６よりレベルが高い時に比較器２９からの出力信号ＳＧ４がＨレベルとなるので、出力信号ＳＧ４を反転した出力信号ＳＧ１はＬレベルとなり、図４（Ｂ）に示すようなパルス波形となる。
【００３５】
なお、図４（Ａ）〜（Ｄ）に示された各信号の波形は、以後の実施形態の電源制御回路の通常負荷信号時においても同じである。
【００３６】
また、図５（Ａ）〜（Ｄ）は、軽負荷信号時のスイッチング電源各部の波形図である。
【００３７】
同図（Ａ）において、出力信号ＳＧ５は発振器１４の出力波形である。また、出力信号ＳＧ６は、誤差増幅器１５の出力波形であり、ＶＴはインバータ１８のしきい値レベルである。図５（Ｂ）の出力信号ＳＧ２は、軽負荷時の負荷モード切替回路１１（ＯＲゲート２０）の出力波形であり、図５（Ｃ）の出力信号ＳＧ３は軽負荷信号時の負荷モード切替回路１１（ＮＯＲゲート２１）の出力波形である。図５（Ｄ）の出力信号ＳＧ１は軽負荷信号時の負荷モード切替回路１１（ＮＯＲゲート１７）の出力波形である。軽負荷信号時には、負荷モード切替回路１１の出力信号ＳＧ２は三角波である出力信号ＳＧ５がＶＴより高い時にＨレベルとなり、図５（Ｂ）に示すようなパルス波形となる。出力信号ＳＧ３は、出力信号ＳＧ５がＶＴより高い時にＨレベルとなり、図５（Ｃ）に示すパルス波形となる。このように、出力信号ＳＧ２と出力信号ＳＧ３とは同じ波形となる。負荷モード切替回路１１からの出力信号ＳＧ１は、図５（Ｄに示すように常にＬレベルとなる。
【００３８】
なお、図５（Ａ）〜（Ｄ）に示された各信号の波形は、以後の実施形態の電源制御回路の軽負荷信号時においても同じである。
【００３９】
以上のように、本実施形態の電源制御回路によれば、通常負荷信号時の１次側電源Ｅ１の電圧から２次側電源電圧ＶＯを昇圧するスイッチング電源の動作に加え、軽負荷信号時の負荷が極端に軽い（負荷電流が小さい）ときには、昇圧用の回路をコイルＬ１を含むチョッパ型スイッチング回路ＵＣの作動からチャージポンプ回路の作動へと切り替えるため、コイルＬ１をスイッチングしてコイルＬ１にエネルギーを蓄積する必要がなくなり、動作電流のロスを抑えた電源制御回路を構成できることとなる。よって、本実施形態の電源制御回路を用いることにより、電子機器の消費電力を抑えることができる。
【００４０】
なお、本実施形態では、軽負荷信号時にトランジスタＴＲ１とトランジスタＴＲ２には互いに逆の動作をする信号が与えられているが、トランジスタＴＲ１とトランジスタＴＲ２とが一瞬同時にオンして貫通電流が流れるのを防止するために、同時にオフさせるタイミング回路を設けてもよい。
【００４１】
（第２の実施形態）
図６は、本発明の第２の実施形態における電源制御回路のブロック回路図である。
【００４２】
同図に示すように、本実施形態においては、図１に示した電源制御回路に含まれるダイオードＤ２及びダイオードＤ１での順方向ダイオード電圧によるロスを低減するため、ダイオードＤ２の代わりにｎチャネル型のトランジスタＴＲ６を用い、ダイオードＤ１の代わりにｐチャネル型のトランジスタＴＲ７を用いる。また、本実施形態の電源制御回路は、トランジスタＴＲ６、トランジスタＴＲ７を駆動する出力信号ＳＧ７及び出力信号ＳＧ８を出力する制御モード切替回路３８をさらに備えている。ここで、制御モード切替回路３８は、１次側電源Ｅ１の電圧よりも高く昇圧された電圧（例えば２次側電源電圧など）で駆動されており、Ｈレベルの時はトランジスタＴＲ６、トランジスタＴＲ７をオン又はオフさせるのに十分な高さの電圧を供給する。
【００４３】
この制御モード切替回路３８は、負荷モード切替回路１１からの出力信号ＳＧ１を反転するインバータ４６と、出力信号ＳＧ２を反転するインバータ４８と、、出力信号ＳＧ３を反転するインバータ４７と、外部信号ＥＸＴとインバータ４７からの出力信号とが入力されてトランジスタＴＲ６を制御する出力信号ＳＧ７を出力するＮＡＮＤゲート４１と、外部信号ＥＸＴを反転するインバータ４２と、インバータ４２からの出力信号とインバータ４６からの出力信号とが入力されるＮＡＮＤゲート４４と、外部信号ＥＸＴとインバータ４８からの出力信号とが入力されるＮＡＮＤゲート４３と、ＮＡＮＤゲート４３からの出力信号とＮＡＮＤゲート４４からの出力信号とが入力されてトランジスタＴＲ７を制御する出力信号ＳＧ８を出力するＡＮＤゲート４５とから構成されている。
【００４４】
通常負荷信号時には外部信号ＥＸＴがＬレベルとなり、２入力のうちの一方にはトランジスタＴＲ１を駆動する出力信号ＳＧ３の論理を反転するインバータ４７からの出力信号が入力され、もう一方には外部信号ＥＸＴが入力されるＮＡＮＤゲート４１は出力信号が常にＨレベルに固定される。そのため、トランジスタＴＲ６の駆動信号ＳＧ７も常にＨレベルとなり、トランジスタＴＲ６は導通する。
【００４５】
次に、軽負荷信号時には外部信号ＥＸＴがＨレベルとなり、チャージポンプ回路を構成するトランジスタＴＲ１を駆動する出力信号ＳＧ３と同じ波形の信号がＮＡＮＤゲート４１の出力信号ＳＧ７として出力され、トランジスタＴＲ１とトランジスタＴＲ６とは互いに同期してオン・オフを繰返す。
【００４６】
トランジスタＴＲ１及びトランジスタＴＲ６がオンしたとき、２次側電源電圧ＶＯを昇圧するための容量Ｃ３には充電電流が流し込まれ、１次側電源Ｅ１とほぼ同じ電圧になる電荷が蓄えられる。
【００４７】
また、外部信号ＥＸＴの論理を反転するインバータ４２からの出力によりＮＡＮＤゲート４４の出力は常にＨレベルとなるため、トランジスタＴＲ２を駆動する信号ＳＧ２と同論理でＡＮＤゲート４５の出力信号ＳＧ８が出力され、トランジスタＴＲ２とトランジスタＴＲ７はお互いに同期してオン・オフを繰返す。トランジスタＴＲ１，トランジスタＴＲ６がオフのときにトランジスタＴＲ２，トランジスタＴＲ７がオンとなり、このとき容量Ｃ３に蓄えられた電荷が容量Ｃ２に向けて放電され、容量Ｃ２には容量Ｃ３の両端の電圧とほぼ同じ電圧になる電荷が蓄えられる。
【００４８】
一方、外部信号ＥＸＴがＬレベルの時を通常負荷信号時とすると、ＮＡＮＤゲート４３からの出力信号は常にＨレベルとなるため、トランジスタＴＲ５を駆動する出力信号ＳＧ１と同論理でＡＮＤゲート４５からの出力信号ＳＧ８が出力され、トランジスタＴＲ５とトランジスタＴＲ７は互いに逆にオン・オフを繰返してダイオードＤ１を用いたときに存在した順方向ダイオード電圧によるロスを低減する。
【００４９】
以上のように、本実施形態では第１の実施形態においてダイオードＤ１及びダイオードＤ２が果たした整流手段としての機能をトランジスタＴＲ６，ＴＲ７がそれぞれ果たしている。但し、トランジスタＴＲ６とトランジスタＴＲ７とが同時に導通すると１次側と２次側の配線が直結してしまいショートするので、トランジスタＴＲ６とトランジスタＴＲ７とが同時に導通しないように制御する必要がある。
【００５０】
なお、トランジスタＴＲ６、ＴＲ７のオン電圧がダイオードＤ１、ダイオードＤ２の順方向ダイオード電圧よりも小さいため、本実施形態の電源制御回路によればスイッチング動作時の消費電力を小さくすることができる。このため、本実施形態の電源制御回路を用いることにより、電子機器の省電力化を図ることができる。
【００５１】
なお、本実施形態では、通常負荷信号時にトランジスタＴＲ５とトランジスタＴＲ７とには互いに逆動作させる信号が与えられているが、トランジスタＴＲ５とトランジスタＴＲ７とが一瞬同時にオンして貫通電流が流れるのを防止するために、２つのトランジスタを同時にオフさせるタイミング回路を設けてもよい。
【００５２】
なお、本実施形態の電源制御回路では、外部信号を用いて負荷モードの切り替えが行われるが、外部信号の代えて、以後に説明する実施形態のように、ＰＷＭ制御回路からの信号により負荷モードを切り替える構成にすることもできる。
【００５３】
（第３の実施形態）
図７は、本発明の第３の実施形態における電源制御回路のブロック回路図である。
【００５４】
本実施形態の電源制御回路においては、図５に示すように、コイルＬ１の誘起電圧によるロスを低減するために、ｎチャネル型のトランジスタＴＲ８がさらに付加されている。その他の回路については、第２の実施形態の電源制御回路と同じである。
【００５５】
本実施形態の電源制御回路では、コイルＬ１とトランジスタＴＲ８とは並列に接続されている。また、トランジスタＴＲ８は、外部信号ＥＸＴの論理を反転した制御モード切替回路３８からの出力信号ＳＧ１１（インバータ４２の出力信号）にて駆動される。
【００５６】
ここで、制御モード切替回路３８は、１次側電源Ｅ１の電圧よりも高く昇圧された電圧（例えば２次側電源電圧など）で駆動されており、Ｈレベルの時はトランジスタＴＲ６、トランジスタＴＲ７又はトランジスタＴＲ８をオン・オフさせるのに十分な高さの電圧を供給する。
【００５７】
外部信号ＥＸＴがＬレベルの時を通常負荷信号時とすると、このときトランジスタＴＲ８は常時オフして、コイルＬ１のエネルギー蓄積、放出による昇圧動作を許可する。そして、軽負荷信号時には外部信号ＥＸＴがＨレベルとなり、トランジスタＴＲ８は常時オンして、コイルＬ１の両端をトランジスタＴＲ８のオン電圧でショートさせるため、チャージポンプ回路を構成する容量Ｃ３への充電電圧の効率がよくなる。
【００５８】
これにより、本実施形態の電源制御回路を用いることにより、より一層の電気機器の省電力化を図ることができる。
【００５９】
（第４の実施形態）
図８は、本発明の第４の実施形態における電源制御回路のブロック回路図、図９は、負荷検出回路４９を示すブロック回路図である。
【００６０】
第１の実施形態の電源制御回路では、外部信号ＥＸＴにより回路の負荷状態が伝えられたが、本実施形態の電源制御回路では、図８に示すように、ＰＷＭ制御回路１２に含まれる比較器２９からの出力信号ＳＧ４のデューティを検出して軽負荷信号か通常負荷信号かを判別する。このため、本実施形態の電源制御回路には、負荷検出回路４９が設けられている。
【００６１】
負荷検出回路４９は、ＰＷＭ制御回路１２の出力信号ＳＧ４のデューティがほとんど１００％になったとき（トランジスタＴＲ５のオフ期間が長く、オン期間が短くなった動作状態のとき）を軽負荷と判断してＬレベルの負荷信号ＬＤＴを負荷モード切替回路１１へ出力し、出力信号ＳＧ４のデューティが所定比率（例えば７０％）を下回ったときを通常負荷信号と判断して、Ｈレベルの負荷信号ＬＤＴを負荷モード切替回路１１へ出力する。これにより、外部信号ＥＸＴを必要としない構成が実現できる。
【００６２】
図９に示すように、負荷検出回路４９は、電流源５０と、電流源５３と、電流源５３と接地との間に直列に接続された抵抗５５及び抵抗５６と、電流源５０に接続された容量５２と、電流源５３と抵抗５５との接続点が（−）端子に接続され、電流源５０と容量５２との接続点が（＋）端子に接続された比較器５４と、一端が抵抗５５と抵抗５６との接続点に接続され、他端が接地に接続されたｎチャネル型のトランジスタ５７と、ＰＷＭ制御回路１２からの出力信号ＳＧ４の論理を反転するインバータ５９と、一端が電流源５０と容量５２との接続点に接続され、他端が接地に接続されたｎチャネル型のトランジスタ５８とから構成されている。ここで、比較器５４からの出力信号ＬＴＤは２分岐され、一方は負荷信号ＬＤＴとして負荷モード切替回路１１へ出力され、もう一方はトランジスタ５７のゲートに出力されて、トランジスタ５７のオン・オフを制御する。
【００６３】
通常負荷のとき、比較器２９の出力信号ＳＧ４は、ＮＯＲゲート１７（図２を参照）を介してトランジスタＴＲ５を駆動する一方、インバータ５９を通してトランジスタ５８を駆動するため、トランジスタ５８とトランジスタＴＲ５のデューティは対応して制御される。
【００６４】
通常負荷のとき、ＰＷＭ制御回路１２の出力信号ＳＧ４のデューティは約５０％であり、容量５２の端子電圧はＬレベルとなるため、比較器５４からの出力信号はＬレベルになり、トランジスタ５７はオフになる。そして、比較器５４の（−）端子には、（電流源５３の電流値）×（抵抗５５の抵抗値＋抵抗５６の抵抗値）で決定される高い電圧Ｖ４が加わっている。また、比較器５４の（＋）端子には容量５２における電圧がかかっている。軽負荷になるにつれ、トランジスタＴＲ５のデューティは１００％に近づいてくるため、トランジスタ５８のオフ期間が長くなる。すると、電流源５０による容量５２が充電される期間が長くなり、徐々に容量５２の端子電圧が上昇する。この電圧が（−）端子にかかる電圧Ｖ４を越すと、比較器５４がＨレベルの出力信号（軽負荷信号ＬＤＴ）を出力する。このときトランジスタ５７がオンになり、比較器５４の（−）端子には（電流源５３の電流値）×（抵抗５５の抵抗値）の電圧Ｖ３が加わる。軽負荷から通常負荷に変化するにつれ、トランジスタＴＲ５のデューティは１００％から減少してくるため、トランジスタ５８のオフ期間が短くなり、電流源５０による容量５２への充電期間が短くなり徐々に電圧が下降する。このとき、比較器５４の（−）端子に加わる電圧が（電流源５３の電流値）×（抵抗５５）である電圧Ｖ４より下がると、比較器５４の出力信号がＬレベルとなり、通常負荷時の信号としてＬレベルの負荷信号ＬＤＴを出力する。このとき、比較器５４の出力信号はＬレベルであるため、トランジスタ５７はオフになっており、比較器５４の（−）端子には再び（電流源５３の電流値）×（抵抗５５の抵抗値＋抵抗５６の抵抗値）である電圧Ｖ４が加わる。
【００６５】
本実施形態の電源制御回路によれば、外部信号ＥＸＴなしに負荷モードの切替えを行なうことができるので、例えば回路を集積化した場合にピンを外部に出す必要がなくなる。よって、回路の集積化に有利である。
【００６６】
（第５の実施形態）
図１０は、本発明の第５の実施形態における電源制御回路のブロック回路図であり、図１１は、発振器６１及び負荷検出回路６０を示すブロック図である。
【００６７】
図１に示す第１の実施形態の電源制御回路では負荷状態を外部信号ＥＸＴに基づいて判定していたが、図１０に示す本実施形態の電源制御回路においては、負荷検出回路６０を付加することにより、ＰＷＭ制御回路１２中の誤差増幅器１５の出力信号ＳＧ６のレベルを検出して、軽負荷時の動作状態か通常負荷時の動作状態かを判定する。
【００６８】
つまり、誤差増幅器１５の出力信号ＳＧ６のレベルが発振器６１の振幅の下限をきめる出力信号ＳＧ９を下まわった時には、負荷検出回路６０が軽負荷と判断して、Ｈレベルの負荷信号ＬＤＴを負荷モード切替回路１１に入力し、出力信号ＳＧ６のレベルが発振器６１の振幅の下限値より少し上回った出力信号ＳＧ１０以上になった時には通常負荷信号と判断して、Ｌレベルの負荷信号ＬＤＴを負荷モード切替回路１１に入力する。これにより、外部信号ＥＸＴを必要としない構成が実現できる。
【００６９】
次に、本実施形態の電源制御回路に用いる発振器６１及び負荷検出回路６０の具体例について説明する。
【００７０】
図１１に示すように、発振器６１は、電流源６５と、電流源６５と接地との間に直列に接続された抵抗６６，抵抗６７及び抵抗６８と、電流源６５と抵抗６６との接続点に一端が接続されたｎチャネル型のトランジスタ６３と、抵抗６７と抵抗６８との接続点に一端が接続されたｎチャネル型のトランジスタ６４と、電流源３１と、一端が接地に接続された電流源３２と、（−）端子がトランジスタ６３とトランジスタ６４との接続点に接続され、且つ（＋）端子が電流源３１と電流源３２との接続点に接続された比較器３３と、インバータ６２と、電流源３２と並列に接続された容量３０とから構成されている。比較器３３からの出力信号は３分岐され、１つは電流源３２のオン・オフを制御し、もう１つはインバータ６２を介して、トランジスタ６３を駆動する。比較器３３からの出力信号のもう１つはトランジスタ６４を駆動する。
【００７１】
また、抵抗６７と抵抗６８との接続点では、発振器６１の振幅の下限を決める出力信号ＳＧ９が負荷検出回路６０に出力され、抵抗６６と抵抗６７との接続点では、発振器６１の振幅の下限からヒステリシス幅分上回った出力信号ＳＧ１０が負荷検出回路６０に出力される。また、発振器６１からの出力信号ＳＧ５は、容量３０の充電と放電の繰り返しにより生成される。
【００７２】
また、負荷検出回路６０は、一端に発振器６１からの出力信号ＳＧ９が入力されるｎチャネル型のトランジスタ７０と、一端に出力信号ＳＧ１０が入力されるｎチャネル型のトランジスタ７２と、トランジスタ７０とトランジスタ７２との接続点に（＋）端子が接続され、（−）端子には誤差増幅器１５からの出力信号ＳＧ６が入力される比較器６９と、インバータ７１とから構成される。比較器６９のからの出力は３分岐し、１つは負荷信号ＬＤＴとして負荷モード切替回路１１に出力され、もう１つはインバータ７１に入力されてトランジスタ７０を駆動する。比較器６９の出力信号のもう１つは、トランジスタ７２を駆動する。
【００７３】
発振器６１において、比較器３３の出力信号がＬレベルのときは、電流源３２がオフになり、電流源３１からの電流により容量３０は充電され、徐々に電圧が上昇する。このときトランジスタ６３はオンとなり、トランジスタ６４はオフとなっているため、比較器３３の（−）端子には（電流源６５の電流値）×（抵抗６６の抵抗値＋抵抗６７の抵抗値＋抵抗６８の抵抗値）で求められる電圧Ｖ２が加わっている。容量３０は比較器３３の（＋）端子に接続されているので、容量３０の端子電圧が充電によって上昇し、（−）端子レベルである電圧Ｖ２の値を越すと、比較器３３の出力信号がＨレベルとなる。このときトランジスタ６３がオフになり、トランジスタ６４がオンになって、比較器３３の（−）端子には（電流源６５の電流値）×（抵抗６８の抵抗値）で求められる電圧Ｖ１が加わる。更に、比較器３３の出力信号がＨレベルになると、電流源３１の電流値より大きな電流値を発生する電流源３２がオンになり、容量３０は放電され、容量３０の電圧は徐々に下がる。容量３０の電圧が、比較器３３の（−）端子のレベルである電圧Ｖ１より下がると、比較器３３の出力信号がＬレベルになり、電流源３２がオフとなるため、再び容量３０は、電流源３１からの電流により充電される。以上の動作を繰返すことにより、発振器６１は三角波の出力信号ＳＧ５を出力する。
【００７４】
負荷検出回路６０において、通常負荷時には比較器６９の出力信号がＬレベルであり、このときトランジスタ７０はオンとなりトランジスタ７２はオフとなっているため、比較器６９の（＋）端子には（電流源６５の電流値）×（抵抗６８の抵抗値）の電圧Ｖ１が加わっている。比較器６９の（−）端子には誤差増幅器１５からの出力信号ＳＧ６が入力されており、負荷が軽くなるにつれ２次側電源電圧ＶＯが次第に上昇してくるため、誤差増幅器１５の出力信号ＳＧ６は徐々に電圧が下降していく。そして、（−）端子に加わる出力信号ＳＧ６の電圧が（−）端子に加わる電圧Ｖ１以下になると、比較器６９の出力信号がＨレベルとなる。このときトランジスタ７０がオフになり、トランジスタ７２がオンになって、比較器６９の（＋）端子には（電流源６５の電流値）×（抵抗６７の抵抗値＋抵抗６８の抵抗値）で求められる電圧Ｖ５が加わる。このときの比較器６９からは軽負荷を示すＨレベルの負荷信号ＬＤＴが出力される。
【００７５】
次に、負荷が重くなるにつれ２次側電源電圧ＶＯが低下し、誤差増幅器１５の出力信号ＳＧ６は徐々に上昇していき、比較器６９の（−）端子に加わる出力信号ＳＧ６が比較器６９の（＋）端子に加わる（電流源６５の電流値）×（抵抗６７の抵抗値＋抵抗６８の抵抗値）で求められる電圧Ｖ５以上になると、比較器６９から通常負荷を示すＬレベルの負荷信号ＬＤＴが出力される。このとき、トランジスタ７０はオンとなりトランジスタ７２はオフとなるため、比較器６９の（＋）端子には再び（電流源６５の電流値）×（抵抗６８の抵抗値）で求められる電圧Ｖ１が加わる。
【００７６】
本実施形態の電源制御回路によっても、外部信号なしで回路の負荷を検出することができる。このため、回路を集積化する場合に外部に端子を出す必要がなくなり、集積化に有利となる。
【００７７】
なお、以上の実施形態の電源制御回路において用いられるｎチャネル型トランジスタは、ｎｐｎ型バイポーラトランジスタに置き換えて実施可能であり、ｐチャネル型トランジスタはｐｎｐ型バイポーラトランジスタに置き換えても実施可能である。また、電源電圧のバイアス条件を逆転すれば、ｎチャネル型トランジスタとｐチャネル型トランジスタとを置き換えて実施することもできる。
【００７８】
【発明の効果】
本発明の電源制御回路によれば、通常負荷時にはチョッパ型電源回路部を機能させて、コイルにエネルギーを蓄積させるスイッチング動作を行なうとともに、軽負荷時には、チャージポンプ回路を機能させて、コイルに蓄積するエネルギーを軽減することができるので、必要な電流のロスを少なくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における電源制御回路の構成を示すブロック回路図である。
【図２】本発明の第１の実施形態における電源制御回路のうち、負荷モード切替回路の構成を示すブロック回路図である。
【図３】本発明の第１の実施形態における電源制御回路のうち、ＰＷＭ制御回路の構成を示すブロック回路図である。
【図４】（Ａ）〜（Ｄ）は、本発明の第１〜第５の実施形態における電源制御回路の通常負荷時での各出力信号を示す波形図である。
【図５】（Ａ）〜（Ｄ）は、本発明の第１〜第５の実施形態における電源制御回路の軽負荷時での各出力信号を示す波形図である。
【図６】本発明の第２の実施形態における電源制御回路の構成を示すブロック回路図である。
【図７】本発明の第３の実施形態における電源制御回路の構成を示すブロック回路図である。
【図８】本発明の第４の実施形態における電源制御回路の構成を示すブロック回路図である。
【図９】本発明の第４の実施形態における電源制御回路のうち負荷検出回路の構成を示すブロック回路図である。
【図１０】本発明の第５の実施形態における電源制御回路の構成を示すブロック回路図である。
【図１１】本発明の第５の実施形態における電源制御回路のうち負荷検出回路６０及び発振器６１の構成を示すブロック回路図である。
【図１２】従来の電源制御回路の構成を示すブロック回路図である。
【符号の説明】
１１ 負荷モード切替回路
１２ ＰＷＭ制御回路
１４，６１ 発振器
１５ 誤差増幅器
１６ 負荷回路
１７，２１ ＮＯＲゲート
１８，１９，２２ インバータ
２０ ＯＲゲート
２３ 容量
２４，２７，２８，３５，３６ 抵抗
２５ 演算増幅器
２６ 基準電圧
２９，３３ 比較器
３０ 容量
３１，３２，３４ 電流源
３８ 制御モード切替回路
４１，４３，４４ ＮＡＮＤゲート
４２，４６，４７，４８ インバータ
４９，６０ 負荷検出回路
５０，５３ 電流源
５２ 容量
５４，６９ 比較器
５７，５８，６３，６４，７０，７２ トランジスタ
５９，６２，７１ インバータ
６６，６７，６８ 抵抗
Ｅ１ １次側電源
ＶＯ ２次側電源電圧
Ｄ１，Ｄ２ ダイオード
Ｃ１，Ｃ２，Ｃ３ 容量
Ｌ１ コイル
ＴＲ１，ＴＲ２，ＴＲ５，ＴＲ６，ＴＲ７，ＴＲ８ トランジスタ
ＬＤＴ 負荷信号
【発明の属する技術分野】
本発明は、電源制御回路に係り、特に電池電圧より高い出力電圧を得る昇圧型の電源制御回路に関するものである。
【０００２】
【従来の技術】
近年、電池を電源とするＤＣモータ内蔵の携帯用電子機器において、少ない電池本数で動作し、かつ電池寿命を延ばすためにチョッパ型スイッチング電源が用いられている。以下図面を参照しながら上述の従来のスイッチング電源について説明する。
【０００３】
図１２は、従来のスイッチング電源回路を示す回路図である。同図に示すように、従来のスイッチング電源回路は、入力電圧を出力する１次側電源Ｅ１と、１次側電源Ｅ１に接続された昇圧用のコイルＬ１と、コイルＬ１のエネルギーを蓄積または放出させる昇圧トランジスタＴＲ５と、アノード側がコイルＬ１及びトランジスタＴＲ５に接続された整流ダイオードＤ１と、２次側電源電圧ＶＯを平滑する容量Ｃ１と、２次側電源電圧ＶＯを一定に保つようにトランジスタＴＲ５を制御するＰＷＭ制御回路１２とを有するスイッチング電源回路である。
【０００４】
そして、ＰＷＭ制御回路１２は、２次側電源電圧ＶＯが設定電圧より上昇したときにはトランジスタＴＲ５のデューティを絞りコイルＬ１のエネルギー蓄積を抑えて２次側電源電圧ＶＯが設定電圧になるように制御する。また、２次側電源電圧ＶＯが設定電圧より下降したときにはトランジスタＴＲ５のデューティを広げて上記コイルＬ１のエネルギー蓄積を拡大し、２次側電源電圧ＶＯが設定電圧になるように制御する。以上のように、２次側電源電圧ＶＯが負荷変動などによって変動したとしても、設定電圧から殆ど変わらずに一定になるように制御することができる。
【０００５】
【発明が解決しようとする課題】
上記のスイッチング電源回路が使用されるＤＣモータ内蔵の電子機器では、スリープモード時になると負荷が極端に軽くなる。すると、従来例のチョッパ型スイッチング電源回路では、負荷電流がゼロになる状態であっても、コイルＬ１にエネルギーを蓄積するために、トランジスタＴＲ５をスイッチング動作させる必要があり、そのスイッチング動作が電力損失の原因になる。この電力損失が電子機器の消費電力を抑える上で障害となっていた。
【０００６】
本発明の目的は、大きな負荷電流での動作が可能で、小さな負荷電流での動作時には消費電力を抑えた電源制御回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の電源制御回路は、電源から負荷回路に通じる電源供給配線に介設されたチョッパ型スイッチング電源回路及びチャージポンプ回路の動作を切り替えて、２次側出力ノードに接続された上記負荷回路への電圧の供給を制御する電源制御回路であって、上記電源供給配線に上流側から順に介設された昇圧用コイル、上流側から下流側に向かう方向を順方向とする第１の整流手段、及び上記昇圧コイルと上記第１の整流手段との接続点と低電圧供給部との間に接続された第１のトランジスタを有し、上記負荷回路に供給する電圧を昇圧する上記チョッパ型スイッチング電源回路と、上記２次側出力ノードの電圧レベルを検出する誤差増幅器と、発振器と、上記誤差増幅器の出力信号と上記発振器の出力信号とを比較する比較器とを有しており、上記第１のトランジスタを駆動するための信号である上記比較器の出力信号のデューティ比を制御するＰＷＭ制御回路と、少なくとも上記第１の整流手段を含んで構成され、かつ上記負荷回路に供給する電圧を昇圧するチャージポンプ回路と、上記比較器からの出力信号のデューティを検出し、上記負荷回路の動作モードに対応してハイレベルとローレベルとに切り替わる負荷信号を出力する負荷検出回路と、上記負荷検出回路から出力する負荷信号に応じて上記ＰＷＭ制御回路の出力信号により上記チョッパ型スイッチング電源回路が作動する状態と、上記発振器の出力信号により上記チャージポンプ回路が作動する状態とを選択的に切り替える負荷モード切替回路とを備えている。
【０００８】
これにより、負荷回路の動作モードが通常モードの場合は昇圧用コイルを備えたチョッパ型スイッチング電源回路が機能し、動作モードが軽負荷モードの場合は負荷モード切替回路によりチャージポンプ回路が機能するように切替えられるので、従来技術の課題であった昇圧用コイルをスイッチングする際の電力ロスをなくすことができる。つまり、本発明の電源供給回路を用いることにより、電気機器のスリープモードにおける電力消費を抑えることが可能になる。
【００１０】
そして、上記比較器からの出力信号のデューティを検出し、上記負荷回路の動作モードに対応してハイレベルとローレベルとに切り替わる負荷信号を上記負荷モード切替回路に出力する負荷検出回路をさらに備え、上記負荷モード切替回路は、上記負荷信号に応じて上記チョッパ型スイッチング電源回路の作動と、上記チャージポンプ回路の作動とに切り替える制御を行なうことにより、外部からの信号によらず正確な動作モードの切替えを行なうことができるので、例えば回路を集積化した場合に、外部信号のためのピンを出す必要がなくなる。
【００１２】
上記チャージポンプ回路は、上記電源供給配線のうち上記昇圧用コイルより上流側の部分に介設され、上流側から下流側に向かう方向を順方向とする第２の整流手段と、上記２次側出力ノードから分岐して低電圧供給部に接続される第２の分岐配線と、上記第２の分岐配線に高電位側から順に介設された昇圧用キャパシタ，ｐチャネル型の第２のトランジスタ及びｎチャネル型の第３のトランジスタと、上記第２のトランジスタと上記第３のトランジスタとの中間接続部と、上記第１の整流手段の上流側の部位との間に接続された第２のキャパシタとを有することにより、軽負荷モードにおいて、昇圧用コイルで電力を消費することなく負荷回路側の電圧を昇圧することができる。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る電源制御回路について、図面を参照しながら詳細に説明する。
【００１５】
図１は、第１の実施形態における電源制御回路の構成を示すブロック回路図であり、図２は、負荷モード切替回路１１の構成を示すブロック回路図、図３は、ＰＷＭ制御回路１２の構成を示すブロック回路図である。
【００１６】
図１に示すように、本実施形態の電源制御回路は、アノードが１次側電源Ｅ１の正電圧側に接続されている整流ダイオードＤ２と、その整流ダイオードＤ２のカソードに一端を接続した昇圧用のコイルＬ１と、コイルＬ１の他端にドレインを接続し、ソースを接地（低電圧供給部）に接続したｎチャネル型のトランジスタＴＲ５と、コイルＬ１の他端にアノードが接続され、コイルＬ１からの放出エネルギーを整流する整流ダイオードＤ１と、負荷回路１６と互いに並列に接続され２次側電源電圧を平滑する容量（キャパシタ）Ｃ１と、整流ダイオードＤ１のカソードと１次側電源Ｅ１にソースを接続したｐチャネル型のトランジスタＴＲ２と、接地にソースを接続したｎチャネル型のトランジスタＴＲ３と、トランジスタＴＲ２及びトランジスタＴＲ３のドレインを共通接続した点と整流ダイオードＤ２のアノードとの間に接続された容量Ｃ３と、トランジスタＴＲ５のゲートに出力信号ＳＧ１を、トランジスタＴＲ２のゲートに出力信号ＳＧ２を、トランジスタＴＲ１のゲートに出力信号ＳＧ３をそれぞれ供給して制御する負荷モード切り替え回路１１と、比較器２９，発振器１４，誤差増幅器１５及び基準電圧源２６を含むＰＷＭ制御回路１２とから構成されている。
【００１７】
また、外部信号ＥＸＴ及びＰＷＭ制御回路１２から出力された出力信号ＳＧ４，ＳＧ５は後述のように負荷切り替え回路に入力されてトランジスタＴＲ５，トランジスタＴＲ２，トランジスタＴＲ１を制御する。外部信号ＥＸＴは通常負荷の場合はロー（ＬＯＷ）、軽負荷の場合はハイ（ＨＩＧＨ）となる。
【００１８】
また、昇圧用容量Ｃ２，ダイオードＤ１及び容量Ｃ１はそれぞれ軽負荷信号時に電子機器を動作させる負荷回路１６に接続されている。
【００１９】
本回路において、トランジスタＴＲ１，ＴＲ２，昇圧用容量Ｃ２，Ｃ３，ダイオードＤ１及びＤ２はチャージポンプ回路ＣＰを構成し、コイルＬ１，トランジスタＴＲ５，ダイオードＤ１及び容量Ｃ１はチョッパ型スイッチング電源回路ＵＣを構成している。
【００２０】
後で説明するように、トランジスタＴＲ５が常時オフの時は、トランジスタＴＲ１、トランジスタＴＲ２を交互にスイッチさせる出力信号ＳＧ２（図５（Ｂ）参照）、出力信号ＳＧ３（図５（Ｃ）参照）が送られ、チャージポンプ回路ＣＰが駆動される。チャージポンプ回路ＣＰは、トランジスタＴＲ１がオンでトランジスタＴＲ２がオフの時、１次側電源Ｅ１からダイオードＤ１とコイルＬ１を通って容量Ｃ３に電荷を蓄積させる動作をする。次に、トランジスタＴＲ１がオフでトランジスタＴＲ２がオンの時、容量Ｃ３の低電位側の電極（トランジスタＴＲ１とトランジスタＴＲ２の中間接続点）の電位が０Ｖから１次側電源Ｅ１の電圧まで振幅することによって、容量Ｃ３に蓄積された電荷は、ダイオードＤ１を通って昇圧用容量Ｃ２に汲み上げられる。この動作がＰＷＭ信号を作成する発振器１４で設定した周波数で繰り返され、負荷回路１６に供給される。このチャージポンプ回路ＣＰが駆動されるのは、軽負荷信号が外部信号ＥＸＴとして与えられるときである。
【００２１】
また、トランジスタＴＲ１、トランジスタＴＲ２がともに常時オフの時は、トランジスタＴＲ５に出力信号ＳＧ１（図４（Ｂ１）参照）が送られ、チョッパ型スイッチング電源回路ＵＣが駆動される。チョッパ型スイッチング電源回路ＵＣでは、トランジスタＴＲ５がオンしている期間中には１次側電源Ｅ１からの電流がダイオードＤ２を通ってコイルＬ１に供給され、コイルＬ１にエネルギーが蓄積される。トランジスタＴＲ５がオフしている期間中はコイルＬ１からエネルギーが放出され、ダイオードＤ１を通って容量Ｃ１で平滑化される。この電流が、負荷回路１６に伝えられる。このチョッパ型スイッチング電源回路ＵＣが駆動されるのは、ハイのレベルで通常負荷信号が外部信号ＥＸＴとして与えられるときである。
【００２２】
ＰＷＭ制御回路１２は、後述するように回路内部にある誤差増幅器１５の出力信号ＳＧ６と発振器１４の出力信号ＳＧ５とを比較して、２次側電源電圧ＶＯが基準電源２６の設定電圧になるように、トランジスタＴＲ５をＰＷＭ制御するための出力信号ＳＧ４を出力する。また、ＰＷＭ制御回路１２内の発振器１４からの出力信号ＳＧ５によりトランジスタＴＲ１、ＴＲ２を交互に駆動する。
【００２３】
次に、図２に示すように、負荷モード切替回路１１は、ＰＷＭ制御回路１２から出力された出力信号ＳＧ４と外部信号ＥＸＴとが入力されて出力信号ＳＧ１を出力するＮＯＲゲート１７と、ＰＷＭ制御回路１２から出力された出力信号ＳＧ５を反転するインバータ１８と、インバータ１８からの出力信号を再度反転するインバータ１９と、外部信号ＥＸＴを反転するインバータ２２と、インバータ２２からの出力信号とインバータ１９からの出力信号とが入力されて出力信号ＳＧ２を出力するＯＲゲート２０と、インバータ１８からの出力信号とインバータ２２からの出力信号とが入力されて出力信号ＳＧ３を出力するＮＯＲゲート２１とから構成されている。
【００２４】
この負荷モード切替回路１１は、後述するように外部信号ＥＸＴの状態によりチャージポンプ回路ＣＰを駆動させるか、チョッパ型スイッチング電源回路ＵＣを駆動させるかの切替えを行ない、通常信号時には、図４に示す出力信号ＳＧ１（Ｂ），出力信号ＳＧ２（Ｃ）及び出力信号ＳＧ３（Ｄ）を出力する。軽負荷信号時には、図５に示すような波形の出力信号ＳＧ１（Ｄ）、出力信号ＳＧ２（Ｂ）及び出力信号ＳＧ３（Ｃ）を出力する。
【００２５】
負荷モード切替回路１１において、外部信号ＥＸＴがＬ（ＬＯＷ）レベルの時を通常負荷信号としたとき、ＮＯＲゲート１７の入力の一方には外部信号ＥＸＴのＬレベルが入力されるため、他方のＰＷＭ制御回路１２からの出力信号ＳＧ４を反転した出力信号ＳＧ１がＮＯＲゲート１７より出力される。また、外部信号ＥＸＴを反転するインバータ２２からの出力信号がＨ（ＨＩＧＨ）レベルとなるため、ＯＲゲート２０からの出力信号はＨレベル、ＮＯＲゲート２１からの出力信号はＬレベルに固定されるため、出力信号ＳＧ２はＨレベル、出力信号ＳＧ３はＬレベルとなり、トランジスタＴＲ１、トランジスタＴＲ２はともにオフとなる。
【００２６】
次に、外部信号ＥＸＴがＨレベルの時を軽負荷信号としたとき、ＮＯＲゲート１７の入力に外部信号ＥＸＴのＨレベルが入力されるため、ＮＯＲゲート１７の出力信号がＬレベルに固定されるので出力信号ＳＧ１もＬレベルとなり、トランジスタＴＲ５はオフとなる。また、外部信号ＥＸＴを反転するインバータ２２の出力信号がＬレベルとなるため、ＯＲゲート２０は出力信号ＳＧ５と同論理の出力信号ＳＧ２を出力するとともに、ＮＯＲゲート２１も出力信号ＳＧ５と同論理の出力信号ＳＧ３を出力し、トランジスタＴＲ１、トランジスタＴＲ２を互いに逆のオン・オフ動作を行なうように駆動させる。
【００２７】
図３は、ＰＷＭ制御回路の構成を示す回路図である。同図に示すように、ＰＷＭ制御回路中の発振器１４は、電流源３４と、電流源３４と接地との間に直列に接続される抵抗３５及び抵抗３６と、抵抗３６と並列に接続され一端が接地に接続されたトランジスタ３７と、電流源３１と、一端が電流源３１に接続され、他端が接地に接続された電流源３２と、比較器３３と、一端が接地に接続された容量３０とを有している。また、電流源３４と抵抗３５との接続点は比較器３３の（−）端子に接続され、電流源３１，３２の接続点は比較器３３の（＋）端子に接続される。そして、比較器３３からの出力信号は２分岐し、１つは直列に接続された電流源３１、３２のうち容量３０と並列に接続された電流源３２のオン・オフを制御し、もう一方は、トランジスタ３７のゲートに入力されてトランジスタ３７のオン・オフを制御する。電流源３１と３２の接続点は、出力信号ＳＧ５を発生するとともに、比較器２９の（＋）端子に接続される。
【００２８】
また、誤差増幅器１５は、互いに直列に接続された抵抗２７及び抵抗２８と、基準電圧源２６と、基準電圧源２６のプラス側が（＋）端子に、抵抗２７と抵抗２８との接続点が（−）端子にそれぞれ接続された演算増幅器２５と、演算増幅器２５の（−）端子と出力端子との間に接続された抵抗２４と容量２３との直列回路とから構成されている。そして、比較器２９は発振器１４からの三角波ＳＧ５と誤差増幅器１５の出力信号ＳＧ６とを比較する。比較器２９からの出力信号はトランジスタＴＲ５を駆動するための出力信号ＳＧ４となっている。
【００２９】
次に、ＰＷＭ制御回路１２の詳細を説明する。
【００３０】
まず、発振器１４からは図４（Ａ）及び図５（Ａ）に示す三角波ＳＧ５が出力される。ＳＧ５は容量３０への充電と放電を繰り返すことにより生成される。比較器３３の出力信号がＬレベルのときには、電流源３２がオフになっており、電流源３１からの電流により容量３０は正充電され、容量３０の端子電圧が徐々に上昇する。このときトランジスタ３７はオフになっており、比較器３３の（−）端子には（電流源３４の電流値）×（抵抗３５＋抵抗３６）の電圧Ｖ２が加わっている。容量３０の端子電圧は、比較器３３の（＋）端子に入力されており、（−）端子のレベルである（電流源３４の電流値）×（抵抗３５＋抵抗３６）の電圧Ｖ２を越すと、比較器３３のから出力信号がＨレベルとなる。このときトランジスタ３７がオンになり、比較器３３の（−）端子には（電流源３４の電流値）×（抵抗３５）の電圧Ｖ１が加わる。そして、比較器３３からの出力信号がＨレベルになると、電流源３４の電流値より大きな電流値を発生する電流源３２がオンになるため容量３０は逆に放電され、容量３０の端子電圧は徐々に下がる。比較器３３の（−）端子のレベルである（電流源３４の電流値）×（抵抗３５）の電圧Ｖ１より下がると、比較器３３からの出力信号がＬレベルになり、電流源３２がオフとなるため、再び容量３０は、電流源３１からの電流により充電される。以上の動作を繰り返すことにより、容量３０の端子に三角波を発生させ、それと同じ波形が発振器１４の出力信号ＳＧ５として出力される。
【００３１】
次に誤差増幅器１５を説明する。２次側電源電圧ＶＯは抵抗２７と抵抗２８で分圧され、分圧された電圧と基準電圧２６との差電圧が演算増幅器２５で増幅される。容量２３と抵抗器２７との直列回路で帰還ループを構成する目的は、低域ゲインを大きくして定常偏差を小さくし、高域ゲインは抵抗２４の値で制限することにより回路動作の安定化を図って、発振しないようにするためのものである。次に、演算増幅器２５からの出力信号ＳＧ６は、比較器２９によって発振器１４からの出力信号である三角波の出力信号ＳＧ５と比較され、比較器２９からパルス状の出力信号ＳＧ４が出力される。この出力信号ＳＧ４は、通常負荷信号時には、負荷モード切替回路１１を通ってトランジスタＴＲ５をＰＷＭ駆動する。
【００３２】
図４（Ａ）〜（Ｄ）は、通常負荷信号時のスイッチング電源各部の波形図である。
【００３３】
同図（Ａ）において、出力信号ＳＧ５は発振器１４の出力波形である。また、出力信号ＳＧ６は、誤差増幅器１５の出力波形、図４（Ｂ）に示す出力信号ＳＧ１は通常負荷信号時の比較器２９の出力波形をＮＯＲゲート１７で反転した出力波形である。図４（Ｃ）に示す出力信号ＳＧ２は通常負荷時の負荷モード切替回路１１（ＯＲゲート２０）の出力波形であり、図４（Ｄ）に示す出力信号ＳＧ３は通常負荷時の負荷モード切替回路１１（ＮＯＲゲート２１）の出力波形である。
【００３４】
図４（Ｃ），（Ｄ）に示すように、通常負荷信号時においては負荷モード切替回路１１からの出力信号ＳＧ２は常にＨレベル、出力信号ＳＧ３は常にＬレベルとなる。また、三角波である出力信号ＳＧ５が出力信号ＳＧ６よりレベルが高い時に比較器２９からの出力信号ＳＧ４がＨレベルとなるので、出力信号ＳＧ４を反転した出力信号ＳＧ１はＬレベルとなり、図４（Ｂ）に示すようなパルス波形となる。
【００３５】
なお、図４（Ａ）〜（Ｄ）に示された各信号の波形は、以後の実施形態の電源制御回路の通常負荷信号時においても同じである。
【００３６】
また、図５（Ａ）〜（Ｄ）は、軽負荷信号時のスイッチング電源各部の波形図である。
【００３７】
同図（Ａ）において、出力信号ＳＧ５は発振器１４の出力波形である。また、出力信号ＳＧ６は、誤差増幅器１５の出力波形であり、ＶＴはインバータ１８のしきい値レベルである。図５（Ｂ）の出力信号ＳＧ２は、軽負荷時の負荷モード切替回路１１（ＯＲゲート２０）の出力波形であり、図５（Ｃ）の出力信号ＳＧ３は軽負荷信号時の負荷モード切替回路１１（ＮＯＲゲート２１）の出力波形である。図５（Ｄ）の出力信号ＳＧ１は軽負荷信号時の負荷モード切替回路１１（ＮＯＲゲート１７）の出力波形である。軽負荷信号時には、負荷モード切替回路１１の出力信号ＳＧ２は三角波である出力信号ＳＧ５がＶＴより高い時にＨレベルとなり、図５（Ｂ）に示すようなパルス波形となる。出力信号ＳＧ３は、出力信号ＳＧ５がＶＴより高い時にＨレベルとなり、図５（Ｃ）に示すパルス波形となる。このように、出力信号ＳＧ２と出力信号ＳＧ３とは同じ波形となる。負荷モード切替回路１１からの出力信号ＳＧ１は、図５（Ｄに示すように常にＬレベルとなる。
【００３８】
なお、図５（Ａ）〜（Ｄ）に示された各信号の波形は、以後の実施形態の電源制御回路の軽負荷信号時においても同じである。
【００３９】
以上のように、本実施形態の電源制御回路によれば、通常負荷信号時の１次側電源Ｅ１の電圧から２次側電源電圧ＶＯを昇圧するスイッチング電源の動作に加え、軽負荷信号時の負荷が極端に軽い（負荷電流が小さい）ときには、昇圧用の回路をコイルＬ１を含むチョッパ型スイッチング回路ＵＣの作動からチャージポンプ回路の作動へと切り替えるため、コイルＬ１をスイッチングしてコイルＬ１にエネルギーを蓄積する必要がなくなり、動作電流のロスを抑えた電源制御回路を構成できることとなる。よって、本実施形態の電源制御回路を用いることにより、電子機器の消費電力を抑えることができる。
【００４０】
なお、本実施形態では、軽負荷信号時にトランジスタＴＲ１とトランジスタＴＲ２には互いに逆の動作をする信号が与えられているが、トランジスタＴＲ１とトランジスタＴＲ２とが一瞬同時にオンして貫通電流が流れるのを防止するために、同時にオフさせるタイミング回路を設けてもよい。
【００４１】
（第２の実施形態）
図６は、本発明の第２の実施形態における電源制御回路のブロック回路図である。
【００４２】
同図に示すように、本実施形態においては、図１に示した電源制御回路に含まれるダイオードＤ２及びダイオードＤ１での順方向ダイオード電圧によるロスを低減するため、ダイオードＤ２の代わりにｎチャネル型のトランジスタＴＲ６を用い、ダイオードＤ１の代わりにｐチャネル型のトランジスタＴＲ７を用いる。また、本実施形態の電源制御回路は、トランジスタＴＲ６、トランジスタＴＲ７を駆動する出力信号ＳＧ７及び出力信号ＳＧ８を出力する制御モード切替回路３８をさらに備えている。ここで、制御モード切替回路３８は、１次側電源Ｅ１の電圧よりも高く昇圧された電圧（例えば２次側電源電圧など）で駆動されており、Ｈレベルの時はトランジスタＴＲ６、トランジスタＴＲ７をオン又はオフさせるのに十分な高さの電圧を供給する。
【００４３】
この制御モード切替回路３８は、負荷モード切替回路１１からの出力信号ＳＧ１を反転するインバータ４６と、出力信号ＳＧ２を反転するインバータ４８と、、出力信号ＳＧ３を反転するインバータ４７と、外部信号ＥＸＴとインバータ４７からの出力信号とが入力されてトランジスタＴＲ６を制御する出力信号ＳＧ７を出力するＮＡＮＤゲート４１と、外部信号ＥＸＴを反転するインバータ４２と、インバータ４２からの出力信号とインバータ４６からの出力信号とが入力されるＮＡＮＤゲート４４と、外部信号ＥＸＴとインバータ４８からの出力信号とが入力されるＮＡＮＤゲート４３と、ＮＡＮＤゲート４３からの出力信号とＮＡＮＤゲート４４からの出力信号とが入力されてトランジスタＴＲ７を制御する出力信号ＳＧ８を出力するＡＮＤゲート４５とから構成されている。
【００４４】
通常負荷信号時には外部信号ＥＸＴがＬレベルとなり、２入力のうちの一方にはトランジスタＴＲ１を駆動する出力信号ＳＧ３の論理を反転するインバータ４７からの出力信号が入力され、もう一方には外部信号ＥＸＴが入力されるＮＡＮＤゲート４１は出力信号が常にＨレベルに固定される。そのため、トランジスタＴＲ６の駆動信号ＳＧ７も常にＨレベルとなり、トランジスタＴＲ６は導通する。
【００４５】
次に、軽負荷信号時には外部信号ＥＸＴがＨレベルとなり、チャージポンプ回路を構成するトランジスタＴＲ１を駆動する出力信号ＳＧ３と同じ波形の信号がＮＡＮＤゲート４１の出力信号ＳＧ７として出力され、トランジスタＴＲ１とトランジスタＴＲ６とは互いに同期してオン・オフを繰返す。
【００４６】
トランジスタＴＲ１及びトランジスタＴＲ６がオンしたとき、２次側電源電圧ＶＯを昇圧するための容量Ｃ３には充電電流が流し込まれ、１次側電源Ｅ１とほぼ同じ電圧になる電荷が蓄えられる。
【００４７】
また、外部信号ＥＸＴの論理を反転するインバータ４２からの出力によりＮＡＮＤゲート４４の出力は常にＨレベルとなるため、トランジスタＴＲ２を駆動する信号ＳＧ２と同論理でＡＮＤゲート４５の出力信号ＳＧ８が出力され、トランジスタＴＲ２とトランジスタＴＲ７はお互いに同期してオン・オフを繰返す。トランジスタＴＲ１，トランジスタＴＲ６がオフのときにトランジスタＴＲ２，トランジスタＴＲ７がオンとなり、このとき容量Ｃ３に蓄えられた電荷が容量Ｃ２に向けて放電され、容量Ｃ２には容量Ｃ３の両端の電圧とほぼ同じ電圧になる電荷が蓄えられる。
【００４８】
一方、外部信号ＥＸＴがＬレベルの時を通常負荷信号時とすると、ＮＡＮＤゲート４３からの出力信号は常にＨレベルとなるため、トランジスタＴＲ５を駆動する出力信号ＳＧ１と同論理でＡＮＤゲート４５からの出力信号ＳＧ８が出力され、トランジスタＴＲ５とトランジスタＴＲ７は互いに逆にオン・オフを繰返してダイオードＤ１を用いたときに存在した順方向ダイオード電圧によるロスを低減する。
【００４９】
以上のように、本実施形態では第１の実施形態においてダイオードＤ１及びダイオードＤ２が果たした整流手段としての機能をトランジスタＴＲ６，ＴＲ７がそれぞれ果たしている。但し、トランジスタＴＲ６とトランジスタＴＲ７とが同時に導通すると１次側と２次側の配線が直結してしまいショートするので、トランジスタＴＲ６とトランジスタＴＲ７とが同時に導通しないように制御する必要がある。
【００５０】
なお、トランジスタＴＲ６、ＴＲ７のオン電圧がダイオードＤ１、ダイオードＤ２の順方向ダイオード電圧よりも小さいため、本実施形態の電源制御回路によればスイッチング動作時の消費電力を小さくすることができる。このため、本実施形態の電源制御回路を用いることにより、電子機器の省電力化を図ることができる。
【００５１】
なお、本実施形態では、通常負荷信号時にトランジスタＴＲ５とトランジスタＴＲ７とには互いに逆動作させる信号が与えられているが、トランジスタＴＲ５とトランジスタＴＲ７とが一瞬同時にオンして貫通電流が流れるのを防止するために、２つのトランジスタを同時にオフさせるタイミング回路を設けてもよい。
【００５２】
なお、本実施形態の電源制御回路では、外部信号を用いて負荷モードの切り替えが行われるが、外部信号の代えて、以後に説明する実施形態のように、ＰＷＭ制御回路からの信号により負荷モードを切り替える構成にすることもできる。
【００５３】
（第３の実施形態）
図７は、本発明の第３の実施形態における電源制御回路のブロック回路図である。
【００５４】
本実施形態の電源制御回路においては、図５に示すように、コイルＬ１の誘起電圧によるロスを低減するために、ｎチャネル型のトランジスタＴＲ８がさらに付加されている。その他の回路については、第２の実施形態の電源制御回路と同じである。
【００５５】
本実施形態の電源制御回路では、コイルＬ１とトランジスタＴＲ８とは並列に接続されている。また、トランジスタＴＲ８は、外部信号ＥＸＴの論理を反転した制御モード切替回路３８からの出力信号ＳＧ１１（インバータ４２の出力信号）にて駆動される。
【００５６】
ここで、制御モード切替回路３８は、１次側電源Ｅ１の電圧よりも高く昇圧された電圧（例えば２次側電源電圧など）で駆動されており、Ｈレベルの時はトランジスタＴＲ６、トランジスタＴＲ７又はトランジスタＴＲ８をオン・オフさせるのに十分な高さの電圧を供給する。
【００５７】
外部信号ＥＸＴがＬレベルの時を通常負荷信号時とすると、このときトランジスタＴＲ８は常時オフして、コイルＬ１のエネルギー蓄積、放出による昇圧動作を許可する。そして、軽負荷信号時には外部信号ＥＸＴがＨレベルとなり、トランジスタＴＲ８は常時オンして、コイルＬ１の両端をトランジスタＴＲ８のオン電圧でショートさせるため、チャージポンプ回路を構成する容量Ｃ３への充電電圧の効率がよくなる。
【００５８】
これにより、本実施形態の電源制御回路を用いることにより、より一層の電気機器の省電力化を図ることができる。
【００５９】
（第４の実施形態）
図８は、本発明の第４の実施形態における電源制御回路のブロック回路図、図９は、負荷検出回路４９を示すブロック回路図である。
【００６０】
第１の実施形態の電源制御回路では、外部信号ＥＸＴにより回路の負荷状態が伝えられたが、本実施形態の電源制御回路では、図８に示すように、ＰＷＭ制御回路１２に含まれる比較器２９からの出力信号ＳＧ４のデューティを検出して軽負荷信号か通常負荷信号かを判別する。このため、本実施形態の電源制御回路には、負荷検出回路４９が設けられている。
【００６１】
負荷検出回路４９は、ＰＷＭ制御回路１２の出力信号ＳＧ４のデューティがほとんど１００％になったとき（トランジスタＴＲ５のオフ期間が長く、オン期間が短くなった動作状態のとき）を軽負荷と判断してＬレベルの負荷信号ＬＤＴを負荷モード切替回路１１へ出力し、出力信号ＳＧ４のデューティが所定比率（例えば７０％）を下回ったときを通常負荷信号と判断して、Ｈレベルの負荷信号ＬＤＴを負荷モード切替回路１１へ出力する。これにより、外部信号ＥＸＴを必要としない構成が実現できる。
【００６２】
図９に示すように、負荷検出回路４９は、電流源５０と、電流源５３と、電流源５３と接地との間に直列に接続された抵抗５５及び抵抗５６と、電流源５０に接続された容量５２と、電流源５３と抵抗５５との接続点が（−）端子に接続され、電流源５０と容量５２との接続点が（＋）端子に接続された比較器５４と、一端が抵抗５５と抵抗５６との接続点に接続され、他端が接地に接続されたｎチャネル型のトランジスタ５７と、ＰＷＭ制御回路１２からの出力信号ＳＧ４の論理を反転するインバータ５９と、一端が電流源５０と容量５２との接続点に接続され、他端が接地に接続されたｎチャネル型のトランジスタ５８とから構成されている。ここで、比較器５４からの出力信号ＬＴＤは２分岐され、一方は負荷信号ＬＤＴとして負荷モード切替回路１１へ出力され、もう一方はトランジスタ５７のゲートに出力されて、トランジスタ５７のオン・オフを制御する。
【００６３】
通常負荷のとき、比較器２９の出力信号ＳＧ４は、ＮＯＲゲート１７（図２を参照）を介してトランジスタＴＲ５を駆動する一方、インバータ５９を通してトランジスタ５８を駆動するため、トランジスタ５８とトランジスタＴＲ５のデューティは対応して制御される。
【００６４】
通常負荷のとき、ＰＷＭ制御回路１２の出力信号ＳＧ４のデューティは約５０％であり、容量５２の端子電圧はＬレベルとなるため、比較器５４からの出力信号はＬレベルになり、トランジスタ５７はオフになる。そして、比較器５４の（−）端子には、（電流源５３の電流値）×（抵抗５５の抵抗値＋抵抗５６の抵抗値）で決定される高い電圧Ｖ４が加わっている。また、比較器５４の（＋）端子には容量５２における電圧がかかっている。軽負荷になるにつれ、トランジスタＴＲ５のデューティは１００％に近づいてくるため、トランジスタ５８のオフ期間が長くなる。すると、電流源５０による容量５２が充電される期間が長くなり、徐々に容量５２の端子電圧が上昇する。この電圧が（−）端子にかかる電圧Ｖ４を越すと、比較器５４がＨレベルの出力信号（軽負荷信号ＬＤＴ）を出力する。このときトランジスタ５７がオンになり、比較器５４の（−）端子には（電流源５３の電流値）×（抵抗５５の抵抗値）の電圧Ｖ３が加わる。軽負荷から通常負荷に変化するにつれ、トランジスタＴＲ５のデューティは１００％から減少してくるため、トランジスタ５８のオフ期間が短くなり、電流源５０による容量５２への充電期間が短くなり徐々に電圧が下降する。このとき、比較器５４の（−）端子に加わる電圧が（電流源５３の電流値）×（抵抗５５）である電圧Ｖ４より下がると、比較器５４の出力信号がＬレベルとなり、通常負荷時の信号としてＬレベルの負荷信号ＬＤＴを出力する。このとき、比較器５４の出力信号はＬレベルであるため、トランジスタ５７はオフになっており、比較器５４の（−）端子には再び（電流源５３の電流値）×（抵抗５５の抵抗値＋抵抗５６の抵抗値）である電圧Ｖ４が加わる。
【００６５】
本実施形態の電源制御回路によれば、外部信号ＥＸＴなしに負荷モードの切替えを行なうことができるので、例えば回路を集積化した場合にピンを外部に出す必要がなくなる。よって、回路の集積化に有利である。
【００６６】
（第５の実施形態）
図１０は、本発明の第５の実施形態における電源制御回路のブロック回路図であり、図１１は、発振器６１及び負荷検出回路６０を示すブロック図である。
【００６７】
図１に示す第１の実施形態の電源制御回路では負荷状態を外部信号ＥＸＴに基づいて判定していたが、図１０に示す本実施形態の電源制御回路においては、負荷検出回路６０を付加することにより、ＰＷＭ制御回路１２中の誤差増幅器１５の出力信号ＳＧ６のレベルを検出して、軽負荷時の動作状態か通常負荷時の動作状態かを判定する。
【００６８】
つまり、誤差増幅器１５の出力信号ＳＧ６のレベルが発振器６１の振幅の下限をきめる出力信号ＳＧ９を下まわった時には、負荷検出回路６０が軽負荷と判断して、Ｈレベルの負荷信号ＬＤＴを負荷モード切替回路１１に入力し、出力信号ＳＧ６のレベルが発振器６１の振幅の下限値より少し上回った出力信号ＳＧ１０以上になった時には通常負荷信号と判断して、Ｌレベルの負荷信号ＬＤＴを負荷モード切替回路１１に入力する。これにより、外部信号ＥＸＴを必要としない構成が実現できる。
【００６９】
次に、本実施形態の電源制御回路に用いる発振器６１及び負荷検出回路６０の具体例について説明する。
【００７０】
図１１に示すように、発振器６１は、電流源６５と、電流源６５と接地との間に直列に接続された抵抗６６，抵抗６７及び抵抗６８と、電流源６５と抵抗６６との接続点に一端が接続されたｎチャネル型のトランジスタ６３と、抵抗６７と抵抗６８との接続点に一端が接続されたｎチャネル型のトランジスタ６４と、電流源３１と、一端が接地に接続された電流源３２と、（−）端子がトランジスタ６３とトランジスタ６４との接続点に接続され、且つ（＋）端子が電流源３１と電流源３２との接続点に接続された比較器３３と、インバータ６２と、電流源３２と並列に接続された容量３０とから構成されている。比較器３３からの出力信号は３分岐され、１つは電流源３２のオン・オフを制御し、もう１つはインバータ６２を介して、トランジスタ６３を駆動する。比較器３３からの出力信号のもう１つはトランジスタ６４を駆動する。
【００７１】
また、抵抗６７と抵抗６８との接続点では、発振器６１の振幅の下限を決める出力信号ＳＧ９が負荷検出回路６０に出力され、抵抗６６と抵抗６７との接続点では、発振器６１の振幅の下限からヒステリシス幅分上回った出力信号ＳＧ１０が負荷検出回路６０に出力される。また、発振器６１からの出力信号ＳＧ５は、容量３０の充電と放電の繰り返しにより生成される。
【００７２】
また、負荷検出回路６０は、一端に発振器６１からの出力信号ＳＧ９が入力されるｎチャネル型のトランジスタ７０と、一端に出力信号ＳＧ１０が入力されるｎチャネル型のトランジスタ７２と、トランジスタ７０とトランジスタ７２との接続点に（＋）端子が接続され、（−）端子には誤差増幅器１５からの出力信号ＳＧ６が入力される比較器６９と、インバータ７１とから構成される。比較器６９のからの出力は３分岐し、１つは負荷信号ＬＤＴとして負荷モード切替回路１１に出力され、もう１つはインバータ７１に入力されてトランジスタ７０を駆動する。比較器６９の出力信号のもう１つは、トランジスタ７２を駆動する。
【００７３】
発振器６１において、比較器３３の出力信号がＬレベルのときは、電流源３２がオフになり、電流源３１からの電流により容量３０は充電され、徐々に電圧が上昇する。このときトランジスタ６３はオンとなり、トランジスタ６４はオフとなっているため、比較器３３の（−）端子には（電流源６５の電流値）×（抵抗６６の抵抗値＋抵抗６７の抵抗値＋抵抗６８の抵抗値）で求められる電圧Ｖ２が加わっている。容量３０は比較器３３の（＋）端子に接続されているので、容量３０の端子電圧が充電によって上昇し、（−）端子レベルである電圧Ｖ２の値を越すと、比較器３３の出力信号がＨレベルとなる。このときトランジスタ６３がオフになり、トランジスタ６４がオンになって、比較器３３の（−）端子には（電流源６５の電流値）×（抵抗６８の抵抗値）で求められる電圧Ｖ１が加わる。更に、比較器３３の出力信号がＨレベルになると、電流源３１の電流値より大きな電流値を発生する電流源３２がオンになり、容量３０は放電され、容量３０の電圧は徐々に下がる。容量３０の電圧が、比較器３３の（−）端子のレベルである電圧Ｖ１より下がると、比較器３３の出力信号がＬレベルになり、電流源３２がオフとなるため、再び容量３０は、電流源３１からの電流により充電される。以上の動作を繰返すことにより、発振器６１は三角波の出力信号ＳＧ５を出力する。
【００７４】
負荷検出回路６０において、通常負荷時には比較器６９の出力信号がＬレベルであり、このときトランジスタ７０はオンとなりトランジスタ７２はオフとなっているため、比較器６９の（＋）端子には（電流源６５の電流値）×（抵抗６８の抵抗値）の電圧Ｖ１が加わっている。比較器６９の（−）端子には誤差増幅器１５からの出力信号ＳＧ６が入力されており、負荷が軽くなるにつれ２次側電源電圧ＶＯが次第に上昇してくるため、誤差増幅器１５の出力信号ＳＧ６は徐々に電圧が下降していく。そして、（−）端子に加わる出力信号ＳＧ６の電圧が（−）端子に加わる電圧Ｖ１以下になると、比較器６９の出力信号がＨレベルとなる。このときトランジスタ７０がオフになり、トランジスタ７２がオンになって、比較器６９の（＋）端子には（電流源６５の電流値）×（抵抗６７の抵抗値＋抵抗６８の抵抗値）で求められる電圧Ｖ５が加わる。このときの比較器６９からは軽負荷を示すＨレベルの負荷信号ＬＤＴが出力される。
【００７５】
次に、負荷が重くなるにつれ２次側電源電圧ＶＯが低下し、誤差増幅器１５の出力信号ＳＧ６は徐々に上昇していき、比較器６９の（−）端子に加わる出力信号ＳＧ６が比較器６９の（＋）端子に加わる（電流源６５の電流値）×（抵抗６７の抵抗値＋抵抗６８の抵抗値）で求められる電圧Ｖ５以上になると、比較器６９から通常負荷を示すＬレベルの負荷信号ＬＤＴが出力される。このとき、トランジスタ７０はオンとなりトランジスタ７２はオフとなるため、比較器６９の（＋）端子には再び（電流源６５の電流値）×（抵抗６８の抵抗値）で求められる電圧Ｖ１が加わる。
【００７６】
本実施形態の電源制御回路によっても、外部信号なしで回路の負荷を検出することができる。このため、回路を集積化する場合に外部に端子を出す必要がなくなり、集積化に有利となる。
【００７７】
なお、以上の実施形態の電源制御回路において用いられるｎチャネル型トランジスタは、ｎｐｎ型バイポーラトランジスタに置き換えて実施可能であり、ｐチャネル型トランジスタはｐｎｐ型バイポーラトランジスタに置き換えても実施可能である。また、電源電圧のバイアス条件を逆転すれば、ｎチャネル型トランジスタとｐチャネル型トランジスタとを置き換えて実施することもできる。
【００７８】
【発明の効果】
本発明の電源制御回路によれば、通常負荷時にはチョッパ型電源回路部を機能させて、コイルにエネルギーを蓄積させるスイッチング動作を行なうとともに、軽負荷時には、チャージポンプ回路を機能させて、コイルに蓄積するエネルギーを軽減することができるので、必要な電流のロスを少なくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における電源制御回路の構成を示すブロック回路図である。
【図２】本発明の第１の実施形態における電源制御回路のうち、負荷モード切替回路の構成を示すブロック回路図である。
【図３】本発明の第１の実施形態における電源制御回路のうち、ＰＷＭ制御回路の構成を示すブロック回路図である。
【図４】（Ａ）〜（Ｄ）は、本発明の第１〜第５の実施形態における電源制御回路の通常負荷時での各出力信号を示す波形図である。
【図５】（Ａ）〜（Ｄ）は、本発明の第１〜第５の実施形態における電源制御回路の軽負荷時での各出力信号を示す波形図である。
【図６】本発明の第２の実施形態における電源制御回路の構成を示すブロック回路図である。
【図７】本発明の第３の実施形態における電源制御回路の構成を示すブロック回路図である。
【図８】本発明の第４の実施形態における電源制御回路の構成を示すブロック回路図である。
【図９】本発明の第４の実施形態における電源制御回路のうち負荷検出回路の構成を示すブロック回路図である。
【図１０】本発明の第５の実施形態における電源制御回路の構成を示すブロック回路図である。
【図１１】本発明の第５の実施形態における電源制御回路のうち負荷検出回路６０及び発振器６１の構成を示すブロック回路図である。
【図１２】従来の電源制御回路の構成を示すブロック回路図である。
【符号の説明】
１１ 負荷モード切替回路
１２ ＰＷＭ制御回路
１４，６１ 発振器
１５ 誤差増幅器
１６ 負荷回路
１７，２１ ＮＯＲゲート
１８，１９，２２ インバータ
２０ ＯＲゲート
２３ 容量
２４，２７，２８，３５，３６ 抵抗
２５ 演算増幅器
２６ 基準電圧
２９，３３ 比較器
３０ 容量
３１，３２，３４ 電流源
３８ 制御モード切替回路
４１，４３，４４ ＮＡＮＤゲート
４２，４６，４７，４８ インバータ
４９，６０ 負荷検出回路
５０，５３ 電流源
５２ 容量
５４，６９ 比較器
５７，５８，６３，６４，７０，７２ トランジスタ
５９，６２，７１ インバータ
６６，６７，６８ 抵抗
Ｅ１ １次側電源
ＶＯ ２次側電源電圧
Ｄ１，Ｄ２ ダイオード
Ｃ１，Ｃ２，Ｃ３ 容量
Ｌ１ コイル
ＴＲ１，ＴＲ２，ＴＲ５，ＴＲ６，ＴＲ７，ＴＲ８ トランジスタ
ＬＤＴ 負荷信号
Claims (2)
- 電源から負荷回路に通じる電源供給配線に介設されたチョッパ型スイッチング電源回路及びチャージポンプ回路の動作を切り替えて、２次側出力ノードに接続された上記負荷回路への電圧の供給を制御する電源制御回路であって、
上記電源供給配線に上流側から順に介設された昇圧用コイル、上流側から下流側に向かう方向を順方向とする第１の整流手段、及び上記昇圧コイルと上記第１の整流手段との接続点と低電圧供給部との間に接続された第１のトランジスタを有し、上記負荷回路に供給する電圧を昇圧する上記チョッパ型スイッチング電源回路と、
上記２次側出力ノードの電圧レベルを検出する誤差増幅器と、発振器と、上記誤差増幅器の出力信号と上記発振器の出力信号とを比較する比較器とを有しており、上記第１のトランジスタを駆動するための信号である上記比較器の出力信号のデューティ比を制御するＰＷＭ制御回路と、
少なくとも上記第１の整流手段を含んで構成され、かつ上記負荷回路に供給する電圧を昇圧するチャージポンプ回路と、
上記比較器からの出力信号のデューティを検出し、上記負荷回路の動作モードに対応してハイレベルとローレベルとに切り替わる負荷信号を出力する負荷検出回路と、
上記負荷検出回路から出力する負荷信号に応じて上記ＰＷＭ制御回路の出力信号により上記チョッパ型スイッチング電源回路が作動する状態と、上記発振器の出力信号により上記チャージポンプ回路が作動する状態とを選択的に切り替える負荷モード切替回路とを備えている電源制御回路。 - 請求項１に記載の電源制御回路において、
上記チャージポンプ回路は、上記電源供給配線のうち上記昇圧用コイルより上流側の部分に介設され、上流側から下流側に向かう方向を順方向とする第２の整流手段と、
上記２次側出力ノードから分岐して低電圧供給部に接続される第２の分岐配線と、
上記第２の分岐配線に高電位側から順に介設された昇圧用キャパシタ，ｐチャネル型の第２のトランジスタ及びｎチャネル型の第３のトランジスタと、
上記第２のトランジスタと上記第３のトランジスタとの中間接続部と、上記第１の整流手段の上流側の部位との間に接続された第２のキャパシタとを有することを特徴とする電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272935A JP3618310B2 (ja) | 2001-09-10 | 2001-09-10 | 電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272935A JP3618310B2 (ja) | 2001-09-10 | 2001-09-10 | 電源制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003088104A JP2003088104A (ja) | 2003-03-20 |
| JP3618310B2 true JP3618310B2 (ja) | 2005-02-09 |
Family
ID=19098224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001272935A Expired - Fee Related JP3618310B2 (ja) | 2001-09-10 | 2001-09-10 | 電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3618310B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496301B1 (ko) * | 2003-05-01 | 2005-06-17 | 삼성에스디아이 주식회사 | 효율적인 직류-직류 변환기들을 가진 디스플레이 패널의구동 장치 |
| CN103607116B (zh) * | 2013-10-23 | 2017-05-03 | 深圳市理邦精密仪器股份有限公司 | 一种自激式电荷泵电路 |
| CN113452246A (zh) * | 2021-06-23 | 2021-09-28 | 珠海格力电器股份有限公司 | 传导干扰抑制电路和功率变换器 |
| CN116526847B (zh) * | 2023-06-28 | 2023-11-24 | 广州谐同电子科技有限公司 | 一种具有保护调节的开关电源电路 |
-
2001
- 2001-09-10 JP JP2001272935A patent/JP3618310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003088104A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3742780B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100718522B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로, 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| JP4997891B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 | |
| US6580258B2 (en) | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
| US6738272B2 (en) | Charge pump rush current limiting circuit | |
| US6420858B1 (en) | DC-to-DC converter circuit having a power saving mode | |
| US20110221415A1 (en) | Dc/dc converter | |
| JP2004062331A (ja) | 直流電源装置 | |
| JPH11220874A (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| WO2005088816A1 (ja) | 電源装置 | |
| JP6510288B2 (ja) | チャージポンプ回路 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| WO2006030569A1 (ja) | 放電灯点灯装置 | |
| CN113541453A (zh) | 一种GaN功率管半桥驱动中的高侧自举供电控制系统 | |
| KR20010111459A (ko) | 전원장치 및 이를 이용한 전자기기 및 전원장치의 출력단락 보호 방법 | |
| JP3618310B2 (ja) | 電源制御回路 | |
| JP2007028732A (ja) | スイッチング回路およびスイッチング電源装置 | |
| US6437546B1 (en) | DC-to-DC converter and electronic device using the same | |
| JP3250979B2 (ja) | スイッチング電源装置 | |
| JP4282673B2 (ja) | スイッチング電源装置 | |
| JP3876878B2 (ja) | 電源装置 | |
| JP3140308B2 (ja) | 昇圧型チョッパレギュレータ | |
| JP3697252B2 (ja) | 直流−直流変換制御回路および直流−直流変換装置 | |
| JPH10262365A (ja) | スイッチング電源装置 | |
| JP2008067531A (ja) | スイッチング制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |