JP3616476B2

JP3616476B2 - フィールド・エミッション・ディスプレイ用の被覆スペーサ

Info

Publication number: JP3616476B2
Application number: JP14855997A
Authority: JP
Inventors: ケニス・ディーン; ラルフ・シスネロス; キャスリーン・トビン
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-05-28
Filing date: 1997-05-21
Publication date: 2005-02-02
Anticipated expiration: 2017-05-21
Also published as: DE69714144T2; EP0810626A3; DE69714144D1; EP0810626B1; EP0810626A2; JPH1074471A; KR100439285B1; US5726529A

Description

【０００１】
【産業上の利用分野】
本発明は、フィールド・エミッション・アレイおよびフィールド・エミッション・ディスプレイ用のスペーサに関し、さらに詳しくは、二次電子放出，スペーサ関連画像ひずみおよび電力損を低減する被覆スペーサ（ｃｏａｔｅｄｓｐａｃｅｒ）に関する。
【０００２】
【従来の技術】
フィールド・エミッション・アレイおよびディスプレイは、当技術分野で周知である。これらは、２つのディスプレイ・プレート間の真空インタスペース領域（ｅｖａｃｕａｔｅｄｉｎｔｅｒｓｐａｃｅｒｅｇｉｏｎ）を有するエンベロープ構造を含む。電子は、Ｓｐｉｎｄｔチップなど電子エミッタ構造が作製されるカソード・プレート（カソードまたはバック・プレートともいう）から、発光材料または「燐光体（ｐｈｏｓｐｈｏｒ）」の被着物を含むアノード・プレート（アノードまたはフェース・プレートともいう）に、インタスペース領域を介して移動する。一般に、カソード・プレートとアノード・プレートとの間の真空インタスペース領域内の圧力は、１０^−６ｔｏｒｒ台である。
【０００３】
低い消費電力を維持しつつ、カソード・プレートから電子を抽出するため強い電界（プレート間の単位距離当たりの電圧）を与えるため、カソード・プレートとアノード・プレートとの間の距離は小さく、１ミリメートル程度である。このようにプレート間が近接することにより、電子放出面とアノード・プレートの内面との間の潜在的な絶縁破壊（ｅｌｅｃｔｒｉｃａｌｂｒｅａｋｄｏｗｎ）の問題が生じる。このような絶縁的破壊は、ディスプレイを実質的に損なう。
【０００４】
カソード・プレートおよびアノード・プレートは、ディスプレイの軽量化を図るため薄い。ディスプレイ領域が１インチ対角線ディスプレイの場合のように小さく、また約０．０４インチの厚さの一般的なガラス・シートをプレートに利用すると、ディスプレイはそれほど潰れたり曲がったりしない。しかし、ディスプレイ領域が大きくなるにつれて、薄いプレートは圧力差に耐え、かつインタスペース領域の真空時に潰れや曲げを防ぐほど十分に強くない。例えば、３０インチ対角線を有するスクリーンには、数トンの大気圧が加わる。この膨大な圧力のため、スペーサが大型軽量ディスプレイにおいて重要な役割を果たす。スペーサとは、アノード・プレートとカソード・プレートとの間に組み込まれる構造体のことである。スペーサは、薄型軽量プレートと共に、大気圧を支えて、プレート厚さをほとんどあるいはまったく増加させずに、ディスプレイ領域の大型化を可能にする。
【０００５】
【発明が解決しようとする課題】
アノード・プレートはカソード・プレートに比べて高い電位に維持され、それによりディスプレイ・プレート間に電界を確立する。プレート間の電位差はキロボルト（ｋＶ）台である。電界は、カソード・プレート上のエミッタから電子を抽出し、アノード電位は放出電子をアノード・プレート上の燐光体被着物の方へさらに加速させる。プレート間の短絡を防ぐため、スペーサを形成するため高誘電材料が用いられる。しかし、誘電材料は、フィールド・エミッション・ディスプレイで一般的なエネルギを有する一次電子による照射を受けた場合とは実質的に異なる二次電子収率（ｓｅｃｏｎｄａｒｙｅｌｅｃｔｒｏｎｙｉｅｌｄ）、すなわち放出二次電子と入射一次電子との比率を有する。この結果、スペーサ面に帯電が生じる。帯電したスペーサ面は、スペーサ付近の電界の特性を変えてしまい、それにより電子を偏向させ、色「にじみ（ｂｌｅｅｄｉｎｇ）」などの画像歪を生じさせる。
【０００６】
フラット・パネル・ディスプレイ内のスペーサの帯電に対処するため、いくつかの方式が開発されてきた。ある方式では、ディスプレイ内の真空環境にさらされるスペーサの外面全体に、１０^９〜１０^１４オーム／平方程度のシート抵抗を有する薄い導電性コーティングが形成される。この導電性コーティングにより、電荷をカソードに「ブリード・オフ（ｂｌｅｅｄｏｆｆ）」することができる。この方式では、アノードからカソードにリークを生じさせ、その結果、電力損が生じるという欠点がある。他の方式では、スペーサ壁に追加電極を設けることにより、電力損を低減することが試みられた。この方法では、製造時の複雑さが増し、製造コストが増加するという欠点がある。
【０００７】
【課題を解決するための手段】
従って、表面上の帯電が低く、ディスプレイ内の電力損を低減し、容易かつ経済的に作製されるディスプレイ・スペーサが必要とされる。
【０００８】
【実施例】
図１を参照して、フィールド・エミッション・ディスプレイ１０１用の従来のスペーサ１００の断面図を示す。従来のスペーサ１００は、導電体１１２によって被覆された絶縁体１１０を含み、この導電体１１２はカソード１１４の内面とアノード１１６の内面との間に延在し、それによりアノード１１６とカソード１１４との間に導電経路を設ける。低電子放出コーティング１１８は、導電体１１２の全面に形成される。導電体１１２は、導電性パッド１２０を介してグランドに接続される。アノード１１６は複数の燐光体被着物１２２を含み、カソード１１４は複数のフィールド・エミッション構造１２４を含む。フィールド・エミッション・ディスプレイ１０１の動作時に、カソード１１４とアノードとの間のインタスペースの高さに沿って電圧勾配（ｖｏｌｔａｇｅｇｒａｄｉｅｎｔ）が確立され、この電圧はカソード１１４からアノードの１１６の方向に増加する。アノード１１６は、カソード１１４に対して１５００〜１０，０００ボルトの正電圧で一般に維持される。フィールド・エミッション・ディスプレイ１０１の動作中に、電子はフィールド・エミッション構造１２４から放出され、アノード１１６に向かって加速される。放出電子の軌跡は、アノード１１６およびカソード１１４に対して厳密に垂直ではない。むしろ、放出電子の軌跡は、電子の実質的に円錐形のスプレーを形成する。一般的な電子放出パターンは、図１において点線で示される。従って、スペーサ１００付近のフィールド・エミッション構造によって放出される電子は、スペーサ１１０に入射する。スペーサ１００の表面における入射または一次電子の最大フラックスは、アノード１１６付近のスペーサ１００の上部付近で生じ、スペーサの表面における一次電子の最低フラックスは、カソード１１４付近のスペーサ１００の底部付近で生じる。
【０００９】
ここで図２を参照して、本発明によるフィールド・エミッション・ディスプレイ２０１用のスペーサ２００の実施例の断面図を示す。フィールド・エミッション・ディスプレイ２０１は、図１を参照して説明したアノード１１６，カソード１１４および導電性パッド１２０を含む。スペーサ２００は、アノード１１０の内面とカソード１１４の内面との間の距離に等しい、０．５〜３ミリメートル内の高さｈ_１を有する部材２１０を含む。スペーサ２００の下エッジはカソード１１４と嵌合し、スペーサ２００の上エッジはアノード１１６と嵌合する。適切な数および配列のスペーサ２００がディスプレイ２０１内に設けられると、スペーサ２００はアノード１１６とカソード１１４との間のインタスペース領域の真空時にフィールド・エミッション・ディスプレイ２０１が爆縮（ｉｍｐｌｏｓｉｏｎ）するのを防ぐ機械的な隔離（ｓｔａｎｄｏｆｆ）機能を提供する。部材２１０は、酸化ガラス，酸化セラミック，ガラス・セラミック，マイカまたは他のシリケート材料などの誘電材料からなり、フィールド・エミッション・ディスプレイ２０１の動作電圧下でアノード１１６とカソード１１４との間の電流の流れを防ぐ。しかし、誘電材料は、フィールド・エミッション・ディスプレイ内の典型的な動作状態下では高い二次電子収率を一般に有する。これらの誘電材料からなる構造がフィールド・エミッション・ディスプレイ２０１のインタスペース領域内に存在すると、スペーサ面のほとんどで正電荷を帯びる。この帯電面は、誘電構造付近の電界を歪ませて、それによりこの構造付近の電子の流れに悪影響を及ぼし、そのためディスプレイによって生成される画像に歪が生じる。アノード１１６における電子フラックスの望ましくない増加や、電界における歪など、高い二次電子収率に起因する悪影響は、カソード１１４付近の誘電面からの二次電子放出のほうが目立つ。この理由は、まず、悪影響を受けた主電子は軌道から外れるのにより多くの時間がかかり、そのためその軌跡における歪が目立つためであるまた、カソード１１４付近の領域から放出された二次電子は、アノード１１６付近の構造の領域から放出される二次電子に比べて、長期間で加速される。カソード１１４付近の領域から生じるこれらの二次電子は、燐光体付着物１２２の劣化にかなり寄与する十分なエネルギで、アノード１１６に達する。一方、アノード１１６付近の領域から放出された二次電子はより短い期間で加速され、そのためアノード１１６に達してもそれほどエネルギは高くない。フィールド・エミッション・ディスプレイ２０１の動作中、アノード１１６はカソード１１４に対して約５０００ボルトの正電圧で維持される。スペーサ２００の高さにおける電圧分布は実質的に線形である。二次電子放出およびカソード１１４付近のスペーサの低部における表面帯電の悪影響を軽減するため、部材２１０の側面の低部に抵抗性コーティング２１２が形成され、それによりスペーサ２００の低部抵抗性領域２２０を画定する。抵抗性コーティング２１２は、部材２１０の下エッジから、スペーサの全高よりも小さい高さｈ_２で延在する。抵抗性コーティング２１２の上エッジは、アノード１１６の内面から離間される。アノード１１６の内面とオーム接触しないことにより、抵抗性コーティング２１２はアノード１１６とカソード１１４との間でリーク電流を伝えない。抵抗性コーティング２１２は、小さな電流を導通できる。そのため、一次電子が低部抵抗性領域２２０に入射すると、低部抵抗性領域２２０から、グランドに接続された導電性パッド１２０内にブリード・オフされる。このブリード・オフ電流を与えるため、抵抗性コーティング２１２は１０^１０オーム／平方以下のシート抵抗を有する。図９を参照して以下で説明するスペーサ２００の別の実施例では、抵抗性コーティング２１２はその高さに沿って抵抗に勾配があり、そのため電気抵抗は部材２１０の下エッジから部材２１０の上エッジの方向に増加する。この勾配は、抵抗性コーティング２１２の上エッジからカソード１１４への方向の電流を促進する。抵抗の勾配は、抵抗性コーティング２１２の厚さの勾配をその高さに沿って設けるか、あるいは抵抗性コーティング２１２を構成する抵抗性材料の適切な成分の組成に勾配を設けることによって実現できる。さらに、抵抗性コーティング２１２を構成する材料は、フィールド・エミッション・ディスプレイ２０１の動作中に低部抵抗性領域２２０上に存在する動作電圧の範囲（図２に示すように、Ｖ_０〜Ｖ_２）において２以下の二次電子収率を有する。好適な実施例では、カソード１１４の内面における電圧Ｖ_０は約１００ボルトで、アノード１１６の内面における電圧Ｖ_１は約５０００ボルトである。スペーサ２００の高さにおける電圧変化は実質的に線形なので、スペーサ２００の中間における電圧Ｖ_２は約２５００ボルトである。本発明によるフィールド・エミッション・ディスプレイの別の実施例では、Ｖ_１の値は異なり、２０００〜３０００ボルトの電圧範囲の位置は異なる。図３および図４を参照して詳しく説明するように、抵抗性コーティング２１２の上エッジは、部材２１０に沿って配置され、ここで電圧は２０００〜３０００ボルトの範囲内である。図２の特定の実施例では、抵抗性コーティング２１２の上エッジは、スペーサ２００の中間領域にある高さｈ_２に配置される。また、抵抗性コーティング２１２の低い電子放出比は、カソード１１４に最も近いスペーサ２００の側面上の電子カスケードおよび二次電子放出なだれの電位を低減することにより、表面フラッシュオーバおよび表面リークを抑える。抵抗性コーティング２１２は、酸化亜鉛，酸化クロムまたは酸化銅などの導電性酸化物からなる。また、酸化マグネシウムのスパッタリング膜を利用して、抵抗性コーティング２１２を形成してもよい。酸化マグネシウム膜を被着するためのスパッタリング・プロセスは、所望の値のシート抵抗および二次電子収率が得られるように、抵抗性コーティング２１２内に十分な濃度の欠陥状態（ｄｅｆｅｃｔｓｔａｔｅｓ）を与えるべく適応できる。他の酸化物の適応型薄膜被着でも、抵抗性コーティング２１２として利用するのに適したコーティング材料が得られる。抵抗性コーティング２１２の厚さは５０〜５００オングストロームの範囲内であり、そのため抵抗性コーティング２１２に入射する一次電子は抵抗性コーティング２１２を完全に貫通せず、部材２１０に入る。本発明の別の実施例では、抵抗性コーティング２１２の厚さは５００オングストローム以上である。スペーサ２００は、部材２１０の側面の一部に形成され、かつ高さｈ_３から部材２１０の上エッジまで延在する絶縁性コーティング２１８をさらに含む。この特定の実施例では、ｈ_３はｈ_２に等しい。本発明によるスペーサの別の実施例では、図６および図７を参照して以下でさらに詳しく説明するように、ｈ_３はｈ_２に等しくない。絶縁性コーティング２１８の露出部分は、スペーサ２００の上部絶縁性領域２２２を画定する。絶縁性コーティング２１８は、スペーサ２００の上部絶縁性領域２２２上に存在する、この特定の実施例では約２５００〜５０００ボルトの動作電圧の範囲（図２に示すように、Ｖ_２〜Ｖ_１）において０．７５〜２の範囲内の二次電子収率を有する材料からなる。フィールド・エミッション・ディスプレイ２０１の動作中に絶縁性コーティング２１８の表面上に形成する電荷は、アノード付近の上部絶縁性領域２２２上にのみ延在し、そのため上述のように、二次放出の悪影響は部材２１０の低部からの二次電子放出による悪影響よりも目立たない。絶縁性コーティング２１８は二酸化シリコンまたは酸化アルミニウムなどの誘電材料からなり、２０ボルト／マイクロメートル以上の絶縁破壊強さを有する。カソード１１４およびアノード１１６の内面の間の間隔は一般に０．５〜３ミリメートルであり、かつアノード１１６とカソード１１４との間の電圧差の代表的な範囲は１５００〜１０，０００ボルトなので、この絶縁破壊強さにより、絶縁性コーティング２１８はフィールド・エミッション・ディスプレイの典型的な範囲内の動作電圧に対して非導通であることが保証され、それによりアノード１１６と抵抗性コーティング２１２との間のリーク電流およびそれに伴う電力損を防ぐ。絶縁性コーティング２１８は、１０^１０オーム／平方以上のシート抵抗および２マイクロメートル以上の厚さを有する。
【００１０】
ここで図３ないし図５を参照して、抵抗性構成コーティング２１２からなる適切な材料（図３），絶縁性コーティング２１８からなる適切な材料（図４）およびスペーサ２００（図５）について、二次電子収率と一次入射電子のエネルギとの間の関係を示す模式図を示す。図３における曲線の形は比較的低い抵抗率を有する材料の典型であり、図４における曲線の形は誘電体など高い抵抗率を有する材料の典型である。図３ないし図５に示す電圧範囲は、フィールド・エミッション・ディスプレイ２０１における電圧範囲に等しい。フィールド・エミッション・ディスプレイ２０１に見られる電圧の範囲では、図３の材料の二次電子収率は１または約１であり、二次電子収率が１である電圧値、すなわちクロスオーバ点は、ほとんどの適切な材料では２０００〜３０００ボルトである。スペーサの中間領域における電圧値は約２５００ボルトであり、このクロスオーバ範囲内である。しかし、図４に示す高抵抗性材料の二次電子収率は、低いほうの電圧範囲Ｖ_０〜Ｖ_２におけるよりもはるかに大きい場合が多い。ディスプレイの低いほうの電圧範囲において高抵抗性材料を利用すると、かなりの帯電の結果、ディスプレイ画像が歪んでしまう。従って、本発明により、低部領域においてスペーサ２００をコーティングするために用いられる材料はほぼ１の二次電子収率を有し、これは図３において示されるような材料によって提供される。図４に示すような高抵抗性材料は、上部領域においてスペーサ２００をコーティングするために用いられ、ここでディスプレイ２０１の動作電圧はＶ_２〜Ｖ_１の範囲であり、そのため上部絶縁性領域２２２においてほぼ１の二次電子収率が得られ、しかもアノード１１６とカソード１１４との間のリーク電流を防ぐ。図３および図４を参照して説明するようなコーティング材料の利用により、スペーサ２００の二次電子収率は図５に示すようになる。高さのほとんどの部分で、二次電子収率はほぼ１である。Ｖ_０付近の領域では、一次電子のフラックスは低く、そのため帯電効果はわずかであり、二次電子収率の非ユニタリー値（ｎｏｎ−ｕｎｉｔａｒｙｖａｌｕｅ）はほとんど影響がない。低部抵抗性領域２２０の上部における抵抗性コーティング２１２の二次電子収率は０．８〜１．５の範囲内であり、上部絶縁性領域の底部における絶縁性コーティング２１８の二次電子収率は０．９〜２の範囲内である。本発明によるフィールド・エミッション・ディスプレイの別の実施例では、アノード１１６における電圧は５０００ボルト以上または以下である。アノード１１６における電圧が約３０００ボルトである場合、低部抵抗性領域と上部絶縁性領域との間の遷移は、スペーサの全高の半分以上であるスペーサに沿った高さにある。
【００１１】
ここで図６および図７を参照して、本発明によるフィールド・エミッション・ディスプレイ３０１，４０１用のスペーサ３００，４００の他の実施例の断面図をそれぞれ示す。これら特定の実施例において、絶縁性コーティング３１８，４１８は、抵抗性コーティング３１２，４１２の下に埋設された部分を含む。これらの構成は、特に、上部絶縁性領域３２２，４２２を画定する絶縁性コーティング３１８，４１８の露出部分がアノード１１６付近の部材３１０，４１０の高さの小さな部分（ｈ_２とｈ_１との間）のみを被覆することが望ましい場合に、より作製しやすい。スペーサ３００，４００の他のすべての部分は図２のスペーサ２００と同じであり、それぞれ「３」，「４」から始まる同様な参照番号が付されている。スペーサ２００，３００，４００は、例えば、ガラス・シートを設け、このガラスを適切な寸法の部材２１０，３１０，４１０に切断し、それから多数の既存の膜被着方法のうちの一つを利用して部材２１０，３１０，４１０をコーティングして、最初に絶縁性コーティング２１８，３１８，４１８を設け、次に抵抗性コーティング２１２，３１２，４１２を塗布することによって作られる。スペーサ２００，３００，４００は、絶縁性コーティング２１８，３１８，４１８の膜被着中に溝付ジグ（ｇｒｏｏｖｅｄｊｉｇ）に保持できる。次に、スペーサ２００，３００，４００はジグ内で回転され、抵抗性コーティング２１２，３１２，４１２が塗布され、このジグは、上部絶縁性領域２２２，３２２，４２２上に抵抗性材料が被着するのを防ぐ物理的なマスクとして機能する。
【００１２】
ここで図８を参照して、本発明によるフィールド・エミッション・ディスプレイ５０１用のスペーサ５００の別の実施例の断面図を示す。スペーサ５００は、図１を参照して説明した抵抗性コーティング２１２と同じ特性を有する抵抗性コーティング５１２でのみコーティングされた部材５１０を含み、絶縁性コーティングは設けられない。これは、スペーサ構造を作製するために一般に用いられる材料は抵抗性が高く、図４のグラフに示したものと同様な二次電子収率特性を有するためである。図８の実施例では、部材５１０は、約２０ボルト／マイクロメートル以上の絶縁破壊強さを有する誘電材料などの抵抗性の高い材料の一つからなる。部材５１０は、酸化ガラス、酸化セラミック，ガラス・セラミック，マイカまたは他のシリケート材料などの誘電材料からなる。従って、部材５１０の露出部分は、スペーサ５００の上部絶縁性領域５２２を画定し、これはアノード１１６と抵抗性コーティング２１２との間で電流が流れるのを許さない。
【００１３】
ここで図９を参照して、本発明によるフィールド・エミッション・ディスプレイ６０１のスペーサ６００の別の実施例の断面図を示す。この特定の実施例では、抵抗性コーティング６１２は、その幅がカソード１１４付近の端部で最大となり、他端で最小となるように先細る。この厚さの勾配は、低部抵抗性領域６２０の高さに沿って抵抗の勾配を与え、それにより導電性パッド１２０への方向で電流の流れを促進する。スペーサ６００の他のすべての要素および特性は、図８を参照して説明したスペーサ５００と同じである。
【００１４】
ここで図１０を参照して、本発明によるフィールド・エミッション・ディスプレイ７０１用のスペーサ７００の別の実施例の断面図を示す。スペーサ７００は、スペーサ７００の低部抵抗性領域７２０を構成する第１群のファイバ層７０２と、スペーサ７００の上部絶縁性領域７２２を構成する第２群のファイバ層７０３とを含む。低部抵抗性領域７２０は、カソード１１４の内面から高さｈ_２まで延在する。第１群のファイバ層の各ファイバ層７０２は、表面にて導電性である複数の延長ファイバ（ｅｌｏｎｇａｔｅｄｆｉｂｅｒ）７１２を含む。あるファイバ層７０２内の延長ファイバ７１２は互いに平行であり、所定のピッチで離間される。延長ファイバ７１２は、直接隣接したファイバ層の延長ファイバに対して垂直に配向され、それによりクロスオーバ領域（ｃｒｏｓｓ−ｏｖｅｒｒｅｇｉｏｎ）を画定する。この特定の実施例では、各延長ファイバ７１２は、５０〜２５０マイクロメートルの範囲の直径を有する。第２群のファイバ層の各ファイバ層７０３は、絶縁性である複数の延長ファイバ７１１を含み、それによりアノード１１６とカソード１１４との間のリーク電流を防ぐ。延長ファイバ７１１は互いに平行であり、所定のピッチで離間される。延長ファイバ７１１は、直接隣接したファイバ層の延長ファイバに対して垂直に配向され、それによりクロスオーバ領域を画定する。この特定の実施例では、各延長ファイバ７１１は、５０〜２５０マイクロメートルの範囲の直径を有する。この特定の実施例では、延長ファイバ７１１，７１２はコア・ファイバ７１０を含む。コア・ファイバ７１０は誘電材料からなり、ストランド，スレッド，ファイバ，ストリング，ロッドまたはスペーサ７００の基本構成ブロックを構成するのに適した他の線形要素を含むことができる。コア・ファイバ７１０は、ガラス，酸化セラミックまたはガラス・セラミックなど適切な材料からなる。各延長ファイバ７１２は、コア・ファイバ７１０上に形成され、かつ低部抵抗性領域７２０上に存在する動作電圧の範囲（Ｖ_０〜Ｖ_２）について２以下の二次電子収率を有する材料からなる抵抗性コーティング７１３，７１４，７１５，７１６をさらに含む。この特定の実施例では、抵抗性コーティング７１３は最大のシート抵抗を有し、抵抗性コーティング７１４，７１５，７１６は順に低いシート抵抗を有し、そのため低部抵抗性領域７２０上に抵抗の勾配が存在する。抵抗性コーティング７１３，７１４，７１５，７１６は、１０^１０オーム／平方以下のシート抵抗を有する。オーム接触はクロスオーバ領域に設けられ、ここで隣接する延長ファイバ７１２は物理的に接触し、それによりフィールド・エミッション・ディスプレイ７０１の動作中に抵抗性コーティング７１３，７１４，７１５，７１６から電荷をブリードするための導電経路となる。フィールド・エミッション構造１２４によって放出される電子の一部は、抵抗性コーティング７１３，７１４，７１５，７１６に入射する。抵抗性コーティング７１３，７１４，７１５，７１６の二次電子収率は、図３に示す一般的な傾向に追従し、ここで二次電子収率は、フィールド・エミッション・ディスプレイ７０１内のほとんどの電圧範囲でほぼ１であり、そのため帯電の悪影響を防ぐ。本発明によるスペーサの別の実施例では、抵抗性コーティング７１３，７１４，７１５，７１６は同一材料からなり、同じシート抵抗を有する。カソード１１４に隣接する下ファイバ層７０２は、グランドに接続された導電性パッド１２０とオーム接触する。ただし、低部抵抗性領域７２０から適切なブリード・オフ電流を与えるために導電性パッドは必要ないことが判明し、そのため本発明の別の実施例では、導電性パッド１２０は含まれない。上部絶縁性領域７２２は、低部抵抗性領域７２０の上エッジからアノード１１６の内面まで延在する。ファイバ層７０３を構成する各延長ファイバ７１１は、コア・ファイバ７１０上に形成された絶縁性コーティング７１８を含む。この特定の実施例では、絶縁性コーティング７１８は、第１群のファイバ層の上ファイバ層７０２とアノード１１６の内面との間に存在する動作電圧範囲Ｖ_２〜Ｖ_１において０．７５〜２の範囲内の二次電子収率を有する材料からなる。また、絶縁性コーティング７１８は、２０ボルト／マイクロメートル以上の絶縁破壊強さと、１０^１０オーム／平方以上のシート抵抗とを有する。絶縁性コーティング７１８は、二酸化シリコン，酸化アルミニウムまたは高抵抗率を有する金属酸化物などの絶縁性材料からなる。カソード１１４からアノード１１６への高さに沿ったスペーサ７００の代表的な二次電子収率を図５に模式的に示す。抵抗性コーティング７１３，７１４，７１５，７１６および絶縁性コーティング７１８において用いるのに適したほとんどの材料のクロスオーバ領域は、２０００〜３０００ボルトの電圧範囲内でクロスオーバ点を有する。この特定の実施例におけるこのクロスオーバ電圧範囲はスペーサ７００の中央領域で生じるので、低部抵抗性領域７２０と上部絶縁性領域７２２との間の遷移はスペーサ７００の高さの約半分のｈ_２にて生じる。これは、スペーサ７００のほとんどの部分でほぼ１の二次電子収率を与える。この特定の実施例では、低部抵抗性領域７２０の上ファイバ層７０２の抵抗性コーティング７１３の二次電子収率は０．８〜１．２の範囲内であり、上部絶縁性領域７２２の下ファイバ層７０３の絶縁性コーティングの二次電子収率は０．９〜１．５の範囲内である。
【００１５】
ここで図１１を参照して、アノード１１６を省いた、図１０のフィールド・エミッション・ディスプレイ７０１の上面図を示す。延長ファイバ７１１，７１２は、複数の開口部７２４を画定するように位置決めされる。また、開口部７２４は、フィールド・エミッション構造１２４において放出される電子が開口部７２４を介してアノード１１６に導かれるように、フィールド・エミッション構造１２４と位置決めされる。延長ファイバ７１１，７１２の直径を考慮して、低部抵抗性領域７２０および上部絶縁性領域７２２の高さの和が、この特定の実施例では約１ミリメートルであるアノード１１６とカソード１１４の内面間の所定の間隔に等しくなるように、低部抵抗性領域７２０および上部絶縁性領域７２２の所定の高さを達成するため、十分な数のファイバ層７０２，７０３が設けられる。ここで図１２を参照して、本発明によるフィールド・エミッション・ディスプレイ８０１用のスペーサ８００の別の実施例の断面図を示す。この特定の実施例では、上部絶縁性領域８２２内の複数の延長ファイバ８１１は、絶縁性コーティングを含まない。代わりに、延長ファイバ８１１自体が必要な電気特性を有する絶縁性材料からなり、アノード１１６と低部抵抗性領域８２０との間のリーク電流を防ぎ、かつ図４に模式的に示したのと同様に、動作電圧領域Ｖ_２〜Ｖ_１において表面上で低い二次電子収率を与える。延長ファイバ８１１は、適切なガラス，酸化セラミックまたはガラス・セラミックなどの適切な誘電材料からなる。スペーサ８００の他のすべての要素は、図１０を参照して説明したスペーサ７００の対応する要素と同一であり、「８」から始まる参照番号が付される。
【００１６】
ここで図１３を参照して、フィールド・エミッション・ディスプレイ９０１用のスペーサ９００の別の実施例の断面図を示す。スペーサ９００は、複数のファイバ層９０３，９０４，９０５，９０６を有する低部抵抗性領域９２０を含む。ファイバ層９０３，９０４，９０５，９０６のそれぞれは、複数の延長ファイバ９１３，９１４，９１５，９１６を含み、これらの延長ファイバは、フィールド・エミッション・ディスプレイ９０１の動作中に、低部抵抗性領域９２０における電荷蓄積を導電性パッド１２０にブリード・オフできるように所定の抵抗率を有する材料からなる。この特定の実施例では、延長ファイバ９１３，９１４，９１５，９１６は、低部抵抗性領域９２０の高さに沿って抵抗率の勾配があり、抵抗率がカソード１１４から上部絶縁性領域９２２に向かって増加するように、異なる抵抗率を有する。別の実施例では、低部抵抗性領域の延長ファイバのすべては、電荷ブリード・オフを行うのに適した同じ所定の抵抗率を有する。スペーサ９００の残りの要素は、図１２を参照して説明したスペーサ８００の対応する要素と同一であり、同様に「９」から始まる参照番号が付される。延長ファイバ９１３，９１４，９１５，９１６は、１０^６〜１０^１０オーム・ｃｍの固有抵抗を有する材料からなり、所望の電気特性を与えるため、適切な濃度の鉛化合物（酸化鉛など），銀化合物，ＲｕＯ_２化合物またはＰｔ化合物を含有するガラスから構成できる。
【００１７】
ここで図１４および図１５を参照して、図１０ないし図１３に示すスペーサ７００，８００，９００の実施例を作製するために利用できる固定具５０の上面図および分解斜視図を示す。図１０のスペーサ７００の作製のために固定具５０を利用することについて、以下で詳しく説明する。この説明から、図１２および図１３のスペーサ８００，９００は、スペーサ７００を作製する方法に簡単な修正を施すことによって同様に作製できることが明白になろう。固定具５０は、まず適切な直径を有する可撓性ガラス・スレッドを設けることによってスペーサ７００を作製するために用いられる。このようなガラス・スレッドは、ＣｏｒｎｉｎｇＩｎｃｏｒｐｏｒａｔｅｄ社など多くのガラス・ファイバ製造業者のひとつから購入できる。ガラス・スレッドは、コア・ファイバ７１０からなる。図１４に示すのは、固定具５００上に張ったガラス・スレッドである。図１５は、わかりやすいようにスレッドを省いた、固定具５０の分解図である。固定具５０は、ガラス・スレッドが張られた対置する千鳥列のピン５４の２つの直交する対を有するフレーム５２からなる。フレーム５２は、冷間圧延鋼（ｃｏｌｄ−ｒｏｌｌｅｄｓｔｅｅｌ）からなってもよい。「ジグ・プレート」型冷間圧延鋼からなってもよいベース・プレート５６は、２つの固定具部品を合わせたときに、フレーム５２内の窓６０内に嵌入するプラトー部５８を有する。スペーサ７００を作るため、適切な長さの下塗りされたガラス・スレッドが設けられる。第１長さは、抵抗性コーティング７１６を有するファイバ層７０２を作るために用いられる。この第１長さは、ガラス・スレッドよりも低い融点を有する適切なセメントで下塗りされる。このセメントは、抵抗性コーティング７１６の所望の電気特性を与える材料からなる。一例として、セメントは、抵抗性コーティング７１６の所定のシート抵抗を与えるため、適切な濃度のＰｂまたはＡｇを含有する失透フリット（ｄｅｖｉｔｒｉｆｙｉｎｇｆｒｉｔ）を含むことができる。ガラス・スレッドのこの第１長さは、ネジでもよい締結具６２と同様に、フレーム５２に固定される。次に、ガラス・スレッドの第１長さは、スレッドのワープ（ｗａｒｐ）６５が形成されるまで、千鳥ピン５４上で前後に波状にきつく巻かれる。次に、ガラス・スレッドの第１長さは切断され、別の締結具６４でフレーム５２に固定される。この手順は、抵抗性層７１６を有するファイバ層７０２と嵌合するファイバ層７０２の抵抗性コーティング７１５からなる適切なセメントで同様に下塗りされたガラス・スレッドの第２長さについても繰り返される。巻き付け手順は、下塗りされたガラス・スレッドのこの第２長さでも繰り返され、直交した第２のスレッドのワープ６６を設ける。抵抗性コーティング７１４を設けるためセメントのコーティングを有するガラス・スレッドの第３の長さ（図示せず）はピン５４上に巻かれ、次に抵抗性コーティング７１３を設けるためセメントのコーティングを有するガラス・スレッドの第４の長さ（図示せず）はピン５４上に巻かれ、スペーサ７００の低部抵抗性領域７２０の先駆構造となる。すべてのセメント・コーティングは、ガラス・スレッドよりも低い融点を有し、またすべての熱処理を施した後に対応する抵抗性コーティングの所定のシート抵抗を与えるため、ＰｂまたはＡｇなどの導電性元素の適切な組成を有する。（低部抵抗性領域７２０のすべての延長ファイバ７１２のシート抵抗が等しい別の実施例では、単一の長さのガラス・スレッドが連続的に巻かれて、所望の数のスレッドのワープを構成する。次に、スレッド・ワープは、例えば、低部抵抗性領域７２０を形成するために用いられるワープの表面全部をコーティングできる細かい霧を生成するエア・ブラシまたは他のスプレーにより、懸濁液でセメントに吹き付けることにより、セメントで同時にコーティングされる。）次に、絶縁性層７１８の所要の絶縁特性を与えるセメントのコーティングを有するスレッドの最後の長さが設けられる。このスレッドの最後の長さは、上部絶縁性領域７２２を形成するために用いられる。セメントは、導電成分をほとんどまたはまったく有しない適切なフリットを含有してもよい。最後の長さはフレーム５２に固定され、ピン５４に連続的に巻かれ、それにより上部絶縁性領域７２２の高さを実現するため、またスペーサ７００の高さを実現するために十分な数のスレッドのワープが設けられるまで、構造体の高さに追加しつづける。フレーム５２を強化し、かつセメント硬化工程中に重力によるファイバのたるみを排除するため、プラトー部５８をフレーム５２内５２の窓６０に嵌合して、フレーム５２はベース・プレート５６に装着される。これは、下塗りされたスレッドを張った後に行ってもよいが、その前に行うことが好ましい。複数のネジ６８は、フレーム５２をベース・プレート５６に締め付けるために用いられる。フレーム５２をベース・プレート５６に装着する前に、ベース・プレート５６は、グラファイトなどの剥離剤が吹き付けられる。そして、すべて必要なスレッドを張った固定具５００はオーブンに入れられ、セメントを硬化させるのに適した温度で焼成される。セメントが硬化した後、固定具５０はオーブンから取り出され、室温で冷却される。硬化した被覆ガラス・スレッド構造は固定具５０から取り外され、ピン５４に巻かれた丸めエッジはトリミングされ、それによりスペーサ７００となる。硬化工程中に、低部抵抗性領域７２０の隣接するファイバ層７０２間の接触点に、オーム接触が施される。また、このプロセスは、スペーサの形状がスペーサ７００とアノード１１６およびカソード１１４との位置決め中およびフィールド・エミッション・ディスプレイ７０１のそれ以降の作製中に維持されるように、スペーサ７００を硬質化する。セメント・コーティングは、ガラス・スレッドよりも低い融点を有し、そのため温度はセメントが軟化するがガラス・スレッドは軟化しない温度まで上昇されるので、構造体はその位置決めおよび配置を維持する。所定の電気特性を有するガラス・スレッドおよびコーティング材料を設けることにより、同様な方法を利用してスペーサ８００，９００を作製できる。
【図面の簡単な説明】
【図１】フィールド・エミッション・ディスプレイ用の従来のスペーサの断面図である。
【図２】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの実施例の断面図である。
【図３】本発明による抵抗性コーティングからなる典型的な材料について、二次電子収率と、一次入射電子のエネルギとの間の関係を示す模式図である。
【図４】本発明による絶縁性コーティングからなる典型的な材料について、二次電子収率と、一次入射電子のエネルギとの間の関係を示す模式図である。
【図５】本発明によるスペーサの高さ方向の、二次電子収率と一次電子のエネルギとの間の関係を示す模式図である。
【図６】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図７】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図８】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図９】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図１０】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図１１】アノードを省いた、図１０のフィールド・エミッション・ディスプレイの上面図である。
【図１２】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図１３】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。
【図１４】図１０ないし図１３に示すスペーサの実施例を作製するために利用できる固定具の上面図である。
【図１５】図１０ないし図１３に示すスペーサの実施例を作製するために利用できる固定具の分解斜視図である。
【符号の説明】
１００スペーサ
１０１フィールド・エミッション・ディスプレイ
１１０絶縁体
１１２導電体
１１４カソード
１１６アノード
１１８低電子放出コーティング
１２０導電性パッド
１２２燐光体被着物
１２４フィールド・エミッション構造
２００スペーサ
２０１フィールド・エミッション・ディスプレイ
２１０部材
２１２抵抗性コーティング
２１８絶縁性コーティング
２２０低部抵抗性領域
２２２上部絶縁性領域
３００，４００スペーサ
３０１，４０１フィールド・エミッション・ディスプレイ
３１０，４１０部材
３１２，４１２抵抗性コーティング
３１８，４１８絶縁性コーティング
３２２，４２２上部絶縁性領域
５００スペーサ
５０１フィールド・エミッション・ディスプレイ
５１０部材
５１２抵抗性コーティング
５２２上部絶縁性領域
６００スペーサ
６０１フィールド・エミッション・ディスプレイ
６１２抵抗性コーティング
６２０低部抵抗性領域
７００スペーサ
７０１フィールド・エミッション・ディスプレイ
７０２，７０３ファイバ層
７１０コア・ファイバ
７１１，７１２延長ファイバ
７１３，７１４，７１５，７１６抵抗性コーティング
７１８絶縁性コーティング
７２０低部抵抗性領域
７２２上部絶縁性領域
７２４開口部
８００スペーサ
８０１フィールド・エミッション・ディスプレイ
８１１延長ファイバ
８２０低部抵抗性領域
８２２上部絶縁性領域
９００スペーサ
９０１フィールド・エミッション・ディスプレイ
９０３，９０４，９０５，９０６ファイバ層
９１３，９１４，９１５，９１６延長ファイバ
９２０低部抵抗性領域
５０固定具
５２フレーム
５４ピン
５６ベース・プレート
５８プラトー部
６０窓
６２，６４締結具
６５，６６スレッドのワープ
６８ネジ

Claims

フィールド・エミッション・ディスプレイ（２０１，３０１，４０１，５０１，６０１）用のスペーサ（２００，３００，４００，５００，６００）であって：
０．５〜３ミリメートルの範囲内の第１高さを有する部材（２１０，３１０，４１０，５１０，６１０）であって、誘電材料からなり、かつ上端部，下端部および側面を有する部材（２１０，３１０，４１０，５１０，６１０）；
前記側面の一部上に形成され、前記部材（２１０，３１０，４１０，５１０，６１０）の前記下端部から前記部材（２１０，３１０，４１０，５１０，６１０）の前記第１高さよりも小さい第２高さまで延在し、それにより前記スペーサの低部抵抗性領域（２２０，３２０，４２０，５２０，６２０）を画定する抵抗性コーティング（２１２，３１２，４１２，５１２，６１２）であって、前記部材（２１０，３１０，４１０，５１０，６１０）の前記下端部と前記第２高さとの間に存在する動作電圧の範囲において２以下の二次電子収率を有する材料からなる抵抗性コーティング（２１２，３１２，４１２，５１２，６１２）；
によって構成され、
前記抵抗性コーティング（２１２，３１２，４１２，５１２，６１２）は、前記スペーサ（２００，３００，４００，５００，６００）が前記フィールド・エミッション・ディスプレイ（２０１，３０１，４０１，５０１，６０１）の電界内に配置される際に、電荷を逃がすための導電経路となり、および
前記抵抗性コーティング（２１２，３１２，４１２，５１２，６１２）の前記低い二次電子収率は、電子カスケードおよび二次電子放出なだれを最小限に抑えることにより、表面フラッシュオーバおよび表面リークを抑えることを特徴とするスペーサ（２００，３００，４００，５００，６００）。
カソード（１１４）およびアノード（１１６）を有するフィールド・エミッション・ディスプレイ（７０１，８０１，９０１）用のスペーサ（７００，８００，９００）であって、前記カソード（１１４）およびアノード（１１６）は、所定の距離だけ離間された内面を有する、スペーサ（７００，８００，９００）であって：
前記カソード（１１４）の前記内面から第２高さまで延在し、かつ前記スペーサ（７００，８００，９００）の低部抵抗性領域（７２０，８２０，９２０）を画定する第１群のファイバ層であって、前記第１群のファイバ層の各ファイバ層（７０２，９０２，９０４，９０５，９０６）は、互いに平行に延在し、かつ所定のピッチで離間された複数の延長ファイバ（７１２，８１２，９１３，９１４，９１５，９１６）を含み、前記複数の延長ファイバ（７１２，８１２，９１３，９１４，９１５，９１６）のそれぞれは導電性であり、前記第１群のファイバ層は、下ファイバ層（９０６），上ファイバ層（９０３）および前記下ファイバ層（９０６）と前記上ファイバ層（９０３）との間に設けられた複数の介在ファイバ層（９０４，９０５）を含み、前記複数の介在ファイバ層（９０４，９０５）のそれぞれは、直接隣接するファイバ層（７０２，９０４，９０５）に対して垂直に配向され、それによりクロスオーバ領域を画定し、前記複数の介在ファイバ層（９０４，９０５）のそれぞれは、直接隣接するファイバ層（７０２，９０３，９０５，９０４，９０６）と前記クロスオーバ領域にて物理的に接触し、前記下層（９０６）は前記カソード（１１４）の内面と嵌合する、第１群のファイバ層；および
前記第１群のファイバ層の前記上ファイバ層（９０３）から前記アノード（１１６）の内面まで延在し、かつ前記スペーサ（７００，８００，９００）の上部絶縁性領域（７２２，８２２，９２２）を画定する第２群のファイバ層であって、前記第２群のファイバ層の各ファイバ層（７０３）は、互いに平行に延在し、かつ所定のピッチで離間された複数の延長ファイバ（７１１，８１１，９１１）を含み、前記複数の延長ファイバのそれぞれは絶縁性であり、前記第２群のファイバ層は、下ファイバ層，上ファイバ層および前記下ファイバ層と前記上ファイバ層との間に設けられた複数の介在ファイバ層を含み、前記複数の介在ファイバ層のそれぞれは、直接隣接するファイバ層に対して垂直に配向され、それによりクロスオーバ領域を画定し、前記複数の介在ファイバ層のそれぞれは、直接隣接するファイバ層と前記クロスオーバ領域にて物理的に接触し、前記上ファイバ層は、前記アノード（１１６）の内面と嵌合し、前記下ファイバ層は、前記第１群のファイバ層の前記上ファイバ層（９０３）に対して垂直に配向され、それによりクロスオーバ領域を画定し、前記第２群のファイバ層の前記下ファイバ層は、前記クロスオーバ領域にて前記第１群のファイバ層の前記上ファイバ層（９０３）と物理的に接触する、第２群のファイバ層；
によって構成され、
前記第１群および第２群のファイバ層の高さの和は、前記アノード（１１６）および前記カソード（１１４）の内面間の所定の距離に等しく、前記第１群のファイバ層および前記第２群のファイバ層は、電子が前記カソード（１１４）から前記アノード（１１６）に移動するための複数の開口部（７２４）を画定することを特徴とするスペーサ（７００，８００，９００）。
フィールド・エミッション・ディスプレイ（２０１，３０１，４０１，５０１，６０１）用のスペーサ（２００，３００，４００，５００，６００）を作製する方法であって：
０．５〜３ミリメートルの範囲内の第１高さを有する部材（２１０，３１０，４１０，５１０，６１０）であって、誘電材料からなり、かつ上端部，下端部および側面を有する部材（２１０，３１０，４１０，５１０，６１０）を設ける段階；および
前記部材（２１０，３１０，４１０，５１０，６１０）の前記下端部から前記部材（２１０，３１０，４１０，５１０，６１０）の前記第１高さより低い第２高さまで延在する、前記側面の一部上に抵抗性コーティング（２１２，３１２，４１２，５１２，６１２）を形成する段階であって、前記抵抗性コーティング（２１２，３１２，４１２，５１２，６１２）は、前記部材（２１０，３１０，４１０，５１０，６１０）の前記下端部と前記第２高さとの間に存在する動作電圧の範囲において２以下の二次電子収率を有する材料からなる、段階；
によって構成されることを特徴とする方法。
フィールド・エミッション・ディスプレイ（２０１，３０１，４０１，５０１，６０１，７０１，８０１，９０１）であって：
周辺領域および内面を有するアノード（１１６）；
前記アノード（１１６）の前記内面に対置し、かつ所定の距離だけ離間された内面を有するカソード（１１４）であって、前記カソード（１１４）は、活性領域を囲む周辺領域を有し、前記カソード（１１４）は、前記活性領域内に複数のフィールド・エミッタ（１２４）を含み、前記アノード（１１６）は、前記カソード（１１４）よりも高い電圧であり、それにより前記アノード（１１６）と前記カソード（１１４）との間で電圧差を画定する、カソード（１１４）；
前記周辺領域にて前記アノード（１１６）と前記カソード（１１４）との間に設けられたフレーム；
真空化されたインタスペース領域を画定する、前記アノード（１１６）の前記内面，前記カソード（１１４）の前記内面および前記フレーム；
前記インタスペース領域内に配置され、かつ第１および第２の対向端部を有するスペーサ（２００，３００，４００，５００，６００，７００，８００，９００）であって、前記スペーサ（２００，３００，４００，５００，６００，７００，８００，９００）は、０．５〜３ミリメートルの範囲内の第１高さを有し、前記スペーサ（２００，３００，４００，５００，６００，７００，８００，９００）の前記第１対向端部は前記アノード（１１６）と嵌合し、前記第２対向端部は前記カソード（１１４）と嵌合し、前記スペーサ（２００，３００，４００，５００，６００，７００，８００，９００）は、前記カソード（１１４）の前記内面から、前記アノード（１１６）の前記内面から離間された第２高さまで延在する低部抵抗性領域（２２０，３２０，４２０，５２０，６２０，７２０，８２０，９２０）を有し、前記スペーサ（２００，３００，４００，５００，６００，７００，８００，９００）は、前記低部抵抗性領域（２２０，３２０，４２０，５２０，６２０，７２０，８２０，９２０）の前記第２高さから前記アノード（１１６）の前記内面まで延在する上部絶縁性領域（２２２，３２２，４２２，５２２，６２２，７２２，８２２，９２２）を有する、スペーサ（２００，３００，４００，５００，６００，７００，８００，９００）；
によって構成され、
前記低部抵抗性領域（２２０，３２０，４２０，５２０，６２０，７２０，８２０，９２０）は、前記低部抵抗性領域（２２０，３２０，４２０，５２０，６２０，７２０，８２０，９２０）から電荷をブリード・オフし、前記上部絶縁性領域（２２２，３２２，４２２，５２２，６２２，７２２，８２２，９２２）は、前記アノード（１１６）と前記カソード（１１４）との間のリーク電流を防ぐことを特徴とするフィールド・エミッション・ディスプレイ（２０１，３０１，４０１，５０１，６０１，７０１，８０１，９０１）。