JP3615036B2 - スイッチ駆動回路 - Google Patents
スイッチ駆動回路 Download PDFInfo
- Publication number
- JP3615036B2 JP3615036B2 JP31686497A JP31686497A JP3615036B2 JP 3615036 B2 JP3615036 B2 JP 3615036B2 JP 31686497 A JP31686497 A JP 31686497A JP 31686497 A JP31686497 A JP 31686497A JP 3615036 B2 JP3615036 B2 JP 3615036B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- current
- effect transistors
- state
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は各種の制御装置等に利用されるスイッチ駆動回路に関する。
【０００２】
【従来の技術】
従来より一方の半導体集積回路素子から他方のＩＣに信号を伝送する場合、信号を受ける側のＩＣにスイッチ素子を設け、このスイッチ素子をオン、オフ制御して信号の受信を行っている。
図５にその一例を示す。一方のＩＣ１１から他方のＩＣ２１に信号を伝送する場合、他方のＩＣ２１にはその入力端子２２にスイッチ素子２３が接続され、このスイッチ素子２３を一方のＩＣ１１の信号源１３から出力端子１２を介して送り出した信号によりオン、オフ制御して信号を伝送している。スイッチ素子２３としては一般にＩＣ化が容易なフォトカプラ型式のスイッチ素子が用いられる。つまり、フォトダイオード２３Ａと、このフォトダイオード２３Ａが発光した光を受光して受光電流を発生するフォトＦＥＴ２３Ｂとによって構成される。
【０００３】
ＩＣ１１は一般的な構成としてＣＭＯＳ構造で集積化されているから、ＩＣ１１の能動素子は電界効果トランジスタで構成され、更に電界効果トランジスタは電圧増幅素子として接続構成されるため、信号を送り出す側のＩＣ１１の出力端子１２から多くの電流を取り出すことはできない。このため一般には、一方のＩＣ１１と他方のＩＣ２１の間にオープンコレクタ型式の電流増幅器Ａと、電流制限抵抗器Ｒとの直列回路を接続し、一方のＩＣ１１が出力する電圧出力を電流増幅器Ａで増幅し、フォトダイオード２３Ａを電流駆動している。
【０００４】
【発明が解決しようとする課題】
図５に示したように、従来は電圧出力型のＩＣ１１から他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３を駆動する場合に、一方のＩＣ１１と他方のＩＣ２１の間に電流増幅器Ａを設け、この電流増幅器Ａによって他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３を駆動する構成を採るから、一方のＩＣ１１と他方のＩＣ２１の間に外付けの部品を配置しなければならない。従って部品の実装に手間が掛かる点と、実装面積が大きくなる欠点がある。
【０００５】
特に一方のＩＣ１１と他方のＩＣ２１の間を多数の信号線路によって接続する場合は、一方のＩＣ１１と他方のＩＣ２１の間に配置する外付けの部品の数が多くなり、その実装面積が益々大きくなる欠点がある。
更に、他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３を高速でオンの状態に制御するためには、図６に示すように電流制限抵抗器Ｒに対して並列にスピードアップコンデンサＣを接続し、電流増幅器Ａを構成するオープンコレクタ型式で接続されたトランジスタがオンになった時点でコンデンサＣに充電電流を流し、この充電電流をフォトダイオード２３Ａに流すことにより、電流の流れ始めからフォトダイオード２３Ａが発光に至るまでの時間を短縮させ、信号の高速伝送を実現しようとした場合には、ＩＣの外部に外付けされる部品の数が益々多くなり、上述した欠点が更に増長される。
【０００６】
この発明の第１の目的は、一方のＩＣから他方のＩＣに設けられた電流駆動型のスイッチ素子をオン、オフ制御して信号を伝送するスイッチ駆動回路においてＩＣの外部に外付けの部品を接続しなくて済む構造のスイッチ駆動回路を提供しようとするものである。
この発明の第２の目的はスピードアップコンデンサのような外付け部品を用いることなく、電流駆動型のスイッチ素子の動作速度を高速化することができるスイッチ駆動回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
この発明の請求項１では、信号の送り出し側のＩＣの出力端子に複数の電界効果トランジスタを並列接続し、この複数の電界効果トランジスタによって受信側のＩＣに設けた電流駆動型のスイッチ素子をオン、オフ制御する構造としたスイッチ駆動回路を提案するものである。
【０００８】
この請求項１で提案したスイッチ駆動回路の回路構造によれば、信号を送り出すＩＣに並列接続した複数の電界効果トランジスタを設けたから、この複数の電界効果トランジスタをオン、オフ制御することにより、充分な駆動電流を他方のＩＣに設けたスイッチ素子に与えることができる。よって、この電流によって他方のＩＣに設けた電流駆動型のスイッチ素子を高速でオンの状態に駆動させることができる。
【０００９】
この結果、一方のＩＣと他方のＩＣの間は外付部品を配置することなく、単に配線導体によって直接接続することができ、ＩＣ間の接続を簡素化することができる利点が得られる。
更に、信号を送り出す側のＩＣに設けた並列接続された複数の電界効果トランジスタを選択的にオン、オフ制御し、電流駆動型のスイッチ素子をオンに制御する場合は、同時に全ての電界効果トランジスタをオンに制御し、電流駆動型のスイッチ素子に一度に多量の電流を流し、発光の立上りを速めると共に、発光が開始された時点以後は徐々にオンの状態にある電界効果トランジスタの数を減らして駆動電流を減少させる制御を行う制御回路を具備したスイッチ素子駆動回路を提案するものである
この請求項１で提案したスイッチ駆動回路によれば、他方のＩＣに設けた電流駆動型のスイッチ素子にはオンに制御すべき初期の状態で多量の駆動電流が供給されるから、発光に至るまでの時間が短縮され、高速動作が可能となる。この結果、信号の立上りの速度を高めることができ、高速伝送が可能となる利点が得られる。
【００１０】
更に、このスイッチ駆動回路によれば、電流駆動型のスイッチ素子がオンの状態に制御された後は、信号の送り出し側のＩＣに設けた電界効果トランジスタを徐々に１個ずつオフの状態に戻し、オンの状態にある電界効果トランジスタの数を減少させる制御を行う制御回路を設けたから電流駆動型のスイッチ素子に電力消費量を少なくでき、発熱を抑えることができる利点が得られる。
【００１１】
【発明の実施の形態】
図１にスイッチ駆動回路の一実施例を示す。図中１１は信号源１３を具備し、この信号源１３から制御信号を送り出す側のＩＣ，２１はＩＣ１１から出力された制御信号により、オン、オフ制御される電流駆動型のスイッチ素子２３を内蔵したＩＣを示す。
【００１２】
制御信号を送り出すＩＣ１１の内部に出力端子１２に対してドレインを共通接続した電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を複数設け、これら複数の電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を制御信号の信号源１３から出力される制御信号によってオンの状態に制御することにより、各電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を流れる電流Ｉ1 ，Ｉ2 ，Ｉ3 の和の電流Ｉ1 ＋Ｉ2 ＋Ｉ3 を他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３に与え、このスイッチ素子２３をオン、オフ制御するように構成したスイッチ駆動回路を提案するものである。
【００１３】
一般に電界効果トランジスタはオンの状態に制御されてもオン抵抗が大きく、一般には抵抗器としても用いられる。従って、１本の電界効果トランジスタでは電流駆動型のスイッチ素子２３をオンの状態に反転制御することは起動電流に不足を来す。このため、この発明では複数の電界効果トランジスタを並列接続し、そのドレインの共通接続点を出力端子１２に接続し、複数の電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の和の電流Ｉ１ ＋Ｉ２ ＋Ｉ３ を電流駆動型のスイッチ素子２３に与え、充分な量の起動電流を電流駆動型のスイッチ素子２３に与えるように構成したものである。
【００１４】
このように１本の電界効果トランジスタによって出力できる電流値が電流駆動型のスイッチ素子２３を起動する起動電流値より小さくても、複数の電界効果トランジスタを並列接続することにより、各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の和により充分な電流値を得ることができ、スイッチ素子２３をオンの状態に反転させることができる。然も電界効果トランジスタの数を適宜に選択することにより、スイッチ素子２３がオンになる時間を短くすることができる。
【００１５】
図１に示す実施例では、電界効果トランジスタを３本並列接続した場合を示すが、電界効果トランジスタの数はスイッチ素子２３の起動電流と、各電界効果トランジスタを流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の値によって決められるものであるから、必ずしも３本の電界効果トランジスタに限定されるものでないことは容易に理解できよう。
【００１６】
上述したように複数の電界効果トランジスタにより他のＩＣ２１に格納された電流駆動型のスイッチ素子２３を駆動する構成にすることにより、電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ はよく知られているようにＩＣ化が容易であるから、一方のＩＣ１１の内部に形成することができる。よって、一方のＩＣ１１の出力端子１２と他方のＩＣ２１の入力端子２２との間は単に導線３０によって接続すればよく、プリント配線基板上であれば配線パターンによってＩＣ１１とＩＣ２１の間を直接接続することができる。
【００１７】
この結果、ＩＣ２１に多数のスイッチ素子２３が存在し、この多数のスイッチ素子２３を一方のＩＣ１１からオン、オフ制御する場合でも、ＩＣ１１とＩＣ２１の間は単に配線パターンによって接続するだけであるから、場所を占めることもなく、実装密度を高めることができる。また、ＩＣ１１内に並列接続された多数の電界効果トランジスタを形成したとしても、集積回路の内部であるため、ＩＣ１１の形状が極端に大きくなることはない。
【００１８】
図２はこの発明の請求項１で提案するスイッチ駆動回路の実施例を示す。この実施例ではスイッチ素子２３をオンの状態に制御する場合において、当初は全ての電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を全てオンの状態に制御するが、スイッチ素子２３がオンの状態に反転した後は、駆動側のＩＣ１１に設けた電界効果トランジスタを順次１個ずつオフの状態に戻し、スイッチ素子２３に与える駆動電流の値を抑えてスイッチ素子２３を内蔵したＩＣ２１の温度が上昇することを阻止する構成とした場合を示す。
【００１９】
このために、各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ と信号源１３との間にタイミング制御回路１４を設け、このタイミング制御回路１４により各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ をオンに制御するタイミングと、オフに制御するタイミングを設定できる構成とした場合を示す。
タイミング制御回路１４の構成としては電界効果トランジスタＱ１ に対しては信号源１３の信号を直接供給する構成とすると共に、他の電界効果トランジスタＱ２ とＱ３ に対しては、例えばカウンタＣＮ２ ，ＣＮ３ と、アンドゲートＧ２ ，Ｇ３ を設け、カウンタＣＮ２ とＣＮ３ の出力によってアンドゲートＧ２ とＧ３ を開閉制御し、カウンタＣＮ２ ，ＣＮ３ がフルカウントの状態に達するまでの時間を短と長に設定することにより、電界効果トランジスタＱ２ がオンの状態にある時間を最も短く設定し、電界効果トランジスタＱ３ を電界効果トランジスタＱ２ のオンの時間より長く設定し、電界効果トランジスタＱ１ のオンの状態にある時間を信号源１３から出力される信号のＨ論理にある状態の時間で規定することにより、出力端子１２に流れる電流を図３Ｄに示すように階段状に変化させることができる。
【００２０】
カウンタＣＮ２ とＣＮ３ は信号源１３から出力されるＨ論理の信号Ｐ１ の立上りのタイミングによって起動され、その出力にＨ論理を出力する。このＨ論理の信号によってアンドゲートＧ２ とＧ３ が開の状態に制御される。アンドゲートＧ２ ，Ｇ３ の他方の入力端子には信号源１３から信号Ｐ１ が入力される。従って、信号源１３から信号Ｐ１ が出力された時点では、全ての電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ がオンの状態に制御される。これと共にカウンタＣＮ２ とＣＮ３ はクロックＣＬＫの計数を開始する。カウンタＣＮ２ がフルカンウトに達する計数値Ｎ２ と、カウンタＣＮ３ がフルカンウトに達する計数値Ｎ３ の関係をＮ２ ＜Ｎ３ に設定することにより、カウンタＣＮ２ はカウンタＣＮ３ がフルカンウトの状態に達する前の状態でフルカンウトの状態に達し、その出力をＬ論理に立下げ電界効果トランジスタＱ２ をオフの状態に制御する。更に、カウンタＣＮ３ はクロックＣＬＫをＮ３ 個計数すると、その出力をＬ論理に立下げ、電界効果トランジスタＱ３ をオフの状態に制御する。
【００２１】
このように、タイミング制御回路１４を設けたことにより、ＩＣ２１に設けたスイッチ素子２３をオンにするための初期の段階では電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ の全てがオンの状態に制御されるから、スイッチ素子２３には各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の和の電流Ｉ１ ＋Ｉ２ ＋Ｉ３ が流れ、オンの状態に短時間に反転させることができる。これと共に、電界効果トランジスタＱ２ とＱ３ が一定時間後に順次オフの状態に制御されるから、最終的には電界効果トランジスタＱ１ だけがオンの状態を維持し、スイッチ素子２３に電流Ｉ１ を流し続ける。
【００２２】
フォトダイオード２３Ａを用いた電流駆動型のスイッチ素子２３によれば、一旦オンの状態に反転すればフォトダイオード２３Ａは小さい電流で発光状態を維持し、オンの状態を維持することができる。この結果、小さい電力でオンの状態を維持できるからＩＣ２１の温度上昇を抑えることができる利点が得られる。
また、この実施例でもタイミング制御回路１４はカウンタＣＮ２ とＣＮ３ 及びアンドゲートＧ２ とＧ３ によって構成できるから、ＩＣ化が容易な回路で構成される。従って、ＩＣ１１にＩＣ化して格納することができる。
【００２３】
従って、図１に示した実施例と同様にＩＣ１１とＩＣ２１の間に外付ける部品を実装しなくて済むことと、占有スペースを採らなくて済むため、実装密度を高めることができる利点も得られる。
図４は図２に示した実施例の他の実施例を示す。図４に示す実施例では電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を直列と並列回路の組合せによって構成し、タイミング制御回路１４によってオン、オフ制御される場合の出力電流の変化量を任意の特性で変化させることができるように構成した場合を示す。
【００２４】
【発明の効果】
以上説明したように、この発明によればＩＣの相互間に外付けの部品を実装しなくても、一方のＩＣ１１から他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３をオン、オフ駆動させることができる。従って、ＩＣ相互の接続を簡素化することができ、実装密度を高めることができる利点が得られる。
【００２５】
また、複数の電界効果トランジスタによってスイッチ素子２３に与える電流を制御する構成を採るから、スイッチ素子２３に与える電流を初期は大きく、時間の経過に従って順次減少させる制御を行う構成とすることができる。この構成を採ることによりスイッチ素子２３をオンの状態に反転させる初期の状態で大電流を印加し、オンの状態に反転した後は電流値を低下させるから、スイッチ素子２３の反転動作を高速化することができる。更に電流を減少させる動作によりスイッチ素子２３に与える電流を少なくできるから、発熱量を小さくできる利点も得られ、その効果は実用に供して頗る大である。
【図面の簡単な説明】
【図１】スイッチ駆動回路の実施例を示すブロック図。
【図２】この発明の請求項１で提案するスイッチ駆動回路の実施例を示すブロック図。
【図３】図２の動作を説明するためのタイミングチャート。
【図４】図２に示した実施例の変形実施例を示すブロック図。
【図５】従来の技術を説明するためのブロック図。
【図６】従来の技術の他の例を示すブロック図。
【符号の説明】
１１ 一方のＩＣ
１２ 出力端子
１３ 信号源
１４ タイミング制御回路
Ｑ1 ，Ｑ2 ，Ｑ3 電界効果トランジスタ
２１ 他方のＩＣ
２２ 入力端子
２３ 電流駆動型のスイッチ素子
【発明の属する技術分野】
この発明は各種の制御装置等に利用されるスイッチ駆動回路に関する。
【０００２】
【従来の技術】
従来より一方の半導体集積回路素子から他方のＩＣに信号を伝送する場合、信号を受ける側のＩＣにスイッチ素子を設け、このスイッチ素子をオン、オフ制御して信号の受信を行っている。
図５にその一例を示す。一方のＩＣ１１から他方のＩＣ２１に信号を伝送する場合、他方のＩＣ２１にはその入力端子２２にスイッチ素子２３が接続され、このスイッチ素子２３を一方のＩＣ１１の信号源１３から出力端子１２を介して送り出した信号によりオン、オフ制御して信号を伝送している。スイッチ素子２３としては一般にＩＣ化が容易なフォトカプラ型式のスイッチ素子が用いられる。つまり、フォトダイオード２３Ａと、このフォトダイオード２３Ａが発光した光を受光して受光電流を発生するフォトＦＥＴ２３Ｂとによって構成される。
【０００３】
ＩＣ１１は一般的な構成としてＣＭＯＳ構造で集積化されているから、ＩＣ１１の能動素子は電界効果トランジスタで構成され、更に電界効果トランジスタは電圧増幅素子として接続構成されるため、信号を送り出す側のＩＣ１１の出力端子１２から多くの電流を取り出すことはできない。このため一般には、一方のＩＣ１１と他方のＩＣ２１の間にオープンコレクタ型式の電流増幅器Ａと、電流制限抵抗器Ｒとの直列回路を接続し、一方のＩＣ１１が出力する電圧出力を電流増幅器Ａで増幅し、フォトダイオード２３Ａを電流駆動している。
【０００４】
【発明が解決しようとする課題】
図５に示したように、従来は電圧出力型のＩＣ１１から他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３を駆動する場合に、一方のＩＣ１１と他方のＩＣ２１の間に電流増幅器Ａを設け、この電流増幅器Ａによって他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３を駆動する構成を採るから、一方のＩＣ１１と他方のＩＣ２１の間に外付けの部品を配置しなければならない。従って部品の実装に手間が掛かる点と、実装面積が大きくなる欠点がある。
【０００５】
特に一方のＩＣ１１と他方のＩＣ２１の間を多数の信号線路によって接続する場合は、一方のＩＣ１１と他方のＩＣ２１の間に配置する外付けの部品の数が多くなり、その実装面積が益々大きくなる欠点がある。
更に、他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３を高速でオンの状態に制御するためには、図６に示すように電流制限抵抗器Ｒに対して並列にスピードアップコンデンサＣを接続し、電流増幅器Ａを構成するオープンコレクタ型式で接続されたトランジスタがオンになった時点でコンデンサＣに充電電流を流し、この充電電流をフォトダイオード２３Ａに流すことにより、電流の流れ始めからフォトダイオード２３Ａが発光に至るまでの時間を短縮させ、信号の高速伝送を実現しようとした場合には、ＩＣの外部に外付けされる部品の数が益々多くなり、上述した欠点が更に増長される。
【０００６】
この発明の第１の目的は、一方のＩＣから他方のＩＣに設けられた電流駆動型のスイッチ素子をオン、オフ制御して信号を伝送するスイッチ駆動回路においてＩＣの外部に外付けの部品を接続しなくて済む構造のスイッチ駆動回路を提供しようとするものである。
この発明の第２の目的はスピードアップコンデンサのような外付け部品を用いることなく、電流駆動型のスイッチ素子の動作速度を高速化することができるスイッチ駆動回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
この発明の請求項１では、信号の送り出し側のＩＣの出力端子に複数の電界効果トランジスタを並列接続し、この複数の電界効果トランジスタによって受信側のＩＣに設けた電流駆動型のスイッチ素子をオン、オフ制御する構造としたスイッチ駆動回路を提案するものである。
【０００８】
この請求項１で提案したスイッチ駆動回路の回路構造によれば、信号を送り出すＩＣに並列接続した複数の電界効果トランジスタを設けたから、この複数の電界効果トランジスタをオン、オフ制御することにより、充分な駆動電流を他方のＩＣに設けたスイッチ素子に与えることができる。よって、この電流によって他方のＩＣに設けた電流駆動型のスイッチ素子を高速でオンの状態に駆動させることができる。
【０００９】
この結果、一方のＩＣと他方のＩＣの間は外付部品を配置することなく、単に配線導体によって直接接続することができ、ＩＣ間の接続を簡素化することができる利点が得られる。
更に、信号を送り出す側のＩＣに設けた並列接続された複数の電界効果トランジスタを選択的にオン、オフ制御し、電流駆動型のスイッチ素子をオンに制御する場合は、同時に全ての電界効果トランジスタをオンに制御し、電流駆動型のスイッチ素子に一度に多量の電流を流し、発光の立上りを速めると共に、発光が開始された時点以後は徐々にオンの状態にある電界効果トランジスタの数を減らして駆動電流を減少させる制御を行う制御回路を具備したスイッチ素子駆動回路を提案するものである
この請求項１で提案したスイッチ駆動回路によれば、他方のＩＣに設けた電流駆動型のスイッチ素子にはオンに制御すべき初期の状態で多量の駆動電流が供給されるから、発光に至るまでの時間が短縮され、高速動作が可能となる。この結果、信号の立上りの速度を高めることができ、高速伝送が可能となる利点が得られる。
【００１０】
更に、このスイッチ駆動回路によれば、電流駆動型のスイッチ素子がオンの状態に制御された後は、信号の送り出し側のＩＣに設けた電界効果トランジスタを徐々に１個ずつオフの状態に戻し、オンの状態にある電界効果トランジスタの数を減少させる制御を行う制御回路を設けたから電流駆動型のスイッチ素子に電力消費量を少なくでき、発熱を抑えることができる利点が得られる。
【００１１】
【発明の実施の形態】
図１にスイッチ駆動回路の一実施例を示す。図中１１は信号源１３を具備し、この信号源１３から制御信号を送り出す側のＩＣ，２１はＩＣ１１から出力された制御信号により、オン、オフ制御される電流駆動型のスイッチ素子２３を内蔵したＩＣを示す。
【００１２】
制御信号を送り出すＩＣ１１の内部に出力端子１２に対してドレインを共通接続した電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を複数設け、これら複数の電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を制御信号の信号源１３から出力される制御信号によってオンの状態に制御することにより、各電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を流れる電流Ｉ1 ，Ｉ2 ，Ｉ3 の和の電流Ｉ1 ＋Ｉ2 ＋Ｉ3 を他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３に与え、このスイッチ素子２３をオン、オフ制御するように構成したスイッチ駆動回路を提案するものである。
【００１３】
一般に電界効果トランジスタはオンの状態に制御されてもオン抵抗が大きく、一般には抵抗器としても用いられる。従って、１本の電界効果トランジスタでは電流駆動型のスイッチ素子２３をオンの状態に反転制御することは起動電流に不足を来す。このため、この発明では複数の電界効果トランジスタを並列接続し、そのドレインの共通接続点を出力端子１２に接続し、複数の電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の和の電流Ｉ１ ＋Ｉ２ ＋Ｉ３ を電流駆動型のスイッチ素子２３に与え、充分な量の起動電流を電流駆動型のスイッチ素子２３に与えるように構成したものである。
【００１４】
このように１本の電界効果トランジスタによって出力できる電流値が電流駆動型のスイッチ素子２３を起動する起動電流値より小さくても、複数の電界効果トランジスタを並列接続することにより、各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の和により充分な電流値を得ることができ、スイッチ素子２３をオンの状態に反転させることができる。然も電界効果トランジスタの数を適宜に選択することにより、スイッチ素子２３がオンになる時間を短くすることができる。
【００１５】
図１に示す実施例では、電界効果トランジスタを３本並列接続した場合を示すが、電界効果トランジスタの数はスイッチ素子２３の起動電流と、各電界効果トランジスタを流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の値によって決められるものであるから、必ずしも３本の電界効果トランジスタに限定されるものでないことは容易に理解できよう。
【００１６】
上述したように複数の電界効果トランジスタにより他のＩＣ２１に格納された電流駆動型のスイッチ素子２３を駆動する構成にすることにより、電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ はよく知られているようにＩＣ化が容易であるから、一方のＩＣ１１の内部に形成することができる。よって、一方のＩＣ１１の出力端子１２と他方のＩＣ２１の入力端子２２との間は単に導線３０によって接続すればよく、プリント配線基板上であれば配線パターンによってＩＣ１１とＩＣ２１の間を直接接続することができる。
【００１７】
この結果、ＩＣ２１に多数のスイッチ素子２３が存在し、この多数のスイッチ素子２３を一方のＩＣ１１からオン、オフ制御する場合でも、ＩＣ１１とＩＣ２１の間は単に配線パターンによって接続するだけであるから、場所を占めることもなく、実装密度を高めることができる。また、ＩＣ１１内に並列接続された多数の電界効果トランジスタを形成したとしても、集積回路の内部であるため、ＩＣ１１の形状が極端に大きくなることはない。
【００１８】
図２はこの発明の請求項１で提案するスイッチ駆動回路の実施例を示す。この実施例ではスイッチ素子２３をオンの状態に制御する場合において、当初は全ての電界効果トランジスタＱ1 ，Ｑ2 ，Ｑ3 を全てオンの状態に制御するが、スイッチ素子２３がオンの状態に反転した後は、駆動側のＩＣ１１に設けた電界効果トランジスタを順次１個ずつオフの状態に戻し、スイッチ素子２３に与える駆動電流の値を抑えてスイッチ素子２３を内蔵したＩＣ２１の温度が上昇することを阻止する構成とした場合を示す。
【００１９】
このために、各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ と信号源１３との間にタイミング制御回路１４を設け、このタイミング制御回路１４により各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ をオンに制御するタイミングと、オフに制御するタイミングを設定できる構成とした場合を示す。
タイミング制御回路１４の構成としては電界効果トランジスタＱ１ に対しては信号源１３の信号を直接供給する構成とすると共に、他の電界効果トランジスタＱ２ とＱ３ に対しては、例えばカウンタＣＮ２ ，ＣＮ３ と、アンドゲートＧ２ ，Ｇ３ を設け、カウンタＣＮ２ とＣＮ３ の出力によってアンドゲートＧ２ とＧ３ を開閉制御し、カウンタＣＮ２ ，ＣＮ３ がフルカウントの状態に達するまでの時間を短と長に設定することにより、電界効果トランジスタＱ２ がオンの状態にある時間を最も短く設定し、電界効果トランジスタＱ３ を電界効果トランジスタＱ２ のオンの時間より長く設定し、電界効果トランジスタＱ１ のオンの状態にある時間を信号源１３から出力される信号のＨ論理にある状態の時間で規定することにより、出力端子１２に流れる電流を図３Ｄに示すように階段状に変化させることができる。
【００２０】
カウンタＣＮ２ とＣＮ３ は信号源１３から出力されるＨ論理の信号Ｐ１ の立上りのタイミングによって起動され、その出力にＨ論理を出力する。このＨ論理の信号によってアンドゲートＧ２ とＧ３ が開の状態に制御される。アンドゲートＧ２ ，Ｇ３ の他方の入力端子には信号源１３から信号Ｐ１ が入力される。従って、信号源１３から信号Ｐ１ が出力された時点では、全ての電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ がオンの状態に制御される。これと共にカウンタＣＮ２ とＣＮ３ はクロックＣＬＫの計数を開始する。カウンタＣＮ２ がフルカンウトに達する計数値Ｎ２ と、カウンタＣＮ３ がフルカンウトに達する計数値Ｎ３ の関係をＮ２ ＜Ｎ３ に設定することにより、カウンタＣＮ２ はカウンタＣＮ３ がフルカンウトの状態に達する前の状態でフルカンウトの状態に達し、その出力をＬ論理に立下げ電界効果トランジスタＱ２ をオフの状態に制御する。更に、カウンタＣＮ３ はクロックＣＬＫをＮ３ 個計数すると、その出力をＬ論理に立下げ、電界効果トランジスタＱ３ をオフの状態に制御する。
【００２１】
このように、タイミング制御回路１４を設けたことにより、ＩＣ２１に設けたスイッチ素子２３をオンにするための初期の段階では電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ の全てがオンの状態に制御されるから、スイッチ素子２３には各電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を流れる電流Ｉ１ ，Ｉ２ ，Ｉ３ の和の電流Ｉ１ ＋Ｉ２ ＋Ｉ３ が流れ、オンの状態に短時間に反転させることができる。これと共に、電界効果トランジスタＱ２ とＱ３ が一定時間後に順次オフの状態に制御されるから、最終的には電界効果トランジスタＱ１ だけがオンの状態を維持し、スイッチ素子２３に電流Ｉ１ を流し続ける。
【００２２】
フォトダイオード２３Ａを用いた電流駆動型のスイッチ素子２３によれば、一旦オンの状態に反転すればフォトダイオード２３Ａは小さい電流で発光状態を維持し、オンの状態を維持することができる。この結果、小さい電力でオンの状態を維持できるからＩＣ２１の温度上昇を抑えることができる利点が得られる。
また、この実施例でもタイミング制御回路１４はカウンタＣＮ２ とＣＮ３ 及びアンドゲートＧ２ とＧ３ によって構成できるから、ＩＣ化が容易な回路で構成される。従って、ＩＣ１１にＩＣ化して格納することができる。
【００２３】
従って、図１に示した実施例と同様にＩＣ１１とＩＣ２１の間に外付ける部品を実装しなくて済むことと、占有スペースを採らなくて済むため、実装密度を高めることができる利点も得られる。
図４は図２に示した実施例の他の実施例を示す。図４に示す実施例では電界効果トランジスタＱ１ ，Ｑ２ ，Ｑ３ を直列と並列回路の組合せによって構成し、タイミング制御回路１４によってオン、オフ制御される場合の出力電流の変化量を任意の特性で変化させることができるように構成した場合を示す。
【００２４】
【発明の効果】
以上説明したように、この発明によればＩＣの相互間に外付けの部品を実装しなくても、一方のＩＣ１１から他方のＩＣ２１に設けた電流駆動型のスイッチ素子２３をオン、オフ駆動させることができる。従って、ＩＣ相互の接続を簡素化することができ、実装密度を高めることができる利点が得られる。
【００２５】
また、複数の電界効果トランジスタによってスイッチ素子２３に与える電流を制御する構成を採るから、スイッチ素子２３に与える電流を初期は大きく、時間の経過に従って順次減少させる制御を行う構成とすることができる。この構成を採ることによりスイッチ素子２３をオンの状態に反転させる初期の状態で大電流を印加し、オンの状態に反転した後は電流値を低下させるから、スイッチ素子２３の反転動作を高速化することができる。更に電流を減少させる動作によりスイッチ素子２３に与える電流を少なくできるから、発熱量を小さくできる利点も得られ、その効果は実用に供して頗る大である。
【図面の簡単な説明】
【図１】スイッチ駆動回路の実施例を示すブロック図。
【図２】この発明の請求項１で提案するスイッチ駆動回路の実施例を示すブロック図。
【図３】図２の動作を説明するためのタイミングチャート。
【図４】図２に示した実施例の変形実施例を示すブロック図。
【図５】従来の技術を説明するためのブロック図。
【図６】従来の技術の他の例を示すブロック図。
【符号の説明】
１１ 一方のＩＣ
１２ 出力端子
１３ 信号源
１４ タイミング制御回路
Ｑ1 ，Ｑ2 ，Ｑ3 電界効果トランジスタ
２１ 他方のＩＣ
２２ 入力端子
２３ 電流駆動型のスイッチ素子
Claims (1)
- 一方の半導体集積回路素子から他方の半導体集積回路素子に形成されたフォトカプラ型のスイッチ素子をオン、オフ制御するスイッチ駆動回路において、
一方の半導体集積回路素子の内部に形成され、
それらの半導体集積回路素子内の信号源１３に並列接続した複数の電界効果トランジスタと、この複数の電界効果トランジスタを上記スイッチ駆動回路をオンの状態に反転させる初期の状態で全てをオンに制御し、その後徐々にオンの状態にある上記電界効果トランジスタの数を減少させ、最終的には１個の電界効果トランジスタだけオンの状態を維持させる制御を行う、複数のアンドゲート回路及びこれらのアンドゲート回路を開閉制御する複数のカウンタよりなるタイミング制御回路とを設け、上記フォトカプラ駆動型のスイッチ素子に流れる電流波形を制御し、一方と他方の半導体集積回路素子との間を導線によって直結する構造としたことを特徴とするスイッチ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31686497A JP3615036B2 (ja) | 1997-11-18 | 1997-11-18 | スイッチ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31686497A JP3615036B2 (ja) | 1997-11-18 | 1997-11-18 | スイッチ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150465A JPH11150465A (ja) | 1999-06-02 |
| JP3615036B2 true JP3615036B2 (ja) | 2005-01-26 |
Family
ID=18081770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31686497A Expired - Fee Related JP3615036B2 (ja) | 1997-11-18 | 1997-11-18 | スイッチ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615036B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060324A (ja) * | 2004-08-17 | 2006-03-02 | Denso Corp | インタフェース回路 |
| JP6272724B2 (ja) * | 2014-04-24 | 2018-01-31 | アズビル株式会社 | フォトカプラ通信システム |
| JP7265468B2 (ja) | 2019-12-17 | 2023-04-26 | 株式会社東芝 | 半導体集積回路、及び半導体集積回路の制御方法 |
-
1997
- 1997-11-18 JP JP31686497A patent/JP3615036B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150465A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
| KR100428987B1 (ko) | 구동제어장치 | |
| US20100134041A1 (en) | Led string driver with shift register and level shifter | |
| US7368952B2 (en) | Output buffer circuit | |
| KR20010039683A (ko) | 반도체 소자를 구비하는 스위칭 회로 및 그 제어 방법 | |
| JPH0897701A (ja) | 半導体回路 | |
| JP2567172B2 (ja) | 半導体回路の出力段に配置される出力回路 | |
| US6853228B2 (en) | Flip-flop circuit | |
| KR930018726A (ko) | 반도체 집적회로 장치 | |
| CN100514423C (zh) | 有机发光显示设备的发光驱动器 | |
| US6163179A (en) | Voltage level transfer | |
| JP3615036B2 (ja) | スイッチ駆動回路 | |
| US5243456A (en) | Semiconductor device | |
| KR101519437B1 (ko) | 전류원 장치 | |
| JP2003339151A (ja) | Ｍｏｓゲート駆動回路 | |
| JP4190706B2 (ja) | 半導体装置 | |
| US7449918B2 (en) | Level shift circuit | |
| JP2002344303A (ja) | レベルシフト回路 | |
| US5508728A (en) | Thermal head driving integrated circuit and thermal head driving circuit using the same | |
| JPH0621540A (ja) | 発光素子駆動回路 | |
| JP2000020006A (ja) | 表示装置用駆動回路 | |
| KR20020022919A (ko) | 씨모스 버퍼회로 | |
| JPH10209851A (ja) | レベルシフト回路 | |
| JPH06112799A (ja) | 半導体集積回路 | |
| KR100472727B1 (ko) | 저전압용 인버터 체인 회로_ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |