JP3612823B2 - 半導体リレー - Google Patents
半導体リレー Download PDFInfo
- Publication number
- JP3612823B2 JP3612823B2 JP27944495A JP27944495A JP3612823B2 JP 3612823 B2 JP3612823 B2 JP 3612823B2 JP 27944495 A JP27944495 A JP 27944495A JP 27944495 A JP27944495 A JP 27944495A JP 3612823 B2 JP3612823 B2 JP 3612823B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving element
- emitting element
- light emitting
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光結合された発光素子および受光素子と、発光素子の点灯・消灯に対応した受光素子の出力に応じてオン・オフされるスイッチ素子とをパッケージに納装した半導体リレーに関するものである。
【０００２】
【従来の技術】
一般にこの種の半導体リレーは、図６（ｅ）に示すように、発光素子１、受光素子２、スイッチ素子３を２つのリードフレーム７ａ，７ｂに実装して構成されている。すなわち、半導体リレーの製造に際しては、図６（ａ）のように発光ダイオードのチップである発光素子１を第１のリードフレーム７ａにダイボンディングおよびワイヤボンディングを施して装着し、また図６（ｂ）のように受光用集積回路チップである受光素子２とＭＯＳＦＥＴよりなるスイッチ素子３とを第２のリードフレーム７ｂにダイボンディングおよびワイヤボンディングを施して装着する。その後、図６（ｃ）のように第１のリードフレーム７ａと第２のリードフレーム７ｂとを、発光素子１と受光素子２とを対向させた形で配置し、さらに図６（ｄ）のように発光素子１と受光素子２との間に合成樹脂のカップリング材８を充填することにより、発光素子１と受光素子２とを光結合させる。カップリング材８としては一般には透明なシリコン樹脂が用いられる。最後に、図６（ｅ）のように、発光素子１、受光素子２、スイッチ素子３を不透明な合成樹脂よりなるパッケージ５により封止する。パッケージ５はトランスファモールド成型などの方法で形成され、またリードフレーム７ａ，７ｂの一部はパッケージ５から突出して端子となる。
【０００３】
上述した受光用集積回路チップは、太陽電池（あるいはフォトダイオード）と制御回路とを備え、発光素子１の点灯により太陽電池に起電力が生じるとスイッチ素子３をオンにするように構成されている（スイッチ素子３がノーマリオフ形の場合）。また、発光素子１が消灯すれば制御回路によってスイッチ素子３の電荷を引き抜くことによりスイッチ素子３を急速にターンオフさせる。
【０００４】
【発明が解決しようとする課題】
ところで、上述した半導体リレーでは、発光素子１と受光素子２とが対向配置されているものであるから、発光素子１と受光素子２との厚み、発光素子１と受光素子２との間の距離（入出力間の絶縁耐圧を高めるためには大きいほうがよい）、リードフレーム７ａ，７ｂの厚みを加算した寸法よりもパッケージの厚み寸法が大きくなる。その結果、上述の構成を採用すると、現状の技術では１．２ｍｍ以下というような低背の半導体リレーを製造することはできず、薄型化の要求に応じることができないという問題を有している。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来よりも大幅に薄型化した半導体リレーを提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明では、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する導電膜の回路パターンが形成され、上記光結合空間には発光素子と受光素子とを光結合するカップリング材が充填されることを特徴とする。
【０００７】
この構成によれば、第１成形体の厚み方向に直交する面内において発光素子と受光素子とが異なる位置に配置されていることによって、発光素子と受光素子とを対向させて配置している従来構成に比較するとパッケージの厚み寸法を小さくすることができる。また、発光素子と受光素子との間にはカップリング材が充填されるから発光素子と受光素子との間での光の伝達効率は損なわれない。
【０００８】
請求項２の発明では、請求項１の発明において、第１成形体に形成された上記収納凹所の周壁の一部には底面から開口側に向かって開口面積を広げるように傾斜した第１の傾斜面が形成され、第２成形体には上記収納凹所への嵌合時に第１の傾斜面に当接する第２の傾斜面が形成され、パッケージの厚み方向の上記一面における第１の傾斜面の近傍には導電膜よりなる第１の端子部が形成され、第２の傾斜面の少なくとも一部は発光素子に電気的に接続された導電膜よりなる第２の端子部により覆われ、第１の成形体への第２の成形体の嵌合時に第１の端子部と第２の端子部とが電気的に接続されて成ることを特徴とする。
【０００９】
この構成では、発光素子および受光素子の電気的接続を導電膜によって行なうから、リードフレームを用いて金属部分と合成樹脂とを同時一体に成形する場合に比較すると、金属部材を定位置に保持して合成樹脂の成形を行なう必要がなく、パッケージの成形が容易になるという利点がある。
請求項３の発明では、請求項１または請求項２の発明において、第１成形体の上記一面には上記収納凹所に隔壁を介して形成されスイッチ素子が配置される第２の収納凹所が設けられ、第２の収納凹所にはスイッチ素子を封止する不透明合成樹脂が充填されていることを特徴とする。
【００１０】
この構成では、受光素子を収納する収納凹所とスイッチ素子を収納する第２の収納凹所との間に隔壁が形成されるから、発光素子からのスイッチ素子に漏光するのを確実に防止することができ、漏れ電流を減少させることができる。しかも、収納凹所にはカップリング材が充填され、第２の収納凹所には不透明合成樹脂が充填されるから、２種類の材料の混合を隔壁によって確実に防止することができる。
【００１１】
請求項４の発明では、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する光反射性の導電膜の回路パターンが形成され、光結合空間に臨む回路パターンは上記収納凹所の底面と上記対向面とのほぼ全面に亙って形成されていることを特徴とする。
【００１２】
この構成によれば、発光素子と受光素子とを収納した光結合空間の内面に臨む回路パターンを光反射性の導電膜により形成し、この回路パターンを収納凹所の底面と、第２成形体における上記底面に対する対向面とのほぼ全面に亙って形成しているから、発光素子と受光素子との間の光の伝達効率を導電膜によって高めることができる。
【００１３】
【発明の実施の形態】
（実施形態１）
本発明では、図１ないし図４に示すように、合成樹脂成形体よりなる第１成形体としての基体１０および第２成形体としての蓋体２０を組み合わせることによりパッケージ５を形成してある。基体１０は厚み寸法の小さい直方体状に形成され、厚み方向の一面には２つの収納凹所１１ａ，１１ｂが形成される。各収納凹所１１ａ，１１ｂは、厚み方向の上記一面の幅方向に走る中心線に対してほぼ対称な形状に形成される。両収納凹所１１ａ，１１ｂは隔壁１２によって仕切られ、各収納凹所１１ａ，１１ｂの一方の側面となる隔壁１２の各側面は、収納凹所１１ａ，１１ｂの底面に向かって隔壁１２の幅を広げるように傾斜した傾斜面１３となる。また傾斜面１３の間に挟まれた隔壁１２の頂面は基体１０の底面と平行になっている。各収納凹所１１ａ，１１ｂの他方の側面の３箇所にはそれぞれ収納凹所１１ａ，１１ｂの開口側に向かって開口幅を広げるように傾斜した傾斜面１４が形成される。各収納凹所１１ａ，１１ｂの上記他方の側面のうち隣合う傾斜面１４の間の部位は収納凹所１１ａ，１１ｂの底面に直交している。基体１０の外側面と傾斜面１４とに挟まれた基体１０の周部の頂面は隔壁１２の頂面と同一平面上であって基体１０の底面と平行になっている。収納凹所１１ａ，１１ｂの残りの周面、すなわち基体１０の厚み方向の上記一面の長手方向に走る周面は、収納凹所１１ａ，１１ｂの底面に直交する。
【００１４】
一方、蓋体２０は収納凹所１１ａに嵌合して基体１０の厚み方向の上記一面と面一になる形状に形成されている。すなわち、蓋体２０の一方の側面は傾斜面１３に一致する傾斜面２１となり、他方の側面の３箇所には傾斜面１４に一致する傾斜面２２を備えた突片２３が突設されている。また、収納凹所１１ａの底面に対向する蓋体２０の一面には、収納凹所１１ａの底面との間に光結合空間を形成する凹陥部２４が形成されている。凹陥部２４の一端部（図１（ｂ）の下端部）の両側面は、凹陥部２４の底部ほど凹陥部２４の幅を狭めるように傾斜した反射用傾斜面２５となっている。また、凹陥部２４の他端部（図１（ｂ）の上端部）には凹陥部２４の内部空間をパッケージ５の外部空間に連通させる注入孔２６が穿孔される。
【００１５】
ところで、本発明の特徴の一つは、合成樹脂成形品の表面に導電膜（金の無電解メッキにより形成してある）よりなる回路パターン（図１、図４に斜線部で示す）を形成している点にある。つまり、各収納凹所１１ａ，１１ｂに形成した傾斜面１４に対応する部位で基体１０の厚み方向の上記一面の周部には導電膜による端子部３１が形成され、さらに収納凹所１１ａ，１１ｂの内部、隔壁１２の表面などに導電膜による回路パターン３２が形成されている。一方の収納凹所１１ａの傾斜面１４に対応する端子部３１は、蓋体２０の傾斜面２２に形成された端子部３３に電気的に接続され、他方の収納凹所１１ｂの傾斜面１４に対応する端子部３１は、基体１０に形成される回路パターン３２に連続する。
【００１６】
受光素子２は従来構成に用いたものと同様の受光用集積回路チップであり基体１０の収納凹所１１ａの底面に配置され、スイッチ素子３である一対のＭＯＳＦＥＴは収納凹所１１ｂの底面に配置される。また受光素子２とスイッチ素子３とは基体１０に形成された回路パターン３２により接続され、収納凹所１１ｂの周部に形成された端子３１に接続される。つまり、これらの端子３１は出力側の端子になる。各収納凹所１１ａ，１１ｂの底面の回路パターン３２には受光素子２とスイッチ素子３とをそれぞれダイボンディングにより装着するためのボンディングパッドが形成される。さらに、収納凹所１１ｂにはスイッチ素子３と回路パターン３２との間のボンディングワイヤの最大高さを小さくすることができるように、収納凹所１１ｂの底面からの高さがスイッチ素子３の高さとほぼ等しい台部１５を傾斜面１３に連続するように形成し、台部１５の上に形成した回路パターン３２とスイッチ素子３との間でワイヤボンディングを施すようにしてある。
【００１７】
ところで、発光素子１は蓋体２０における反射用傾斜面２５の間の底面に配置され、蓋体２０に形成した回路パターン３２により傾斜面２２の端子部３３に電気的に接続される。蓋体２０が収納凹所１１ａに嵌合した状態では、端子部３３は端子部３１に接続されるから、収納凹所１１ａの周部の端子部３１は発光素子１に接続された入力側の端子になる。ここにおいて、端子部３１は半田によって外部回路と接続されるから、端子部３１と端子部３３との接合には通常の半田の溶融温度では溶融しない高温半田のような導電材料を用いる。あるいはまた、導電ペースト（銀ペーストなど）を用いてもよい。このように基体１０に蓋体２０を嵌合し、端子部３１と端子部３３との接続を行なった後、注入孔２６を通して透明なシリコン樹脂のような光結合用の合成樹脂をカップリング材６として光結合空間に充填し、発光素子１と受光素子２とを光結合させるとともに基体１０と蓋体２０とを接着する。また収納凹所１１ｂには不透明な合成樹脂を収納凹所１１ｂの開口面に面一となるまで充填してスイッチ素子３を封止する。
【００１８】
発光素子１と受光素子２とはパッケージ５の厚み方向に直交する面内の異なる位置に配置される。この構成も本発明の特徴であって、パッケージ５の厚み方向において発光素子１と受光素子２とを直接には対向させていないから、入出力間の絶縁耐圧を確保しながらもパッケージ５の厚み寸法を、リードフレームを用いた従来構成よりも小さくすることができる。つまり、パッケージ５の強度を保つための厚み寸法を除けば、発光素子１と受光素子２とを光結合させるのに必要な最小寸法までパッケージ５の厚み寸法を小さくすることができる。たとえば、発光素子１と受光素子２との厚み寸法を加算した程度の寸法内に発光素子１と受光素子２とを配置することが可能になる。発光素子１からの光は反射用傾斜面２５により反射されるとともに、光結合空間の内面反射を伴ってカップリング材６の中を伝達されて受光素子２に到達する。つまり、発光素子１と受光素子２とを対向配置することなく光結合させることができる。
【００１９】
以上のようにして、パッケージ５の厚み方向の一面の周部に６個の端子部３１が露出した半導体リレーが形成される。ここにおいて、傾斜面１３，１４は収納凹所１１ａ，１１ｂの底面に対する最大傾斜角度を６５度に設定するのが望ましく、パッケージ５の厚み寸法（基体１０の厚み寸法）はたとえば１．２ｍｍとすることができる。このとき、基体１０の底面から収納凹所１１ａ，１１ｂの底面までの厚み寸法は０．３ｍｍとすることができる。なお、本実施形態では、蓋体２０の厚みを収納凹所１１ａの深さに一致させているが、蓋体２０の厚み寸法は収納凹所１１ａの深さ寸法よりも小さくしてもよい。
【００２０】
（実施形態２）
実施形態１において説明したように本発明では発光素子１と受光素子２とを直接には対向配置していない点に特徴があり、光結合空間の内面反射を利用して発光素子１から受光素子２に光を伝達している。そこで、光の伝達効率を高めるために、本実施形態では、図５のように、収納凹所１１ａの底面およびび凹陥部２４の底面に形成される回路パターン３２の面積をできるだけ大きくとるようにしてある。このようにして、収納凹所１１ａの底面および凹陥部２４の底面にほぼ前面に亙って金メッキを施すことによって、光結合空間の内面反射の効率を高めることができ、結果的に発光素子１から受光素子２への光の伝達効率が高まる。つまり、高感度に動作させることが可能になる。この構成によれば、必ずしもカップリング材６を用いる必要がない。
【００２１】
また、この構成では発光素子１や受光素子２のダイボンディング用のボンディングパッドの面積が大きくなるから、発光素子１や受光素子２のチップの位置決め（アラインメント）を正確に行なうことができるように、ボンディングパッドにマーキングを施しておく。このようなマーキングには、ボンディングパッドの一部に導電膜の無い部分を形成すればよい。他の構成は実施形態１と同様であるから説明を省略する。
【００２２】
【発明の効果】
請求項１の発明は、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する導電膜の回路パターンが形成され、上記光結合空間には発光素子と受光素子とを光結合するカップリング材が充填されるものであり、第１成形体の厚み方向に直交する面内において発光素子と受光素子とが異なる位置に配置されていることによって、発光素子と受光素子とを対向させて配置している従来構成に比較するとパッケージの厚み寸法を小さくすることができるという利点がある。
【００２３】
請求項２の発明は、第１成形体に形成された上記収納凹所の周壁の一部に底面から開口側に向かって開口面積を広げるように傾斜した第１の傾斜面が形成され、上記収納凹所への嵌合時に第１の傾斜面に当接する第２の傾斜面が第２成形体に形成され、パッケージの厚み方向の上記一面における第１の傾斜面の近傍には導電膜よりなる第１の端子部が形成され、第２の傾斜面の少なくとも一部は発光素子に電気的に接続された導電膜よりなる第２の端子部により覆われ、第１の成形体への第２の成形体の嵌合時に第１の端子部と第２の端子部とが電気的に接続されるものであり、発光素子および受光素子の電気的接続を導電膜によって行なうから、リードフレームを用いて金属部分と合成樹脂とを同時一体に成形する場合に比較すると、金属部材を定位置に保持して合成樹脂の成形を行なう必要がなく、パッケージの成形が容易になるという利点がある。
【００２４】
請求項３の発明は、第１成形体の上記一面に上記収納凹所に隔壁を介して形成されスイッチ素子が配置される第２の収納凹所が設けられ、第２の収納凹所にはスイッチ素子を封止する不透明合成樹脂が充填されているものであり、受光素子を収納する収納凹所とスイッチ素子を収納する第２の収納凹所との間に隔壁が形成されるから、発光素子からのスイッチ素子に漏光するのを確実に防止することができ、漏れ電流を減少させることができるという利点がある。しかも、収納凹所にはカップリング材が充填され、第２の収納凹所には不透明合成樹脂が充填されるから、２種類の材料の混合を隔壁によって確実に防止することができるという効果がある。
【００２５】
請求項４の発明は、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する光反射性の導電膜の回路パターンが形成され、光結合空間に臨む回路パターンは上記収納凹所の底面と上記対向面とのほぼ全面に亙って形成されているものであり、発光素子と受光素子とを収納した光結合空間の内面に臨む回路パターンを光反射性の導電膜により形成し、この回路パターンを収納凹所の底面と、第２成形体における上記底面に対する対向面とのほぼ全面に亙って形成しているから、発光素子と受光素子との間の光の伝達効率を導電膜によって高めることができるという利点がある。
【図面の簡単な説明】
【図１】実施形態１を示し、（ａ）は基体の平面図、（ｂ）は蓋体の下面図である。
【図２】実施形態１を示し、（ａ）は基体の断面図、（ｂ）は蓋体の断面図である。
【図３】実施形態１を示す断面図である。
【図４】実施形態１を示す分解斜視図である。
【図５】実施形態２を示し、（ａ）は基体の平面図、（ｂ）は蓋体の下面図である。
【図６】従来例を示す製造工程を示す工程図である。
【符号の説明】
１ 発光素子
２ 受光素子
３ スイッチ素子
５ パッケージ
６ カップリング材
１０ 基体
１１ａ 収納凹所
１１ｂ 収納凹所
１２ 隔壁
１３ 傾斜面
１４ 傾斜面
２０ 蓋体
２２ 傾斜面
３１ 端子部
３２ 回路パターン
３３ 端子部
【発明の属する技術分野】
本発明は、光結合された発光素子および受光素子と、発光素子の点灯・消灯に対応した受光素子の出力に応じてオン・オフされるスイッチ素子とをパッケージに納装した半導体リレーに関するものである。
【０００２】
【従来の技術】
一般にこの種の半導体リレーは、図６（ｅ）に示すように、発光素子１、受光素子２、スイッチ素子３を２つのリードフレーム７ａ，７ｂに実装して構成されている。すなわち、半導体リレーの製造に際しては、図６（ａ）のように発光ダイオードのチップである発光素子１を第１のリードフレーム７ａにダイボンディングおよびワイヤボンディングを施して装着し、また図６（ｂ）のように受光用集積回路チップである受光素子２とＭＯＳＦＥＴよりなるスイッチ素子３とを第２のリードフレーム７ｂにダイボンディングおよびワイヤボンディングを施して装着する。その後、図６（ｃ）のように第１のリードフレーム７ａと第２のリードフレーム７ｂとを、発光素子１と受光素子２とを対向させた形で配置し、さらに図６（ｄ）のように発光素子１と受光素子２との間に合成樹脂のカップリング材８を充填することにより、発光素子１と受光素子２とを光結合させる。カップリング材８としては一般には透明なシリコン樹脂が用いられる。最後に、図６（ｅ）のように、発光素子１、受光素子２、スイッチ素子３を不透明な合成樹脂よりなるパッケージ５により封止する。パッケージ５はトランスファモールド成型などの方法で形成され、またリードフレーム７ａ，７ｂの一部はパッケージ５から突出して端子となる。
【０００３】
上述した受光用集積回路チップは、太陽電池（あるいはフォトダイオード）と制御回路とを備え、発光素子１の点灯により太陽電池に起電力が生じるとスイッチ素子３をオンにするように構成されている（スイッチ素子３がノーマリオフ形の場合）。また、発光素子１が消灯すれば制御回路によってスイッチ素子３の電荷を引き抜くことによりスイッチ素子３を急速にターンオフさせる。
【０００４】
【発明が解決しようとする課題】
ところで、上述した半導体リレーでは、発光素子１と受光素子２とが対向配置されているものであるから、発光素子１と受光素子２との厚み、発光素子１と受光素子２との間の距離（入出力間の絶縁耐圧を高めるためには大きいほうがよい）、リードフレーム７ａ，７ｂの厚みを加算した寸法よりもパッケージの厚み寸法が大きくなる。その結果、上述の構成を採用すると、現状の技術では１．２ｍｍ以下というような低背の半導体リレーを製造することはできず、薄型化の要求に応じることができないという問題を有している。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来よりも大幅に薄型化した半導体リレーを提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明では、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する導電膜の回路パターンが形成され、上記光結合空間には発光素子と受光素子とを光結合するカップリング材が充填されることを特徴とする。
【０００７】
この構成によれば、第１成形体の厚み方向に直交する面内において発光素子と受光素子とが異なる位置に配置されていることによって、発光素子と受光素子とを対向させて配置している従来構成に比較するとパッケージの厚み寸法を小さくすることができる。また、発光素子と受光素子との間にはカップリング材が充填されるから発光素子と受光素子との間での光の伝達効率は損なわれない。
【０００８】
請求項２の発明では、請求項１の発明において、第１成形体に形成された上記収納凹所の周壁の一部には底面から開口側に向かって開口面積を広げるように傾斜した第１の傾斜面が形成され、第２成形体には上記収納凹所への嵌合時に第１の傾斜面に当接する第２の傾斜面が形成され、パッケージの厚み方向の上記一面における第１の傾斜面の近傍には導電膜よりなる第１の端子部が形成され、第２の傾斜面の少なくとも一部は発光素子に電気的に接続された導電膜よりなる第２の端子部により覆われ、第１の成形体への第２の成形体の嵌合時に第１の端子部と第２の端子部とが電気的に接続されて成ることを特徴とする。
【０００９】
この構成では、発光素子および受光素子の電気的接続を導電膜によって行なうから、リードフレームを用いて金属部分と合成樹脂とを同時一体に成形する場合に比較すると、金属部材を定位置に保持して合成樹脂の成形を行なう必要がなく、パッケージの成形が容易になるという利点がある。
請求項３の発明では、請求項１または請求項２の発明において、第１成形体の上記一面には上記収納凹所に隔壁を介して形成されスイッチ素子が配置される第２の収納凹所が設けられ、第２の収納凹所にはスイッチ素子を封止する不透明合成樹脂が充填されていることを特徴とする。
【００１０】
この構成では、受光素子を収納する収納凹所とスイッチ素子を収納する第２の収納凹所との間に隔壁が形成されるから、発光素子からのスイッチ素子に漏光するのを確実に防止することができ、漏れ電流を減少させることができる。しかも、収納凹所にはカップリング材が充填され、第２の収納凹所には不透明合成樹脂が充填されるから、２種類の材料の混合を隔壁によって確実に防止することができる。
【００１１】
請求項４の発明では、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する光反射性の導電膜の回路パターンが形成され、光結合空間に臨む回路パターンは上記収納凹所の底面と上記対向面とのほぼ全面に亙って形成されていることを特徴とする。
【００１２】
この構成によれば、発光素子と受光素子とを収納した光結合空間の内面に臨む回路パターンを光反射性の導電膜により形成し、この回路パターンを収納凹所の底面と、第２成形体における上記底面に対する対向面とのほぼ全面に亙って形成しているから、発光素子と受光素子との間の光の伝達効率を導電膜によって高めることができる。
【００１３】
【発明の実施の形態】
（実施形態１）
本発明では、図１ないし図４に示すように、合成樹脂成形体よりなる第１成形体としての基体１０および第２成形体としての蓋体２０を組み合わせることによりパッケージ５を形成してある。基体１０は厚み寸法の小さい直方体状に形成され、厚み方向の一面には２つの収納凹所１１ａ，１１ｂが形成される。各収納凹所１１ａ，１１ｂは、厚み方向の上記一面の幅方向に走る中心線に対してほぼ対称な形状に形成される。両収納凹所１１ａ，１１ｂは隔壁１２によって仕切られ、各収納凹所１１ａ，１１ｂの一方の側面となる隔壁１２の各側面は、収納凹所１１ａ，１１ｂの底面に向かって隔壁１２の幅を広げるように傾斜した傾斜面１３となる。また傾斜面１３の間に挟まれた隔壁１２の頂面は基体１０の底面と平行になっている。各収納凹所１１ａ，１１ｂの他方の側面の３箇所にはそれぞれ収納凹所１１ａ，１１ｂの開口側に向かって開口幅を広げるように傾斜した傾斜面１４が形成される。各収納凹所１１ａ，１１ｂの上記他方の側面のうち隣合う傾斜面１４の間の部位は収納凹所１１ａ，１１ｂの底面に直交している。基体１０の外側面と傾斜面１４とに挟まれた基体１０の周部の頂面は隔壁１２の頂面と同一平面上であって基体１０の底面と平行になっている。収納凹所１１ａ，１１ｂの残りの周面、すなわち基体１０の厚み方向の上記一面の長手方向に走る周面は、収納凹所１１ａ，１１ｂの底面に直交する。
【００１４】
一方、蓋体２０は収納凹所１１ａに嵌合して基体１０の厚み方向の上記一面と面一になる形状に形成されている。すなわち、蓋体２０の一方の側面は傾斜面１３に一致する傾斜面２１となり、他方の側面の３箇所には傾斜面１４に一致する傾斜面２２を備えた突片２３が突設されている。また、収納凹所１１ａの底面に対向する蓋体２０の一面には、収納凹所１１ａの底面との間に光結合空間を形成する凹陥部２４が形成されている。凹陥部２４の一端部（図１（ｂ）の下端部）の両側面は、凹陥部２４の底部ほど凹陥部２４の幅を狭めるように傾斜した反射用傾斜面２５となっている。また、凹陥部２４の他端部（図１（ｂ）の上端部）には凹陥部２４の内部空間をパッケージ５の外部空間に連通させる注入孔２６が穿孔される。
【００１５】
ところで、本発明の特徴の一つは、合成樹脂成形品の表面に導電膜（金の無電解メッキにより形成してある）よりなる回路パターン（図１、図４に斜線部で示す）を形成している点にある。つまり、各収納凹所１１ａ，１１ｂに形成した傾斜面１４に対応する部位で基体１０の厚み方向の上記一面の周部には導電膜による端子部３１が形成され、さらに収納凹所１１ａ，１１ｂの内部、隔壁１２の表面などに導電膜による回路パターン３２が形成されている。一方の収納凹所１１ａの傾斜面１４に対応する端子部３１は、蓋体２０の傾斜面２２に形成された端子部３３に電気的に接続され、他方の収納凹所１１ｂの傾斜面１４に対応する端子部３１は、基体１０に形成される回路パターン３２に連続する。
【００１６】
受光素子２は従来構成に用いたものと同様の受光用集積回路チップであり基体１０の収納凹所１１ａの底面に配置され、スイッチ素子３である一対のＭＯＳＦＥＴは収納凹所１１ｂの底面に配置される。また受光素子２とスイッチ素子３とは基体１０に形成された回路パターン３２により接続され、収納凹所１１ｂの周部に形成された端子３１に接続される。つまり、これらの端子３１は出力側の端子になる。各収納凹所１１ａ，１１ｂの底面の回路パターン３２には受光素子２とスイッチ素子３とをそれぞれダイボンディングにより装着するためのボンディングパッドが形成される。さらに、収納凹所１１ｂにはスイッチ素子３と回路パターン３２との間のボンディングワイヤの最大高さを小さくすることができるように、収納凹所１１ｂの底面からの高さがスイッチ素子３の高さとほぼ等しい台部１５を傾斜面１３に連続するように形成し、台部１５の上に形成した回路パターン３２とスイッチ素子３との間でワイヤボンディングを施すようにしてある。
【００１７】
ところで、発光素子１は蓋体２０における反射用傾斜面２５の間の底面に配置され、蓋体２０に形成した回路パターン３２により傾斜面２２の端子部３３に電気的に接続される。蓋体２０が収納凹所１１ａに嵌合した状態では、端子部３３は端子部３１に接続されるから、収納凹所１１ａの周部の端子部３１は発光素子１に接続された入力側の端子になる。ここにおいて、端子部３１は半田によって外部回路と接続されるから、端子部３１と端子部３３との接合には通常の半田の溶融温度では溶融しない高温半田のような導電材料を用いる。あるいはまた、導電ペースト（銀ペーストなど）を用いてもよい。このように基体１０に蓋体２０を嵌合し、端子部３１と端子部３３との接続を行なった後、注入孔２６を通して透明なシリコン樹脂のような光結合用の合成樹脂をカップリング材６として光結合空間に充填し、発光素子１と受光素子２とを光結合させるとともに基体１０と蓋体２０とを接着する。また収納凹所１１ｂには不透明な合成樹脂を収納凹所１１ｂの開口面に面一となるまで充填してスイッチ素子３を封止する。
【００１８】
発光素子１と受光素子２とはパッケージ５の厚み方向に直交する面内の異なる位置に配置される。この構成も本発明の特徴であって、パッケージ５の厚み方向において発光素子１と受光素子２とを直接には対向させていないから、入出力間の絶縁耐圧を確保しながらもパッケージ５の厚み寸法を、リードフレームを用いた従来構成よりも小さくすることができる。つまり、パッケージ５の強度を保つための厚み寸法を除けば、発光素子１と受光素子２とを光結合させるのに必要な最小寸法までパッケージ５の厚み寸法を小さくすることができる。たとえば、発光素子１と受光素子２との厚み寸法を加算した程度の寸法内に発光素子１と受光素子２とを配置することが可能になる。発光素子１からの光は反射用傾斜面２５により反射されるとともに、光結合空間の内面反射を伴ってカップリング材６の中を伝達されて受光素子２に到達する。つまり、発光素子１と受光素子２とを対向配置することなく光結合させることができる。
【００１９】
以上のようにして、パッケージ５の厚み方向の一面の周部に６個の端子部３１が露出した半導体リレーが形成される。ここにおいて、傾斜面１３，１４は収納凹所１１ａ，１１ｂの底面に対する最大傾斜角度を６５度に設定するのが望ましく、パッケージ５の厚み寸法（基体１０の厚み寸法）はたとえば１．２ｍｍとすることができる。このとき、基体１０の底面から収納凹所１１ａ，１１ｂの底面までの厚み寸法は０．３ｍｍとすることができる。なお、本実施形態では、蓋体２０の厚みを収納凹所１１ａの深さに一致させているが、蓋体２０の厚み寸法は収納凹所１１ａの深さ寸法よりも小さくしてもよい。
【００２０】
（実施形態２）
実施形態１において説明したように本発明では発光素子１と受光素子２とを直接には対向配置していない点に特徴があり、光結合空間の内面反射を利用して発光素子１から受光素子２に光を伝達している。そこで、光の伝達効率を高めるために、本実施形態では、図５のように、収納凹所１１ａの底面およびび凹陥部２４の底面に形成される回路パターン３２の面積をできるだけ大きくとるようにしてある。このようにして、収納凹所１１ａの底面および凹陥部２４の底面にほぼ前面に亙って金メッキを施すことによって、光結合空間の内面反射の効率を高めることができ、結果的に発光素子１から受光素子２への光の伝達効率が高まる。つまり、高感度に動作させることが可能になる。この構成によれば、必ずしもカップリング材６を用いる必要がない。
【００２１】
また、この構成では発光素子１や受光素子２のダイボンディング用のボンディングパッドの面積が大きくなるから、発光素子１や受光素子２のチップの位置決め（アラインメント）を正確に行なうことができるように、ボンディングパッドにマーキングを施しておく。このようなマーキングには、ボンディングパッドの一部に導電膜の無い部分を形成すればよい。他の構成は実施形態１と同様であるから説明を省略する。
【００２２】
【発明の効果】
請求項１の発明は、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する導電膜の回路パターンが形成され、上記光結合空間には発光素子と受光素子とを光結合するカップリング材が充填されるものであり、第１成形体の厚み方向に直交する面内において発光素子と受光素子とが異なる位置に配置されていることによって、発光素子と受光素子とを対向させて配置している従来構成に比較するとパッケージの厚み寸法を小さくすることができるという利点がある。
【００２３】
請求項２の発明は、第１成形体に形成された上記収納凹所の周壁の一部に底面から開口側に向かって開口面積を広げるように傾斜した第１の傾斜面が形成され、上記収納凹所への嵌合時に第１の傾斜面に当接する第２の傾斜面が第２成形体に形成され、パッケージの厚み方向の上記一面における第１の傾斜面の近傍には導電膜よりなる第１の端子部が形成され、第２の傾斜面の少なくとも一部は発光素子に電気的に接続された導電膜よりなる第２の端子部により覆われ、第１の成形体への第２の成形体の嵌合時に第１の端子部と第２の端子部とが電気的に接続されるものであり、発光素子および受光素子の電気的接続を導電膜によって行なうから、リードフレームを用いて金属部分と合成樹脂とを同時一体に成形する場合に比較すると、金属部材を定位置に保持して合成樹脂の成形を行なう必要がなく、パッケージの成形が容易になるという利点がある。
【００２４】
請求項３の発明は、第１成形体の上記一面に上記収納凹所に隔壁を介して形成されスイッチ素子が配置される第２の収納凹所が設けられ、第２の収納凹所にはスイッチ素子を封止する不透明合成樹脂が充填されているものであり、受光素子を収納する収納凹所とスイッチ素子を収納する第２の収納凹所との間に隔壁が形成されるから、発光素子からのスイッチ素子に漏光するのを確実に防止することができ、漏れ電流を減少させることができるという利点がある。しかも、収納凹所にはカップリング材が充填され、第２の収納凹所には不透明合成樹脂が充填されるから、２種類の材料の混合を隔壁によって確実に防止することができるという効果がある。
【００２５】
請求項４の発明は、互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子のチップをダイボンディングおよびワイヤボンディングにより電気的に接続する光反射性の導電膜の回路パターンが形成され、光結合空間に臨む回路パターンは上記収納凹所の底面と上記対向面とのほぼ全面に亙って形成されているものであり、発光素子と受光素子とを収納した光結合空間の内面に臨む回路パターンを光反射性の導電膜により形成し、この回路パターンを収納凹所の底面と、第２成形体における上記底面に対する対向面とのほぼ全面に亙って形成しているから、発光素子と受光素子との間の光の伝達効率を導電膜によって高めることができるという利点がある。
【図面の簡単な説明】
【図１】実施形態１を示し、（ａ）は基体の平面図、（ｂ）は蓋体の下面図である。
【図２】実施形態１を示し、（ａ）は基体の断面図、（ｂ）は蓋体の断面図である。
【図３】実施形態１を示す断面図である。
【図４】実施形態１を示す分解斜視図である。
【図５】実施形態２を示し、（ａ）は基体の平面図、（ｂ）は蓋体の下面図である。
【図６】従来例を示す製造工程を示す工程図である。
【符号の説明】
１ 発光素子
２ 受光素子
３ スイッチ素子
５ パッケージ
６ カップリング材
１０ 基体
１１ａ 収納凹所
１１ｂ 収納凹所
１２ 隔壁
１３ 傾斜面
１４ 傾斜面
２０ 蓋体
２２ 傾斜面
３１ 端子部
３２ 回路パターン
３３ 端子部
Claims (4)
- 互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子をダイボンディングおよびワイヤボンディングにより電気的に接続する導電膜の回路パターンが形成され、上記光結合空間には発光素子と受光素子とを光結合するカップリング材が充填されることを特徴とする半導体リレー。
- 第１成形体に形成された上記収納凹所の周壁の一部には底面から開口側に向かって開口面積を広げるように傾斜した第１の傾斜面が形成され、第２成形体には上記収納凹所への嵌合時に第１の傾斜面に当接する第２の傾斜面が形成され、パッケージの厚み方向の上記一面における第１の傾斜面の近傍には導電膜よりなる第１の端子部が形成され、第２の傾斜面の少なくとも一部は発光素子に電気的に接続された導電膜よりなる第２の端子部により覆われ、第１成形体への第２成形体の嵌合時に第１の端子部と第２の端子部とが電気的に接続されて成ることを特徴とする請求項１記載の半導体リレー。
- 第１成形体の上記一面には上記収納凹所に隔壁を介して形成されスイッチ素子が配置される第２の収納凹所が設けられ、第２の収納凹所にはスイッチ素子を封止する不透明合成樹脂が充填されていることを特徴とする請求項１または請求項２記載の半導体リレー。
- 互いに光結合された発光素子および受光素子と、発光素子の点灯・消灯に応じた受光素子の出力変化によりオン・オフされるスイッチ素子とが、合成樹脂成形品よりなるパッケージ内に納装された半導体リレーにおいて、パッケージは、厚み方向の一面に収納凹所が開口し収納凹所の底部に受光素子を配置した第１成形体と、受光素子と発光素子とを収納する１つの光結合空間を形成するように上記収納凹所内に第１成形体の厚み寸法内で嵌合するとともに第１成形体の厚み方向に直交する面内において発光素子を受光素子とは異なる位置で保持する第２成形体とからなり、上記光結合空間の内面となる上記収納凹所の底面および第２成形体における上記収納凹所の底面との対向面とには、それぞれ発光素子および受光素子をダイボンディングおよびワイヤボンディングにより電気的に接続する光反射性の導電膜の回路パターンが形成され、光結合空間に臨む回路パターンは上記収納凹所の底面と上記対向面とのほぼ全面に亙って形成されていることを特徴とする半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27944495A JP3612823B2 (ja) | 1995-10-26 | 1995-10-26 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27944495A JP3612823B2 (ja) | 1995-10-26 | 1995-10-26 | 半導体リレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130221A JPH09130221A (ja) | 1997-05-16 |
| JP3612823B2 true JP3612823B2 (ja) | 2005-01-19 |
Family
ID=17611160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27944495A Expired - Fee Related JP3612823B2 (ja) | 1995-10-26 | 1995-10-26 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612823B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035563B2 (en) | 2005-10-25 | 2011-10-11 | Sony Ericsson Mobile Communications Japan, Inc. | Multiband antenna device and communication terminal device |
-
1995
- 1995-10-26 JP JP27944495A patent/JP3612823B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035563B2 (en) | 2005-10-25 | 2011-10-11 | Sony Ericsson Mobile Communications Japan, Inc. | Multiband antenna device and communication terminal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09130221A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100457380B1 (ko) | 광마우스용 칩 온 보드 리드 패키지 및 그에 사용되는렌즈커버 | |
| US5309460A (en) | Semiconductor laser with encapsulated lead members | |
| KR100665117B1 (ko) | Ｌｅｄ 하우징 및 그 제조 방법 | |
| KR100459347B1 (ko) | 광 반도체 장치 및 이것을 실장한 광 반도체 모듈 | |
| US4933729A (en) | Photointerrupter | |
| EP0809786B1 (en) | Inclination detecting optical sensor and a process for producing the same | |
| JP2004311860A (ja) | 光集積型装置 | |
| KR20060056851A (ko) | 광학 디바이스 및 광학장치 | |
| JP3612823B2 (ja) | 半導体リレー | |
| JPS63274188A (ja) | 光結合素子 | |
| JPH1093132A (ja) | 光結合装置 | |
| JPH04252082A (ja) | 光結合装置 | |
| JP3684823B2 (ja) | 半導体リレー | |
| JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
| US6300674B1 (en) | Flat package for semiconductor diodes | |
| JPH0513068U (ja) | 発光素子と受光素子の容器 | |
| JP3976420B2 (ja) | 光半導体装置 | |
| CN111656540A (zh) | 半导体装置 | |
| JPH11345997A (ja) | 半導体装置およびフォトインタラプタ | |
| JPH11163705A (ja) | 半導体リレー | |
| JP4280973B2 (ja) | 半導体発光装置及びその製法 | |
| JP2559764Y2 (ja) | 反射型フォトインタラプタ | |
| JP2958228B2 (ja) | 透過型光結合装置 | |
| JP2001326381A (ja) | 半導体リレー | |
| JPH0645636A (ja) | 受発光素子およびこれを利用した受発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |