JP3599607B2 - ダイナミックメモリ及びダイナミックメモリの製造方法 - Google Patents

ダイナミックメモリ及びダイナミックメモリの製造方法 Download PDF

Info

Publication number
JP3599607B2
JP3599607B2 JP18075399A JP18075399A JP3599607B2 JP 3599607 B2 JP3599607 B2 JP 3599607B2 JP 18075399 A JP18075399 A JP 18075399A JP 18075399 A JP18075399 A JP 18075399A JP 3599607 B2 JP3599607 B2 JP 3599607B2
Authority
JP
Japan
Prior art keywords
film
electrode
ferroelectric
oxide
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18075399A
Other languages
English (en)
Other versions
JP2000082783A (ja
Inventor
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18075399A priority Critical patent/JP3599607B2/ja
Publication of JP2000082783A publication Critical patent/JP2000082783A/ja
Application granted granted Critical
Publication of JP3599607B2 publication Critical patent/JP3599607B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、強誘電体装置の構造に関する。
【0002】
【従来の技術】
従来、強誘電体装置は、以下の如く形成されていた。すなわち、強誘電体膜の二つの主面に対向する金属電極が形成されて成るのが通例であった。
【0003】
【発明が解決しようとする課題】
しかし、上記従来技術によると、強誘電体膜中のナトリュウム等のアルカリ・イオン等のイオンの電界による移動や、強誘電体構成元素である酸素やチタン等の構成元素の電界による移動に伴う偏析や、電極と強誘電体との界面準位の異なる事等により、強誘電体の電気的特性が一定しないと云う課題や、寿命が短いと云う課題等、特性の安定性上の課題があった。
【0004】
本発明は、かかる従来技術の課題を解決する新しい強誘電体装置構造を提供する事を目的とする。
【0005】
【課題を解決するための手段】
以上の課題を解決するため、本発明のダイナミックメモリは、
(1)基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜の上面に直接形成された酸化タンタルあるいは酸化チタンを構成要素とする高誘電率酸化物膜と、
前記高誘電率酸化物膜の上面に、相互に対向する位置に形成された第一の電極及び第二の電極とを有することを特徴とする。
(2)基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜上に相互に対向する位置に形成された第一の電極及び第二の電極と、
前記絶縁膜の上面と前記第一の電極の上面及び前記第二の電極の上面にそれぞれ接して形成された酸化タンタルあるいは酸化チタンを構成要素とする高誘電率酸化物膜とを有することを特徴とする。
また、本発明のダイナミックメモリの製造方法は、
基板上の絶縁膜の上面に直接酸化タンタルあるいは酸化チタンを構成要素とする高誘電率酸化物膜を形成する工程と、
前記高誘電率酸化物膜の上面に、第一の電極および第二の電極を相互に対向する位置に同時に形成する工程とを備えたことを特徴とする。
【0006】
【作用】
燐ガラス層は酸化物強誘電体または高誘電率体中のアルカリ金属可動イオンを捕獲し、特性の劣化を防止し、特性の安定化を図る作用がある。
【0007】
シリコン窒化膜は酸化物強誘電体または高誘電率体中からの酸素の放出を防止し、酸素欠損による特性の劣化を防止する作用がある。
【0008】
窒化チタン電極は酸化物強誘電体または高誘電率体に設けられた電極下のチタンや酸素等の酸化物強誘電体または高誘電率体の構成元素の電界印加あるいは空間電荷制限電流による偏析を防止し、特性の安定化を図る作用がある。
【0009】
酸化物強誘電体膜または高誘電率体膜の一主面に相互に対向する位置に形成された第一の電極及び第二の電極とを有することにより、電極と酸化物強誘電体膜または高誘電率体膜との間の界面準位密度を同一と成す事ができ、極性の反転による特性の変化を防止する作用がある。
【0010】
【実施例】
以下、実施例により本発明を詳述する。
【0011】
図1は、本発明の一実施例を示す強誘電体装置の要部の断面図である。すなわち、シリコン等の半導体等から成る基板101の表面にはシリコン酸化膜あるいはシリコン窒化膜等から成る絶縁膜102が形成されて成り、該絶縁膜102上にはチタンー白金や白金等から成る電極103が10nm厚さ程度形成され、該電極103上に鉛・ジルコニュウム・チタン酸化物(PZT)、鉛・ランタン・ジルコニュウム・チタン酸化物(PLZT)、あるいはチタン酸バリュウム等の強誘電体膜105か、または酸化タンタルあるいは酸化チタン等の高誘電率酸化物膜をスパッタ蒸着等により10nm〜300nm厚さ程度形成するに際し、あらかじめCVD法により形成したシリコン酸化物に酸化燐を混合した燐ガラス、または前記強誘電体膜105または高誘電率酸化物膜を形成後燐イオンを打ち込んで強誘電体膜105または高誘電率酸化物膜を燐ガラス化等して4mol%程度の燐濃度を有する燐ガラス層103を10nm厚さ程度形成し、前記強誘電体膜105または高誘電率酸化物膜を形成後にも前記方法と同様な方法により燐ガラス層106を前記強誘電体膜105または高誘電率酸化物膜表面に10nm厚さ程度形成後、電極チタンー白金や白金等から成る電極107を10nm厚さ程度形成したものであるが、前記燐ガラス層103は形成しなくても良く、前記燐ガラス層106は一旦形成後可動イオンを捕獲させた後除去しても良く、さらに燐ガラス層103あるいは106を強誘電体膜105の側面にまで延在させて形成しても良く、該燐ガラス層等は燐ガラス単層のみならず酸化チタンや酸化シリコン等との多層構造であってもよい。この様に、強誘電体膜または高誘電率酸化物膜等の表面に燐ガラス層を形成すると、該燐ガラス層は強誘電体膜または高誘電率酸化物膜中の可動イオンを捕獲し、可動イオンによる強誘電体膜または高誘電率酸化物膜の特性劣化を防止し、特性の安定化を図る事ができる効果がある。図2は、本発明の他の実施例を示す強誘電体装置の要部の断面図である。すなわち、基板201上に形成された絶縁膜202上に電極203を形成後、CVD法等によりシリコン窒化膜204を10nm〜50nm厚さ程度形成し、次いで強誘電体膜205または高誘電率酸化物膜を10nm〜300nm厚さ程度形成し、次いでCVD法等によりシリコン窒化膜206を10nm〜50nm厚さ程度形成し、次いで電極207を形成したものであるが、シリコン窒化膜203あるいは206を強誘電体膜205の側面にまで延在させて形成しても良く、あるいはシリコン窒化膜203あるいは206は電極203あるいは206の強誘電体膜205または高誘電率酸化物膜との界面を除く表面や側面に、あるいはこの場合には電極表面にまで延在して形成されても良く、更に前記実施例の燐ガラス層をシリコン窒化膜204あるいは206と強誘電体膜205または高誘電率酸化物膜との界面に形成しても良く、該シリコン窒化膜はシリコン窒化膜単層のみならずシリコン酸化膜や酸化チタン膜との多層膜構造であっても良い。この場合に、強誘電体膜または高誘電率酸化物膜等を酸素アニールや酸素プラズマ・アニールして酸素を飽和させた後に、その表面にシリコン窒化膜を形成すると強誘電体膜または高誘電率酸化物膜に酸素欠損を生じる事なく、電界印加や空間電荷制限電流が流れる事による酸素欠損に伴う特性劣化を防止する事ができる効果がある。
【0012】
図3は、本発明のその他の実施例を示す強誘電体装置の要部の断面図である。すなわち、基板301上の絶縁膜302上に電極303を形成後、強誘電体膜304または高誘電率酸化物膜を10nm〜300nm厚さ程度形成し、窒化チタン膜305から成る電極をCVD法やスパッタ蒸着法等により10nm〜100nm厚さ程度形成したものであるが、該窒化チタン膜305上または該窒化チタン膜305下に他の金属や合金から成る電極を積層して形成しても良く、また前記電極303も窒化チタン膜や窒化チタン膜と他の金属や合金との積層構造から成る電極であっても良い。更に、前記実施例等に示した燐ガラス層やシリコン窒化膜あるいはそれらの積層膜を窒化チタン電極と強誘電体膜304との界面に形成しても良い。この場合に、強誘電体膜または高誘電率酸化物膜等を酸素アニールや酸素プラズマ・アニールして酸素を飽和させた後に、その表面に窒化チタン電極を形成すると強誘電体膜または高誘電率酸化物膜に酸素欠損を生じる事なく、電界印加や空間電荷制限電流が流れる事による酸素欠損に伴う特性劣化を防止する事ができる効果がある。
【0013】
図4は、本発明の更にその他の実施例を示す強誘電体装置の要部の断面図である。すなわち、基板401上の絶縁膜402上に電極403を形成後、強誘電体膜404または高誘電率酸化物膜を5nm〜300nm厚さ程度形成し、該強誘電体膜404または高誘電率酸化物膜の表面に対向して形成された2つの対向電極405および406を形成したものであるが、前記電極403は必ずしも必要ではなく、また対向電極405および406は強誘電体膜404または高誘電率酸化物膜の一主面に形成されていれば良く、すなわち対向電極405および406は絶縁膜402と強誘電体膜404または高誘電率酸化物膜との界面に形成されても良い。更に、前記実施例等に示した燐ガラス層やシリコン窒化膜あるいはそれらの積層膜や窒化チタン電極を本実施例に適用しても良い事は云うまでもない。この様に、強誘電体膜または高誘電率酸化物膜の一主面に対向電極を設けると、各電極と強誘電体膜または高誘電率酸化物膜との界面処理が同一となり、界面準位密度も同一となり、電極の極性を変化させても電気的特性の対称性が良好と成り、電気的特性の安定化を図る事ができる効果がある。
【0014】
尚、本発明は実施例等に示した平面型強誘電体装置のみならず、縦型強誘電体装置やダイナミック・メモリのコンデンサー部や独立型強誘電体コンデンサー等の強誘電体装置等にも適用する事ができる事は云うまでもない。
【0015】
【発明の効果】
本発明により、強誘電体の電気的特性が一定し、寿命が長い、特性の安定した強誘電体装置を提供する事ができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す強誘電体装置の要部の断面図である。
【図2】本発明の他の実施例を示す強誘電体装置の要部の断面図である。
【図3】本発明のその他の実施例を示す強誘電体装置の要部の断面図である。
【図4】本発明の更にその他の実施例を示す強誘電体装置の要部の断面図である。
【符号の説明】
101、201、301、401・・・基板
102、202、302、402・・・絶縁膜
103、107、203、207、303、403・・・電極
104、106・・・燐ガラス層
105、205、304、404・・・強誘電体膜
204、206・・・シリコン窒化膜
305・・・窒化チタン膜
405、406・・・対向電極

Claims (3)

  1. 基板と、
    前記基板上に形成された絶縁膜と、
    前記絶縁膜の上面に直接形成された酸化タンタルあるいは酸化チタンを構成要素とする高誘電率酸化物膜と、
    前記高誘電率酸化物膜の上面に、相互に対向する位置に形成された第一の電極及び第二の電極とを有することを特徴とするダイナミックメモリ。
  2. 基板と、
    前記基板上に形成された絶縁膜と、
    前記絶縁膜上に相互に対向する位置に形成された第一の電極及び第二の電極と、
    前記絶縁膜の上面と前記第一の電極の上面及び前記第二の電極の上面にそれぞれ接して形成された酸化タンタルあるいは酸化チタンを構成要素とする高誘電率酸化物膜とを有することを特徴とするダイナミックメモリ。
  3. 基板上の絶縁膜の上面に直接酸化タンタルあるいは酸化チタンを構成要素とする高誘電率酸化物膜を形成する工程と、
    前記高誘電率酸化物膜の上面に、第一の電極および第二の電極を相互に対向する位置に同時に形成する工程とを備えたことを特徴とするダイナミックメモリの製造方法。
JP18075399A 1999-06-25 1999-06-25 ダイナミックメモリ及びダイナミックメモリの製造方法 Expired - Lifetime JP3599607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18075399A JP3599607B2 (ja) 1999-06-25 1999-06-25 ダイナミックメモリ及びダイナミックメモリの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18075399A JP3599607B2 (ja) 1999-06-25 1999-06-25 ダイナミックメモリ及びダイナミックメモリの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP16785992A Division JPH0613545A (ja) 1992-06-25 1992-06-25 強誘電体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002083732A Division JP2002359291A (ja) 2002-03-25 2002-03-25 強誘電体装置の製造方法および強誘電体装置

Publications (2)

Publication Number Publication Date
JP2000082783A JP2000082783A (ja) 2000-03-21
JP3599607B2 true JP3599607B2 (ja) 2004-12-08

Family

ID=16088725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18075399A Expired - Lifetime JP3599607B2 (ja) 1999-06-25 1999-06-25 ダイナミックメモリ及びダイナミックメモリの製造方法

Country Status (1)

Country Link
JP (1) JP3599607B2 (ja)

Also Published As

Publication number Publication date
JP2000082783A (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR20010014838A (ko) 실리콘상의 비결정성 유전체 커패시터
JPH11204746A (ja) 強誘電体メモリ装置及びその製造方法
TWI426532B (zh) 電容器及形成電容器之方法
JP2000058792A (ja) 超薄膜キャパシタおよびdram
US20160027642A1 (en) Methods of Forming Capacitors
KR960012366A (ko) 용량성 구조 및 그와 유전성막의 형성 방법
KR100947064B1 (ko) 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
KR20030013626A (ko) 스택형 캐패시터의 제조 방법
TW201929014A (zh) 鐵電組件及形成鐵電組件之方法
CN1650398A (zh) 插塞结构之电容器组障
JP2004014916A (ja) 半導体装置及びその製造方法
JPH0687493B2 (ja) 薄膜コンデンサ
JP3599607B2 (ja) ダイナミックメモリ及びダイナミックメモリの製造方法
JPH0687491B2 (ja) 薄膜コンデンサ
JPH0613545A (ja) 強誘電体装置
JPH0687490B2 (ja) 薄膜コンデンサおよびその製造方法
JP2000082782A (ja) 強誘電体装置
JPH10214947A (ja) 薄膜誘電体素子
KR19980042343A (ko) 유전율의 감소가 방지될 수 있는 박막 캐패시터 구조
JP2002359291A (ja) 強誘電体装置の製造方法および強誘電体装置
US6214661B1 (en) Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
JP2000101029A (ja) 強誘電体装置
JPH0513706A (ja) 半導体装置
JPH03257857A (ja) 薄膜コンデンサ及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040914

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8