JP3595275B2 - デジタルfpu送信装置及びデジタルfpu受信装置 - Google Patents

デジタルfpu送信装置及びデジタルfpu受信装置 Download PDF

Info

Publication number
JP3595275B2
JP3595275B2 JP2001079176A JP2001079176A JP3595275B2 JP 3595275 B2 JP3595275 B2 JP 3595275B2 JP 2001079176 A JP2001079176 A JP 2001079176A JP 2001079176 A JP2001079176 A JP 2001079176A JP 3595275 B2 JP3595275 B2 JP 3595275B2
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001079176A
Other languages
English (en)
Other versions
JP2002280910A (ja
Inventor
満 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001079176A priority Critical patent/JP3595275B2/ja
Publication of JP2002280910A publication Critical patent/JP2002280910A/ja
Application granted granted Critical
Publication of JP3595275B2 publication Critical patent/JP3595275B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Monitoring And Testing Of Transmission In General (AREA)
  • Transmitters (AREA)
  • Circuits Of Receivers In General (AREA)
  • Details Of Television Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、映像、音声素材の中継伝送に使用する局外マイクロ波送信装置、または受信装置(FPU装置)のうち、同軸ケーブルで高周波部と制御部を接続して運用するものに関する。
【0002】
【従来の技術】
映像、音声素材(信号)の中継伝送に使用する局外マイクロ波送信装置または受信装置(Field Pickup Unit.FPU装置)のうち、同軸ケーブルで高周波部と制御部を接続して運用するものに関して、特開平9−8577号公報に開示されたものに類似の、従来の送信装置のブロック図を図12に、受信装置のブロック図を図13に示す。 図12の構成と、図13の構成はよく似ているので、重複する説明を避けるため、主に図12を用いて説明する。
図12においてT1は制御部、T2は高周波部、3は制御部T1と高周波部T2を接続する同軸ケーブルである。制御部T1は、IF変調器11と、制御部電源12と、第1合成・分波器13と、第1監視制御装置14 と、第1音声変復調装置15 と、AGC回路16 と、固定イコライザ回路17 とを有している。
高周波部T2は、第2合成・分波器21と、高周波回路22と、高周波部電源23と、第2監視制御装置24 と、第2音声変復調装置25 を有している。
【0003】
次に動作について説明する。
制御部T1においてIF変調器11は入力される映像音声信号を130MHzのIF信号に変換する。制御部電源12は入力されるAC電圧またはDC電圧を所定のDC電圧に変換する。第1合成・分波器13は、IF変調器11からのIF信号と制御部電源12からのDC電圧と第1監視制御装置14 からの監視制御信号と第1音声変復調装置15 からの音声信号とを多重化し、周波数多重信号として同軸ケーブル3を通して高周波部T2に伝送する。
高周波部T2において、第2合成・ 分波器21は、同軸ケーブル3を通じて伝送される制御部からの周波数多重信号をIF信号とDC電圧と監視制御信号と音声信号に分離する。高周波回路22は、第2合成・分波器21で分離されたIF信号をSHF帯信号に周波数変換し、所定の電力まで増幅した後出力する。高周波部電源23は、第2合成・分波器21で分離されたDC電圧を所定の電圧に変換する。
【0004】
第2監視制御装置24 は、第2合成・分波器21で分離された監視制御信号を受信し、その応答信号を第2合成・分波器21を経由して制御部に返信する。第2音声変復調装置25 は、第2合成・分波器21で分離された音声信号を復調し音声として出力すると共に、入力された音声を変調し第2合成・分波器21を経由して制御部に送信する。図12の送信装置と図13の受信装置の差異は、送信装置ではIF信号からSHF帯信号に変換するのに対し、受信装置ではSHF帯信号からIF信号に変換することである。従って受信装置では、送信装置のIF変調器11の代わりにIF復調器18 を有している。
【0005】
このような送信装置又は受信装置では、その運用において同軸ケーブル3のケーブル長Lはある範囲(例えば50〜200m) で変化する。そのためケーブル長の違いにより、ケーブル減衰量や周波数特性が変化し、高周波部電源23の受電電圧は無論、IF信号の入力レベルや周波数特性に影響を与える。従来は、受電電圧の低下に対しては、高周波部電源23によるステップアップや、高周波回路22への供給電力を調整するなどし、また、IF信号のレベル変動に対してはAGC回路16 を設け、また、周波数特性の補正用には半固定諸元のイコライザ回路17 を設けているため、これら補正回路の調整設定により定まる一定のケーブル長の変化範囲内では無調整で使用できる。しかし、この範囲を越えるとケーブルの長さに応じて再調整が必要となる。即ち、無調整で使用可能なケーブル長の変化範囲が狭いという問題があった。
【0006】
【発明が解決しようとする課題】
従来のFPU送信装置、受信装置では、制御部と高周波部とを接続する同軸ケーブルのケーブル長Lの変化による電源電圧の変動や、IF信号のレベル変動は、自動的に補正されるものの、周波数特性の変化に対しては、手動による調整が必要であったため、無調整で対応可能なケーブル長の範囲が小さいという課題があった。
【0007】
【課題を解決するための手段】
この発明のFPU送信装置は、入力信号をIF信号に変換するIF変調器と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、所定のDC電圧を出力する電源部と、前記補償回路を経由した前記IF信号と前記DC電圧とを合成し、合成信号として同軸ケーブルに出力するとともに高周波部から伝送されたデータを分離する第1合成・分波器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置とを有する制御部、
前記同軸ケーブルを介して入力された前記合成信号をIF信号とDC電圧とに分離するとともに、与えられたデータを応答信号として前記制御部に伝送する第2合成・分波器と、前記分離したIF信号をSHF信号として出力する高周波回路と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離されたDC電圧のレベルを検出する電圧検出回路と、この電圧をデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
前記制御部と前記高周波部とを接続する前記同軸ケーブルを有するディジタルFPU送信装置において、
前記補償回路は周波数により異なるゲイン値に設定できる可変イコライザ回路としたものである。
【0008】
また、入力されたSHF信号をIF信号として増幅する高周波回路と、前記IF信号に与えられたデータを応答信号として重畳し同軸ケーブルを介して制御部に伝送するとともに、入力されたDC電圧を分離する第2合成・分波器と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離したDC電圧のレベルを検出する電圧検出回路と、この電圧をデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
所定のDC電圧を出力する電源部と、前記同軸ケーブルを介して前記高周波部から伝送されたIF信号から前記データを分離するとともに、前記DC電圧を前記同軸ケーブルに出力する第1合成・分波器と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、入力されたIF信号を画像・音声信号に復調するIF復調器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置とを有する制御部、
前記高周波部と前記制御部とを接続する前記同軸ケーブルを有するディジタルFPU受信装置において、
前記補償回路は周波数により異なるゲインに設定できる可変イコライザ回路としたものである。
【0009】
また、入力信号をIF信号に変換するIF変調器と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、所定のDC電圧を出力する電源部と、前記補償回路を経由した前記IF信号と前記DC電圧とを合成し、同軸ケーブルに合成信号として出力するとともに高周波部から伝送されたデータを分離する第1合成・分波器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置と、前記高周波部との間で制御信号を授受する第1監視制御装置とを有する制御部、
前記同軸ケーブルを介して入力された前記合成信号をIF信号とDC電圧とに分離するとともに、与えられたデータを応答信号として前記制御部に伝送する第2合成・分波器と、前記分離されたIF信号をSHF信号として出力する高周波回路と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記制御装置との間で制御信号を授受する第2監視制御装置と、前記第2監視制御装置が受信する前記制御信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
前記制御部と前記高周波部とを接続する前記同軸ケーブルを有するディジタルFPU送信装置において、
前記補償回路は周波数により異なるゲイン値に設定できる可変イコライザ回路としたものである。
【0010】
また、入力されたSHF信号をIF信号として増幅する高周波回路と、前記IF信号に与えられたデータを応答信号として重畳し同軸ケーブルを介して制御部に伝送するとともに、入力されたDC電圧を分離する第2合成・分波器と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、制御部との間で制御信号を授受する第2監視制御装置と、前記第2監視制御装置が受信する前記制御信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
所定のDC電圧を出力する電源部と、前記同軸ケーブルを介して前記高周波部から伝送されたIF信号から前記データを分離するとともに、前記DC電圧を前記同軸ケーブルに出力する第1合成・分波器と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、入力されたIF信号を画像・音声信号に復調するIF復調器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記可変イコライザ回路に前記信号を与える第1演算装置とを有する制御部、
前記高周波部と前記制御部とを接続する前記同軸ケーブルを有するディジタルFPU受信装置において、
前記補償回路は周波数により異なるゲインに設定できる可変イコライザ回路としたものである。
【0011】
入力信号をIF信号に変換するIF変調器と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、所定のDC電圧を出力する電源部と、前記補償回路を経由した前記IF信号と前記DC電圧とを合成し、同軸ケーブルに合成信号として出力するとともに高周波部から伝送されたデータを分離する第1合成・分波器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置と、前記高周波部との間で制御信号を授受する第1監視制御装置とを有する制御部、
前記同軸ケーブルを介して入力された前記合成信号をIF信号とDC電圧及び音声信号に分離するとともに、与えられたデータを応答信号として前記制御部に伝送する第2合成・分波器と、前記分離されたIF信号をSHF信号として出力する高周波回路と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離された音声信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
前記制御部と前記高周波部とを接続する前記同軸ケーブルを有するディジタルFPU送信装置において、
前記補償回路は周波数により異なるゲイン値に設定できる可変イコライザ回路としたことを特徴とするディジタルFPU送信装置。
【0012】
入力されたSHF信号をIF信号として増幅する高周波回路と、前記IF信号に与えられたデータを応答信号として重畳し同軸ケーブルを介して制御部に伝送するとともに、入力されたDC電圧を分離し、更に前記IF信号に含まれる音声信号を分離する第2合成・分波器と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離した音声信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
所定のDC電圧を出力する電源部と、前記同軸ケーブルを介して前記高周波部から伝送されたIF信号から前記データを分離するとともに、前記DC電圧を前記同軸ケーブルに出力する第1合成・分波器と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、入力されたIF信号を画像・音声信号に復調するIF復調器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置とを有する制御部、
前記高周波部と前記制御部とを接続する前記同軸ケーブルを有するディジタルFPU受信装置において、
前記補償回路は周波数により異なるゲインに設定できる可変イコライザ回路としたことを特徴とするディジタルFPU受信装置。
【0013】
この発明のFPU送信装置は、制御部はIF信号のレベルを所定の値に制御するAGC回路と、演算装置の指令にもとづいてAGC回路の使用、不使用を選択する切り換えスイッチとを備えたものである。
【0014】
この発明のFPU受信装置は、制御部はIF信号のレベルを所定の値に制御するAGC回路と、演算装置の指令にもとづいてAGC回路の使用、不使用を選択する切り換えスイッチとを備えたものである。
【0015】
【発明の実施の形態】
実施の形態1.
図1に本発明における送信装置のブロック図を示す。同図において101は制御部、102は高周波部、3は制御部101と高周波部102を接続する同軸ケーブルである。
制御部101は、IF変調器11と、制御部電源12と、第1合成・分波器13と、監視制御装置14 と、第1音声変復調装置15と、第1演算装置(CPU)19 と、レベル補正回路110 と、可変イコライザ回路111とを有している。
高周波部102は、第2合成・分波器21と、高周波回路22と、高周波部電源23と、監視制御装置24 と、第2音声変復調装置25 と、電圧検出回路26 と、第2演算装置(CPU)27 とを有している。
【0016】
次に、動作について説明する。なお、以下の説明で言う信号及びデータは(IF信号とSHF帯信号とを除き)全てディジタル信号、ディジタルデータである。
制御部101において、IF変調器11は入力される映像信号、音声信号などをIF信号に変換する。制御部電源12は入力されるAC電圧あるいはDC電圧を所定のDC電圧に変換する。第1合成・分波器13はIF変調器11からのIF信号と、制御部電源12からの所定のDC電圧とを合成し、合成信号として同軸ケーブル3を通して高周波部102へ送る。
高周波部102において、第2合成・分波器21は同軸ケーブル3を通して送られてくる制御部101からの合成信号をIF信号と、DC電圧とに分離する。高周波電源23は第2合成・分波器21により分離されたDC電圧を受けて所定の電圧に変換し、高周波部102の内部の各回路に供給する。
【0017】
第2合成・分波器21で分離されたDC電圧を電圧検出回路26 により検出し、第2演算装置(CPU)27 により検出データに変換する。この検出データは監視制御装置24 に伝達し、応答信号の1項目として制御部101に返信する。制御部101の監視制御装置14 は、この応答信号から検出データを抜き出し、演算装置(CPU)19 に伝達する。演算装置(CPU)19 は検 出データを基にレベル補正回路110 と可変イコライザ回路111の制御量を決定し、これらを最適値に制御する。
【0018】
次にこの制御量の決定方法について説明する。
前記検出データにより検出したDC電圧の大きさから、図2に示すように、まず同軸ケーブル3の長さLを換算する(同軸ケーブル3は予め定めた規格のものが使用されている)。この長さLに対応して、レベル補正回路110の補正量と、可変イコライザ回路111の設定内容とを如何にするべきかは、予め決定され、第1演算装置19の図示しない記憶回路に記憶させておく。レベル補正量は例えば図3に示すようなもの、また、可変イコライザ回路の補正は例えば図4に示すようなものである。
第1演算装置19は検出データに対応した補正量を前記記憶回路から読み取って制御量を決定する。
【0019】
上記説明に於いて、第1演算装置19はデータからケーブル長を求めると説明したが、最終的にはレベル補正回路110と可変イコライザ回路111とを制御するためのデータさえ得られれば、ケーブル長は必ずしも必要ではないことは言うまでもない。また、第1演算装置19の作業の一部を第2演算装置19で分担してもよい。また、出力はSHF帯信号として説明したが、無論より高い周波数の通信にも使用できる。
【0020】
実施の形態2.
図5に本発明における受信装置のブロック図を示す。同図の構成は、図1に示した実施の形態1の送信装置の構成と類似しているが、受信装置なので、IF復調器18を備え、かつ、画像、音声信号の流れの方向が図1とは逆方向になっている。ただしレベル補正回路110と可変イコライザ回路111とを制御する制御信号の流れの方向は図1と同じであるので、詳細な説明は省略する。
図5において201は制御部、202は高周波部、3は制御部201と高周波部202を接続する同軸ケーブルである。制御部201は、IF復調器18 と、制御部電源12と、第1合成・分波器13と、第1監視制御装置14と、第1音声変復調装置15 と、第1演算装置(CPU)19 と、レベル補正回路110 と、可変イコライザ回路111とを有している。高周波部202は、第2合成・分波器21と、高周波回路22と、高周波部電源23と、第2監視制御装置24と、第2音声変復調装置25 と電圧検出回路26 と第2演算装置(CPU)27 とを有している。
高周波部202において、第2合成・分波器21で分離されたDC電圧を電圧検出回路26 により検出し、第2演算装置(CPU)27 により検出データに変換する。検出データは第2監視制御装置24に伝達し、応答信号の1項目として制御部201に返信する。制御部201の第1監視制御装置14は、応答信号から検出データを抜き出し、第1演算装置(CPU)19 に伝達する。第1演算装置(CPU)19 は検出データを基にレベル補正回路110 と可変イコライザ回路111の制御量を決定し、これらを最適値に制御する。
【0021】
実施の形態3.
実施の形態1及び実施の形態2では、同軸ケーブル3によるDC電圧の低下を検出している。しかし、同軸ケーブル3の変化範囲内でのDC電圧の低下の程度(変化の割合)は、図2に示したように、それほど大きくはない。また、高周波部内での電流の消費も、取り扱う信号の変化によって刻々と変化するので、必ずしも正確にケーブル長を測定できるとはかぎらない。そこで、同軸ケーブル3の長さにより変化する信号の減衰を捕らえたほうが、より実態に近い正確なデータが得られる可能性がある。
図6に本発明の実施の形態3による送信装置のブロック図を示す。103は制御部、104は高周波部である。高周波部104では、監視制御信号レベル(ディジタル信号のレベル)を監視制御信号レベル検出回路28 (以下レベル検出回路)により検出し、第2演算装置(CPU)27 によって第2合成・ 分波器21で分離されたDC電圧を電圧検出回路26 で検出したと同様の検出データに(あるいは同軸ケーブル長Lに)変換する。レベル検出回路28により検出した監視制御信号レベルと変換するDC電圧レベルとの関係は、例えば図7に示すようなものとなる。念のため、上記監視制御信号はディジタル信号であるので、その信号レベルは監視制御信号の量に応じて変化するということはない。
上記以外の動作については実施の形態1と同じであるので、詳細な説明を省略する。
【0022】
実施の形態4.
図8に実施の形態3の発明を受信装置に適用した実施の形態について受信装置のブロック図を示す。高周波部204は、監視制御信号レベルをレベル検出回路28 により検出し、第2演算装置(CPU)27 によって第2合成・ 分波器21で分離されたDC電圧 を電圧検出回路26 で検出したと同様の検出データに(あるいは同軸ケーブル長Lに)変換する。上記以外の動作については実施の形態2と同じであるので、詳細な説明を省略する。
【0023】
実施の形態5.
ケーブル長の測定に用いる信号は、実施の形態3または4に示した監視制御信号に限らず、他の信号を用いることもできる。
図9に本発明の実施の形態5の送信装置のブロック図を示す。高周波部106は、音声信号レベル(ディジタル信号のレベル)を音声信号レベル検出回路29(以下レベル検出回路)により検出し、第2演算装置(CPU)27により検出データに変換する。ここでは実際の音声信号のレベルを検出しているので、実施の形態1と2で説明した、第2合成・分波器21で分離されたDC電圧を電圧検出回路26で検出する方法よりも、また、実施の形態3と4で説明した監視制御信号レベルを検出する方法よりも、より実態に近い正確な検出が可能となる。念のため、上記音声信号はアナログ信号ではなくディジタル信号であるので、その信号レベルは音声信号の大きさに応じて変化するということはない。上記以外の部分は実施の形態1と同じであるので、詳細な説明を省略する。
【0024】
実施の形態6.
図10に実施の形態5のものを受信装置に適用した場合の受信装置ブロック図を示す。高周波部206では、音声信号レベルをレベル検出回路29により検出し、第2演算装置(CPU)27により検出データに変換する。上記以外の部分は実施の形態2と同じであるので詳細な説明を省略する。
【0025】
実施の形態7.
実際にFPU送受信機が使用される現場では、同軸ケーブル3は送信機と受信機のセツトに組み合わせて何種類かの長さのものが準備されており、距離に合わせて長さをその都度切り縮めたりすることは、一般的にはない。したがって実施の形態1〜6の方法で殆どの場合対応できる。しかし、例外的に極めて長くしなければならない場合が発生しないともかぎらないので、このような場合にも対応できる実施の形態7の構成を図11に示す。
【0026】
図に於いて、107は送信装置の制御部、108は送信装置の高周波部である。99は信号切り換え回路であって、IF変調器11の出力信号を直接、レベル補正回路110に送るか、AGC回路16を経由して送るかを選択するものである。信号切り換え回路99は、第1演算装置19からの指令にもとづいて切り換えられる。レベル補正回路110により補正が可能な場合には切り換え回路99はAGC回路16を経由しない側に切り換えられているが、ケーブル長がレベル補正回路110の補正範囲を逸脱するほど長く補正が出来ないと第1演算装置19が判断したときに、切り換え回路99はAGC回路16を経由する側に切り換えられる。
これにより例えば図3のレベル補正量はその補正範囲を更に拡大することができ、対応可能なケーブル長の範囲がさらに拡大できる。
説明の都合上、ここでは送信装置について図示したが、受信装置についても同様の構成が可能である。また、実施の形態3〜6のものに適用することができる。
【0027】
【発明の効果】
以上に説明したように、本発明のFPU送信装置、及びFPU受信装置では、同軸ケーブルの長さの変化による周波数特性の変化を補正する可変イコライザ回路を用いているので、従来の電圧補正だけの場合に比べて、より大きい長さ変化に無調整で対応できる。
【0028】
また、監視制御信号のレベルの変動により同軸ケーブルの長さを計測しているので、従来より正確な計測、およびこの計測結果に基づく、より正確な補正ができる。
【0029】
また、音声信号のレベルの変動により同軸ケーブルの長さを計測しているので、従来より正確な計測、およびこの計測結果に基づく、より正確な補正ができる。
【0030】
また、AGC回路を併用し、細かな補正をレベル補正回路で行うとともに、大まかな補正をAGC回路で行うので、よりひろいケーブル長の変化に対応できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のFPU送信装置の構成図である。
【図2】図1の動作特性を説明する特性説明図である。
【図3】図1の動作特性を説明する特性説明図である。
【図4】図1の動作特性を説明する特性説明図である。
【図5】本発明の実施の形態2のFPU受信装置の構成図である。
【図6】本発明の実施の形態3のFPU送信装置の構成図である。
【図7】図6のものの動作を説明するための特性説明図である。
【図8】本発明の実施の形態4のFPU受信装置の構成図である。
【図9】本発明の実施の形態5のFPU送信装置の構成図である。
【図10】本発明の実施の形態6のFPU受信装置の構成図である。
【図11】本発明の実施の形態7のFPU送信装置の構成図である。
【図12】従来のFPU送信装置の構成図である。
【図13】従来のFPU受信装置の構成図である。
【符号の説明】
101、103、105、107、T1 送信装置の制御部、
102、104、106、108、T2 送信装置の高周波部、
3、 同軸ケーブル、 11 IF変調器、 12 制御部電源、
13 第1合成・ 分波器、 14 第1監視制御装置、
15 第1音声変復調装置、 18 IF復調器、
19 第1演算装置(CPU)、21 第2合成・ 分波器、
22 高周波回路、 23 高周波部電源、 24 第2監視制御装置、
25 第2音声変復調装置、 26 電圧検出回路、
27 第2演算装置(CPU)、28 監視制御信号のレベル検出回路、
29 音声信号のレベル検出回路、110 レベル補正回路、
111 可変イコライザ回路 。

Claims (8)

  1. 入力信号をIF信号に変換するIF変調器と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、所定のDC電圧を出力する電源部と、前記補償回路を経由した前記IF信号と前記DC電圧とを合成し、合成信号として同軸ケーブルに出力するとともに高周波部から伝送されたデータを分離する第1合成・分波器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置とを有する制御部、
    前記同軸ケーブルを介して入力された前記合成信号をIF信号とDC電圧とに分離するとともに、与えられたデータを応答信号として前記制御部に伝送する第2合成・分波器と、前記分離したIF信号をSHF信号として出力する高周波回路と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離されたDC電圧のレベルを検出する電圧検出回路と、この電圧をデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
    前記制御部と前記高周波部とを接続する前記同軸ケーブルを有するディジタルFPU送信装置において、
    前記補償回路は周波数により異なるゲイン値に設定できる可変イコライザ回路としたことを特徴とするディジタルFPU送信装置。
  2. 入力されたSHF信号をIF信号として増幅する高周波回路と、前記IF信号に与えられたデータを応答信号として重畳し同軸ケーブルを介して制御部に伝送するとともに、入力されたDC電圧を分離する第2合成・分波器と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離したDC電圧のレベルを検出する電圧検出回路と、この電圧をデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
    所定のDC電圧を出力する電源部と、前記同軸ケーブルを介して前記高周波部から伝送されたIF信号から前記データを分離するとともに、前記DC電圧を前記同軸ケーブルに出力する第1合成・分波器と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、入力されたIF信号を画像・音声信号に復調するIF復調器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置とを有する制御部、
    前記高周波部と前記制御部とを接続する前記同軸ケーブルを有するディジタルFPU受信装置において、
    前記補償回路は周波数により異なるゲインに設定できる可変イコライザ回路としたことを特徴とするディジタルFPU受信装置。
  3. 入力信号をIF信号に変換するIF変調器と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、所定のDC電圧を出力する電源部と、前記補償回路を経由した前記IF信号と前記DC電圧とを合成し、同軸ケーブルに合成信号として出力するとともに高周波部から伝送されたデータを分離する第1合成・分波器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置と、前記高周波部との間で制御信号を授受する第1監視制御装置とを有する制御部、
    前記同軸ケーブルを介して入力された前記合成信号をIF信号とDC電圧とに分離するとともに、与えられたデータを応答信号として前記制御部に伝送する第2合成・分波器と、前記分離されたIF信号をSHF信号として出力する高周波回路と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記制御装置との間で制御信号を授受する第2監視制御装置と、前記第2監視制御装置が受信する前記制御信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
    前記制御部と前記高周波部とを接続する前記同軸ケーブルを有するディジタルFPU送信装置において、
    前記補償回路は周波数により異なるゲイン値に設定できる可変イコライザ回路としたことを特徴とするディジタルFPU送信装置。
  4. 入力されたSHF信号をIF信号として増幅する高周波回路と、前記IF信号に与えられたデータを応答信号として重畳し同軸ケーブルを介して制御部に伝送するとともに、入力されたDC電圧を分離する第2合成・分波器と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、制御部との間で制御信号を授受する第2監視制御装置と、前記第2監視制御装置が受信する前記制御信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
    所定のDC電圧を出力する電源部と、前記同軸ケーブルを介して前記高周波部から伝送されたIF信号から前記データを分離するとともに、前記DC電圧を前記同軸ケーブルに出力する第1合成・分波器と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、入力されたIF信号を画像・音声信号に復調するIF復調器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記可変イコライザ回路に前記信号を与える第1演算装置とを有する制御部、
    前記高周波部と前記制御部とを接続する前記同軸ケーブルを有するディジタルFPU受信装置において、
    前記補償回路は周波数により異なるゲインに設定できる可変イコライザ回路としたことを特徴とするディジタルFPU受信装置。
  5. 入力信号をIF信号に変換するIF変調器と、与えられた信号により前記IF信号のレベルを補正するレベル補正回路と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、所定のDC電圧を出力する電源部と、前記補償回路を経由した前記IF信号と前記DC電圧とを合成し、同軸ケーブルに合成信号として出力するとともに高周波部から伝送されたデータを分離する第1合成・分波器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置と、前記高周波部との間で制御信号を授受する第1監視制御装置とを有する制御部、
    前記同軸ケーブルを介して入力された前記合成信号をIF信号とDC電圧及び音声信号に分離するとともに、与えられたデータを応答信号として前記制御部に伝送する第2合成・分波器と、前記分離されたIF信号をSHF信号として出力する高周波回路と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離された音声信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
    前記制御部と前記高周波部とを接続する前記同軸ケーブルを有するディジタルFPU送信装置において、
    前記補償回路は周波数により異なるゲイン値に設定できる可変イコライザ回路としたことを特徴とするディジタルFPU送信装置。
  6. 入力されたSHF信号をIF信号として増幅する高周波回路と、前記IF信号に与えられたデータを応答信号として重畳し同軸ケーブルを介して制御部に伝送するとともに、入力されたDC電圧を分離し、更に前記IF信号に含まれる音声信号を分離する第2合成・分波器と、前記分離されたDC電圧を前記高周波回路に供給する高周波部電源と、前記分離した音声信号のレベルを検出するレベル検出回路と、このレベルをデータとして前記第2合成、分波器に与える第2演算装置とを有する高周波部、
    所定のDC電圧を出力する電源部と、前記同軸ケーブルを介して前記高周波部から伝送されたIF信号から前記データを分離するとともに、前記DC電圧を前記同軸ケーブルに出力する第1合成・分波器と、このIF信号を通過させると共に与えられた信号により特性が制御される補償回路と、入力されたIF信号を画像・音声信号に復調するIF復調器と、あらかじめ前記同軸ケーブルの周波数特性を記憶し前記分離されたデータにもとづいて前記レベル補正回路と前記補償回路に前記信号を与える第1演算装置とを有する制御部、
    前記高周波部と前記制御部とを接続する前記同軸ケーブルを有するディジタルFPU受信装置において、
    前記補償回路は周波数により異なるゲインに設定できる可変イコライザ回路としたことを特徴とするディジタルFPU受信装置。
  7. 制御部はIF信号のレベルを所定の値に制御するAGC回路と、演算装置の指令にもとづいて前記AGC回路の使用、不使用を選択する切り換えスイッチとを備えたことを特徴とする請求項1、3、5のいずれか一項に記載のFPU送信装置。
  8. 制御部はIF信号のレベルを所定の値に制御するAGC回路と、演算装置の指令にもとづいて前記AGC回路の使用、不使用を選択する切り換えスイッチとを備えたことを特徴とする請求項2、4、6のいずれか一項に記載のFPU受信装置。
JP2001079176A 2001-03-19 2001-03-19 デジタルfpu送信装置及びデジタルfpu受信装置 Expired - Fee Related JP3595275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001079176A JP3595275B2 (ja) 2001-03-19 2001-03-19 デジタルfpu送信装置及びデジタルfpu受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079176A JP3595275B2 (ja) 2001-03-19 2001-03-19 デジタルfpu送信装置及びデジタルfpu受信装置

Publications (2)

Publication Number Publication Date
JP2002280910A JP2002280910A (ja) 2002-09-27
JP3595275B2 true JP3595275B2 (ja) 2004-12-02

Family

ID=18935671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079176A Expired - Fee Related JP3595275B2 (ja) 2001-03-19 2001-03-19 デジタルfpu送信装置及びデジタルfpu受信装置

Country Status (1)

Country Link
JP (1) JP3595275B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317332B (zh) 2005-12-14 2012-09-05 日本电气株式会社 数字通信系统、室内单元和室外单元
JP2008160544A (ja) * 2006-12-25 2008-07-10 Hitachi Ltd 受信装置
JP6892761B2 (ja) * 2017-02-06 2021-06-23 株式会社日立国際電気 伝送機器システム

Also Published As

Publication number Publication date
JP2002280910A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
US5754943A (en) Cable loss equalization system used in wireless communication equipment
US5146614A (en) Radio transceiver apparatus with booster
US20060227976A1 (en) Binaural hearing instrument systems and methods
CA2276797C (en) Method for improving the wanted signal in a radio receiving unit
JP2004350121A (ja) 検波回路
US7616702B2 (en) Transmission circuit and communication apparatus comprising the same
JP3595275B2 (ja) デジタルfpu送信装置及びデジタルfpu受信装置
US6389303B1 (en) Booster for amplifying the transmission output of a handy phone
JP3642213B2 (ja) 中継装置
JP2937866B2 (ja) 無線送信装置
JP3071692B2 (ja) ケーブル損失補償方式
JP2001016145A (ja) 無線通信機の周波数特性補正装置
JPH05268117A (ja) 送信電力制御方式
JP2578555B2 (ja) 位相等化方式、周波数等化方式及びこれらを用いた通信方式
JP3067679B2 (ja) 無線通信装置の送信電力制御方式
JP2775897B2 (ja) Fm送受信装置
JP4189134B2 (ja) ダイバシティ受信機
JP3088394B2 (ja) 伝送装置
JPH04253495A (ja) 映像信号伝送及び受信方式
JP2787905B2 (ja) 送信出力制御方式
JPH06125234A (ja) 放送用送信システム
JPH11312935A (ja) Fm放送機の位相調整回路及びfm放送機の位相調整方法
JPH11340844A (ja) 送信装置
JPH11298387A (ja) ダイバーシチ受信装置及び、そのダイバーシチ受信装置の利得調整方法
JPH07250004A (ja) 受信信号増幅装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees