JP3592574B2

JP3592574B2 - 電圧制御オシレータ（ｖｃｏ）ｃｍｏｓ回路

Info

Publication number: JP3592574B2
Application number: JP06288399A
Authority: JP
Inventors: ワンホングモ
Original assignee: ルーセントテクノロジーズインコーポレーテッド
Priority date: 1998-03-10
Filing date: 1999-03-10
Publication date: 2004-11-24
Anticipated expiration: 2019-03-10
Also published as: EP0942531A3; EP0942531A2; JPH11330852A; US5959504A; EP0942531B1; DE69942625D1

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳに構成された電圧制御オシレータ（ＶＣＯ）に関する。更に特定すれば、本発明は、ＶＣＯの同調のためにバック・ゲートＣＭＯＳ端子を採用するＣＭＯＳＶＣＯ回路に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】
オシレータ回路は周知であり、多数の用途において採用されている。ＶＣＯ回路には主に２つの種類がある。すなわち、抵抗−キャパシタンス（ＲＣ）定数を用いる緩和タイプと、可同調インダクタ−コンデンサ（ＬＣ）タンク回路を用いる共振タイプである。高周波数の用途では、周波数精度、呈する位相ノイズが小さいこと、安定性、およびおそらく最も重要である高周波数能力のために、共振タンク回路が好ましい。
【０００３】
共振オシレータ回路は、インダクタンス（Ｌ）およびキャパシタンス（Ｃ）の並列構成から形成される。理想的な条件のもとでは、かかる並列Ｌ−Ｃ構成は、永続的に発振する。しかしながら、とりわけインダクタンスから生じる抵抗損失のために、発振特性はＲＬＣ回路に似ており、発振が減衰する結果となる。図１の従来技術の回路に、かかるＲ−Ｌ−Ｃ回路を示す。この図で、Ｒは、インダクタＬおよびコンデンサＣに起因する回路での抵抗損失を表す。
【０００４】
減衰効果を解消するためには、例えば図１ｂの回路に示すように、抵抗損失Ｒの効果を打ち消さなければならない。図１ｂでは、誘導性損失Ｒと並列にトランスコンダクタンス要素（−Ｒと示す）を配置して、抵抗が打ち消されている。図１ｂに等価な概略図を図１ｃに示す。図１ｃにおいて、コンデンサＣは、その等価物、すなわち等しい値（２Ｃ）を有する１対のコンデンサによって置換されている。可同調性のために、図１ｄに見られるように、コンデンサを可変コンデンサで置換する。
【０００５】
当技術分野において公知のように、ＶＣＯの周波数安定性のために、ＬおよびＣ値の積は高度に安定した値を維持し、比較的大きい値のインダクタＬを小さい値のコンデンサと組み合わせて用いなければならない。大きいＬを用いるのは、安定したオシレータのため、すなわち回路の発振を容易に開始するためである。したがって、好ましくない大きい寄生容量値を有する構成要素を用いる場合、所与のＬＣ値に対して、容量の増大を補償するには、より低い値のインダクタが必要であることが認められよう。トランスコンダクタンス要素−Ｒを発生してＬＣ抵抗損失を補償するための既存の技法は、比較的高い寄生容量を生じる結果となるので、ＶＣＯＣＭＯＳ設計では問題が発生する。例えば、図２ａに示すように、ＣＭＯＳＮチャネル・トランジスタ対を用いて、トランスコンダクタ効果を生成する。図２ａの回路等価物を図２ｂに示す。図２ｂにおいて、ＣＭＯＳトランジスタ対は、トランスコンダクタンス要素−Ｒを十分に与えて、インダクタに固有の抵抗損失を補償する。かかるＣＭＯＳトランジスタ対の使用は、望ましくない寄生容量Ｃ’も生じさせる。これは、図１ｄの回路に組み込まれると、結果として図３の回路となる。この回路では、ＮチャネルＣＭＯＳ対およびＰチャネルＣＭＯＳ対をプッシュプル構成で用いて、低い供給電圧に対して大きい電圧スイングを発生する。しかしながら、図３の構成では、不都合なことに、同調範囲が小さくなり、上述のように容量全体が増大し、所与のＬＣ定数を達成するためには低い値のインダクタの使用が求められる。
【０００６】
１ＧＨｚ以上の高周波数のＶＣＯの用途では、寄生容量の問題は著しく重大になる。この場合、統合された大きなインダクタＬが、より大きなＲを生じ、したがって、より大きいトランスコンダクタンス要素（−Ｒ）を発生するためには、所与の供給電圧に対して一層大きなトランジスタの使用を必要とする。一方、より大きいトランジスタの使用の結果として、寄生容量が増大する。
【０００７】
本発明は、電圧制御オシレータＣＭＯＳ回路に関し、これは、全容量値を低減させて所与のＬＣ値に対して大きなインダクタンスを使用可能とすることによって、本発明の回路を高品質とし、高周波数で動作可能とする。本発明の回路は、各々がソース端子、ゲート端子、ドレイン端子、およびバック・ゲート端子を有する第１のＣＭＯＳトランジスタ対を採用し、バック・ゲート端子に可同調電圧を印加してトランジスタ対の寄生容量を変動させる。トランジスタは、各トランジスタのゲート端子が他方のトランジスタのドレイン端子に接続され、トランジスタのドレイン端子がインダクタンスＬの両端で互いに接続されるように構成されている。電流源または、第１のトランジスタ対と同様の構成を有するが極性が反対である第２のトランジスタ対（例えばｎチャネルまたはｐチャネル）のような電流発生手段も、インダクタの両端に接続して、回路に適正な動作条件を与える。本発明の回路は、第１のトランジスタ対のバック・ゲート端子を利用して寄生容量を変動させ、これが第１トランジスタ対をバラクタの代替物として使用する結果となり、大きい同調範囲を有すると共に全容量値を低減させるという利点を生む。更に、第１および／または第２のトランジスタ対は、トランスコンダクタンス値に寄与し、この値がタンク回路に固有の抵抗を低減するか、または打ち消し、これによって、発振の長期化を可能とする。
【０００８】
好適な実施形態では、第１および第２のトランジスタ対双方を採用し、第１のトランジスタ対または第２のトランジスタ対のバック・ゲート端子に可変電圧信号を印加する。この好適な構成では、双方のトランジスタ対がトランスコンダクタンス効果に寄与し、これによって、より大きいタンクの固有抵抗が補償および打ち消される。
【０００９】
本発明の他の目的および特徴は、添付図面と関連付けて以下の詳細な説明を考慮することから明らかとなろう。しかしながら、図面は、本発明の限定の規定としてではなく、例示の目的のためにのみ意図されるものであり、これに対して添付の特許請求の範囲を参照するものとすることは、理解されよう。
【００１０】
【発明の実施の形態】
図４ａは、本発明にしたがって構成された好適なＣＭＯＳトランジスタ回路３０を示す。回路３０は、各々がソース端子、ドレイン端子、ゲート端子、およびバック・ゲート端子を有する１対のＣＭＯＳトランジスタ３２を含む。トランジスタは、一方のゲート端子が他方のドレイン端子に接続され、その逆も同様であるように構成されている。ソース端子は定電圧Ｖ_ＤＤに維持され、バック・ゲート端子は、３６として示される可変電圧源（Ｖ）に接続されている。
【００１１】
当技術分野において公知のように、更に上述した通り、トランジスタ対３２の各トランジスタは寄生容量値を有し、トランスコンダクタ要素として機能する。当技術分野において公知のように、ＣＭＯＳトランジスタの寄生容量は、トランジスタのバック・ゲート端子に印加される電圧の関数として変動する。このため、トランジスタ対３２のバック・ゲート端子に可変電圧Ｖを印加することによって、回路３０は、図４ｂに示すような簡略化された形態で表すことができる。図４ｂでは、対３２の各トランジスタは、バラクタの代替物（Ｃ’）を組み込み、共有トランスコンダクタンス要素（−Ｒ）に寄与する。
【００１２】
回路３０のこれらの特性を認識して、本発明にしたがって、例えば図５に示すように、１つ以上のトランジスタ対３２をインダクタＬの両端に配置したＬＣタンク回路を形成することができる。トランジスタ対は、タンク回路から固有の抵抗Ｒ（図５に想像線で示す）を打ち消すか、または過補償するトランスコンダクタンスの発生に寄与する。更に、電圧Ｖの調節等でトランジスタ対の寄生容量を変動させることによって、回路４０の同調を取ることが可能である。
【００１３】
更に具体的に、また引き続き図５を参照すると、好適なＶＣＯ回路４０は、２対のトランジスタ、すなわちｐチャネル・デバイスのトランジスタ対３２およびｎチャネル・デバイスのトランジスタ対３８を含む。トランジスタの各対は、インダクタＬの端子の両端で接続されている。トランジスタ対は、プッシュプル方式で動作する。トランジスタ対を図５に示すように構成することで、双方の対がトランスコンダクタンス値に寄与し、このためトランスコンダクタンス値が増大し、より大きい固有抵抗を有する低Ｑインダクタを動作に用いることが可能となる。これによって、本発明の回路は、安定した発振を提供しながら、幅広い周波数範囲にわたって、かつ５ＧＨｚ以上の高周波数で、同調可能となる。
【００１４】
図６ａおよび６ｂは、本発明の代替的な実施形態４２、４４をそれぞれ示す。回路４２、４４は、図５のＶＣＯ回路４０と同様に動作する。図６ａでは、回路４２は、定電流源５０と共に、単一のトランジスタ対３８を採用している。トランジスタ対３８のバック・ゲート端子に、可変電圧源３６が接続されている。現時点では、ＣＭＯＳ構成の大部分はｐドープ基板を利用しており、このため、電圧３６を印加可能であるＮチャネル・デバイスのバック・ゲート端子を分離するのが困難になっているが、当業者は、例えば基板とウェル領域との間に分離層を形成することによって、バック・ゲート端子を分離したＮチャネル・デバイスを製造可能であることを容易に想起しよう。
【００１５】
図６ｂの回路４４は、より一般的なｐチャネル・トランジスタを採用していること以外は、図６ａの回路４２と同様である。回路４２または４４の各々で、電流源５０は、図５の第２の対３０または３８のような、第２のトランジスタ対を置き換えたものとして機能する。しかしながら、回路４２および４４の各々で単一のみのトランジスタ対を用いる限りは、トランスコンダクタンス値に寄与するトランジスタが少数になることを指摘しておく。結果として、代替的な構成では、打ち消されるインダクタ抵抗が小さくなる。更に、現在の好適な実施形態は、図４ａに示すように、少なくとも１対のＣＭＯＳトランジスタを含むものとして説明しているが、本発明は、単一のトランジスタを用いる場合にも動作可能である。しかしながら、単一のトランジスタは、トランジスタ対に比べ、発生するトランスコンダクタンスが小さいことは明らかであろう。
【００１６】
前述の説明から容易に明らかであるように、本発明は、バック・ゲート駆動トランジスタを用いて、トランスコンダクタンスおよび可変容量を同時に発生する。かかる同時機能は、ＶＣＯ回路における以外に多くの実用的な用途を有する。例えば、図７ａに示す従来技術の実用のコルピッツ発振器の代替物として、図７ｂに示すようなコルピッツ発振器を構成可能である。図７ａのコルピッツ発振器は、トランジスタＱ、コンデンサＣ、インダクタＬ、および可変容量すなわちバラクタＣ’から成り、図７ｂの回路として設計可能である。図７ｂでは、トランジスタＱのバック・ゲート端子に印加される可変電圧Ｖによって、バラクタＣ’の可変容量機能を実行する。むろん、トランジスタＱは、トランスコンダクタンス値を発生して、インダクタＬおよびコンデンサＣに固有の抵抗を相殺する。
【００１７】
このように、本発明の基本的な新規の特徴を、その好適な実施形態に適用して、図示し、説明し、指摘したが、本発明の精神から逸脱することなく、当業者によって、例示したデバイスの形態および詳細および動作において、様々な主略および置換および変更が可能であることは理解されよう。例えば、ほぼ同一の方法でほぼ同一の機能を実行して同一の結果を達成するそれらの要素のあらゆる組み合わせが本発明の範囲内であることは、明示的に意図される。したがって、本発明は、添付された特許請求の範囲によって示されるようにのみ、限定を受けることが意図される。
【図面の簡単な説明】
【図１ａ】実用のＬＣタンク回路の概略図である。
【図１ｂ】「負抵抗」（−Ｒ）要素を有する実用のタンク回路の概略図である。
【図１ｃ】「負抵抗」（−Ｒ）要素を有する実用のタンク回路の概略図である。
【図１ｄ】コンデンサの代わりにバラクタを有する図１ｃのタンク回路の概略図である。
【図２ａ】ＬＣタンク回路において負抵抗として用いるトランスコンダクタンス値を生成するためのＣＭＯＳトランジスタ対の代替的な概略図である。
【図２ｂ】ＬＣタンク回路において負抵抗として用いるトランスコンダクタンス値を生成するためのＣＭＯＳトランジスタ対の代替的な概略図である。
【図３】図２ａおよび２ｂに示すように構成された２つのＣＭＯＳトランジスタ対を組み込んだＬＣタンク回路である。
【図４ａ】トランジスタ対のバック・ゲート端子に可同調電圧を印加したＣＭＯＳトランジスタ対の代替的な概略図である。
【図４ｂ】トランジスタ対のバック・ゲート端子に可同調電圧を印加したＣＭＯＳトランジスタ対の代替的な概略図である。
【図５】本発明にしたがって構成された可同調ＬＣタンク回路の概略図である。
【図６ａ】本発明の代替的な実施形態にしたがって構成されたＬＣタンク回路の概略図である。
【図６ｂ】本発明の代替的な実施形態にしたがって構成されたＬＣタンク回路の概略図である。
【図７ａ】実用のコルピッツ発振器の概略図である。
【図７ｂ】本発明の別の実施形態によるコルピッツ発振器の概略図である。

Claims

高周波数動作のための電圧制御オシレータＣＭＯＳ回路であって、
固有抵抗値を有するインダクタと、
前記インダクタの両端に接続された第１のＣＭＯＳトランジスタ対であって、各トランジスタが、ソース端子、ドレイン端子、ゲート端子およびバック・ゲート端子を有し、前記トランジスタ対が、前記第１のトランジスタ対の一方のトランジスタの前記ドレイン端子が前記第１のトランジスタ対の他方のトランジスタの前記ゲート端子に接続され、前記第１のトランジスタ対の前記他方のトランジスタの前記ドレイン端子が前記第１のトランジスタ対の前記一方のトランジスタの前記ゲート端子に接続されるように構成されており、前記トランジスタ対が、前記インダクタの前記固有抵抗値の少なくとも一部分を打ち消すための第１の対のトランスコンダクタンス値と、調節可能な寄生容量値とを有し、前記ソース端子に共通電圧を印加する一方で、前記バック・ゲート端子が、前記寄生容量値を低減して前記オシレータＣＭＯＳ回路の全容量を低減するための同調可能電圧に接続されており、前記同調可能電圧を調節することにより前記ＣＭＯＳ回路の発振に変動を引き起こすようになっている第１のＣＭＯＳトランジスタ対と、
前記インダクタの両端に接続され、前記インダクタを介して電流を発生させるための手段とを備えることを特徴とする電圧制御オシレータＣＭＯＳ回路。
請求項１の回路において、前記電流を発生させるための手段が電流源を備え、前記第１のＣＭＯＳトランジスタ対がｐチャネル・トランジスタを備えることを特徴とする回路。
請求項１の回路において、前記電流を発生させるための手段が電流源を備え、前記第１のＣＭＯＳトランジスタ対がｎチャネル・トランジスタを備えることを特徴とする回路。
請求項１の回路において、前記電流を発生させるための手段が第２のＣＭＯＳトランジスタ対を備えており、前記第２のトランジスタ対の各トランジスタが、ソース端子、ドレイン端子、ゲート端子およびバック・ゲート端子を有し、前記第２のトランジスタ対が、前記第２のトランジスタ対の一方のトランジスタの前記ソース端子が前記第２のトランジスタ対の他方のトランジスタの前記ゲート端子に接続され、前記第２のトランジスタ対の前記他方のトランジスタの前記ソース端子が前記第２の対の前記一方のトランジスタの前記ゲート端子に接続されるように構成されており、前記第２のトランジスタ対が、前記インダクタの固有抵抗値の少なくとも一部を打ち消すための第２の対のトランスコンダクタンス値を有することを特徴とする回路。
請求項４の回路において、前記第１のＣＭＯＳトランジスタ対がｐチャネル・トランジスタを備え、前記第２のＣＭＯＳトランジスタ対がｎチャネル・トランジスタを備えることを特徴とする回路。
請求項４の回路において、前記第１のＣＭＯＳトランジスタ対がｎチャネル・トランジスタを備え、前記第２のＣＭＯＳトランジスタ対がｐチャネル・トランジスタを備えることを特徴とする回路。
高周波数動作のための電圧制御オシレータＭＯＳ回路であって、
固有抵抗値を有するコンデンサと、
固有抵抗値を有するインダクタと、
ソース端子、ドレイン端子、ゲート端子およびバック・ゲート端子を有するトランジスタであって、前記ドレイン端子およびソース端子が前記コンデンサの両端に接続されており、前記ゲート端子およびドレイン端子が前記インダクタの両端に接続されており、前記トランジスタが、前記インダクタおよびコンデンサの前記固有抵抗値の少なくとも一部分を打ち消すためのトランスコンダクタンス値と、調節可能な寄生容量値とを有し、前記バック・ゲート端子が、前記寄生容量値を低減して前記オシレータＭＯＳ回路の全容量を低減するための同調可能電圧に接続されており、前記同調可能電圧を調節することにより該オシレータ回路の発振に変動を引き起こすようになっていることを特徴とする電圧制御オシレータＭＯＳ回路。