JP3592451B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3592451B2
JP3592451B2 JP21380496A JP21380496A JP3592451B2 JP 3592451 B2 JP3592451 B2 JP 3592451B2 JP 21380496 A JP21380496 A JP 21380496A JP 21380496 A JP21380496 A JP 21380496A JP 3592451 B2 JP3592451 B2 JP 3592451B2
Authority
JP
Japan
Prior art keywords
layer
refractory metal
annealing
semiconductor device
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21380496A
Other languages
English (en)
Other versions
JPH1064846A (ja
Inventor
久美子 真下
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21380496A priority Critical patent/JP3592451B2/ja
Publication of JPH1064846A publication Critical patent/JPH1064846A/ja
Application granted granted Critical
Publication of JP3592451B2 publication Critical patent/JP3592451B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、層厚が薄くても優れたバリア性を有する半導体装置のバリア層形成方法に関し、特に直径が小さいコンタクトホール又はビアホールを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の製造工程において、互いに接触する2つの層を構成する元素が化学反応したり、又は相互拡散すると、所望の特性(例えば電気抵抗等の特性)が変化し、半導体装置の性能が劣化してしまうことがある。このため、2つの層の間にバリア層を設け、このバリア層により両側の層からの元素の拡散を防止している。また、CVD法等により半導体基板上に導電体層を形成する際に、ソースガスにより半導体基板がダメージを受けることを防止するために、半導体基板の表面をバリア層で覆うこともある。
【0003】
バリア層は、一般的に、高融点金属又は高融点金属の窒化物若しくはシリサイドからなり、CVD(Chemical Vapor Deposition )法又はPVD(Physical Vapor Deposition )法により形成されている。
図6,図7は従来の半導体装置のバリア層及び配線の形成方法を工程順に示す断面図である。
【0004】
まず、図6(a)に示すように、シリコン基板31に所定の素子を構成する不純物拡散層32を形成した後、基板31上にシリコン酸化(SiO)膜33を形成する。そして、このシリコン酸化膜33にコンタクトホール33aを選択的に形成する。次に、スパッタ法等により、全面にTiN層34を形成する。
次に、シリコン基板31を酸素雰囲気中で約450℃の温度で約30分間保持するバリアアニールを施し、TiN層34中に酸素を充填して、図6(b)に示すように、バリア層35を得る。
【0005】
通常、CVD法又はPVD法により形成したTiN層34は柱状の結晶構造を有し、各結晶の間に比較的大きな隙間が存在する。このTiN層34に対し上述の条件でバリアアニールを実施すると、TiN層34の結晶間に酸素が進入してTiN層34の組織が密になり、TiN層34がバリア層35となる。
その後、CVD法等により、コンタクトホール33aを埋め込むようにして全面にタングステン(W)膜36を形成する。
【0006】
次に、図7(a)に示すように、タングステン膜36をエッチバックし、コンタクトホール33a内にのみタングステン膜36を残存させて、他の領域のタングステン膜36を除去する。
次いで、図7(b)に示すように、全面にTi層37を形成し、更にその上にアルミニウム合金膜38を形成する。そして、フォトリソグラフィ法により、アルミニウム合金膜38、Ti層37及びバリア層35をエッチングして所定の配線パターンを形成する。このようにして、下層配線が完成する。
【0007】
その後、全面に絶縁層を形成した後、上記と同様にコンタクトホールの形成工程、TiN層の形成工程、アニール工程、タングステン膜の形成工程、エッチバック、Ti層の形成工程、アルミニウム合金膜の形成工程及びエッチング工程を経て、上層配線を形成する。また、必要に応じて、更に上層の配線を形成する。このようにして、半導体装置の多層配線が完成する。
【0008】
【発明が解決しようとする課題】
しかしながら、近年、半導体装置のより一層の高集積化及び小型化に対応して、コンタクトホールやビアホールの直径が小さくなる傾向にある。そうすると、ホール内にはスパッタ膜が付着しにくく、バリア層の厚さが例えば数10nm程度に薄くなってしまう。従来の酸素雰囲気中でアニールしたバリア層では、厚さが薄い場合に、バリア層としての機能を十分に果たすことができなくなる。例えば、WFを原料ガスとしてCVD法によりタングステン膜36を形成するときに、原料ガス中のフッ素がTiN層34を通過し、基板31のシリコンと反応してフッ化物が生成される。これにより、配線と不純物拡散層32との接続部の抵抗が大きくなって、所定の特性が得られなくなるという不具合が発生する。
【0009】
本発明の目的は、組織が疎であって、厚さが薄くても元素の拡散を防止することができて、高集積化した半導体装置に対応できるバリア層が得られる半導体装置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記した課題は、半導体基板上に高融点金属又は高融点金属の窒化物からなる高融点金属層を形成する工程と、周期表の第III族、第IV族及び第V族の元素のうちから選択されたいずれか1種の元素を含む水素化物又は有機化合物の雰囲気中で前記高融点金属層をアニールする工程とを有することを特徴とする半導体装置の製造方法により解決する。
【0011】
本願発明者等は、バリア層の組織をより一層密にするべく、種々実験研究を行った。その結果、高融点金属又は高融点金属の窒化物若しくはシリサイドの層(以下、高融点金属層という)をアニールする際に、従来の酸素雰囲気に替えて、第III 〜V族の元素を含有する水素化物又は有機化合物ガスの雰囲気とすることにより、従来に比べて組織が密のバリア層が得られるとの知見を得た。
【0012】
すなわち、前記元素の水素化物又は有機化合物のガスを使用することにより、高融点金属層の結晶の隙間にSi、Si金属化合物、ボロン、ボロン金属化合物、リン又はリン金属化合物等が析出する。高融点金属層の結晶の隙間にこれらの析出物が充填されてなるバリア層は、高融点金属層の結晶の隙間に酸素が充填されている従来のバリア層に比べて組織が密である。これにより、層厚が薄いバリア層であっても、元素の拡散を防止することができる。
【0013】
なお、前記高融点金属としては、Ti(チタン)、W(タングステン)、Ta(タンタル)、Hf(ハフニウム)、V(バナジウム)、Ni(ニッケル)及びCr(クロム)を使用することができる。
また、前記アニールは、前記水素化物又は有機化合物の雰囲気中で高融点金属層を加熱するものでもよく、前記水素化物又は有機化合物のガスをプラズマ励起するものでもよい。更に、前記アニールは、前記水素化物又は有機化合物の雰囲気中で高融点金属層に光を照射ものでもよい。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図1は本発明方法の実施に使用する装置を示す模式図である。この装置は、半導体基板12上に高融点金属をスパッタするためのスパッタチャンバ10と、半導体基板12上の高融点金属層をアニールするためのアニールチャンバ20とを有している。スパッタチャンバ10とアニールチャンバ20との間には開閉可能であり、且つ閉じた状態では両者の間を気密的に分離するシャッター15が設けられている。また、スパッタチャンバ10の入口部及びアニールチャンバ20の出口部にも、開閉可能であり、且つ閉じた状態ではチャンバ10,20の気密性を保持するシャッター11,21が設けられている。
【0015】
スパッタチャンバ10は、窒素ガスを供給する窒素ガス供給部(図示せず)に接続されているとともに、チャンバ10内を排気する排気ポンプ(図示せず)に接続されている。また、スパッタチャンバ10内には高融点金属のターゲット13が取り付けられ、スパッタチャンバ10内に載置された半導体基板12上に高融点金属をスパッタするようになっている。
【0016】
一方、アニールチャンバ20は、ガス供給部(図示せず)に接続されていて、このガス供給部から第III 〜V族の元素(例えば、Si、B又はP等)を含む水素化物又は有機化合物を含むガスが供給される。また、アニールチャンバ20は排気ポンプ(図示せず)に接続されている。そして、アニールチャンバ20にはヒータ23が設けられていて、このヒータ23によりチャンバ22内に載置された基板22を所望の温度に加熱するようにっている。
【0017】
図2,3は本発明の実施の形態の半導体装置の製造方法を工程順に示す断面図である。
まず、図2(a)に示すように、公知の方法により、所定の不純物拡散層2が形成されたシリコン基板1上にシリコン酸化膜3を形成し、このシリコン酸化膜3にコンタクトホール3aを選択的に形成する。
【0018】
次に、シリコン基板1を図1に示す装置のスパッタチャンバ10内に載置し、スパッタチャンバ10内を高真空にした後、ガス供給部からチャンバ10内に窒素ガスを供給し、Tiをターゲットにしてスパッタする。このようにして、基板1上の全面にTiNからなる高融点金属層4を50nmの厚さに形成する。
高融点金属層4の材料としては、上記のTiNの他に、Ti、W、Ta、Hf、V、Ni及びCrなどの高融点金属又はこれらの高融点金属の窒化物若しくはシリサイドを使用することができる。例えば、蒸着等の方法によりシリコン基板1上にTi層を形成し、熱処理によりTiとSiとを反応させて形成したチタンシリサイド層を高融点金属層4としてもよい。また、CVD法により、シリコン基板1上に直接チタンシリサイド層を形成してもよい。
【0019】
次に、基板1をスパッタチャンバ10からアニールチャンバ20に移動させて、基板1をアニールチャンバ20内に載置する。そして、アニールチャンバ20内に第III 〜V族の元素を含有する水素化物又は有機化合物のガスを導入し、ヒータ23により100〜600℃の温度に加熱して、1〜20分間保持する。
このバリアアニール処理により、TiNからなる高融点金属層4の柱状結晶の間に、例えばSi、B又はPが侵入して、図2(b)に示すように、高融点金属層4が密な組織を有するバリア層5となる。
【0020】
例えば、第IV族のSiを含有する水素化物としては、SiH(シラン)、Si(ジシラン)、Si(トリシラン)等がある。Siを含有する有機化合物としては、SiH(CH)(メチルシラン)、Si(CH(テトラシラン)、SiOH(CH(トリメチルシラノール)、Si(SCH)(CH(トリメチル(トリフルオロメタンスルホニルオキシ)シラン)、Si(CN)(CH(シアノトリメチルシラン)、Si(CH(CHCOOC)((エトキシカルボニルメチル)トリメチルシラン)、Si(CH(C)(アリルトリメチルシラン)、SiH(CH(ジメチルシラン)、Si(CH(テトラエチルシラン)、SiH(C(トリエチルシラン)及びSi(C(テトラフェニルシラン)等がある。
【0021】
また、例えば、第III 族のBを含有する水素化物としては、B(ジボラン)、B10(テトラボラン)、B(ペンタボラン)、B10(ヘキサボラン)及びB1014(デカボラン)等がある。
更に、例えば、第V族のPを含有する水素化物としては、P(ジホスフィン)及びPH(ホスフィン)等がある。Pを含有する有機化合物としては、P(CN)(トリシアノリン)、P(SCN)(トリス(チオシアナト)ホスフィン)等がある。
【0022】
その後、CVD法等により、コンタクトホール3aを埋め込むようにしてバリア層5上の全面にタングステン膜6を形成する。そして、このタングステン膜6をエッチバックして、図3(a)に示すように、コンタクトホール3a内にのみタングステン膜6を残存させ、他の領域のタングステン膜6を除去する。
次いで、図3(b)に示すように、全面にTi層7を形成し、このTi層7上にアルミニウム合金膜8を形成した後、フォトリソグラフィ法により、アルミニウム合金膜8、Ti層7及びバリア層5をエッチングして所定の配線パターンを形成する。
【0023】
その後、上記と同様にして、基板1上の全面に絶縁膜を形成し、コンタクトホール形成工程、高融点金属層形成工程、アニール工程、タングステン膜形成工程、エッチバック、Ti層形成工程、アルミニウム合金膜形成工程及びエッチング工程を経て、上層配線を形成する。また、必要に応じて、更に上層の配線を形成する。このようにして、半導体装置の多層配線が完成する。
【0024】
本実施の形態においては、第III 〜V族の元素を含有する水素化物又は有機化合物のガス雰囲気中でTiNからなる高融点金属層4をアニールするので、TiNの柱状結晶の隙間に例えばシリコン、ポリシリコン、アモルファスシリコン、シリコン金属化合物、ボロン、ボロン金属化合物、リン又はリン化合物が析出し、従来の柱状結晶の間に酸素が充填されているバリア層に比べてバリア層が密に形成される。これにより、従来に比べてバリア性が優れたバリア層5が得られ、バリア層5の層厚が薄い場合であってもタングステン膜6形成時にフッ素がバリア層5中を拡散することを回避できる。これにより、半導体装置の信頼性が向上する。
【0025】
なお、上述の実施の形態においては、Si等を含有する水素化物の雰囲気中でアニールする場合について説明したが、前記雰囲気中でプラズマ励起を行なったり、又は光を照射することにより、バリアアニールを行なってもよい。
以下、本実施の形態の半導体装置の製造方法により実際にバリア層を形成し、Siの充填の程度を調べた結果について説明する。
【0026】
まず、シリコン基板上にシリコン酸化膜を形成し、スパッタ法によりシリコン酸化膜上にTiN膜を400nmの厚さに形成した。その後、シリコン基板をチャンバ内に配置し、Siを405ccm、Hを1000ccmの流量でアニールチャンバ内に供給し、圧力が10Torrの雰囲気中で基板1を500℃の温度に10分間保持するバリアアニール処理を実施した。
【0027】
その後、TiN層中のSi量を調べるために、SIMS(Secondary Ion Mass Spectrometry )で深さ方向におけるSiの分布を調べた。
図4(a)は、横軸にTiN層の表面からの深さ(nm)をとり、縦軸に測定強度(Count Par Second)をとって、TiNからなる高融点金属層4を成膜した直後におけるSIMSの分析結果を示している。また、図4(b)は、高融点金属層4に対しアニール処理を施してバリア層5とした後のSIMSの分析結果を示している。この図4(a),(b)から、アニール処理によりTiN層中に多量のSiが充填されていることがわかる。なお、SIMSでは、Tiに比べてSiの検出感度が高いため、例えば図4(b)では表面近傍でTiよりもSiを多く検出している。
【0028】
また、バリアアニール後の半導体装置に電極を設けて電圧を印加し、リーク電流を測定したところ、同じ層厚のバリア層に比べてリーク電流は約1/10に減少した。
なお、上述の実施の形態においては、バリア層4がTiNの単層の場合について説明したが、例えば図5に示すように、バリア層5を、Ti層5aとTiN層5bとの2層構造としてもよく、バリア層5をTi層とTiN層との3層以上の多層構造としてもよい。また、バリア層の材料として、Ti、TiNの他に、W、Ta、Hf、V、Ni及びCr並びにこれらの金属の窒化物及びシリサイドを使用してもよい。
【0029】
更に、上述の実施の形態においては、SiH又はSiを含む雰囲気中で加熱することによりバリアアニールする場合について説明したが、SiH又はSiを含むガスをプラズマ励起することによりバリアアニールしてもよく、更に、SiH又はSiを含む雰囲気中で光を照射することによりバリアアニールしてもよい。
【0030】
【発明の効果】
以上説明したように、本発明によれば、半導体基板上に高融点金属又は高融点金属の窒化物若しくはシリサイドからなる高融点金属層を形成し、この高融点金属層に対し、周期表の第III 〜V族の元素のうちから選択されたいずれか1種の元素を含む水素化物又は有機化合物の雰囲気中でアニールを施すので、高融点金属等の結晶の隙間に例えばシリコン、Si金属化合物、ボロン、ボロン金属化合物、リン又はリン化合物が析出して、バリア層の組織が密になる。これにより、従来方法により形成されたバリア層に比べて、元素の拡散をより確実に防止することができて、半導体装置の歩留りが向上するとともに、半導体装置の特性が安定化するという効果を奏する。
【図面の簡単な説明】
【図1】本発明方法の実施に使用する装置を示す模式図である。
【図2】本発明の実施の形態の半導体装置の製造方法を示す断面図(その1)である。
【図3】本発明の実施の形態の半導体装置の製造方法を示す断面図(その2)である。
【図4】(a)はTiNからなる高融点金属層を成膜した直後におけるSIMSの分析結果を示す図、(b)は融点金属層に対しアニール処理を施してバリア層とした後のSIMSの分析結果を示す図である。
【図5】高融点金属層を2層構造とした例を示す断面図である。
【図6】従来の半導体装置のバリア層及び配線の形成方法を示す断面図(その1)である。
【図7】従来の半導体装置のバリア層及び配線の形成方法を示す断面図(その2)である。
【符号の説明】
1,31 シリコン基板
2,32 不純物拡散層
3,33 シリコン酸化膜
4,34 高融点金属層(TiN層)
5,35 バリア層
6,36 タングステン膜
7,37 Ti層
8,38 アルミニウム合金膜
10 スパッタチャンバ
11,15,21 シャッター
13 ターゲット
20 アニールチャンバ
23 ヒータ

Claims (6)

  1. 半導体基板上に高融点金属又は高融点金属の窒化物からなる高融点金属層を形成する工程と、
    周期表の第III族、第IV族及び第V族の元素のうちから選択されたいずれか1種の元素を含む水素化物又は有機化合物の雰囲気中で前記高融点金属層をアニールする工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記高融点金属として、チタン、タングステン、タンタル、ハフニウム、バナジウム、ニッケル及びクロムからなる群から選択されたいずれか1種の金属を使用することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記高融点金属層は、高融点金属又は高融点金属の窒化物からなる複数の層を積層して形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記アニールは、前記雰囲気中のガスをプラズマ励起して行なうものであることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記アニールは、前記雰囲気中で加熱して行なうものであることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜中にコンタクトホールを形成する工程と、
    前記コンタクトホールの内壁及び底部に高融点金属又は高融点金属の窒化物からなる高融点金属層を形成する工程と、
    周期表の第 III 族、第 IV 族及び第 V 族の元素のうちから選択されたいずれか1種の元素を含む水素化物又は有機化合物の雰囲気中で前記高融点金属層をアニールする工程と、
    前記コンタクトホール内に導電層を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
JP21380496A 1996-08-13 1996-08-13 半導体装置の製造方法 Expired - Lifetime JP3592451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21380496A JP3592451B2 (ja) 1996-08-13 1996-08-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21380496A JP3592451B2 (ja) 1996-08-13 1996-08-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1064846A JPH1064846A (ja) 1998-03-06
JP3592451B2 true JP3592451B2 (ja) 2004-11-24

Family

ID=16645326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21380496A Expired - Lifetime JP3592451B2 (ja) 1996-08-13 1996-08-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3592451B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297942A (ja) 1998-04-08 1999-10-29 Nec Corp 強誘電体メモリ装置およびその製造方法
KR20000015077A (ko) * 1998-08-27 2000-03-15 윤종용 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자
JP2001135798A (ja) * 1999-11-10 2001-05-18 Nec Corp 強誘電体メモリおよび強誘電体メモリ製造方法
US7071086B2 (en) * 2003-04-23 2006-07-04 Advanced Micro Devices, Inc. Method of forming a metal gate structure with tuning of work function by silicon incorporation
JP2008300866A (ja) * 2008-08-01 2008-12-11 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1064846A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
KR100368504B1 (ko) 반도체장치제조방법
KR100978993B1 (ko) 순차 증착 기술을 이용한 내화 금속 층의 증착 방법
KR100648252B1 (ko) 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
US6809026B2 (en) Selective deposition of a barrier layer on a metal film
KR100583637B1 (ko) 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비
US5389570A (en) Method of forming boron doped silicon layer and semiconductor
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US20040232467A1 (en) TiSiN film forming method, diffusion barrier TiSiN film, semiconductor device, method of fabricating the same and TiSiN film forming system
JPH1064902A (ja) アルミニウム材料の成膜方法及び成膜装置
US7371680B2 (en) Method of manufacturing semiconductor device
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JP3592451B2 (ja) 半導体装置の製造方法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US5436200A (en) Blanket tungsten deposition
KR20050022526A (ko) 반도체 소자 및 그 제조 방법
KR20040053457A (ko) 반도체 소자의 제조 방법
KR100545538B1 (ko) 반도체 소자의 도핑 영역과의 컨택트 제조 방법
JP3149912B2 (ja) 半導体装置およびその製造方法
JPH1131669A (ja) 半導体装置の製造方法
JP3226498B2 (ja) 半導体装置およびその製造方法
KR20050106916A (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
US5211987A (en) Method and apparatus for forming refractory metal films

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term