JP3591842B2 - 異なった長さのデータを収容する複数のマルチポートレジスタファイル - Google Patents
異なった長さのデータを収容する複数のマルチポートレジスタファイル Download PDFInfo
- Publication number
- JP3591842B2 JP3591842B2 JP52081896A JP52081896A JP3591842B2 JP 3591842 B2 JP3591842 B2 JP 3591842B2 JP 52081896 A JP52081896 A JP 52081896A JP 52081896 A JP52081896 A JP 52081896A JP 3591842 B2 JP3591842 B2 JP 3591842B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- file
- read
- register
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001934 delay Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Description
1.発明の技術分野
本発明は、
− 複数の機能的ユニットと、
− 各々が第1の数のビットを有する第1の数のアドレス可能第1レジスタと、
− 各々が前記第1の数のビットより少ない第2の数のビットを有する第2の数のアドレス可能第2レジスタと、
− 各々が、関係する書き込みアドレスポートを有し、この関係する書き込みアドレスポートが結合された前記機能的ユニットに各々が結合された複数の書き込みポートと、
− 各々が、関係する読み出しアドレスポートを有し、この関係する読み出しアドレスポートが結合された前記機能的ユニットに各々が結合された複数の読み出しポートとを含むレジスタファイルとを具えるプロセッサに関するものである。
本発明は、このようなプロセッサにおいて使用されるレジスタファイルにも関係する。
2.関連技術
マルチポートレジスタファイルは、複数のレジスタに同時にアクセスする必要があるディジタルデータプロセッサに使用される。特に、このようなレジスタファイルは、VLIW(超長命令ワード(Very Long Instruction Word))プロセッサに有用である。このようなプロセッサはさらに、複数の命令コードを収容する命令レジスタと、前記複数の命令コードの実行を1つのマシンサイクルにおいて同時に開始する複数の機能的ユニットとを含む。
マルチポートレジスタファイルを、他の形式のプロセッサにおいて同様に使用することができる。
先行技術のマルチポートレジスタファイルを図1に示す。このファイルは、128の32ビットレジスタを含む。
このファイルの左側に、各々が8ビット幅の書き込みアドレスポートWA1、WA2およびWA3を示す。左側に、各々が32ビット幅の書き込みポートWD1、WD2およびWD3も示す。3つの機能的ユニットによる結果を、前記書き込みアドレスポートにおいて特定されるアドレスにおける前記書き込みポートにおいて、同時に書き込むことができる。このファイルの右側に、各々が8ビット幅の読み出しアドレスポートRA1、RA2、RA3、RA4、RA5、RA6、RA7、RA8およびRA9を示す。右側に、各々が32ビット幅の読み出しポートRD1、RD2、RD3、RD4、RD5、RD6、RD7、RD8およびRD9も示す。前記機能的ユニットに対して予定された9個のオペランドまで、このファイルから、前記書き込みアドレスポートにおいて特定されたアドレスによる前記書き込みポートにおいて同時に読み出すことができる。
VLIWプロセッサにおいて、保護ビットを使用し、前記機能ユニットによる結果の前記マルチポートレジスタファイルへの書き込みを調節する。保護ビットは、欧州特許明細書第479390号において説明されているように、分岐遅延のためVLIWにおいて必要になっている。前記機能的ユニットは、命令を、前記プロセッサがこれらの命令の結果を実際に使用するか否かを決定する前の分岐遅延中に実行する。これらの命令が完了した後、各々の機能ユニットは、関係する保護ビットが適切な値を有する場合のみ、結果をレジスタに書き込む。
当該VLIWプロセッサは3つの命令を収容する命令ワードを有するため、このファイルユニットには9個の読み出しポートが存在する。各々の命令は、代表的に2つのデータオペランドおよび保護ビットを必要とする。3つの書き込みポートが存在し、同時に実行する3つの機能的ユニットの各々の結果を収容する。各々の読み出しまたは書き込みポートは、関係するアドレスポートを有する。
一般に、前記保護ビットを前記マルチポートレジスタファイルから供給すべきである。一般に保護ビットまたはマルチビット保護値は、先行技術のレジスタファイルにおいて利用可能な32ビットレジスタおよび32ビット読み出しおよび書き込みポートより極めて小さい。各々の機能的ユニットからの書き込みを保護ビットまたは値によって調節すべき場合、多量の余計な回路網が必要となり、特に追加の32ビット書き込みおよび読み出しポートと追加の8ビット書き込みおよび読み出しアドレスポートとが必要になる。
本発明の要約
本発明の目的は、前記プロセッサの命令に必要な回路網を減少することである。
この目的は、前記プロセッサにおいて、
− 前記第1レジスタを、第1ファイルユニットにおいて、前記書き込みポート、書き込みアドレスポート、読み出しポートおよび読み出しアドレスポートの関係するものと共に配置し、
− 前記第2レジスタを、第2ファイルユニットにおいて、前記書き込みポート、書き込みアドレスポート、読み出しポートおよび読み出しアドレスポートの関係するものと共に配置したことを特徴とすることによって達成される。
保護ビットを、前記VLIWプロセッサ用第2レジスタに記憶する。他の形式のプロセッサに関して、他の形式の短いデータを前記第2ファイルユニットに記憶することができる。このような短いデータは、例えばフラグを含む。
【図面の簡単な説明】
本発明を、非制限的な例によって以下の図の参照と共に説明する。
図1は、先行技術のマルチポートレジスタファイルを示す。
図2は、本発明によるマルチポートレジスタファイルを示す。
図3は、レジスタファイルの平面図を示す。
図4は、先行技術の平面図における使用に適したレジスタセルを示す。
図5は、本発明によるレジスタファイルの平面図を示す。
図6は、図5のレジスタファイルのデータ部分における使用に適したレジスタセルを示す。
図7は、図5のレジスタファイルの保護部分における使用に適したレジスタセルを示す。
図8は、読み出しおよび書き込みアドレス信号を読み出しおよび書き込み許可信号に変換するデコーダを示す。
好適な実施例の詳細な説明
図2は、本発明によるマルチポートレジスタファイルを示す。このファイルを、再び128レジスタ、32ビット幅ファイルのデータファイルユニット20と、128レジスタ、1ビット幅ファイルの保護ファイルユニット22との2つの部分に分割する。
書き込みアドレス入力部WA1、WA2およびWA3と、書き込みデータ入力部WD1、WD2およびWD3とを、前記先行技術において示したようなものとする。しかしながら、データ入力部の1ビットのみを、保護ファイル22に伝送する必要がある。保護ビットは、両方のファイルに書込まれ、一方のファイルのみから読み出されるため、経路選択回路は必要ない。読み出しアドレス入力部RA1、RA2、RA3、RA4、RA5およびRA6と、読み出しデータ出力部RD1、RD2、RD3、RD4、RD5およびRD6とを、データファイル20の専用にする。読み出しアドレス入力部RA7、RA8およびRA9と、読み出しデータ出力部RD1、RD2およびRD3とを、保護ファイル22の専用にする。保護ファイル専用の読み出しデータ出力部は1ビット幅のみであることから、データファイル20の出力部において3つの追加の32ビット幅データバスを必要とする先行技術による実現よりも相当な回路網を減らすことができる。前記読み出しポートおよび書き込みポートは、欧州特許明細書第605927号のアーキテクチャに、ちょうど前記先行技術のマルチポートレジスタファイルが適合したように適合する。
図3は、図1によるレジスタファイルの平面図を示す。前記ファイルは、行および列に配置されたレジスタセルの行列から成る。簡潔にするために、上および下の行と左および右の列のみを示す。32列が存在し、1列が前記レジスタの各々のビットに対応する。128行が存在し、1行が前記レジスタの各々に対応する。
図4は、図3の平面図において使用するのに好適なレジスタセルを示す。左側において、書き込みデータ信号の個々の入力ビットWD1、WD2およびWD3が存在し、これらのビットをMOSFET401、402および403に各々接続する。MOSFET401、402および403のゲートを、書き込み許可信号の個々のビットWE1、WE2およびWE3に結合する。接続部425は、インバータ423に入力する配線ORとして機能する。帰還インバータ424を、インバータ423の入力部と出力部との間に結合する。インバータ423の出力部404を、MOSFET405−413のゲートに結合する。MOSFET405−413を、RD1−RD9の各々のビットに接続する。さらにMOSFET405−413を、MOSFET414−422に接続する。MOSFET414−422のゲートを、読み出し許可信号の各々のビットRE1−RE9に各々接続する。
したがって図3のレジスタファイルにおいて、以下のことが期待できる。
図5は、本発明によるマルチポートレジスタファイルの平面図を示す。この新たなマルチポートレジスタファイルは、前記先行技術と同様の平面図を有するデータレジスタファイルユニット(a)と、128のレジスタセルの列を1列有する保護レジスタファイルユニット(b)とを含む。データレジスタファイルユニット(a)の平面図は前記先行技術のレジスタファイルと同様であるが、この新たなレジスタファイルに必要なレジスタセルは非常に簡単である。保護レジスタファイルユニット(b)に必要なセルは、よりいっそう簡単である。
図6は、本発明によるデータレジスタファイルユニット(a)において機能するレジスタセルを示す。このレジスタセルの左側部分は、図4におけるレジスタセルと同様であり、同様の部品は同様の参照符を有する。しかしながら、このセルの右側部分は簡単であり、トランジスタ405−413をトランジスタ605−610に置き換え、トランジスタ414−422をトランジスタ614−619に置き換えてある。すなわち、図6のセルは、図4のセルより6個少ないトランジスタと、対応して少ない読み出しラインとを有する。
図7は、図5の保護レジスタユニット(b)において機能するレジスタセルを有する。このセルの左側部分は、図4のセルの左側部分に類似している。しかしながら、右側部分は、図6のセルよりさらに簡単である。MOSFET405−413をMOSFET705−707に置き換え、MOSFET414−422をMOSFET714−716に置き換えた。MOSFET705−707を、読み出しデータラインRD7−RD9の各々のビットに接続する。MOSFET714−716を、読み出し許可ラインRE7−RE9の各々のビットに結合する。すなわち、図7のセルは、図4のセルより12個少なく、図6のセルより6個少ないトランジスタを有し、対応してより少ない読み出しラインを有する。読み出し許可ラインRE7−9がデータレジスタファイルユニット(a)において必要なく、読み出し許可ラインRE1−6が保護レジスタファイルユニット(b)において必要ないことから、ラインRE7−9は、ラインRE1−6の3つに割り当てられたのと同じ水平方向の空間を使用することができる。したがって、RE7−9のための追加の水平配線空間は必要ない。
したがって、図5のレジスタファイルにおいて、以下のことが分かる。
したがって、図2および5−7の実施例は、図1および3−4の実施例に比べて、22912個少ないトランジスタと、384少ない水平配線空間と、90少ない垂直配線とを有する。
図4、6および7における読み出し許可入力信号および書き込み許可入力信号を、図8に示すようなデコーダ回路を使用して、読み出しアドレス入力信号および書き込みアドレス入力信号から得る。標準的なアドレス復号化ブロックを、801、802、803、804、805、806、807、808、809、810、811および812において示す。これらのブロックは、8ビットアドレスWA1、WA2、WA3、RA1、RA2、RA3、RA4、RA5、RA6、RA7、RA8およびRA9を、128ビット許可信号WE1、WE2、WE3、RE1、RE2、RE3、RE4、RE5、RE6、RE7、RE8およびRE9に各々変換する。
書き込み許可信号の各々のビットは、レジスタファイルの各々の行に関係し、データレジスタファイルユニット(a)および保護レジスタファイルユニット(b)の双方の各々の行における各々のセルに行く。読み出し許可信号RE1、RE2、RE3、RE4、RE5およびRE6の各々のビットは、データレジスタファイルユニット(a)の各々の行に関係し、データレジスタファイルユニット(a)の各々の行における各々のセルに行く。読み出し許可信号RE7、RE8およびRE9の各々のビットは、保護レジスタファイルユニット(b)の各々の行に関係し、保護レジスタファイルユニット(b)の各々の行における各々のセルに行く。したがって、例えば、WE1のビット1は両方のレジスタファイルユニットの行1における各々のセルに行き、RE1のビット1はデータレジスタファイルユニット(a)の行1における各々のセルに行き、RE7のビット1は保護レジスタファイルユニット(b)の行1のセルに行く、等である。
これらの通常の当業者は、本発明によるマルチポートレジスタファイルが他の種々の実施例を持ちうることを容易に認識するであろう。これらの実施例は、以下のものを含む。前記データレジスタを、個々のプロセッサにおいてオペランドおよび結果データに使用される、16ビットのようなどのような幅としてもよい。前記保護レジスタを、マルチビット保護またはフラグ値を使用すべき場合、僅かにより広くしてもよい。プロセッサが他の異なった幅のデータを使用する必要がある場合、より多くのレジスタファイルを使用してもよい。
Claims (19)
- 書き込みアドレスポートにおいて指定されたアドレスにおける書き込みポートにおいてレジスタデータをファイルに書き込む、第1の数の書き込みポート及び第1の数の書き込みアドレスポートと、
読み出しアドレスポートにおいて指定されたアドレスから読み出しポートにおいてファイルからレジスタデータを読み出す、第2の数の読み出しポート及び第2の数の読み出しアドレスポートと、
各々が第4の数のビットを有する第3の数の第1レジスタを含む第1レジスタファイルユニットと、
各々が前記第4の数より小さい第6の数のビットを有する第5の数の第2レジスタを含む第2レジスタファイルユニットとを具えるマルチポートレジスタファイルにおいて、
前記読み出しポートのうち少なくとも1つは、前記第1及び第2レジスタファイルユニットのうち一方のみに接続されたことを特徴とするマルチポートレジスタファイル。 - 請求の範囲1に記載のマルチポートレジスタファイルを具えるVLIWプロセッサ。
- 請求の範囲1に記載のマルチポートレジスタファイルにおいて、前記第1の数は少なくとも1であり、前記第2の数は少なくとも2であることを特徴とするマルチポートレジスタファイル。
- 請求の範囲1に記載のマルチポートレジスタファイルにおいて、前記書き込みレジスタのうち少なくとも1つの少なくとも1ビットは、前記第1及び第2レジスタファイルユニットの双方に接続されたことを特徴とするマルチポートレジスタファイル。
- 書き込みアドレスポートにおいて指定されたアドレスにおける書き込みポートにおいてレジスタデータを書き込む、第1の数の書き込みポート及び第1の数の書き込みアドレスポートと、
各々が複数のレジスタを具え、各々が前記書き込みポート及び書き込みアドレスポートに並列に接続された第1及び第2ファイルユニットと、
第1読み出しアドレスポートにおいて指定されたアドレスから第1読み出しポートにおいて前記第1ファイルユニットからレジスタデータを読み出す、第2の数の第1読み出しポート及び第2の数の第1読み出しアドレスポートと、
第2読み出しアドレスポートにおいて指定されたアドレスから第2読み出しポートにおいて前記第2ファイルユニットからレジスタデータを読み出す、第3の数の第2読み出しポート及び第3の数の第2読み出しアドレスポートとを具えることを特徴とするマルチポートレジスタファイル。 - 請求の範囲5に記載のマルチポートレジスタファイルにおいて、前記第1ファイルユニットのレジスタは、各々、第5の数のビットを格納し、前記第2ファイルユニットのレジスタは、各々、第6の数のビットを格納することを特徴とするマルチポートレジスタファイル。
- 請求の範囲6に記載のマルチポートレジスタファイルにおいて、前記第6の数のビットより多くのデータは、前記第2ファイルユニットにおいて格納されたデータの第2バージョンは前記第6の数のビットのみを有し、前記第1ファイルユニットにおいて格納されたバージョンは前記第6の数より多くのビットを有するように、前記第1及び第2ファイルユニットに同時に書き込まれることを特徴とするマルチポートレジスタファイル。
- 請求の範囲6に記載のマルチポートレジスタファイルにおいて、前記書き込みポートの前記第6の数のラインは前記第2ファイルユニットに接続され、前記書き込みポートの前記第4の数のラインは前記第1ファイルユニットに接続されたことを特徴とするマルチポートレジスタファイル。
- 請求の範囲6に記載のマルチポートレジスタファイルにおいて、前記第1読み出しポートは前記第4の数のラインを有し、前記第2読み出しポートは前記第6の数のラインを有することを特徴とするマルチポートレジスタファイル。
- 請求の範囲5に記載のマルチポートレジスタファイルを具えるVLIWプロセッサ。
- 請求の範囲10に記載のVLIWプロセッサにおいて、前記第1ファイルユニットはオペランドを格納し、前記第2ファイルユニットはガードビットを格納することを特徴とするVLIWプロセッサ。
- 請求の範囲5に記載のマルチポートレジスタファイルにおいて、前記第1、第2及び第3の数は、各々、少なくとも1であることを特徴とするマルチポートレジスタファイル。
- 書き込みアドレスポートにおいて指定されたアドレスにおける書き込みポートにおいてレジスタデータをファイルに書き込む、第1の数の書き込みポート及び第1の数の書き込みアドレスポートと、
読み出しアドレスポートにおいて指定されたアドレスから読み出しポートにおいてファイルからレジスタデータを読み出す、第2の数の読み出しポート及び第2の数の読み出しアドレスポートと、
各々が第4の数のビットを有する第3の数の第1レジスタと、
各々が前記第4の数より小さい第6の数のビットを有する第5の数の第2レジスタとを具えるマルチポートレジスタファイルにおいて、
前記第1レジスタは第1ファイルユニット内に配置され、
前記第2レジスタは第2ファイルユニット内に配置され、
前記第1及び第2ファイルユニットの双方は、すべての前記書き込みポートの少なくとも1ビットによって書き込み可能であり、
前記読み出しポートを実現するのに必要な配線及び構成要素が、一様な長さのレジスタと前記第2の数の読み出しポートとを有するレジスタファイルに必要なよりも少なくなるように、前記読み出しポートは、前記第1及び第2ファイルユニット間で分割されることを特徴とするマルチポートレジスタファイル。 - 請求の範囲13に記載のマルチポートレジスタファイルにおいて、前記第2ファイルユニットはガードビットを収容することを特徴とするマルチポートレジスタファイル。
- 請求の範囲14に記載のマルチポートレジスタファイルにおいて、前記ガードビットは、VLIWプロセッサの関連する機能ユニットから前記第1ファイルユニットへの演算結果の書き込みを条件付けることを目的とされることを特徴とするマルチポートレジスタファイル。
- 請求の範囲13に記載のマルチポートレジスタファイルにおいて、前記第2ファイルユニットはフラグビットを収容することを特徴とするマルチポートレジスタファイル。
- 請求の範囲16に記載のマルチポートレジスタファイルにおいて、前記第1の数は少なくとも1であり、前記第2の数は少なくとも2であることを特徴とするマルチポートレジスタファイル。
- 請求の範囲13に記載のマルチポートレジスタファイルにおいて、前記第4の数は32であり、前記第6の数は1であることを特徴とするマルチポートレジスタ。
- 請求の範囲13に記載のマルチポートレジスタファイルにおいて、前記第1ファイルユニットはすべての前記書き込みポートのすべてのビットによって書き込み可能であり、前記第2ファイルユニットは前記書き込みポートのすべてより少ないビットによって書き込み可能であることを特徴とするマルチポートレジスタファイル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/366,958 | 1994-12-30 | ||
US08/366,958 US6370623B1 (en) | 1988-12-28 | 1994-12-30 | Multiport register file to accommodate data of differing lengths |
PCT/IB1995/001013 WO1996021186A2 (en) | 1994-12-30 | 1995-11-16 | Plural multiport register file to accommodate data of differing lengths |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09510038A JPH09510038A (ja) | 1997-10-07 |
JP3591842B2 true JP3591842B2 (ja) | 2004-11-24 |
Family
ID=23445347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52081896A Expired - Lifetime JP3591842B2 (ja) | 1994-12-30 | 1995-11-16 | 異なった長さのデータを収容する複数のマルチポートレジスタファイル |
Country Status (7)
Country | Link |
---|---|
US (1) | US6370623B1 (ja) |
EP (1) | EP0748477B1 (ja) |
JP (1) | JP3591842B2 (ja) |
KR (1) | KR100389220B1 (ja) |
DE (1) | DE69525527T2 (ja) |
TW (1) | TW296452B (ja) |
WO (1) | WO1996021186A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5931939A (en) * | 1996-09-25 | 1999-08-03 | Philips Electronics North America Corporation | Read crossbar elimination in a VLIW processor |
US5974537A (en) * | 1997-12-29 | 1999-10-26 | Philips Electronics North America Corporation | Guard bits in a VLIW instruction control routing of operations to functional units allowing two issue slots to specify the same functional unit |
US6654870B1 (en) * | 1999-06-21 | 2003-11-25 | Pts Corporation | Methods and apparatus for establishing port priority functions in a VLIW processor |
US6421744B1 (en) * | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
US6862677B1 (en) | 2000-02-16 | 2005-03-01 | Koninklijke Philips Electronics N.V. | System and method for eliminating write back to register using dead field indicator |
US6851044B1 (en) | 2000-02-16 | 2005-02-01 | Koninklijke Philips Electronics N.V. | System and method for eliminating write backs with buffer for exception processing |
WO2002042897A2 (en) * | 2000-11-27 | 2002-05-30 | Koninklijke Philips Electronics N.V. | Data processing apparatus |
US6834024B2 (en) * | 2001-10-23 | 2004-12-21 | Ip-First, Llc | Reduced size multi-port register cell |
US20040128475A1 (en) * | 2002-12-31 | 2004-07-01 | Gad Sheaffer | Widely accessible processor register file and method for use |
US20050078693A1 (en) * | 2003-10-10 | 2005-04-14 | Landers Robert J. | Time division multiplexed switch core using multiple write ports |
DE602005019180D1 (de) * | 2004-09-22 | 2010-03-18 | Koninkl Philips Electronics Nv | Datenverarbeitungsschaltung mit funktionseinheiten mit gemeinsamen leseports |
TW200625097A (en) * | 2004-11-17 | 2006-07-16 | Sandbridge Technologies Inc | Data file storing multiple date types with controlled data access |
US7962731B2 (en) | 2005-10-20 | 2011-06-14 | Qualcomm Incorporated | Backing store buffer for the register save engine of a stacked register file |
US7844804B2 (en) | 2005-11-10 | 2010-11-30 | Qualcomm Incorporated | Expansion of a stacked register file using shadow registers |
US7366032B1 (en) * | 2005-11-21 | 2008-04-29 | Advanced Micro Devices, Inc. | Multi-ported register cell with randomly accessible history |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491937A (en) * | 1982-02-25 | 1985-01-01 | Trw Inc. | Multiport register file |
US4737933A (en) * | 1983-02-22 | 1988-04-12 | Storage Technology Partners | CMOS multiport general purpose register |
US5021945A (en) | 1985-10-31 | 1991-06-04 | Mcc Development, Ltd. | Parallel processor system for processing natural concurrencies and method therefor |
US4811296A (en) * | 1987-05-15 | 1989-03-07 | Analog Devices, Inc. | Multi-port register file with flow-through of data |
US5168573A (en) | 1987-08-31 | 1992-12-01 | Digital Equipment Corporation | Memory device for storing vector registers |
US5455926A (en) * | 1988-04-05 | 1995-10-03 | Data/Ware Development, Inc. | Virtual addressing of optical storage media as magnetic tape equivalents |
US5438674A (en) * | 1988-04-05 | 1995-08-01 | Data/Ware Development, Inc. | Optical disk system emulating magnetic tape units |
US5313551A (en) * | 1988-12-28 | 1994-05-17 | North American Philips Corporation | Multiport memory bypass under software control |
US5146577A (en) * | 1989-04-10 | 1992-09-08 | Motorola, Inc. | Serial data circuit with randomly-accessed registers of different bit length |
US5175863A (en) | 1989-10-23 | 1992-12-29 | International Business Machines Corporation | Signal data processing system having independently, simultaneously operable alu and macu |
US5212777A (en) * | 1989-11-17 | 1993-05-18 | Texas Instruments Incorporated | Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation |
EP0474297B1 (en) * | 1990-09-05 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Very long instruction word machine for efficient execution of programs with conditional branches |
DE69130723T2 (de) | 1990-10-05 | 1999-07-22 | Koninkl Philips Electronics Nv | Verarbeitungsgerät mit Speicherschaltung und eine Gruppe von Funktionseinheiten |
JP2959104B2 (ja) | 1990-10-31 | 1999-10-06 | 日本電気株式会社 | 信号処理プロセッサ |
US5301340A (en) | 1990-10-31 | 1994-04-05 | International Business Machines Corporation | IC chips including ALUs and identical register files whereby a number of ALUs directly and concurrently write results to every register file per cycle |
US5649029A (en) * | 1991-03-15 | 1997-07-15 | Galbi; David E. | MPEG audio/video decoder |
US5500650A (en) * | 1992-12-15 | 1996-03-19 | Micron Technology, Inc. | Data communication method using identification protocol |
WO1993023816A1 (en) * | 1992-05-18 | 1993-11-25 | Silicon Engines Inc. | System and method for cross correlation with application to video motion vector estimation |
EP0594240B1 (en) * | 1992-10-19 | 2000-01-05 | Koninklijke Philips Electronics N.V. | Data processor with operation units sharing groups of register files |
DE69325785T2 (de) * | 1992-12-29 | 2000-02-17 | Koninkl Philips Electronics Nv | Verbesserte Architektur für Prozessor mit sehr langem Befehlswort |
EP0651321B1 (en) * | 1993-10-29 | 2001-11-14 | Advanced Micro Devices, Inc. | Superscalar microprocessors |
US5631859A (en) * | 1994-10-27 | 1997-05-20 | Hewlett-Packard Company | Floating point arithmetic unit having logic for quad precision arithmetic |
-
1994
- 1994-12-30 US US08/366,958 patent/US6370623B1/en not_active Expired - Lifetime
-
1995
- 1995-11-16 WO PCT/IB1995/001013 patent/WO1996021186A2/en active IP Right Grant
- 1995-11-16 KR KR1019960704892A patent/KR100389220B1/ko not_active IP Right Cessation
- 1995-11-16 EP EP95936050A patent/EP0748477B1/en not_active Expired - Lifetime
- 1995-11-16 DE DE69525527T patent/DE69525527T2/de not_active Expired - Lifetime
- 1995-11-16 JP JP52081896A patent/JP3591842B2/ja not_active Expired - Lifetime
- 1995-12-11 TW TW084113177A patent/TW296452B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE69525527T2 (de) | 2002-08-22 |
EP0748477A1 (en) | 1996-12-18 |
DE69525527D1 (de) | 2002-03-28 |
US6370623B1 (en) | 2002-04-09 |
WO1996021186A3 (en) | 1996-09-12 |
KR100389220B1 (ko) | 2003-10-11 |
TW296452B (ja) | 1997-01-21 |
JPH09510038A (ja) | 1997-10-07 |
KR970701880A (ko) | 1997-04-12 |
EP0748477B1 (en) | 2002-02-20 |
WO1996021186A2 (en) | 1996-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3591842B2 (ja) | 異なった長さのデータを収容する複数のマルチポートレジスタファイル | |
US5319763A (en) | Data processor with concurrent static and dynamic masking of operand information and method therefor | |
KR19990007287A (ko) | 반도체 집적회로, 컴퓨터 시스템, 데이터 처리장치 및 데이터 처리방법 | |
US5355335A (en) | Semiconductor memory device having a plurality of writing and reading ports for decreasing hardware amount | |
US7805561B2 (en) | Method and system for local memory addressing in single instruction, multiple data computer system | |
US20050265115A1 (en) | Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface | |
JP2005501300A (ja) | 仮想メモリ配列内のデータにアクセスするための配列および方法 | |
US5025368A (en) | Microprocessor with option area adjacent CPU core facilitating interfacing with peripheral devices | |
WO2006017461A2 (en) | Byte enable logic for memory | |
US7916572B1 (en) | Memory with addressable subword support | |
CN100395700C (zh) | 限制指令宽度处理器中增加寄存器寻址空间的系统与方法 | |
US6144609A (en) | Multiport memory cell having a reduced number of write wordlines | |
US6219740B1 (en) | Information processing device | |
EP0817202B1 (en) | Testing of a semi-conductor integrated circuit device | |
JP2950427B2 (ja) | レジスタバンク回路 | |
JP4723711B2 (ja) | 半導体メモリ | |
EP0446002B1 (en) | Wafer scale memory having improved multi-bit accessing and system having the wafer scale memory | |
KR0172434B1 (ko) | 바이트단위로 레지스터를 제어하는 반도체 메모리 장치 | |
KR100197571B1 (ko) | 프로그램 가능한 입출력핀을 구비한 반도체 메모리장치 | |
SU1179351A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами | |
JPH023164A (ja) | デュアル・ポート・メモリ | |
JP2590704B2 (ja) | 並列プロセッサlsi | |
JPH06349275A (ja) | 半導体記憶装置 | |
KR20060006434A (ko) | 데이터 입출력용 스위치 버퍼의 액세스 시간을 감소시키는다중 포트 미디어 dram | |
JPS61131294A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |