JPH09510038A - 異なった長さのデータを収容する複数のマルチポートレジスタファイル - Google Patents
異なった長さのデータを収容する複数のマルチポートレジスタファイルInfo
- Publication number
- JPH09510038A JPH09510038A JP8520818A JP52081896A JPH09510038A JP H09510038 A JPH09510038 A JP H09510038A JP 8520818 A JP8520818 A JP 8520818A JP 52081896 A JP52081896 A JP 52081896A JP H09510038 A JPH09510038 A JP H09510038A
- Authority
- JP
- Japan
- Prior art keywords
- port
- register
- write
- read
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.− 複数の機能的ユニットと、 − − 各々が第1の数のビットを有する第1の数のアドレス可能第1レジ スタと、 − 各々が前記第1の数のビットより少ない第2の数のビットを有する 第2の数のアドレス可能第2レジスタと、 − 各々が、関係する書き込みアドレスポートを有し、この関係する書 き込みアドレスポートが結合された前記機能的ユニットに各々が結合された複数 の書き込みポートと、 − 各々が、関係する読み出しアドレスポートを有し、この関係する読 み出しアドレスポートが結合された前記機能的ユニットに各々が結合された複数 の読み出しポートとを含むレジスタファイルとを具えるプロセッサにおいて、前 記プロセッサが、個々の第1レジスタおよび個々の第2レジスタの両方にアドレ スする書き込みアドレスを前記書き込みポートの少なくとも1つに関係する前記 書き込みアドレスポートに供給することができ、前記レジスタファイルを、前記 関係する書き込みアドレスポートにおいて前記書き込みアドレスを受けることに よって前記個々の第1レジスタおよび個々の第2レジスタの両方に前記書き込み ポートの少なくとも1つにおけるデータを書き込むように構成し、前記個々の第 1レジスタおよび個々の第2レジスタを、前記読み出しアドレスポートを経て独 立にアクセスできるようにしたことを特徴とするプロセッサ。 2.請求の範囲1に記載のプロセッサにおいて、 − 前記第1レジスタを、第1ファイルユニットにおいて、前記書き込みポ ート、書き込みアドレスポート、読み出しポートおよび読み出しアドレスポート の関係するものと共に配置し、 − 前記第2レジスタを、第2ファイルユニットにおいて、前記書き込みポ ート、書き込みアドレスポート、読み出しポートおよび読み出しアドレスポート の関係するものと共に配置したことを特徴とするプロセッサ。 3.請求の範囲1または2に記載のプロセッサにおいて、前記レジスタファイル をマルチポートレジスタファイルとし、前記第1および/または第2レジスタの 少なくとも一方を、2つ以上の前記読み出しポートからアクセス可能としたこと を特徴とするプロセッサ。 4.請求の範囲1、2または3に記載のプロセッサにおいて、前記機能的ユニッ トの少なくとも1つを、前記個々の第2レジスタから読み出された保護ビットに 応じて、命令の結果を調節的に書き込むように構成したことを特徴とするプロセ ッサ。 5.請求の範囲1、2、3または4に記載のプロセッサにおいて、前記ビットの 第2の数を1としたことを特徴とするプロセッサ。 6.請求の範囲1ないし5のいずれか1つに記載のプロセッサにおいて、前記プ ロセッサを、前記機能的ユニットによる並列な実行を1つのマシンサイクルにお いて同時に開始するために複数の命令コードを収容する命令レジスタを含むVL IWプロセッサとしたことを特徴とするプロセッサ。 7.− 複数の機能的ユニットと、 − − 各々が第1の数のビットを有する第1の数のアドレス可能第1レジ スタと、 − 各々が前記第1の数のビットより少ない第2の数のビットを有する 第2の数のアドレス可能第2レジスタと、 − 各々が、関係する書き込みアドレスポートを有し、この関係する書 き込みアドレスポートが結合された前記機能的ユニットに各々が結合された複数 の書き込みポートと、 − 各々が、関係する読み出しアドレスポートを有し、この関係する読 み出しアドレスポートが結合された前記機能的ユニットに各々が結合された複数 の読み出しポートとを含むレジスタファイルとを具えるプロセッサにおいて、 前記レジスタファイルをマルチポートレジスタファイルとし、前記第1およ び/または第2レジスタの少なくとも一方を、2つ以上の前記読み出しポートか らアクセス可能としたことを特徴とするプロセッサ。 8.請求の範囲7に記載のプロセッサにおいて、 − 前記第1レジスタを、第1ファイルユニットにおいて、前記書き込みポ ート、書き込みアドレスポート、読み出しポートおよび読み出しアドレスポート の関係するものと共に配置し、 − 前記第2レジスタを、第2ファイルユニットにおいて、前記書き込みポ ート、書き込みアドレスポート、読み出しポートおよび読み出しアドレスポート の関係するものと共に配置したことを特徴とするプロセッサ。 9.請求の範囲1ないし8のいずれか1つにおける使用に適したマルチポートレ ジスタファイル。 10.− データおよび書き込みアドレスを第1機能的ユニットからレジスタファ イルの書き込みポートおよび対応する書き込みアドレスポートに各々供給するス テップと、 − データを前記書き込みアドレスによってアドレスされた第1レジスタに 記憶し、前記データの一部のみを前記書き込みアドレスによってアドレスされた 第2レジスタに記憶するステップと、 − 前記データおよび/または前記データの一部を、第1および第2アクセ ス操作の一方または両方において使用するステップとを含み、 前記第1アクセス操作が、 − 前記第2レジスタの読み出しアドレスを前記レジスタファイルの読み出 しアドレスポートに供給することと、 − 前記データの一部を前記第2レジスタから第2機能的ユニットに読み出 すことと、 − 前記第2機能的ユニットからの結果の書き込みを前記一部の値に基づい て調節することとを具え、 前記第2アクセス操作が、 − 前記第1レジスタの読み出しアドレスを前記レジスタファイルの読み出 しアドレスポートに供給することと、 − 前記データを前記第1レジスタから第3機能的ユニットに読み出すこと と、 − 前記第3機能的ユニットによって前記データに作用することとを具える、 プロセッサを操作する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/366,958 | 1994-12-30 | ||
US08/366,958 US6370623B1 (en) | 1988-12-28 | 1994-12-30 | Multiport register file to accommodate data of differing lengths |
PCT/IB1995/001013 WO1996021186A2 (en) | 1994-12-30 | 1995-11-16 | Plural multiport register file to accommodate data of differing lengths |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09510038A true JPH09510038A (ja) | 1997-10-07 |
JP3591842B2 JP3591842B2 (ja) | 2004-11-24 |
Family
ID=23445347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52081896A Expired - Lifetime JP3591842B2 (ja) | 1994-12-30 | 1995-11-16 | 異なった長さのデータを収容する複数のマルチポートレジスタファイル |
Country Status (7)
Country | Link |
---|---|
US (1) | US6370623B1 (ja) |
EP (1) | EP0748477B1 (ja) |
JP (1) | JP3591842B2 (ja) |
KR (1) | KR100389220B1 (ja) |
DE (1) | DE69525527T2 (ja) |
TW (1) | TW296452B (ja) |
WO (1) | WO1996021186A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008513878A (ja) * | 2004-09-22 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 機能単位が読み出しポートを共有するデータ処理回路 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5931939A (en) * | 1996-09-25 | 1999-08-03 | Philips Electronics North America Corporation | Read crossbar elimination in a VLIW processor |
US5974537A (en) * | 1997-12-29 | 1999-10-26 | Philips Electronics North America Corporation | Guard bits in a VLIW instruction control routing of operations to functional units allowing two issue slots to specify the same functional unit |
WO2000079395A1 (en) * | 1999-06-21 | 2000-12-28 | Bops Incorporated | Methods and apparatus for establishing port priority functions in a vliw processor |
US6421744B1 (en) * | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
US6851044B1 (en) | 2000-02-16 | 2005-02-01 | Koninklijke Philips Electronics N.V. | System and method for eliminating write backs with buffer for exception processing |
US6862677B1 (en) | 2000-02-16 | 2005-03-01 | Koninklijke Philips Electronics N.V. | System and method for eliminating write back to register using dead field indicator |
WO2002042897A2 (en) * | 2000-11-27 | 2002-05-30 | Koninklijke Philips Electronics N.V. | Data processing apparatus |
US6834024B2 (en) * | 2001-10-23 | 2004-12-21 | Ip-First, Llc | Reduced size multi-port register cell |
US20040128475A1 (en) * | 2002-12-31 | 2004-07-01 | Gad Sheaffer | Widely accessible processor register file and method for use |
US20050078693A1 (en) * | 2003-10-10 | 2005-04-14 | Landers Robert J. | Time division multiplexed switch core using multiple write ports |
TW200625097A (en) * | 2004-11-17 | 2006-07-16 | Sandbridge Technologies Inc | Data file storing multiple date types with controlled data access |
US7962731B2 (en) | 2005-10-20 | 2011-06-14 | Qualcomm Incorporated | Backing store buffer for the register save engine of a stacked register file |
US7844804B2 (en) | 2005-11-10 | 2010-11-30 | Qualcomm Incorporated | Expansion of a stacked register file using shadow registers |
US7366032B1 (en) * | 2005-11-21 | 2008-04-29 | Advanced Micro Devices, Inc. | Multi-ported register cell with randomly accessible history |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491937A (en) * | 1982-02-25 | 1985-01-01 | Trw Inc. | Multiport register file |
US4737933A (en) * | 1983-02-22 | 1988-04-12 | Storage Technology Partners | CMOS multiport general purpose register |
US5021945A (en) | 1985-10-31 | 1991-06-04 | Mcc Development, Ltd. | Parallel processor system for processing natural concurrencies and method therefor |
US4811296A (en) * | 1987-05-15 | 1989-03-07 | Analog Devices, Inc. | Multi-port register file with flow-through of data |
US5168573A (en) | 1987-08-31 | 1992-12-01 | Digital Equipment Corporation | Memory device for storing vector registers |
US5455926A (en) * | 1988-04-05 | 1995-10-03 | Data/Ware Development, Inc. | Virtual addressing of optical storage media as magnetic tape equivalents |
US5438674A (en) * | 1988-04-05 | 1995-08-01 | Data/Ware Development, Inc. | Optical disk system emulating magnetic tape units |
US5313551A (en) * | 1988-12-28 | 1994-05-17 | North American Philips Corporation | Multiport memory bypass under software control |
US5146577A (en) * | 1989-04-10 | 1992-09-08 | Motorola, Inc. | Serial data circuit with randomly-accessed registers of different bit length |
US5175863A (en) | 1989-10-23 | 1992-12-29 | International Business Machines Corporation | Signal data processing system having independently, simultaneously operable alu and macu |
US5212777A (en) * | 1989-11-17 | 1993-05-18 | Texas Instruments Incorporated | Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation |
EP0474297B1 (en) * | 1990-09-05 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Very long instruction word machine for efficient execution of programs with conditional branches |
EP0479390B1 (en) | 1990-10-05 | 1999-01-07 | Koninklijke Philips Electronics N.V. | Processing device including a memory circuit and a group of functional units |
US5301340A (en) | 1990-10-31 | 1994-04-05 | International Business Machines Corporation | IC chips including ALUs and identical register files whereby a number of ALUs directly and concurrently write results to every register file per cycle |
JP2959104B2 (ja) | 1990-10-31 | 1999-10-06 | 日本電気株式会社 | 信号処理プロセッサ |
US5649029A (en) * | 1991-03-15 | 1997-07-15 | Galbi; David E. | MPEG audio/video decoder |
US5500650A (en) * | 1992-12-15 | 1996-03-19 | Micron Technology, Inc. | Data communication method using identification protocol |
WO1993023816A1 (en) * | 1992-05-18 | 1993-11-25 | Silicon Engines Inc. | System and method for cross correlation with application to video motion vector estimation |
EP0594240B1 (en) * | 1992-10-19 | 2000-01-05 | Koninklijke Philips Electronics N.V. | Data processor with operation units sharing groups of register files |
DE69325785T2 (de) * | 1992-12-29 | 2000-02-17 | Koninklijke Philips Electronics N.V., Eindhoven | Verbesserte Architektur für Prozessor mit sehr langem Befehlswort |
EP0651321B1 (en) * | 1993-10-29 | 2001-11-14 | Advanced Micro Devices, Inc. | Superscalar microprocessors |
US5631859A (en) * | 1994-10-27 | 1997-05-20 | Hewlett-Packard Company | Floating point arithmetic unit having logic for quad precision arithmetic |
-
1994
- 1994-12-30 US US08/366,958 patent/US6370623B1/en not_active Expired - Lifetime
-
1995
- 1995-11-16 WO PCT/IB1995/001013 patent/WO1996021186A2/en active IP Right Grant
- 1995-11-16 EP EP95936050A patent/EP0748477B1/en not_active Expired - Lifetime
- 1995-11-16 DE DE69525527T patent/DE69525527T2/de not_active Expired - Lifetime
- 1995-11-16 KR KR1019960704892A patent/KR100389220B1/ko not_active IP Right Cessation
- 1995-11-16 JP JP52081896A patent/JP3591842B2/ja not_active Expired - Lifetime
- 1995-12-11 TW TW084113177A patent/TW296452B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008513878A (ja) * | 2004-09-22 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 機能単位が読み出しポートを共有するデータ処理回路 |
Also Published As
Publication number | Publication date |
---|---|
KR100389220B1 (ko) | 2003-10-11 |
KR970701880A (ko) | 1997-04-12 |
WO1996021186A2 (en) | 1996-07-11 |
DE69525527T2 (de) | 2002-08-22 |
TW296452B (ja) | 1997-01-21 |
WO1996021186A3 (en) | 1996-09-12 |
EP0748477B1 (en) | 2002-02-20 |
JP3591842B2 (ja) | 2004-11-24 |
DE69525527D1 (de) | 2002-03-28 |
EP0748477A1 (en) | 1996-12-18 |
US6370623B1 (en) | 2002-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09510038A (ja) | 異なった長さのデータを収容する複数のマルチポートレジスタファイル | |
US7616518B2 (en) | Multi-port memory device with serial input/output interface | |
KR100884096B1 (ko) | 메모리 디바이스 및 모듈과, 컴퓨팅 디바이스와, 메모리시스템과 디바이스 및 컨트롤러의 작동 방법 | |
US5875470A (en) | Multi-port multiple-simultaneous-access DRAM chip | |
KR100244841B1 (ko) | 캐쉬 메모리 및 그 동작 방법 | |
TW507213B (en) | An embedded dram architecture with local data drivers and programmable number of data read and data write lines | |
US5815456A (en) | Multibank -- multiport memories and systems and methods using the same | |
US20010010057A1 (en) | Semiconductor integrated circuit, computer system, data processor and data processing method | |
US7738308B2 (en) | Memory row and column redundancy | |
US9030894B2 (en) | Hierarchical multi-bank multi-port memory organization | |
JP2523586B2 (ja) | 半導体記憶装置 | |
US8341328B2 (en) | Method and system for local memory addressing in single instruction, multiple data computer system | |
US7068563B2 (en) | Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface | |
US7398362B1 (en) | Programmable interleaving in multiple-bank memories | |
JP5599969B2 (ja) | マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム | |
RU2481652C1 (ru) | Интегральная схема с многопортовой суперячейкой памяти и схемой коммутации маршрута передачи данных | |
US5761714A (en) | Single-cycle multi-accessible interleaved cache | |
JP2005501300A (ja) | 仮想メモリ配列内のデータにアクセスするための配列および方法 | |
WO2007116486A1 (ja) | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 | |
JP3215919B2 (ja) | メモリ管理 | |
US5517442A (en) | Random access memory and an improved bus arrangement therefor | |
EP0337457A2 (en) | Memory device having a plurality of memory cell arrays with different organization | |
US7916572B1 (en) | Memory with addressable subword support | |
US20100332712A1 (en) | Apparatuses for register file with novel bit cell implementation | |
US6144609A (en) | Multiport memory cell having a reduced number of write wordlines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |