JP3586033B2 - ディジタルフィルタシステム - Google Patents

ディジタルフィルタシステム Download PDF

Info

Publication number
JP3586033B2
JP3586033B2 JP07716096A JP7716096A JP3586033B2 JP 3586033 B2 JP3586033 B2 JP 3586033B2 JP 07716096 A JP07716096 A JP 07716096A JP 7716096 A JP7716096 A JP 7716096A JP 3586033 B2 JP3586033 B2 JP 3586033B2
Authority
JP
Japan
Prior art keywords
signal
adaptive filters
output
filter system
adaptive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07716096A
Other languages
English (en)
Other versions
JPH09270671A (ja
Inventor
偉民 孫
啓史 山内
修生 中嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icom Inc
Original Assignee
Icom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icom Inc filed Critical Icom Inc
Priority to JP07716096A priority Critical patent/JP3586033B2/ja
Priority to US08/814,879 priority patent/US5999574A/en
Publication of JPH09270671A publication Critical patent/JPH09270671A/ja
Application granted granted Critical
Publication of JP3586033B2 publication Critical patent/JP3586033B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、中間周波数段において不要信号成分を除去するディジタルフィルタシステムに関する。
【0002】
【従来の技術】
従来より、無線通信機分野における不要波を除去するためのフィルタは、高周波段(以下、RF段)、中間周波数段(以下、IF段)及び可聴周波数段(AF段)それぞれにおいて数多く用いられている。
【0003】
例えば、本件出願人もディジタルフィルタの係数を適応アルゴリズムを用いて、設定することにより、AF段の不要波を除去し、目的信号のみを出力させるノイズキャンセリングシステム(「適応フィルタシステム」、特願平6−237455、米国特許出願番号08/452,282)を特許出願している。その他、多数不要波を除去するためのノイズキャンセリングシステムが提案されている。
【0004】
AF段に配置される適応フィルタの一例を図9に示す。図9の適応フィルタは、AF入力信号を遅延回路91により遅延してフィルタ92に供給し、AF出力とする。AF入力とAF出力との差が減算器93で取得される。制御部94は、この差に基づいてLMS(Least Mean Square)アルゴリズムに従ってフィルタ92の特性を制御する。
【0005】
また、例えば、スーパーヘテロダイン方式の受信装置においては、IF段帯域通過フィルタ(BPF)が設けられており、その通過帯域幅は、放送用等の両サイドバンド波(DSB)では、7〜15KHz,片側サイドバンド波(SSB)は、2〜4KHz,電信(CW)では、0.5〜3KHz程度に制限して不要波を除去している。
【0006】
しかし、許容範囲内で任意の周波数で送信できるアマチュア無線や業務用無線においては、受信帯域内(帯域通過フィルタの通過帯域内)に他の電波(不要波)が混入する可能性は低くない。また、イメージ妨害、高周波妨害やスプリアスビート等の混入といった問題があるので、通過帯域内の不要波を除去するために従来からノッチフィルタが用いられてきた。
【0007】
近年では、ディジタル信号処理を用いたディジタルノッチフィルタを用いたものや、ディジタルフィルタのフィルタ係数を適応アルゴリズムを用いて不要波信号のみを減衰させ、受信帯域内の不要波を除去するアダプティブディジタルノッチフィルタシステム(以下、単にノッチフィルタシステム)等が用いられているものもある。
【0008】
その他の適応フィルタを用いたノッチフィルタシステムとしては、例えば、米国特許第5,226,057号に開示されたものがある。このノッチフィルタシステムは、受信した信号を中間周波数に変換した後、直列に接続された複数のノッチフィルタを通過させ、この間に不要波を除去し、復調し、出力させている。
【0009】
【発明が解決しようとする課題】
本件出願人が以前に出願したノイズキャンセリングシステム(適応フィルタシステム)は、AF段に配置されている。即ち、受信機の最終段に配置されている。この為、ノイズキャンセリングシステム以前の回路、例えば、復調器等をディジタル信号処理回路(DSP)で実現した場合、不要波が混入したしたままの信号を演算するため、これらの回路のダイナミックレンジが狭くなるという問題が発生したり、演算誤差が大きくなるという問題も発生する。
また、IF段でAGC(Automatic Gain Control)等のフィードバック処理が行われる場合、不要波が混入したままの処理信号に基づいてAGC等の処理が行われるので、不要波が混入した処理信号で、目的信号までが調整(抑圧)されるという問題点も発生する。
特に、AGC処理において、通過帯域中に目的信号のレベルより大きい不要波が存在する場合には、目的信号が不要波によってゲイン調整(抑圧)されるため、大きな問題となり、SNR(Signal−to−noise ratio)の低下の原因となるという問題点も発生する。
このため、少なくともIF段で不要波を除去することが望ましい。
【0010】
また、ノッチフィルタシステムをディジタル信号処理を用いて実現した場合、従来のように、ノッチフィルタを直列に接続して構成すると、演算量がそれぞれのディジタルフィルタ内の演算が接続された数だけ増えるのに加え、それぞれの適応フィルタのLMSアルゴリズムの計算量もそれだけ増加する。このため、演算量が非常に多くなる。
さらに、演算量が増加すると、演算誤差も無視できないレベルに達する可能性がある。また、これらの演算誤差によって、発振(リミットサイクル)の可能性も高くなる。
【0011】
この発明は上記実情に鑑みて成されたもので、中間周波数段で信号中の不要成分を除去できるディジタルフィルタシステムを提供することを目的とする。
また、この発明は、中間周波数段で信号中の不要波、ビート干渉、A/D変換器からの直流成分等を除去でき、しかも、ディジタル信号処理における演算量が少ないディジタルフィルタシステムを提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、この発明の第1の観点にかかるディジタルフィルタシステムは、
アナログ入力信号をキャリア周波数のN倍のサンプリング周波数でサンプリングして得られたディジタル信号を順次N系統に出力するデマルチプレクサ手段と、
前記デマルチプレクサ手段から出力されたN系統の出力のそれぞれに配置されたN個の適応フィルタと、
前記N個の適応フィルタの出力の少なくとも1つに基づいて前記N個の適応フィルタの特性を制御する制御手段と、
前記N個の適応フィルタの出力を順次選択して出力することにより、1つの信号として出力するマルチプレクサ手段と、
より構成されることを特徴とする。
【0013】
前記デマルチプレクサ手段の出力を遅延して前記N個の適応フィルタに供給してもよい。
【0014】
また、この発明の第2の観点にかかるディジタルフィルタシステムは、
アナログ入力信号をキャリア周波数のN倍のサンプリング周波数でサンプリングして得られたディジタル信号を、N系統に順次出力することにより、キャリア周波数が実質的に0のN個の信号に変換する変換手段と、
N個の適応フィルタと、
前記N個の適応フィルタの出力信号の少なくとも1つに基づいて、前記N個の適応フィルタの特性を制御する制御手段と、
前記N個の適応フィルタの出力信号を順次選択し、1つの信号として出力する手段と、
より構成されることを特徴とする。
【0015】
前記変換手段の出力を遅延して前記N個の適応フィルタに供給してもよい。
前記制御手段は、例えば、前記N個の適応フィルタのうちの1つの適応フィルタの出力に基づいて、前記N個の適応フィルタの特性を制御してもよい。
【0016】
また、前記制御手段は、前記N個の適応フィルタの全ての出力に基づいて、前記N個の適応フィルタの特性を制御してもよい。この場合、前記N個の適応フィルタのタップをN群に分け、前記N個の適応フィルタの各出力に基づいて、前記N個の適応フィルタの対応するタップ係数群を制御してもよい。
【0017】
キャリア周波数fのアナログ入力信号をキャリア周波数のN倍のサンプリング周波数fでサンプリングし、ディジタル信号に変換し、前記デマルチプレクサ手段に供給するA/D変換手段をさらに設けてもよい。
【0018】
【発明の実施の形態】
以下、この発明の実施の形態にかかるフィルタシステムを説明する。
図1は、この実施の形態にかかるフィルタシステムの構成を示す。図示するように、このフィルタシステムは、デマルチプレクサ(DMUX)11と、第1〜第4の遅延回路(DELAY)12〜15と、第1〜第4の適応フィルタ(FIR)16〜19と、減算器20と、制御部(LMS)21と、マルチプレクサ(MUX)22とより構成されている。
【0019】
デマルチプレクサ11は、中間周波のディジタル入力信号S(t)の各信号片(データ)を第1〜第4の出力端からディジタル信号S(t)〜S(t)として順次出力する。ディジタル入力信号S(t)は、キャリア周波数がf(例えば、15.625KHz)の中間周数アナログ信号を、fの4倍の周波数fのサンプリングクロックでサンプリングして、アナログディジタル変換することにより得られた信号である。
【0020】
第1〜第4の遅延回路12〜15は、デマルチプレクサ11の第1〜第4の出力端から出力されたディジタル信号S(t)〜S(t)を一定時間遅延する。
第1〜第4の適応フィルタ16〜19は、それぞれ複数のタップを有し、制御部21よりタップに与えられる係数(タップ係数)に従って通過帯域幅及び通過帯域の中間周波数を変更するフィルタであり、第1〜第4の遅延回路12〜15から出力されたディジタル信号S(t)〜S(t)の不要成分を減衰し、ディジタル信号S’(t)〜S’(t)を出力する。
【0021】
減算器20は、第1〜第4の適応フィルタ16〜19の特性を制御するために、デマルチプレクサ11の第1の出力端のディジタル出力信号S(t)から第1の適応フィルタ16の出力S’(t)を減算する。制御部21は、減算器20の出力に基づいて、周知のLMS(Least Mean Square)アルゴリズムに従って、ノイズを適切に除去できるように、各適応フィルタ16〜19のタップ係数を制御する。
【0022】
マルチプレクサ22は、第1〜第4の適応フィルタ16〜19を通過したディジタル信号S’(t)〜S’(t)の各データ(信号片)を順番に選択して、1つのディジタル中間周波信号(データ列)として出力する。
【0023】
次に、図1に示す構成のフィルタシステムの動作を説明する。
デマルチプレクサ11に供給されるIFディジタル入力信号S(t)は、数1で表現することができる。ここで、xはディジタル入力信号のi番目のデータを示す。
【0024】
【数1】
S(t)=x,x,x,x....x...
【0025】
デマルチプレクサ11は、信号S(t)を第1〜第4の出力端に順番に出力する。このため、第1の出力端からはデータx,x,x...が順次出力され、第2の出力端からはデータx,x,x10...が順次出力され、第3の出力端からはデータx,x,x11...が順次出力され、第4の出力端からはデータx,x,x12...が順次出力される。
従って、第1〜第4の出力信号S(t)、S(t)、S(t)、S(t)は、数2〜5で表される。
【0026】
【数2】
(t)=x,x,x....
【数3】
(t)=x,x,x10....
【数4】
(t)=x,x,x11....
【数5】
(t)=x,x,x12....
【0027】
サンプリング周波数fがアナログ入力信号のキャリア周波数fの4倍であり、さらにそれを4系統に並列的に出力している。このため、第1〜第4の信号S(t)〜S(t)は、キャリアに関する限り、同一位相でのサンプリング信号となる。このため、第1〜第4の信号S(t)〜S(t)は、キャリアが0のいわゆるゼロキャリア信号となり、実質的にAF帯域の信号になる。
【0028】
例えば、IFディジタル入力信号S(t)が数6で表されるSSB信号の場合、第1〜第4の信号S(t)〜S(t)は、数7〜数10で表される。数7〜数10で表される信号S(t)〜S(t)は、AF帯域の信号g(t)及びそのヒルベルト変換された信号^g(t)から構成され、AF帯域の信号であることがわかる。
【0029】
【数6】
S(t)=g(t)・cos(2・π・f・i/f)+^g(t)・sin(2・π・f・i/f
【数7】
(t)={^g(1)、^g(5)、^g(9)、・・・}
【数8】
(t)={−g(2)、−g(6)、−g(10)、・・・}
【数9】
(t)={−^g(3)、−^g(7)、−^g(11)、・・・}
【数10】
(t)={g(4)、g(8)、g(12)、・・・}
【0030】
第1〜第4の信号S(t)〜S(t)は、同一周波数、同一振幅で、位相のみが互いに異なる信号である。
第1〜第4の遅延回路12〜15は、相関関係のあるノイズを除去するために信号S(t)〜S(t)を一定時間遅延する。
【0031】
第1〜第4の適応フィルタ16〜19は、入力された第1〜第4の信号の不要成分を除去して出力する。
【0032】
入力信号がゼロキャリア信号であるため、第1〜第4の適応フィルタ16〜19は、AF帯域に通過帯域を有するディジタルフィルタであり、不要信号を減衰させ、AF帯域の目的信号を通過させる。第1〜第4の適応フィルタ16〜19の特性は、制御部21により設定されるタップ係数により定まる。第1〜第4の適応フィルタ16〜19には、制御部21により同一のタップ係数が設定されるため、互いに同一の特性を有する。
【0033】
減算器20は、デマルチプレクサ11の第1の出力端からの出力信号S(t)と、第1の適応フィルタ16の出力信号との差を求め、制御部21は、周知のLMSアルゴリズムに基づいて、減算器20から供給される信号に従って、第1〜第4の適応フィルタ16〜19のタップ係数を制御(修正)する。従って、第1〜第4の適応フィルタ16〜19の特性は入力信号のノイズの状況に合わせて動的に制御され、入力信号の不要成分を適切に除去することができる。
【0034】
マルチプレクサ22は、第1〜第4の適応フィルタ16〜19の出力データを順次選択して、一連の信号として出力する。即ち、第1の適応フィルタ16の出力するデータ(信号片)をX’,X’,...、第2の適応フィルタ17の出力するデータをX’,X’,...、第3の適応フィルタ18の出力するデータをX’,X’,...、第4の適応フィルタ19の出力するデータをX’,X’,...,とすると、マルチプレクサ22は各データを順次選択し、X’,X’、X’,X’,X’,X’,...,として出力する。マルチプレクサ22が出力するデータから構成される信号、即ち、ノイズが除去された後の信号は、キャリアが再生されたIF信号である。
【0035】
以上説明したように、この実施の形態によれば、IF段で適応フィルタ16〜19を用いてノイズを除去することができる。しかも、適応フィルタ16〜19として、AF帯域用のものを使用することができる。通常知られているように、適応フィルタは、高周波帯域用になるほど製造が困難で、コストパフォーマンスが低下するが、この実施の形態によれば、AF帯域用の適応フィルタを使用できるので、ノイズを適切に除去できる。また、コストを抑えることができる。
【0036】
なお、デマルチプレクサ11〜マルチプレクサ22を個々の部品から構成する必要はなく、これらをディジタルシグナルプロセッサ(DSP)により構成することも可能である。この場合、デマルチプレクサ11〜マルチプレクサ22は、DSP内のディジタル信号処理を実行する各モジュールにより構成される。
【0037】
なお、この実施の形態においては、適応フィルタとして、帯域通過フィルタを使用したが、例えば、比較的狭い所定周波数帯域の信号のみを減衰させ、他の広い帯域の信号を通過させるノッチフィルタを使用することも可能である。
【0038】
適応フィルタとして、ノッチフィルタを使用した場合の、回路構成を図2に示す。なお、図1と同一部分には同一符号を付す。
図示するように、この場合には、デマルチプレクサ11からの第1〜第4の出力信号S(t)〜S(t)と第1〜第4の適応ノッチフィルタ31〜34の出力信号S’(t)〜S’(t)との差が第1〜第4の減算器35〜38で演算され、差データがマルチプレクサ22の入力される。また、制御部21が、第1の減算器の出力に基づいて、LMSアルゴリズムに従って、適応ノッチフィルタ31〜34のタップ係数を制御する。
【0039】
このような構成の場合も、IF段で適応フィルタを用いて、ノイズを適切に除去することができる。
【0040】
図1及び図2は、この発明をTDAPF(Time Division Adaptive Filter(時間分割適応フィルタ))に適応した例を示したが、この発明はこれに限定されず、TD−CDAPF(Time Division−Coefficients Division Adaptive Filter(時間分割−係数分割適応フィルタ))にも適用可能である。
【0041】
図3は、適応フィルタとしてTD−CDAPFを採用した例を示す。
この構成においては、帯域通過フィルタからなる第1〜第4の適応フィルタ41〜44のタップ係数は4つの群H1〜H4に分割されている。
デマルチプレクサ11からの第1の出力信号S(t)と第1の適応フィルタ41の出力信号S’(t)との差が減算器45により求められる。制御部51は、この差に基づいて、LMSアルゴリズムに従って、第1〜第4の適応フィルタ41〜44の第1のタップ係数群H1を制御する。
デマルチプレクサ11からの第2の出力信号S(t)と第2の適応フィルタ42の出力信号S’(t)との差が減算器46により求められる。制御部52は、この差に基づいて、LMSアルゴリズムに従って、第1〜第4の適応フィルタ41〜44の第2のタップ係数群H2を制御する。
【0042】
デマルチプレクサ11からの第3の出力信号S(t)と第3の適応フィルタ43の出力信号S’(t)との差が減算器47により求められる。制御部53は、この差に基づいて、LMSアルゴリズムに従って、第1〜第4の適応フィルタ41〜44の第3のタップ係数群H3を制御する。
デマルチプレクサ11からの第4の出力信号S(t)と第4の適応フィルタ44の出力信号S’(t)との差が減算器48により求められる。制御部54は、この差に基づいて、LMSアルゴリズムに従って、第1〜第4の適応フィルタ41〜44の第4のタップ係数群H4を制御する。
【0043】
この様な構成によれば、図1及び図2に示すTDAPFを用いた場合よりも、少ない処理量でフィルタシステムを構成することができる。例えば、フィルタシステムをディジタルシグナルプロセッサ(TMS320C25)で構成し、タップ数を16とした場合、AF帯域用では11.25MIPS(Million Instructions Per Second)必要であり、TDAPFを用いた場合もほぼ同様の計算量が必要であるが、TD−CDAPFでは6.75MIPSで実現可能である。
【0044】
次に、上記構成のフィルタシステムの応用例として、これらのフィルタシステムを使用した無線受信機の例を図4を参照して説明する。
この無線受信機は、アンテナ61と、アンテナ61により受信されたRF(高周波)信号を選択的に復調し、中間周波(IF)信号に変換する同調・周波数変換部62と、同調・周波数変換部62から出力されたIF信号をA/D変換するA/D変換器63と、A/D変換器63の出力に含まれるノイズを除去するフィルタシステム64と、フィルタシステム64の出力信号(IF信号)からAF信号を再生して出力する検波回路65と、再生されたAF信号をD/A変換して出力するD/A変換器66と、D/A変換器66の出力するアナログオーディオ信号を増幅するアンプ67と、アンプ67の出力により駆動され、放音するスピーカ68とより構成される。
【0045】
無線受信機において、受信信号に含まれるノイズをAF段で除去することも可能である。しかし、AF段にフィルタシステムを配置した場合には、IF段での処理信号にノイズが混じり、これらの回路のダイナミックレンジが狭くなるという問題が発生したり、演算誤差が大きくなるという問題も発生する。
また、AGC等のフィードバック処理の処理信号に不要波が混じり、不要波が混じった処理信号により、受信信号の信号レベルが調整(抑圧)されるという問題も発生する。
図4の構成によれば、IF段のフィルタシステム64でノイズを除去し、その後、検波、D/A変換、増幅等を行うので、ノイズの影響の少ないデータ処理が可能になる。
【0046】
従来のAF帯域の処理によるフィルタシステムとTDAPF、TD−CDAPFで構成したIF帯域の処理によるフィルタシステムについて、コンピュータ・シミュレーションを行って、収束特性を比較した。
【0047】
[シミュレーション条件]
AF帯域用フィルタシステムとIF帯域用フィルタシステムとで比較が可能なように、AF帯域用では図5に示すモデルを使用し、IF帯域用では図6に示すモデルを使用する。
【0048】
即ち、AF帯域用のシミュレーションモデルでは、図5に示すように、AFディジタル入力信号をSSB変調器(MOD)71によりIF信号に変調する。続いて、このIF信号をSSB復調器(DEMOD)72により復調してAF信号を得る。このAF信号をA/D変換し、図9に示す従来のAFフィルタシステム73に供給してAFディジタル出力信号及び誤差信号を得る。
【0049】
一方、IF帯域用のシミュレーションモデルでは、図6に示すように、AFディジタル入力信号をSSB変調器(MOD)81によりIF信号に変調する。続いて、このIF信号をA/D変換し、図1又は図3に示す構成のIFフィルタシステム82に供給する。IFフィルタシステム82の出力をSSB復調器(DEMOD)83により復調してAFディジタル出力信号を得る。また、IFフィルタシステム82の出力する誤差信号もIF信号であるため、これをSSB復調器84に供給して誤差信号の復調信号を得る。
【0050】
入力信号は、1KHzと2.4KHzのトーン信号に白色雑音を加えたものとし、SNR(Signal−to−Noise Ratio)が24dBの場合と10dBの場合の2通りについてシミュレーションを行う。収束特性の評価には、数11で定義される変数err(t)を使用した。
【0051】
【数11】
err(t)=E[20・log10|Er1(i)|]
(t≦i≦t+500)
【0052】
ここで、E[・]は、期待値操作を表しており、本シミュレーションにおいては、iが(t)から(t+500)までの期待値を示す。
AF帯域用では誤差信号をEr1とするが、IF用では、誤差信号がIF信号であるため、誤差信号を復調したものをEr1とする。
AF帯域用ノイズフィルタシステム及びIF帯域用ノイズフィルタシステムを構成する各適応フィルタのタップ数、ステップパラメータ、遅延回路の遅延時間としては、表1に示す値を用いた。
【0053】
【表1】
Figure 0003586033
AF :AF帯域用フィルタシステム
TDAPF :IF帯域用TDAPF方式のフィルタシステム
TD−CDAPF:IF帯域用TD−CDAPF方式のフィルタシステム
【0054】
[シミュレーション結果]
このような条件の下で、入力信号のSNRを24dBとしたときの変数err(t)を図7に、SNRを10dBとしたときの変数err(t)を図8に示す。
図7及び図8から、収束が最も速いのは、TD−CDAPF方式のフィルタシステムである。TDAPF方式のフィルタシステムは、SNR=24dBのときはTD−CDAPF方式のフィルタシステムととほぼ等しい収束特性を示しているが、SNR=10dBでは、AF帯域用フィルタシステムよりも収束が遅くなっている。
以上より、TD−CDAPF方式のフィルタシステムは最も収束が速く、また、必要とされる処理量が少ないため、特に、有効な手法であることが確認できた。
【0055】
なお、この発明は、上記実施の形態に限定されず、種々の変形及び応用が可能である。例えば、図1〜図3に示したフィルタシステムでは、サンプリング周波数fsをアナログ入力信号のキャリア周波数fcの4倍とし、デマルチプレクサによりA/D変換後のディジタル信号を4系統に分割しているが、サンプリング周波数fsをアナログ入力信号のキャリア周波数fcのN(Nは4以上の正の正数)倍とし、デマルチプレクサによりA/D変換後のディジタル信号をN系統に分割してもよい。
その他、回路構成等は任意に変更可能である。
【0056】
【発明の効果】
以上説明したように、この発明によれば、中間周波数段で、適応フィルタを用いてノイズを動的に低減することができる。しかも、適応フィルタ自体は可聴周波数帯域のものでよく、高性能のものを容易に使用することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態にかかるフィルタシステムの構成を示すブロック図である。
【図2】図1に示すフィルタシステムの変形例の構成を示すブロック図である。
【図3】図1に示すフィルタシステムの変形例の構成を示すブロック図である。
【図4】図1〜図3に示すフィルタシステムを用いた受信機の構成例を示すブロック図である。
【図5】図9に示すフィルタシステムの特性を測定するために使用した回路の構成を示すブロック図である。
【図6】図1〜図3に示すフィルタシステムの特性を測定するために使用した回路の構成を示すブロック図である。
【図7】図5及び図6に示す回路におけるフィルタシステムの収束特性のシミュレーション結果を示すグラフである。
【図8】図5及び図6に示す回路におけるフィルタシステムの収束特性のシミュレーション結果を示すグラフである。
【図9】従来のAF段に配置された適応フィルタの構成を示すブロック図である。
【符号の説明】
11 デマルチプレクサ
12〜15 遅延回路
16〜19 適応フィルタ
20 減算器
21 制御部
22 マルチプレクサ
31〜34 適応ノッチフィルタ
35〜38 減算器
41〜44 適応フィルタ
45〜48 減算器
51〜54 制御部

Claims (5)

  1. アナログ入力信号をキャリア周波数のN倍のサンプリング周波数でサンプリングして得られたディジタル信号を順次N系統に出力するデマルチプレクサ手段と、
    前記デマルチプレクサ手段から出力されたN系統の出力のそれぞれに配置されたN個の適応フィルタと、
    前記N個の適応フィルタの出力の少なくとも1つに基づいて前記N個の適応フィルタの特性を制御する制御手段と、
    前記N個の適応フィルタの出力を順次選択して出力することにより、1つの信号として出力するマルチプレクサ手段と、
    より構成されることを特徴とするディジタルフィルタシステム。
  2. 前記制御手段は、前記デマルチプレクサ手段の出力を遅延して前記N個の適応フィルタに供給する遅延手段をさらに備えることを特徴とする請求項1に記載のディジタルフィルタシステム。
  3. アナログ入力信号をキャリア周波数のN倍のサンプリング周波数でサンプリングして得られたディジタル信号を、N系統に順次出力することにより、キャリア周波数が実質的に0のN個の信号に変換する変換手段と、
    N個の適応フィルタと、
    前記N個の適応フィルタの出力信号の少なくとも1つに基づいて、前記N個の適応フィルタの特性を制御する制御手段と、
    前記N個の適応フィルタの出力信号を順次選択し、1つの信号として出力する手段と、
    より構成されることを特徴とするディジタルフィルタシステム。
  4. 前記制御手段は、前記変換手段の出力を遅延して前記N個の適応フィルタに供給する遅延手段をさらに備えることを特徴とする請求項3に記載のディジタルフィルタシステム。
  5. 前記制御手段は、前記N個の適応フィルタの特性を制御するためのタップ係数を前記N個の適応フィルタに供給し、
    前記N個の適応フィルタは、供給されるタップ係数に基づいてその特性を変化させ、
    各適応フィルタのタップ係数はN群に論理的に分割されており、
    前記制御手段は、前記N個の適応フィルタの各出力に基づいて、前記N個の適応フィルタの対応するタップ係数群を制御する、ことを特徴とする請求項1乃至4のいずれか1つに記載のディジタルフィルタシステム。
JP07716096A 1996-03-29 1996-03-29 ディジタルフィルタシステム Expired - Lifetime JP3586033B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07716096A JP3586033B2 (ja) 1996-03-29 1996-03-29 ディジタルフィルタシステム
US08/814,879 US5999574A (en) 1996-03-29 1997-03-13 Digital filter system, carrier reproduction circuit using the digital filter system, and demodulation circuit using the carrier reproduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07716096A JP3586033B2 (ja) 1996-03-29 1996-03-29 ディジタルフィルタシステム

Publications (2)

Publication Number Publication Date
JPH09270671A JPH09270671A (ja) 1997-10-14
JP3586033B2 true JP3586033B2 (ja) 2004-11-10

Family

ID=13626050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07716096A Expired - Lifetime JP3586033B2 (ja) 1996-03-29 1996-03-29 ディジタルフィルタシステム

Country Status (1)

Country Link
JP (1) JP3586033B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4974708B2 (ja) * 2007-02-28 2012-07-11 オンセミコンダクター・トレーディング・リミテッド 雑音抑圧装置、受信装置
JP2010232714A (ja) * 2009-03-25 2010-10-14 Advantest Corp 信号処理装置、デジタルフィルタ、および、プログラム

Also Published As

Publication number Publication date
JPH09270671A (ja) 1997-10-14

Similar Documents

Publication Publication Date Title
US5999574A (en) Digital filter system, carrier reproduction circuit using the digital filter system, and demodulation circuit using the carrier reproduction circuit
US7142616B2 (en) Front end processor for data receiver and nonlinear distortion equalization method
JP3122793B2 (ja) 同一チャネル干渉を低減する方法および非線形フィルタ
US8363712B2 (en) Apparatus and method for adaptive I/Q imbalance compensation
US8023920B1 (en) Image cancellation in receivers
GB2587066A (en) Method for compensating gain flatness of transceiver
JP3822163B2 (ja) Agcシステム
JP2004104162A (ja) 振幅制限装置
JP4205509B2 (ja) マルチパスひずみ除去フィルタ
JP5005622B2 (ja) 受信装置、チューナ、およびテレビジョン受像機
JP4027565B2 (ja) ディジタル受信機
JP3586033B2 (ja) ディジタルフィルタシステム
JP2001024619A (ja) Ofdm信号受信機
JP3693331B2 (ja) マルチキャリア信号生成装置
WO2003079539A1 (fr) Procede de traitement de signaux et dispositif de traitement de signaux
JPH1022859A (ja) ダイレクトコンバージョン受信機
JP5264987B2 (ja) 受信装置
JP3902498B2 (ja) イメージ信号抑圧装置
US6920471B2 (en) Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss
JP2002141821A (ja) 無線装置
US7705760B2 (en) Method and device for the filtering and analogue/digital conversion of analogue signal
JP2003008489A (ja) ダイバーシティ受信用回り込みキャンセル装置及び中継システム
JP4813931B2 (ja) 測定装置およびそれを利用した中継装置
JP4532568B2 (ja) 適応ディジタルフィルタ及び受信装置
JP3845317B2 (ja) Fm受信機のマルチパス干渉除去装置および方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term