JP3584373B2 - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP3584373B2 JP3584373B2 JP2001115216A JP2001115216A JP3584373B2 JP 3584373 B2 JP3584373 B2 JP 3584373B2 JP 2001115216 A JP2001115216 A JP 2001115216A JP 2001115216 A JP2001115216 A JP 2001115216A JP 3584373 B2 JP3584373 B2 JP 3584373B2
- Authority
- JP
- Japan
- Prior art keywords
- transconductance
- output
- capacitor
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は位相器、遅延器、タイミング補正回路等に使用するオールパスフィルタのフィルタ回路に関するものである。
【０００２】
【従来の技術】
位相器、遅延器、タイミング補正回路等に使用するオールパスフィルタについては、例えば、特開平０５−３０４４３９号公報に開示されており、以下、図面を参照しながらこれら従来のオールパスフィルタについて説明する。
【０００３】
図７は従来のオールパスフィルタの第１例を示す等価回路図、図８は従来のオールパスフィルタの第２例を示す等価回路図、図９は従来のオールパスフィルタの第３例を示す等価回路図である。図７において、１は信号入力電圧（Ｖｉｎ）の入力端子、２０はトラップフィルタ、２１は演算増幅器、２２は抵抗値Ｒ１の抵抗、２３は抵抗値Ｒ２の抵抗、９は信号出力電圧（Ｖｏｕｔ）を出力する出力端子である。
【０００４】
この構成は、演算増幅器２１の正相入力端子に、トラップフィルタ２０を介して信号入力電圧（Ｖｉｎ）を供給し、演算増幅器２１の逆相入力端子には、抵抗２２を介して入力信号電圧（Ｖｉｎ）を供給するようにし、それと共に演算増幅器２１の出力に出力端子９を接続して、その出力端子９の信号出力電圧（Ｖｏｕｔ）を演算増幅器２１の逆相入力端子に抵抗２６を介して帰還するようにしたものである。この構成により、式（数１）に示すように、オールパスフィルタの伝達関数である信号入力電圧（Ｖｉｎ）と信号出力電圧（Ｖｏｕｔ）との比は抵抗値Ｒ１と抵抗値Ｒ２の比で構成され、これらの相対精度によって決定される。
【０００５】
【数１】
【０００６】
図８に示す従来のオールパスフィルタの第２例は、前記第１例に示したトラップフィルタ２０をバンドパスフィルタ２４に置き換えたものであり、その他の構成はこれと同一であるので、詳細な説明は省略する。
【０００７】
この構成は、演算増幅器２１の正相入力端子に、バンドパスフィルタ２４を介して信号入力電圧（Ｖｉｎ）を供給し、演算増幅器２１の逆相入力端子には、抵抗２２を介して入力信号電圧（Ｖｉｎ）を供給するようにし、それと共に演算増幅器２１の出力に出力端子９を接続し、その信号出力電圧（Ｖｏｕｔ）を演算増幅器２１の逆相入力端子に抵抗２３を介して帰還するようにしたものであり、図７に示した第１例に対して、逆相の出力を得ることができる。
【０００８】
図９に示す従来のオールパスフィルタの第３例は、前記第１例に示したオールパスフィルタの周波数特性をよりフラットにするために補正をかけたものである。図９において、１は信号入力電圧（Ｖｉｎ）の入力端子、２５はトラップフィルタ、２１は演算増幅器、２２は抵抗値Ｒ１の抵抗、２３は抵抗値Ｒ２の抵抗、９は信号出力電圧（Ｖｏｕｔ）の出力端子、２６は抵抗値Ｒ３の補正抵抗、ＧＮＤは接地である。
【０００９】
この構成は、演算増幅器２１の正相入力端子に、トラップフィルタ２５を介して信号入力電圧（Ｖｉｎ）を供給し、演算増幅器２１の逆相入力端子には、抵抗２２を介して入力信号電圧（Ｖｉｎ）を供給するようにし、それと共に演算増幅器２１の出力に出力端子９を接続して、その信号出力電圧（Ｖｏｕｔ）を演算増幅器２１の逆相入力端子に抵抗２３を介して帰還するように構成し、演算増幅器２１の逆相入力端子は補正抵抗２６を介してＧＮＤに接続したものであり、図７に示した第１例に対して、オールパスフィルタの周波数特性をよりフラットにすることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような構成では、抵抗の相対精度が十分でないため、高精度化、簡素化が必要となってきている近年の要望には対応することができないという問題点があった。図９に示した第３例は図７に示す等価回路を改善し、周波数特性を補正するように抵抗を追加したものであるが、それでもオールパスフィルタの周波数特性を十分フラットにすることは困難であった。
【００１１】
本発明は上記従来の問題点を解決するものであり、高精度の周波数特性を実現できるオールパスフィルタのフィルタ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のオールパスフィルタのフィルタ回路は、外部から与えられる電圧信号を電流信号に変換して出力するトランスコンダクタンスと、前記トランスコンダクタンスに縦続する抵抗と、前記トランスコンダクタンスの入力側から前記抵抗の出力側間に接続される第１コンデンサと、前記トランスコンダクタンスの出力部に接続された第２コンデンサと、前記トランスコンダクタンスの入出力回路間に挿入接続した微分器と、を備えたものである。
【００１３】
この発明によれば、フィルタとしての伝達関数が容量比で構成されるので、高精度の周波数特性を備えたオールパスフィルタのフィルタ回路が得られる。
【００１４】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分および各実施の形態間において共通の部分については同一符号を用いるものとする。
【００１５】
（実施の形態１）
図１は本発明のオールパスフィルタの実施の形態１における第１の構成例を示す等価回路図、図２は図１に示す回路の説明グラフ、図３は本発明のオールパスフィルタの実施の形態１における第２の構成例を示す等価回路図である。
【００１６】
図１において、１は信号入力電圧（Ｖｉｎ）の入力端子、２は容量値（Ｃ０）のコンデンサによる微分器（微分電流Ｉ＝−ＳＣ０Ｖｉｎ：Ｓ＝ｊω）、３は容量値（Ｃ２）のコンデンサ、４は係数値（ｇｍ１）のトランスコンダクタンス、５は容量値（Ｃ１）のコンデンサ、７は抵抗値（ｒ２）の抵抗、９は信号出力電圧（Ｖｏｕｔ）を出力する出力端子、ＧＮＤは接地、６はトランスコンダクタンス４と抵抗７を接続するバッファ、８は抵抗７と出力端子９を接続するバッファである。
【００１７】
この構成では、トランスコンダクタンス４の正相入力端子に信号入力電圧（Ｖｉｎ）を供給すると共に、この信号をバッファ８の入力端子にコンデンサ３を通して供給する。この信号はさらに、微分器２を介してバッファ６の入力端子に微分電流として供給される。
【００１８】
一方、トランスコンダクタンス４の出力端子はバッファ６の入力端子に接続されると共に、コンデンサ５を介してＧＮＤに接続され、また、バッファ６の出力端子とバッファ８の入力端子は抵抗７を介して接続される。さらに、バッファ８の出力端子と出力端子９が接続されると共に、このバッファ８の出力端子とトランスコンダクタンス４の差動入力端子が接続されて、帰還ループが構成されている。
【００１９】
以上のように構成された第１の構成例について以下、図１及び図２を用いてその動作を説明する。図１より明らかなように、トランスコンダクタンス４の出力電流（Ｉ１）は、トランスコンダクタンス４の正相入力端子に印加される信号入力電圧（Ｖｉｎ）と同じく逆相入力端子に出力端子９から帰還するように接続された信号出力電圧（Ｖｏｕｔ）の差電圧と、トランスコンダクタンス４の乗算によって決定され、そのトランスコンダクタンス４の出力電流と信号入力電圧（Ｖｉｎ）により微分器２から供給された微分電流（Ｉ）の加算電流は、ＧＮＤ接続されているコンデンサ５に流れる。それによって発生した電圧は、バッファ６を通って、抵抗７と入力信号電圧（Ｖｉｎ）から接続されているコンデンサ３の構成から、抵抗７とコンデンサ３とバッファ８の入力端子で接続された点において、電圧が決定される。この電圧は、バッファ８を通って、出力端子９に出力される。
【００２０】
このようにして決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数２）で表される。
【００２１】
【数２】
【００２２】
よって、式（数２）より容量値（Ｃ０）と容量値（Ｃ１）の値が、図２の説明グラフに表されるように、Ｃ０＞Ｃ１の時は図１のフィルタの周波数特性はベルフィルタとなり、Ｃ０＜Ｃ１の時はディップフィルタとなり、Ｃ０＝Ｃ１の時はオールパスフィルタとなる。
【００２３】
図３に示す本発明のオールパスフィルタの実施の形態１における第２の構成例は、前記第１の構成例において用いたバッファ６とバッファ８を接続する抵抗７の代わりに係数値（ｇｍ２）のトランスコンダクタンス１０を用いたものであり、このように構成しても前記第１の構成例と同様の効果が得られる。
【００２４】
回路動作その他は前記第１の構成例と実質的にほとんど同様であるのでその説明は省略するが、最終的に信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数３）で表される。
【００２５】
【数３】
【００２６】
以上のように、本実施の形態によれば、少なくとも１つのトランスコンダクタンスおよびこれと接続された少なくとも２つのコンデンサを含むフィルタと、前記トランスコンダクタンスの入出力回路に接続され、少なくとも１つのコンデンサを含む微分器を備えたことにより、フィルタ等価回路としての伝達関数が容量比で構成され、集積回路でフィルタが構成される場合、容量の方が抵抗より相対精度が良いため、抵抗の相対精度に依存する従来のものに比し、より高精度な周波数特性を有するオールパスフィルタを実現することができる。
【００２７】
（実施の形態２）
図４は本発明のオールパスフィルタの実施の形態２における構成を示す等価回路図である。図４において、１は信号入力電圧（Ｖｉｎ）の入力端子、２は容量値（Ｃ０）のコンデンサ１１を含む微分器（微分電流Ｉ＝−ＳＣ０Ｖｉｎ：Ｓ＝ｊω）、３は容量値（Ｃ２）のコンデンサ、４は係数値（ｇｍ１）のトランスコンダクタンス、５は容量値（Ｃ１）のコンデンサ、６はトランスコンダクタンス４と抵抗７をつなぐバッファ、７は抵抗値（ｒ２）の抵抗、９は信号出力電圧（Ｖｏｕｔ）の出力端子、８は抵抗７と出力端子９をつなぐバッファ、ＶＣＣは定電圧源、ＧＮＤは接地、１２は抵抗値（ｒ１）の抵抗、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６はそれぞれＮＰＮトランジスタ、ＶＢはベース電圧源である。
【００２８】
この構成において、微分器２は、ＮＰＮトランジスタＱ３のエミッタとＮＰＮトランジスタＱ４のエミッタをコンデンサ１１を介して接続したものであり、各ＮＰＮトランジスタＱ３，Ｑ４のエミッタとＧＮＤの間に定電流源を構成している。また、ＮＰＮトランジスタＱ４のベースにはベース電圧源ＶＢが接続され、ＮＰＮトランジスタＱ３のベースは入力端子１とＮＰＮトランジスタＱ１のベースが接続される。トランスコンダクタンス４は、ＮＰＮトランジスタＱ１のエミッタとＮＰＮトランジスタＱ２のエミッタを抵抗１２を介して接続したものであり、ＮＰＮトランジスタＱ１，Ｑ２のエミッタとＧＮＤの間に定電流源を構成している。なお、ＮＰＮトランジスタＱ１のコレクタとＮＰＮトランジスタＱ４のコレクタは、定電圧源ＶＣＣに接続されている。さらに、ＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ３のコレクタは、コンデンサ５を介して定電圧源ＶＣＣに接続されると共に、定電流源をとおして定電圧源ＶＣＣに接続されている。さらにまた、ＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ３のコレクタは、ＮＰＮトランジスタＱ５のベースに接続されている。
【００２９】
バッファ６は、ＮＰＮトランジスタＱ５のコレクタを定電圧源ＶＣＣに接続してあり、ＮＰＮトランジスタＱ５のエミッタとＧＮＤの間に定電流源を構成している。このＮＰＮトランジスタＱ５のエミッタは、抵抗７を通してＮＰＮトランジスタＱ６のベースに接続され、かつ、コンデンサ３を介して、定電圧源ＶＣＣに接続される。また、バッファ８は、ＮＰＮトランジスタＱ６のコレクタを定電圧源ＶＣＣに接続してあり、ＮＰＮトランジスタＱ６のエミッタとＧＮＤの間に定電流源を構成している。このＮＰＮトランジスタＱ６のエミッタは出力端子９に接続され、この出力端子９とＮＰＮトランジスタＱ２のベースが接続されて帰還ループを構成している。
【００３０】
以上のように構成されたオールパスフィルタについて以下、その動作を説明する。トランスコンダクタンス４で構成される電流（Ｉ１）は、ＮＰＮトランジスタＱ１のベースに供給されている信号入力電圧（Ｖｉｎ）とＮＰＮトランジスタＱ２のベースに供給されている信号出力電圧（Ｖｏｕｔ）の電圧差を抵抗値（ｒ１）で除算したものであり、コンデンサ１１による微分電流（Ｉ）は、ＮＰＮトランジスタＱ３のベースに供給されている信号入力電圧（Ｖｉｎ）をコンデンサ１１の容量値（Ｃ０）で乗算した信号入力電圧（Ｖｉｎ）とは９０度遅れの微分電流（Ｉ＝−ＳＣ０Ｖｉｎ）として表される。
【００３１】
一方、トランスコンダクタンス４で構成される電流（Ｉ１）と微分電流（Ｉ）の加算電流は、コンデンサ５に流れこむことによって、ＮＰＮトランジスタＱ５のベースに電圧が生じ、これによりＮＰＮトランジスタＱ５のエミッタに電圧が生じる。この電圧は、定電圧源ＶＣＣとコンデンサ３と抵抗７の構成によって、コンデンサ３と抵抗７とＮＰＮトランジスタＱ６のベースの接続点に電圧が生じ、ＮＰＮトランジスタＱ６のエミッタに電圧が生じる。ＮＰＮトランジスタＱ６のエミッタには出力端子９が接続されているので、出力端子９における信号出力電圧（Ｖｏｕｔ）が決定される。
【００３２】
以上によって、決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の比は、前述の式（数２）で表される。よって、容量値（Ｃ０）と（Ｃ１）の値が、図２に表されるように、Ｃ０＞Ｃ１の時は図４のフィルタの周波数特性は、ベルフィルタとなり、Ｃ０＜Ｃ１の時はディップフィルタとなり、Ｃ０＝Ｃ１の時はオールパスフィルタとなる。
【００３３】
以上のように本実施の形態によれば、少なくとも１つのトランスコンダクタンスおよびこれと接続された少なくとも２つのコンデンサを含むフィルタと、前記トランスコンダクタンスの入出力回路に接続され、少なくとも２つのトランジスタとそのエミッタ間に接続されたコンデンサで構成され、入出力間において９０度の位相遅延を有する微分器を備えることにより、フィルタとしての伝達関数が容量比で構成されることになり、従来の抵抗比で構成されるものより相対精度が良く十分な周波数特性を有するオールパスフィルタが得られる。
【００３４】
（実施の形態３）
図５は本発明のオールパスフィルタの実施の形態３における第１の構成例を示す等価回路図、図６は本発明のオールパスフィルタの実施の形態３における第２の構成例を示す等価回路図である。
【００３５】
図５において、１は信号入力電圧（Ｖｉｎ）の入力端子、３は容量値（Ｃ２）のコンデンサ、４は係数値（ｇｍ１）のトランスコンダクタンス、５は容量値（Ｃ１）のコンデンサ、６はトランスコンダクタンス４と後述の抵抗７をつなぐバッファ、７は抵抗値（ｒ２）の抵抗、９は信号出力電圧（Ｖｏｕｔ）の出力端子、８は抵抗７と出力端子９をつなぐバッファ、１３は入力端子１の逆相入力端子である。
【００３６】
この構成では、トランスコンダクタンス４の正相入力端子に接続された入力端子１に信号入力電圧（Ｖｉｎ）を供給すると共に、その信号をバッファ８の入力にコンデンサ３を介して供給する。また、トランスコンダクタンス４の出力とバッファ６の入力を接続し、かつ、トランスコンダクタンス４の出力に信号入力電圧（Ｖｉｎ）の逆相信号入力電圧（−Ｖｉｎ）を逆相入力端子１３からコンデンサ５を介して供給する。さらに、バッファ６の出力とバッファ８の入力を抵抗７を介して接続すると共に、バッファ８の出力と出力端子９を接続し、かつ、バッファ８の出力端子とトランスコンダクタンス４の逆相入力端子を接続して帰還ループを構成するようにしたものである。
【００３７】
以上のように構成された第１の構成例におけるオールパスフィルタについて以下、その動作を説明する。トランスコンダクタンス４の出力電流（Ｉ１）は、トランスコンダクタンス４の正相入力端子に印加される信号入力電圧（Ｖｉｎ）と同じく逆相入力端子に出力端子９から帰還するように印加された信号出力電圧（Ｖｏｕｔ）の差電圧とトランスコンダクタンス４の乗算によって決定され、逆相入力端子１３に接続されているコンデンサ５に流れる。それによって発生した電圧は、バッファ６を通って、抵抗７と入力端子１に接続されているコンデンサ３の構成から抵抗７とコンデンサ３とがバッファ８の入力で接続された点において、その電圧値が決定され、バッファ８を通って、出力端子９に出力される。
【００３８】
以上によって、決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数４）で表される。
【００３９】
【数４】
【００４０】
よって、等価回路として簡素化されたオールパスフィルタとなる。
【００４１】
図６に示す本発明のオールパスフィルタの実施の形態３における第２の構成例は、前記第１の構成例において用いたバッファ６とバッファ８を接続する抵抗７の代わりに係数値（ｇｍ２）のトランスコンダクタンス１０を用いたものであり、このように構成しても前記第１の構成例と同様の効果が得られ、決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数５）で表される。
【００４２】
【数５】
【００４３】
以上のように本実施の形態によれば、互いに位相が逆相となる２つの入力端子の一方の入力端子に少なくとも１つのトランスコンダクタンスを接続すると共に、前記入力端子の両方の入力端子に少なくとも２つのコンデンサを接続し、前記入力端子と前記トランスコンダクタンスの出力側及び２つのコンデンサの出力側間にフィルタ特性を形成したことにより、２入力で２つの入力位相が逆相で入力されるため、フィルタ等価回路として、簡素化されフィルタとしての相対精度が良く、さらにフィルタとしての伝達関数が容量比で構成されることと相俟って相対精度が良く十分な周波数特性を実現することができる。
【００４４】
【発明の効果】
以上のように、本発明によれば、フィルタとしての伝達関数が容量比で構成されるため、相対精度が良く十分な周波数特性を有する優れたオールパスフィルタのフィルタ回路を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のオールパスフィルタの実施の形態１における第１の構成例を示す等価回路図
【図２】図１に示す回路の説明グラフ
【図３】本発明のオールパスフィルタの実施の形態１における第２の構成例を示す等価回路図
【図４】本発明のオールパスフィルタの実施の形態２における構成を示す等価回路図
【図５】本発明のオールパスフィルタの実施の形態３における第１の構成例を示す等価回路図
【図６】本発明のオールパスフィルタの実施の形態３における第２の構成例を示す等価回路図
【図７】従来のオールパスフィルタの第１例を示す等価回路図
【図８】従来のオールパスフィルタの第２例を示す等価回路図
【図９】従来のオールパスフィルタの第３例を示す等価回路図
【符号の説明】
１ 入力端子
２ 微分器
３ コンデンサ
４ トランスコンダクタンス
５ コンデンサ
６，８ バッファ
７ 抵抗
９ 出力端子
１０ トランスコンダクタンス
１１ コンデンサ
１２ 抵抗
２０ トラップフィルタ
２１ 演算増幅器
２２ 抵抗
２３ 抵抗
２４ バンドパスフィルタ
２５ 抵抗
【発明の属する技術分野】
本発明は位相器、遅延器、タイミング補正回路等に使用するオールパスフィルタのフィルタ回路に関するものである。
【０００２】
【従来の技術】
位相器、遅延器、タイミング補正回路等に使用するオールパスフィルタについては、例えば、特開平０５−３０４４３９号公報に開示されており、以下、図面を参照しながらこれら従来のオールパスフィルタについて説明する。
【０００３】
図７は従来のオールパスフィルタの第１例を示す等価回路図、図８は従来のオールパスフィルタの第２例を示す等価回路図、図９は従来のオールパスフィルタの第３例を示す等価回路図である。図７において、１は信号入力電圧（Ｖｉｎ）の入力端子、２０はトラップフィルタ、２１は演算増幅器、２２は抵抗値Ｒ１の抵抗、２３は抵抗値Ｒ２の抵抗、９は信号出力電圧（Ｖｏｕｔ）を出力する出力端子である。
【０００４】
この構成は、演算増幅器２１の正相入力端子に、トラップフィルタ２０を介して信号入力電圧（Ｖｉｎ）を供給し、演算増幅器２１の逆相入力端子には、抵抗２２を介して入力信号電圧（Ｖｉｎ）を供給するようにし、それと共に演算増幅器２１の出力に出力端子９を接続して、その出力端子９の信号出力電圧（Ｖｏｕｔ）を演算増幅器２１の逆相入力端子に抵抗２６を介して帰還するようにしたものである。この構成により、式（数１）に示すように、オールパスフィルタの伝達関数である信号入力電圧（Ｖｉｎ）と信号出力電圧（Ｖｏｕｔ）との比は抵抗値Ｒ１と抵抗値Ｒ２の比で構成され、これらの相対精度によって決定される。
【０００５】
【数１】
図８に示す従来のオールパスフィルタの第２例は、前記第１例に示したトラップフィルタ２０をバンドパスフィルタ２４に置き換えたものであり、その他の構成はこれと同一であるので、詳細な説明は省略する。
【０００７】
この構成は、演算増幅器２１の正相入力端子に、バンドパスフィルタ２４を介して信号入力電圧（Ｖｉｎ）を供給し、演算増幅器２１の逆相入力端子には、抵抗２２を介して入力信号電圧（Ｖｉｎ）を供給するようにし、それと共に演算増幅器２１の出力に出力端子９を接続し、その信号出力電圧（Ｖｏｕｔ）を演算増幅器２１の逆相入力端子に抵抗２３を介して帰還するようにしたものであり、図７に示した第１例に対して、逆相の出力を得ることができる。
【０００８】
図９に示す従来のオールパスフィルタの第３例は、前記第１例に示したオールパスフィルタの周波数特性をよりフラットにするために補正をかけたものである。図９において、１は信号入力電圧（Ｖｉｎ）の入力端子、２５はトラップフィルタ、２１は演算増幅器、２２は抵抗値Ｒ１の抵抗、２３は抵抗値Ｒ２の抵抗、９は信号出力電圧（Ｖｏｕｔ）の出力端子、２６は抵抗値Ｒ３の補正抵抗、ＧＮＤは接地である。
【０００９】
この構成は、演算増幅器２１の正相入力端子に、トラップフィルタ２５を介して信号入力電圧（Ｖｉｎ）を供給し、演算増幅器２１の逆相入力端子には、抵抗２２を介して入力信号電圧（Ｖｉｎ）を供給するようにし、それと共に演算増幅器２１の出力に出力端子９を接続して、その信号出力電圧（Ｖｏｕｔ）を演算増幅器２１の逆相入力端子に抵抗２３を介して帰還するように構成し、演算増幅器２１の逆相入力端子は補正抵抗２６を介してＧＮＤに接続したものであり、図７に示した第１例に対して、オールパスフィルタの周波数特性をよりフラットにすることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような構成では、抵抗の相対精度が十分でないため、高精度化、簡素化が必要となってきている近年の要望には対応することができないという問題点があった。図９に示した第３例は図７に示す等価回路を改善し、周波数特性を補正するように抵抗を追加したものであるが、それでもオールパスフィルタの周波数特性を十分フラットにすることは困難であった。
【００１１】
本発明は上記従来の問題点を解決するものであり、高精度の周波数特性を実現できるオールパスフィルタのフィルタ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のオールパスフィルタのフィルタ回路は、外部から与えられる電圧信号を電流信号に変換して出力するトランスコンダクタンスと、前記トランスコンダクタンスに縦続する抵抗と、前記トランスコンダクタンスの入力側から前記抵抗の出力側間に接続される第１コンデンサと、前記トランスコンダクタンスの出力部に接続された第２コンデンサと、前記トランスコンダクタンスの入出力回路間に挿入接続した微分器と、を備えたものである。
【００１３】
この発明によれば、フィルタとしての伝達関数が容量比で構成されるので、高精度の周波数特性を備えたオールパスフィルタのフィルタ回路が得られる。
【００１４】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分および各実施の形態間において共通の部分については同一符号を用いるものとする。
【００１５】
（実施の形態１）
図１は本発明のオールパスフィルタの実施の形態１における第１の構成例を示す等価回路図、図２は図１に示す回路の説明グラフ、図３は本発明のオールパスフィルタの実施の形態１における第２の構成例を示す等価回路図である。
【００１６】
図１において、１は信号入力電圧（Ｖｉｎ）の入力端子、２は容量値（Ｃ０）のコンデンサによる微分器（微分電流Ｉ＝−ＳＣ０Ｖｉｎ：Ｓ＝ｊω）、３は容量値（Ｃ２）のコンデンサ、４は係数値（ｇｍ１）のトランスコンダクタンス、５は容量値（Ｃ１）のコンデンサ、７は抵抗値（ｒ２）の抵抗、９は信号出力電圧（Ｖｏｕｔ）を出力する出力端子、ＧＮＤは接地、６はトランスコンダクタンス４と抵抗７を接続するバッファ、８は抵抗７と出力端子９を接続するバッファである。
【００１７】
この構成では、トランスコンダクタンス４の正相入力端子に信号入力電圧（Ｖｉｎ）を供給すると共に、この信号をバッファ８の入力端子にコンデンサ３を通して供給する。この信号はさらに、微分器２を介してバッファ６の入力端子に微分電流として供給される。
【００１８】
一方、トランスコンダクタンス４の出力端子はバッファ６の入力端子に接続されると共に、コンデンサ５を介してＧＮＤに接続され、また、バッファ６の出力端子とバッファ８の入力端子は抵抗７を介して接続される。さらに、バッファ８の出力端子と出力端子９が接続されると共に、このバッファ８の出力端子とトランスコンダクタンス４の差動入力端子が接続されて、帰還ループが構成されている。
【００１９】
以上のように構成された第１の構成例について以下、図１及び図２を用いてその動作を説明する。図１より明らかなように、トランスコンダクタンス４の出力電流（Ｉ１）は、トランスコンダクタンス４の正相入力端子に印加される信号入力電圧（Ｖｉｎ）と同じく逆相入力端子に出力端子９から帰還するように接続された信号出力電圧（Ｖｏｕｔ）の差電圧と、トランスコンダクタンス４の乗算によって決定され、そのトランスコンダクタンス４の出力電流と信号入力電圧（Ｖｉｎ）により微分器２から供給された微分電流（Ｉ）の加算電流は、ＧＮＤ接続されているコンデンサ５に流れる。それによって発生した電圧は、バッファ６を通って、抵抗７と入力信号電圧（Ｖｉｎ）から接続されているコンデンサ３の構成から、抵抗７とコンデンサ３とバッファ８の入力端子で接続された点において、電圧が決定される。この電圧は、バッファ８を通って、出力端子９に出力される。
【００２０】
このようにして決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数２）で表される。
【００２１】
【数２】
よって、式（数２）より容量値（Ｃ０）と容量値（Ｃ１）の値が、図２の説明グラフに表されるように、Ｃ０＞Ｃ１の時は図１のフィルタの周波数特性はベルフィルタとなり、Ｃ０＜Ｃ１の時はディップフィルタとなり、Ｃ０＝Ｃ１の時はオールパスフィルタとなる。
【００２３】
図３に示す本発明のオールパスフィルタの実施の形態１における第２の構成例は、前記第１の構成例において用いたバッファ６とバッファ８を接続する抵抗７の代わりに係数値（ｇｍ２）のトランスコンダクタンス１０を用いたものであり、このように構成しても前記第１の構成例と同様の効果が得られる。
【００２４】
回路動作その他は前記第１の構成例と実質的にほとんど同様であるのでその説明は省略するが、最終的に信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数３）で表される。
【００２５】
【数３】
以上のように、本実施の形態によれば、少なくとも１つのトランスコンダクタンスおよびこれと接続された少なくとも２つのコンデンサを含むフィルタと、前記トランスコンダクタンスの入出力回路に接続され、少なくとも１つのコンデンサを含む微分器を備えたことにより、フィルタ等価回路としての伝達関数が容量比で構成され、集積回路でフィルタが構成される場合、容量の方が抵抗より相対精度が良いため、抵抗の相対精度に依存する従来のものに比し、より高精度な周波数特性を有するオールパスフィルタを実現することができる。
【００２７】
（実施の形態２）
図４は本発明のオールパスフィルタの実施の形態２における構成を示す等価回路図である。図４において、１は信号入力電圧（Ｖｉｎ）の入力端子、２は容量値（Ｃ０）のコンデンサ１１を含む微分器（微分電流Ｉ＝−ＳＣ０Ｖｉｎ：Ｓ＝ｊω）、３は容量値（Ｃ２）のコンデンサ、４は係数値（ｇｍ１）のトランスコンダクタンス、５は容量値（Ｃ１）のコンデンサ、６はトランスコンダクタンス４と抵抗７をつなぐバッファ、７は抵抗値（ｒ２）の抵抗、９は信号出力電圧（Ｖｏｕｔ）の出力端子、８は抵抗７と出力端子９をつなぐバッファ、ＶＣＣは定電圧源、ＧＮＤは接地、１２は抵抗値（ｒ１）の抵抗、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６はそれぞれＮＰＮトランジスタ、ＶＢはベース電圧源である。
【００２８】
この構成において、微分器２は、ＮＰＮトランジスタＱ３のエミッタとＮＰＮトランジスタＱ４のエミッタをコンデンサ１１を介して接続したものであり、各ＮＰＮトランジスタＱ３，Ｑ４のエミッタとＧＮＤの間に定電流源を構成している。また、ＮＰＮトランジスタＱ４のベースにはベース電圧源ＶＢが接続され、ＮＰＮトランジスタＱ３のベースは入力端子１とＮＰＮトランジスタＱ１のベースが接続される。トランスコンダクタンス４は、ＮＰＮトランジスタＱ１のエミッタとＮＰＮトランジスタＱ２のエミッタを抵抗１２を介して接続したものであり、ＮＰＮトランジスタＱ１，Ｑ２のエミッタとＧＮＤの間に定電流源を構成している。なお、ＮＰＮトランジスタＱ１のコレクタとＮＰＮトランジスタＱ４のコレクタは、定電圧源ＶＣＣに接続されている。さらに、ＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ３のコレクタは、コンデンサ５を介して定電圧源ＶＣＣに接続されると共に、定電流源をとおして定電圧源ＶＣＣに接続されている。さらにまた、ＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ３のコレクタは、ＮＰＮトランジスタＱ５のベースに接続されている。
【００２９】
バッファ６は、ＮＰＮトランジスタＱ５のコレクタを定電圧源ＶＣＣに接続してあり、ＮＰＮトランジスタＱ５のエミッタとＧＮＤの間に定電流源を構成している。このＮＰＮトランジスタＱ５のエミッタは、抵抗７を通してＮＰＮトランジスタＱ６のベースに接続され、かつ、コンデンサ３を介して、定電圧源ＶＣＣに接続される。また、バッファ８は、ＮＰＮトランジスタＱ６のコレクタを定電圧源ＶＣＣに接続してあり、ＮＰＮトランジスタＱ６のエミッタとＧＮＤの間に定電流源を構成している。このＮＰＮトランジスタＱ６のエミッタは出力端子９に接続され、この出力端子９とＮＰＮトランジスタＱ２のベースが接続されて帰還ループを構成している。
【００３０】
以上のように構成されたオールパスフィルタについて以下、その動作を説明する。トランスコンダクタンス４で構成される電流（Ｉ１）は、ＮＰＮトランジスタＱ１のベースに供給されている信号入力電圧（Ｖｉｎ）とＮＰＮトランジスタＱ２のベースに供給されている信号出力電圧（Ｖｏｕｔ）の電圧差を抵抗値（ｒ１）で除算したものであり、コンデンサ１１による微分電流（Ｉ）は、ＮＰＮトランジスタＱ３のベースに供給されている信号入力電圧（Ｖｉｎ）をコンデンサ１１の容量値（Ｃ０）で乗算した信号入力電圧（Ｖｉｎ）とは９０度遅れの微分電流（Ｉ＝−ＳＣ０Ｖｉｎ）として表される。
【００３１】
一方、トランスコンダクタンス４で構成される電流（Ｉ１）と微分電流（Ｉ）の加算電流は、コンデンサ５に流れこむことによって、ＮＰＮトランジスタＱ５のベースに電圧が生じ、これによりＮＰＮトランジスタＱ５のエミッタに電圧が生じる。この電圧は、定電圧源ＶＣＣとコンデンサ３と抵抗７の構成によって、コンデンサ３と抵抗７とＮＰＮトランジスタＱ６のベースの接続点に電圧が生じ、ＮＰＮトランジスタＱ６のエミッタに電圧が生じる。ＮＰＮトランジスタＱ６のエミッタには出力端子９が接続されているので、出力端子９における信号出力電圧（Ｖｏｕｔ）が決定される。
【００３２】
以上によって、決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の比は、前述の式（数２）で表される。よって、容量値（Ｃ０）と（Ｃ１）の値が、図２に表されるように、Ｃ０＞Ｃ１の時は図４のフィルタの周波数特性は、ベルフィルタとなり、Ｃ０＜Ｃ１の時はディップフィルタとなり、Ｃ０＝Ｃ１の時はオールパスフィルタとなる。
【００３３】
以上のように本実施の形態によれば、少なくとも１つのトランスコンダクタンスおよびこれと接続された少なくとも２つのコンデンサを含むフィルタと、前記トランスコンダクタンスの入出力回路に接続され、少なくとも２つのトランジスタとそのエミッタ間に接続されたコンデンサで構成され、入出力間において９０度の位相遅延を有する微分器を備えることにより、フィルタとしての伝達関数が容量比で構成されることになり、従来の抵抗比で構成されるものより相対精度が良く十分な周波数特性を有するオールパスフィルタが得られる。
【００３４】
（実施の形態３）
図５は本発明のオールパスフィルタの実施の形態３における第１の構成例を示す等価回路図、図６は本発明のオールパスフィルタの実施の形態３における第２の構成例を示す等価回路図である。
【００３５】
図５において、１は信号入力電圧（Ｖｉｎ）の入力端子、３は容量値（Ｃ２）のコンデンサ、４は係数値（ｇｍ１）のトランスコンダクタンス、５は容量値（Ｃ１）のコンデンサ、６はトランスコンダクタンス４と後述の抵抗７をつなぐバッファ、７は抵抗値（ｒ２）の抵抗、９は信号出力電圧（Ｖｏｕｔ）の出力端子、８は抵抗７と出力端子９をつなぐバッファ、１３は入力端子１の逆相入力端子である。
【００３６】
この構成では、トランスコンダクタンス４の正相入力端子に接続された入力端子１に信号入力電圧（Ｖｉｎ）を供給すると共に、その信号をバッファ８の入力にコンデンサ３を介して供給する。また、トランスコンダクタンス４の出力とバッファ６の入力を接続し、かつ、トランスコンダクタンス４の出力に信号入力電圧（Ｖｉｎ）の逆相信号入力電圧（−Ｖｉｎ）を逆相入力端子１３からコンデンサ５を介して供給する。さらに、バッファ６の出力とバッファ８の入力を抵抗７を介して接続すると共に、バッファ８の出力と出力端子９を接続し、かつ、バッファ８の出力端子とトランスコンダクタンス４の逆相入力端子を接続して帰還ループを構成するようにしたものである。
【００３７】
以上のように構成された第１の構成例におけるオールパスフィルタについて以下、その動作を説明する。トランスコンダクタンス４の出力電流（Ｉ１）は、トランスコンダクタンス４の正相入力端子に印加される信号入力電圧（Ｖｉｎ）と同じく逆相入力端子に出力端子９から帰還するように印加された信号出力電圧（Ｖｏｕｔ）の差電圧とトランスコンダクタンス４の乗算によって決定され、逆相入力端子１３に接続されているコンデンサ５に流れる。それによって発生した電圧は、バッファ６を通って、抵抗７と入力端子１に接続されているコンデンサ３の構成から抵抗７とコンデンサ３とがバッファ８の入力で接続された点において、その電圧値が決定され、バッファ８を通って、出力端子９に出力される。
【００３８】
以上によって、決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数４）で表される。
【００３９】
【数４】
よって、等価回路として簡素化されたオールパスフィルタとなる。
【００４１】
図６に示す本発明のオールパスフィルタの実施の形態３における第２の構成例は、前記第１の構成例において用いたバッファ６とバッファ８を接続する抵抗７の代わりに係数値（ｇｍ２）のトランスコンダクタンス１０を用いたものであり、このように構成しても前記第１の構成例と同様の効果が得られ、決定される信号出力電圧（Ｖｏｕｔ）と信号入力電圧（Ｖｉｎ）の伝達関数は、次式（数５）で表される。
【００４２】
【数５】
以上のように本実施の形態によれば、互いに位相が逆相となる２つの入力端子の一方の入力端子に少なくとも１つのトランスコンダクタンスを接続すると共に、前記入力端子の両方の入力端子に少なくとも２つのコンデンサを接続し、前記入力端子と前記トランスコンダクタンスの出力側及び２つのコンデンサの出力側間にフィルタ特性を形成したことにより、２入力で２つの入力位相が逆相で入力されるため、フィルタ等価回路として、簡素化されフィルタとしての相対精度が良く、さらにフィルタとしての伝達関数が容量比で構成されることと相俟って相対精度が良く十分な周波数特性を実現することができる。
【００４４】
【発明の効果】
以上のように、本発明によれば、フィルタとしての伝達関数が容量比で構成されるため、相対精度が良く十分な周波数特性を有する優れたオールパスフィルタのフィルタ回路を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のオールパスフィルタの実施の形態１における第１の構成例を示す等価回路図
【図２】図１に示す回路の説明グラフ
【図３】本発明のオールパスフィルタの実施の形態１における第２の構成例を示す等価回路図
【図４】本発明のオールパスフィルタの実施の形態２における構成を示す等価回路図
【図５】本発明のオールパスフィルタの実施の形態３における第１の構成例を示す等価回路図
【図６】本発明のオールパスフィルタの実施の形態３における第２の構成例を示す等価回路図
【図７】従来のオールパスフィルタの第１例を示す等価回路図
【図８】従来のオールパスフィルタの第２例を示す等価回路図
【図９】従来のオールパスフィルタの第３例を示す等価回路図
【符号の説明】
１ 入力端子
２ 微分器
３ コンデンサ
４ トランスコンダクタンス
５ コンデンサ
６，８ バッファ
７ 抵抗
９ 出力端子
１０ トランスコンダクタンス
１１ コンデンサ
１２ 抵抗
２０ トラップフィルタ
２１ 演算増幅器
２２ 抵抗
２３ 抵抗
２４ バンドパスフィルタ
２５ 抵抗
Claims (4)
- 外部から与えられる電圧信号を電流信号に変換して出力するトランスコンダクタンスと、前記トランスコンダクタンスに縦続する抵抗と、前記トランスコンダクタンスの入力側から前記抵抗の出力側間に接続される第１コンデンサと、前記トランスコンダクタンスの出力部に接続された第２コンデンサと、前記トランスコンダクタンスの入出力回路間に挿入接続した微分器と、を備えたことを特徴とするフィルタ回路。
- 外部から与えられる電圧信号を電流信号に変換して出力する第１のトランスコンダクタンスおよびこれと縦続し、外部から与えられる電圧信号を電流信号に変換して出力する第２のトランスコンダクタンスを備えると共に、前記第１のトランスコンダクタンスの入力側から前記第２のトランスコンダクタンスの出力側間に接続される第１コンデンサおよび前記第１のトランスコンダクタンスの出力部に接続される第２コンデンサを備えて形成されたフィルタと、前記第１のトランスコンダクタンスの入出力回路間に挿入接続した微分器と、を備えたことを特徴とするフィルタ回路。
- 微分器は、少なくとも２つのトランジスタとそのエミッタ間に接続されたコンデンサで構成され、その微分電流は入出力間において９０度の位相遅延を有するものであることを特徴とする請求項１または請求項２記載のフィルタ回路。
- 外部から与えられる第１電圧信号を電流信号に変換して出力端子に出力するトランスコンダクタンスと、前記トランスコンダクタンスの正相入力端子に接続された第１入力端子と、前記第１入力端子に一端が接続された第１コンデンサと、前記トランスコンダクタンスの前記出力端子に一端が接続された第２コンデンサと、前記第２コンデンサの他端に接続され前記第１電圧信号と逆相の信号が与えられる第２入力端子と、前記トランスコンダクタンスの前記出力端子に入力端子が接続された第１バッファ回路と、前記第１バッファ回路の出力端子に一端が接続され、かつ他端が前記第１コンデンサの他端に接続されると共に第２バッファ回路の入力端子に接続された抵抗と、前記第２バッファ回路の出力端子に接続された信号出力端子とを備え、前記第２バッファ回路の出力端子信号を前記トランスコンダクタンスの逆相入力端子に与えたことを特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115216A JP3584373B2 (ja) | 2001-04-13 | 2001-04-13 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115216A JP3584373B2 (ja) | 2001-04-13 | 2001-04-13 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314376A JP2002314376A (ja) | 2002-10-25 |
| JP3584373B2 true JP3584373B2 (ja) | 2004-11-04 |
Family
ID=18966149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115216A Expired - Fee Related JP3584373B2 (ja) | 2001-04-13 | 2001-04-13 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3584373B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005083883A1 (ja) * | 2004-03-02 | 2005-09-09 | Rohm Co., Ltd | 波形等化器及びこれを有する情報再生装置 |
-
2001
- 2001-04-13 JP JP2001115216A patent/JP3584373B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314376A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| JP3361021B2 (ja) | フィルタ回路 | |
| JP3038236B2 (ja) | 平衡フィルタ回路 | |
| JP3579286B2 (ja) | アクティブフィルタ回路 | |
| JP3584373B2 (ja) | フィルタ回路 | |
| Minaei | A new high performance CMOS third generation current conveyor (CCIII) and its application | |
| JP4273456B2 (ja) | 低雑音能動ｒｃ信号処理回路 | |
| JP3874649B2 (ja) | 平衡回路 | |
| JP3178180B2 (ja) | バンドパスフィルタおよびこれを用いた発振回路 | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| JP3149560B2 (ja) | アクティブフィルタ回路 | |
| JP3700338B2 (ja) | ９０度移相器 | |
| JP3189751B2 (ja) | 周波数調整装置 | |
| JPH0936702A (ja) | アクティブロ−パスフィルタ | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| JP4761851B2 (ja) | 帰還形信号処理回路 | |
| JP3151385B2 (ja) | アクティブフィルタ | |
| JP2962936B2 (ja) | 共振回路 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JP2003188682A (ja) | １次オールパスフィルタ | |
| JP2003347899A (ja) | フィルタ回路 | |
| JPH08316786A (ja) | フィルタ回路 | |
| JPH06283965A (ja) | アクティブ型ローパスフィルタ | |
| JPS6218088B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |