JP3583337B2 - 高周波回路ユニット - Google Patents

高周波回路ユニット Download PDF

Info

Publication number
JP3583337B2
JP3583337B2 JP36736699A JP36736699A JP3583337B2 JP 3583337 B2 JP3583337 B2 JP 3583337B2 JP 36736699 A JP36736699 A JP 36736699A JP 36736699 A JP36736699 A JP 36736699A JP 3583337 B2 JP3583337 B2 JP 3583337B2
Authority
JP
Japan
Prior art keywords
frequency circuit
shielding wall
circuit unit
frequency
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36736699A
Other languages
English (en)
Other versions
JP2001185887A (ja
Inventor
勲 高橋
敏夫 槙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP36736699A priority Critical patent/JP3583337B2/ja
Publication of JP2001185887A publication Critical patent/JP2001185887A/ja
Application granted granted Critical
Publication of JP3583337B2 publication Critical patent/JP3583337B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616Cavity shape

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ波帯やミリ波帯で動作する複数の高周波回路を実装して成る高周波回路ユニットに係り、より詳しくは、高周波回路同士の電磁界結合を簡易に防止する構造に関する。
【0002】
【従来の技術】
マイクロ波帯やミリ波帯では、送信回路や受信回路等の複数の高周波回路をユニット化してコンパクト化を図ることが一般的になっている。回路同士は、同一基板上に形成されたマイクロストリップ線路等の伝送線路で接続されるが、これらの高周波回路は、伝送線路上の電磁界を不連続にすることから、この不連続点における電磁界の漏れが他の高周波回路に結合(電磁界結合)する。
例えば送信回路は、ゲイン・ブロック・アンプ、ドライバ・アンプ、パワー・アンプ等の他に、フィルタや電力モニタを含んで構成されているが、これらの回路の接続点は、電磁界的に見れば全て不連続点であり、電磁界結合による相互干渉を引き起こす要因となっている。
そのため、従来の高周波回路ユニットは、図9に示されるように、複数の回路の各々を金属ケースKに収容して電磁的に遮へいし、回路同士は、この金属ケースKに実装されたコネクタCNで接続するようにしている。このようにすれば、回路同士の電磁界結合を確実に回避することができる。
【0003】
図10の外観図に示されるように、それぞれ遮へい壁32で複数の小部屋31に区切られた金属ケース本体30の各々の小部屋31に高周波回路を実装し、その上部を金属カバー40で覆う構造の高周波回路ユニットも知られている。この構造の高周波回路ユニットの場合、電磁界結合を防止するための遮へいは、図11の断面図に示されるように、基板11に実装された複数の高周波回路のうち、各々の小部屋31の高周波回路を遮へい壁32と金属カバー40で包囲することにより行われる。ここで重要なことは、遮へいを万全にするために高周波回路同士を接続する伝送線路Lの接地電位と、金属カバー40及び遮へい壁32の電位とを等しく接地電位にすることである。なお、図11において、点線で囲われた部分は磁界成分であり、実線の矢印で示した部分は電界成分である。
【0004】
【発明が解決しようとしている課題】
図9に示した金属ケースを有する高周波回路ユニットは、回路の数が増えると金属ケースKの数もその分増える。そのため、ユニットが大型化する。
また、図10に示した高周波回路ユニットでは、金属ケース本体が複雑な形状となるため、その加工が難しく、製造コストを低減させることができない。また、金属カバー及び遮へい壁の電位を接地電位にするために十分な機械的接触を保証する必要があることから、高い加工精度が要求される。そのため、従来の高周波回路ユニットは、量産性及び小型化の点で著しく不利であった。
本発明は、電磁界結合を確実に抑制するとともに、そのための構造を簡易に実現して製造コストの削減及び小型化を図ることができる高周波回路ユニットを提供することを、主たる課題とする。
【0005】
【課題を解決するための手段】
上記課題を解決する本発明の高周波回路ユニットは、伝送線路で接続された複数種類の高周波回路を導電性のシールドケース内に収容したものである。この複数種類の高周波回路のうち、電磁界の遮へい対象となる少なくとも2つの高周波回路の間には、その先端部が接地部位を指向する接地電位の導電性遮へい壁が介在しており、この導電性遮へい壁の高さが、伝送波長の1/2の整数倍であることを特徴とする。このように導電性遮へい壁の高さを定めると、接地部位との間が機械的には非接触であっても、電磁気的には短絡している状態と等価になり、電磁界の遮へいが万全となる。
【0006】
シールドケースは、通常は、ケース本体と導電性のケースカバーとで構成する。ケース本体には電磁的に分離させる高周波回路の実装状況に応じたパターンで前記接地部位を設ける。そして、この接地部位のパターンに対応した形状の導電性遮へい壁が前記ケースカバーと一体に形成されるようにする。好ましい実施の形態では、遮へい対象となる複数種類の高周波回路及びこれらを接続するための伝送線路が、同一平面上に実装されるようにする。このようにすれば、ケース本体の加工が容易になり、製造コストの低減化が可能になる。
【0007】
同一平面上に実装されるようにするためには、例えば複数種類の高周波回路及びこれらを接続するための伝送線路を一枚の基板上に実装するようにすれば良い。この場合、好ましくは、接地部位のパターンに沿って当該基板にスルーホール(through hole)を形成しておく。
【0008】
伝送線路は、マイクロストリップ線路であっても良く、あるいは、コプレーナ線路(共平面伝送線路)であっても良い。さらに、遮へい壁は、導電性を担保できれば良いので、金属等のほか、ケースカバーと一体に形成されその表面がメタライズ処理された高分子材料から成るようにしても良い。
【0009】
【発明の実施の形態】
以下、本発明を30GHz〜40GHz帯で動作する高周波回路ユニットに適用した場合の実施の形態を説明する。
この高周波回路ユニットは、ケース本体と、このケース本体に接合されるケースカバーとを含んで構成される。ケース本体には従来のこの種のものと同様、基板が収容されており、基板上には、高周波回路がこれらを接続するための伝送線路と共に実装されている。これらの高周波回路が、伝送回路上の不連続点となって電磁界結合を起こす要因となることは前述のとおりである。
【0010】
ここで、以後に説明する本発明の特徴を明確にするため、導電性のケース本体とケースカバーとを有する従来型の高周波回路ユニットについて説明する。
従来型の高周波回路ユニットは、図4の断面図に示されるように、複数種類の高周波回路、例えば送信回路と受信回路とをケース本体210の基板211上に実装し、各回路同士を伝送線路L1,L2で接続するとともに、このケース本体210をケースカバー220で覆う構造を有している。基板211の下部あるいは基板211の周辺には接地パターン214が形成されている。
【0011】
伝送線路L1,L2は、通常は基板11上に形成されたマイクロストリップ線路である。また、図4中、点線は磁界成分、実線矢線は電界成分である。
図4に示される構造の高周波回路ユニットの場合、一方の高周波回路(例えば送信回路)の伝送線路L1と他方の高周波回路(例えば受信回路)の伝送線路L2との間には、電磁界M1の結合を阻止し得る構造物がない。そのため、各伝送線路L1,L2の間隔と、不連続点の電磁界M1の分布に従って互いに電磁界結合が生じる。この結果、例えば送信回路からの送信波が受信回路における受信波に対して雑音として影響し、受信回路の雑音指数の劣化を招く。送信波が、高いレベルで受信回路と電磁的結合した場合は、受信回路の前段側に配されるロー・ノイズ・アンプが飽和して感度抑圧を起こす。周波数変換部(ミクサ)を介してループが形成されている場合は、ループ発振の可能性がある。従って、図4のような構造では、動作周波数によっては、必ずしも実用化に適するとはいえない。
【0012】
このような構造の高周波回路ユニットの問題は、ケース本体側の構造を改善することで、ある程度解決することができる。すなわち、図5の断面図に示されるように、スルーホール14及び接地パターン15をケース本体10側の基板11に形成する。このようにすれば、基板11上の伝送線路L1,L2の電界成分がスルーホール14の接地パターン15で吸収されるので、電磁界M2のうちその基本モードの放射が抑圧され、電磁界結合が低減する。
【0013】
なお、スルーホール14及び接地パターン15の形成手法自体は、公知であるので詳しい説明は省略する。
【0014】
この実施形態では、電磁的結合をより低減させるため、図5のようなケース本体側の特徴的な構造と共に、ケースカバーの構造にも特徴をもたせた高周波回路ユニットとする。
【0015】
図1は、本実施形態に係る高周波回路ユニットの分解組立図であり、(a)はケースカバー20の背面図、(b)はケース本体10の上面図である。図2は、この高周波ユニットのA−A方向の断面図である。
【0016】
ケース本体10側の構造は、基本的には図5に示したものと同じである。すなわち、ケース本体10に基板11が載置されており、基板11には、遮へい対象となる送信回路12及び受信回路13を含む高周波回路が実装されている。
回路間はマイクロストリップ線路である伝送線路Lで接続されている。送信回路12側の伝送線路がL1、受信回路13の伝送線路がL2である。基板11上の送信回路12と受信回路13との間には、スルーホール14及び接地パターン15が形成されている。接地パターン15は、導電性のケース本体端部10aと導通しており、共に接地電位となっている。
【0018】
ケースカバー20は導電性部材から成るフランジ状のもので、その端部20aがケース本体端部10aを指向している。そして、その端部20aがケース本体端部10aと接合したときに、シールドケース全体が接地電位となって内部の高周波回路群を外部の電磁波から遮へいできるようになっている。
【0019】
ケースカバー20の背面側のうち、接地パターン15に対応する部位からは、導電性の遮へい壁21が突出している。この遮へい壁21の高さは、端部20aの高さよりも短く、ケース本体端部10aとケースカバー20の端部20aとが接合したときに、接地パターン15との間に隙間G1が形成される高さである。しかし、機械的には隙間G1ができても電気的には接地パターン15と接触しているのと等価な条件を満たす高さになっている。
以下、この原理を図6及び図7を参照して説明する。
【0020】
図6は、2つの高周波回路を伝送線路で接続した一般的な伝送モデルの等価回路である。伝送線路の特性インピーダンスがZであり、伝送電気角がθで表現されるものである。この伝送モデルにおいて、一方の高周波回路の端子をc−c’、他方の高周波回路の端子をd−d’として4端子回路で表現すると、伝送マトリクスFは、下記式で定義される。
【0021】
【数1】
Figure 0003583337
【0022】
この伝送モデルの端子d−d’を短絡し、端子c−c’の途中から別の高周波回路の端子a−a’、b−b’に分岐接続した状態を示したのが図7である。この図7は、結局のところ、2つの高周波回路間において電磁界結合による相互干渉が生じているモデルとなっている。つまり、端子a−a’、b−b’の途中で、電磁界結合が生じている。この場合、端子c−c’からd−d’方向を見たインピーダンスZcc’は、上記(1)式から「jZtanθ」で定義される。伝送電気角θは、伝送線路長をl、伝送波長(自由空間波長)をλgとすると、下記式で定義される。
θ=2πl/λg・・・(2)
【0023】
(2)式において、伝送線路長lをλgの1/2の整数倍に選ぶと、伝送電気角θはnπ(n:整数)となり、インピーダンスZcc’はゼロとなる。Zcc’がゼロということの電気回路的意味は、「接続端c−c’の短絡」である。つまり、電磁界結合を想定した伝送モデル(端子a−a’、b−b’)は、その途中の端子c−c’において短絡されることになり、2つの高周波回路の干渉は理論上は完全に抑制される。
【0024】
図1の構造の高周波回路ユニットの場合、ケースカバー20から突出する遮へい壁21の表面には、進行方向の電磁界成分のない電磁波(TEM波:Transverse ElectroMagnetic wave)が伝送する。このTEM波は、図7の端子c−c’に接続された分岐回路を伝送する電磁波と等価である。つまり、送信回路12と受信回路13の電磁界結合を想定した伝送モデルが、図7の伝送モデルと等価となる。
【0025】
従って、遮へい壁21の高さがl、伝送波長がλgであるとすると、lをλgの1/2の整数倍にすれば、接地パターン15と遮へい壁21とが機械的には非接触であったとしても、電磁気的には短絡している状態となり、両者を導体で完全に接触させた場合と等価の条件が成立する。従って、送信回路12及び受信回路13の2つの高周波回路の電磁的結合を確実に回避することができる。
【0026】
但し、本発明は、接地パターン15と遮へい壁21とを常に機械的に非接触状態にしなければならないというものではない。非接触状態であっても良いというだけのことである。つまり、従来の高周波回路ユニットのようにシールドケースを精密に加工しなくとも、ケース内の高周波回路同士の電磁界結合を回避することができる、ということを意味する。これにより、製造コストの低減が可能になる。これは、ミリ波帯で使用するユニットを製造する上で極めて重要な意味をもつ。
【0027】
なお、非接触時の隙間G1は動作周波数に依存するが、遮へい壁21の高さが、機械的には隙間G1ができても電気的には接地パターン15と接触しているのと等価な条件を満たす高さであれば問題はない。
【0028】
以上の説明は、伝送線路L1,L2がマイクロストリップ線路であることを前提として説明したが、伝送線路は、コプレーナ線路であっても良い。図3は、コプレーナ線路を伝送線路とした場合の高周波回路ユニットの断面構造図である。接地パターン14が基板11に形成されている点以外は、マイクロストリップ線路を伝送線路に用いた場合と同様となる。基本的な動作原理も、マイクロストリップ線路の場合と同様となる。
【0029】
また、遮へい壁21は、導電性のケースカバー20と一体に形成されたものであることを前提として説明したが、プラスチック等の堅牢な高分子材料を成形又は加工した後、その表面をメタライズしたもので遮へい壁21として用いても良い。但し、この場合は、メタライズの厚さを、動作周波数のスキンディプスに対して5倍以上の十分な厚さにする必要がある。
【0030】
図8は、高周波回路ユニットの電磁界結合度合いを実測した結果を示した特性図である。図中、縦軸は送信回路12からの送信波が受信回路に作用する度合い(送信波結合度:dB)、横軸は回路動作周波数(GHz)である。送信回路12から出力される送信波が受信回路13の受信端に結合する度合は、スルーホール14及び接地パターン15のみの場合をA、遮へい壁21を併用した場合をBで示してある。この図から、遮へい壁21を併用することにより、スルーホール14を含む接地パターンのみの場合よりも約−27dBの電磁的結合を低減できることがわかる。
【0031】
【発明の効果】
以上の説明から明らかなように、本発明によれば、シールドケース内の遮へい壁と接地部位との間に部分的に機械的な非接触があっても、電磁気的には両者が短絡と等価になっているので、高周波回路相互の電磁界結合を確実に低減させつつ、機械的な加工精度のムラを吸収できるようになるという、特有の効果が得られる。これにより、製造コストの低減化とユニットの小型化という要請を同時に満足できるようになる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る高周波回路ユニットの分解組立図で、(a)はシールドケースのケースカバーの背面図、(b)はケース本体の上面図。
【図2】本実施形態の高周波回路ユニットのA−A方向の断面図。
【図3】伝送線路をコプレーナ線路とした場合の高周波回路ユニットの断面図。
【図4】電磁界結合を自由にした高周波回路ユニットの断面図。
【図5】スルーホール及び接地パターンを有する高周波回路ユニットの断面図。
【図6】本発明の原理を示す伝送モデルの等価回路(一般的なモデル)。
【図7】第発明の原理を示す伝送モデルの等価回路(電磁的結合が生じているモデル)。
【図8】本発明の電磁界結合比率を実測した特性図。
【図9】従来の一般的な高周波回路ユニットの外観斜視図。
【図10】従来の他の高周波回路ユニットの外観斜視図。
【図11】図10の高周波回路ユニットの断面図。
【符号の説明】
10、30、210 シールドケースのケース本体
10a ケース本体端部
11 ケース本体に収容される基板
12 高周波回路の一例となる送信回路
13 高周波回路の一例となる受信回路
14 スルーホール
15 接地パターン
20、40、220 シールドケースのケースカバー
20a ケースカバーの端部
21、32 遮へい壁
CN コネクタ
K 回路毎の金属ケース

Claims (6)

  1. 伝送線路で接続された複数種類の高周波回路が導電性のシールドケース内に収容されており、少なくとも2つの高周波回路の間には、その先端部が接地部位を指向する接地電位の導電性遮へい壁が介在し、該導電性遮へい壁の高さが、伝送波長の1/2の整数倍であり、
    前記シールドケースがケース本体と導電性のケースカバーとから成り、ケース本体には電磁的に分離させる高周波回路の実装状況に応じたパターンで前記接地部位が存在しており、この接地部位のパターンに対応した形状の導電性遮へい壁が前記ケースカバーと一体に形成されており、
    更に、前記遮へい壁の高さは、ケース本体とケースカバーとが接合したときに、当該遮へい壁と接地パターンとの間に隙間ができても電気的には当該遮へい壁と接地パターンとが接触しているのと等価な条件を満たす高さになっている、高周波回路ユニット。
  2. 遮へい対象となる複数種類の高周波回路及びこれらを接続するための伝送線路が同一平面上に実装されていることを特徴とする、請求項1記載の高周波回路ユニット。
  3. 前記複数種類の高周波回路及びこれらを接続するための伝送線路が一枚の基板上に実装されており、前記接地部位のパターンに沿って当該基板にスルーホールが形成されていることを特徴とする、請求項2記載の高周波回路ユニット。
  4. 前記伝送線路が、前記基板上に形成されたマイクロストリップ線路である、請求項3記載の高周波回路ユニット。
  5. 前記伝送線路が、前記基板上に形成されたコプレーナ線路である、請求項3記載の高周波回路ユニット。
  6. 前記導電性遮へい壁が、前記ケースカバーと一体に形成されその表面がメタライズ処理された高分子材料から成ることを特徴とする、請求項1乃至5のいずれかの項記載の高周波回路ユニット。
JP36736699A 1999-12-24 1999-12-24 高周波回路ユニット Expired - Fee Related JP3583337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36736699A JP3583337B2 (ja) 1999-12-24 1999-12-24 高周波回路ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36736699A JP3583337B2 (ja) 1999-12-24 1999-12-24 高周波回路ユニット

Publications (2)

Publication Number Publication Date
JP2001185887A JP2001185887A (ja) 2001-07-06
JP3583337B2 true JP3583337B2 (ja) 2004-11-04

Family

ID=18489140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36736699A Expired - Fee Related JP3583337B2 (ja) 1999-12-24 1999-12-24 高周波回路ユニット

Country Status (1)

Country Link
JP (1) JP3583337B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
JP6020054B2 (ja) * 2012-11-05 2016-11-02 株式会社デンソー 高周波モジュール

Also Published As

Publication number Publication date
JP2001185887A (ja) 2001-07-06

Similar Documents

Publication Publication Date Title
KR101089195B1 (ko) 유전체 도파관의 입출력 결합 구조
JP3373753B2 (ja) 超高周波帯無線通信装置
CN107431262A (zh) 射频连接装置
KR20000028934A (ko) 필터 내장 유전체 안테나, 듀플렉서 내장 유전체 안테나및 무선 장치
JP3139975B2 (ja) アンテナ装置
JPS58103202A (ja) 誘電体フイルタ
JP3583337B2 (ja) 高周波回路ユニット
JP2878043B2 (ja) マイクロ波パッケージ
JP2682589B2 (ja) 同軸マイクロストリップ線路変換器
JP3678194B2 (ja) 伝送線路および送受信装置
CN213184531U (zh) 毫米波微带线垂直过渡结构
JP4018802B2 (ja) マイクロストリップ線路用コネクタ装置
CN114976545A (zh) 环行器、隔离器、天线及无线通信设备
JP2001177312A (ja) 高周波接続モジュール
JP4271355B2 (ja) 高周波線路の変換器
JP2917316B2 (ja) アンテナ
JPH02156702A (ja) マイクロ波デバイス用パッケージ
JP3344388B2 (ja) マイクロ波導波管装置
JP2828009B2 (ja) マイクロ波ミリ波集積回路基板間接続方法及び接続線路
JP3723687B2 (ja) Nrdガイドと誘電体導波管との接続構造
CN213989196U (zh) 天线组件和电子设备
JP3046287B1 (ja) 接続端子構造
JPH10313203A (ja) 高周波用伝送線路
JP2002111329A (ja) 誘電体共振器およびフィルタ
JP3192252B2 (ja) マイクロ波電力分配回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees