JP3582970B2 - アダプタ、及びアダプタとディスクカートリッジ駆動装置との間の通信方法 - Google Patents
アダプタ、及びアダプタとディスクカートリッジ駆動装置との間の通信方法 Download PDFInfo
- Publication number
- JP3582970B2 JP3582970B2 JP30200997A JP30200997A JP3582970B2 JP 3582970 B2 JP3582970 B2 JP 3582970B2 JP 30200997 A JP30200997 A JP 30200997A JP 30200997 A JP30200997 A JP 30200997A JP 3582970 B2 JP3582970 B2 JP 3582970B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- adapter
- control unit
- unit
- disk cartridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
Description
【０００１】
【発明の属する技術分野】
本発明はアダプタ、およびアダプタとディスクカートリッジ駆動装置との間の通信方法に関し、特に、３．５インチフロッピディスク（以下、ＦＰＤと称する）等のディスクカートリッジと同じ外形を有するアダプタに電子マネー等の情報を読み書き出来るＩＣカードを挿入し、あるいはそのアダプタにそれらの情報を読み書き出来る半導体メモリを内蔵させて、そのアダプタを３．５インチフロッピディスクドライブ（以下、ＦＤＤと称する）等のディスクカートリッジ駆動装置に挿入して使用するディスクカートリッジ型のアダプタと、該アダプタとＦＤＤとの間の通信方法に関する。
【０００２】
【従来の技術】
従来のディスクカートリッジ型のアダプタとしては、例えば、特表平６−５０９１９４号公報および特公平７−８６９１２号公報に記載のものが知られている。図１は上記公報に記載のディスクカートリッジ型アダプタの一例を示す概略ブロック図である。図１において、このディスクカートリッジ型アダプタ１ａは３．５インチＦＰＤと同一の外形を有している。そして、その内部には電子マネー情報等の各種データの読み書きができる半導体メモリ２ａと、磁気ヘッド３と、ＦＤＤ側（図１には図示せず）の磁気ヘッドに磁気ヘッド３を対向させる開口４と、半導体メモリ２ａに電力を供給する電池５ａとを備えている。
【０００３】
半導体メモリ２ａには、ＦＰＤ内の磁気ディスクのデータフォーマットと同一のフォーマットでデータが書き込まれる。このディスクカートリッジ型アダプタ１ａをＦＤＤに挿入することにより、パソコン等のデータ処理装置との間でデータの転送が可能になる。
図２は上記公報に記載のディスクカートリッジ型アダプタの他の一例を示す概略ブロック図である。図２において、このディスクカートリッジ型アダプタ１ｂも３．５インチＦＰＤと同一の外形を有している。そして、その内部には電子マネー情報等の各種データの読み書きができるＩＣカード２ｂと、マイクロプロセッサ（ＭＰＵ）６と、磁気ヘッド３と、ＦＤＤ側の磁気ヘッドに磁気ヘッド３を対向させる開口４と、ＩＣカードおよびＭＰＵ６に電力を供給する電池または発電機５ｂとを備えている。
【０００４】
このディスクカートリッジ型アダプタ１ｂをＦＤＤに挿入することにより、パソコン等のデータ処理装置からのデータはＦＤＤおよび磁気ヘッド３を介してＭＰＵ６に読み込まれ、ＩＣカード２ｂに書き込むためのフォーマットに変換されてＩＣカード２ｂに書き込まれる。また、ＩＣカード２ｂからのデータはＭＰＵ６によりＦＰＤのフォーマットに変換されて、磁気ヘッド３およびＦＤＤを介してデータ処理装置に転送される。
【０００５】
【発明が解決しようとする課題】
上記従来のディスクカートリッジ型のアダプタには、ＦＤＤとの通信を行うための通信インターフェースが記載されているが、ＦＤＤとの通信を行うためのデータフォーマットについてはなにも記載されていない。したがって、ＦＰＤと同一のデータフォーマットを使用していると考えられる。しかしながら、ＦＰＤのデータフォーマットでは、ディスクの半径方向に対応する多数のトラックと、ディスクの円周方向に対応する多数の（例えば９個の）セクタが存在し、これらの全てを使用するとすると、ＦＤＤのヘッドのシーク時間が長くなり、且つ、アダプタ内でのデータ処理時間及びＦＤＤとアダプタ間のデータ転送時間が長くなるという課題がある。
【０００６】
本発明の目的は上記課題に鑑み、ディスクカートリッジ型のアダプタ内部のデータ処理の効率を向上させることにある。
本発明の他の目的は、ディスクカートリッジ型のアダプタとディスクカートリッジ駆動装置との間の通信効率を向上させることにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の態様により提供されるものは、ディスクカートリッジ駆動装置内のヘッドを介してディスクカートリッジ駆動装置側とデータの受け渡しを実行せしめる制御部を備え、制御部は、ディスクカートリッジ駆動装置側に送出するデータを、ディスクのデータフォーマットと少なくとも一部が同一となるようフォーマット化させるとともに、フォーマット化したデータに、ディスクのトラックに対応する特定のトラックを割りつけるよう制御し、フォーマット化したデータに、ディスクのセクタに対応する特定のセクタを割りつけるよう制御し、アダプタからのアクセスであると前記ディスクカートリッジ駆動装置側に認識させる為のセクタを予め特定して割りつけるよう制御することを特徴とするアダプタである。
【０００９】
本発明の第２の態様によれば、制御部は、アダプタからディスクカートリッジ駆動装置側に転送するデータに対して、データ転送用のセクタを予め特定して割りつけるよう制御する。
本発明の第３の態様によれば、制御部は、ディスクカートリッジ駆動装置側からアダプタに転送されるデータの為のセクタを予め特定して割りつけるよう制御する。
【００１０】
本発明の第４の態様によれば、制御部は、セクタ間のギャップの長さをデータ送受信の状況に基づき変更させるよう制御する。
本発明の第５の態様によれば、制御部は、特定のトラックの周期をデータ送受信の状況に基づき変更させるよう制御する。
本発明の第６の態様によれば基準クロックを備え、制御部は基準クロックを分周する分周比を変更させることにより特定のトラックの周期を変更させるよう制御する。
【００１１】
本発明の第７の態様によれば、アダプタとディスクカートリッジ駆動装置との間の通信インターフェース部と、通信インターフェース部を制御する制御部と、通信インターフェース部に設けられ、制御部が通信インターフェース部を制御できない状況下で、予め設定されたデータをディスクカートリッジ駆動装置側に転送するデータ転送部とを備えることを特徴とするアダプタが提供される。
【００１２】
本発明の第８の態様によれば、データ転送部が送信する予め設定されたデータは、アダプタを制御するソフトウェアにより書き換え可能なデータである。
本発明の第９の態様によれば、アダプタとアダプタに内包される記憶媒体との間の第２の通信インターフェースを備え、ディスクカートリッジ駆動装置との間の通信インターフェース部内のデータ転送部は、制御部が第２の通信インターフェース部を専有制御する状況下で、予め設定されたデータをディスクカートリッジ駆動装置側に送信する。
【００１３】
本発明の第１０の態様によれば、データ転送部は、データを転送する為に特定されたトラックの１周期に相当する時間毎に生成されるインデックスパルスを計数するカウンタと、カウンタの値に応じたデータパターンを格納するデータパターン部と、制御部の状況に応じて、制御部からのデータを出力すべきか、データパターン部からのデータを出力すべきかを選択するデータ選択部と、を備えるアダプタが提供される。
【００１４】
本発明の第１１の態様によれば、通信インターフェース部が転送するデータは特定単位の周期を有し、制御部が送出するデータと予め設定されたデータとの切り換えは特定単位の周期で行う。
本発明の第１２の態様によれば、制御部は、データ送出指示に対する応答を通信インターフェースより受けなかったことに基づき、次の周期でも同一のデータを送出する。
【００１５】
本発明の第１３の態様によれば、通信インターフェース部内のデータ転送部は、制御部が通信インターフェース部を制御できない状況下で、予め設定されたデータを周期毎に継続して送信する。
本発明の第１４の態様によれば、制御部は、アダプタからディスクカートリッジ駆動装置側に転送するデータに対して、データ転送用のセクタを予め特定して割りつけるよう制御するとともに、データ転送部は、予め設定されたデータをデータ転送用のセクタにより転送する。
【００１６】
本発明の第１５の態様によれば、ディスクを内包したディスクカートリッジを挿入口より受け入れて駆動させるディスクカートリッジ駆動装置と、挿入口に挿入可能な形状を有するアダプタとの間で、ディスクが持つデータフォーマットと少なくとも一部が同一のデータフォーマットで、ヘッド部を介してデータを送受する通信方法であって、ディスクカートリッジ駆動装置のヘッド部をアダプタのヘッド部に対向する位置に固定配置し、アダプタからのアクセスであるとディスクカートリッジ駆動装置側に認識させる為のセクタを予め割り付け、アダプタが入出力するデータに、ディスクのトラックに対応する特定のトラックを割り付け、データ転送のために特定されたトラックを割り当てて、ディスクカートリッジ駆動装置のヘッド部とアダプタのヘッド部との間でデータ転送を行うことを特徴とする、アダプタとディスクカートリッジ駆動装置との間の通信方法が提供される。
【００１７】
以上の第１から第１５の態様により、データ転送に要する時間を短縮できるとともに、制御部が通信インターフェース部を制御できない状況にあるとき、データ転送部は予め設定されたデータを転送するようにしたので、制御部は必要な処理に専念できる。
【００１８】
【発明の実施の形態】
以下の説明ではディスクカートリッジ型アダプタとして、３．５インチのＦＰＤと同一形状をしたアダプタを例として説明する。また、ディスクカートリッジ駆動装置としては、ＦＰＤを駆動するＦＤＤを例として説明するが、本発明は、これに限定されず、アダプタとしては磁気結合によりデータを送受するためのヘッド部を有するものであればどのようなものでもよく、ＦＤＤに替えて磁気結合によりデータを送受するためのヘッド部を有する可搬型ファイル装置であればどのようなものでもよい。全図を通して、同一参照番号は同一のものを示す。
【００１９】
最初に、図３から図８により、本発明の実施の形態の前提となる、アダプタとＦＤＤとの関係について説明する。
図３において、１は本発明の実施の形態による３．５インチのＦＰＤと同一形状をしたアダプタ、３１はＦＤＤ、３２はパーソナルコンピュータ等のデータ処理装置である。３．５インチのＦＰＤの外形は国際統一規格で定められており、図においては、図示簡略化のためにアダプタ１は長方形をしているが、実際には、アダプタ１はＦＰＤの外形と同一の正方形状を有している。図示のように、アダプタ１はＦＤＤ３１に挿入されて使用され、アダプタ１の通信インターフェースとＦＤＤ３１の通信インタフェースとの間で磁気結合によりデータを転送し、ＦＤＤ３１とデータ処理装置３２とは通常のコンピュータシステムにおけるようにしてデータを転送する。
【００２０】
図４はアダプタ１にＩＣカード等のカードユニット２ｂを挿入した状態を示す概略平面図である。カードユニット２ｂを挿入することに替えて、アダプタ１に半導体メモリを内蔵させたものでもよい。
図５はＦＤＤ５１にアダプタ１を挿入した状態を示す概略断面図である。図示のように、ＦＤＤ３１に磁気結合によりデータを送受するための磁気ヘッド５１があり、アダプタ１にも磁気結合によりデータを送受するための磁気ヘッド５２があり、アダプタ１をＦＤＤ３１に挿入完了すると、磁気ヘッド５１と５２とが互いに対向して、磁気結合によりアダプタ１とＦＤＤ３１との間で通信が行われる。
【００２１】
通常のＦＰＤをＦＤＤ３１に挿入したときには、ＦＤＤ３１の磁気ヘッド５１はＦＰＤ内のディスクをアクセスするためのシーク動作をするので、図示左右の矢印の方向に移動するが、本発明によるアダプタ１は磁気ディスクは持たず、磁気ヘッド５２において、ＦＰＤが入出力するデータと少なくとも一部が同一のフォーマットのデータを入出力するので、アダプタ１の挿入時には、ＦＤＤ３１の磁気ヘッド５１を移動させずに常にアダプタ１の磁気ヘッド５２に対向する位置に固定してアクセス可能にする。
【００２２】
図６は、アダプタ１が送受するデータの通信フォーマットの一例を示す図である。本発明によるアダプタ１はＦＰＤをエミュレートして通信を行うために、その通信フォーマットは図示のように、ＦＰＤの通信フォーマットと少なくとも１部が同一となるようにフォーマット化されている。ＦＰＤの場合は、ディスクの１回転の間（２００ｍｓ）に、例えば、セクタ部１からセクタ部９を送出する。以下の説明では、データフォーマット上のセクタ部及びトラック部をそれぞれセクタ及びトラックと称する。セクタ１の前にはプリアンブルがあり、セクタ９の後にはポストアンブルがある。隣接するセクタ間にはギャップＧがある。各セクタは、セクタＩＤとデータからなる。
【００２３】
本発明によるアダプタ１がＦＤＤ３１からデータを受信する時には、アダプタ１からプリアンブルをＦＤＤ３１に送出し、アダプタ１からセクタＩＤをＦＤＤ３１に送出し、次いでＦＤＤ３１からのデータを受信する。
本発明によるアダプタ１からＦＤＤ３１にデータを送信するときには、アダプタ１からプリアンブルをＦＤＤ３１に送出し、アダプタ１からセクタＩＤをＦＤＤ３１に送出し、次いでアダプタ１がＦＤＤ３１にデータを送出する。
【００２４】
図７は本発明によるアダプタ１の構成の概略を示すブロック図である。同図において、金融情報等の各種情報が入出力されるＩＣカード２ｂがアダプタ１に挿入されている。７１はＦＤＤ３１との通信のための第１の通信インターフェース部、７２は制御部、７３はＩＣカード２ｂとの通信のために第２の通信インターフェース部である。
【００２５】
制御部７２は、ＦＤＤ３１との通信を行う場合には、第１の通信インターフェース部７１へのデータ送信や、第１の通信インターフェース部７１からのデータ受信を行う。制御部７２が、ＩＣカード２ｂとの通信を行う場合には、第２の通信インターフェース部７３へのデータ送信や、第２の通信インターフェース部７３からのデータ受信を行う。
【００２６】
ＦＤＤ３１から受信したデータが、ＩＣカード２ｂに対するアクセスを必要とするデータであった場合は、制御部７２はＦＤＤ３１からのデータ受信後は、ＩＣカード２ｂとの通信に専念しなければならない可能性がある。
制御部７２がＩＣカード２ｂとの通信に専念しなければならない場合は、制御７２は第１の通信インターフェース部７１に対して、第１の通信インターフェースを制御不可能である旨を通知する。この通知を受けた第１の通信インターフェース部７１は、後に詳述するように、予め設定されたデータをＦＤＤ３１に対して送出する。
【００２７】
図８は図７に示した第１の通信インターフェース７１の概略構成を示すブロック図である。同図に示すように、第１の通信インターフェース７１は、送信部８１と、受信部８２と、データ選択部８３と、データパターン部８４と、カクンタ部８５と分周部８６とを備えている。
分周部８６は外部から供給されるクロック信号を分周して、基準クロックパルス（インデックスパルスと称する）を生成する。このインデックスパルスは、トラックの開始を意味し、本実施例においては一定の周期のパルスである。インデックスパルスは、１実施例ではＦＰＤのトラックの１周期である２００ｍｓ毎に１回出力される。
【００２８】
図８に示した第１の通信インターフェース７１の動作は後にフローチャートを用いて説明する。
図９は通常のフロッピディスク（ＦＰＤ）のディスク媒体の構成の説明図である。図示のように、ＦＰＤのディスクは同心円状に区切って、外側からトラック００、トラック０１……となっている（図においてはトラック０からトラック３までしか示されていないが、実際の３．５インチＦＰＤではさらに多数のトラックが存在する）。また、それらの同心円を扇型に区切って、その区切り毎にセクタ１、セクタ２…となっている。図においては、セクタ８までしか示されていないが、実際にはセクタ９まで、あるいはさらに多くのセクタがある。
【００２９】
ＦＰＤには窓９２があり、その窓９２にＦＤＤのヘッド部９３（図５のヘッド部５１）を挿入し、媒体上の磁気データを読み書きする。
ＦＤＤのヘッド部９３がトラック００にある状態で、トラック０１を読みたい場合は、ＦＤＤのヘッド９２を中心側に移動させる。そのトラック０１の中のセクタ１を読みたい場合は媒体の回転によって、セクタ１がヘッド９３の位置まで来るのを待ち、セクタ１を検出したら、そのデータブロックを読み込む。
【００３０】
本発明によるアダプタ１の場合は、ディスクは用いずに制御部７２において、図６に示したデータフォーマットの信号を送受する。この場合、ＦＰＤの例えばトラック００に対応する特定のトラックを、前記フォーマット化したデータに割りつけるよう制御する（請求項１）。
図１０は本発明の１実施例による通信方式の動作を説明するフローチャートである。
【００３１】
同図において、ステップＳ１０１で、ＦＤＤ３１の上位装置であるデータ処理装置（パーソナルコンピュータ等）は、アダプタ１から磁気ヘッド５２及び５１を介してＦＤＤ３１に送られてくるデータ中のトラック００，セクタ１を読む。次に、ＦＤＤ３１にアダプタ１が挿入されている場合は、ステップ１０２で、アダプタ１は上記通信フォーマットのセクタ１を用いて、アダプタ１からのデータ転送であると認識させる認識データをＦＤＤ３１を介してデータ処理装置に送出する。
【００３２】
データ処理装置側では、ステップＳ１０３で、ＦＤＤ３１に挿入されている媒体はアダプタ１か通常のＦＰＤかを、セクタ１の情報を読むことにより判別する。ステップＳ１０２でアダプタ認識用データがアダプタ１から送られていれば、ステップＳ１０４に進む。アダプタ認識用データがセクタ１に存在しなければ、通常のＦＰＤとして処理を行う。
【００３３】
ステップＳ１０４では、上記通信フォーマットのトラック００のみを使用してデータの書き込み又はデータの受信を行う（請求項１）。
次いでステップＳ１０５で上記通信フォーマットのトラック００、セクタ３にコマンドを書き込み、アダプタ１に送信する。ステップＳ１０６で、アダプタ１はこのコマンドを上記通信フォーマットのトラック００，セクタ３を読むことにより受信する。
【００３４】
次いで、ステップＳ１０７で上記コマンドにより指示された処理、例えば、ＩＣカード２ｂに対するアクセス等、を実行する。
次いでステップＳ１０８で、上記通信フォーマットのトラック００，セクタ２に、アダプタ１からデータ処理装置に対して送出する応答データを書き込み、ＦＤＤ３１を介してデータ処理装置に送出する。
【００３５】
以上のように、本発明の上記実施例によれば、上記通信フォーマットのトラック００のセクタ１〜セクタ３のみを使用して、アダプタ１とＦＤＤ３１の間でデータ転送をする（請求項１〜５及び請求項１７，１８）。
これにより、ＦＤＤ３１のヘッド９３はシーク動作のための移動が不要になり、その結果データ転送時間を短縮できる。
【００３６】
図１１は通常のフロッピディスク（ＦＰＤ）が持つデータフォーマットの１トラック分を示す図である。図示のように、ＦＰＤの１トラックはプリアンブルとＩＤフィールドと、データフィールドと、セクタ１〜セクタ９と、ポストアンブルとからなっている。プリアンブルのうち、ギャップ０およびギャップ１は固定データ（４Ｅ）であり、それぞれ８０バイトおよび５０バイトの長さがある。時間にして、それぞれ２．５６ｍｓおよび２．６ｍｓと比較的長い時間を要する。また、ポストアンブルのギャップ４も固定データ（４Ｅ）であり、８４バイトの長さで時間にして５．１８ｍｓとやはり長い時間を要する。
【００３７】
セクタ間にあるギャップ３も固定データ（４Ｅ）であり、８４バイトの長さで時間にして２．６８８ｍｓの時間を要する。
本発明の他の実施例によるアダプタ１では、このギャップ０、ギャップ１、ギャップ３、ギャップ４をアダプタ１内の制御部７２の処理能力に応じて可変にし、それによりアクセス時間を短縮する（請求項６）。
【００３８】
図１２から図１５は本発明のこの実施例による制御部７２における処理を示すフローチャートである。
図１２において、ステップＳ１２１で制御部７２における処理能力に余力があるかを判定し、なければステップＳ１２２に進み、あればステップＳ１２３に進む。周期の最初では、通常は制御部７２はデータ処理装置からコマンドを受信しておらず、したがって、未だＩＣカード２ｂとの通信を行っていないので、処理能力ありと判定されてステップＳ１２３に進む。ステップＳ１２３ではギャップ０の長さを例えば１６バイトに短縮する。これにより、２．０４８ｍｓの時間が短縮される。最初の周期の次の周期以降で処理能力なしと判定されると、ステップＳ１２２でＦＰＤと同様にギャップ０のバイト数を８０バイトとする。
【００３９】
次いでステップＳ１２４で同期信号Ｓｙｎｃの１２バイトを送信し、ステップＳ１２５でインデックスの３バイトおよび１バイトを送信し、ステップＳ１２６で再び制御部７２の処理能力を判定する。最初の周期では制御部７２は通常は未だＩＣカード２ｂとの通信を行っていないので、処理能力ありと判定されてステップＳ１２８に進み、ギャップ１の長さを１６バイトに短縮する。これにより、１．０８８ｍｓの時間が短縮される。最初の周期の次の周期以降で処理能力なしと判定されると、ステップＳ１２７でＦＰＤと同様にギャップ１のバイト数を５０バイトとする。
【００４０】
次いで図１３に示すセクタ１の処理を行う。セクタ１の処理は通常のＦＰＤと同様であり、データの送信の後のギャップ３以外は短縮すべきギャップは存在しない。なお、セクタ１におけるＳｙｎｃは同期信号、ＩＤアドレスマークはこのセクタの識別子ＩＤの前のマーク、ＣＲＣはエラー監視のためのサイクリック・リダンダンシー・コードである。
【００４１】
次に、図１４の処理に進み、ステップＳ１４１で制御部７２がＦＤＤ３１に対して応答およびステータスを送信できるかどうかを判定する。前回の周期で制御部７２によりデータが作成されていれば、今回の周期で応答及び／又はステータスをＦＤＤ３１を介してデータ処理装置に送信可能であるので、ステップＳ１４３に進むが、最初の周期ではデータが作られていないのでステップＳ１４２に進む。ステップＳ１４３に進む場合はセクタ１のギャップ３を１６バイトに短縮し、これにより２．１７６ｍｓの時間が短縮される。ステップＳ１４２に進む場合はＦＰＤと同様にギャップ３のバイト数を８４バイトとする。
【００４２】
次いでステップＳ１４４でセクタ２を用いてアダプタ１からＦＤＤ３１を介してデータ処理装置にデータが転送される。
次いでステップＳ１４５で制御部７２がＦＤＤ３１からのコマンドを受信可能かどうかが判定される。最初の周期では制御部７２は他の処理をしていないので、通常はステップＳ１４７に進むが、次の周期以降では制御部７２が何らかの処理を続行中の場合があり、その場合はステップＳ１４６に進む。ステップＳ１４７ではギャップ３を１６バイトに短縮し、それにより２．１７６ｍｓの時間が短縮される。ステップＳ１４６に進む場合は、ＦＰＤと同様にギャップ３のバイト数を８４バイトとする。
【００４３】
次に図１５に示す処理を行う。図１５において、ステップＳ１５１でセクタ３からセクタ９までの処理をする。ステップＳ１５１においても、セクタ１及びセクタ２で行ったように、ギャップ０、１及び３の短縮が可能な場合には短縮する。
次いでステップＳ１５２で、制御部７２の処理能力に余力があるかどうかを再度判定する。最初の周期では通常は処理能力があるので、ステップＳ１５４に進むが、次の周期以降では制御部７２が何らかの処理を続行中の場合があり、その場合はステップＳ５３に進む。ステップＳ１５４ではギャップ３を１６バイトに短縮し、それにより２．１７６ｍｓの時間が短縮され、次いでポストアンブルのギャップ４も１６バイトに短縮し、それにより４．６７２ｍｓの時間が短縮される。ステップＳ１５３に進む場合は、ＦＰＤと同様にギャップ３を８４バイトとし、ギャップ４を１６２バイトとする。
【００４４】
こうして、ギャップ０、１および３をすべて短縮しない場合は、１トラックの周期がＦＰＤのそれと同じ２００ｍｓであるが、ギャップ０、１および３をすべて短縮すると合計で２７．４２８ｍｓの時間が短縮される。
図１６は本発明の他の実施例により、トラック００のセクタ１〜３のみを用いるが、周期を短縮しない通常の場合のアダプタ１の動作を示すフローチャートである。本発明によるアダプタ１では、トラック００のデータのうち、実際に必要なトラックはプリアンブルと、セクタ１〜セクタ３のみである。したがって、セクタ４〜セクタ９はポストアンブルとしてギャップデータ（４Ｅ）を送出し、これにより１トラック分の２００ｍｓを形成している。データの送出開始を示すインデックスパルスは制御部７２の外のハードウエアにより生成しており、制御部７２内のソフトウエアはこのインデックスパルスを検出すると、プリアンブルからはじめてデータを送出する。
即ち、図１６において、ハードウエアのリセットが解除されると（例えば電源が投入されると）、ステップＳ１６１およびステップＳ１６２でトラックの１周期分である２００ｍｓを計数し、リセットが解除されてから２００ｍｓが経過するとステップＳ１６２でインデックスパルスを制御部７２に与える。制御部７２では、ステップＳ１６３でインデックスパルスを検出すると、ステップＳ１６５でプリアンブルを送出し、ステップＳ１６６でセクタ１によりアダプタ１であることを認識させる認識用データをＦＤＤ３１を介してデータ処理装置に送出し、ステップＳ１６７でセクタ２を用いてＦＤＤ３１を介してデータ処理装置にデータを送出し、ステップＳ１６８でセクタ３の１Ｄを送信するとともにＦＤＤ３１を介してデータ処理装置からセクタ３にデータを受信し、ステップＳ１６９でポストアンブルをＦＤＤ３１を介してデータ処理装置に送出する。このポストアンブルは、次のインデックスパルスが検出されるまで送出し続ける。ステップＳ１６４でインデックスパルスが検出されると、ポストアンブルの送出は停止され、次の周期について再びステップＳ１６６からＳ１６９が繰り返される。
【００４５】
図１６では、１トラックの周期を２００ｍｓに固定しているが、インデックスパルスの発生間隔を短くすれば、全体のトラック周期を短縮できる。
図１７はインデックスパルスの発生周期をデータの送受信の状況に応じて変更するようにした、本発明の他の実施例によるアダプタ１の動作を示すフローチャートである（請求項７および８）。同図において、ステップＳ１７４〜Ｓ１７９は図１６のステップＳ１６４〜Ｓ１６９と同じである。本実施例においては、インデックスパルスは、リセットの解除から分周レジスタＤｉｖＲ（図８の分周部８６）に設定された時間が経過したときに発生させる。即ち、ステップＳ１７１およびＳ１７２で分周レジスタＤｉｖＲに設定された時間の経過を計測し、その時間の経過の後にインデックスパルスを制御部７２に供給する。
【００４６】
制御部７２においては、インデックスパルスを受けるとステップＳ１７５〜Ｓ１７９を図１６の場合と同様に実行し、次いでステップＳ１７９１で次の周期にいけるかを判定する。アダプタ１内で何もしていない場合は、ステップＳ１７９２に進み分周レジスタＤｉｖＲに２００ｍｓの周期の半分の１００ｍｓを設定する。アダプタ１内で何らかの処理を続行中のために周期を短縮出来ない場合はステップＳ１７９３に進み分周レジスタＤｉｖＲに２００ｍｓの周期を設定する。
【００４７】
分周レジスタＤｉｖＲに設定される値は、図８に示した分周部８６においてアダプタ１内の制御部７２に供給される基準クロックを分周することにより得られる。
このように、データの送受信の状況に応じて、トラック周期を可変にしたことにより、必要に応じてデータの送受信に要する時間を短縮することができる。
【００４８】
上記の例では、分周レジスタＤｉｖＲに周期の時間を書き込んでいるが、分周する値で設定することもできる。
また、分周レジスタに書き込む時間は１００ｍｓに限定されず、他の値を設定してもよい。ただし、プリアンブルの期間＋セクタ１の期間＋セクタ２の期間＋セクタ３の期間＋ポストアンブルの期間は必要である。本実施例においても、図１２〜図１５によって説明したのと同様に、プリアンブルの期間およびポストアンブルの期間は可変にしてもよい。
【００４９】
図１８は本発明のさらに他の実施例によるアダプタ１の動作を示すフローチャートである（請求項９）。図において、第１の通信インターフェース部７１が制御部７２制御部７２２からビジー信号を受けていない場合は、制御部７２のソフトウエアがステップＳ１８１でインデックスパルスを検出すると、制御部７２及び第１の通信インターフェース７１はステップＳ１８３〜ステップＳ１９１でプリアンブルの送出、セクタ１の送出、セクタ２の送出、セクタ３のＩＤ送出、セクタ３のデータの受信を行う。
【００５０】
ステップＳ１９３では、制御部７２は、セクタ３で受信したデータに含まれるＦＤＤ３１からのコマンドに対する応答を次の周期までに可能かどうかが判定される。該コマンドの処理に時間がかかり、次の周期までに応答を準備できないと判定されるとステップＳ１９４にてビシーである旨の信号を第１の通信インターフェース部７１に通知する。そして、ステップＳ１９８で、次の周期で応答が可能になるまで、ビジー信号を送出し続ける。
【００５１】
第１の通信インターフェース部７１では、ステップＳ１８２で制御部７２からビジー信号を受けていると、図１９に示す予め設定されたデータをＦＤＤ３１に送出する処理をする。この予め設定されたデータとは、ステップＳ２０１〜Ｓ２０４に示すように、プリアンブルと、アダプタ１認識用のセクタ１のデータと、ビジーステータスを示すセクタ２のデータと、ポストアンブルとである。セクタ１は省略してもよい。ＦＤＤ３１側では、コマンドに対する処理の応答を受け取るまでは次のコマンドをアダプタ１に送出しない。
【００５２】
制御部７２は次の周期で応答が可能になるとステップＳ１９９でビジー信号をリセットして送出停止をし、スタートに戻る。
その後、制御部７２は次のインデックスパルスを検出すると、再びデータの送出を開始する。
このように、制御部７２が第１の通信インターフェース部７１を制御できない状況にあるとき、第１の通信インターフェース部７１は予め設定されたデータをＦＤＤ３１に送信するようにし、ＦＤＤ３１からは次のコマンドを送らないようにしたので、制御部７２は前のコマンドの処理に専念できる。
【００５３】
図２０は本発明のさらに他の実施例によるセクタ２のデータ構成例を示す図である（請求項１０）。同図に示すように、セクタ２は固定のＩＤフィールドとデータフィールドとからなる。これらの構成は図１１に示したセクタ１の構成と同じである。本発明の実施例ではアダプタ１が使用するセクタ２は、前述のように、アダプタ１からＦＤＤ３１を介してデータ処理装置に向ける転送データのために使用され、例えば、ＦＤＤ３１を介してデータ処理装置から前回の周期で送られたコマンドに対する応答データを書き込む。例えば、ＩＣカード２ｂと制御部７２との間で通信が行われている場合は、ビジー信号を書き込む。セクタ２のＩＤフィールドは常に固定である。一方、セクタ２のデータフィールドのうち、同期信号Ｓｙｎｃ及びデータマークは固定であるが、データ部はデータ処理装置との間のデータ転送のプロトコルに依存して長さを変えることができる。本発明の実施例によるアダプタ１においては、このデータ部はヘッダ、ステータス、データ及びチェックサム（Ｓｕｍ）からなる。
【００５４】
ここで、図１８で説明したビジー信号が制御部７２から送出されると、本実施例においてはこのビジー信号をセクタ２のデータフィールド内のステータスの位置に送出する。このとき、ヘッダに、受けたコマンド、シーケンス番号、処理状況等のデータを付加することが考えられる。また、それにより、チェックサム（Ｓｕｍ）は変化し、さらにＣＲＣも変化する。したがって、本発明のこの実施例においては、これらのデータフィールドの値をソフトウエアにより変更可能にする。
【００５５】
図２１は本発明のさらに他の実施例を説明するフローチャートである（請求項１１）。本発明の実施例では図７に示したように、制御部７２は第１の通信インターフェース７１及び第２の通信インターフェース７３と通信をする。第１の通信インターフェース７１はＦＤＤ３１と制御部７２との間の通信を担当する。第２の通信インターフェース７３は、制御部７２とＩＣカード２ｂとの間のインターフェースを担当する。第２の通信インターフェースは、ＩＣカード２ｂとの間のインターフェースではなく、他の駆動装置、例えば、ミニディスク（ＭＤ）やＭＯやＤＶＤ等の記憶媒体との間のインターフェースであってもよい。
【００５６】
本発明のこの実施例においては、制御部７２が第１の通信インターフェース７１を専有して制御している間は第２の通信インターフェース７３にはビジー信号を送出し、そのビジー信号を受けた第２の通信インターフェース７３は、それ自身で予め設定されたデータ（ビジーステータス）を送出する。第２の通信インターフェースを介して通信をする記憶媒体はアダプタ１からのコマンドに応答する形態で制御部７２と通信をするので、通信が連続する必要はなく、したがって、ＩＣカード２ｂからはビジー信号は送出されない。以下、この実施例を図２１のフローチャートにより説明する。
【００５７】
ステップＳ２１１で制御部７２が第２の通信インターフェース７３に対してビジー信号を送出すると、第２の通信インターフェース７３ではステップＳ２１９でビジー信号をセットし、ステップＳ２２０で予め設定されたデータであるビジーステータスを制御部７２に送出する。制御部７２はこのビジーステータスを受けている間はＩＣカード２ｂに対してコマンドを送出しない。一方、制御部７２はビジー信号を第２の通信インターフェース７３に送出した後に、制御部７２と第１の通信インターフェース７１との間でデータの送受信を行う。
【００５８】
制御部７２と第１の通信インターフェース７１との間でのデータの送受信が終了すると、ステップＳ２１３で制御部７２はビジー信号の送出停止をし、第２の通信インターフェース７３ではこの停止を受けてステップＳ２２１でビジーをリセットする。
次いで、制御部７２は第２の通信インターフェース７３との通信に専念するために、ステップＳ２１４で第１の通信インターフェース７１に対してビジー信号を送出し、第１の通信インターフェース７１はこれを受けてステップＳ２１７でビジーをセットする。そして、ステップＳ２１５及びステップＳ２２３で制御部７２と第２の通信インターフェース７３の間でデータ転送を行う。この間は第１の通信インターフェース７１はＦＤＤ３１にに対して予め設定されたデータであるビジーステータスを送出する。ＦＤＤ３１を介してデータ処理装置はこれを受けて、第１の通信インターフェース７１がビジー中であると判断し、その間はアダプタ１に対するコマンドの送出をしない。
【００５９】
図２２及び図２３により本発明のさらに他の実施例を説明する（請求項１２）。図２２は図８に示した第１の通信インターフェース７１のこの実施例による構成を示すブロック図である。同図において、カウンタ部８５は分周部８６からのインデックスパルスと、制御部７２からのビジー信号を受ける。カウンタ部８５はビジー信号を受けると、その次のインデックスパルスを検出した時点で起動され、同時にビジー信号ｂｙ１を有効にする。デコーダ２２１はカウンタ部８５の内容に応じてデータパターン部８４のアドレスを選択する。データパターン部８４には、各アドレス毎に所定のデータパターンが格納されており、カウンタ部８５が出力するアドレスに応じてデータ選択部８３に所定のデータを出力する。
【００６０】
データ選択部８３は、ビジー信号ｂｙ１が無効であれば制御部７２からのデータを送信部８１に供給し、ビジーｂｙ１が有効であればデータパターン部８４からのデータを送信部８１に供給する。
データパターン部８４の一例としては、ＲＯＭのようなハードワイヤのメモリであり、他の一例としては、ＲＡＭのようなメモリで構成され、制御部７２からの指示で内容を変更可能にできる。データパターン部８４のさらに他の例としては、レジスタで構成され、内部のデータの一部もしくは全部を制御部７２からの指示で変更可能にできる。
【００６１】
制御部７２が、再び第１の通信インターフェース７１を制御可能になると、ビジー信号ｂｙ１を無効にする。そして、次のインデックスパルスを監視して、次のインデックスパルスが来ると上記の動作を再開する。
これにより、カウンタ部８５は動作を停止し、データパターン部８４のアドレッシングも停止する。また、同時にビジー信号ｂｙ１を無効にしてデータ選択部８３は再び制御部７２からのデータを選択して送信部８１に送出する通常の動作に入る。
【００６２】
インデックスパルスを生成する分周部８６は、制御部７２からアクセス可能であり、その分周比を変更することができる。
これにより、１トラック分の周期を可変にでき、状況に応じた性能を引き出すことが可能になる。
図２３は図２２に示したカウンタ部８５の動作及びデコーダ２２１の内容とデータパターン部との関係を示す図である。カウンタ部はステップＳ２３１ではリセット状態にあり、ステップＳ２３２で制御部７２からビジー信号を受けると、ステップＳ２３３でその次のインデックスパルスから計数を始め、計数が所定数になるとリセットする。
【００６３】
ステップＳ２３２でビジー信号がなければ、制御部７２からのデータを送信部８１に送信する。
ステップＳ２３６で計数はいくつかを判定し、デコーダ２２１はカウンタ８５の計数値に応じて、ステップＳ２３７でデータパターン部８４の選択をする。図示例では、計数値が００〜７９及び９６〜１４５等ではデータ４Ｅが選択され、計数が８０〜９１及び１４６〜１５７等ではデータ００が選択されている、等である。
【００６４】
図２４及び図２５は本発明のさらに他の実施例を説明するフローチャートである（請求項１３）。この例では、図２５のステップＳ２５１〜ステップＳ２５３に示されるようにインデックスパルスは常に一定の周期（２００ｍｓ）で生成される。図２４に示すように、カウンタ部８５はステップＳ２４２でインデックスパルスが発生されるまで、インデックスパルスとビジー信号の有無を検出する。インデックスパルスを検出するとともに、制御部７２からのビジー信号を検出すると、ステップＳ２４４でデータパターン部８４からの既設定データを送信する。インデックスパルスを検出したがビジー信号を検出しない場合はステップＳ２４５で制御部７２からのデータを送信する。
【００６５】
これにより、周期単位で既設定データと制御部からのデータとの送信の切換が可能になる。
図２６は本発明のさらに他の実施例を説明するフローチャートである（請求項１４）。本実施例においては、制御部７２は、ステップＳ２６１でインデックスパルスを検出すると、ステップＳ２６２でレディステータス信号を送出する。次いでステップＳ２６３でＦＤＤ３１からのコマンドが受信されたかを判定し、受信されていなければレディステータス信号を送出し続ける。
【００６６】
ＦＤＤ３１からコマンドが受信されると、ステップＳ２６４でそのコマンドにたいする応答を作成し、ステップＳ２６５で次のインデックスパルスが来たと判定すると、ステップＳ２６６で応答をＦＤＤ３１に送出する。次いでステップＳ２６７で次のコマンドの受信を待機し、次のコマンドが来るまではステップＳ２６５及びステップＳ２６６を繰り返す。次のコマンドがくるとステップＳ２６４にて応答を作成し、以下ステップＳ２６５〜ステップＳ２６７を繰り返す。
【００６７】
このように、本実施例においては、アダプタ１側ではＦＤＤ３１からのコマンドを受ける前は、レディーステータス信号を周期的に送出し続け、コマンドを受け取ると、応答を作成し、インデックスパルスを検出してから応答を送出する。そして次のコマンドを受け取るまあで、おなじ応答を常に送出し続け、次のコマンドを受けたところで、再び応答を作成し、インデックスパルスを検出してその応答を送出する。
【００６８】
図２７は本発明のさらに他の実施例を説明するフローチャートである（請求項１５）。本実施例においては、制御部７２は、ステップＳ２７１でインデックスパルスを検出すると、ステップＳ２７２でビジー信号を受けているかを判定し、ビジーであれば、ステップＳ２７３でビジーステータス信号を送信し、ビジーでなければステップＳ２７４で制御部７２内の制御を行う。
【００６９】
このように、本実施例においては、制御部７２はビジー信号を受けると、ビジー信号が解除されるまでインデックスパルスの検出後にビジーステータス信号を送出し続ける。
図２８は本発明のさらに他の実施例を説明するフローチャートである（請求項１６）。本実施例においては、アダプタ１は制御部７２がビジーの場合に、プリアンブルを送出後、セクタ２にビジーステータスを書き込んでＦＤＤ３１に送出し、その後セクタ３〜セクタ９及びポストアンブルをバイパスしてインデックスパルスを待機する。
【００７０】
即ち、ステップＳ２８１でインデックスパルスを受信し、ステップＳ２８２でビジー信号を受信すると、ステップＳ２８４でプリアンブルを送出した後に、ステップＳ２８５でのセクタ１のＩＤの送出と、ステップＳ２８６でのセクタ２のデータの送出をバイパスする。そして、ステップＳ２８７に進み、セクタ２のＩＤを送出し、ステップＳ２８８でセクタ２にビジーステータスを書き込んでＦＤＤ３１に送出する。次に、ステップＳ２８９からステップＳ２９２のセクタ３〜セクタ９及びポストアンブルの送出をバイパスしてステップＳ２８１のインデックスパルスの待機状態に戻る。
【００７１】
これにより、不要なデータの送出をしなくてすむようになり、場合によってはインデックスパルスの周期をプリアンブル＋セクタ２のみの期間に短縮できるので、データ転送の効率が向上する。
以上の実施の形態では、ディスクカートリッジ駆動装置としてフロッピディスクドライブ（ＦＤＤ）を使用し、アダプタとしてはＦＰＤと同一形状をし、ＩＣカードを挿入可能なものを採用して説明してきたが、本発明はこれに限定されず、他の形態のディスクカートリッジ駆動装置を使用してもよく、また、アダプタとしては半導体メモリを内蔵したものであってもよい。
【００７２】
【発明の効果】
以上の説明から明らかなように、本発明によれば、ディスクカートリッジ型のアダプタ内部のデータ処理の効率が向上し、且つディスクカートリッジ型のアダプタとディスクカートリッジ駆動装置との間の通信効率が向上するという効果が得られる。
【図面の簡単な説明】
【図１】従来のディスクカートリッジ型アダプタの一例を示す概略ブロック図である。
【図２】従来のディスクカートリッジ型アダプタの他の一例を示す概略ブロック図である。
【図３】本発明の実施の形態の前提となる、アダプタとＦＤＤとの関係を示す概略図である。
【図４】図３におけるアダプタにＩＣカード等のカードユニットを挿入した状態を示す概略平面図である。
【図５】図３におけるアダプタをＦＤＤに挿入した状態の概略断面図である。
【図６】本発明によるアダプタが送受するデータの通信フォーマットの一例を示す図である。
【図７】本発明によるアダプタの構成の概略を示すブロック図である。
【図８】図７に示した第１の通信インターフェースの概略構成を示すブロック図である。
【図９】通常のフロッピディスク（ＦＰＤ）のディスク媒体の構成の説明図である。
【図１０】本発明の１実施例による通信方式の動作を説明するフローチャートである。
【図１１】通常のフロッピディスク（ＦＰＤ）が持つデータフォーマットの１トラック分を示す図である。
【図１２】本発明の実施例による制御部における処理を示すフローチャートの一部である。
【図１３】本発明の実施例による制御部における処理を示すフローチャートの他の一部である。
【図１４】本発明の実施例による制御部における処理を示すフローチャートのさらに他の一部である。
【図１５】本発明の実施例による制御部における処理を示すフローチャートのさらに他の一部である。
【図１６】本発明の上記実施例により、トラック００のセクタ１〜３のみを用いるが、周期を短縮しない通常の場合のアダプタ１の動作を示すフローチャートである。
【図１７】インデックスパルスの発生周期をデータの送受信の状況に応じて変更するようにした、本発明の他の実施例によるアダプタの動作を示すフローチャートである。
【図１８】本発明のさらに他の実施例によるアダプタの動作を示すフローチャートである。
【図１９】図１８において予め設定されたデータをＦＤＤに送出する処理を示すフローチャートである。
【図２０】本発明のさらに他の実施例によるセクタ２のデータ構成例を示す図である。
【図２１】本発明のさらに他の実施例を説明するフローチャートである。
【図２２】図８に示した第１の通信インターフェースの構成を示すブロック図である。
【図２３】図２２に示したカウンタ部の動作及びデコーダの内容とデータパターン部との関係を示す図である。
【図２４】本発明のさらに他の実施例を説明するフローチャートである。
【図２５】図２４におけるインデックスパルスの送出を説明するフローチャートである。
【図２６】本発明のさらに他の実施例を説明するフローチャートである。
【図２７】本発明のさらに他の実施例を説明するフローチャートである。
【図２８】本発明のさらに他の実施例を説明するフローチャートである。
【符号の説明】
１…アダプタ
１ａ，１ｂ…フロッピディスク（ディスクカートリッジ）
３１…ＦＤＤ（ディスクカートリッジ駆動装置）
５１…ヘッド部
５２…ヘッド部
８６…分周部
７１…第１の通信インターフェース部
７２…制御部
７３…第２の通信インターフェース部
８１…送信部
８２…受信部
８３…データ選択部
８４…データパターン部
８５…カウンタ部
【発明の属する技術分野】
本発明はアダプタ、およびアダプタとディスクカートリッジ駆動装置との間の通信方法に関し、特に、３．５インチフロッピディスク（以下、ＦＰＤと称する）等のディスクカートリッジと同じ外形を有するアダプタに電子マネー等の情報を読み書き出来るＩＣカードを挿入し、あるいはそのアダプタにそれらの情報を読み書き出来る半導体メモリを内蔵させて、そのアダプタを３．５インチフロッピディスクドライブ（以下、ＦＤＤと称する）等のディスクカートリッジ駆動装置に挿入して使用するディスクカートリッジ型のアダプタと、該アダプタとＦＤＤとの間の通信方法に関する。
【０００２】
【従来の技術】
従来のディスクカートリッジ型のアダプタとしては、例えば、特表平６−５０９１９４号公報および特公平７−８６９１２号公報に記載のものが知られている。図１は上記公報に記載のディスクカートリッジ型アダプタの一例を示す概略ブロック図である。図１において、このディスクカートリッジ型アダプタ１ａは３．５インチＦＰＤと同一の外形を有している。そして、その内部には電子マネー情報等の各種データの読み書きができる半導体メモリ２ａと、磁気ヘッド３と、ＦＤＤ側（図１には図示せず）の磁気ヘッドに磁気ヘッド３を対向させる開口４と、半導体メモリ２ａに電力を供給する電池５ａとを備えている。
【０００３】
半導体メモリ２ａには、ＦＰＤ内の磁気ディスクのデータフォーマットと同一のフォーマットでデータが書き込まれる。このディスクカートリッジ型アダプタ１ａをＦＤＤに挿入することにより、パソコン等のデータ処理装置との間でデータの転送が可能になる。
図２は上記公報に記載のディスクカートリッジ型アダプタの他の一例を示す概略ブロック図である。図２において、このディスクカートリッジ型アダプタ１ｂも３．５インチＦＰＤと同一の外形を有している。そして、その内部には電子マネー情報等の各種データの読み書きができるＩＣカード２ｂと、マイクロプロセッサ（ＭＰＵ）６と、磁気ヘッド３と、ＦＤＤ側の磁気ヘッドに磁気ヘッド３を対向させる開口４と、ＩＣカードおよびＭＰＵ６に電力を供給する電池または発電機５ｂとを備えている。
【０００４】
このディスクカートリッジ型アダプタ１ｂをＦＤＤに挿入することにより、パソコン等のデータ処理装置からのデータはＦＤＤおよび磁気ヘッド３を介してＭＰＵ６に読み込まれ、ＩＣカード２ｂに書き込むためのフォーマットに変換されてＩＣカード２ｂに書き込まれる。また、ＩＣカード２ｂからのデータはＭＰＵ６によりＦＰＤのフォーマットに変換されて、磁気ヘッド３およびＦＤＤを介してデータ処理装置に転送される。
【０００５】
【発明が解決しようとする課題】
上記従来のディスクカートリッジ型のアダプタには、ＦＤＤとの通信を行うための通信インターフェースが記載されているが、ＦＤＤとの通信を行うためのデータフォーマットについてはなにも記載されていない。したがって、ＦＰＤと同一のデータフォーマットを使用していると考えられる。しかしながら、ＦＰＤのデータフォーマットでは、ディスクの半径方向に対応する多数のトラックと、ディスクの円周方向に対応する多数の（例えば９個の）セクタが存在し、これらの全てを使用するとすると、ＦＤＤのヘッドのシーク時間が長くなり、且つ、アダプタ内でのデータ処理時間及びＦＤＤとアダプタ間のデータ転送時間が長くなるという課題がある。
【０００６】
本発明の目的は上記課題に鑑み、ディスクカートリッジ型のアダプタ内部のデータ処理の効率を向上させることにある。
本発明の他の目的は、ディスクカートリッジ型のアダプタとディスクカートリッジ駆動装置との間の通信効率を向上させることにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の態様により提供されるものは、ディスクカートリッジ駆動装置内のヘッドを介してディスクカートリッジ駆動装置側とデータの受け渡しを実行せしめる制御部を備え、制御部は、ディスクカートリッジ駆動装置側に送出するデータを、ディスクのデータフォーマットと少なくとも一部が同一となるようフォーマット化させるとともに、フォーマット化したデータに、ディスクのトラックに対応する特定のトラックを割りつけるよう制御し、フォーマット化したデータに、ディスクのセクタに対応する特定のセクタを割りつけるよう制御し、アダプタからのアクセスであると前記ディスクカートリッジ駆動装置側に認識させる為のセクタを予め特定して割りつけるよう制御することを特徴とするアダプタである。
【０００９】
本発明の第２の態様によれば、制御部は、アダプタからディスクカートリッジ駆動装置側に転送するデータに対して、データ転送用のセクタを予め特定して割りつけるよう制御する。
本発明の第３の態様によれば、制御部は、ディスクカートリッジ駆動装置側からアダプタに転送されるデータの為のセクタを予め特定して割りつけるよう制御する。
【００１０】
本発明の第４の態様によれば、制御部は、セクタ間のギャップの長さをデータ送受信の状況に基づき変更させるよう制御する。
本発明の第５の態様によれば、制御部は、特定のトラックの周期をデータ送受信の状況に基づき変更させるよう制御する。
本発明の第６の態様によれば基準クロックを備え、制御部は基準クロックを分周する分周比を変更させることにより特定のトラックの周期を変更させるよう制御する。
【００１１】
本発明の第７の態様によれば、アダプタとディスクカートリッジ駆動装置との間の通信インターフェース部と、通信インターフェース部を制御する制御部と、通信インターフェース部に設けられ、制御部が通信インターフェース部を制御できない状況下で、予め設定されたデータをディスクカートリッジ駆動装置側に転送するデータ転送部とを備えることを特徴とするアダプタが提供される。
【００１２】
本発明の第８の態様によれば、データ転送部が送信する予め設定されたデータは、アダプタを制御するソフトウェアにより書き換え可能なデータである。
本発明の第９の態様によれば、アダプタとアダプタに内包される記憶媒体との間の第２の通信インターフェースを備え、ディスクカートリッジ駆動装置との間の通信インターフェース部内のデータ転送部は、制御部が第２の通信インターフェース部を専有制御する状況下で、予め設定されたデータをディスクカートリッジ駆動装置側に送信する。
【００１３】
本発明の第１０の態様によれば、データ転送部は、データを転送する為に特定されたトラックの１周期に相当する時間毎に生成されるインデックスパルスを計数するカウンタと、カウンタの値に応じたデータパターンを格納するデータパターン部と、制御部の状況に応じて、制御部からのデータを出力すべきか、データパターン部からのデータを出力すべきかを選択するデータ選択部と、を備えるアダプタが提供される。
【００１４】
本発明の第１１の態様によれば、通信インターフェース部が転送するデータは特定単位の周期を有し、制御部が送出するデータと予め設定されたデータとの切り換えは特定単位の周期で行う。
本発明の第１２の態様によれば、制御部は、データ送出指示に対する応答を通信インターフェースより受けなかったことに基づき、次の周期でも同一のデータを送出する。
【００１５】
本発明の第１３の態様によれば、通信インターフェース部内のデータ転送部は、制御部が通信インターフェース部を制御できない状況下で、予め設定されたデータを周期毎に継続して送信する。
本発明の第１４の態様によれば、制御部は、アダプタからディスクカートリッジ駆動装置側に転送するデータに対して、データ転送用のセクタを予め特定して割りつけるよう制御するとともに、データ転送部は、予め設定されたデータをデータ転送用のセクタにより転送する。
【００１６】
本発明の第１５の態様によれば、ディスクを内包したディスクカートリッジを挿入口より受け入れて駆動させるディスクカートリッジ駆動装置と、挿入口に挿入可能な形状を有するアダプタとの間で、ディスクが持つデータフォーマットと少なくとも一部が同一のデータフォーマットで、ヘッド部を介してデータを送受する通信方法であって、ディスクカートリッジ駆動装置のヘッド部をアダプタのヘッド部に対向する位置に固定配置し、アダプタからのアクセスであるとディスクカートリッジ駆動装置側に認識させる為のセクタを予め割り付け、アダプタが入出力するデータに、ディスクのトラックに対応する特定のトラックを割り付け、データ転送のために特定されたトラックを割り当てて、ディスクカートリッジ駆動装置のヘッド部とアダプタのヘッド部との間でデータ転送を行うことを特徴とする、アダプタとディスクカートリッジ駆動装置との間の通信方法が提供される。
【００１７】
以上の第１から第１５の態様により、データ転送に要する時間を短縮できるとともに、制御部が通信インターフェース部を制御できない状況にあるとき、データ転送部は予め設定されたデータを転送するようにしたので、制御部は必要な処理に専念できる。
【００１８】
【発明の実施の形態】
以下の説明ではディスクカートリッジ型アダプタとして、３．５インチのＦＰＤと同一形状をしたアダプタを例として説明する。また、ディスクカートリッジ駆動装置としては、ＦＰＤを駆動するＦＤＤを例として説明するが、本発明は、これに限定されず、アダプタとしては磁気結合によりデータを送受するためのヘッド部を有するものであればどのようなものでもよく、ＦＤＤに替えて磁気結合によりデータを送受するためのヘッド部を有する可搬型ファイル装置であればどのようなものでもよい。全図を通して、同一参照番号は同一のものを示す。
【００１９】
最初に、図３から図８により、本発明の実施の形態の前提となる、アダプタとＦＤＤとの関係について説明する。
図３において、１は本発明の実施の形態による３．５インチのＦＰＤと同一形状をしたアダプタ、３１はＦＤＤ、３２はパーソナルコンピュータ等のデータ処理装置である。３．５インチのＦＰＤの外形は国際統一規格で定められており、図においては、図示簡略化のためにアダプタ１は長方形をしているが、実際には、アダプタ１はＦＰＤの外形と同一の正方形状を有している。図示のように、アダプタ１はＦＤＤ３１に挿入されて使用され、アダプタ１の通信インターフェースとＦＤＤ３１の通信インタフェースとの間で磁気結合によりデータを転送し、ＦＤＤ３１とデータ処理装置３２とは通常のコンピュータシステムにおけるようにしてデータを転送する。
【００２０】
図４はアダプタ１にＩＣカード等のカードユニット２ｂを挿入した状態を示す概略平面図である。カードユニット２ｂを挿入することに替えて、アダプタ１に半導体メモリを内蔵させたものでもよい。
図５はＦＤＤ５１にアダプタ１を挿入した状態を示す概略断面図である。図示のように、ＦＤＤ３１に磁気結合によりデータを送受するための磁気ヘッド５１があり、アダプタ１にも磁気結合によりデータを送受するための磁気ヘッド５２があり、アダプタ１をＦＤＤ３１に挿入完了すると、磁気ヘッド５１と５２とが互いに対向して、磁気結合によりアダプタ１とＦＤＤ３１との間で通信が行われる。
【００２１】
通常のＦＰＤをＦＤＤ３１に挿入したときには、ＦＤＤ３１の磁気ヘッド５１はＦＰＤ内のディスクをアクセスするためのシーク動作をするので、図示左右の矢印の方向に移動するが、本発明によるアダプタ１は磁気ディスクは持たず、磁気ヘッド５２において、ＦＰＤが入出力するデータと少なくとも一部が同一のフォーマットのデータを入出力するので、アダプタ１の挿入時には、ＦＤＤ３１の磁気ヘッド５１を移動させずに常にアダプタ１の磁気ヘッド５２に対向する位置に固定してアクセス可能にする。
【００２２】
図６は、アダプタ１が送受するデータの通信フォーマットの一例を示す図である。本発明によるアダプタ１はＦＰＤをエミュレートして通信を行うために、その通信フォーマットは図示のように、ＦＰＤの通信フォーマットと少なくとも１部が同一となるようにフォーマット化されている。ＦＰＤの場合は、ディスクの１回転の間（２００ｍｓ）に、例えば、セクタ部１からセクタ部９を送出する。以下の説明では、データフォーマット上のセクタ部及びトラック部をそれぞれセクタ及びトラックと称する。セクタ１の前にはプリアンブルがあり、セクタ９の後にはポストアンブルがある。隣接するセクタ間にはギャップＧがある。各セクタは、セクタＩＤとデータからなる。
【００２３】
本発明によるアダプタ１がＦＤＤ３１からデータを受信する時には、アダプタ１からプリアンブルをＦＤＤ３１に送出し、アダプタ１からセクタＩＤをＦＤＤ３１に送出し、次いでＦＤＤ３１からのデータを受信する。
本発明によるアダプタ１からＦＤＤ３１にデータを送信するときには、アダプタ１からプリアンブルをＦＤＤ３１に送出し、アダプタ１からセクタＩＤをＦＤＤ３１に送出し、次いでアダプタ１がＦＤＤ３１にデータを送出する。
【００２４】
図７は本発明によるアダプタ１の構成の概略を示すブロック図である。同図において、金融情報等の各種情報が入出力されるＩＣカード２ｂがアダプタ１に挿入されている。７１はＦＤＤ３１との通信のための第１の通信インターフェース部、７２は制御部、７３はＩＣカード２ｂとの通信のために第２の通信インターフェース部である。
【００２５】
制御部７２は、ＦＤＤ３１との通信を行う場合には、第１の通信インターフェース部７１へのデータ送信や、第１の通信インターフェース部７１からのデータ受信を行う。制御部７２が、ＩＣカード２ｂとの通信を行う場合には、第２の通信インターフェース部７３へのデータ送信や、第２の通信インターフェース部７３からのデータ受信を行う。
【００２６】
ＦＤＤ３１から受信したデータが、ＩＣカード２ｂに対するアクセスを必要とするデータであった場合は、制御部７２はＦＤＤ３１からのデータ受信後は、ＩＣカード２ｂとの通信に専念しなければならない可能性がある。
制御部７２がＩＣカード２ｂとの通信に専念しなければならない場合は、制御７２は第１の通信インターフェース部７１に対して、第１の通信インターフェースを制御不可能である旨を通知する。この通知を受けた第１の通信インターフェース部７１は、後に詳述するように、予め設定されたデータをＦＤＤ３１に対して送出する。
【００２７】
図８は図７に示した第１の通信インターフェース７１の概略構成を示すブロック図である。同図に示すように、第１の通信インターフェース７１は、送信部８１と、受信部８２と、データ選択部８３と、データパターン部８４と、カクンタ部８５と分周部８６とを備えている。
分周部８６は外部から供給されるクロック信号を分周して、基準クロックパルス（インデックスパルスと称する）を生成する。このインデックスパルスは、トラックの開始を意味し、本実施例においては一定の周期のパルスである。インデックスパルスは、１実施例ではＦＰＤのトラックの１周期である２００ｍｓ毎に１回出力される。
【００２８】
図８に示した第１の通信インターフェース７１の動作は後にフローチャートを用いて説明する。
図９は通常のフロッピディスク（ＦＰＤ）のディスク媒体の構成の説明図である。図示のように、ＦＰＤのディスクは同心円状に区切って、外側からトラック００、トラック０１……となっている（図においてはトラック０からトラック３までしか示されていないが、実際の３．５インチＦＰＤではさらに多数のトラックが存在する）。また、それらの同心円を扇型に区切って、その区切り毎にセクタ１、セクタ２…となっている。図においては、セクタ８までしか示されていないが、実際にはセクタ９まで、あるいはさらに多くのセクタがある。
【００２９】
ＦＰＤには窓９２があり、その窓９２にＦＤＤのヘッド部９３（図５のヘッド部５１）を挿入し、媒体上の磁気データを読み書きする。
ＦＤＤのヘッド部９３がトラック００にある状態で、トラック０１を読みたい場合は、ＦＤＤのヘッド９２を中心側に移動させる。そのトラック０１の中のセクタ１を読みたい場合は媒体の回転によって、セクタ１がヘッド９３の位置まで来るのを待ち、セクタ１を検出したら、そのデータブロックを読み込む。
【００３０】
本発明によるアダプタ１の場合は、ディスクは用いずに制御部７２において、図６に示したデータフォーマットの信号を送受する。この場合、ＦＰＤの例えばトラック００に対応する特定のトラックを、前記フォーマット化したデータに割りつけるよう制御する（請求項１）。
図１０は本発明の１実施例による通信方式の動作を説明するフローチャートである。
【００３１】
同図において、ステップＳ１０１で、ＦＤＤ３１の上位装置であるデータ処理装置（パーソナルコンピュータ等）は、アダプタ１から磁気ヘッド５２及び５１を介してＦＤＤ３１に送られてくるデータ中のトラック００，セクタ１を読む。次に、ＦＤＤ３１にアダプタ１が挿入されている場合は、ステップ１０２で、アダプタ１は上記通信フォーマットのセクタ１を用いて、アダプタ１からのデータ転送であると認識させる認識データをＦＤＤ３１を介してデータ処理装置に送出する。
【００３２】
データ処理装置側では、ステップＳ１０３で、ＦＤＤ３１に挿入されている媒体はアダプタ１か通常のＦＰＤかを、セクタ１の情報を読むことにより判別する。ステップＳ１０２でアダプタ認識用データがアダプタ１から送られていれば、ステップＳ１０４に進む。アダプタ認識用データがセクタ１に存在しなければ、通常のＦＰＤとして処理を行う。
【００３３】
ステップＳ１０４では、上記通信フォーマットのトラック００のみを使用してデータの書き込み又はデータの受信を行う（請求項１）。
次いでステップＳ１０５で上記通信フォーマットのトラック００、セクタ３にコマンドを書き込み、アダプタ１に送信する。ステップＳ１０６で、アダプタ１はこのコマンドを上記通信フォーマットのトラック００，セクタ３を読むことにより受信する。
【００３４】
次いで、ステップＳ１０７で上記コマンドにより指示された処理、例えば、ＩＣカード２ｂに対するアクセス等、を実行する。
次いでステップＳ１０８で、上記通信フォーマットのトラック００，セクタ２に、アダプタ１からデータ処理装置に対して送出する応答データを書き込み、ＦＤＤ３１を介してデータ処理装置に送出する。
【００３５】
以上のように、本発明の上記実施例によれば、上記通信フォーマットのトラック００のセクタ１〜セクタ３のみを使用して、アダプタ１とＦＤＤ３１の間でデータ転送をする（請求項１〜５及び請求項１７，１８）。
これにより、ＦＤＤ３１のヘッド９３はシーク動作のための移動が不要になり、その結果データ転送時間を短縮できる。
【００３６】
図１１は通常のフロッピディスク（ＦＰＤ）が持つデータフォーマットの１トラック分を示す図である。図示のように、ＦＰＤの１トラックはプリアンブルとＩＤフィールドと、データフィールドと、セクタ１〜セクタ９と、ポストアンブルとからなっている。プリアンブルのうち、ギャップ０およびギャップ１は固定データ（４Ｅ）であり、それぞれ８０バイトおよび５０バイトの長さがある。時間にして、それぞれ２．５６ｍｓおよび２．６ｍｓと比較的長い時間を要する。また、ポストアンブルのギャップ４も固定データ（４Ｅ）であり、８４バイトの長さで時間にして５．１８ｍｓとやはり長い時間を要する。
【００３７】
セクタ間にあるギャップ３も固定データ（４Ｅ）であり、８４バイトの長さで時間にして２．６８８ｍｓの時間を要する。
本発明の他の実施例によるアダプタ１では、このギャップ０、ギャップ１、ギャップ３、ギャップ４をアダプタ１内の制御部７２の処理能力に応じて可変にし、それによりアクセス時間を短縮する（請求項６）。
【００３８】
図１２から図１５は本発明のこの実施例による制御部７２における処理を示すフローチャートである。
図１２において、ステップＳ１２１で制御部７２における処理能力に余力があるかを判定し、なければステップＳ１２２に進み、あればステップＳ１２３に進む。周期の最初では、通常は制御部７２はデータ処理装置からコマンドを受信しておらず、したがって、未だＩＣカード２ｂとの通信を行っていないので、処理能力ありと判定されてステップＳ１２３に進む。ステップＳ１２３ではギャップ０の長さを例えば１６バイトに短縮する。これにより、２．０４８ｍｓの時間が短縮される。最初の周期の次の周期以降で処理能力なしと判定されると、ステップＳ１２２でＦＰＤと同様にギャップ０のバイト数を８０バイトとする。
【００３９】
次いでステップＳ１２４で同期信号Ｓｙｎｃの１２バイトを送信し、ステップＳ１２５でインデックスの３バイトおよび１バイトを送信し、ステップＳ１２６で再び制御部７２の処理能力を判定する。最初の周期では制御部７２は通常は未だＩＣカード２ｂとの通信を行っていないので、処理能力ありと判定されてステップＳ１２８に進み、ギャップ１の長さを１６バイトに短縮する。これにより、１．０８８ｍｓの時間が短縮される。最初の周期の次の周期以降で処理能力なしと判定されると、ステップＳ１２７でＦＰＤと同様にギャップ１のバイト数を５０バイトとする。
【００４０】
次いで図１３に示すセクタ１の処理を行う。セクタ１の処理は通常のＦＰＤと同様であり、データの送信の後のギャップ３以外は短縮すべきギャップは存在しない。なお、セクタ１におけるＳｙｎｃは同期信号、ＩＤアドレスマークはこのセクタの識別子ＩＤの前のマーク、ＣＲＣはエラー監視のためのサイクリック・リダンダンシー・コードである。
【００４１】
次に、図１４の処理に進み、ステップＳ１４１で制御部７２がＦＤＤ３１に対して応答およびステータスを送信できるかどうかを判定する。前回の周期で制御部７２によりデータが作成されていれば、今回の周期で応答及び／又はステータスをＦＤＤ３１を介してデータ処理装置に送信可能であるので、ステップＳ１４３に進むが、最初の周期ではデータが作られていないのでステップＳ１４２に進む。ステップＳ１４３に進む場合はセクタ１のギャップ３を１６バイトに短縮し、これにより２．１７６ｍｓの時間が短縮される。ステップＳ１４２に進む場合はＦＰＤと同様にギャップ３のバイト数を８４バイトとする。
【００４２】
次いでステップＳ１４４でセクタ２を用いてアダプタ１からＦＤＤ３１を介してデータ処理装置にデータが転送される。
次いでステップＳ１４５で制御部７２がＦＤＤ３１からのコマンドを受信可能かどうかが判定される。最初の周期では制御部７２は他の処理をしていないので、通常はステップＳ１４７に進むが、次の周期以降では制御部７２が何らかの処理を続行中の場合があり、その場合はステップＳ１４６に進む。ステップＳ１４７ではギャップ３を１６バイトに短縮し、それにより２．１７６ｍｓの時間が短縮される。ステップＳ１４６に進む場合は、ＦＰＤと同様にギャップ３のバイト数を８４バイトとする。
【００４３】
次に図１５に示す処理を行う。図１５において、ステップＳ１５１でセクタ３からセクタ９までの処理をする。ステップＳ１５１においても、セクタ１及びセクタ２で行ったように、ギャップ０、１及び３の短縮が可能な場合には短縮する。
次いでステップＳ１５２で、制御部７２の処理能力に余力があるかどうかを再度判定する。最初の周期では通常は処理能力があるので、ステップＳ１５４に進むが、次の周期以降では制御部７２が何らかの処理を続行中の場合があり、その場合はステップＳ５３に進む。ステップＳ１５４ではギャップ３を１６バイトに短縮し、それにより２．１７６ｍｓの時間が短縮され、次いでポストアンブルのギャップ４も１６バイトに短縮し、それにより４．６７２ｍｓの時間が短縮される。ステップＳ１５３に進む場合は、ＦＰＤと同様にギャップ３を８４バイトとし、ギャップ４を１６２バイトとする。
【００４４】
こうして、ギャップ０、１および３をすべて短縮しない場合は、１トラックの周期がＦＰＤのそれと同じ２００ｍｓであるが、ギャップ０、１および３をすべて短縮すると合計で２７．４２８ｍｓの時間が短縮される。
図１６は本発明の他の実施例により、トラック００のセクタ１〜３のみを用いるが、周期を短縮しない通常の場合のアダプタ１の動作を示すフローチャートである。本発明によるアダプタ１では、トラック００のデータのうち、実際に必要なトラックはプリアンブルと、セクタ１〜セクタ３のみである。したがって、セクタ４〜セクタ９はポストアンブルとしてギャップデータ（４Ｅ）を送出し、これにより１トラック分の２００ｍｓを形成している。データの送出開始を示すインデックスパルスは制御部７２の外のハードウエアにより生成しており、制御部７２内のソフトウエアはこのインデックスパルスを検出すると、プリアンブルからはじめてデータを送出する。
即ち、図１６において、ハードウエアのリセットが解除されると（例えば電源が投入されると）、ステップＳ１６１およびステップＳ１６２でトラックの１周期分である２００ｍｓを計数し、リセットが解除されてから２００ｍｓが経過するとステップＳ１６２でインデックスパルスを制御部７２に与える。制御部７２では、ステップＳ１６３でインデックスパルスを検出すると、ステップＳ１６５でプリアンブルを送出し、ステップＳ１６６でセクタ１によりアダプタ１であることを認識させる認識用データをＦＤＤ３１を介してデータ処理装置に送出し、ステップＳ１６７でセクタ２を用いてＦＤＤ３１を介してデータ処理装置にデータを送出し、ステップＳ１６８でセクタ３の１Ｄを送信するとともにＦＤＤ３１を介してデータ処理装置からセクタ３にデータを受信し、ステップＳ１６９でポストアンブルをＦＤＤ３１を介してデータ処理装置に送出する。このポストアンブルは、次のインデックスパルスが検出されるまで送出し続ける。ステップＳ１６４でインデックスパルスが検出されると、ポストアンブルの送出は停止され、次の周期について再びステップＳ１６６からＳ１６９が繰り返される。
【００４５】
図１６では、１トラックの周期を２００ｍｓに固定しているが、インデックスパルスの発生間隔を短くすれば、全体のトラック周期を短縮できる。
図１７はインデックスパルスの発生周期をデータの送受信の状況に応じて変更するようにした、本発明の他の実施例によるアダプタ１の動作を示すフローチャートである（請求項７および８）。同図において、ステップＳ１７４〜Ｓ１７９は図１６のステップＳ１６４〜Ｓ１６９と同じである。本実施例においては、インデックスパルスは、リセットの解除から分周レジスタＤｉｖＲ（図８の分周部８６）に設定された時間が経過したときに発生させる。即ち、ステップＳ１７１およびＳ１７２で分周レジスタＤｉｖＲに設定された時間の経過を計測し、その時間の経過の後にインデックスパルスを制御部７２に供給する。
【００４６】
制御部７２においては、インデックスパルスを受けるとステップＳ１７５〜Ｓ１７９を図１６の場合と同様に実行し、次いでステップＳ１７９１で次の周期にいけるかを判定する。アダプタ１内で何もしていない場合は、ステップＳ１７９２に進み分周レジスタＤｉｖＲに２００ｍｓの周期の半分の１００ｍｓを設定する。アダプタ１内で何らかの処理を続行中のために周期を短縮出来ない場合はステップＳ１７９３に進み分周レジスタＤｉｖＲに２００ｍｓの周期を設定する。
【００４７】
分周レジスタＤｉｖＲに設定される値は、図８に示した分周部８６においてアダプタ１内の制御部７２に供給される基準クロックを分周することにより得られる。
このように、データの送受信の状況に応じて、トラック周期を可変にしたことにより、必要に応じてデータの送受信に要する時間を短縮することができる。
【００４８】
上記の例では、分周レジスタＤｉｖＲに周期の時間を書き込んでいるが、分周する値で設定することもできる。
また、分周レジスタに書き込む時間は１００ｍｓに限定されず、他の値を設定してもよい。ただし、プリアンブルの期間＋セクタ１の期間＋セクタ２の期間＋セクタ３の期間＋ポストアンブルの期間は必要である。本実施例においても、図１２〜図１５によって説明したのと同様に、プリアンブルの期間およびポストアンブルの期間は可変にしてもよい。
【００４９】
図１８は本発明のさらに他の実施例によるアダプタ１の動作を示すフローチャートである（請求項９）。図において、第１の通信インターフェース部７１が制御部７２制御部７２２からビジー信号を受けていない場合は、制御部７２のソフトウエアがステップＳ１８１でインデックスパルスを検出すると、制御部７２及び第１の通信インターフェース７１はステップＳ１８３〜ステップＳ１９１でプリアンブルの送出、セクタ１の送出、セクタ２の送出、セクタ３のＩＤ送出、セクタ３のデータの受信を行う。
【００５０】
ステップＳ１９３では、制御部７２は、セクタ３で受信したデータに含まれるＦＤＤ３１からのコマンドに対する応答を次の周期までに可能かどうかが判定される。該コマンドの処理に時間がかかり、次の周期までに応答を準備できないと判定されるとステップＳ１９４にてビシーである旨の信号を第１の通信インターフェース部７１に通知する。そして、ステップＳ１９８で、次の周期で応答が可能になるまで、ビジー信号を送出し続ける。
【００５１】
第１の通信インターフェース部７１では、ステップＳ１８２で制御部７２からビジー信号を受けていると、図１９に示す予め設定されたデータをＦＤＤ３１に送出する処理をする。この予め設定されたデータとは、ステップＳ２０１〜Ｓ２０４に示すように、プリアンブルと、アダプタ１認識用のセクタ１のデータと、ビジーステータスを示すセクタ２のデータと、ポストアンブルとである。セクタ１は省略してもよい。ＦＤＤ３１側では、コマンドに対する処理の応答を受け取るまでは次のコマンドをアダプタ１に送出しない。
【００５２】
制御部７２は次の周期で応答が可能になるとステップＳ１９９でビジー信号をリセットして送出停止をし、スタートに戻る。
その後、制御部７２は次のインデックスパルスを検出すると、再びデータの送出を開始する。
このように、制御部７２が第１の通信インターフェース部７１を制御できない状況にあるとき、第１の通信インターフェース部７１は予め設定されたデータをＦＤＤ３１に送信するようにし、ＦＤＤ３１からは次のコマンドを送らないようにしたので、制御部７２は前のコマンドの処理に専念できる。
【００５３】
図２０は本発明のさらに他の実施例によるセクタ２のデータ構成例を示す図である（請求項１０）。同図に示すように、セクタ２は固定のＩＤフィールドとデータフィールドとからなる。これらの構成は図１１に示したセクタ１の構成と同じである。本発明の実施例ではアダプタ１が使用するセクタ２は、前述のように、アダプタ１からＦＤＤ３１を介してデータ処理装置に向ける転送データのために使用され、例えば、ＦＤＤ３１を介してデータ処理装置から前回の周期で送られたコマンドに対する応答データを書き込む。例えば、ＩＣカード２ｂと制御部７２との間で通信が行われている場合は、ビジー信号を書き込む。セクタ２のＩＤフィールドは常に固定である。一方、セクタ２のデータフィールドのうち、同期信号Ｓｙｎｃ及びデータマークは固定であるが、データ部はデータ処理装置との間のデータ転送のプロトコルに依存して長さを変えることができる。本発明の実施例によるアダプタ１においては、このデータ部はヘッダ、ステータス、データ及びチェックサム（Ｓｕｍ）からなる。
【００５４】
ここで、図１８で説明したビジー信号が制御部７２から送出されると、本実施例においてはこのビジー信号をセクタ２のデータフィールド内のステータスの位置に送出する。このとき、ヘッダに、受けたコマンド、シーケンス番号、処理状況等のデータを付加することが考えられる。また、それにより、チェックサム（Ｓｕｍ）は変化し、さらにＣＲＣも変化する。したがって、本発明のこの実施例においては、これらのデータフィールドの値をソフトウエアにより変更可能にする。
【００５５】
図２１は本発明のさらに他の実施例を説明するフローチャートである（請求項１１）。本発明の実施例では図７に示したように、制御部７２は第１の通信インターフェース７１及び第２の通信インターフェース７３と通信をする。第１の通信インターフェース７１はＦＤＤ３１と制御部７２との間の通信を担当する。第２の通信インターフェース７３は、制御部７２とＩＣカード２ｂとの間のインターフェースを担当する。第２の通信インターフェースは、ＩＣカード２ｂとの間のインターフェースではなく、他の駆動装置、例えば、ミニディスク（ＭＤ）やＭＯやＤＶＤ等の記憶媒体との間のインターフェースであってもよい。
【００５６】
本発明のこの実施例においては、制御部７２が第１の通信インターフェース７１を専有して制御している間は第２の通信インターフェース７３にはビジー信号を送出し、そのビジー信号を受けた第２の通信インターフェース７３は、それ自身で予め設定されたデータ（ビジーステータス）を送出する。第２の通信インターフェースを介して通信をする記憶媒体はアダプタ１からのコマンドに応答する形態で制御部７２と通信をするので、通信が連続する必要はなく、したがって、ＩＣカード２ｂからはビジー信号は送出されない。以下、この実施例を図２１のフローチャートにより説明する。
【００５７】
ステップＳ２１１で制御部７２が第２の通信インターフェース７３に対してビジー信号を送出すると、第２の通信インターフェース７３ではステップＳ２１９でビジー信号をセットし、ステップＳ２２０で予め設定されたデータであるビジーステータスを制御部７２に送出する。制御部７２はこのビジーステータスを受けている間はＩＣカード２ｂに対してコマンドを送出しない。一方、制御部７２はビジー信号を第２の通信インターフェース７３に送出した後に、制御部７２と第１の通信インターフェース７１との間でデータの送受信を行う。
【００５８】
制御部７２と第１の通信インターフェース７１との間でのデータの送受信が終了すると、ステップＳ２１３で制御部７２はビジー信号の送出停止をし、第２の通信インターフェース７３ではこの停止を受けてステップＳ２２１でビジーをリセットする。
次いで、制御部７２は第２の通信インターフェース７３との通信に専念するために、ステップＳ２１４で第１の通信インターフェース７１に対してビジー信号を送出し、第１の通信インターフェース７１はこれを受けてステップＳ２１７でビジーをセットする。そして、ステップＳ２１５及びステップＳ２２３で制御部７２と第２の通信インターフェース７３の間でデータ転送を行う。この間は第１の通信インターフェース７１はＦＤＤ３１にに対して予め設定されたデータであるビジーステータスを送出する。ＦＤＤ３１を介してデータ処理装置はこれを受けて、第１の通信インターフェース７１がビジー中であると判断し、その間はアダプタ１に対するコマンドの送出をしない。
【００５９】
図２２及び図２３により本発明のさらに他の実施例を説明する（請求項１２）。図２２は図８に示した第１の通信インターフェース７１のこの実施例による構成を示すブロック図である。同図において、カウンタ部８５は分周部８６からのインデックスパルスと、制御部７２からのビジー信号を受ける。カウンタ部８５はビジー信号を受けると、その次のインデックスパルスを検出した時点で起動され、同時にビジー信号ｂｙ１を有効にする。デコーダ２２１はカウンタ部８５の内容に応じてデータパターン部８４のアドレスを選択する。データパターン部８４には、各アドレス毎に所定のデータパターンが格納されており、カウンタ部８５が出力するアドレスに応じてデータ選択部８３に所定のデータを出力する。
【００６０】
データ選択部８３は、ビジー信号ｂｙ１が無効であれば制御部７２からのデータを送信部８１に供給し、ビジーｂｙ１が有効であればデータパターン部８４からのデータを送信部８１に供給する。
データパターン部８４の一例としては、ＲＯＭのようなハードワイヤのメモリであり、他の一例としては、ＲＡＭのようなメモリで構成され、制御部７２からの指示で内容を変更可能にできる。データパターン部８４のさらに他の例としては、レジスタで構成され、内部のデータの一部もしくは全部を制御部７２からの指示で変更可能にできる。
【００６１】
制御部７２が、再び第１の通信インターフェース７１を制御可能になると、ビジー信号ｂｙ１を無効にする。そして、次のインデックスパルスを監視して、次のインデックスパルスが来ると上記の動作を再開する。
これにより、カウンタ部８５は動作を停止し、データパターン部８４のアドレッシングも停止する。また、同時にビジー信号ｂｙ１を無効にしてデータ選択部８３は再び制御部７２からのデータを選択して送信部８１に送出する通常の動作に入る。
【００６２】
インデックスパルスを生成する分周部８６は、制御部７２からアクセス可能であり、その分周比を変更することができる。
これにより、１トラック分の周期を可変にでき、状況に応じた性能を引き出すことが可能になる。
図２３は図２２に示したカウンタ部８５の動作及びデコーダ２２１の内容とデータパターン部との関係を示す図である。カウンタ部はステップＳ２３１ではリセット状態にあり、ステップＳ２３２で制御部７２からビジー信号を受けると、ステップＳ２３３でその次のインデックスパルスから計数を始め、計数が所定数になるとリセットする。
【００６３】
ステップＳ２３２でビジー信号がなければ、制御部７２からのデータを送信部８１に送信する。
ステップＳ２３６で計数はいくつかを判定し、デコーダ２２１はカウンタ８５の計数値に応じて、ステップＳ２３７でデータパターン部８４の選択をする。図示例では、計数値が００〜７９及び９６〜１４５等ではデータ４Ｅが選択され、計数が８０〜９１及び１４６〜１５７等ではデータ００が選択されている、等である。
【００６４】
図２４及び図２５は本発明のさらに他の実施例を説明するフローチャートである（請求項１３）。この例では、図２５のステップＳ２５１〜ステップＳ２５３に示されるようにインデックスパルスは常に一定の周期（２００ｍｓ）で生成される。図２４に示すように、カウンタ部８５はステップＳ２４２でインデックスパルスが発生されるまで、インデックスパルスとビジー信号の有無を検出する。インデックスパルスを検出するとともに、制御部７２からのビジー信号を検出すると、ステップＳ２４４でデータパターン部８４からの既設定データを送信する。インデックスパルスを検出したがビジー信号を検出しない場合はステップＳ２４５で制御部７２からのデータを送信する。
【００６５】
これにより、周期単位で既設定データと制御部からのデータとの送信の切換が可能になる。
図２６は本発明のさらに他の実施例を説明するフローチャートである（請求項１４）。本実施例においては、制御部７２は、ステップＳ２６１でインデックスパルスを検出すると、ステップＳ２６２でレディステータス信号を送出する。次いでステップＳ２６３でＦＤＤ３１からのコマンドが受信されたかを判定し、受信されていなければレディステータス信号を送出し続ける。
【００６６】
ＦＤＤ３１からコマンドが受信されると、ステップＳ２６４でそのコマンドにたいする応答を作成し、ステップＳ２６５で次のインデックスパルスが来たと判定すると、ステップＳ２６６で応答をＦＤＤ３１に送出する。次いでステップＳ２６７で次のコマンドの受信を待機し、次のコマンドが来るまではステップＳ２６５及びステップＳ２６６を繰り返す。次のコマンドがくるとステップＳ２６４にて応答を作成し、以下ステップＳ２６５〜ステップＳ２６７を繰り返す。
【００６７】
このように、本実施例においては、アダプタ１側ではＦＤＤ３１からのコマンドを受ける前は、レディーステータス信号を周期的に送出し続け、コマンドを受け取ると、応答を作成し、インデックスパルスを検出してから応答を送出する。そして次のコマンドを受け取るまあで、おなじ応答を常に送出し続け、次のコマンドを受けたところで、再び応答を作成し、インデックスパルスを検出してその応答を送出する。
【００６８】
図２７は本発明のさらに他の実施例を説明するフローチャートである（請求項１５）。本実施例においては、制御部７２は、ステップＳ２７１でインデックスパルスを検出すると、ステップＳ２７２でビジー信号を受けているかを判定し、ビジーであれば、ステップＳ２７３でビジーステータス信号を送信し、ビジーでなければステップＳ２７４で制御部７２内の制御を行う。
【００６９】
このように、本実施例においては、制御部７２はビジー信号を受けると、ビジー信号が解除されるまでインデックスパルスの検出後にビジーステータス信号を送出し続ける。
図２８は本発明のさらに他の実施例を説明するフローチャートである（請求項１６）。本実施例においては、アダプタ１は制御部７２がビジーの場合に、プリアンブルを送出後、セクタ２にビジーステータスを書き込んでＦＤＤ３１に送出し、その後セクタ３〜セクタ９及びポストアンブルをバイパスしてインデックスパルスを待機する。
【００７０】
即ち、ステップＳ２８１でインデックスパルスを受信し、ステップＳ２８２でビジー信号を受信すると、ステップＳ２８４でプリアンブルを送出した後に、ステップＳ２８５でのセクタ１のＩＤの送出と、ステップＳ２８６でのセクタ２のデータの送出をバイパスする。そして、ステップＳ２８７に進み、セクタ２のＩＤを送出し、ステップＳ２８８でセクタ２にビジーステータスを書き込んでＦＤＤ３１に送出する。次に、ステップＳ２８９からステップＳ２９２のセクタ３〜セクタ９及びポストアンブルの送出をバイパスしてステップＳ２８１のインデックスパルスの待機状態に戻る。
【００７１】
これにより、不要なデータの送出をしなくてすむようになり、場合によってはインデックスパルスの周期をプリアンブル＋セクタ２のみの期間に短縮できるので、データ転送の効率が向上する。
以上の実施の形態では、ディスクカートリッジ駆動装置としてフロッピディスクドライブ（ＦＤＤ）を使用し、アダプタとしてはＦＰＤと同一形状をし、ＩＣカードを挿入可能なものを採用して説明してきたが、本発明はこれに限定されず、他の形態のディスクカートリッジ駆動装置を使用してもよく、また、アダプタとしては半導体メモリを内蔵したものであってもよい。
【００７２】
【発明の効果】
以上の説明から明らかなように、本発明によれば、ディスクカートリッジ型のアダプタ内部のデータ処理の効率が向上し、且つディスクカートリッジ型のアダプタとディスクカートリッジ駆動装置との間の通信効率が向上するという効果が得られる。
【図面の簡単な説明】
【図１】従来のディスクカートリッジ型アダプタの一例を示す概略ブロック図である。
【図２】従来のディスクカートリッジ型アダプタの他の一例を示す概略ブロック図である。
【図３】本発明の実施の形態の前提となる、アダプタとＦＤＤとの関係を示す概略図である。
【図４】図３におけるアダプタにＩＣカード等のカードユニットを挿入した状態を示す概略平面図である。
【図５】図３におけるアダプタをＦＤＤに挿入した状態の概略断面図である。
【図６】本発明によるアダプタが送受するデータの通信フォーマットの一例を示す図である。
【図７】本発明によるアダプタの構成の概略を示すブロック図である。
【図８】図７に示した第１の通信インターフェースの概略構成を示すブロック図である。
【図９】通常のフロッピディスク（ＦＰＤ）のディスク媒体の構成の説明図である。
【図１０】本発明の１実施例による通信方式の動作を説明するフローチャートである。
【図１１】通常のフロッピディスク（ＦＰＤ）が持つデータフォーマットの１トラック分を示す図である。
【図１２】本発明の実施例による制御部における処理を示すフローチャートの一部である。
【図１３】本発明の実施例による制御部における処理を示すフローチャートの他の一部である。
【図１４】本発明の実施例による制御部における処理を示すフローチャートのさらに他の一部である。
【図１５】本発明の実施例による制御部における処理を示すフローチャートのさらに他の一部である。
【図１６】本発明の上記実施例により、トラック００のセクタ１〜３のみを用いるが、周期を短縮しない通常の場合のアダプタ１の動作を示すフローチャートである。
【図１７】インデックスパルスの発生周期をデータの送受信の状況に応じて変更するようにした、本発明の他の実施例によるアダプタの動作を示すフローチャートである。
【図１８】本発明のさらに他の実施例によるアダプタの動作を示すフローチャートである。
【図１９】図１８において予め設定されたデータをＦＤＤに送出する処理を示すフローチャートである。
【図２０】本発明のさらに他の実施例によるセクタ２のデータ構成例を示す図である。
【図２１】本発明のさらに他の実施例を説明するフローチャートである。
【図２２】図８に示した第１の通信インターフェースの構成を示すブロック図である。
【図２３】図２２に示したカウンタ部の動作及びデコーダの内容とデータパターン部との関係を示す図である。
【図２４】本発明のさらに他の実施例を説明するフローチャートである。
【図２５】図２４におけるインデックスパルスの送出を説明するフローチャートである。
【図２６】本発明のさらに他の実施例を説明するフローチャートである。
【図２７】本発明のさらに他の実施例を説明するフローチャートである。
【図２８】本発明のさらに他の実施例を説明するフローチャートである。
【符号の説明】
１…アダプタ
１ａ，１ｂ…フロッピディスク（ディスクカートリッジ）
３１…ＦＤＤ（ディスクカートリッジ駆動装置）
５１…ヘッド部
５２…ヘッド部
８６…分周部
７１…第１の通信インターフェース部
７２…制御部
７３…第２の通信インターフェース部
８１…送信部
８２…受信部
８３…データ選択部
８４…データパターン部
８５…カウンタ部
Claims (15)
- ディスクを内包したディスクカートリッジを挿入口より受け入れて駆動させるディスクカートリッジ駆動装置に対し、該挿入口からの挿入が可能な形状を有するアダプタであって、
該ディスクカートリッジ駆動装置内のヘッドを介して前記ディスクカートリッジ駆動装置側とデータの受け渡しを実行せしめる制御部を備え、
前記制御部は、前記ディスクカートリッジ駆動装置側に送出するデータを、前記ディスクのデータフォーマットと少なくとも一部が同一となるようフォーマット化させるとともに、前記フォーマット化したデータに、前記ディスクのトラックに対応する特定のトラックを割りつけるよう制御し、
前記制御部は、前記フォーマット化したデータに、前記ディスクのセクタに対応する特定のセクタを割りつけるよう制御し、
前記制御部は、アダプタからのアクセスであると前記ディスクカートリッジ駆動装置側に認識させる為のセクタを予め特定して割りつけるよう制御することを特徴とするアダプタ。 - 前記制御部は、アダプタからディスクカートリッジ駆動装置側に転送するデータに対して、データ転送用のセクタを予め特定して割りつけるよう制御することを特徴とする請求項１に記載のアダプタ。
- 前記制御部は、ディスクカートリッジ駆動装置側からアダプタに転送されるデータの為のセクタを予め特定して割りつけるよう制御することを特徴とする請求項１に記載のアダプタ。
- 前記制御部は、セクタ間のギャップの長さをデータ送受信の状況に基づき変更させるよう制御することを特徴とする請求項１に記載のアダプタ。
- 前記制御部は、前記特定のトラックの周期をデータ送受信の状況に基づき変更させるよう制御することを特徴とする請求項１に記載のアダプタ。
- 基準クロックを備え、
前記制御部は前記基準クロックを分周する分周比を変更させることにより前記特定のトラックの周期を変更させるよう制御することを特徴とする請求項５に記載のアダプタ。 - ディスクを内包したディスクカートリッジを挿入口より受け入れて駆動させるディスクカートリッジ駆動装置に対し、該挿入口からの挿入が可能な形状を有し、該ディスクカートリッジ駆動装置との間でデータを送受するアダプタであって、
アダプタと前記ディスクカートリッジ駆動装置との間の通信インターフェース部と、
前記通信インターフェース部を制御する制御部と、
前記通信インターフェース部に設けられ、制御部が前記通信インターフェース部を制御できない状況下で、予め設定されたデータを前記ディスクカートリッジ駆動装置側に転送するデータ転送部と、
を備えることを特徴とするアダプタ。 - 前記データ転送部が送信する予め設定されたデータは、前記アダプタを制御するソフトウェアにより書き換え可能なデータであることを特徴とする、請求項７に記載のアダプタ。
- アダプタとアダプタに内包される記憶媒体との間の第２の通信インターフェースを備え、
前記ディスクカートリッジ駆動装置との間の通信インターフェース部内のデータ転送部は、前記制御部が前記第２の通信インターフェース部を専有制御する状況下で、予め設定されたデータを前記ディスクカートリッジ駆動装置側に送信することを特徴とする請求項７に記載のアダプタ。 - 前記データ転送部は、前記データを転送する為に特定されたトラックの１周期に相当する時間毎に生成されるインデックスパルスを計数するカウンタと、
該カウンタの値に応じたデータパターンを格納するデータパターン部と、
制御部の状況に応じて、前記制御部からのデータを出力すべきか、前記データパターン 部からのデータを出力すべきかを選択するデータ選択部と、
を備えることを特徴とする請求項７に記載のアダプタ。 - 前記通信インターフェース部が転送するデータは特定単位の周期を有し、前記制御部が送出するデータと前記予め設定されたデータとの切り換えは前記特定単位の周期で行うことを特徴とする請求項７に記載のアダプタ。
- 前記制御部は、データ送出指示に対する応答を前記通信インターフェースより受けなかったことに基づき、次の周期でも同一のデータを送出することを特徴とする請求項１１に記載のアダプタ。
- 前記通信インターフェース部内のデータ転送部は、制御部が前記通信インターフェース部を制御できない状況下で、予め設定されたデータを周期毎に継続して送信することを特徴とする請求項７に記載のアダプタ。
- 前記制御部は、アダプタからディスクカートリッジ駆動装置側に転送するデータに対して、データ転送用のセクタを予め特定して割りつけるよう制御するとともに、
前記データ転送部は、前記予め設定されたデータを前記データ転送用のセクタにより転送することを特徴とする請求項７に記載のアダプタ。 - ディスクを内包したディスクカートリッジを挿入口より受け入れて駆動させるディスクカートリッジ駆動装置と、該挿入口に挿入可能な形状を有するアダプタとの間で、ディスクが持つデータフォーマットと少なくとも一部が同一のデータフォーマットで、ヘッド部を介してデータを送受する通信方法であって、
前記ディスクカートリッジ駆動装置のヘッド部を前記アダプタのヘッド部に対向する位置に固定配置し、
前記アダプタからのアクセスであると前記ディスクカートリッジ駆動装置側に認識させる為のセクタを予め割り付け、
前記アダプタが入出力するデータに、前記ディスクのトラックに対応する特定のトラックを割り付け、
データ転送のために特定されたトラックを割り当てて、前記ディスクカートリッジ駆動装置のヘッド部と前記アダプタのヘッド部との間でデータ転送を行い、
データ転送のために特定されたセクタを割り当てて、前記ディスクカートリッジ駆動装置のヘッド部と前記アダプタのヘッド部との間でデータ転送を行う、
ことを特徴とする、アダプタとディスクカートリッジ駆動装置との間の通信方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30200997A JP3582970B2 (ja) | 1997-11-04 | 1997-11-04 | アダプタ、及びアダプタとディスクカートリッジ駆動装置との間の通信方法 |
| US09/059,574 US6049843A (en) | 1997-11-04 | 1998-04-14 | System for data communication between disk adapter and disk cartridge drive where adapter controller assigns specific track to formatted data to be sent to drive |
| EP98302894A EP0915464B1 (en) | 1997-11-04 | 1998-04-15 | Adapter for disk drive and method of communication between adapter and disk drive |
| DE69817297T DE69817297T2 (de) | 1997-11-04 | 1998-04-15 | Adapter für Diskettenlaufwerk und Verfahren zur Kommunikation zwischen Adapter und Diskettenlaufwerk |
| CN98107852A CN1121013C (zh) | 1997-11-04 | 1998-05-07 | 适配器及适配器与盒式磁盘驱动器之间的通信方法 |
| US09/531,896 US6275873B1 (en) | 1997-11-04 | 2000-03-21 | System for data communication between disk adapter and disk cartridge drive where adapter controller sending busy signal to disk cartridge drive if adapter controller is unavailable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30200997A JP3582970B2 (ja) | 1997-11-04 | 1997-11-04 | アダプタ、及びアダプタとディスクカートリッジ駆動装置との間の通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11144000A JPH11144000A (ja) | 1999-05-28 |
| JP3582970B2 true JP3582970B2 (ja) | 2004-10-27 |
Family
ID=17903797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30200997A Expired - Fee Related JP3582970B2 (ja) | 1997-11-04 | 1997-11-04 | アダプタ、及びアダプタとディスクカートリッジ駆動装置との間の通信方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6049843A (ja) |
| EP (1) | EP0915464B1 (ja) |
| JP (1) | JP3582970B2 (ja) |
| CN (1) | CN1121013C (ja) |
| DE (1) | DE69817297T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3492167B2 (ja) * | 1997-10-17 | 2004-02-03 | 富士通株式会社 | アダプタ |
| JP3590338B2 (ja) * | 1999-12-13 | 2004-11-17 | 株式会社東芝 | 携帯可能電子装置 |
| CN101529402B (zh) * | 2006-12-20 | 2012-02-08 | 富士通株式会社 | 通信处理装置以及通信处理方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396959A (en) * | 1980-09-24 | 1983-08-02 | Quantum Corporation | Data transducer position control system for rotating disk data storage equipment |
| US4660106A (en) * | 1980-09-24 | 1987-04-21 | Quantum Corporation | Data transducer position control system for rotating disk data storage equipment |
| US4414658A (en) * | 1981-06-12 | 1983-11-08 | Mcdonnell Douglas Corporation | Linear tracking arrangement in a photographic disc type information containing system |
| US4633345A (en) * | 1985-05-24 | 1986-12-30 | International Business Machines Corp. | Positioning misaligned disk heads |
| US4805090A (en) * | 1985-09-27 | 1989-02-14 | Unisys Corporation | Peripheral-controller for multiple disk drive modules having different protocols and operating conditions |
| WO1987002154A1 (en) * | 1985-09-27 | 1987-04-09 | Burroughs Corporation | Self-testing peripheral controller system for multiple disk drive modules |
| US4747047A (en) * | 1985-12-06 | 1988-05-24 | Unisys Corporation | Data transfer system using two peripheral controllers to access dual-ported data storage units |
| GB2191627B (en) * | 1986-06-04 | 1990-07-04 | Alps Electric Co Ltd | Information recording disk driving devices and a method of controlling the head positioning of such devices |
| DE3903454A1 (de) * | 1988-12-12 | 1990-06-13 | Raymund H Eisele | In edv-einrichtungen einsteckbares element |
| US5457590A (en) * | 1989-12-12 | 1995-10-10 | Smartdiskette Gmbh | Insertable element for a disk station of EDP equipment with connections to external components |
| US5594885A (en) * | 1991-03-05 | 1997-01-14 | Zitel Corporation | Method for operating a cache memory system using a recycled register for identifying a reuse status of a corresponding cache entry |
| FR2675924B1 (fr) * | 1991-04-25 | 1993-12-24 | Innovatron Sa | Systeme d'echange de donnees entre un objet electronique accouple a un dispositif de transfert a debits de donnees distincts, objet inserable et dispositif de transfert correspondants. |
| DE4133246C1 (ja) * | 1991-10-08 | 1993-04-08 | Smartdiskette Gmbh, 6270 Idstein, De | |
| DE4121023C2 (de) * | 1991-06-26 | 1994-06-01 | Smartdiskette Gmbh | In eine EDV-Einrichtung einsteckbares Element |
| JPH0528425A (ja) * | 1991-07-23 | 1993-02-05 | Nec Corp | 複合型磁気ヘツド |
| US5887145A (en) * | 1993-09-01 | 1999-03-23 | Sandisk Corporation | Removable mother/daughter peripheral card |
| SE503839C2 (sv) * | 1994-02-08 | 1996-09-16 | Hb Stalcastin | Anordning för att möjliggöra kommunikation mellan dator och yttre enhet |
| US5802544A (en) * | 1995-06-07 | 1998-09-01 | International Business Machines Corporation | Addressing multiple removable memory modules by remapping slot addresses |
| US5663553A (en) * | 1995-09-27 | 1997-09-02 | Intel Corporation | Mass storage device adapter for smart cards |
| US5752857A (en) * | 1996-05-24 | 1998-05-19 | Itt Corporation | Smart card computer adaptor |
| WO1998011497A1 (en) * | 1996-09-11 | 1998-03-19 | Hypercom, Inc. | Method and apparatus for interfacing an ic card with a personal computer |
| JPH1097385A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | ディスク記録再生装置及び同装置に適用するインターフェース制御装置 |
| US5923858A (en) * | 1997-05-01 | 1999-07-13 | Cirrus Logic, Inc. | Method and apparatus to interface a peripheral device operating in an internal clock domain to a PCI bus operating in a PCI clock domain |
-
1997
- 1997-11-04 JP JP30200997A patent/JP3582970B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-14 US US09/059,574 patent/US6049843A/en not_active Expired - Fee Related
- 1998-04-15 EP EP98302894A patent/EP0915464B1/en not_active Expired - Lifetime
- 1998-04-15 DE DE69817297T patent/DE69817297T2/de not_active Expired - Lifetime
- 1998-05-07 CN CN98107852A patent/CN1121013C/zh not_active Expired - Fee Related
-
2000
- 2000-03-21 US US09/531,896 patent/US6275873B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6049843A (en) | 2000-04-11 |
| EP0915464B1 (en) | 2003-08-20 |
| DE69817297T2 (de) | 2004-03-18 |
| CN1121013C (zh) | 2003-09-10 |
| CN1216844A (zh) | 1999-05-19 |
| US6275873B1 (en) | 2001-08-14 |
| EP0915464A1 (en) | 1999-05-12 |
| DE69817297D1 (de) | 2003-09-25 |
| JPH11144000A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018095A (en) | Universal disk drive type emulation for IBM PC-AT computers | |
| US4813011A (en) | Data processing peripheral subsystems having a controller and a plurality of peripheral devices | |
| TWI252470B (en) | Information recording method and apparatus, information processing apparatus, information recording system and computer-readable storage medium | |
| JP3582970B2 (ja) | アダプタ、及びアダプタとディスクカートリッジ駆動装置との間の通信方法 | |
| JP2005267239A (ja) | 記憶装置及び記憶装置間でファイルを転送する方法 | |
| JPH0514351B2 (ja) | ||
| JPS627572B2 (ja) | ||
| JP2837155B2 (ja) | ハードディスクドライブの複写方法 | |
| US20050149647A1 (en) | Method and apparatus for a disc drive client interface | |
| JPH03104056A (ja) | 回転型情報記録再生装置の情報記録再生方法 | |
| US20030196021A1 (en) | Method for message transmission exploiting unused device addresses | |
| US5452458A (en) | Method of controlling a flexible disk controller | |
| JP2885013B2 (ja) | 情報処理装置 | |
| JPH06251305A (ja) | テープ・ドライブ制御システム | |
| JPH09305323A (ja) | ディスク記憶システム | |
| JP3013355U (ja) | フロッピ−ディスク装置 | |
| JPS5969856A (ja) | 内蔵磁気デイスク制御方式 | |
| US6560051B1 (en) | Disk device having access to disk in different writing modes | |
| JP2658911B2 (ja) | フロッピィ・ディスク装置 | |
| JPH0359846A (ja) | データ記録再生装置のドライブ情報識別装置 | |
| JP2959544B2 (ja) | 磁気ディスク装置 | |
| JPS61246902A (ja) | 磁気デイスク装置 | |
| JPH01271982A (ja) | 磁気ディスク装置 | |
| JPH0395764A (ja) | 記録媒体読み書き制御方法 | |
| JPH04360063A (ja) | 光ディスク装置の動作制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |