JP3578141B2 - 表示ドライバ、表示ユニット及び電子機器 - Google Patents
表示ドライバ、表示ユニット及び電子機器 Download PDFInfo
- Publication number
- JP3578141B2 JP3578141B2 JP2002002392A JP2002002392A JP3578141B2 JP 3578141 B2 JP3578141 B2 JP 3578141B2 JP 2002002392 A JP2002002392 A JP 2002002392A JP 2002002392 A JP2002002392 A JP 2002002392A JP 3578141 B2 JP3578141 B2 JP 3578141B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- display
- moving image
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 15
- 230000010355 oscillation Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000004846 x-ray emission Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、動画及び静止画を表示駆動するための表示ドライバと、これを用いた表示ユニット及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば携帯電話機のような携帯型の電子機器に関して、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）の規格により圧縮して符号化された画像データを受信又は送信する技術が提案されている。このような技術によれば、その表示部には、例えば従来の静止画の表示領域に動画を表示させることができる。
【０００３】
携帯電話機を例にすると、表示部に表示される画像データのうち特に処理負荷が軽い静止画データは、携帯電話機の制御を司る中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：以下、ＣＰＵと略す。）により生成される。生成された静止画データは、表示データＲＡＭに転送され、フレーム周期で、例えば１走査ライン分のデータ単位で読み出される。これにより、ＣＰＵの処理負荷の軽減と、低消費電力化とを図る。
【０００４】
一方、動画データは処理量が多くリアルタイム性が必要とされるため、他にデータの送受信や通話などの処理を行う必要があるＣＰＵとは別個にＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などの専用コントローラが設けられ、これらコントローラにより生成される。動画データも、上述した表示データＲＡＭに転送することも可能であるが、１走査ライン分のみを記憶する１走査ラインメモリを用いることによって、静止画データとの混在処理に伴う回路の複雑化を回避し、低消費電力化を図ることができる。
【０００５】
このような動画及び静止画の混在表示を行う技術としては、種々提案されており、例えば特開平８−７６７２１号公報「マトリックスパネル表示装置」や特開平９−２８１９３３号公報「データドライバ及びこれを用いた液晶表示装置、情報処理装置」には、表示データＲＡＭから読み出された静止画データと、１走査ライン分の動画データとを、１走査ラインごとに、切り換え信号によって選択的に出力した混在データに基づき表示駆動する技術が開示されている。
【０００６】
しかしながら、このような技術では１走査ライン単位でしか静止画と動画とを混在表示させることができない。すなわち、１走査ライン上で静止画と動画とを混在させて表示することができない。このため、静止画が表示される静止画領域において、１走査ライン上で静止画及び動画が混在表示されるような特定の矩形領域に動画データを表示するようなことができない。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、静止画及び動画の混在処理に伴う回路の複雑化と消費電力の増加を招くことなく、１走査ライン上で静止画及び動画を混在させて表示駆動できる表示ドライバと、これを用いた表示ユニット及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は、静止画データ及び動画データに基づいて表示部を表示駆動する表示ドライバであって、走査ラインごとに静止画データが読み出されるＲＡＭと、動画データが走査ライン単位で記憶されるラインメモリと、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力の一方を、画像判定データに基づいて切り換えて出力するセレクタとを含む表示ドライバに関係する。
【０００９】
なお、画像判定データは、当該表示ドライバ内で生成するようにしても良いし、静止画データ等と共に外部から供給されるものであっても良い。
【００１０】
本発明によれば、走査ラインごとに動画データを記憶するラインメモリを設け、表示部の走査ラインごとに、ＲＡＭから読み出された静止画データとラインメモリから読み出された動画データとを、画像判定データに基づき、カラム位置ごとにいずれか一方を選択出力させるようにしたので、静止画及び動画の混在処理に伴う回路の複雑化と消費電力の増加を招くことなく、１走査ライン上で静止画及び動画を混在させて表示駆動できる。
【００１１】
ここで、走査ラインは、表示部における走査方向に１画素単位で走査されるラインであっても良いし、２以上の複数画素単位で走査されるラインであっても良い。
【００１２】
また本発明は、前記画像判定データは、前記動画データ若しくは静止画データに基づいて駆動される表示領域のカラム位置を特定するためのカラムアドレス及び前記表示領域のライン位置を特定するためのラインアドレスに基づいて生成されてもよい。
【００１３】
ここで、画像判定データは、表示ドライバ内でカラムアドレス及びラインアドレスに基づいて生成するようにしても良いし、外部でカラムアドレス及びラインアドレスに基づいて生成された画像判定データを表示ドライバに供給するようにしても良い。
【００１４】
本発明によれば、画像表示領域における任意の領域をラインアドレス及びカラムアドレスを用いて特定し、動画データ若しくは静止画データが１走査ライン上で混在した画像を表示させることができる。したがって、低消費電力を図り、しかもその表示領域を任意に変更できる動画及び静止画の混合表示が可能となる。
【００１５】
また本発明は、前記画像判定データは、走査ラインごとに、動画データ若しくは静止画データに基づいて駆動される表示領域のカラム位置に応じて生成されてもよい。
【００１６】
本発明によれば、走査ラインごとに、画像判定データに基づくカラム位置における切り換えにより、混在表示を行うようにしたので、混在表示に伴う回路規模を大幅に縮小し、かつ低消費電力化を実現することができる。
【００１７】
また本発明は、１カラムの各走査ライン位置について動画データに基づいて駆動すべきか否かを示すラインデータを記憶するラインデータレジスタと、１走査ラインの各カラム位置について動画データに基づいて駆動すべきか否かを示すカラムデータを記憶するカラムデータレジスタと、前記表示部の走査ラインのカラム位置ごとに、前記ラインデータ及び前記カラムデータに基づいて前記画像判定データを生成する画像判定データ生成手段とを含むことができる。
【００１８】
本発明によれば、１カラムの各走査ライン分のラインデータと、１走査ラインの各カラム分のカラムデータのみで１フレームの動画及び静止画の混在表示を行うことができる。
【００１９】
また本発明は、前記ＲＡＭが、少なくとも各カラムに関連付けて、動画データを表示すべきか否かの画像判定データを記憶し、前記セレクタは、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力のいずれか一方を、前記ＲＡＭに記憶された画像判定データに基づいて切り換えて出力することができる。
【００２０】
本発明によれば、表示データＲＡＭの各カラムに関連付けて画像判定データを記憶するようにしたので、容易に１走査ライン上でＲＡＭの走査ライン出力とラインメモリの出力を混在させることができる。
【００２１】
また本発明は、前記ＲＡＭが、走査ラインごとに前記画像判定データを記憶し、前記セレクタは、走査ライン単位で、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力のいずれか一方を、前記ＲＡＭに記憶された画像判定データに基づいて切り換えて出力することができる。
【００２２】
本発明によれば、走査ラインごとに画像判定データをＲＡＭに記憶させるようにし、走査ライン単位で、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力のいずれか一方を切り換えて出力するようにしたので、一方の画像表示領域に、他方の画像を混在させる場合の画像表示領域は矩形領域に限定されることがない。この場合、表示データＲＡＭの容量は、多階調化に伴い増加の一途をたどっているため、当該画像判定データを各カラムに関連付けて記憶させたとしても、ほとんど回路規模に影響を与えることがない。
【００２３】
また本発明に係る表示ユニットは、複数の信号電極と複数の走査電極により駆動される電気光学素子を有するパネルと、前記複数の信号電極を駆動する上記いずれかに記載の表示ドライバと、前記複数の走査電極を走査駆動する走査駆動ドライバとを含むことができる。
【００２４】
本発明によれば、１走査ライン上に動画及び静止画を混在させた表示を、回路規模を増加させることなく、低コストかつ低消費電力で実現する表示ユニットを提供することができる。
【００２５】
また本発明に係る電子機器は、上記記載の表示ユニットと、前記表示ユニットに、静止画データ及び動画データを供給する画像データ供給回路とを含むことができる。
【００２６】
本発明によれば、表示ユニットでの静止画及び動画の混合表示に際し、１走査ライン上に動画及び静止画を混在させることができ、しかも装置の低コスト化及び低消費電力化を図ることができる。
【００２７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００２８】
なお以下の説明する実施の形態は、特許請求の範囲に記載された発明の内容を不当に限定するものではない。また以下の実施の形態で説明される構成の全てが本発明の必須構成要件とは限らない。
【００２９】
１． 第１の実施形態
以下、本発明の第１の実施形態について説明する。
【００３０】
１．１ 電子機器
図１に、本発明が適用される電子機器の概略ブロック図を示す。
【００３１】
電子機器１０は、ＣＰＵ１２、コントローラ１４、表示ユニット２０を含む。
【００３２】
ＣＰＵ１２は、図示しないＲＡＭなどのメモリに記憶されたプログラム若しくはファームウェアにしたがって、表示ユニット２０の表示部を表示駆動するための静止画データを生成する。
【００３３】
コントローラ１４は、ＭＰＥＧ規格によってデコードされた動画データを生成し、その機能はＡＳＩＣ（ゲートアレイ）又はＤＳＰなどのハードウェアや図示しないＲＡＭに記憶されたプログラム若しくはファームウェアにより実現される。
【００３４】
表示ユニット２０は、電気光学素子を有するマトリクスパネル例えばカラー液晶パネル２２と、この液晶パネル２２を駆動する表示データＲＡＭ２４及びラインメモリ２６を内蔵したＸドライバＩＣ（広義には、データ駆動ドライバ。更に広義には、表示ドライバ）２８と、走査用のＹドライバ（広義には、走査駆動ドライバ）３０とを含む。
【００３５】
液晶パネル２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル２２としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（信号電極、第１の電極）が形成された第１基板と、コモン電極（走査電極、第２の電極）が形成された第２基板との間に、液晶が封入される。液晶パネル２２は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、薄膜ダイオード（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：ＴＦＤ）等の３端子素子、２端子素子を用いたアクティブマトリクスパネルであってもよい。これらのアクティブマトリクスパネルも、表示データＲＡＭ２４及びラインメモリ２６を内蔵したＸドライバＩＣ２８により駆動される複数の信号電極（第１の電極）と、ＹドライバＩＣ３０により走査駆動される複数の走査電極（第２の電極）を有する。
【００３６】
なお図１２に示すように、液晶パネル（広義には、表示パネル）２２が形成されるガラス基板上に、ＸドライバＩＣ２８と同等の機能を有する表示駆動回路（広義には、表示ドライバ）を設けてもよい。この場合、液晶パネル２２は、複数の信号電極及び複数の走査電極により駆動される電気光学素子と、上記表示駆動回路とを含むことができる。また、該ガラス基板上にＹドライバ３０と同等の機能を有する走査駆動回路を設けてもよい。
【００３７】
このような液晶パネル２２は、静止画データに基づいて表示駆動された静止画と、動画データに基づいて表示駆動された動画とを同時に表示することができるようになっている。この場合、図１に示すように、液晶パネル２２に、動画表示領域２２Ａと、それ以外の静止画表示領域２２Ｂとが設定される。
【００３８】
ＣＰＵ１２は、ＸドライバＩＣ２８に対して、表示コマンドと静止画データとを供給する。そのため、ＣＰＵ１２は、ＸドライバＩＣ２８に対して、例えば表示コマンドと静止画データとを区別する識別信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤ及び反転ライト信号ＸＷＲなどの制御信号を供給する。その際、例えばデータＤ７〜Ｄ０の８ビットデータは、識別信号Ａ０の論理によって、静止画データ又は表示コマンドとして区別される。データＤ７〜Ｄ０を介してＸドライバＩＣ２８に対して静止画データが供給された場合、当該静止画データは１フレーム単位に表示データＲＡＭ２４に記憶される。
【００３９】
コントローラ１４は、ＸドライバＩＣ２８に対して、動画データを供給する。そのため、コントローラ１４は、ＸドライバＩＣ２８に対して、動画データを書き込むための書込クロック、書き込み用の垂直同期信号Ｖｓｙｎｃ、書き込み用の水平同期信号Ｈｓｙｎｃなどの制御信号を供給する。動画データは、例えば各６ビットのＲ、Ｇ、Ｂ信号である。この動画データは、１走査ライン単位にラインメモリ２６に記憶される。
【００４０】
ＸドライバＩＣ２８は、表示ユニット２０における所与の水平方向の走査周期で、１走査ラインごとに表示データＲＡＭ２４から静止画データ、ラインメモリ２６から１走査ライン単位の動画データをそれぞれ読み出し、画像判定データに基づいて、１走査ラインのカラム位置ごとに静止画データ若しくは動画データのいずれか一方が選択出力された画像データを生成する。このようにカラム位置ごとに出力された画像データが、混在データとなる。ＸドライバＩＣ２８は、この混在データに基づき、液晶パネル２２を表示駆動する。
【００４１】
画像判定データは、液晶パネル２２の表示領域でのカラム位置を特定するためのカラムアドレスと、液晶パネル２２の表示領域でのライン位置を特定するためのラインアドレスとに基づいて生成される。このような画像判定データは、例えばＸドライバＩＣ２８で生成されるようにしてもよいし、ＣＰＵ１２やコントローラ１４で生成するようにしてもよい。
【００４２】
図２に、図１に示したＣＰＵ１２、コントローラ１４を搭載した携帯電話機の構成の概要を示す。
【００４３】
携帯電話機（広義には、電子機器）４０は、ＣＰＵ１２によって構成各部が制御される。ＣＰＵ１２には、静止画用メモリ４２及びコントローラ１４が接続されている。コントローラ１４には、動画用メモリ４４が接続されている。
【００４４】
ここで、ＣＰＵ１２、コントローラ１４、静止画用メモリ４２及び動画用メモリ４４を、１チップに集積化したＭＰＵ４６として構成するようにしてもよい。静止画用メモリ４２及び動画用メモリ４４には、ＣＰＵ１２、コントローラ１４を制御するためのプログラムを記憶させるようにしても良い。
【００４５】
携帯電話機４０には、アンテナ４８を介して受信された信号を復調し、あるいはアンテナ４８を介して送信される信号を変調する変復調回路５０が設けられている。そして、アンテナ４８からは、例えばＭＰＥＧの規格に符号化された動画データを送受信可能となっている。
【００４６】
この携帯電話機４０には、例えばディジタルビデオカメラ５２を設けることもできる。このディジタルビデオカメラ５２を介して動画データを取り込むことができる。携帯電話機４０でのデータ送受信、ディジタルビデオカメラ５２での撮影に必要な操作情報は、操作入力部５４を介して入力される。
【００４７】
ＣＰＵ１２は、液晶パネル２２の動画表示領域２２Ａに動画を表示する際に、その動画のサイズを動画情報から決定する。そして、液晶パネル２２の動画表示領域２２Ａを特定するスタートアドレスＳＡ、エンドアドレスＥＡそれぞれについて、カラム位置を示すカラムアドレスとライン位置を示すラインアドレスをＸドライバＩＣ２８に設定する。ＸドライバＩＣ２８は、これらアドレスに基づいて、１走査ラインのカラム位置ごとに静止画データ若しくは動画データのいずれか一方が選択出力された混在データを生成する。
【００４８】
動画表示領域２２Ａに表示される動画は、アンテナ４８又はディジタルビデオカメラ５２から供給される。アンテナ４８から入力される信号は、変復調回路５０を介して復調されてコントローラ１４により信号処理される。コントローラ１４は、動画用メモリ４４と接続され、アンテナ４８、変復調回路５０を介して入力される圧縮データを伸張し、またＭＰＥＧの規格にて符号化されているデータについてはデコードする。変復調回路５０、アンテナ４８を介して送信されるデータは、コントローラ１４において圧縮され、ＭＰＥＧの規格にて符号化して送信する場合はエンコードされる。このようにコントローラ１４は、ＭＰＥＧのデコーダ、エンコーダとしての機能を有する。
【００４９】
コントローラ１４には、ディジタルビデオカメラ５２からの信号も入力され、アンテナ４８又はディジタルビデオカメラ５２から入力された信号はコントローラ１４においてＲＧＢ信号に処理されて表示ユニット２０に供給される。
【００５０】
ＣＰＵ１２は、操作入力部５４からの情報等に基づき、必要により静止画用メモリ４２を用いて、液晶パネル２２に表示される静止画用の表示に必要な表示コマンド、静止画データを表示ユニット２０に出力する。
【００５１】
例えば、液晶パネル２２の動画表示領域２２Ａにはインターネットを経由して映画情報として配信された映画の予告編、静止画表示領域２２Ｂにはその映画を上映する劇場チケットの予約情報を、それぞれ表示するものとする。この場合、ＣＰＵ１２は、さらに変復調回路５０、アンテナ４８を介して操作入力部５４を介して入力されたチケットの予約希望を送出制御して、当該映画のチケットの予約ができるようにすることができる。
【００５２】
１．２ 表示ドライバ
図３に、第１の実施形態における表示ドライバとしてのＸドライバＩＣ２８の構成の概要を示す。
【００５３】
ただし、図１に示すＸドライバＩＣ２８と同一部分には同一符号を付し、適宜説明を省略する。
【００５４】
第１の実施形態におけるＸドライバＩＣ２８は、１フレーム分の静止画データを記憶する表示データＲＡＭ２４、１走査ライン分の動画データを記憶するラインメモリ２６を少なくとも含む。
【００５５】
静止画データは、ＣＰＵ１２からの表示コマンド（制御信号）に基づき、ＲＡＭ制御回路６０によって少なくとも１フレーム分、表示データＲＡＭ２４に書き込まれる。表示データＲＡＭ２４からは、ＲＡＭ制御回路６０によって、表示ユニット２０における所与のフレーム周期で、１フレーム分の静止画データが読み出される。その際、表示データＲＡＭ２４からは、液晶パネル２２の１走査ライン分のデータ単位の静止画データが、液晶パネル２２の水平方向の走査周期で読み出される。
【００５６】
動画データは、液晶パネル２２の１走査ライン分のデータ単位でラインメモリ２６に書き込まれる。このため、コントローラ１４によって生成された当該１走査ライン分の動画データは、コントローラ１４から入力される書込クロックに同期してシフトレジスタ６２に順次書き込まれる。１走査ラインの表示にＮ個のデータが必要な場合、書込クロックのＮクロック単位でコントローラ１４から書き込み用の水平同期信号Ｈｓｙｎｃが入力され、この書き込み用の水平同期信号Ｈｓｙｎｃに同期して、シフトレジスタ６２のＮ個のデータがラインメモリ２６にラッチされる。
【００５７】
セレクタ回路６４は、画像判定データに基づき、カラム位置ごとに、表示データＲＡＭ２４から読み出される静止画データと、ラインメモリ２６から読み出される動画データとのうちいずれか一方を選択し、静止画及び動画の混在データとして出力する。
【００５８】
セレクタ回路６４から選択出力された１走査ライン分の混在データは、表示ユニット２０の表示用の水平同期信号Ｈｓｙｎｃに同期して、出力ラッチ回路６６にラッチされる。
【００５９】
液晶駆動回路６８は、出力ラッチ回路６６でラッチされた混在データに基づいて、表示ユニット２０の液晶パネル２２の表示系の電圧に応じてシフトした駆動電圧をセグメント電極に供給する。
【００６０】
図４に、図３に示したＸドライバＩＣ２８の動作の一例を示す。
【００６１】
ここでは、ＣＰＵ１２から、表示コマンドに基づいて、１フレーム分の静止画データが表示データＲＡＭ２４に書き込まれているものとする。
【００６２】
コントローラ１４からは、書込クロックに同期して、シリアル転送された動画データが順次シフトレジスタ６２に書き込まれる。コントローラ１４は、書込クロックＮ個に対して、書き込み用の水平同期信号Ｈｓｙｎｃを生成する。したがって、シフトレジスタ６２に書き込まれたＮ個のシリアル転送された動画データは、この書き込み用の水平同期信号Ｈｓｙｎｃに同期して、ラインメモリ２６に書き込まれる。
【００６３】
表示ユニット２０においては、図示しない表示タイミング制御回路において生成された所与のフレーム周期で、画像データに基づいて表示駆動される。そのため、表示データＲＡＭ２４からは、当該フレーム周期で、ＲＡＭ制御回路６０により、静止画データが１走査ライン単位で読み出される。
【００６４】
画像判定データも、上述したフレーム周期における１走査ラインごとに、カラム位置ごとに静止画データまたは動画データのいずれを選択出力させるかを指示する。セレクタ回路６４は、この画像判定データに基づき、カラム位置ごとに、表示データＲＡＭ２４から読み出される静止画データと、ラインメモリ２６から読み出される動画データとのうち、いずれか一方のみをセレクタ出力として静止画及び動画の混在データを出力する。
【００６５】
１．３ 画像判定データ
（アドレスによる判定）
このような画像判定データは、例えば表示ユニット２０の液晶パネル２２の表示領域を特定するカラムアドレス及びラインアドレスに基づいて生成される。
【００６６】
図５に、液晶パネル２２におけるカラムアドレス及びラインアドレスを説明するための図を示す。
【００６７】
液晶パネル２２における画像表示領域のうち静止画表示領域２２Ｂにおける矩形領域に動画表示領域２２Ａが表示される場合、スタートアドレスＳＡとエンドアドレスＥＡが設定される。すなわち、動画表示領域２２Ａは、スタートアドレスＳＡとエンドアドレスＥＡとにより特定される。このようなスタートアドレスＳＡとエンドアドレスＥＡとは、ＣＰＵ１２により、ＸドライバＩＣ２８に対して設定される。
【００６８】
スタートアドレスＳＡは、スタートラインアドレス及びスタートカラムアドレスによって定義される。エンドアドレスＥＡは、エンドラインアドレス及びエンドカラムアドレスによって定義される。
【００６９】
液晶パネル２２は、表示用の垂直同期信号Ｖｓｙｎｃに同期して１フレーム分の表示が開始され、表示用の水平同期信号Ｈｓｙｎｃに同期して１走査ライン単位で表示駆動される。
【００７０】
この場合、各走査ラインのカラム位置ごとに、表示用の水平同期信号Ｈｓｙｎｃにより更新される各走査ラインを特定するラインアドレスと、１走査ライン上の各カラム位置を特定するカラムアドレスとから、ＣＰＵ１２によって設定された静止画表示領域であるか、動画表示領域であるかを判定することができる。
【００７１】
例えば、表示領域全てを静止画表示領域とした場合、ライン方向については、スタートアドレスＳＡのスタートラインアドレスと、エンドアドレスＥＡのエンドラインアドレスとの間を動画表示領域として判定することができる。同様に、カラム方向については、スタートアドレスＳＡのスタートカラムアドレスと、エンドアドレスＥＡのエンドカラムアドレスとの間を動画表示領域として判定することができる。このような判定結果は、画像判定データとして、表示用の水平同期信号Ｈｓｙｎｃに同期してセレクタ回路６４に供給される。
【００７２】
このような判定は、ＣＰＵ１２によって動画表示領域をスタートアドレスＳＡ及びエンドアドレスＥＡによって設定されたコントローラ１４によって、書き込み用の水平同期信号に同期して行い、これを１走査ライン単位で転送する動画データと共に、ＸドライバＩＣ２８に供給するようにしても良い。この場合、ＸドライバＩＣ２８は、転送された当該判定結果に基づいて、１走査ライン単位で静止画データ及び動画データのいずれか一方を選択出力するだけで良い。
【００７３】
なお、ここでは、静止画表示領域２２Ｂの領域内に動画表示領域２２Ａを配置するようにしていたが、動画表示領域２２Ａの領域内に静止画表示領域２２Ｂを配置する場合も同様に判定することができる。
【００７４】
（データによる判定）
また、第１の実施形態における画像判定データは、上述したようにラインアドレス及びカラムアドレスに基づいて生成するものに限らず、あらかじめ静止画を表示すべきか動画を表示すべきかを示す１ビットの画像判定データを、それぞれラインデータ及びカラムデータとして設定し、当該ラインデータ及びカラムデータに基づいて生成されるようにしても良い。この場合、上述した場合より、回路規模を大幅に縮小することができ、低消費電力化をより一層図ることができる。
【００７５】
カラムデータは、液晶パネル２２の１走査ラインごとに各カラム位置において静止画を表示すべきか動画を表示すべきかを示すデータである。ラインデータは、液晶パネル２２のカラム位置ごとに各走査ラインにおいて静止画を表示すべきか動画を表示すべきかを示すデータである。
【００７６】
図６に、液晶パネル２２におけるラインデータとカラムデータを説明するための図を示す。
【００７７】
ここで、静止画を表示する場合は論理レベル「Ｌ」、動画を表示する場合は論理レベル「Ｈ」であるものとすると、カラムデータは、例えば１走査ラインごとに各カラム位置に動画及び静止画のいずれを表示させるかを示す「ＬＬ・・・ＬＨＨ・・・ＨＬ・・・ＬＬ」となる。例えば、１走査ラインの各カラム位置が静止画データのみの場合には、カラムデータは「ＬＬ・・・ＬＬ」となり、１走査ラインの各カラム位置が動画データのみの場合には、カラムデータは「ＨＨ・・・ＨＨ」となる。
【００７８】
一方、ラインデータは、例えばカラム位置ごとに各走査ラインに動画及び静止画のいずれを表示させるかを示す「ＬＬ・・・ＬＨＨ・・・ＨＬ・・・ＬＬ」となる。例えば、あるカラム位置における各走査ラインが静止画データのみの場合には、ラインデータは「ＬＬ・・・ＬＬ」となり、あるカラム位置における各走査ラインが動画データのみの場合には、ラインデータは「ＨＨ・・・ＨＨ」となる。
【００７９】
図７（Ａ）に、このようなカラムデータとラインデータとから混在データを生成するための真理値表を示す。図７（Ｂ）に、ラインデータとカラムデータとに基づいて混在データを生成するための具体的な構成例を示す。
【００８０】
すなわち、図６及び図７（Ａ）に示すように、ラインデータの論理レベルとカラムデータの論理レベルとが共に「Ｈ」である領域が、動画表示領域２２Ａとなる。
【００８１】
そこで、例えば図７（Ｂ）に示すように、ラインデータ及びカラムデータが共に論理レベル「Ｈ」の場合に、動画データが選択出力されるように、画像判定データを生成する。
【００８２】
図８に、上述した画像判定データを生成する画像判定データ生成回路の構成の一例を示す。
【００８３】
画像判定データ生成回路は、上述したラインデータを記憶するラインデータレジスタ８０と、上述したカラムデータを記憶するカラムデータレジスタ８２と、１走査ラインのカラム位置ごとに設けられそれぞれ画像判定データを生成するデータ生成回路８４とを含む。
【００８４】
ラインデータレジスタ８０は、書き込み用の水平同期信号Ｈｓｙｎｃに同期して、液晶パネル２２の走査方向の最初の走査ラインから、順に１ビットずつラインデータをシフト出力する。このシフト出力は、１走査ラインのカラム位置ごとに設けられたデータ生成回路８４に供給される。
【００８５】
カラムデータレジスタ８２は、表示用の水平同期信号Ｈｓｙｎｃに同期して１走査ラインの各カラム位置に静止画及び動画のいずれを出力するべきかを示すカラムデータを出力する。カラムデータの各ビットは、カラム位置ごとに設けられたデータ生成回路８４に供給される。
【００８６】
データ生成回路８４は、表示用の水平同期信号Ｈｓｙｎｃに同期して、カラム位置ごとに、ラインデータレジスタ８０からの１ビット出力と、カラムデータレジスタ８２の各カラムのカラムデータとから、図７（Ａ）に示すように、カラムデータ及びラインデータが共に論理レベル「Ｈ」の場合に、動画データが選択出力するように、画像判定データを生成する。
【００８７】
こうすることで、１走査ライン分のカラムデータと、各走査ラインにおけるラインデータとにより、１フレーム分の表示領域において、任意の矩形領域で静止画及び動画の混在表示が可能となる。しかも、回路規模を大幅に縮小することができ、低消費電力化をより一層図ることができる。
【００８８】
なお、このような画像判定データ生成回路は、ＣＰＵ１２によって上述したラインデータ及びカラムデータが設定されたコントローラ１４により、書き込み用の水平同期信号に同期して１走査ライン単位で、動画データと共に、ＸドライバＩＣ２８に供給するようにしても良い。また、コントローラ１４は、ＣＰＵ１２によって動画表示領域としてスタートアドレスＳＡ及びエンドアドレスＥＡが設定され、当該スタートアドレスＳＡ及びエンドアドレスＥＡから上述したラインデータ及びカラムデータを生成するようにしても良い。いずれの場合でも、ＸドライバＩＣ２８は、転送された画像判定データに基づいて、１走査ライン単位で静止画データ及び動画データのいずれか一方を選択出力するだけで良い。
【００８９】
このように第１の実施形態におけるＸドライバＩＣ２８では、回路規模を複雑化させることなく、低消費電力で、１ライン上で動画及び静止画の表示が可能となる。また、動画データ生成用のコントローラと、静止画用のＣＰＵとで完全分離することができ、処理の分散化を図り、ＣＰＵの負荷軽減を維持できる。
【００９０】
１．４ ＸドライバＩＣの具体的な構成例
図９に、上述したＸドライバＩＣ２８の詳細なブロック構成例を示す。
【００９１】
このＸドライバＩＣ２８は、入出力回路として、ＣＰＵインタフェース１００と、入出力バッファ１０２、入力バッファ１０４を有している。
【００９２】
ＣＰＵインタフェース１００には、反転チップセレクト信号ＸＣＳ、コマンド及びデータの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。入出力バッファ１０２には、例えば８ビットの表示コマンドと又は静止画データＤ７〜Ｄ０が入力される。なお、ここでは、データＤ７〜Ｄ０は、パラレルで入出力されるものとしているが、ＸドライバＩＣ２８内の表示データＲＡＭからＣＰＵ１２にデータを読み出す必要がない場合には、先頭ビットを識別信号Ａ０として、それに続くデータＤ７〜Ｄ０の各ビットデータをシリアルで入出力してもよい。この場合、ＣＰＵ１２及びＸドライバＩＣ２８における表示部の表示駆動に係る端子数を削減することができる。
【００９３】
入力バッファ１０４には、例えば各６ビットのＲ、Ｇ、Ｂ信号からなる動画データと、クロック信号ＣＬＫとが入力される。各６ビットのＲ、Ｇ、Ｂ信号は、クロック信号ＣＬＫに同期したパラレルで入力される。
【００９４】
ＸドライバＩＣ２８には、ＣＰＵインタフェース１００及び入出力バッファ１０２が接続された第１のバスライン１１０と、入力バッファ１０４に接続された第２のバスライン１２０とが設けられている。
【００９５】
第１のバスライン１１０にはバスホールダ１１２とコマンドデコーダ１１４とが接続され、第２のバスライン１２０にはバスホールダ１２２が接続されている。なお、入出力バッファ１０２には、ステータス設定回路１１６が接続され、ＸドライバＩＣ２８の動作状態がＣＰＵ１２に出力されるようになっている。この動作状態とは、例えば表示がオン状態であるか否かや、画面内の所与のスクロール領域のスクロールモードといったＸドライバＩＣ２８で設定されている内部状態であり、ＣＰＵ１２から入力された所与のコマンドがコマンドデコーダ１１４でデコードされた結果、出力されるようになっている。
【００９６】
第１のバスライン１１０は、表示データＲＡＭ２４のＩ／Ｏバッファ１６２に接続され、表示データＲＡＭ２４に対してリード、ライトされる静止画データが伝送される。
【００９７】
第２のバスライン１２０は、ラインメモリ２６に接続され、このラインメモリ２６に１走査ラインのデータ単位で書き込まれる動画データが伝送される。
【００９８】
ＸドライバＩＣ２８には、上述した表示データＲＡＭ２４、Ｉ／Ｏバッファ１６２、ラインメモリ２６の他に、ＣＰＵ系制御回路１３０、カラムアドレス制御回路１４０、ページアドレス制御回路１５０、ドライバ系制御回路１７０、セレクタ回路１８０、ＰＷＭデコーダ回路１９０及び液晶駆動回路６８等が設けられている。
【００９９】
ＣＰＵ系制御回路１３０は、コマンドデコーダ１１４を介して入力されるＣＰＵ１２の表示コマンドに基づいて、表示データＲＡＭ２４に対するリード、ライト動作を制御する。このＣＰＵ系制御回路１３０により制御されるカラムアドレス制御回路１４０及びページアドレス制御回路１５０が設けられている。カラムアドレス制御回路１４０により指定されるカラムアドレスと、ページアドレス制御回路１５０により指定されるページアドレスとにより、表示データＲＡＭ２４の読み出し先と書き込み先とが特定される
なお、図９では図示していないが、ＣＰＵ１２からの書き込み用の水平・垂直同期信号Ｈ・ＶｓｙｎｃがＣＰＵ系制御回路１３０に入力される。書き込み用の水平同期信号Ｈｓｙｎｃは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラムアドレス制御回路１４０及びページアドレス制御回路１５０内に設けられたカウンタのセット、リセットに用いられる。さらに、書き込み用の水平・垂直同期信号Ｈ・Ｖｓｙｎｃは、カラムアドレス、ページアドレスをスタートアドレスＳＡに戻すために用いられる。
【０１００】
ドライバ系制御回路１７０は、Ｘドライバ系制御回路１７２及びＹドライバ系制御回路１７４を含む。このドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて表示用の垂直同期信号Ｖｓｙｎｃ、階調制御パルスＧＣＰ、極性反転信号ＦＲ、走査用ラッチパルスＬＰ、Ｙドライバ用スタートパルスＹＤ、Ｙドライバ用走査クロックＹＣＬＫ、表示データＲＡＭ２４への書き込みクロック等を発生させ、ＣＰＵ系制御回路１３０とは独立して、セレクタ回路１８０、ＰＷＭデコーダ回路１９０、電源制御回路１７８およびＹドライバＩＣ３０を制御する。
【０１０１】
第１の実施形態のドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて生成された表示用の垂直同期信号Ｖｓｙｎｃを外部出力する。例えばコントローラ１４は、生成した動画データを、この表示用の垂直同期信号Ｖｓｙｎｃに同期してＸドライバＩＣ２８に供給する。
【０１０２】
ドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて生成された書き込みクロックに同期して、供給された動画データをラインメモリ２６に書き込む。
【０１０３】
さらに、ドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて生成された走査用ラッチパルスＬＰを基準に、表示用データＲＡＭ２４から１フレーム分の画像を１走査ライン毎に読み出す。
【０１０４】
セレクタ回路１８０は、図３に示すセレクタ回路６４と出力ラッチ回路６６の機能を含んで構成される。ドライバ系制御回路１７０は、上述した画像判定データ生成回路を含んで構成され、表示用の水平同期信号Ｈｓｙｎｃとしての走査用ラッチパルスＬＰに同期して、表示データＲＡＭ２４から読み出された１走査ラインの静止画データと、ラインメモリ２６からの１走査ラインの動画データとから、混在データとを生成する。
【０１０５】
ＰＷＭデコーダ回路１９０は、セレクタ回路１８０によって生成された１走査ライン毎の混在データをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。液晶駆動回路６８は、ＰＷＭデコーダ回路１９０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す液晶パネル２２のセグメント電極ＳＥＧに供給する。
【０１０６】
２． 第２の実施形態
第１の実施形態におけるＸドライバＩＣ２８では、走査ラインごとに、ＣＰＵ１２若しくはコントローラ１４から供給される、ラインアドレス及びカラムアドレスに基づいて、若しくはラインデータ及びカラムデータに基づいて生成した画像判定データにより、１走査ライン上で静止画データ及び動画データが混在する混在データを生成するようにしていた。
【０１０７】
第２の実施形態におけるＸドライバＩＣでは、表示データＲＡＭ２４において、少なくとも表示部のカラム位置に対応付けて、上述した画像判定データを予め記憶させるようにしている。この場合、表示データＲＡＭ２４には、表示部の各ラインごとに、このような画像判定データを予め記憶させるようにすることが望ましい。
【０１０８】
図１０に、第２の実施形態における表示ドライバとしてのＸドライバＩＣの構成の概要を示す。
【０１０９】
ただし、図３に示すＸドライバＩＣ２８と同一部分には同一符号を付し、適宜説明を省略する。
【０１１０】
第２の実施形態におけるＸドライバＩＣ２００は、１フレーム分の静止画データを記憶する表示データＲＡＭ２４、１走査ライン分の動画データを記憶するラインメモリ２６を少なくとも含む。
【０１１１】
さらに第２の実施形態におけるＸドライバＩＣ２００では、表示データＲＡＭ２４を含むＲＡＭ２１０を有しており、このＲＡＭ２１０にはＲＡＭ制御回路２１２によって読み出し及び書込が制御される画像判定データＲＡＭ２２０を含む。画像判定データＲＡＭ２２０には、少なくともカラム位置に関連付けられた画像判定データを記憶している。また、画像判定データＲＡＭ２２０には、各ライン位置ごとに、この画像判定データを記憶している。
【０１１２】
静止画データは、ＣＰＵ１２からの表示コマンド（制御信号）に基づき、ＲＡＭ制御回路２１２によって１フレーム分、表示データＲＡＭ２４に書き込まれる。表示データＲＡＭ２４のカラム位置、ライン位置は、表示部におけるカラム位置、ライン位置に対応付けられている。
【０１１３】
画像判定データは、ＣＰＵ１２からの表示コマンド（制御信号）に基づき、ＲＡＭ制御回路２１２によって表示データＲＡＭ２４の各カラムに対応して、走査ライン単位で更に１ビットずつ書き込まれる。また、ＣＰＵ１２によって、表示データＲＡＭ２４の各ラインに対応して、画像判定データがライン数分書き込まれる。
【０１１４】
表示データＲＡＭ２４及び画像判定データＲＡＭ２２０からは、液晶パネル２２の１走査ライン分のデータ単位の静止画データ及び画像判定データが、液晶パネル２２の水平方向の走査周期で読み出される。
【０１１５】
セレクタ回路６４は、画像判定データＲＡＭ２２０から読み出された画像判定データに基づき、走査ライン単位にカラム位置ごとに、表示データＲＡＭ２４から読み出される静止画データと、ラインメモリ２６から読み出される動画データとのうちいずれか一方を選択し、静止画及び動画の混在データとして出力する。
【０１１６】
セレクタ回路６４から選択出力された１走査ライン分の混在データは、表示ユニット２０の表示用の水平同期信号Ｈｓｙｎｃに同期して、出力ラッチ回路６６にラッチされる。
【０１１７】
液晶駆動回路６８は、出力ラッチ回路６６でラッチされた混在データに基づいて、表示ユニット２０の液晶パネル２２の表示系の電圧に応じてシフトした駆動電圧をセグメント電極に供給する。
【０１１８】
このように画像判定データＲＡＭ２２０を設け、少なくとも表示データＲＡＭ２４の各カラムに対応して、走査ライン単位で更に１ビットずつ画像判定データを記憶するようにしたので、１走査ライン上で動画及び静止画の混合表示が可能となる。
【０１１９】
特に、図１１（Ａ）に示すように、画像判定データＲＡＭ２２０に、カラム位置に対応づけた画像判定データのみを記憶させるようにした場合でも、上述したように図１１（Ｂ）のように、走査ライン数分だけ画像判定データを画像判定データＲＡＭ２２０に記憶させ、走査周期で静止画及び動画の混在データとして選択出力することができるようにしたので、静止画表示領域の動画を表示させる領域は矩形領域に限定されることがなくなる。
【０１２０】
また、表示データＲＡＭ２４の容量は、多階調化に伴い増加の一途をたどっているため、上述したビットを追加することはほとんど回路規模に影響を与えることがない。
【０１２１】
このような第２の実施形態におけるＸドライバＩＣ２００の動作については、図４に示した第１の実施形態におけるＸドライバＩＣ２８と同様のため説明を省略する。
【０１２２】
また、ＸドライバＩＣ２００の詳細な構成例についても、図９に示した第１の実施形態と同様であるが、表示データＲＡＭ２４に加えて画像判定データＲＡＭ２２０が設けられる点が異なる。すなわち、第２の実施形態では、ドライバ系制御回路１７０により画像判定データが書き込まれ、表示データＲＡＭ２４の静止画データと同様に対応する１走査ラインの画像判定データが読み出され、セレクタ回路１８０で選択出力することで、混在データが生成される。
【０１２３】
なお、本発明は上述した各実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】本発明が適用される電子機器の概略ブロック図である。
【図２】ＣＰＵ、コントローラを搭載した第１の実施形態における携帯電話機の構成の概要を示す構成図である。
【図３】第１の実施形態における表示ドライバとしてのＸドライバＩＣの構成の概要を示す構成図である。
【図４】図３に示したＸドライバＩＣの動作の一例を示すタイミングチャートである。
【図５】液晶パネルにおけるカラムアドレス及びラインアドレスを説明するための説明図である。
【図６】液晶パネルにおけるラインデータとカラムデータを説明するための説明図である。
【図７】図７（Ａ）は、ラインデータとカラムデータとから混在データを生成するための真理値表である。図７（Ｂ）は、ラインデータとカラムデータとに基づいて混在データを生成するための具体的な構成例を示す回路図である。
【図８】第１の実施形態における画像判定データを生成する画像判定データ生成回路の構成の一例を示す説明図である。
【図９】第１の実施形態におけるＸドライバＩＣの詳細なブロック構成例を示すブロック図である。
【図１０】第２の実施形態における表示ドライバとしてのＸドライバＩＣの構成の概要を示す構成図である。
【図１１】図１１（Ａ）は、画像判定データＲＡＭに記憶される１走査ライン分の画像判定データを説明するための図である。図１１（Ｂ）は、画像判定データＲＡＭに記憶される走査ライン数分の画像判定データを説明するための図である。
【図１２】同一基板上に表示ドライバが形成された液晶パネルの構成図である。
【符号の説明】
１０ 電子機器
１２ ＣＰＵ
１４ コントローラ
２０ 表示ユニット
２２ 液晶パネル
２２Ａ 動画表示領域
２２Ｂ 静止画表示領域
２６ ラインメモリ
２８、２００ ＸドライバＩＣ
３０ ＹドライバＩＣ
４０ 携帯電話機
４２ 静止画用メモリ
４４ 動画用メモリ
４８ アンテナ
５０ 変復調回路
５２ ディジタルビデオカメラ
５４ 操作入力部
６０、２１２ ＲＡＭ制御回路
６２ シフトレジスタ
６４、１８０ セレクタ回路
６６ 出力ラッチ回路
６８ 液晶駆動回路
８０ カラムデータレジスタ
８２ ラインデータレジスタ
８４ データ生成回路
１００ ＣＰＵインタフェース
１０２ 入出力バッファ
１０４ 入力バッファ
１１０ 第１のバスライン
１１２、１２２ バスホールダ
１１４ コマンドデコーダ
１１６ ステータス設定回路
１２０ 第２のバスライン
１３０ ＣＰＵ系制御回路
１４０ カラムアドレス制御回路
１５０ ページアドレス制御回路
１６２ Ｉ／Ｏバッファ
１７０ ドライバ系制御回路
１７２ Ｘドライバ系制御回路
１７４ Ｙドライバ系制御回路
１７６ 発振回路
１７８ 電源制御回路
１９０ ＰＷＭデコーダ回路
２１０ ＲＡＭ
２２０ 画像判定データＲＡＭ
【発明の属する技術分野】
本発明は、動画及び静止画を表示駆動するための表示ドライバと、これを用いた表示ユニット及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば携帯電話機のような携帯型の電子機器に関して、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）の規格により圧縮して符号化された画像データを受信又は送信する技術が提案されている。このような技術によれば、その表示部には、例えば従来の静止画の表示領域に動画を表示させることができる。
【０００３】
携帯電話機を例にすると、表示部に表示される画像データのうち特に処理負荷が軽い静止画データは、携帯電話機の制御を司る中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：以下、ＣＰＵと略す。）により生成される。生成された静止画データは、表示データＲＡＭに転送され、フレーム周期で、例えば１走査ライン分のデータ単位で読み出される。これにより、ＣＰＵの処理負荷の軽減と、低消費電力化とを図る。
【０００４】
一方、動画データは処理量が多くリアルタイム性が必要とされるため、他にデータの送受信や通話などの処理を行う必要があるＣＰＵとは別個にＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などの専用コントローラが設けられ、これらコントローラにより生成される。動画データも、上述した表示データＲＡＭに転送することも可能であるが、１走査ライン分のみを記憶する１走査ラインメモリを用いることによって、静止画データとの混在処理に伴う回路の複雑化を回避し、低消費電力化を図ることができる。
【０００５】
このような動画及び静止画の混在表示を行う技術としては、種々提案されており、例えば特開平８−７６７２１号公報「マトリックスパネル表示装置」や特開平９−２８１９３３号公報「データドライバ及びこれを用いた液晶表示装置、情報処理装置」には、表示データＲＡＭから読み出された静止画データと、１走査ライン分の動画データとを、１走査ラインごとに、切り換え信号によって選択的に出力した混在データに基づき表示駆動する技術が開示されている。
【０００６】
しかしながら、このような技術では１走査ライン単位でしか静止画と動画とを混在表示させることができない。すなわち、１走査ライン上で静止画と動画とを混在させて表示することができない。このため、静止画が表示される静止画領域において、１走査ライン上で静止画及び動画が混在表示されるような特定の矩形領域に動画データを表示するようなことができない。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、静止画及び動画の混在処理に伴う回路の複雑化と消費電力の増加を招くことなく、１走査ライン上で静止画及び動画を混在させて表示駆動できる表示ドライバと、これを用いた表示ユニット及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は、静止画データ及び動画データに基づいて表示部を表示駆動する表示ドライバであって、走査ラインごとに静止画データが読み出されるＲＡＭと、動画データが走査ライン単位で記憶されるラインメモリと、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力の一方を、画像判定データに基づいて切り換えて出力するセレクタとを含む表示ドライバに関係する。
【０００９】
なお、画像判定データは、当該表示ドライバ内で生成するようにしても良いし、静止画データ等と共に外部から供給されるものであっても良い。
【００１０】
本発明によれば、走査ラインごとに動画データを記憶するラインメモリを設け、表示部の走査ラインごとに、ＲＡＭから読み出された静止画データとラインメモリから読み出された動画データとを、画像判定データに基づき、カラム位置ごとにいずれか一方を選択出力させるようにしたので、静止画及び動画の混在処理に伴う回路の複雑化と消費電力の増加を招くことなく、１走査ライン上で静止画及び動画を混在させて表示駆動できる。
【００１１】
ここで、走査ラインは、表示部における走査方向に１画素単位で走査されるラインであっても良いし、２以上の複数画素単位で走査されるラインであっても良い。
【００１２】
また本発明は、前記画像判定データは、前記動画データ若しくは静止画データに基づいて駆動される表示領域のカラム位置を特定するためのカラムアドレス及び前記表示領域のライン位置を特定するためのラインアドレスに基づいて生成されてもよい。
【００１３】
ここで、画像判定データは、表示ドライバ内でカラムアドレス及びラインアドレスに基づいて生成するようにしても良いし、外部でカラムアドレス及びラインアドレスに基づいて生成された画像判定データを表示ドライバに供給するようにしても良い。
【００１４】
本発明によれば、画像表示領域における任意の領域をラインアドレス及びカラムアドレスを用いて特定し、動画データ若しくは静止画データが１走査ライン上で混在した画像を表示させることができる。したがって、低消費電力を図り、しかもその表示領域を任意に変更できる動画及び静止画の混合表示が可能となる。
【００１５】
また本発明は、前記画像判定データは、走査ラインごとに、動画データ若しくは静止画データに基づいて駆動される表示領域のカラム位置に応じて生成されてもよい。
【００１６】
本発明によれば、走査ラインごとに、画像判定データに基づくカラム位置における切り換えにより、混在表示を行うようにしたので、混在表示に伴う回路規模を大幅に縮小し、かつ低消費電力化を実現することができる。
【００１７】
また本発明は、１カラムの各走査ライン位置について動画データに基づいて駆動すべきか否かを示すラインデータを記憶するラインデータレジスタと、１走査ラインの各カラム位置について動画データに基づいて駆動すべきか否かを示すカラムデータを記憶するカラムデータレジスタと、前記表示部の走査ラインのカラム位置ごとに、前記ラインデータ及び前記カラムデータに基づいて前記画像判定データを生成する画像判定データ生成手段とを含むことができる。
【００１８】
本発明によれば、１カラムの各走査ライン分のラインデータと、１走査ラインの各カラム分のカラムデータのみで１フレームの動画及び静止画の混在表示を行うことができる。
【００１９】
また本発明は、前記ＲＡＭが、少なくとも各カラムに関連付けて、動画データを表示すべきか否かの画像判定データを記憶し、前記セレクタは、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力のいずれか一方を、前記ＲＡＭに記憶された画像判定データに基づいて切り換えて出力することができる。
【００２０】
本発明によれば、表示データＲＡＭの各カラムに関連付けて画像判定データを記憶するようにしたので、容易に１走査ライン上でＲＡＭの走査ライン出力とラインメモリの出力を混在させることができる。
【００２１】
また本発明は、前記ＲＡＭが、走査ラインごとに前記画像判定データを記憶し、前記セレクタは、走査ライン単位で、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力のいずれか一方を、前記ＲＡＭに記憶された画像判定データに基づいて切り換えて出力することができる。
【００２２】
本発明によれば、走査ラインごとに画像判定データをＲＡＭに記憶させるようにし、走査ライン単位で、カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力のいずれか一方を切り換えて出力するようにしたので、一方の画像表示領域に、他方の画像を混在させる場合の画像表示領域は矩形領域に限定されることがない。この場合、表示データＲＡＭの容量は、多階調化に伴い増加の一途をたどっているため、当該画像判定データを各カラムに関連付けて記憶させたとしても、ほとんど回路規模に影響を与えることがない。
【００２３】
また本発明に係る表示ユニットは、複数の信号電極と複数の走査電極により駆動される電気光学素子を有するパネルと、前記複数の信号電極を駆動する上記いずれかに記載の表示ドライバと、前記複数の走査電極を走査駆動する走査駆動ドライバとを含むことができる。
【００２４】
本発明によれば、１走査ライン上に動画及び静止画を混在させた表示を、回路規模を増加させることなく、低コストかつ低消費電力で実現する表示ユニットを提供することができる。
【００２５】
また本発明に係る電子機器は、上記記載の表示ユニットと、前記表示ユニットに、静止画データ及び動画データを供給する画像データ供給回路とを含むことができる。
【００２６】
本発明によれば、表示ユニットでの静止画及び動画の混合表示に際し、１走査ライン上に動画及び静止画を混在させることができ、しかも装置の低コスト化及び低消費電力化を図ることができる。
【００２７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００２８】
なお以下の説明する実施の形態は、特許請求の範囲に記載された発明の内容を不当に限定するものではない。また以下の実施の形態で説明される構成の全てが本発明の必須構成要件とは限らない。
【００２９】
１． 第１の実施形態
以下、本発明の第１の実施形態について説明する。
【００３０】
１．１ 電子機器
図１に、本発明が適用される電子機器の概略ブロック図を示す。
【００３１】
電子機器１０は、ＣＰＵ１２、コントローラ１４、表示ユニット２０を含む。
【００３２】
ＣＰＵ１２は、図示しないＲＡＭなどのメモリに記憶されたプログラム若しくはファームウェアにしたがって、表示ユニット２０の表示部を表示駆動するための静止画データを生成する。
【００３３】
コントローラ１４は、ＭＰＥＧ規格によってデコードされた動画データを生成し、その機能はＡＳＩＣ（ゲートアレイ）又はＤＳＰなどのハードウェアや図示しないＲＡＭに記憶されたプログラム若しくはファームウェアにより実現される。
【００３４】
表示ユニット２０は、電気光学素子を有するマトリクスパネル例えばカラー液晶パネル２２と、この液晶パネル２２を駆動する表示データＲＡＭ２４及びラインメモリ２６を内蔵したＸドライバＩＣ（広義には、データ駆動ドライバ。更に広義には、表示ドライバ）２８と、走査用のＹドライバ（広義には、走査駆動ドライバ）３０とを含む。
【００３５】
液晶パネル２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル２２としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（信号電極、第１の電極）が形成された第１基板と、コモン電極（走査電極、第２の電極）が形成された第２基板との間に、液晶が封入される。液晶パネル２２は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、薄膜ダイオード（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：ＴＦＤ）等の３端子素子、２端子素子を用いたアクティブマトリクスパネルであってもよい。これらのアクティブマトリクスパネルも、表示データＲＡＭ２４及びラインメモリ２６を内蔵したＸドライバＩＣ２８により駆動される複数の信号電極（第１の電極）と、ＹドライバＩＣ３０により走査駆動される複数の走査電極（第２の電極）を有する。
【００３６】
なお図１２に示すように、液晶パネル（広義には、表示パネル）２２が形成されるガラス基板上に、ＸドライバＩＣ２８と同等の機能を有する表示駆動回路（広義には、表示ドライバ）を設けてもよい。この場合、液晶パネル２２は、複数の信号電極及び複数の走査電極により駆動される電気光学素子と、上記表示駆動回路とを含むことができる。また、該ガラス基板上にＹドライバ３０と同等の機能を有する走査駆動回路を設けてもよい。
【００３７】
このような液晶パネル２２は、静止画データに基づいて表示駆動された静止画と、動画データに基づいて表示駆動された動画とを同時に表示することができるようになっている。この場合、図１に示すように、液晶パネル２２に、動画表示領域２２Ａと、それ以外の静止画表示領域２２Ｂとが設定される。
【００３８】
ＣＰＵ１２は、ＸドライバＩＣ２８に対して、表示コマンドと静止画データとを供給する。そのため、ＣＰＵ１２は、ＸドライバＩＣ２８に対して、例えば表示コマンドと静止画データとを区別する識別信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤ及び反転ライト信号ＸＷＲなどの制御信号を供給する。その際、例えばデータＤ７〜Ｄ０の８ビットデータは、識別信号Ａ０の論理によって、静止画データ又は表示コマンドとして区別される。データＤ７〜Ｄ０を介してＸドライバＩＣ２８に対して静止画データが供給された場合、当該静止画データは１フレーム単位に表示データＲＡＭ２４に記憶される。
【００３９】
コントローラ１４は、ＸドライバＩＣ２８に対して、動画データを供給する。そのため、コントローラ１４は、ＸドライバＩＣ２８に対して、動画データを書き込むための書込クロック、書き込み用の垂直同期信号Ｖｓｙｎｃ、書き込み用の水平同期信号Ｈｓｙｎｃなどの制御信号を供給する。動画データは、例えば各６ビットのＲ、Ｇ、Ｂ信号である。この動画データは、１走査ライン単位にラインメモリ２６に記憶される。
【００４０】
ＸドライバＩＣ２８は、表示ユニット２０における所与の水平方向の走査周期で、１走査ラインごとに表示データＲＡＭ２４から静止画データ、ラインメモリ２６から１走査ライン単位の動画データをそれぞれ読み出し、画像判定データに基づいて、１走査ラインのカラム位置ごとに静止画データ若しくは動画データのいずれか一方が選択出力された画像データを生成する。このようにカラム位置ごとに出力された画像データが、混在データとなる。ＸドライバＩＣ２８は、この混在データに基づき、液晶パネル２２を表示駆動する。
【００４１】
画像判定データは、液晶パネル２２の表示領域でのカラム位置を特定するためのカラムアドレスと、液晶パネル２２の表示領域でのライン位置を特定するためのラインアドレスとに基づいて生成される。このような画像判定データは、例えばＸドライバＩＣ２８で生成されるようにしてもよいし、ＣＰＵ１２やコントローラ１４で生成するようにしてもよい。
【００４２】
図２に、図１に示したＣＰＵ１２、コントローラ１４を搭載した携帯電話機の構成の概要を示す。
【００４３】
携帯電話機（広義には、電子機器）４０は、ＣＰＵ１２によって構成各部が制御される。ＣＰＵ１２には、静止画用メモリ４２及びコントローラ１４が接続されている。コントローラ１４には、動画用メモリ４４が接続されている。
【００４４】
ここで、ＣＰＵ１２、コントローラ１４、静止画用メモリ４２及び動画用メモリ４４を、１チップに集積化したＭＰＵ４６として構成するようにしてもよい。静止画用メモリ４２及び動画用メモリ４４には、ＣＰＵ１２、コントローラ１４を制御するためのプログラムを記憶させるようにしても良い。
【００４５】
携帯電話機４０には、アンテナ４８を介して受信された信号を復調し、あるいはアンテナ４８を介して送信される信号を変調する変復調回路５０が設けられている。そして、アンテナ４８からは、例えばＭＰＥＧの規格に符号化された動画データを送受信可能となっている。
【００４６】
この携帯電話機４０には、例えばディジタルビデオカメラ５２を設けることもできる。このディジタルビデオカメラ５２を介して動画データを取り込むことができる。携帯電話機４０でのデータ送受信、ディジタルビデオカメラ５２での撮影に必要な操作情報は、操作入力部５４を介して入力される。
【００４７】
ＣＰＵ１２は、液晶パネル２２の動画表示領域２２Ａに動画を表示する際に、その動画のサイズを動画情報から決定する。そして、液晶パネル２２の動画表示領域２２Ａを特定するスタートアドレスＳＡ、エンドアドレスＥＡそれぞれについて、カラム位置を示すカラムアドレスとライン位置を示すラインアドレスをＸドライバＩＣ２８に設定する。ＸドライバＩＣ２８は、これらアドレスに基づいて、１走査ラインのカラム位置ごとに静止画データ若しくは動画データのいずれか一方が選択出力された混在データを生成する。
【００４８】
動画表示領域２２Ａに表示される動画は、アンテナ４８又はディジタルビデオカメラ５２から供給される。アンテナ４８から入力される信号は、変復調回路５０を介して復調されてコントローラ１４により信号処理される。コントローラ１４は、動画用メモリ４４と接続され、アンテナ４８、変復調回路５０を介して入力される圧縮データを伸張し、またＭＰＥＧの規格にて符号化されているデータについてはデコードする。変復調回路５０、アンテナ４８を介して送信されるデータは、コントローラ１４において圧縮され、ＭＰＥＧの規格にて符号化して送信する場合はエンコードされる。このようにコントローラ１４は、ＭＰＥＧのデコーダ、エンコーダとしての機能を有する。
【００４９】
コントローラ１４には、ディジタルビデオカメラ５２からの信号も入力され、アンテナ４８又はディジタルビデオカメラ５２から入力された信号はコントローラ１４においてＲＧＢ信号に処理されて表示ユニット２０に供給される。
【００５０】
ＣＰＵ１２は、操作入力部５４からの情報等に基づき、必要により静止画用メモリ４２を用いて、液晶パネル２２に表示される静止画用の表示に必要な表示コマンド、静止画データを表示ユニット２０に出力する。
【００５１】
例えば、液晶パネル２２の動画表示領域２２Ａにはインターネットを経由して映画情報として配信された映画の予告編、静止画表示領域２２Ｂにはその映画を上映する劇場チケットの予約情報を、それぞれ表示するものとする。この場合、ＣＰＵ１２は、さらに変復調回路５０、アンテナ４８を介して操作入力部５４を介して入力されたチケットの予約希望を送出制御して、当該映画のチケットの予約ができるようにすることができる。
【００５２】
１．２ 表示ドライバ
図３に、第１の実施形態における表示ドライバとしてのＸドライバＩＣ２８の構成の概要を示す。
【００５３】
ただし、図１に示すＸドライバＩＣ２８と同一部分には同一符号を付し、適宜説明を省略する。
【００５４】
第１の実施形態におけるＸドライバＩＣ２８は、１フレーム分の静止画データを記憶する表示データＲＡＭ２４、１走査ライン分の動画データを記憶するラインメモリ２６を少なくとも含む。
【００５５】
静止画データは、ＣＰＵ１２からの表示コマンド（制御信号）に基づき、ＲＡＭ制御回路６０によって少なくとも１フレーム分、表示データＲＡＭ２４に書き込まれる。表示データＲＡＭ２４からは、ＲＡＭ制御回路６０によって、表示ユニット２０における所与のフレーム周期で、１フレーム分の静止画データが読み出される。その際、表示データＲＡＭ２４からは、液晶パネル２２の１走査ライン分のデータ単位の静止画データが、液晶パネル２２の水平方向の走査周期で読み出される。
【００５６】
動画データは、液晶パネル２２の１走査ライン分のデータ単位でラインメモリ２６に書き込まれる。このため、コントローラ１４によって生成された当該１走査ライン分の動画データは、コントローラ１４から入力される書込クロックに同期してシフトレジスタ６２に順次書き込まれる。１走査ラインの表示にＮ個のデータが必要な場合、書込クロックのＮクロック単位でコントローラ１４から書き込み用の水平同期信号Ｈｓｙｎｃが入力され、この書き込み用の水平同期信号Ｈｓｙｎｃに同期して、シフトレジスタ６２のＮ個のデータがラインメモリ２６にラッチされる。
【００５７】
セレクタ回路６４は、画像判定データに基づき、カラム位置ごとに、表示データＲＡＭ２４から読み出される静止画データと、ラインメモリ２６から読み出される動画データとのうちいずれか一方を選択し、静止画及び動画の混在データとして出力する。
【００５８】
セレクタ回路６４から選択出力された１走査ライン分の混在データは、表示ユニット２０の表示用の水平同期信号Ｈｓｙｎｃに同期して、出力ラッチ回路６６にラッチされる。
【００５９】
液晶駆動回路６８は、出力ラッチ回路６６でラッチされた混在データに基づいて、表示ユニット２０の液晶パネル２２の表示系の電圧に応じてシフトした駆動電圧をセグメント電極に供給する。
【００６０】
図４に、図３に示したＸドライバＩＣ２８の動作の一例を示す。
【００６１】
ここでは、ＣＰＵ１２から、表示コマンドに基づいて、１フレーム分の静止画データが表示データＲＡＭ２４に書き込まれているものとする。
【００６２】
コントローラ１４からは、書込クロックに同期して、シリアル転送された動画データが順次シフトレジスタ６２に書き込まれる。コントローラ１４は、書込クロックＮ個に対して、書き込み用の水平同期信号Ｈｓｙｎｃを生成する。したがって、シフトレジスタ６２に書き込まれたＮ個のシリアル転送された動画データは、この書き込み用の水平同期信号Ｈｓｙｎｃに同期して、ラインメモリ２６に書き込まれる。
【００６３】
表示ユニット２０においては、図示しない表示タイミング制御回路において生成された所与のフレーム周期で、画像データに基づいて表示駆動される。そのため、表示データＲＡＭ２４からは、当該フレーム周期で、ＲＡＭ制御回路６０により、静止画データが１走査ライン単位で読み出される。
【００６４】
画像判定データも、上述したフレーム周期における１走査ラインごとに、カラム位置ごとに静止画データまたは動画データのいずれを選択出力させるかを指示する。セレクタ回路６４は、この画像判定データに基づき、カラム位置ごとに、表示データＲＡＭ２４から読み出される静止画データと、ラインメモリ２６から読み出される動画データとのうち、いずれか一方のみをセレクタ出力として静止画及び動画の混在データを出力する。
【００６５】
１．３ 画像判定データ
（アドレスによる判定）
このような画像判定データは、例えば表示ユニット２０の液晶パネル２２の表示領域を特定するカラムアドレス及びラインアドレスに基づいて生成される。
【００６６】
図５に、液晶パネル２２におけるカラムアドレス及びラインアドレスを説明するための図を示す。
【００６７】
液晶パネル２２における画像表示領域のうち静止画表示領域２２Ｂにおける矩形領域に動画表示領域２２Ａが表示される場合、スタートアドレスＳＡとエンドアドレスＥＡが設定される。すなわち、動画表示領域２２Ａは、スタートアドレスＳＡとエンドアドレスＥＡとにより特定される。このようなスタートアドレスＳＡとエンドアドレスＥＡとは、ＣＰＵ１２により、ＸドライバＩＣ２８に対して設定される。
【００６８】
スタートアドレスＳＡは、スタートラインアドレス及びスタートカラムアドレスによって定義される。エンドアドレスＥＡは、エンドラインアドレス及びエンドカラムアドレスによって定義される。
【００６９】
液晶パネル２２は、表示用の垂直同期信号Ｖｓｙｎｃに同期して１フレーム分の表示が開始され、表示用の水平同期信号Ｈｓｙｎｃに同期して１走査ライン単位で表示駆動される。
【００７０】
この場合、各走査ラインのカラム位置ごとに、表示用の水平同期信号Ｈｓｙｎｃにより更新される各走査ラインを特定するラインアドレスと、１走査ライン上の各カラム位置を特定するカラムアドレスとから、ＣＰＵ１２によって設定された静止画表示領域であるか、動画表示領域であるかを判定することができる。
【００７１】
例えば、表示領域全てを静止画表示領域とした場合、ライン方向については、スタートアドレスＳＡのスタートラインアドレスと、エンドアドレスＥＡのエンドラインアドレスとの間を動画表示領域として判定することができる。同様に、カラム方向については、スタートアドレスＳＡのスタートカラムアドレスと、エンドアドレスＥＡのエンドカラムアドレスとの間を動画表示領域として判定することができる。このような判定結果は、画像判定データとして、表示用の水平同期信号Ｈｓｙｎｃに同期してセレクタ回路６４に供給される。
【００７２】
このような判定は、ＣＰＵ１２によって動画表示領域をスタートアドレスＳＡ及びエンドアドレスＥＡによって設定されたコントローラ１４によって、書き込み用の水平同期信号に同期して行い、これを１走査ライン単位で転送する動画データと共に、ＸドライバＩＣ２８に供給するようにしても良い。この場合、ＸドライバＩＣ２８は、転送された当該判定結果に基づいて、１走査ライン単位で静止画データ及び動画データのいずれか一方を選択出力するだけで良い。
【００７３】
なお、ここでは、静止画表示領域２２Ｂの領域内に動画表示領域２２Ａを配置するようにしていたが、動画表示領域２２Ａの領域内に静止画表示領域２２Ｂを配置する場合も同様に判定することができる。
【００７４】
（データによる判定）
また、第１の実施形態における画像判定データは、上述したようにラインアドレス及びカラムアドレスに基づいて生成するものに限らず、あらかじめ静止画を表示すべきか動画を表示すべきかを示す１ビットの画像判定データを、それぞれラインデータ及びカラムデータとして設定し、当該ラインデータ及びカラムデータに基づいて生成されるようにしても良い。この場合、上述した場合より、回路規模を大幅に縮小することができ、低消費電力化をより一層図ることができる。
【００７５】
カラムデータは、液晶パネル２２の１走査ラインごとに各カラム位置において静止画を表示すべきか動画を表示すべきかを示すデータである。ラインデータは、液晶パネル２２のカラム位置ごとに各走査ラインにおいて静止画を表示すべきか動画を表示すべきかを示すデータである。
【００７６】
図６に、液晶パネル２２におけるラインデータとカラムデータを説明するための図を示す。
【００７７】
ここで、静止画を表示する場合は論理レベル「Ｌ」、動画を表示する場合は論理レベル「Ｈ」であるものとすると、カラムデータは、例えば１走査ラインごとに各カラム位置に動画及び静止画のいずれを表示させるかを示す「ＬＬ・・・ＬＨＨ・・・ＨＬ・・・ＬＬ」となる。例えば、１走査ラインの各カラム位置が静止画データのみの場合には、カラムデータは「ＬＬ・・・ＬＬ」となり、１走査ラインの各カラム位置が動画データのみの場合には、カラムデータは「ＨＨ・・・ＨＨ」となる。
【００７８】
一方、ラインデータは、例えばカラム位置ごとに各走査ラインに動画及び静止画のいずれを表示させるかを示す「ＬＬ・・・ＬＨＨ・・・ＨＬ・・・ＬＬ」となる。例えば、あるカラム位置における各走査ラインが静止画データのみの場合には、ラインデータは「ＬＬ・・・ＬＬ」となり、あるカラム位置における各走査ラインが動画データのみの場合には、ラインデータは「ＨＨ・・・ＨＨ」となる。
【００７９】
図７（Ａ）に、このようなカラムデータとラインデータとから混在データを生成するための真理値表を示す。図７（Ｂ）に、ラインデータとカラムデータとに基づいて混在データを生成するための具体的な構成例を示す。
【００８０】
すなわち、図６及び図７（Ａ）に示すように、ラインデータの論理レベルとカラムデータの論理レベルとが共に「Ｈ」である領域が、動画表示領域２２Ａとなる。
【００８１】
そこで、例えば図７（Ｂ）に示すように、ラインデータ及びカラムデータが共に論理レベル「Ｈ」の場合に、動画データが選択出力されるように、画像判定データを生成する。
【００８２】
図８に、上述した画像判定データを生成する画像判定データ生成回路の構成の一例を示す。
【００８３】
画像判定データ生成回路は、上述したラインデータを記憶するラインデータレジスタ８０と、上述したカラムデータを記憶するカラムデータレジスタ８２と、１走査ラインのカラム位置ごとに設けられそれぞれ画像判定データを生成するデータ生成回路８４とを含む。
【００８４】
ラインデータレジスタ８０は、書き込み用の水平同期信号Ｈｓｙｎｃに同期して、液晶パネル２２の走査方向の最初の走査ラインから、順に１ビットずつラインデータをシフト出力する。このシフト出力は、１走査ラインのカラム位置ごとに設けられたデータ生成回路８４に供給される。
【００８５】
カラムデータレジスタ８２は、表示用の水平同期信号Ｈｓｙｎｃに同期して１走査ラインの各カラム位置に静止画及び動画のいずれを出力するべきかを示すカラムデータを出力する。カラムデータの各ビットは、カラム位置ごとに設けられたデータ生成回路８４に供給される。
【００８６】
データ生成回路８４は、表示用の水平同期信号Ｈｓｙｎｃに同期して、カラム位置ごとに、ラインデータレジスタ８０からの１ビット出力と、カラムデータレジスタ８２の各カラムのカラムデータとから、図７（Ａ）に示すように、カラムデータ及びラインデータが共に論理レベル「Ｈ」の場合に、動画データが選択出力するように、画像判定データを生成する。
【００８７】
こうすることで、１走査ライン分のカラムデータと、各走査ラインにおけるラインデータとにより、１フレーム分の表示領域において、任意の矩形領域で静止画及び動画の混在表示が可能となる。しかも、回路規模を大幅に縮小することができ、低消費電力化をより一層図ることができる。
【００８８】
なお、このような画像判定データ生成回路は、ＣＰＵ１２によって上述したラインデータ及びカラムデータが設定されたコントローラ１４により、書き込み用の水平同期信号に同期して１走査ライン単位で、動画データと共に、ＸドライバＩＣ２８に供給するようにしても良い。また、コントローラ１４は、ＣＰＵ１２によって動画表示領域としてスタートアドレスＳＡ及びエンドアドレスＥＡが設定され、当該スタートアドレスＳＡ及びエンドアドレスＥＡから上述したラインデータ及びカラムデータを生成するようにしても良い。いずれの場合でも、ＸドライバＩＣ２８は、転送された画像判定データに基づいて、１走査ライン単位で静止画データ及び動画データのいずれか一方を選択出力するだけで良い。
【００８９】
このように第１の実施形態におけるＸドライバＩＣ２８では、回路規模を複雑化させることなく、低消費電力で、１ライン上で動画及び静止画の表示が可能となる。また、動画データ生成用のコントローラと、静止画用のＣＰＵとで完全分離することができ、処理の分散化を図り、ＣＰＵの負荷軽減を維持できる。
【００９０】
１．４ ＸドライバＩＣの具体的な構成例
図９に、上述したＸドライバＩＣ２８の詳細なブロック構成例を示す。
【００９１】
このＸドライバＩＣ２８は、入出力回路として、ＣＰＵインタフェース１００と、入出力バッファ１０２、入力バッファ１０４を有している。
【００９２】
ＣＰＵインタフェース１００には、反転チップセレクト信号ＸＣＳ、コマンド及びデータの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。入出力バッファ１０２には、例えば８ビットの表示コマンドと又は静止画データＤ７〜Ｄ０が入力される。なお、ここでは、データＤ７〜Ｄ０は、パラレルで入出力されるものとしているが、ＸドライバＩＣ２８内の表示データＲＡＭからＣＰＵ１２にデータを読み出す必要がない場合には、先頭ビットを識別信号Ａ０として、それに続くデータＤ７〜Ｄ０の各ビットデータをシリアルで入出力してもよい。この場合、ＣＰＵ１２及びＸドライバＩＣ２８における表示部の表示駆動に係る端子数を削減することができる。
【００９３】
入力バッファ１０４には、例えば各６ビットのＲ、Ｇ、Ｂ信号からなる動画データと、クロック信号ＣＬＫとが入力される。各６ビットのＲ、Ｇ、Ｂ信号は、クロック信号ＣＬＫに同期したパラレルで入力される。
【００９４】
ＸドライバＩＣ２８には、ＣＰＵインタフェース１００及び入出力バッファ１０２が接続された第１のバスライン１１０と、入力バッファ１０４に接続された第２のバスライン１２０とが設けられている。
【００９５】
第１のバスライン１１０にはバスホールダ１１２とコマンドデコーダ１１４とが接続され、第２のバスライン１２０にはバスホールダ１２２が接続されている。なお、入出力バッファ１０２には、ステータス設定回路１１６が接続され、ＸドライバＩＣ２８の動作状態がＣＰＵ１２に出力されるようになっている。この動作状態とは、例えば表示がオン状態であるか否かや、画面内の所与のスクロール領域のスクロールモードといったＸドライバＩＣ２８で設定されている内部状態であり、ＣＰＵ１２から入力された所与のコマンドがコマンドデコーダ１１４でデコードされた結果、出力されるようになっている。
【００９６】
第１のバスライン１１０は、表示データＲＡＭ２４のＩ／Ｏバッファ１６２に接続され、表示データＲＡＭ２４に対してリード、ライトされる静止画データが伝送される。
【００９７】
第２のバスライン１２０は、ラインメモリ２６に接続され、このラインメモリ２６に１走査ラインのデータ単位で書き込まれる動画データが伝送される。
【００９８】
ＸドライバＩＣ２８には、上述した表示データＲＡＭ２４、Ｉ／Ｏバッファ１６２、ラインメモリ２６の他に、ＣＰＵ系制御回路１３０、カラムアドレス制御回路１４０、ページアドレス制御回路１５０、ドライバ系制御回路１７０、セレクタ回路１８０、ＰＷＭデコーダ回路１９０及び液晶駆動回路６８等が設けられている。
【００９９】
ＣＰＵ系制御回路１３０は、コマンドデコーダ１１４を介して入力されるＣＰＵ１２の表示コマンドに基づいて、表示データＲＡＭ２４に対するリード、ライト動作を制御する。このＣＰＵ系制御回路１３０により制御されるカラムアドレス制御回路１４０及びページアドレス制御回路１５０が設けられている。カラムアドレス制御回路１４０により指定されるカラムアドレスと、ページアドレス制御回路１５０により指定されるページアドレスとにより、表示データＲＡＭ２４の読み出し先と書き込み先とが特定される
なお、図９では図示していないが、ＣＰＵ１２からの書き込み用の水平・垂直同期信号Ｈ・ＶｓｙｎｃがＣＰＵ系制御回路１３０に入力される。書き込み用の水平同期信号Ｈｓｙｎｃは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラムアドレス制御回路１４０及びページアドレス制御回路１５０内に設けられたカウンタのセット、リセットに用いられる。さらに、書き込み用の水平・垂直同期信号Ｈ・Ｖｓｙｎｃは、カラムアドレス、ページアドレスをスタートアドレスＳＡに戻すために用いられる。
【０１００】
ドライバ系制御回路１７０は、Ｘドライバ系制御回路１７２及びＹドライバ系制御回路１７４を含む。このドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて表示用の垂直同期信号Ｖｓｙｎｃ、階調制御パルスＧＣＰ、極性反転信号ＦＲ、走査用ラッチパルスＬＰ、Ｙドライバ用スタートパルスＹＤ、Ｙドライバ用走査クロックＹＣＬＫ、表示データＲＡＭ２４への書き込みクロック等を発生させ、ＣＰＵ系制御回路１３０とは独立して、セレクタ回路１８０、ＰＷＭデコーダ回路１９０、電源制御回路１７８およびＹドライバＩＣ３０を制御する。
【０１０１】
第１の実施形態のドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて生成された表示用の垂直同期信号Ｖｓｙｎｃを外部出力する。例えばコントローラ１４は、生成した動画データを、この表示用の垂直同期信号Ｖｓｙｎｃに同期してＸドライバＩＣ２８に供給する。
【０１０２】
ドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて生成された書き込みクロックに同期して、供給された動画データをラインメモリ２６に書き込む。
【０１０３】
さらに、ドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて生成された走査用ラッチパルスＬＰを基準に、表示用データＲＡＭ２４から１フレーム分の画像を１走査ライン毎に読み出す。
【０１０４】
セレクタ回路１８０は、図３に示すセレクタ回路６４と出力ラッチ回路６６の機能を含んで構成される。ドライバ系制御回路１７０は、上述した画像判定データ生成回路を含んで構成され、表示用の水平同期信号Ｈｓｙｎｃとしての走査用ラッチパルスＬＰに同期して、表示データＲＡＭ２４から読み出された１走査ラインの静止画データと、ラインメモリ２６からの１走査ラインの動画データとから、混在データとを生成する。
【０１０５】
ＰＷＭデコーダ回路１９０は、セレクタ回路１８０によって生成された１走査ライン毎の混在データをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。液晶駆動回路６８は、ＰＷＭデコーダ回路１９０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す液晶パネル２２のセグメント電極ＳＥＧに供給する。
【０１０６】
２． 第２の実施形態
第１の実施形態におけるＸドライバＩＣ２８では、走査ラインごとに、ＣＰＵ１２若しくはコントローラ１４から供給される、ラインアドレス及びカラムアドレスに基づいて、若しくはラインデータ及びカラムデータに基づいて生成した画像判定データにより、１走査ライン上で静止画データ及び動画データが混在する混在データを生成するようにしていた。
【０１０７】
第２の実施形態におけるＸドライバＩＣでは、表示データＲＡＭ２４において、少なくとも表示部のカラム位置に対応付けて、上述した画像判定データを予め記憶させるようにしている。この場合、表示データＲＡＭ２４には、表示部の各ラインごとに、このような画像判定データを予め記憶させるようにすることが望ましい。
【０１０８】
図１０に、第２の実施形態における表示ドライバとしてのＸドライバＩＣの構成の概要を示す。
【０１０９】
ただし、図３に示すＸドライバＩＣ２８と同一部分には同一符号を付し、適宜説明を省略する。
【０１１０】
第２の実施形態におけるＸドライバＩＣ２００は、１フレーム分の静止画データを記憶する表示データＲＡＭ２４、１走査ライン分の動画データを記憶するラインメモリ２６を少なくとも含む。
【０１１１】
さらに第２の実施形態におけるＸドライバＩＣ２００では、表示データＲＡＭ２４を含むＲＡＭ２１０を有しており、このＲＡＭ２１０にはＲＡＭ制御回路２１２によって読み出し及び書込が制御される画像判定データＲＡＭ２２０を含む。画像判定データＲＡＭ２２０には、少なくともカラム位置に関連付けられた画像判定データを記憶している。また、画像判定データＲＡＭ２２０には、各ライン位置ごとに、この画像判定データを記憶している。
【０１１２】
静止画データは、ＣＰＵ１２からの表示コマンド（制御信号）に基づき、ＲＡＭ制御回路２１２によって１フレーム分、表示データＲＡＭ２４に書き込まれる。表示データＲＡＭ２４のカラム位置、ライン位置は、表示部におけるカラム位置、ライン位置に対応付けられている。
【０１１３】
画像判定データは、ＣＰＵ１２からの表示コマンド（制御信号）に基づき、ＲＡＭ制御回路２１２によって表示データＲＡＭ２４の各カラムに対応して、走査ライン単位で更に１ビットずつ書き込まれる。また、ＣＰＵ１２によって、表示データＲＡＭ２４の各ラインに対応して、画像判定データがライン数分書き込まれる。
【０１１４】
表示データＲＡＭ２４及び画像判定データＲＡＭ２２０からは、液晶パネル２２の１走査ライン分のデータ単位の静止画データ及び画像判定データが、液晶パネル２２の水平方向の走査周期で読み出される。
【０１１５】
セレクタ回路６４は、画像判定データＲＡＭ２２０から読み出された画像判定データに基づき、走査ライン単位にカラム位置ごとに、表示データＲＡＭ２４から読み出される静止画データと、ラインメモリ２６から読み出される動画データとのうちいずれか一方を選択し、静止画及び動画の混在データとして出力する。
【０１１６】
セレクタ回路６４から選択出力された１走査ライン分の混在データは、表示ユニット２０の表示用の水平同期信号Ｈｓｙｎｃに同期して、出力ラッチ回路６６にラッチされる。
【０１１７】
液晶駆動回路６８は、出力ラッチ回路６６でラッチされた混在データに基づいて、表示ユニット２０の液晶パネル２２の表示系の電圧に応じてシフトした駆動電圧をセグメント電極に供給する。
【０１１８】
このように画像判定データＲＡＭ２２０を設け、少なくとも表示データＲＡＭ２４の各カラムに対応して、走査ライン単位で更に１ビットずつ画像判定データを記憶するようにしたので、１走査ライン上で動画及び静止画の混合表示が可能となる。
【０１１９】
特に、図１１（Ａ）に示すように、画像判定データＲＡＭ２２０に、カラム位置に対応づけた画像判定データのみを記憶させるようにした場合でも、上述したように図１１（Ｂ）のように、走査ライン数分だけ画像判定データを画像判定データＲＡＭ２２０に記憶させ、走査周期で静止画及び動画の混在データとして選択出力することができるようにしたので、静止画表示領域の動画を表示させる領域は矩形領域に限定されることがなくなる。
【０１２０】
また、表示データＲＡＭ２４の容量は、多階調化に伴い増加の一途をたどっているため、上述したビットを追加することはほとんど回路規模に影響を与えることがない。
【０１２１】
このような第２の実施形態におけるＸドライバＩＣ２００の動作については、図４に示した第１の実施形態におけるＸドライバＩＣ２８と同様のため説明を省略する。
【０１２２】
また、ＸドライバＩＣ２００の詳細な構成例についても、図９に示した第１の実施形態と同様であるが、表示データＲＡＭ２４に加えて画像判定データＲＡＭ２２０が設けられる点が異なる。すなわち、第２の実施形態では、ドライバ系制御回路１７０により画像判定データが書き込まれ、表示データＲＡＭ２４の静止画データと同様に対応する１走査ラインの画像判定データが読み出され、セレクタ回路１８０で選択出力することで、混在データが生成される。
【０１２３】
なお、本発明は上述した各実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】本発明が適用される電子機器の概略ブロック図である。
【図２】ＣＰＵ、コントローラを搭載した第１の実施形態における携帯電話機の構成の概要を示す構成図である。
【図３】第１の実施形態における表示ドライバとしてのＸドライバＩＣの構成の概要を示す構成図である。
【図４】図３に示したＸドライバＩＣの動作の一例を示すタイミングチャートである。
【図５】液晶パネルにおけるカラムアドレス及びラインアドレスを説明するための説明図である。
【図６】液晶パネルにおけるラインデータとカラムデータを説明するための説明図である。
【図７】図７（Ａ）は、ラインデータとカラムデータとから混在データを生成するための真理値表である。図７（Ｂ）は、ラインデータとカラムデータとに基づいて混在データを生成するための具体的な構成例を示す回路図である。
【図８】第１の実施形態における画像判定データを生成する画像判定データ生成回路の構成の一例を示す説明図である。
【図９】第１の実施形態におけるＸドライバＩＣの詳細なブロック構成例を示すブロック図である。
【図１０】第２の実施形態における表示ドライバとしてのＸドライバＩＣの構成の概要を示す構成図である。
【図１１】図１１（Ａ）は、画像判定データＲＡＭに記憶される１走査ライン分の画像判定データを説明するための図である。図１１（Ｂ）は、画像判定データＲＡＭに記憶される走査ライン数分の画像判定データを説明するための図である。
【図１２】同一基板上に表示ドライバが形成された液晶パネルの構成図である。
【符号の説明】
１０ 電子機器
１２ ＣＰＵ
１４ コントローラ
２０ 表示ユニット
２２ 液晶パネル
２２Ａ 動画表示領域
２２Ｂ 静止画表示領域
２６ ラインメモリ
２８、２００ ＸドライバＩＣ
３０ ＹドライバＩＣ
４０ 携帯電話機
４２ 静止画用メモリ
４４ 動画用メモリ
４８ アンテナ
５０ 変復調回路
５２ ディジタルビデオカメラ
５４ 操作入力部
６０、２１２ ＲＡＭ制御回路
６２ シフトレジスタ
６４、１８０ セレクタ回路
６６ 出力ラッチ回路
６８ 液晶駆動回路
８０ カラムデータレジスタ
８２ ラインデータレジスタ
８４ データ生成回路
１００ ＣＰＵインタフェース
１０２ 入出力バッファ
１０４ 入力バッファ
１１０ 第１のバスライン
１１２、１２２ バスホールダ
１１４ コマンドデコーダ
１１６ ステータス設定回路
１２０ 第２のバスライン
１３０ ＣＰＵ系制御回路
１４０ カラムアドレス制御回路
１５０ ページアドレス制御回路
１６２ Ｉ／Ｏバッファ
１７０ ドライバ系制御回路
１７２ Ｘドライバ系制御回路
１７４ Ｙドライバ系制御回路
１７６ 発振回路
１７８ 電源制御回路
１９０ ＰＷＭデコーダ回路
２１０ ＲＡＭ
２２０ 画像判定データＲＡＭ
Claims (5)
- 静止画データ及び動画データに基づいて表示部を駆動する表示ドライバであって、
走査ラインごとに静止画データが読み出されるＲＡＭと、
動画データが走査ライン単位で記憶されるラインメモリと、
１走査ラインのカラム位置数分のビット数を有し１走査ラインのカラム位置ごとに静止画又は動画を指定するためのカラムデータを記憶するカラムデータレジスタと、
走査ライン数分のビット数を有し走査ラインごとに静止画又は動画を指定するためのラインデータを記憶するラインデータレジスタと、
走査ラインのカラム位置ごとに、前記ラインデータ及び前記カラムデータに基づいて前記画像判定データを生成する画像判定データ生成手段と、
カラム位置ごとに、ＲＡＭの走査ライン出力又はラインメモリの出力の一方を、前記画像判定データに基づいて出力するセレクタとを含み、
前記画像判定データ生成手段が、
走査ラインごとに、前記カラムデータが動画を指定し且つ前記ラインデータが動画を示すカラム位置では前記セレクタが前記ラインメモリから動画データを出力すると共に、それ以外のカラム位置では前記セレクタが前記ＲＡＭから静止画データを出力するように前記画像判定データを生成し、
前記セレクタの出力に基づいて前記表示部を駆動することを特徴とする表示ドライバ。 - 複数の信号電極と複数の走査電極により駆動される電気光学素子を有するパネルと、
前記複数の信号電極を駆動する請求項１記載の表示ドライバと、
前記複数の走査電極を走査駆動する走査駆動ドライバと、
を含むことを特徴とする表示ユニット。 - 複数の信号電極と複数の走査電極により駆動される電気光学素子と、 前記複数の信号電極を駆動する請求項１記載の表示ドライバと、
を含むことを特徴とする表示パネル。 - 請求項２に記載の表示ユニットと、
前記表示ユニットに、静止画データ及び動画データを供給する画像データ供給回路と、
を含むことを特徴とする電子機器。 - 静止画データ及び動画データに基づいて表示部を駆動する表示駆動方法であって、
１走査ラインのカラム位置数分のビット数を有し１走査ラインのカラム位置ごとに静止画又は動画を指定するためのカラムデータと、走査ライン数分のビット数を有し走査ラインごとに静止画又は動画を指定するためのラインデータとに基づいて、走査ラインのカラム位置ごとに、画像判定データを生成し、
前記画像判定データに基づいてカラム位置ごとに選択された静止画データ及び動画データを含む１走査ライン分の画像データを生成し、
前記画像データに基づいて表示部を駆動し、
前記画像判定データは、
走査ラインごとに、前記カラムデータが動画を指定し且つ前記ラインデータが動画を示すカラム位置では動画データが選択されると共に、それ以外のカラム位置では静止画データが選択されるように生成されることを特徴とする表示駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002002392A JP3578141B2 (ja) | 2001-02-22 | 2002-01-09 | 表示ドライバ、表示ユニット及び電子機器 |
| TW091101292A TW525135B (en) | 2001-02-22 | 2002-01-25 | Display driver, display unit, and electronic instrument |
| US10/072,616 US6930675B2 (en) | 2001-02-22 | 2002-02-07 | Display driver, display unit, and electronic instrument |
| KR10-2002-0009186A KR100443324B1 (ko) | 2001-02-22 | 2002-02-21 | 표시 드라이버, 표시 유닛, 표시 패널 및 전자기기 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-46595 | 2001-02-22 | ||
| JP2001046595 | 2001-02-22 | ||
| JP2002002392A JP3578141B2 (ja) | 2001-02-22 | 2002-01-09 | 表示ドライバ、表示ユニット及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002323881A JP2002323881A (ja) | 2002-11-08 |
| JP3578141B2 true JP3578141B2 (ja) | 2004-10-20 |
Family
ID=26609895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002002392A Expired - Fee Related JP3578141B2 (ja) | 2001-02-22 | 2002-01-09 | 表示ドライバ、表示ユニット及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6930675B2 (ja) |
| JP (1) | JP3578141B2 (ja) |
| KR (1) | KR100443324B1 (ja) |
| TW (1) | TW525135B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721041B (zh) * | 2016-08-17 | 2021-03-11 | 日商半導體能源研究所股份有限公司 | 驅動電路、顯示裝置及電子裝置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176870B2 (en) * | 2001-12-27 | 2007-02-13 | Renesas Technology Corp. | Display drive control circuit |
| JP4127510B2 (ja) * | 2002-03-06 | 2008-07-30 | 株式会社ルネサステクノロジ | 表示制御装置および電子機器 |
| TWI299485B (en) * | 2002-08-13 | 2008-08-01 | Tpo Displays Corp | Display Control device And Display Control Method |
| JP3698137B2 (ja) * | 2002-11-26 | 2005-09-21 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 |
| JP4055572B2 (ja) * | 2002-12-24 | 2008-03-05 | セイコーエプソン株式会社 | 表示システム及び表示コントローラ |
| KR100945577B1 (ko) | 2003-03-11 | 2010-03-08 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 그 방법 |
| KR100751932B1 (ko) | 2003-04-01 | 2007-08-27 | 엘지전자 주식회사 | 전면 필터와 그의 제조 방법 |
| JP2005043829A (ja) | 2003-07-25 | 2005-02-17 | Nec Electronics Corp | フラットディスプレイ用ドライバー及び画面表示方法 |
| BRPI0413694B1 (pt) * | 2003-08-20 | 2018-06-05 | Panasonic Corporation | Aparelho de comunicação sem-fio e método de alocação de subtransportador |
| US20060017715A1 (en) * | 2004-04-14 | 2006-01-26 | Pioneer Plasm Display Corporation | Display device, display driver, and data transfer method |
| JP4145284B2 (ja) * | 2004-04-21 | 2008-09-03 | シャープ株式会社 | 表示装置およびそれを備えたインストルメントパネルならびに自動車両 |
| JP4807938B2 (ja) * | 2004-05-14 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | コントローラドライバ及び表示装置 |
| JP2006017797A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 平面表示装置のデータ側駆動回路 |
| TWI268713B (en) * | 2005-04-21 | 2006-12-11 | Realtek Semiconductor Corp | Display device and display method thereof a display device comprising a zoom-scaling module and a digital display module |
| GB0524400D0 (en) * | 2005-11-30 | 2006-01-04 | Microemissive Displays Ltd | Temporary memory circuits |
| JP2007225873A (ja) * | 2006-02-23 | 2007-09-06 | Hitachi Displays Ltd | 画像表示装置 |
| JP2007240741A (ja) * | 2006-03-07 | 2007-09-20 | Canon Inc | 画像制御装置及び画像制御方法 |
| JP4566176B2 (ja) * | 2006-09-29 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 表示駆動回路 |
| JP2008216362A (ja) * | 2007-02-28 | 2008-09-18 | Optrex Corp | 表示装置の駆動装置 |
| US8102401B2 (en) * | 2007-04-25 | 2012-01-24 | Atmel Corporation | Display controller operating mode using multiple data buffers |
| KR101117646B1 (ko) * | 2009-08-27 | 2012-03-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
| KR102072781B1 (ko) * | 2012-09-24 | 2020-02-04 | 삼성디스플레이 주식회사 | 표시 장치의 구동 방법 및 표시 장치의 구동 장치 |
| JP6034161B2 (ja) * | 2012-11-29 | 2016-11-30 | シナプティクス・ジャパン合同会社 | 半導体装置及び電子機器 |
| JP6895101B2 (ja) | 2015-12-22 | 2021-06-30 | カシオ計算機株式会社 | 表示モジュール、表示装置及びその制御方法、制御プログラム |
| US10283078B2 (en) * | 2016-01-20 | 2019-05-07 | Mediatek Inc. | Adaptive display partial update methods and apparatus thereof for power saving in pixel processing |
| WO2017202195A1 (zh) * | 2016-05-25 | 2017-11-30 | 北京车和家信息技术有限责任公司 | 车辆中的控制方法、车辆主板、控制系统和车辆 |
| CN108647271B (zh) * | 2018-04-28 | 2021-03-02 | 北京微播视界科技有限公司 | 网页内容显示方法、装置、计算机可读存储介质和终端 |
| KR102642510B1 (ko) * | 2019-12-26 | 2024-03-04 | 삼성디스플레이 주식회사 | 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법 |
| KR102728795B1 (ko) * | 2020-12-11 | 2024-11-11 | 삼성전자주식회사 | 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859494A (ja) | 1981-10-06 | 1983-04-08 | 三菱電機株式会社 | 表示装置 |
| US5530797A (en) * | 1992-04-09 | 1996-06-25 | Matsushita Electric Industrial Co., Ltd. | Workstation for simultaneously displaying overlapped windows using a priority control register |
| JP3429866B2 (ja) | 1994-09-09 | 2003-07-28 | 株式会社日立製作所 | マトリックスパネル表示装置 |
| JPH08211849A (ja) | 1995-02-02 | 1996-08-20 | Casio Comput Co Ltd | 表示制御装置 |
| JP3261519B2 (ja) | 1996-06-11 | 2002-03-04 | 株式会社日立製作所 | 液晶表示装置 |
| EP0797182A1 (en) * | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| JPH09281933A (ja) | 1996-04-17 | 1997-10-31 | Hitachi Ltd | データドライバ及びこれを用いた液晶表示装置，情報処理装置 |
| JP2000284776A (ja) * | 1999-03-30 | 2000-10-13 | Fuji Film Microdevices Co Ltd | 画像処理装置 |
| JP2000284758A (ja) * | 1999-03-31 | 2000-10-13 | Minolta Co Ltd | 情報表示装置 |
| JP3659139B2 (ja) * | 1999-11-29 | 2005-06-15 | セイコーエプソン株式会社 | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
-
2002
- 2002-01-09 JP JP2002002392A patent/JP3578141B2/ja not_active Expired - Fee Related
- 2002-01-25 TW TW091101292A patent/TW525135B/zh not_active IP Right Cessation
- 2002-02-07 US US10/072,616 patent/US6930675B2/en not_active Expired - Fee Related
- 2002-02-21 KR KR10-2002-0009186A patent/KR100443324B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721041B (zh) * | 2016-08-17 | 2021-03-11 | 日商半導體能源研究所股份有限公司 | 驅動電路、顯示裝置及電子裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW525135B (en) | 2003-03-21 |
| KR100443324B1 (ko) | 2004-08-09 |
| US20020113781A1 (en) | 2002-08-22 |
| US6930675B2 (en) | 2005-08-16 |
| JP2002323881A (ja) | 2002-11-08 |
| KR20020068951A (ko) | 2002-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578141B2 (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
| JP3659139B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| US7710377B2 (en) | LCD panel including gate drivers | |
| JP4807938B2 (ja) | コントローラドライバ及び表示装置 | |
| US6943782B2 (en) | Display control method, display controller, display unit and electronic device | |
| US6784868B2 (en) | Liquid crystal driving devices | |
| JP2004287165A (ja) | 表示ドライバ、電気光学装置、電子機器及び表示駆動方法 | |
| CN1527269A (zh) | 显示装置 | |
| US6340959B1 (en) | Display control circuit | |
| US20030112257A1 (en) | Display driving circuits, electrooptic apparatuses, electronic apparatuses, and display driving methods | |
| US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
| JP4048749B2 (ja) | Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 | |
| JP3944748B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JP4507630B2 (ja) | 光学機能装置及び光学表示方法 | |
| JP2008003135A (ja) | 電気光学装置、表示データ処理回路、処理方法および電子機器 | |
| JP2007188096A (ja) | 表示駆動制御装置 | |
| JP2009080494A (ja) | 携帯通信端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |