JP3561683B2 - Circuit device manufacturing method - Google Patents

Circuit device manufacturing method Download PDF

Info

Publication number
JP3561683B2
JP3561683B2 JP2000266738A JP2000266738A JP3561683B2 JP 3561683 B2 JP3561683 B2 JP 3561683B2 JP 2000266738 A JP2000266738 A JP 2000266738A JP 2000266738 A JP2000266738 A JP 2000266738A JP 3561683 B2 JP3561683 B2 JP 3561683B2
Authority
JP
Japan
Prior art keywords
conductive
conductive foil
conductive path
foil
separation groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000266738A
Other languages
Japanese (ja)
Other versions
JP2002076182A (en
Inventor
則明 坂本
義幸 小林
純次 阪本
茂明 真下
克実 大川
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000266738A priority Critical patent/JP3561683B2/en
Publication of JP2002076182A publication Critical patent/JP2002076182A/en
Application granted granted Critical
Publication of JP3561683B2 publication Critical patent/JP3561683B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

PROBLEM TO BE SOLVED: To solve the problem that a support board is not substantially needed and is an excessive material and the thickness of the support board large-sizes a circuit device mounting a circuit element as a printed board, a ceramic board, a flexible sheet and the like are made the support boards. SOLUTION: After a first trench 61 is formed on a first conductive foil 60A and a second trench 62 is formed on a second conductive foil 60B, the circuit element is mounted to fix an insulation resin 50 as the integrated conductive foil 60 is made the support board, after it is inverted, and at this time the connection part 64 of the second conductive foil 60B is etched as the insulation resin 50 is made the support board so as to be separated as a conductive path. Thus, the conductive path 51 and the circuit element 52 can realize the circuit device supported on the insulation resin 50 without employing the support board. Furthermore, pieces of wiring L1-L3 needed absolutely for the circuit exist, and slipping can be prevented because it has curved structures 59, 63 and a visor 58.

Description

【0001】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に薄型の回路装置の製造方法に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【0003】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置1は、図26のように、プリント基板PSに実装される。
【0004】
またこのパッケージ型半導体装置1は、半導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の側部から外部接続用のリード端子4が導出されたものである。
【0005】
しかしこのパッケージ型半導体装置1は、リード端子4が樹脂層3から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【0006】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSP、またはチップサイズよりも若干大きいサイズのCSPが開発されている。
【0007】
図27は、支持基板としてガラスエポキシ基板5を採用した、チップサイズよりも若干大きいCSP6を示すものである。ここではガラスエポキシ基板5にトランジスタチップTが実装されたものとして説明していく。
【0008】
このガラスエポキシ基板5の表面には、第1の電極7、第2の電極8およびダイパッド9が形成され、裏面には第1の裏面電極10と第2の裏面電極11が形成されている。そしてスルーホールTHを介して、前記第1の電極7と第1の裏面電極10が、第2の電極8と第2の裏面電極11が電気的に接続されている。またダイパッド9には前記ベアのトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極7が金属細線12を介して接続され、トランジスタのベース電極と第2の電極8が金属細線12を介して接続されている。更にトランジスタチップTを覆うようにガラスエポキシ基板5に樹脂層13が設けられている。
【0009】
前記CSP6は、ガラスエポキシ基板5を採用するが、ウェハスケールCSPと違い、チップTから外部接続用の裏面電極10、11までの延在構造が簡単であり、安価に製造できるメリットを有する。
【0010】
また前記CSP6は、図27のように、プリント基板PSに実装される。プリント基板PSには、電気回路を構成する電極、配線が設けられ、前記CSP6、パッケージ型半導体装置1、チップ抵抗CRまたはチップコンデンサCC等が電気的に接続されて固着される。
【0011】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【0012】
つぎに、このCSPの製造方法を図29および図30を参照しながら説明する。尚、図30では、中央のガラエポ/フレキ基板と題するフロー図を参照する。
【0013】
まず基材(支持基板)としてガラスエポキシ基板5を用意し、この両面に絶縁性接着剤を介してCu箔20、21を圧着する。(以上図29Aを参照)
続いて、第1の電極7,第2の電極8、ダイパッド9、第1の裏面電極10および第2の裏面電極11対応するCu箔20、21に耐エッチング性のレジスト22を被覆し、Cu箔20、21をパターニングする。尚、パターニングは、表と裏で別々にしても良い。(以上図29Bを参照)
続いて、ドリルやレーザを利用してスルーホールTHのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールTHを形成する。このスルーホールTHにより第1の電極7と第1の裏面電極10、第2の電極8と第2の裏面電極10が電気的に接続される。(以上図29Cを参照)
更に、図面では省略をしたが、ボンデイングポストと成る第1の電極7,第2の電極8にNiメッキを施すと共に、ダイボンディングポストとなるダイパッド9にAuメッキを施し、トランジスタチップTをダイボンディングする。
【0014】
最後に、トランジスタチップTのエミッタ電極と第1の電極7、トランジスタチップTのベース電極と第2の電極8を金属細線12を介して接続し、樹脂層13で被覆している。(以上図29Dを参照)
そして必要により、ダイシングして個々の電気素子として分離している。図28では、ガラスエポキシ基板5に、トランジスタチップTが一つしか設けられていないが、実際は、トランジスタチップTがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【0015】
以上の製造方法により、支持基板5を採用したCSP型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【0016】
一方、セラミック基板を採用した製造方法を図30左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図29の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【0017】
【発明が解決しようとする課題】
図28に於いて、トランジスタチップT、接続手段7〜12および樹脂層13は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路装置を提供するのは難しかった。
【0018】
また、支持基板となるガラスエポキシ基板5は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板5を無くすことができなかった。
【0019】
そのため、このガラスエポキシ基板5を採用することによって、コストが上昇し、更にはガラスエポキシ基板5が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【0020】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【0021】
図31は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にIC回路が形成されており、トランジスタチップ21、ICチップ22、チップコンデンサ23および/またはチップ抵抗24が実装されている。このトランジスタチップ21やICチップ22の周囲には、配線25と一体となったボンディングパッド26が形成され、金属細線28を介してチップ21、22とボンディングパッドが電気的に接続されている。また配線29は、外部リードパッド30と一体となり形成されている。これらの配線25、29は、基板の中を曲折しながら延在され、必要によってはICチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に少なく、配線が剥がれたり、反ったりする問題があった。またボンディングパッド26は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【0022】
更には、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【0023】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、少なくとも導電路と成る領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、前記第1の分離溝に対応する部分の前記第2の導電箔を厚み方向に部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、前記回路素子および前記第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記第2の導電箔の前記連結部を除去する工程とを具備することを特徴とする。
【0024】
本発明では、第2の導電箔を第1の導電路を形成する際のエッチングストッパーとして活用すると共に第1の導電路がバラバラに分離されることを防止している。しかも最終的には第2の導電路として使用している。また第1および第2の分離溝に充填された絶縁性樹脂により導電路を一体に支持し、導電路の抜けを防止している。もちろんスルーホールも不要にできる。
【0025】
また本発明は、第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、前記第1の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、少なくとも導電路となる領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、前記第1の分離溝に対応する部分の前記第2の導電箔を部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、前記回路素子の電極と所望の前記第1の導電路とを電気的に接続する接続手段を形成する工程と、前記回路素子、前記接続手段および第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドし、前記第1および第2の導電路と前記絶縁性樹脂を嵌合させる工程と、前記第2の導電箔の前記連結部を除去する工程とを具備することを特徴とする。
【0026】
本発明では更に、第2の導電箔を第1の導電路を形成する際のエッチングストッパーとして活用すると共に第1の導電路がバラバラに分離されることを防止している。しかも最終的には第2の導電路として使用している。また導電被膜を採用することで導電路の表面にひさしを形成し、このひさしを被覆し且つ第1および第2の分離溝に充填される絶縁性樹脂により、導電路の抜けを防止している。もちろんスルーホールも不要にできる。
【0027】
【発明の実施の形態】
本発明の第1の実施の形態
図1〜図8を参照して本発明の回路装置53の製造方法の第1の実施の形態について説明する。
【0028】
本発明は、第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、少なくとも導電路と成る領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、前記第1の分離溝に対応する部分の前記第2の導電箔を厚み方向に部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、前記回路素子の電極と所望の前記第1の導電路とを電気的に接続する接続手段を形成する工程と、前記回路素子、前記接続手段および前記第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記第2の導電箔の前記連結部を除去する工程と、前記絶縁性樹脂を切断して個別の回路装置に分離する工程から構成されている。
【0029】
まず本発明の第1の工程は、図1に示す如く、第1の導電箔60Aと第2の導電箔60Bが積層された積層導電箔60を用意することにある。
【0030】
ここで重要なことは、両導電箔が選択的にエッチングできる事、および抵抗値が低いことである。また集積度を向上するためには、エッチングに於いてファィンパターンが形成できる事も重要である。例えば、第1の導電箔60Aをエッチングによりパターニングする際、第2の導電箔60Bは、エッチングストッパーとして働くことが重要であり、また逆に第2の導電箔60Bをエッチングして第2の導電路としてパターニングする際、第1の導電箔60Aがエッチングされないことも重要である。
【0031】
例えば、抵抗値の低い材料として、Cu、Al、Au、Ag、Pt等があげられるが、コスト、加工性を考慮するとCuとAlが適当である。Cuは、抵抗値が低くコストも安いため、最も採用されている材料であり、ウェットエッチングが可能な材料である。しかしドライエッチングしずらい材料である。
【0032】
一方、Alは、半導体ICの配線に多用され、異方性エッチングが可能な材料である。側壁をストレートでエッチングできるため、より高密度に配線を形成することができる。
【0033】
例えばCuを第1の導電箔として採用する場合、Al箔を用意し、このAl箔の表面にCuをメッキすれば、Cuの厚みを調整できるため、よりファインパターンが可能となる。当然Cuの厚みを薄くすれば横方向のエッチングが進まないためよりファインパターンが可能である。Alを第1の導電箔60Aとして採用する場合、Cu箔を用意し、このCu箔の上にAlを蒸着やスパッタリングにより形成すれば、Alの膜厚が調整できる。更には、ClガスやCl+BClガスで異方性エッチングが可能であるため、よりファインパターンが可能となる。
【0034】
以下、第2の導電箔60Bとして10μm〜300μmのAl箔を採用し、この上に第1の導電箔60Aとして数μm〜20μm程度にメッキされたCuを採用し、この積層導電箔60を用いて説明していく。
【0035】
尚、シート状の積層導電箔60は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【0036】
本発明の第2の工程は、図2および図3に示す如く、少なくとも導電路と成る領域を除いた第1の導電箔60Aに第1の分離溝61を形成して側面が湾曲構造の第1の導電路を形成することにある。
【0037】
まず、図2の如く、Cuより成る第1の導電箔60A上に、ホトレジストPR(耐エッチングマスク)を形成し、第1の導電路51A〜51Cとなる領域を除いた第1の導電箔60Aが露出するようにホトレジストPRをパターニングする。そして、図3Aの如く、前記ホトレジストPRを介してエッチングしている。
【0038】
本工程では、ウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。
【0039】
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造59になる。また塩化第二鉄をエッチャントとして採用すると、CuよりもAlの方がエッチングレートが速いため、Alはエッチングストッパーとして働かない。そのため、第1の導電箔60Aが第1の導電路51A〜51Cとしてパターニングされた際、Alの第2の導電箔60Bが、この第1の導電路51A〜51Cを一体で支持できるように、その厚みを厚くする必要がある。
【0040】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Cuを反応性イオンエッチングで取り除くことは不可能と言われており、スパッタリングで取り除くことができる。またまたスパッタエッチングの条件によって異方性、非異方性でエッチングできる。非異方性にすることにより、第1の分離溝61の側面は湾曲構造59になる。
【0041】
ここでは、Cuをエッチングし、Alをエッチングしないエッチャントを採用し、Alがエッチングストッパーとなるエッチャントが好ましい。
【0042】
特に図3Bの如く、エッチングマスクとなるホトレジストPRの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように第1の分離溝61の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなれば、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【0043】
尚、図2に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく第1の分離溝61をエッチングできる。この導電被膜として考えられる材料は、Ni、Ag、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【0044】
例えばAg被膜は、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのまま導電路51上のAg被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またAgの導電被膜にはAu細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【0045】
本発明の第3の工程は、図4に示す如く、第1の分離溝61に対応する部分の第2の導電箔60Bを厚み方向に部分的に除去して連結部64を残して第2の分離溝62を形成し、同時に第1の導電路の裏面に第2の導電路を形成することにある。
【0046】
本工程では、前工程で用いたホトレジストPRおよび第1の分離溝61を形成した第1の導電箔60Aをマスクとして第2の導電箔60Bをハーフエッチングして第2の分離溝62を形成する。ここでは、水酸化ナトリウム等のアルカリ液を採用してエッチングしている。水酸化ナトリウムは、AlはエッチングするがCuはエッチングしないため、第1の導電路51A〜51Cを腐蝕することなく湾曲構造63を有する第2の分離溝62を形成できる。
【0047】
第2の分離溝62は第2の導電箔60Bの厚みの約半分程度に形成され、残された部分は連結部64として導電路を支持する役割を有している。すなわち、第2の導電箔60Bは、連結部64で一体にシートの状態で維持しているため、第1の導電路51A〜51Cを個々に分離されない。従ってシート状の積層導電箔60として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0048】
なお第1の導電路の裏面にある分離溝62で離間された第2の導電箔60Bは第2の導電路となり、両者で導電路を形成することになる。
【0049】
本発明の第4の工程は、図5に示す如く、所望の回路素子を所望の第1の導電路上に電気的に接続して固着し、回路素子の電極と所望の第1の導電路とを電気的に接続する接続手段を形成することにある。すなわち、第1の分離溝61が形成された第1の導電路51A〜51C上に回路素子52A、52Bを電気的に接続して実装され、接続手段で電気的な接続を行う。
【0050】
回路素子52としては、トランジスタ、ダイオード、ICチップ等の半導体素子52A、チップコンデンサ、チップ抵抗等の受動素子52Bである。またこれらの素子は、ベアチップでも封止されたチップでも良い。厚みが厚くはなるが、CSP、BGA等のフェイスダウン素子(フリップチップとも呼ぶ)も実装できる。
【0051】
ここでは、ベアのトランジスタチップ52Aが第1の導電路51Aにダイボンディングされる。また、エミッタ電極と第1の導電路51B、ベース電極と第1の導電路51Bが、熱圧着によるボールボンディング法あるいは超音波によるウェッヂボンデイング法等で固着された金属細線55Aを介して接続される。またチップコンデンサまたは受動素子が、半田等のロウ材またはAgペースト等の導電ペースト55Bを介して第1の導電路51Bと51Cの間に実装され固着される。
【0052】
また図29に示すパターンを本実施の形態で応用した場合、ボンディングパッド26は、そのサイズが非常に小さいが、図4に示すように、第2の導電箔60Bと一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが第2の導電箔60Bと一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【0053】
本発明の第5の工程は、図6に示す如く、回路素子、接続手段および第1の導電路を被覆し、第1および第2の分離溝61、62に充填されるように絶縁性樹脂でモールドすることにある。
【0054】
本工程では、第1の導電路51A〜51C、湾曲した第1の分離溝61および第2の分離溝62に絶縁性樹脂50を付着される。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0055】
導電箔60表面に被覆された絶縁性樹脂50の厚さは、回路素子の最頂部(ここでは金属細線55Aの頂部)から約100μmが被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0056】
更には、湾曲構造59を持った第1の分離溝61および湾曲構造63を持った第2の分離溝62に絶縁性樹脂50が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂50の剥がれが防止でき、逆に後の工程で分離される導電路51の抜けが防止できる。
【0057】
尚、ここの絶縁性樹脂50を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
【0058】
本発明の第6の工程は、図7に示す如く、第2の導電箔の連結部を除去することにある。すなわち、第2の導電箔60Bの裏面を化学的および/または物理的に除き、導電路51として分離する工程がある。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により可能となる。
【0059】
本工程では、水酸化ナトリウム等のアルカリ液を採用してエッチングしている。水酸化ナトリウムは、AlはエッチングするがCuはエッチングしないため、第1の導電路51A〜51Cを腐蝕することがない。
【0060】
この結果、絶縁性樹脂50に第2の導電路51S〜51Uが露出する構造となる。そして第2の分離溝62の底部が露出する。
【0061】
更に、必要によって露出した第2の導電路51S〜51Uに半田等の導電材を被着する。また、第2の導電路51S〜51Uの裏面に導電被膜を被着する場合、図1の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。
【0062】
本発明の第7の工程は、図8に示す如く、絶縁性樹脂50を切断して個別の回路装置に分離することにある。
【0063】
本実施の形態では、導電路にトランジスタとチップ抵抗が実装されているだけの回路装置しか示されていないが、実際にはこれを1単位としてマトリックス状に多数個の回路装置が積層導電箔60上に配置されている。この場合は、各単位間の第1および第2の分離溝61、62に充填された絶縁性樹脂50のところを図21で示すようにダイシング装置で切断して個々に分離される。
【0064】
以上の製造方法によって、絶縁性樹脂50に第1の導電路51A〜51Cが埋め込まれ、絶縁性樹脂50の裏面には第2の導電路51S〜51Uが露出した回路装置53が実現できる。
【0065】
本発明の回路装置について図8を参照しながらその構造について説明する。
【0066】
図8には、絶縁性樹脂50に埋め込まれた導電路51を有し、導電路51上には回路素子52が固着され、前記絶縁性樹脂50で導電路51を支持して成る回路装置53が示されている。しかも導電路51の側面は湾曲構造59、63を有している。
【0067】
本構造は、回路素子52A、52B、複数の第1の導電路51A〜51Cおよび第2の導電路51S〜51Uと、この第1の導電路51A〜51Cを埋め込む絶縁性樹脂50の3つの材料で主に構成され、第1の導電路51A〜51Cおよびの第2の導電路51S〜51U間には、この絶縁性樹脂50で充填された第1の分離溝61および第2の分離溝62が設けられる。そして絶縁性樹脂50により湾曲構造59、63の前記導電路51が支持されている。
【0068】
本回路装置は、導電路51を被覆し且つ第1の導電路51A〜51Cおよび第2の導電路51S〜51Uの間の第1および第2の分離溝61、62に充填されて一体に支持する絶縁性樹脂50を有している。
【0069】
また、この導電路51間には絶縁性樹脂50が充填されることで、お互いの絶縁がはかれるメリットを有する。
【0070】
この湾曲構造59の第1の導電路51A〜51Cの間は、第1の分離溝61となり、湾曲構造63の第2の導電路51S〜51Uの間は、第2の分離溝62となり、ここに絶縁性樹脂50が充填されることで、導電路51の抜けが防止できると同時にお互いの絶縁がはかれるメリットを有する。
【0071】
第2の導電路51S〜51Uを露出することにより、第2の導電路の裏面が外部との接続を可能にし、図26の如き従来構造のスルーホールTHを不要にできる特徴を有する。
本発明の第2の実施の形態
次に図9〜図16を参照して、ひさし58を有する回路装置56の製造方法について説明する。なお、ひさしとなる導電被膜(以下第2の材料と呼ぶ)70が被着される以外は、第1の実施の形態と実質同一であるため、重複する説明は省略する。
【0072】
本発明は、第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、前記第1の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、少なくとも導電路となる領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、前記第1の分離溝に対応する部分の前記第2の導電箔を部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、前記回路素子の電極と所望の前記第1の導電路とを電気的に接続する接続手段を形成する工程と、前記回路素子、前記接続手段および第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドし、前記第1および第2の導電路と前記絶縁性樹脂を嵌合させる工程と、前記第2の導電箔の前記連結部を除去する工程とから構成されている。
【0073】
まず本発明の第1および第2の工程は、図9に示す如く、第1の導電箔と第2の導電箔が積層された積層導電箔を用意し、前記第1の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成することにある。
【0074】
図9の如く、第1の材料から成る第1の導電箔60Aの上にエッチングレートの小さい第2の材料70が被覆された積層導電箔60を用意する。
【0075】
例えばCu箔の上にNiを被着すると、塩化第二鉄または塩化第二銅等でCuとNiが一度にエッチングでき、エッチングレートの差によりNiがひさし58と成って形成されるため好適である。太い実線がNiから成る導電被膜70であり、その膜厚は1〜10μm程度が好ましい。またNiの膜厚が厚い程、ひさし58が形成されやすい。
【0076】
また第2の材料は、第1の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第2の材料から成る被膜を第1の導電路51A〜51Cの形成領域に被覆するようにパターニングし、この被膜をマスクにして第1の材料から成る第1の導電箔60Aをエッチングすればひさし58が形成できるからである。
【0077】
本発明の第3の工程は、図10および図11に示す如く、少なくとも導電路となる領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成することにある。
【0078】
図10の如く、Ni70の上に、ホトレジストPRを形成し、第1の導電路51A〜51Cとなる領域を除いたNi70が露出するようにホトレジストPRをパターニングし、図11の如く、前記ホトレジストを介してエッチングすればよい。
【0079】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ni70のエッチングレートがCu60のエッチングレートよりも遅いため、エッチングが進むにつれてひさし58がでてくる。
【0080】
本発明の第4の工程は、図12に示す如く、第1の分離溝に対応する部分の第2の導電箔を部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成することにある。
【0081】
本工程は前述した第1の実施の形態の第3の工程(図4)と同様であるので説明を省略する。
【0082】
本発明の第5の工程は、図13に示す如く、所望の回路素子を所望の第1の導電路上に電気的に接続して固着し、回路素子の電極と所望の第1の導電路とを電気的に接続する接続手段を形成することにある。
【0083】
本工程も前述した第1の実施の形態の第4の工程(図5)と同様であるので説明を省略する。
【0084】
本発明の第6の工程は、図14に示す如く、回路素子、接続手段および第1の導電路を被覆し、第1および第2の分離溝に充填されるように絶縁性樹脂でモールドし、第1および第2の導電路と前記絶縁性樹脂を嵌合させることにある。
【0085】
本工程も前述した第1の実施の形態の第5の工程(図6)と同様であるので説明を省略する。
【0086】
本発明の第7の工程は、図15に示す如く、第2の導電箔の連結部を除去することにある。
【0087】
本工程も前述した第1の実施の形態の第6の工程(図7)と同様であるので説明を省略する。
【0088】
本発明の第8の工程は、図16に示す如く、絶縁性樹脂50を切断して個別の回路装置に分離することにある。
【0089】
本工程も前述した第1の実施の形態の第7の工程(図8)と同様であるので説明を省略する。
【0090】
以上、ひさし58と湾曲構造59、63により三重のアンカー効果を発生させることにより、導電路の抜け、反り等を防止する事ができる。
本発明の第3の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるIC回路を一単位としてマトリックス状に配置し、封止後に個別分離して、IC回路を構成した回路装置とする製造方法を図17〜図23を参照して説明する。また本製造方法は、第1の実施の形態、第2の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【0091】
まず図17の如く、シート状の積層導電箔60を用意する。
【0092】
尚、第2の導電箔60Bは、図19の工程の第1および第2の分離溝61、62を形成する際、第1の導電路がバラバラにならないように支持できる膜厚である必要がある。ここでは、一方がAl、他方がCuであり、どちらが上になっても良い。またシート状の積層導電箔60は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【0093】
続いて、少なくとも第1の導電路51A〜51Cとなる領域を除いた第1の導電箔60Aを除去する工程がある。
【0094】
まず、図18の如く、第1の導電箔60Aの上に、ホトレジストPRを形成し、第1の導電路51A〜51Cとなる領域を除いた第1の導電箔60Aが露出するようにホトレジストPRをパターニングする。そして、図19の如く、前記ホトレジストPRを介してエッチングすればよい。
【0095】
エッチングにより形成された第1の分離溝61の側面は、粗面となるため絶縁性樹脂50との接着性が向上される。
【0096】
またこの第1の分離溝61の側壁は、非異方性的にエッチングされるため湾曲となる。この除去工程は、ウェットエッチング、ドライエッチングが採用できる。そしてこの湾曲構造によりアンカー効果が発生する構造となる。(詳細は、回路装置の製造方法を説明する第1の実施の形態を参照)
尚、図18に於いて、ホトレジストPRの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。第1の導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【0097】
更に、第1の分離溝61を介して第2の導電箔60Bを第1の導電箔60Aをエッチングしないエッチング液でハーフエッチングして第2の分離溝62を形成する。この際に第2の導電箔60Bの一部は連結部64として残され、全体をバラバラに分離しないように支持する。
【0098】
続いて、図20の如く、第1の分離溝61が形成された第1の導電箔60Aに回路素子52Aを電気的に接続して実装する工程がある。
【0099】
回路素子52Aとしては、トランジスタ、ダイオード、ICチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子(フリップチップ)も実装できる。
【0100】
ここでは、ベアのトランジスタチップ52Aが導電路51Aにダイボンディングされ、エミッタ電極と第1の導電路51B、ベース電極と第1の導電路51Bが金属細線55Aを介して接続される。
【0101】
更に、図21に示すように、積層導電箔60および第1および第2の分離溝61、62に絶縁性樹脂50を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。
【0102】
本実施の形態では、積層導電箔60表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0103】
また第1および第2の分離溝61、62は、第2の導電箔60Bが連結部64でシート状に残存しているため、第1の導電箔60Aが第1の導電路51A〜51Cとして個々に分離されていない。従ってシート状の積層導電箔60として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0104】
続いて、図22に示すように、点線で示す位置で第2の導電箔60Bの裏面を化学的および/または物理的に除き、導電路51として分離する工程がある。ここで本工程は、エッチングにより施される。この結果、絶縁性樹脂50の裏面に第2の導電路51S〜51Uが露出する構造となる。
【0105】
更に、露出した第2の導電路51S〜51Uに半田等の導電材を被着する。
【0106】
最後に、図23の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【0107】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【0108】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
以上に第1〜第3の実施の形態で説明した本発明の製造方法は、図31で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド26と一体で成り、他端は回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を有する湾曲構造を持って支持されているため、抜けを防止できるメリットを有する。
【0109】
更には、絶縁性樹脂50の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
【0110】
図30の右側には、本発明を簡単にまとめたフローが示されている。積層導電箔の用意、AgまたはNi等のメッキ、第1の導電箔のエッチング、第2の導電箔のエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、導電路の裏面処理およびダイシングの9工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態
図24は、フェイスダウン型の回路素子80を実装した回路装置81を示すものである。回路素子80としては、ベアの半導体チップ、表面が封止されたCSPやBGA(フリップチップ)等が該当する。また図25は、チップ抵抗やチップ抵抗等の受動素子82が実装された回路装置83を示すものである。これらは、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【0111】
図26は、実層構造について説明するものである。まず図26Aは、プリント基板や金属基板、セラミック基板等の実装基板84に形成された導電路85に今まで説明してきた本発明の回路装置53、56、81、83が実装されたものである。
【0112】
特に、半導体チップ52の裏面が固着された導電路51Aは、実装基板84の導電路85と熱的に結合されているため、前記導電路85を介して回路装置の熱を放熱させることができる。また実装基板84として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ52の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【0113】
例えばパワーMOS、IGBT、SIT、大電流駆動用のトランジスタ、大電流駆動用のIC(MOS型、BIP型、Bi−CMOS型)メモリ素子等は、好適である。
【0114】
また金属基板としては、Al基板、Cu基板、Fe基板が好ましく、また導電路85との短絡が考慮されて、絶縁性樹脂および/または酸化膜等が形成されている。
【0115】
また図26Bは、本回路装置90を、図26Aの基板84として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールTHが形成されている程度であるが、本発明では、IC回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも1つの回路(システムとして内蔵させても良い)が内蔵されているものである。
【0116】
また、従来では、支持基板としてプリント基板、セラミック基板等が必要であったが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、その重量を小さくできる。
【0117】
また本回路装置90を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置91を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【0118】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【0119】
尚、符号93で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板90の中に埋め込まれた導電路と回路素子91等に形成された電極との短絡を防止できる。
更に、図32を使い本回路装置のメリットを述べる。従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用して実装基板モジュールを完成でき、セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【0120】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されているために、これらの問題を解決することができる。
【0121】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図28の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【0122】
また導電路の側面が湾曲構造をしていることおよび/または導電路の表面に第2の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる事によってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【0123】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。また分離溝の形成工程に湾曲構造も形成でき、アンカー効果のある構造も同時に実現できる。
【0124】
また図30から明白なように、スルーホールの形成工程、導体の印刷工程(セラミック基板の場合)等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【0125】
次に導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【0126】
最後に本回路装置を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置91を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【図面の簡単な説明】
【図1】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図2】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図3】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図4】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図5】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図6】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図7】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図8】本発明の回路装置の製造方法の第1の実施の形態を説明する図である。
【図9】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図10】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図11】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図12】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図13】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図14】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図15】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図16】本発明の回路装置の製造方法の第2の実施の形態を説明する図である。
【図17】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図18】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図19】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図20】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図21】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図22】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図23】本発明の回路装置の製造方法の第3の実施の形態を説明する図である。
【図24】本発明の回路装置を説明する図である。
【図25】本発明の回路装置を説明する図である。
【図26】本発明の回路装置の実装構造を説明する図である。
【図27】従来の回路装置の実装構造を説明する図である。
【図28】従来の回路装置を説明する図である。
【図29】従来の回路装置の製造方法を説明する図である。
【図30】従来と本発明の回路装置の製造方法を説明する図である。
【図31】従来と本発明の回路装置に適用されるIC回路のパターン図である。
【図32】半導体メーカーとセットメーカーの位置づけを説明する図である。
【符号の説明】
50 絶縁性樹脂
51 導電路
52 回路素子
53 回路装置
58 ひさし
60 積層導電箔
60A 第1の導電箔
60B 第2の導電箔
61 第1の分離溝
62 第2の分離溝
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a circuit device, and more particularly to a method for manufacturing a thin circuit device.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is used for a mobile phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.
[0003]
For example, taking a semiconductor device as an example of a circuit device, a general semiconductor device is a packaged semiconductor device sealed with a conventional transfer mold. This semiconductor device 1 is mounted on a printed circuit board PS as shown in FIG.
[0004]
In the package type semiconductor device 1, a semiconductor chip 2 is covered with a resin layer 3 and a lead terminal 4 for external connection is led out from a side of the resin layer 3.
[0005]
However, in this package type semiconductor device 1, the lead terminals 4 are protruded from the resin layer 3, so that the overall size is large, and the size, thickness, and weight are not satisfied.
[0006]
For this reason, companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size, or chip size A CSP with a size slightly larger than that has been developed.
[0007]
FIG. 27 shows a CSP 6 that employs a glass epoxy substrate 5 as a support substrate and is slightly larger than the chip size. Here, description will be made assuming that the transistor chip T is mounted on the glass epoxy substrate 5.
[0008]
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the front surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface. The first electrode 7 and the first back electrode 10 are electrically connected to each other, and the second electrode 8 and the second back electrode 11 are electrically connected to each other through the through hole TH. The bare transistor chip T is fixed to the die pad 9, the emitter electrode of the transistor is connected to the first electrode 7 via a thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected to the thin metal wire 12. Connected through. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.
[0009]
Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the extending structure from the chip T to the back surface electrodes 10 and 11 for external connection is simple and has an advantage that it can be manufactured at low cost.
[0010]
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit, and the CSP 6, the package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.
[0011]
The circuit formed by the printed circuit board is mounted in various sets.
[0012]
Next, a method of manufacturing the CSP will be described with reference to FIGS. In FIG. 30, a flowchart entitled "Galaepoe / flexible substrate in the center" is referred to.
[0013]
First, a glass epoxy substrate 5 is prepared as a base material (support substrate), and Cu foils 20 and 21 are pressure-bonded to both surfaces thereof via an insulating adhesive. (See FIG. 29A above)
Subsequently, Cu foils 20 and 21 corresponding to the first electrode 7, the second electrode 8, the die pad 9, the first back surface electrode 10 and the second back surface electrode 11 are coated with an etching-resistant resist 22, The foils 20 and 21 are patterned. The patterning may be performed separately on the front and back sides. (See FIG. 29B above)
Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and the hole is plated to form the through hole TH. The first electrode 7 and the first back electrode 10 and the second electrode 8 and the second back electrode 10 are electrically connected by the through hole TH. (See FIG. 29C above)
Although not shown in the drawings, the first electrode 7 and the second electrode 8 serving as bonding posts are plated with Ni, and the die pads 9 serving as die bonding posts are plated with Au, and the transistor chip T is die-bonded. I do.
[0014]
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode of the transistor chip T and the second electrode 8 are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 29D above)
Then, if necessary, the wafer is diced and separated as individual electric elements. In FIG. 28, only one transistor chip T is provided on the glass epoxy substrate 5, but in reality, many transistor chips T are provided in a matrix. Therefore, they are finally separated by a dicing device.
[0015]
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method is the same even when a flexible sheet is used as the support substrate.
[0016]
On the other hand, a manufacturing method using a ceramic substrate is shown in the flow on the left side of FIG. After a ceramic substrate as a support substrate is prepared, through holes are formed, and thereafter, front and rear electrodes are printed and sintered using a conductive paste. After that, until the resin layer of the previous manufacturing method is covered, the manufacturing method is the same as that of FIG. 29. However, the ceramic substrate is very fragile, and unlike a flexible sheet or a glass epoxy substrate, it is chipped immediately, so a mold is used. There is a problem that can not be molded. Therefore, after potting and hardening the sealing resin, polishing for flattening the sealing resin is performed, and finally, individual separation is performed using a dicing apparatus.
[0017]
[Problems to be solved by the invention]
In FIG. 28, the transistor chip T, the connection means 7 to 12 and the resin layer 13 are necessary components for electrical connection to the outside and protection of the transistor. It has been difficult to provide an electric circuit device that realizes reduction in thickness, thickness, and weight.
[0018]
Further, the glass epoxy substrate 5 serving as a support substrate is not necessary as described above. However, due to the manufacturing method, the glass epoxy substrate 5 was employed as a support substrate for bonding the electrodes, and the glass epoxy substrate 5 could not be eliminated.
[0019]
For this reason, adoption of the glass epoxy substrate 5 increases the cost, and further, because the glass epoxy substrate 5 is thick, the circuit device becomes thick, and there is a limit to the reduction in size, thickness, and weight.
[0020]
Further, a through-hole forming step for connecting electrodes on both surfaces is indispensable for a glass epoxy substrate or a ceramic substrate, and there is a problem that the manufacturing process becomes long.
[0021]
FIG. 31 shows a pattern diagram formed on a glass epoxy substrate, a ceramic substrate, a metal substrate, or the like. In this pattern, an IC circuit is generally formed, and a transistor chip 21, an IC chip 22, a chip capacitor 23, and / or a chip resistor 24 are mounted. A bonding pad 26 integrated with the wiring 25 is formed around the transistor chip 21 and the IC chip 22, and the chips 21 and 22 are electrically connected to the bonding pads via thin metal wires 28. The wiring 29 is formed integrally with the external lead pad 30. These wirings 25 and 29 extend while bending in the substrate, and are formed as thinnest as necessary in the IC chip. Accordingly, the thin wiring has a very small area of adhesion to the substrate, and has a problem that the wiring is peeled off or warped. The bonding pad 26 includes a power bonding pad and a small signal bonding pad. Particularly, the small signal bonding pad has a small bonding area and causes film peeling.
[0022]
Further, the external lead is fixed to the external lead pad, but there is a problem that the external lead pad is peeled off by an external force applied to the external lead.
[0023]
[Means for Solving the Problems]
The present invention has been made in view of the above-mentioned many problems, and has a step of preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated, and the step of removing at least a region serving as a conductive path. Forming a first separation groove in the first conductive foil to form a first conductive path having a curved side surface; and forming a portion corresponding to the first separation groove in the second conductive foil in a thickness direction. Forming a second separation groove by partially removing the connection portion to leave a connection portion, and simultaneously forming a second conductive path on the back surface of the first conductive path; Electrically connecting and fixing on the first conductive path; and covering the circuit element and the first conductive path with an insulating resin so as to fill the first and second separation grooves. Molding, and removing the connection portion of the second conductive foil.
[0024]
In the present invention, the second conductive foil is used as an etching stopper when forming the first conductive path, and the first conductive path is prevented from being separated separately. And finally, it is used as a second conductive path. Further, the conductive path is integrally supported by the insulating resin filled in the first and second separation grooves, thereby preventing the conductive path from coming off. Of course, through holes can be eliminated.
[0025]
Further, the present invention provides a step of preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated, and forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the first conductive foil. Forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path to form a first conductive path having a curved side surface; A part of the second conductive foil corresponding to the groove is partially removed to form a second separation groove while leaving a connection part, and at the same time, a second conductive path is formed on the back surface of the first conductive path. Electrically connecting and fixing a desired circuit element on a desired first conductive path, and electrically connecting an electrode of the circuit element to the desired first conductive path. Forming a connection means, covering the circuit element, the connection means and the first conductive path, Molding with an insulating resin so as to fill the first and second separation grooves, and fitting the first and second conductive paths to the insulating resin; and connecting the second conductive foil to the first and second conductive paths. Removing the part.
[0026]
Further, in the present invention, the second conductive foil is used as an etching stopper when forming the first conductive path, and the first conductive path is prevented from being separated separately. And finally, it is used as a second conductive path. In addition, an eave is formed on the surface of the conductive path by adopting the conductive film, and the conductive path is prevented from coming off by the insulating resin that covers the eave and is filled in the first and second separation grooves. . Of course, through holes can be eliminated.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
First embodiment of the present invention
A first embodiment of a method for manufacturing a circuit device 53 according to the present invention will be described with reference to FIGS.
[0028]
The present invention provides a step of preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated, and forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path. Forming a first conductive path having a curved side surface, and removing a portion of the second conductive foil corresponding to the first separation groove in a thickness direction to leave a connecting portion. Forming a second isolation groove by means of the first conductive path, and simultaneously forming a second conductive path on the back surface of the first conductive path; and electrically connecting a desired circuit element on the desired first conductive path. Fixing the circuit element, forming a connection means for electrically connecting an electrode of the circuit element to a desired first conductive path, and forming the circuit element, the connection means, and the first conductive path. Covering and molding with an insulating resin so as to fill the first and second separation grooves; Removing the connecting portion of the second conductive foil, and a step of separating into individual circuit devices by cutting the insulating resin.
[0029]
First, the first step of the present invention is to prepare a laminated conductive foil 60 in which a first conductive foil 60A and a second conductive foil 60B are laminated as shown in FIG.
[0030]
What is important here is that both conductive foils can be selectively etched and that the resistance value is low. In order to improve the degree of integration, it is also important that a fine pattern can be formed by etching. For example, when patterning the first conductive foil 60A by etching, it is important that the second conductive foil 60B functions as an etching stopper, and conversely, the second conductive foil 60B is etched to form the second conductive foil 60B. When patterning as a path, it is also important that the first conductive foil 60A is not etched.
[0031]
For example, materials having low resistance include Cu, Al, Au, Ag, Pt and the like. Cu and Al are suitable in consideration of cost and workability. Cu is the most adopted material because of its low resistance and low cost, and is a material that can be wet etched. However, it is a material that is difficult to dry-etch.
[0032]
On the other hand, Al is a material that is frequently used for wiring of a semiconductor IC and can be anisotropically etched. Since the side walls can be etched straight, wiring can be formed at a higher density.
[0033]
For example, when using Cu as the first conductive foil, if an Al foil is prepared and Cu is plated on the surface of the Al foil, the thickness of Cu can be adjusted, so that a finer pattern can be formed. Naturally, if the thickness of Cu is reduced, the etching in the lateral direction does not proceed, so that a finer pattern can be formed. When using Al as the first conductive foil 60A, a Cu foil is prepared, and Al is formed on the Cu foil by vapor deposition or sputtering, so that the film thickness of Al can be adjusted. Furthermore, Cl 2 Gas or Cl 2 + BCl 3 Since gas can be used for anisotropic etching, a finer pattern can be obtained.
[0034]
Hereinafter, an Al foil of 10 μm to 300 μm is adopted as the second conductive foil 60 </ b> B, and a Cu plated to about several μm to 20 μm is adopted as the first conductive foil 60 </ b> A. I will explain.
[0035]
The sheet-shaped laminated conductive foil 60 is prepared by being wound in a roll shape with a predetermined width, and may be conveyed to each step described later, or a conductive foil cut to a predetermined size is prepared. , May be transported to each step described later.
[0036]
In the second step of the present invention, as shown in FIGS. 2 and 3, a first separation groove 61 is formed in the first conductive foil 60A except for at least a region to be a conductive path, and the side surface has a curved structure. One conductive path is to be formed.
[0037]
First, as shown in FIG. 2, a photoresist PR (etching resistant mask) is formed on the first conductive foil 60A made of Cu, and the first conductive foil 60A excluding the regions that become the first conductive paths 51A to 51C. Is patterned so that is exposed. Then, as shown in FIG. 3A, etching is performed via the photoresist PR.
[0038]
In this step, the film is non-anisotropically etched by wet etching or dry etching, and has a feature that its side surface is rough and curved.
[0039]
In the case of wet etching, ferric chloride or cupric chloride is used as an etchant, and the conductive foil is dipped in the etchant or the etchant is showered. Here, since the wet etching is generally performed non-anisotropically, the side surface has a curved structure 59. When ferric chloride is used as an etchant, Al does not work as an etching stopper because Al has a higher etching rate than Cu. Therefore, when the first conductive foil 60A is patterned as the first conductive paths 51A to 51C, the Al second conductive foil 60B can integrally support the first conductive paths 51A to 51C. It is necessary to increase the thickness.
[0040]
In the case of dry etching, anisotropic and non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, and Cu can be removed by sputtering. Further, etching can be performed anisotropically or non-anisotropically depending on sputter etching conditions. By making it non-anisotropic, the side surface of the first separation groove 61 becomes a curved structure 59.
[0041]
Here, an etchant in which Cu is etched and Al is not etched is used, and an etchant in which Al serves as an etching stopper is preferable.
[0042]
In particular, as shown in FIG. 3B, the etching in the horizontal direction is difficult to proceed immediately below the photoresist PR serving as an etching mask, and the portion deeper than that is etched in the horizontal direction. As shown in the figure, if the opening diameter of the opening corresponding to the position becomes smaller from a certain position of the side surface of the first separation groove 61 upward, the first separation groove 61 has a reverse tapered structure, and has a structure having an anchor structure. In addition, by employing a shower ring, etching proceeds in the depth direction and etching in the horizontal direction is suppressed, so that this anchor structure appears remarkably.
[0043]
In FIG. 2, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protection film, and the first separation groove 61 can be etched without using a resist. Materials that can be considered as the conductive film include Ni, Ag, Au, Pt, and Pd. Moreover, these corrosion-resistant conductive films have a feature that they can be used as they are as die pads and bonding pads.
[0044]
For example, the Ag film adheres to Au and also adheres to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the conductive path 51 as it is, and the chip can be fixed via a brazing material such as solder. Since the Au thin wire can be bonded to the Ag conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive films can be used as die pads and bonding pads as they are.
[0045]
In the third step of the present invention, as shown in FIG. 4, the second conductive foil 60 </ b> B at a portion corresponding to the first separation groove 61 is partially removed in the thickness direction to leave the connection portion 64 in the second step. Is formed, and at the same time, a second conductive path is formed on the back surface of the first conductive path.
[0046]
In this step, the second conductive foil 60B is half-etched by using the photoresist PR used in the previous step and the first conductive foil 60A in which the first separation groove 61 is formed as a mask to form a second separation groove 62. . Here, etching is performed by using an alkali solution such as sodium hydroxide. Since sodium hydroxide etches Al but does not etch Cu, the second separation groove 62 having the curved structure 63 can be formed without corroding the first conductive paths 51A to 51C.
[0047]
The second separation groove 62 is formed to have a thickness of about half of the thickness of the second conductive foil 60B, and the remaining portion has a role of supporting the conductive path as the connecting portion 64. That is, since the second conductive foil 60B is maintained as a sheet at the connecting portion 64, the first conductive paths 51A to 51C are not individually separated. Therefore, it can be handled as a sheet-shaped laminated conductive foil 60 integrally, and has a feature that when the insulating resin is molded, the work of transporting to the mold and mounting on the mold becomes extremely easy.
[0048]
Note that the second conductive foil 60B separated by the separation groove 62 on the back surface of the first conductive path becomes the second conductive path, and the two form a conductive path.
[0049]
In the fourth step of the present invention, as shown in FIG. 5, a desired circuit element is electrically connected and fixed on a desired first conductive path, and an electrode of the circuit element is connected to the desired first conductive path. Is to form a connecting means for electrically connecting. That is, the circuit elements 52A and 52B are electrically connected and mounted on the first conductive paths 51A to 51C in which the first separation grooves 61 are formed, and are electrically connected by the connection means.
[0050]
The circuit element 52 is a semiconductor element 52A such as a transistor, a diode, or an IC chip, and a passive element 52B such as a chip capacitor or a chip resistor. These elements may be bare chips or sealed chips. Although the thickness is increased, a face-down element (also called a flip chip) such as a CSP or a BGA can be mounted.
[0051]
Here, the bare transistor chip 52A is die-bonded to the first conductive path 51A. Further, the emitter electrode and the first conductive path 51B, and the base electrode and the first conductive path 51B are connected via a thin metal wire 55A fixed by a ball bonding method by thermocompression bonding or a wet bonding method by ultrasonic waves. . A chip capacitor or a passive element is mounted and fixed between the first conductive paths 51B and 51C via a brazing material such as solder or a conductive paste 55B such as Ag paste.
[0052]
When the pattern shown in FIG. 29 is applied in the present embodiment, the bonding pad 26 has a very small size, but is integrated with the second conductive foil 60B as shown in FIG. Therefore, there is an advantage that the energy of the bonding tool can be transmitted, and the bonding property can be improved. Further, in cutting the thin metal wire after bonding, there is a case where the thin metal wire is pulled. At this time, since the bonding pad is formed integrally with the second conductive foil 60B, the phenomenon that the bonding pad floats can be eliminated, and the pull cut property can be improved.
[0053]
In the fifth step of the present invention, as shown in FIG. 6, the insulating resin is coated so as to cover the circuit element, the connecting means and the first conductive path, and to fill the first and second separation grooves 61 and 62. Molding with
[0054]
In this step, the insulating resin 50 is attached to the first conductive paths 51A to 51C, the curved first separation groove 61 and the second separation groove 62. This can be achieved by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.
[0055]
The thickness of the insulating resin 50 coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the circuit element (here, the top of the fine metal wire 55A). This thickness can be increased or reduced in consideration of strength.
[0056]
Furthermore, since the first separating groove 61 having the curved structure 59 and the second separating groove 62 having the curved structure 63 are filled with the insulating resin 50, an anchor effect is generated in this portion, and the insulating property is reduced. The resin 50 can be prevented from peeling, and conversely, the conductive path 51 separated in a later step can be prevented from coming off.
[0057]
Before coating with the insulating resin 50, for example, a silicone resin or the like may be potted to protect a connection portion of a semiconductor chip or a thin metal wire.
[0058]
The sixth step of the present invention is to remove the connecting portion of the second conductive foil as shown in FIG. That is, there is a step of chemically and / or physically removing the back surface of the second conductive foil 60B and separating the second conductive foil 60B as the conductive path 51. This step can be achieved by polishing, grinding, etching, laser metal evaporation, or the like.
[0059]
In this step, etching is performed using an alkaline solution such as sodium hydroxide. Sodium hydroxide does not etch the first conductive paths 51A to 51C because it etches Al but not Cu.
[0060]
As a result, the structure is such that the second conductive paths 51S to 51U are exposed in the insulating resin 50. Then, the bottom of the second separation groove 62 is exposed.
[0061]
Further, a conductive material such as solder is applied to the exposed second conductive paths 51S to 51U as necessary. When a conductive film is applied to the back surfaces of the second conductive paths 51S to 51U, the conductive film may be formed in advance on the back surface of the conductive foil of FIG. In this case, the portion corresponding to the conductive path may be selectively applied. The deposition method is, for example, plating. The conductive film is preferably made of a material having resistance to etching.
[0062]
The seventh step of the present invention is to separate the insulating resin 50 into individual circuit devices as shown in FIG.
[0063]
In this embodiment, only a circuit device in which a transistor and a chip resistor are mounted on a conductive path is shown. However, in practice, a large number of circuit devices are arranged in a matrix in a unit of the circuit device. Is placed on top. In this case, the insulating resin 50 filled in the first and second separation grooves 61 and 62 between each unit is cut by a dicing device as shown in FIG. 21 to be separated individually.
[0064]
According to the above manufacturing method, the circuit device 53 in which the first conductive paths 51A to 51C are embedded in the insulating resin 50 and the second conductive paths 51S to 51U are exposed on the back surface of the insulating resin 50 can be realized.
[0065]
The structure of the circuit device of the present invention will be described with reference to FIG.
[0066]
FIG. 8 shows a circuit device 53 having a conductive path 51 embedded in an insulating resin 50, a circuit element 52 fixed on the conductive path 51, and supporting the conductive path 51 with the insulating resin 50. It is shown. Moreover, the side surfaces of the conductive path 51 have curved structures 59 and 63.
[0067]
This structure includes three materials: circuit elements 52A and 52B, a plurality of first conductive paths 51A to 51C and second conductive paths 51S to 51U, and an insulating resin 50 that embeds the first conductive paths 51A to 51C. A first separation groove 61 and a second separation groove 62 filled with the insulating resin 50 are provided between the first conductive paths 51A to 51C and the second conductive paths 51S to 51U. Is provided. The conductive paths 51 of the curved structures 59 and 63 are supported by the insulating resin 50.
[0068]
This circuit device covers the conductive path 51 and is filled and supported integrally with the first and second separation grooves 61 and 62 between the first conductive paths 51A to 51C and the second conductive paths 51S to 51U. Insulating resin 50 to be used.
[0069]
In addition, the space between the conductive paths 51 is filled with the insulating resin 50, so that there is a merit that mutual insulation is achieved.
[0070]
A first separation groove 61 is formed between the first conductive paths 51A to 51C of the curved structure 59, and a second separation groove 62 is formed between the second conductive paths 51S to 51U of the curved structure 63. Is filled with the insulating resin 50, the conductive paths 51 can be prevented from coming off and at the same time, they have the advantage of being insulated from each other.
[0071]
By exposing the second conductive paths 51S to 51U, the back surface of the second conductive path can be connected to the outside, so that the through hole TH of the conventional structure as shown in FIG. 26 can be eliminated.
Second embodiment of the present invention
Next, a method of manufacturing the circuit device 56 having the eaves 58 will be described with reference to FIGS. Except that a conductive film (hereinafter, referred to as a second material) 70 serving as an eave is applied, the structure is substantially the same as that of the first embodiment.
[0072]
The present invention provides a step of preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated, and forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the first conductive foil. Forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path to form a first conductive path having a curved side surface; and forming the first separation groove. The second conductive foil at a portion corresponding to the above is partially removed to form a second separation groove while leaving a connecting portion, and at the same time, a second conductive path is formed on the back surface of the first conductive path. A step of electrically connecting and fixing a desired circuit element on a desired first conductive path, and a step of electrically connecting an electrode of the circuit element to the desired first conductive path. Forming means, and covering the circuit element, the connection means and the first conductive path, Molding the first and second conductive paths with the insulating resin so as to fill the first and second separation grooves, and connecting the first and second conductive paths to the second conductive foil. And removing step.
[0073]
First, in the first and second steps of the present invention, as shown in FIG. 9, a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated is prepared, and at least the surface of the first conductive foil is provided. An object of the present invention is to form a corrosion-resistant conductive film in a region serving as a conductive path.
[0074]
As shown in FIG. 9, a laminated conductive foil 60 in which a second material 70 having a small etching rate is coated on a first conductive foil 60A made of a first material is prepared.
[0075]
For example, when Ni is deposited on a Cu foil, Cu and Ni can be etched at once with ferric chloride, cupric chloride, or the like, and Ni is formed as eaves 58 due to a difference in etching rate. is there. The thick solid line is the conductive film 70 made of Ni, and its thickness is preferably about 1 to 10 μm. Also, the eaves 58 are more likely to be formed as the Ni film thickness is larger.
[0076]
The second material may cover a material which can be selectively etched with the first material. In this case, first, a coating made of the second material is patterned so as to cover the formation regions of the first conductive paths 51A to 51C, and the first conductive foil 60A made of the first material is formed using the coating as a mask. This is because the eaves 58 can be formed by etching.
[0077]
In the third step of the present invention, as shown in FIGS. 10 and 11, a first separation groove is formed in the first conductive foil except for at least a region to be a conductive path, and the first side of the first conductive foil has a curved structure. To form the conductive path.
[0078]
As shown in FIG. 10, a photoresist PR is formed on Ni70, and the photoresist PR is patterned so as to expose Ni70 excluding the regions serving as the first conductive paths 51A to 51C. As shown in FIG. Etching may be carried out through the gap.
[0079]
As described above, when etching is performed using an etchant of ferric chloride or cupric chloride or the like, since the etching rate of Ni70 is lower than the etching rate of Cu60, the eaves 58 appear as the etching proceeds.
[0080]
In the fourth step of the present invention, as shown in FIG. 12, a second separation groove is formed by partially removing a portion of the second conductive foil corresponding to the first separation groove and leaving a connecting portion. At the same time, a second conductive path is formed on the back surface of the first conductive path.
[0081]
This step is the same as the third step (FIG. 4) of the above-described first embodiment, and a description thereof will not be repeated.
[0082]
In the fifth step of the present invention, as shown in FIG. 13, a desired circuit element is electrically connected to and fixed on a desired first conductive path, and an electrode of the circuit element is connected to the desired first conductive path. Is to form a connecting means for electrically connecting.
[0083]
This step is the same as the fourth step (FIG. 5) of the above-described first embodiment, and a description thereof will be omitted.
[0084]
In the sixth step of the present invention, as shown in FIG. 14, the circuit element, the connecting means and the first conductive path are covered and molded with an insulating resin so as to fill the first and second separation grooves. , And the first and second conductive paths are fitted to the insulating resin.
[0085]
This step is the same as the fifth step (FIG. 6) of the first embodiment described above, and the description is omitted.
[0086]
The seventh step of the present invention is to remove the connecting portion of the second conductive foil as shown in FIG.
[0087]
This step is the same as the sixth step (FIG. 7) of the first embodiment described above, and the description is omitted.
[0088]
The eighth step of the present invention is to separate the insulating resin 50 into individual circuit devices as shown in FIG.
[0089]
This step is the same as the seventh step (FIG. 8) of the first embodiment described above, and the description is omitted.
[0090]
As described above, by generating the triple anchor effect by the eaves 58 and the curved structures 59 and 63, it is possible to prevent the conductive paths from coming off or warping.
Third embodiment of the present invention
Subsequently, a circuit in which IC circuits composed of conductive paths including a plurality of types of circuit elements, wirings, die pads, bonding pads, and the like are arranged in a matrix as one unit, and individually separated after sealing to form an IC circuit A method of manufacturing the device will be described with reference to FIGS. In addition, since this manufacturing method is almost the same as the first embodiment and the second embodiment, the same parts will be briefly described.
[0091]
First, as shown in FIG. 17, a sheet-shaped laminated conductive foil 60 is prepared.
[0092]
When forming the first and second separation grooves 61 and 62 in the step of FIG. 19, the second conductive foil 60B needs to have a film thickness that can support the first conductive path so as not to be separated. is there. Here, one is Al and the other is Cu, and either may be on top. Further, the sheet-shaped laminated conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or a conductive foil cut to a predetermined size is prepared, It may be transported to each step described later.
[0093]
Subsequently, there is a step of removing the first conductive foil 60A excluding at least a region to be the first conductive paths 51A to 51C.
[0094]
First, as shown in FIG. 18, a photoresist PR is formed on the first conductive foil 60A, and the photoresist PR is formed such that the first conductive foil 60A excluding the regions to be the first conductive paths 51A to 51C is exposed. Is patterned. Then, as shown in FIG. 19, etching may be performed via the photoresist PR.
[0095]
The side surface of the first separation groove 61 formed by etching is roughened, so that the adhesion to the insulating resin 50 is improved.
[0096]
The side wall of the first separation groove 61 is curved because it is non-anisotropically etched. For this removing step, wet etching or dry etching can be adopted. The curved structure provides a structure in which an anchor effect is generated. (For details, refer to the first embodiment which describes a method of manufacturing a circuit device.)
In FIG. 18, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist PR. When the conductive film is selectively applied to the portion serving as the first conductive path, the conductive film serves as an etching protection film, and the separation groove can be etched without employing a resist.
[0097]
Further, the second separation foil 62 is formed by half-etching the second conductive foil 60B through the first separation groove 61 with an etchant that does not etch the first conductive foil 60A. At this time, a part of the second conductive foil 60B is left as the connection part 64, and supports the whole so as not to be separated separately.
[0098]
Subsequently, as shown in FIG. 20, there is a step of electrically connecting and mounting the circuit element 52A to the first conductive foil 60A in which the first separation groove 61 is formed.
[0099]
The circuit element 52A is a transistor, a diode, a semiconductor element such as an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element (flip chip) such as CSP or BGA can also be mounted.
[0100]
Here, the bare transistor chip 52A is die-bonded to the conductive path 51A, and the emitter electrode and the first conductive path 51B, and the base electrode and the first conductive path 51B are connected via the thin metal wire 55A.
[0101]
Further, as shown in FIG. 21, there is a step of attaching the insulating resin 50 to the laminated conductive foil 60 and the first and second separation grooves 61 and 62. This can be achieved by transfer molding, injection molding, dipping or coating.
[0102]
In the present embodiment, the thickness of the insulating resin coated on the surface of the laminated conductive foil 60 is adjusted so as to cover about 100 μm from the top of the circuit element. This thickness can be increased or reduced in consideration of strength.
[0103]
In addition, the first and second separation grooves 61 and 62 are formed such that the first conductive foil 60A serves as the first conductive paths 51A to 51C because the second conductive foil 60B remains in a sheet shape at the connection portion 64. Not individually separated. Therefore, it can be handled as a sheet-shaped laminated conductive foil 60 integrally, and has a feature that when the insulating resin is molded, the work of transporting to the mold and mounting on the mold becomes extremely easy.
[0104]
Subsequently, as shown in FIG. 22, there is a step of chemically and / or physically removing the back surface of the second conductive foil 60B at the position shown by the dotted line and separating it as the conductive path 51. Here, this step is performed by etching. As a result, the structure is such that the second conductive paths 51S to 51U are exposed on the back surface of the insulating resin 50.
[0105]
Further, a conductive material such as solder is applied to the exposed second conductive paths 51S to 51U.
[0106]
Finally, as shown in FIG. 23, there is a step of separating each circuit element to complete a circuit device.
[0107]
The separation line is located at the arrow and can be realized by dicing, cutting, pressing, chocolate break, or the like. When a chocolate break is used, a protrusion may be formed on the mold so that a groove is formed in the separation line when the insulating resin is coated.
[0108]
In particular, dicing is preferred because it is frequently used in a normal method of manufacturing a semiconductor device and can separate very small objects.
The manufacturing method of the present invention described in the first to third embodiments can implement a complicated pattern as shown in FIG. In particular, the wiring that is bent and formed integrally with the bonding pad 26 and has the other end electrically connected to the circuit element has a narrow width and a long length. Therefore, warpage due to heat is very large, and peeling is a problem in the conventional structure. However, in the present invention, since the wiring is embedded and supported in the insulating resin, it is possible to prevent the wiring itself from being warped, peeled, or pulled out. Also, the bonding pad itself has a small plane area, and in the conventional structure, the bonding pad is peeled off. However, in the present invention, the bonding pad is embedded in the insulating resin as described above, and furthermore, the insulating resin has an anchor effect. Since it is supported with its curved structure, it has an advantage that it can be prevented from coming off.
[0109]
Further, there is an advantage that a circuit device in which a circuit is embedded in the insulating resin 50 can be realized. In terms of the conventional structure, it is as if a circuit is incorporated in a printed circuit board or a ceramic substrate. This will be described in a later mounting method.
[0110]
The right side of FIG. 30 shows a flow that briefly summarizes the present invention. 9 steps of preparing laminated conductive foil, plating of Ag or Ni, etching of first conductive foil, etching of second conductive foil, die bonding, wire bonding, transfer molding, back surface treatment of conductive path and dicing Can be realized. Moreover, all processes can be performed in-house without supplying a supporting substrate from a manufacturer.
Embodiments explaining types of circuit devices and methods of mounting them
FIG. 24 shows a circuit device 81 on which a face-down type circuit element 80 is mounted. As the circuit element 80, a bare semiconductor chip, a CSP or a BGA (flip chip) whose surface is sealed, and the like are applicable. FIG. 25 shows a circuit device 83 on which a passive element 82 such as a chip resistor or a chip resistor is mounted. Since they are thin and sealed with an insulating resin, they have excellent environmental resistance.
[0111]
FIG. 26 illustrates a real layer structure. First, FIG. 26A shows a case where the circuit devices 53, 56, 81, and 83 of the present invention described so far are mounted on conductive paths 85 formed on a mounting substrate 84 such as a printed substrate, a metal substrate, or a ceramic substrate. .
[0112]
In particular, since the conductive path 51A to which the back surface of the semiconductor chip 52 is fixed is thermally coupled to the conductive path 85 of the mounting board 84, heat of the circuit device can be radiated through the conductive path 85. . When a metal substrate is used as the mounting substrate 84, the heat dissipation of the metal substrate is also helped, and the temperature of the semiconductor chip 52 can be further reduced. Therefore, the driving capability of the semiconductor chip can be improved.
[0113]
For example, power MOS, IGBT, SIT, transistor for driving a large current, IC (MOS type, BIP type, Bi-CMOS type) memory element for driving a large current are suitable.
[0114]
As the metal substrate, an Al substrate, a Cu substrate, and an Fe substrate are preferable, and an insulating resin and / or an oxide film are formed in consideration of a short circuit with the conductive path 85.
[0115]
FIG. 26B shows an example in which the circuit device 90 is used as the substrate 84 in FIG. 26A. This is the most important feature of the present invention. That is, in the conventional printed circuit board and ceramic substrate, the through hole TH is formed in the substrate at most, but the present invention has a feature that a substrate module having a built-in IC circuit can be realized. For example, at least one circuit (may be built in as a system) is built in a printed circuit board.
[0116]
Conventionally, a printed circuit board, a ceramic substrate, or the like is required as a support substrate, but the present invention can realize a substrate module that does not require the support substrate. This can reduce the thickness and the weight as compared with a hybrid substrate composed of a printed substrate, a ceramic substrate or a metal substrate.
[0117]
In addition, since the circuit device 90 can be used as a support substrate and circuit elements can be mounted on exposed conductive paths, a high-performance board module can be realized. In particular, if the present circuit device is used as a support substrate and the present circuit device 91 is mounted thereon as an element, a lighter and thinner substrate module can be realized.
[0118]
Therefore, according to these mounting modes, a small and lightweight electronic device in which this module is mounted can be realized.
[0119]
The hatched portion indicated by reference numeral 93 is an insulating film. For example, a polymer film such as a solder resist is preferable. By forming this, a short circuit between the conductive path embedded in the substrate 90 and the electrode formed on the circuit element 91 or the like can be prevented.
Further, advantages of the circuit device will be described with reference to FIG. In the conventional mounting method, a semiconductor maker forms a package type semiconductor device and a flip chip, and a set maker mounts a semiconductor device supplied by a semiconductor maker and a passive element supplied by a component maker on a printed circuit board. Then, this was assembled into a set as a module to form an electronic device. However, since the circuit device itself can be used as a mounting substrate, a semiconductor maker can complete a mounting substrate module using a post-process and supply it to a set maker. Therefore, the set maker can largely omit the device mounting on this substrate.
[0120]
【The invention's effect】
As is apparent from the above description, according to the present invention, the circuit device is configured with the minimum necessary amounts of the circuit device, the conductive path, and the insulating resin, and the circuit device has no waste in resources. Therefore, there is no extra component until completion, and a circuit device that can greatly reduce the cost can be realized. Further, by setting the coating thickness of the insulating resin and the thickness of the conductive foil to optimal values, it is possible to realize a very small, thin, and lightweight circuit device. Furthermore, since the wiring in which the phenomenon of warpage or peeling is remarkable is supported by being embedded in the insulating resin, these problems can be solved.
[0121]
Further, since only the back surface of the conductive path is exposed from the insulating resin, the back surface of the conductive path can be immediately used for connection with the outside, and the advantage that the back electrode and the through hole of the conventional structure as shown in FIG. Having.
[0122]
In addition, the anchor effect can be provided by the fact that the side surface of the conductive path has a curved structure and / or by forming a coating made of the second material on the surface of the conductive path, the eaves attached to the conductive path can be formed. This can prevent the conductive path from warping or coming off.
[0123]
In the method for manufacturing a circuit device according to the present invention, the conductive foil itself serving as the material of the conductive path is made to function as a support substrate, and the conductive foil is used until the separation groove is formed or the circuit element is mounted and the insulating resin is attached. When the whole is supported and the conductive foil is separated as each conductive path, an insulating resin is used as a supporting substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, there is no need for a support substrate, the conductive paths are embedded in the insulating resin, and the thickness of the insulating resin and the conductive foil can be adjusted, so that an extremely thin circuit device can be formed. There is also. Further, a curved structure can be formed in the step of forming the separation groove, and a structure having an anchor effect can be realized at the same time.
[0124]
Further, as is clear from FIG. 30, since the step of forming a through hole, the step of printing a conductor (in the case of a ceramic substrate), and the like can be omitted, the manufacturing process can be greatly shortened as compared with the related art, and the entire process can be manufactured internally. . In addition, no frame mold is required at all, and this is a manufacturing method with a very short delivery time.
[0125]
Next, since the conductive paths can be handled without being individually separated, workability is improved in a later step of coating the insulating resin.
[0126]
Finally, the circuit device can be used as a support substrate and circuit elements can be mounted on exposed conductive paths, so that a high-performance board module can be realized. In particular, if the present circuit device is used as a support substrate and the present circuit device 91 is mounted thereon as an element, a lighter and thinner substrate module can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 2 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 3 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 4 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 5 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 6 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 7 is a diagram illustrating a first embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 8 is a diagram illustrating a circuit device manufacturing method according to a first embodiment of the present invention.
FIG. 9 is a diagram illustrating a second embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 10 is a diagram illustrating a circuit device manufacturing method according to a second embodiment of the present invention.
FIG. 11 is a diagram illustrating a second embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 12 is a diagram illustrating a circuit device manufacturing method according to a second embodiment of the present invention.
FIG. 13 is a diagram illustrating a second embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 14 is a diagram illustrating a second embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 15 is a diagram illustrating a second embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 16 is a diagram illustrating a circuit device manufacturing method according to a second embodiment of the present invention.
FIG. 17 is a diagram illustrating a third embodiment of the method of manufacturing a circuit device according to the present invention.
FIG. 18 is a diagram illustrating a circuit device manufacturing method according to a third embodiment of the present invention.
FIG. 19 is a diagram illustrating a circuit device manufacturing method according to a third embodiment of the present invention.
FIG. 20 is a diagram illustrating a third embodiment of the method of manufacturing a circuit device according to the present invention.
FIG. 21 is a diagram illustrating a third embodiment of the method of manufacturing a circuit device according to the present invention.
FIG. 22 is a diagram illustrating a third embodiment of a method of manufacturing a circuit device according to the present invention.
FIG. 23 is a diagram illustrating a third embodiment of the method of manufacturing a circuit device according to the present invention.
FIG. 24 is a diagram illustrating a circuit device of the present invention.
FIG. 25 is a diagram illustrating a circuit device of the present invention.
FIG. 26 is a diagram illustrating a mounting structure of the circuit device of the present invention.
FIG. 27 is a diagram illustrating a mounting structure of a conventional circuit device.
FIG. 28 is a diagram illustrating a conventional circuit device.
FIG. 29 is a diagram illustrating a method for manufacturing a conventional circuit device.
FIG. 30 is a diagram illustrating a method for manufacturing a circuit device according to the related art and the present invention.
FIG. 31 is a pattern diagram of an IC circuit applied to the conventional and the circuit devices of the present invention.
FIG. 32 is a diagram illustrating the positioning of a semiconductor maker and a set maker.
[Explanation of symbols]
50 Insulating resin
51 Conductive path
52 circuit elements
53 Circuit device
58 eaves
60 laminated conductive foil
60A first conductive foil
60B second conductive foil
61 1st separation groove
62 Second separation groove

Claims (15)

第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、
少なくとも導電路と成る領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、
前記第1の分離溝に対応する部分の前記第2の導電箔を厚み方向に部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、
所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、
前記回路素子および前記第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記第2の導電箔の前記連結部を除去する工程とを具備することを特徴とする回路装置の製造方法。
Preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated;
Forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path to form a first conductive path having a curved side surface;
A portion of the second conductive foil corresponding to the first separation groove is partially removed in a thickness direction to form a second separation groove while leaving a connection portion, and at the same time, a back surface of the first conductive path. Forming a second conductive path at
Electrically connecting and fixing a desired circuit element on a desired first conductive path;
Covering the circuit element and the first conductive path, and molding with an insulating resin so as to fill the first and second separation grooves;
Removing the connection portion of the second conductive foil.
第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、
前記第1の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、
前記第1の分離溝に対応する部分の前記第2の導電箔を部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、
所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、
前記回路素子の電極と所望の前記第1の導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドし、前記第1および第2の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記第2の導電箔の前記連結部を除去する工程とを具備することを特徴とする回路装置の製造方法。
Preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated;
Forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the first conductive foil;
Forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path to form a first conductive path having a curved side surface;
A portion of the second conductive foil corresponding to the first separation groove is partially removed to form a second separation groove leaving a connection portion, and at the same time, a second separation groove is formed on the back surface of the first conductive path. Forming a conductive path of
Electrically connecting and fixing a desired circuit element on a desired first conductive path;
Forming connection means for electrically connecting the electrodes of the circuit element and the desired first conductive path;
The circuit element, the connection means and the first conductive path are covered, and molded with an insulating resin so as to fill the first and second separation grooves. A step of fitting an insulating resin;
Removing the connection portion of the second conductive foil.
第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、
少なくとも導電路と成る領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、
前記第1の分離溝に対応する部分の前記第2の導電箔を厚み方向に部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、
所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、
前記回路素子の電極と所望の前記第1の導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記第2の導電箔の前記連結部を除去する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
を具備することを特徴とする回路装置の製造方法。
Preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated;
Forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path to form a first conductive path having a curved side surface;
A portion of the second conductive foil corresponding to the first separation groove is partially removed in a thickness direction to form a second separation groove while leaving a connection portion, and at the same time, a back surface of the first conductive path. Forming a second conductive path at
Electrically connecting and fixing a desired circuit element on a desired first conductive path;
Forming connection means for electrically connecting the electrodes of the circuit element and the desired first conductive path;
A step of covering the circuit element, the connection means and the first conductive path, and molding with an insulating resin so as to fill the first and second separation grooves;
Removing the connecting portion of the second conductive foil;
Cutting the insulating resin to separate into individual circuit devices.
A method for manufacturing a circuit device, comprising:
第1の導電箔と第2の導電箔が積層された積層導電箔を用意する工程と、
前記第1の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記第1の導電箔に第1の分離溝を形成して側面が湾曲構造の第1の導電路を形成する工程と、
前記第1の分離溝に対応する部分の前記第2の導電箔を部分的に除去して連結部を残して第2の分離溝を形成し、同時に前記第1の導電路の裏面に第2の導電路を形成する工程と、
所望の回路素子を所望の前記第1の導電路上に電気的に接続して固着する工程と、
前記回路素子の電極と所望の前記第1の導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および第1の導電路を被覆し、前記第1および第2の分離溝に充填されるように絶縁性樹脂でモールドし、前記第1および第2の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記第2の導電箔の前記連結部を除去する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
Preparing a laminated conductive foil in which a first conductive foil and a second conductive foil are laminated;
Forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the first conductive foil;
Forming a first separation groove in the first conductive foil excluding at least a region serving as a conductive path to form a first conductive path having a curved side surface;
A portion of the second conductive foil corresponding to the first separation groove is partially removed to form a second separation groove leaving a connection portion, and at the same time, a second separation groove is formed on the back surface of the first conductive path. Forming a conductive path of
Electrically connecting and fixing a desired circuit element on a desired first conductive path;
Forming connection means for electrically connecting the electrodes of the circuit element and the desired first conductive path;
The circuit element, the connection means and the first conductive path are covered, and molded with an insulating resin so as to fill the first and second separation grooves. A step of fitting an insulating resin;
Removing the connecting portion of the second conductive foil;
Cutting the insulating resin to separate into individual circuit devices.
前記第1の導電箔と第2の導電箔は異なるエッチング液でエッチングされて前記第1の分離溝と前記第2の分離溝を形成することを特徴とする請求項1から請求項4のいずれかに記載された回路装置の製造方法。5. The method according to claim 1, wherein the first conductive foil and the second conductive foil are etched with different etchants to form the first separation groove and the second separation groove. Or a method for manufacturing a circuit device. 前記第1の導電箔はアルミニウムで形成され、前記第2の導電箔は銅、鉄−ニッケルのいずれかで構成されることを特徴とする請求項1から請求項4のいずれかに記載された回路装置の製造方法。The first conductive foil is formed of aluminum, and the second conductive foil is formed of one of copper and iron-nickel. A method for manufacturing a circuit device. 前記積層導電箔は、アルミニウムより成る前記第1の導電箔に銅メッキされた前記第2の導電箔で構成されることを特徴とする請求項6に記載された回路装置の製造方法。7. The method according to claim 6, wherein the laminated conductive foil is formed of the second conductive foil which is formed by plating the first conductive foil made of aluminum with copper. 前記導電被膜はニッケル、金あるいは銀メッキ形成されることを特徴とする請求項2または請求項4に記載された回路装置の製造方法。5. The method according to claim 2, wherein the conductive film is formed by plating with nickel, gold, or silver. 前記導電被膜を前記第1の分離溝形成時のマスクの一部として使用することを特徴とする請求項2または請求項4に記載された回路装置の製造方法。The method according to claim 2, wherein the conductive film is used as a part of a mask when forming the first isolation groove. 前記第2の分離溝形成時のマスクとして前記第1の分離溝を形成した前記第1の導電箔を使用することを特徴とする請求項1から請求項4のいずれかにに記載された回路装置の製造方法5. The circuit according to claim 1, wherein the first conductive foil on which the first separation groove is formed is used as a mask when forming the second separation groove. Device manufacturing method 前記回路素子は半導体ベアチップ、フリップチップ、チップ回路部品、パッケージ型半導体素子、CSPのいずれかあるいは両方を固着されることを特徴とする請求項1から請求項4のいずれかに記載された回路装置の製造方法。5. The circuit device according to claim 1, wherein one or both of a semiconductor bare chip, a flip chip, a chip circuit component, a package type semiconductor element, and a CSP are fixed to the circuit element. Manufacturing method. 前記接続手段はワイヤーボンディングまたはロウ材で形成されることを特徴とする請求項2から請求項4のいずれかに記載された回路装置の製造方法。The method according to claim 2, wherein the connection unit is formed by wire bonding or a brazing material. 前記絶縁性樹脂はトランスファーモールドで付着されることを特徴とする請求項1から請求項4のいずれかに記載された回路装置の製造方法。The method according to claim 1, wherein the insulating resin is attached by transfer molding. ダイシングにより個別の回路装置に分離することを特徴とする請求項3または請求項4に記載された回路装置の製造方法。5. The method for manufacturing a circuit device according to claim 3, wherein the circuit device is separated into individual circuit devices by dicing. 前記導電路は、少なくとも配線を構成することを特徴とする請求項1から請求項4のいずれかに記載された回路装置の製造方法。The method according to claim 1, wherein the conductive path forms at least a wiring.
JP2000266738A 2000-09-04 2000-09-04 Circuit device manufacturing method Expired - Fee Related JP3561683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000266738A JP3561683B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000266738A JP3561683B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Publications (2)

Publication Number Publication Date
JP2002076182A JP2002076182A (en) 2002-03-15
JP3561683B2 true JP3561683B2 (en) 2004-09-02

Family

ID=18753777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266738A Expired - Fee Related JP3561683B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Country Status (1)

Country Link
JP (1) JP3561683B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526823B2 (en) * 2002-04-11 2010-08-18 エヌエックスピー ビー ヴィ Carrier, method of manufacturing carrier, and electronic apparatus
JP2003332508A (en) * 2002-05-16 2003-11-21 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2004207277A (en) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd Circuit device and its manufacturing method
JP4183500B2 (en) * 2002-12-20 2008-11-19 三洋電機株式会社 Circuit device and manufacturing method thereof
JP4353853B2 (en) * 2004-05-20 2009-10-28 三洋電機株式会社 Circuit device manufacturing method and plate-like body
JP4787593B2 (en) 2005-10-14 2011-10-05 パナソニック株式会社 Semiconductor device
JP4722017B2 (en) * 2006-11-10 2011-07-13 アルプス電気株式会社 Manufacturing method of ceramic mounting board
WO2008069260A1 (en) * 2006-11-30 2008-06-12 Sanyo Electric Co., Ltd. Circuit element mounting board, circuit device using the same, and air conditioner
JP5003418B2 (en) * 2007-11-08 2012-08-15 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP4832486B2 (en) * 2008-09-01 2011-12-07 三洋電機株式会社 Circuit equipment

Also Published As

Publication number Publication date
JP2002076182A (en) 2002-03-15

Similar Documents

Publication Publication Date Title
KR100386520B1 (en) Manufacturing method of circuit device and circuit device
US7125798B2 (en) Circuit device and manufacturing method of circuit device
JP3639514B2 (en) Circuit device manufacturing method
JP3561683B2 (en) Circuit device manufacturing method
JP3574026B2 (en) Circuit device and method of manufacturing the same
JP3609684B2 (en) Semiconductor device and manufacturing method thereof
JP2001217372A (en) Circuit device and method of manufacturing the same
JP3574025B2 (en) Circuit device and method of manufacturing the same
JP3691335B2 (en) Circuit device manufacturing method
JP3634709B2 (en) Semiconductor module
JP3668090B2 (en) Mounting board and circuit module using the same
JP2001250884A (en) Manufacturing method of circuit device
JP3510839B2 (en) Semiconductor device and manufacturing method thereof
JP4443190B2 (en) Manufacturing method of semiconductor device
JP2005175509A (en) Circuit arrangement
JP2001250887A (en) Manufacturing method of circuit device
JP3691328B2 (en) Circuit device and circuit module
JP3869633B2 (en) Manufacturing method of semiconductor device
JP3639495B2 (en) Circuit device manufacturing method
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP4036603B2 (en) Semiconductor device and manufacturing method thereof
JP2001250883A (en) Manufacturing method of circuit device
JP2002057173A (en) Manufacturing method of circuit device
JP2002237545A (en) Manufacturing for circuit device
JP2005150767A (en) Circuit arrangement

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

LAPS Cancellation because of no payment of annual fees