JP3574026B2 - Circuit device and method of manufacturing the same - Google Patents
Circuit device and method of manufacturing the same Download PDFInfo
- Publication number
- JP3574026B2 JP3574026B2 JP2000024047A JP2000024047A JP3574026B2 JP 3574026 B2 JP3574026 B2 JP 3574026B2 JP 2000024047 A JP2000024047 A JP 2000024047A JP 2000024047 A JP2000024047 A JP 2000024047A JP 3574026 B2 JP3574026 B2 JP 3574026B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive path
- circuit device
- insulating resin
- separation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にした薄型の回路装置およびその製造方法に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【0003】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図23のように、プリント基板PSに実装される。
【0004】
またこのパッケージ型半導体装置は、半導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の側部から外部接続用のリード端子4が導出されたものである。
【0005】
しかしこのパッケージ型半導体装置1は、リード端子4が樹脂層3から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【0006】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSP、またはチップサイズよりも若干大きいサイズのCSPが開発されている。
【0007】
図24は、支持基板としてガラスエポキシ基板5を採用した、チップサイズよりも若干大きいCSP6を示すものである。ここではガラスエポキシ基板5にトランジスタチップTが実装されたものとして説明していく。
【0008】
このガラスエポキシ基板5の表面には、第1の電極7、第2の電極8およびダイパッド9が形成され、裏面には第1の裏面電極10と第2の裏面電極11が形成されている。そしてスルーホールTHを介して、前記第1の電極7と第1の裏面電極10が、第2の電極8と第2の裏面電極11が電気的に接続されている。またダイパッド9には前記ベアのトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極7が金属細線12を介して接続され、トランジスタのベース電極と第2の電極8が金属細線12を介して接続されている。更にトランジスタチップTを覆うようにガラスエポキシ基板5に樹脂層13が設けられている。
【0009】
前記CSP6は、ガラスエポキシ基板5を採用するが、ウェハスケールCSPと違い、チップTから外部接続用の裏面電極10、11までの延在構造が簡単であり、安価に製造できるメリットを有する。
【0010】
また前記CSP6は、図23のように、プリント基板PSに実装される。プリント基板PSには、電気回路を構成する電極、配線が設けられ、前記CSP6、パッケージ型半導体装置1、チップ抵抗CRまたはチップコンデンサCC等が電気的に接続されて固着される。
【0011】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【0012】
つぎに、このCSPの製造方法を図25および図26を参照しながら説明する。尚、図26では、中央のガラエポ/フレキ基板と題するフロー図を参照する。
【0013】
まず基材(支持基板)としてガラスエポキシ基板5を用意し、この両面に絶縁性接着剤を介してCu箔20、21を圧着する。(以上図25Aを参照)
続いて、第1の電極7,第2の電極8、ダイパッド9、第1の裏面電極10および第2の裏面電極11対応するCu箔20、21に耐エッチング性のレジスト22を被覆し、Cu箔20、21をパターニングする。尚、パターニングは、表と裏で別々にしても良い(以上図25Bを参照)
続いて、ドリルやレーザを利用してスルーホールTHのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールTHを形成する。このスルーホールTHにより第1の電極7と第1の裏面電極10、第2の電極8と第2の裏面電極10が電気的に接続される。(以上図25Cを参照)
更に、図面では省略をしたが、ボンデイングポストと成る第1の電極7,第2の電極8にNiメッキを施すと共に、ダイボンディングポストとなるダイパッド9にAuメッキを施し、トランジスタチップTをダイボンディングする。
【0014】
最後に、トランジスタチップTのエミッタ電極と第1の電極7、トランジスタチップTのベース電極と第2の電極8を金属細線12を介して接続し、樹脂層13で被覆している。(以上図25Dを参照)
そして必要により、ダイシングして個々の電気素子として分離している。図25では、ガラスエポキシ基板5に、トランジスタチップTが一つしか設けられていないが、実際は、トランジスタチップTがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【0015】
以上の製造方法により、支持基板5を採用したCSP型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【0016】
一方、セラミック基板を採用した製造方法を図26左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図25の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【0017】
【発明が解決しようとする課題】
図24に於いて、トランジスタチップT、接続手段7〜12および樹脂層13は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【0018】
また、支持基板となるガラスエポキシ基板5は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板5を無くすことができなかった。
【0019】
そのため、このガラスエポキシ基板5を採用することによって、コストが上昇し、更にはガラスエポキシ基板5が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【0020】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【0021】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第1に、電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路を一体に支持する絶縁性樹脂とを備え、前記導電路の側面を湾曲させて前記絶縁性樹脂と嵌合させたことで、構成要素を最小限にして従来の課題を解決し、更には導電路の側面を湾曲にする事で絶縁性樹脂からの抜けを抑制した導電路を実現するものである。
【0022】
第2に、分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路間の前記分離溝に充填されて一体に支持する絶縁性樹脂とを備え、前記導電路の側面を湾曲させて前記絶縁性樹脂と嵌合させたことで、分離溝に充填された絶縁性樹脂により複数の導電路を一体に支持して従来の課題を解決するものである。
【0023】
第3に、分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備え、前記導電路の側面を湾曲させて前記絶縁性樹脂と嵌合させたことで、導電路の裏面が外部との接続に供することができスルーホールを不要にでき従来の課題を解決するものである。
【0024】
第4に、導電箔を用意し、少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して側面が湾曲した導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドし、前記導電路と前記絶縁性樹脂を嵌合させる工程と、
前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することで、導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。更には、分離溝を形成する際に、導電路の側面を湾曲構造とし、この構造によりアンカー効果を持たせたものである。
【0025】
第5に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して側面が湾曲した導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドし、前記導電路と前記絶縁性樹脂を嵌合させる工程と、
前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備する回路装置の製造方法を提供することで、多数個の回路装置を量産でき、従来の課題を解決することができる。
【0026】
【発明の実施の形態】
回路装置を説明する第1の実施の形態
まず本発明の回路装置について図1を参照しながらその構造について説明する。
【0027】
図1には、絶縁性樹脂50に埋め込まれた導電路51を有し、前記導電路51上には回路素子52が固着され、前記絶縁性樹脂50で導電路51を支持して成る回路装置53が示されている。しかも導電路51の側面は湾曲構造59を有している。
【0028】
本構造は、回路素子52A、52B、複数の導電路51A、51B、51Cと、この導電路51A、51B、51Cを埋め込む絶縁性樹脂50の3つの材料で構成され、導電路51間には、この絶縁性樹脂50で充填された分離溝54が設けられる。そして絶縁性樹脂50により湾曲構造59の前記導電路51が支持されている。
【0029】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路51としては、Cuを主材料とした導電箔、Alを主材料とした導電箔、またはFe−Ni等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【0030】
本発明では、特にエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、導電路51の側面を湾曲構造59とし、アンカー効果を発生させている。その結果、導電路51が絶縁性樹脂50から抜けない構造を実現している。
【0031】
また回路素子52の接続手段は、金属細線55A、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材55B、Agペースト等の導電ペースト55C、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子52の種類、回路素子52の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路51との接続は、金属細線が選択され、CSPであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田55Bが選択される。またパッケージされた回路素子、例えばBGA等を導電路51に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【0032】
また回路素子と導電路51Aとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでは、導電被膜は少なくとも一層あればよい。
【0033】
この導電被膜として考えられる材料は、Ag、Au、PtまたはPd等であり、蒸着、スパッタリング、CVD等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【0034】
例えばAgは、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのままAg被膜、Au被膜、半田被膜を導電路51Aに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Cuの導電路51Aの上には、Ni被膜、Au被膜の二層が順に被着されたもの、Ni被膜、Cu被膜、半田被膜の三層が順に被着されたもの、Ag被膜、Ni被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【0035】
本回路装置は、導電路51を封止樹脂である絶縁性樹脂50で支持しているため、支持基板が不要となり、導電路51、回路素子52および絶縁性樹脂50で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【0036】
また前記構成の他に、回路素子52を被覆し且つ前記導電路52間の前記分離溝54に充填されて一体に支持する絶縁性樹脂50を有している。
【0037】
この湾曲構造59の導電路51間は、分離溝54となり、ここに絶縁性樹脂50が充填されることで、導電路51の抜けが防止できると同時にお互いの絶縁がはかれるメリットを有する。
【0038】
また、回路素子52を被覆し且つ導電路51間の分離溝54に充填され導電路51の裏面のみを露出して一体に支持する絶縁性樹脂50を有している。
【0039】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図24の如き従来構造のスルーホールTHを不要にできる特徴を有する。
【0040】
しかも回路素子がロウ材、Au、Ag等の導電被膜を介して直接固着されている場合、導電路51の裏面が露出されてため、回路素子52Aから発生する熱を導電路51Aを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【0041】
また本回路装置は、分離溝54の表面と導電路51の表面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図24に示す裏面電極10、11の段差が設けられないため、回路装置53をそのまま水平に移動できる特徴を有する。
回路装置を説明する第2の実施の形態
次に図7に示された回路装置56を説明する。
【0042】
本構造は、導電路51の表面に導電被膜57が形成されており、それ以外は、図1の構造と実質同一である。よってこの導電被膜57について説明する。
【0043】
第1の特徴は、導電路や回路装置の反りを防止するするために導電被膜57を設ける点である。
【0044】
一般に、絶縁性樹脂と導電路材料(以下第1の材料と呼ぶ。)の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路51の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路51の方が先に温度上昇して膨張する。そのため、第1の材料よりも熱膨張係数の小さい第2の材料を被覆することにより、導電路の反り、剥がれ、回路装置の反りを防止することができる。特に第1の材料としてCuを採用した場合、第2の材料としてはAu、NiまたはPt等が良い。Cuの膨張率は、16.7×10−6(10のマイナス6乗)で、Auは、14×10−6、Niは、12.8×10−6、Ptは、8.9×10−6である。
【0045】
第2の特徴は、第2の材料によりアンカー効果を持たせている点である。第2の材料によりひさし58が形成され、しかも導電路51と被着したひさし58が絶縁性樹脂50に埋め込まれているため、アンカー効果を発生し、導電路51の抜けを防止できる構造となる。
【0046】
本発明は、湾曲構造59とひさし58の両方で、二重のアンカー効果を発生させて導電路51の抜けを抑制している。
【0047】
以上、回路装置としてトランジスタチップ52Aと受動素子52Bが実装された回路装置で説明してきたが、本発明は、図19の如く、一つの半導体チップが封止されて構成された回路装置、図20の如く、CSP等のフェイスダウン型の素子80が実装された回路装置81、または図21の如くチップ抵抗、チップコンデンサ等の受動素子82が封止された回路装置83でも実施できる。更には、2つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
回路装置の製造方法を説明する第1の実施の形態
次に図2〜図6および図1を使って回路装置53の製造方法について説明する。
【0048】
まず図2の如く、シート状の導電箔60を用意する。この導電箔60は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
【0049】
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔60の厚みよりも浅い分離溝61が形成できればよい。
【0050】
尚、シート状の導電箔60は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【0051】
続いて、少なくとも導電路51となる領域を除いた導電箔60を、導電箔60の厚みよりも薄く除去する工程がある。そしてこの除去工程により形成された分離溝61および導電箔60に絶縁性樹脂50を被覆する工程がある。
【0052】
まず、図3の如く、Cu箔60の上に、ホトレジストPR(耐エッチングマスク)を形成し、導電路51となる領域を除いた導電箔60が露出するようにホトレジストPRをパターニングする。そして、図4Aの如く、前記ホトレジストPRを介してエッチングしている。
【0053】
本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。尚、エッチングにより形成された分離溝61の深さは、約50μmである。
【0054】
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅
が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。
【0055】
特に図4Bの如く、エッチングマスクとなるホトレジストPRの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように分離溝61の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなれば、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【0056】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Cuを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【0057】
尚、図3に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ag、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【0058】
例えばAg被膜は、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのまま導電路51上のAg被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またAgの導電被膜にはAu細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【0059】
続いて、図5の如く、分離溝61が形成された導電箔60に回路素子52を電気的に接続して実装する工程がある。
【0060】
回路素子52としては、トランジスタ、ダイオード、ICチップ等の半導体素子52A、チップコンデンサ、チップ抵抗等の受動素子52Bである。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。
【0061】
ここでは、ベアのトランジスタチップ52Aが導電路51Aにダイボンディングされ、エミッタ電極と導電路51B、ベース電極と導電路51Bが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンデイング等で固着される金属細線55Aを介して接続される。また52Bは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト55Bで固着される。
【0062】
更に、図6に示すように、前記導電箔60および湾曲した分離溝61に絶縁性樹脂50を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0063】
本実施の形態では、導電箔60表面に被覆された絶縁性樹脂の厚さは、金属細線55Aの頂部から上に約100μmが被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
【0064】
本工程の特徴は、絶縁性樹脂50を被覆するまでは、導電路51となる導電箔60が支持基板となることである。従来では、図25の様に、本来必要としない支持基板5を採用して導電路7〜11を形成しているが、本発明では、支持基板となる導電箔60は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0065】
また分離溝61は、導電箔の厚みよりも浅く形成されているため、導電箔60が導電路51として個々に分離されていない。従ってシート状の導電箔60として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0066】
更には、湾曲構造59を持った分離溝61に絶縁性樹脂50が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂50の剥がれが防止でき、逆に後の工程で分離される導電路51の抜けが防止できる。
【0067】
続いて、導電箔60の裏面を化学的および/または物理的に除き、導電路51として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【0068】
実験では研磨装置または研削装置により全面を30μm程度削り、分離溝61から絶縁性樹脂50を露出させている。この露出される面を図6では点線で示している。その結果、約40μmの厚さの導電路51となって分離される。また絶縁性樹脂50が露出する手前まで、導電箔60を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂50を露出させても良い。
【0069】
この結果、絶縁性樹脂50に導電路51の表面が露出する構造となる。そして分離溝61が削られ、図1の分離溝54となる。(以上図6参照)
最後に、必要によって露出した導電路51に半田等の導電材を被着し、回路装置として完成する。
【0070】
尚、導電路51の裏面に導電被膜を被着する場合、図2の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路51として分離できる。
【0071】
尚、本製造方法では、導電箔60にトランジスタとチップ抵抗が実装されているだけであるが、これを1単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を1単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【0072】
以上の製造方法によって、絶縁性樹脂50に導電路51が埋め込まれ、絶縁性樹脂50の裏面と導電路51の裏面が一致する平坦な回路装置56が実現できる。
【0073】
本製造方法の特徴は、絶縁性樹脂50を支持基板として活用し導電路51の分離作業ができることにある。絶縁性樹脂50は、導電路51を埋め込む材料として必要な材料であり、図25の従来の製造方法のように、不要な支持基板5を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【0074】
尚、導電路51表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置56としての厚さは、厚くも薄くもできる特徴を有する。ここでは、400μm厚の絶縁性樹脂50に40μmの導電路51と回路素子が埋め込まれた実装基板になる。(以上図1を参照)
回路装置の製造方法を説明する第2の実施の形態
次に図8〜図12、図7を使ってひさし58を有する回路装置56の製造方法について説明する。尚、ひさしとなる第2の材料70が被着される以外は、第1の実施の形態と実質同一であるため、詳細な説明は省略する。
【0075】
まず図8の如く、第1の材料から成る導電箔60の上にエッチングレートの小さい第2の材料70が被覆された導電箔60を用意する。
【0076】
例えばCu箔の上にNiを被着すると、塩化第二鉄または塩化第二銅等でCuとNiが一度にエッチングでき、エッチングレートの差によりNiがひさし58と成って形成されるため好適である。太い実線がNiから成る導電被膜70であり、その膜厚は1〜10μm程度が好ましい。またNiの膜厚が厚い程、ひさし58が形成されやすい。
【0077】
また第2の材料は、第1の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第2の材料から成る被膜を導電路51の形成領域に被覆するようにパターニングし、この被膜をマスクにして第1の材料から成る被膜をエッチングすればひさし58が形成できるからである。第2の材料としては、Al、Ag、Au等が考えられる。(以上図8を参照)
続いて、少なくとも導電路51となる領域を除いた導電箔60を、導電箔60の厚みよりも薄く取り除く工程がある。
【0078】
Ni70の上に、ホトレジストPRを形成し、導電路51となる領域を除いたNi70が露出するようにホトレジストPRをパターニングし、前記ホトレジストを介してエッチングすればよい。
【0079】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ni70のエッチングレートがCu60のエッチングレートよりも小さいため、エッチングが進むにつれてひさし58がでてくる。
【0080】
尚、前記分離溝61が形成された導電箔60に回路素子52を実装する工程(図11)、前記導電箔60および分離溝61に絶縁性樹脂50を被覆し、導電箔60の裏面を化学的および/または物理的に除き、導電路51として分離する工程(図12)、および導電路裏面に導電被膜を形成して完成までの工程(図7)は、前製造方法と同一であるためその説明は省略する。
回路装置の製造方法を説明する第3の実施の形態
続いて、一種類の回路素子をマトリックス状に配置し、封止後に個別分離して、ディスクリート装置、IC装置とする製造方法を図13〜図19を参照しながら説明する。尚、本製造方法は、第1の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【0081】
まず図13の如く、シート状の導電箔60を用意する。
【0082】
尚、シート状の導電箔60は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【0083】
続いて、少なくとも導電路51となる領域を除いた導電箔60を、導電箔60の厚みよりも薄く除去する工程がある。
【0084】
まず、図14の如く、Cu箔60の上に、ホトレジストPRを形成し、導電路51となる領域を除いた導電箔60が露出するようにホトレジストPRをパターニングする。そして、図15の如く、前記ホトレジストPRを介してエッチングすればよい。
【0085】
エッチングにより形成された分離溝61の深さは、例えば50μmであり、その側面は、粗面となるため絶縁性樹脂50との接着性が向上される。
【0086】
またここの分離溝61の側壁は、非異方性的にエッチングされるため湾曲となる。この除去工程は、ウェットエッチング、ドライエッチングが採用できる。そしてこの湾曲構造によりアンカー効果が発生する構造となる。(詳細は、回路装置の製造方法を説明する第1の実施の形態を参照)
尚、図14に於いて、ホトレジストPRの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【0087】
続いて、図16の如く、分離溝61が形成された導電箔60に回路素子52Aを電気的に接続して実装する工程がある。
【0088】
回路素子52Aとしては、トランジスタ、ダイオード、ICチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。
【0089】
ここでは、ベアのトランジスタチップ52Aが導電路51Aにダイボンディングされ、エミッタ電極と導電路51B、ベース電極と導電路51Bが金属細線55Aを介して接続される。
【0090】
更に、図17に示すように、前記導電箔60および分離溝61に絶縁性樹脂50を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【0091】
本実施の形態では、導電箔60表面に被覆された絶縁性樹脂の厚さは、実装された回路素子の一番高い所から約100μm程度が被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
【0092】
本工程の特徴は、絶縁性樹脂50を被覆する際、導電路51となる導電箔60が支持基板となることである。従来では、図25の様に、本来必要としない支持基板5を採用して導電路7〜11を形成しているが、本発明では、支持基板となる導電箔60は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0093】
また分離溝61は、導電箔の厚みよりも浅く形成されているため、導電箔60が導電路51として個々に分離されていない。従ってシート状の導電箔60として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0094】
続いて、導電箔60の裏面を化学的および/または物理的に除き、導電路51として分離する工程がある。ここで前記除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【0095】
実験では研磨装置または研削装置により全面を30μm程度削り、絶縁性樹脂50を露出させている。この露出される面を図17では点線で示している。その結果、約40μmの厚さの導電路51となって分離される。また絶縁性樹脂50が露出する手前まで、導電箔60を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂50を露出させても良い。
【0096】
この結果、絶縁性樹脂50に導電路51の表面が露出する構造となる。
【0097】
更に、図18の如く、露出した導電路51に半田等の導電材を被着する。
【0098】
最後に、図19の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【0099】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【0100】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【0101】
図26の右側には、本発明を簡単にまとめたフローが示されている。Cu箔の用意、AgまたはNi等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Cu箔除去、導電路の裏面処理およびダイシングの9工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【0102】
図20は、フェイスダウン型の回路素子80を実装した回路装置81を示すものである。回路素子80としては、ベアの半導体チップ、表面が封止されたCSPやBGA等が該当する。また図21は、チップ抵抗やチップ抵抗等の受動素子82が実装された回路装置83を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【0103】
図22は、実層構造について説明するものである。プリント基板や金属基板、セラミック基板等の実装基板84に形成された導電路85に今まで説明してきた本発明の回路装置53、81、83が実装されたものである。
【0104】
特に、半導体チップ52の裏面が固着された導電路51Aは、実装基板84の導電路85と熱的に結合されているため、回路装置の熱を前記導電路85を介して放熱させることができる。また実装基板84として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ52の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【0105】
例えばパワーMOS、IGBT、SIT、大電流駆動用のトランジスタ、大電流駆動用のIC(MOS型、BIP型、Bi−CMOS型)メモリ素子等は、好適である。
【0106】
また金属基板としては、Al基板、Cu基板、Fe基板が好ましく、また導電路85との短絡が考慮されて、絶縁性樹脂および/または酸化膜等が形成されている。
【0107】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。
【0108】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図24の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【0109】
しかも回路素子がロウ材、Au、Ag等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【0110】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチQFP実装時には回路装置自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【0111】
また導電路の表側に第2の材料を形成しているため、熱膨張係数の違いにより実装基板の反り、特に細長い配線の反りまたは剥離を抑制することができる。
【0112】
また導電路の側面が湾曲構造をしており、更には導電路の表面に第2の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【0113】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。また分離溝の形成工程に湾曲構造も形成でき、アンカー効果のある構造も同時に実現できる。
【0114】
また図26から明白なように、スルーホールの形成工程、導体の印刷工程(セラミック基板の場合)等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【0115】
次に導電箔の厚みよりも薄く取り除く工程(例えばハーフエッチング)までは、導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【0116】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【図面の簡単な説明】
【図1】本発明の回路装置を説明する図である。
【図2】本発明の回路装置の製造方法を説明する図である。
【図3】本発明の回路装置の製造方法を説明する図である。
【図4】本発明の回路装置の製造方法を説明する図である。
【図5】本発明の回路装置の製造方法を説明する図である。
【図6】本発明の回路装置の製造方法を説明する図である。
【図7】本発明の回路装置を説明する図である。
【図8】本発明の回路装置の製造方法を説明する図である。
【図9】本発明の回路装置の製造方法を説明する図である。
【図10】本発明の回路装置の製造方法を説明する図である。
【図11】本発明の回路装置の製造方法を説明する図である。
【図12】本発明の回路装置の製造方法を説明する図である。
【図13】本発明の回路装置の製造方法を説明する図である。
【図14】本発明の回路装置の製造方法を説明する図である。
【図15】本発明の回路装置の製造方法を説明する図である。
【図16】本発明の回路装置の製造方法を説明する図である。
【図17】本発明の回路装置の製造方法を説明する図である。
【図18】本発明の回路装置の製造方法を説明する図である。
【図19】本発明の回路装置の製造方法を説明する図である。
【図20】本発明の回路装置を説明する図である。
【図21】本発明の回路装置を説明する図である。
【図22】本発明の回路装置の実装方法を説明する図である。
【図23】従来の回路装置の実装構造を説明する図である。
【図24】従来の回路装置を説明する図である。
【図25】従来の回路装置の製造方法を説明する図である。
【図26】従来と本発明の回路装置の製造方法を説明する図である。
【符号の説明】
50 絶縁性樹脂
51 導電路
52 回路素子
53 回路装置
54 分離溝
58 ひさし
59 湾曲構造[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit device and a method for manufacturing the same, and more particularly to a thin circuit device that does not require a support substrate and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is used for a mobile phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.
[0003]
For example, taking a semiconductor device as an example of a circuit device, a general semiconductor device is a packaged semiconductor device sealed with a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
[0004]
In this package type semiconductor device, the periphery of the
[0005]
However, in this package
[0006]
For this reason, companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size, or chip size A CSP with a size slightly larger than that has been developed.
[0007]
FIG. 24 shows a
[0008]
A first electrode 7, a
[0009]
Although the
[0010]
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit, and the
[0011]
The circuit formed by the printed circuit board is mounted in various sets.
[0012]
Next, a method of manufacturing the CSP will be described with reference to FIGS. In FIG. 26, a flowchart entitled “Galaeppo / flexible substrate in the center” is referred to.
[0013]
First, a
Subsequently,
Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and the hole is plated to form the through hole TH. The first electrode 7 and the
Although not shown in the drawings, the first electrode 7 and the
[0014]
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode of the transistor chip T and the
Then, if necessary, the wafer is diced and separated as individual electric elements. In FIG. 25, only one transistor chip T is provided on the
[0015]
By the above manufacturing method, a CSP type electric element using the
[0016]
On the other hand, a manufacturing method using a ceramic substrate is shown in the flow on the left side of FIG. After a ceramic substrate as a support substrate is prepared, through holes are formed, and thereafter, front and rear electrodes are printed and sintered using a conductive paste. After that, until the resin layer of the previous manufacturing method is covered, the manufacturing method is the same as that of FIG. There is a problem that can not be molded. Therefore, after potting and hardening the sealing resin, polishing for flattening the sealing resin is performed, and finally, individual separation is performed using a dicing apparatus.
[0017]
[Problems to be solved by the invention]
In FIG. 24, the transistor chip T, the connection means 7 to 12 and the
[0018]
Further, the
[0019]
Therefore, the use of the
[0020]
Further, a through-hole forming step for connecting electrodes on both surfaces is indispensable for a glass epoxy substrate or a ceramic substrate, and there is a problem that the manufacturing process becomes long.
[0021]
[Means for Solving the Problems]
The present invention has been made in view of the above-described many problems, and firstly, a plurality of electrically separated conductive paths, a desired circuit element fixed on the conductive path, and a method of covering the circuit element. And an insulating resin that integrally supports the conductive path, and a side surface of the conductive path is curved to be fitted with the insulating resin, thereby minimizing constituent elements and solving the conventional problem. Further, the conductive path can be realized in which the side surface of the conductive path is curved to prevent the conductive path from coming off from the insulating resin.
[0022]
Second, a plurality of conductive paths electrically separated by the separation groove, a desired circuit element fixed on the conductive path, and the separation groove covering the circuit element and filling the separation groove between the conductive paths. An insulating resin that integrally supports the plurality of conductive paths by bending the side surface of the conductive path and fitting the insulating path with the insulating resin. It is to support and solve the conventional problem.
[0023]
Third, a plurality of conductive paths electrically separated by the separation groove, a desired circuit element fixed on the conductive path, and the separation groove covering the circuit element and filling the separation groove between the conductive paths. An insulating resin that exposes the back surface of the conductive path and integrally supports the conductive path, and that the side surface of the conductive path is curved and fitted with the insulating resin, so that the back surface of the conductive path is connected to the outside. This eliminates the need for a through-hole and solves the conventional problem.
[0024]
Fourthly, a step of preparing a conductive foil, forming a conductive groove having a side surface curved by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path,
Fixing a circuit element on the desired conductive path;
A step of covering the circuit element, molding with an insulating resin so as to fill the separation groove, and fitting the conductive path and the insulating resin;
Removing the conductive foil in the thickness portion where the separation groove is not provided, the conductive foil forming the conductive path is a starting material, and the conductive foil is formed until the insulating resin is molded. Having a support function, the insulating resin has a support function after molding, so that a support substrate can be made unnecessary, and the conventional problem can be solved. Further, when forming the separation groove, the side surface of the conductive path has a curved structure, and this structure has an anchor effect.
[0025]
Fifthly, a step of preparing a conductive foil, forming a conductive groove having a side surface curved by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path,
Fixing a circuit element on the desired conductive path;
Forming a connection means for electrically connecting an electrode of the circuit element and a desired conductive path; covering the circuit element; molding the insulating element so as to fill the separation groove; Fitting a road and the insulating resin;
Removing the conductive foil in a thickness portion where the separation groove is not provided,
By providing a method of manufacturing a circuit device including a step of cutting the insulating resin and separating the circuit device into individual circuit devices, a large number of circuit devices can be mass-produced, and the conventional problem can be solved.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
First Embodiment for Describing Circuit Device First, the structure of the circuit device of the present invention will be described with reference to FIG.
[0027]
FIG. 1 shows a circuit device having a
[0028]
This structure is composed of three materials: circuit elements 52A and 52B, a plurality of
[0029]
As the insulating resin, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. As the insulating resin, any resin can be adopted as long as the resin can be hardened using a mold, or can be coated by dipping or coating. Further, as the
[0030]
In the present invention, the side surface of the
[0031]
The connection means of the
[0032]
For electrical connection between the circuit element and the
[0033]
The material considered as the conductive film is Ag, Au, Pt, Pd, or the like, and is coated by deposition under low or high vacuum such as evaporation, sputtering, or CVD, plating, or sintering.
[0034]
For example, Ag adheres to Au and also adheres to brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded by directly covering the
[0035]
In the present circuit device, since the
[0036]
In addition to the above-described configuration, there is provided an insulating resin 50 that covers the
[0037]
A separation groove 54 is formed between the
[0038]
In addition, there is an insulating resin 50 which covers the
[0039]
Exposing the back surface of the conductive path is one of the features of the present invention. The back surface of the conductive path can be used for connection to the outside, and has a feature that the through hole TH of the conventional structure as shown in FIG. 24 can be omitted.
[0040]
Moreover, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag, or the like, the back surface of the
[0041]
In addition, the circuit device has a structure in which the surface of the separation groove 54 and the surface of the
Second Embodiment for Explaining Circuit Device Next, a circuit device 56 shown in FIG. 7 will be described.
[0042]
This structure is substantially the same as the structure of FIG. 1 except that a
[0043]
The first feature is that a
[0044]
Generally, due to the difference in thermal expansion coefficient between the insulating resin and the conductive path material (hereinafter, referred to as a first material), the circuit device itself warps, and the conductive path is bent or peeled off. Further, since the thermal conductivity of the
[0045]
The second feature is that the second material has an anchor effect. Since the
[0046]
In the present invention, both the curved structure 59 and the
[0047]
The circuit device in which the transistor chip 52A and the passive element 52B are mounted has been described as the circuit device. However, the present invention relates to a circuit device in which one semiconductor chip is sealed as shown in FIG. As shown in FIG. 21, a circuit device 81 in which a face-
First Embodiment Explaining Method for Manufacturing Circuit Device Next, a method for manufacturing a circuit device 53 will be described with reference to FIGS. 2 to 6 and FIG.
[0048]
First, as shown in FIG. 2, a sheet-shaped
[0049]
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching, and here, a copper foil of 70 μm (2 oz) was employed. However, it is basically good to be 300 μm or more and 10 μm or less. As will be described later, it is only necessary that the separation groove 61 shallower than the thickness of the
[0050]
In addition, the sheet-shaped
[0051]
Subsequently, there is a step of removing the
[0052]
First, as shown in FIG. 3, a photoresist PR (etching resistant mask) is formed on the
[0053]
In the present manufacturing method, non-anisotropic etching is performed by wet etching or dry etching, and the side surfaces thereof are rough and curved. Note that the depth of the separation groove 61 formed by etching is about 50 μm.
[0054]
In the case of wet etching, ferric chloride or cupric chloride is used as an etchant, and the conductive foil is dipped in the etchant or the etchant is showered.
[0055]
In particular, as shown in FIG. 4B, the etching in the horizontal direction is difficult to proceed immediately below the photoresist PR serving as an etching mask, and the portion deeper than that is etched in the horizontal direction. As shown in the figure, if the opening diameter of the opening corresponding to the position becomes smaller from a certain position of the side surface of the separation groove 61 upward, the structure becomes an inversely tapered structure and has a structure having an anchor structure. In addition, by employing a shower ring, etching proceeds in the depth direction and etching in the horizontal direction is suppressed, so that this anchor structure appears remarkably.
[0056]
In the case of dry etching, anisotropic and non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, but it can be removed by sputtering. In addition, anisotropic and non-anisotropic etching can be performed depending on sputtering conditions.
[0057]
In FIG. 3, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist. Materials that can be considered as the conductive film include Ag, Au, Pt, and Pd. Moreover, these corrosion-resistant conductive films have a feature that they can be used as they are as die pads and bonding pads.
[0058]
For example, the Ag film adheres to Au and also adheres to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the
[0059]
Subsequently, as shown in FIG. 5, there is a step of electrically connecting and mounting the
[0060]
The
[0061]
Here, the bare transistor chip 52A is die-bonded to the
[0062]
Further, as shown in FIG. 6, there is a step of attaching an insulating resin 50 to the
[0063]
In the present embodiment, the thickness of the insulating resin coated on the surface of
[0064]
The feature of this step is that the
[0065]
Further, since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the
[0066]
Furthermore, since the insulating groove 50 having the curved structure 59 is filled with the insulating resin 50, an anchor effect is generated at this portion, and the insulating resin 50 can be prevented from peeling off. Of the
[0067]
Subsequently, there is a step of chemically and / or physically removing the back surface of the
[0068]
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device, and the insulating resin 50 was exposed from the separation groove 61. This exposed surface is indicated by a dotted line in FIG. As a result, the
[0069]
As a result, a structure in which the surface of the
Finally, a conductive material such as solder is applied to the exposed
[0070]
When a conductive film is applied to the back surface of the
[0071]
In this manufacturing method, only the transistor and the chip resistor are mounted on the
[0072]
By the manufacturing method described above, the
[0073]
The feature of this manufacturing method is that the
[0074]
Note that the thickness of the insulating resin from the surface of the
Second Embodiment for Demonstrating Method of Manufacturing Circuit Device Next, a method of manufacturing a circuit device 56 having an eave 58 will be described with reference to FIGS. Note that, except that the
[0075]
First, as shown in FIG. 8, a
[0076]
For example, when Ni is deposited on a Cu foil, Cu and Ni can be etched at once with ferric chloride, cupric chloride, or the like, and Ni is formed as
[0077]
The second material may cover a material which can be selectively etched with the first material. In this case, the
Subsequently, there is a step of removing the
[0078]
A photoresist PR may be formed on the
[0079]
As described above, when etching is performed by using an etchant of ferric chloride or cupric chloride or the like, since the etching rate of Ni70 is lower than the etching rate of Cu60, the
[0080]
The step of mounting the
Third Embodiment for explaining a method of manufacturing a circuit device Next, a method of manufacturing a discrete device and an IC device by arranging one kind of circuit elements in a matrix, separating them individually after sealing, and forming the same will be described with reference to FIGS. This will be described with reference to FIG. Since the manufacturing method is almost the same as the first embodiment, the same parts will be described briefly.
[0081]
First, as shown in FIG. 13, a sheet-shaped
[0082]
In addition, the sheet-shaped
[0083]
Subsequently, there is a step of removing the
[0084]
First, as shown in FIG. 14, a photoresist PR is formed on the
[0085]
The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is roughened, so that the adhesiveness to the insulating resin 50 is improved.
[0086]
The side wall of the separation groove 61 is curved because it is non-anisotropically etched. For this removing step, wet etching or dry etching can be adopted. The curved structure provides a structure in which an anchor effect is generated. (For details, refer to the first embodiment which describes a method of manufacturing a circuit device.)
In FIG. 14, a conductive film having corrosion resistance to an etchant may be selectively coated instead of the photoresist PR. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist.
[0087]
Subsequently, as shown in FIG. 16, there is a step of electrically connecting and mounting the circuit element 52A to the
[0088]
The circuit element 52A is a transistor, a diode, a semiconductor element such as an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as CSP or BGA can be mounted.
[0089]
Here, the bare transistor chip 52A is die-bonded to the
[0090]
Further, as shown in FIG. 17, there is a step of attaching an insulating resin 50 to the
[0091]
In the present embodiment, the thickness of the insulating resin coated on the surface of the
[0092]
The feature of this step is that, when the insulating resin 50 is coated, the
[0093]
Further, since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the
[0094]
Subsequently, there is a step of chemically and / or physically removing the back surface of the
[0095]
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device to expose the insulating resin 50. This exposed surface is indicated by a dotted line in FIG. As a result, the
[0096]
As a result, a structure in which the surface of the
[0097]
Further, as shown in FIG. 18, a conductive material such as solder is applied to the exposed
[0098]
Finally, as shown in FIG. 19, there is a step of separating each circuit element to complete a circuit device.
[0099]
The separation line is located at the arrow and can be realized by dicing, cutting, pressing, chocolate break, or the like. When a chocolate break is used, a protrusion may be formed on the mold so that a groove is formed in the separation line when the insulating resin is coated.
[0100]
In particular, dicing is preferred because it is frequently used in a normal method of manufacturing a semiconductor device and can separate very small objects.
[0101]
On the right side of FIG. 26, a flow briefly summarizing the present invention is shown. A circuit device can be realized by nine steps of preparation of Cu foil, plating of Ag or Ni or the like, half etching, die bonding, wire bonding, transfer molding, removal of back foil Cu foil, back surface treatment of conductive paths, and dicing. Moreover, all processes can be performed in-house without supplying a supporting substrate from a manufacturer.
An embodiment for explaining types of circuit devices and methods for mounting them.
[0102]
FIG. 20 shows a circuit device 81 on which a face-down
[0103]
FIG. 22 illustrates the real layer structure. The circuit devices 53, 81, and 83 of the present invention described above are mounted on
[0104]
In particular, since the
[0105]
For example, power MOS, IGBT, SIT, transistor for driving a large current, IC (MOS type, BIP type, Bi-CMOS type) memory element for driving a large current are suitable.
[0106]
As the metal substrate, an Al substrate, a Cu substrate, and an Fe substrate are preferable, and an insulating resin and / or an oxide film are formed in consideration of a short circuit with the
[0107]
【The invention's effect】
As is apparent from the above description, according to the present invention, the circuit device is configured with the minimum necessary amounts of the circuit device, the conductive path, and the insulating resin, and the circuit device has no waste in resources. Therefore, there is no extra component until completion, and a circuit device that can greatly reduce the cost can be realized. Further, by setting the coating thickness of the insulating resin and the thickness of the conductive foil to optimal values, it is possible to realize a very small, thin, and lightweight circuit device.
[0108]
Further, since only the back surface of the conductive path is exposed from the insulating resin, the back surface of the conductive path can be immediately used for connection to the outside, and the back electrode and the through hole of the conventional structure as shown in FIG. 24 can be eliminated. Having.
[0109]
Moreover, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag, etc., since the back surface of the conductive path is exposed, heat generated from the circuit element is directly transferred to the mounting board via the conductive path. Can transmit heat. In particular, this heat dissipation makes it possible to mount a power element.
[0110]
In addition, this circuit device has a structure in which the surface of the separation groove and the surface of the conductive path have a flat surface substantially coincident with each other. When the narrow pitch QFP is mounted, the circuit device itself can be moved horizontally without change. Correction of the deviation becomes extremely easy.
[0111]
Further, since the second material is formed on the front side of the conductive path, it is possible to suppress the warpage of the mounting substrate due to the difference in the coefficient of thermal expansion, particularly the warping or peeling of the elongated wiring.
[0112]
Further, the side surface of the conductive path has a curved structure, and further, by forming a coating made of the second material on the surface of the conductive path, an eave attached to the conductive path can be formed. Therefore, an anchor effect can be generated, and the conductive path can be prevented from warping or coming off.
[0113]
In the method for manufacturing a circuit device according to the present invention, the conductive foil itself serving as the material of the conductive path is made to function as a support substrate, and the conductive foil is used until the separation groove is formed or the circuit element is mounted and the insulating resin is attached. When the whole is supported and the conductive foil is separated as each conductive path, an insulating resin is used as a supporting substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, there is no need for a support substrate, the conductive paths are embedded in the insulating resin, and the thickness of the insulating resin and the conductive foil can be adjusted, so that an extremely thin circuit device can be formed. There is also. Further, a curved structure can be formed in the step of forming the separation groove, and a structure having an anchor effect can be realized at the same time.
[0114]
Further, as is apparent from FIG. 26, the steps of forming the through holes and the step of printing the conductor (in the case of a ceramic substrate) can be omitted. Having. In addition, no frame mold is required at all, and this is a manufacturing method with a very short delivery time.
[0115]
Since the conductive paths can be handled without being separated individually until the step of removing the thinner than the thickness of the conductive foil (for example, half etching), workability is improved in the subsequent step of coating the insulating resin. Have.
[0116]
Further, since the same surface is formed by the conductive path and the insulating resin, the mounted circuit device can be shifted without hitting the side of the conductive path on the mounting board. In particular, a circuit device mounted with a displacement can be repositioned while being shifted in the horizontal direction. Also, if the brazing material is melted after mounting the circuit device, the misaligned mounted circuit device will try to return to the upper part of the conductive path by the surface tension of the melted brazing material, and can be rearranged by the circuit device itself. It becomes.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a circuit device of the present invention.
FIG. 2 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 7 is a diagram illustrating a circuit device according to the present invention.
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 12 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 13 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 14 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 15 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 16 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 17 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 18 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 19 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 20 is a diagram illustrating a circuit device according to the present invention.
FIG. 21 is a diagram illustrating a circuit device of the present invention.
FIG. 22 is a diagram illustrating a method for mounting the circuit device of the present invention.
FIG. 23 is a diagram illustrating a mounting structure of a conventional circuit device.
FIG. 24 is a diagram illustrating a conventional circuit device.
FIG. 25 is a diagram illustrating a conventional method for manufacturing a circuit device.
FIG. 26 is a diagram illustrating a method for manufacturing a circuit device according to the related art and the present invention.
[Explanation of symbols]
Reference Signs List 50 insulating
Claims (12)
前記導電箔の表面に形成予定の導電路よりも深い分離溝を形成して前記導電路を凸状に形成する工程と、 Forming a separation groove deeper than the conductive path to be formed on the surface of the conductive foil to form the conductive path in a convex shape;
前記導電路に回路素子をフェイスダウンで配置して前記回路素子と前記導電路とを電気的に接続する工程と、 A step of electrically connecting the circuit element and the conductive path by disposing a circuit element face down on the conductive path,
前記回路素子を封止して前記回路素子の下方の前記分離溝に充填されるように絶縁性樹脂を形成する工程と、 Forming an insulating resin so as to seal the circuit element and fill the separation groove below the circuit element;
前記導電路同士が前記分離溝の深さよりも薄い厚さで分離されるまで、前記導電箔を裏面から除去する工程とを有することを特徴とする回路装置の製造方法。 Removing the conductive foil from the back surface until the conductive paths are separated by a thickness smaller than the depth of the separation groove.
前記導電路同士を分離した後に前記各ユニットの間の前記絶縁性樹脂を切断することで個々の前記回路装置に分離することを特徴とする請求項1記載の回路装置の製造方法。 2. The method for manufacturing a circuit device according to claim 1, wherein after separating the conductive paths, the insulating resin between the units is cut into individual circuit devices.
前記導電路に回路素子をフェイスダウンで配置して前記回路素子と前記導電路とを電気的に接続し、 A circuit element is arranged face-down on the conductive path to electrically connect the circuit element and the conductive path,
前記回路素子を封止して前記回路素子の下方の前記分離溝に充填されるように絶縁性樹脂を形成し、 Forming an insulating resin so as to seal the circuit element and fill the separation groove below the circuit element;
前記導電路同士が前記分離溝の深さよりも薄い厚さで分離されるまで、前記導電箔を裏面から除去することを特徴とする回路装置の製造方法。 A method of manufacturing a circuit device, comprising: removing the conductive foil from the back surface until the conductive paths are separated by a thickness smaller than the depth of the separation groove.
前記導電路同士を分離した後に前記各ユニットの間の前記絶縁性樹脂を切断することで個々の前記回路装置に分離することを特徴とする請求項7記載の回路装置の製造方法。 The method for manufacturing a circuit device according to claim 7, wherein after separating the conductive paths, the insulating resin between the units is cut into individual circuit devices.
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024047A JP3574026B2 (en) | 2000-02-01 | 2000-02-01 | Circuit device and method of manufacturing the same |
US09/671,135 US6548328B1 (en) | 2000-01-31 | 2000-09-27 | Circuit device and manufacturing method of circuit device |
EP00308477A EP1122778A3 (en) | 2000-01-31 | 2000-09-27 | Circuit device and manufacturing method of circuit device |
TW090100830A TW535462B (en) | 2000-01-31 | 2001-01-15 | Electric circuit device and method for making the same |
KR10-2001-0002824A KR100484696B1 (en) | 2000-01-31 | 2001-01-18 | Circuit device and method of manufacturing the same |
CNB011165952A CN1246901C (en) | 2000-01-31 | 2001-01-31 | Circuit device and manufacturing method thereof |
US10/347,010 US7173336B2 (en) | 2000-01-31 | 2003-01-17 | Hybrid integrated circuit device |
US10/372,497 US7091606B2 (en) | 2000-01-31 | 2003-02-24 | Circuit device and manufacturing method of circuit device and semiconductor module |
US10/372,414 US7125798B2 (en) | 2000-01-31 | 2003-02-24 | Circuit device and manufacturing method of circuit device |
KR10-2004-0059095A KR100509136B1 (en) | 2000-01-31 | 2004-07-28 | Circuit device and method of manufacturing the same |
US10/918,105 US20050056916A1 (en) | 2000-01-31 | 2004-08-13 | Circuit device and manufacturing method of circuit device |
US11/054,025 US7276793B2 (en) | 2000-01-31 | 2005-02-08 | Semiconductor device and semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024047A JP3574026B2 (en) | 2000-02-01 | 2000-02-01 | Circuit device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217353A JP2001217353A (en) | 2001-08-10 |
JP3574026B2 true JP3574026B2 (en) | 2004-10-06 |
Family
ID=18550120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000024047A Expired - Fee Related JP3574026B2 (en) | 2000-01-31 | 2000-02-01 | Circuit device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3574026B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1315185C (en) * | 2002-04-11 | 2007-05-09 | 皇家飞利浦电子股份有限公司 | Carrier, method of manufacturing a carrier and an electronic device |
JP2007157940A (en) | 2005-12-02 | 2007-06-21 | Nichia Chem Ind Ltd | Light emitting device and method of manufacturing same |
JP5710128B2 (en) * | 2010-01-19 | 2015-04-30 | 大日本印刷株式会社 | Manufacturing method of lead frame with resin |
KR101867106B1 (en) | 2010-03-30 | 2018-06-12 | 다이니폰 인사츠 가부시키가이샤 | Resin-attached leadframe for led, semiconductor device, method for manufacturing semiconductor device and method for manufacturing resin-attached leadframe for led |
JP5871174B2 (en) * | 2010-07-16 | 2016-03-01 | 大日本印刷株式会社 | LED lead frame or substrate, semiconductor device, and LED lead frame or substrate manufacturing method |
KR101890084B1 (en) | 2010-11-02 | 2018-08-20 | 다이니폰 인사츠 가부시키가이샤 | Lead frame and semiconductor device |
JP5758459B2 (en) * | 2013-08-27 | 2015-08-05 | 大日本印刷株式会社 | Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin |
JP5908874B2 (en) * | 2013-08-27 | 2016-04-26 | 大日本印刷株式会社 | Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin |
JP6026397B2 (en) * | 2013-12-10 | 2016-11-16 | 大日本印刷株式会社 | Manufacturing method of lead frame with resin |
JP6391430B2 (en) * | 2014-11-06 | 2018-09-19 | 三菱電機株式会社 | Electronic control device and manufacturing method thereof |
JP2016146455A (en) * | 2015-02-04 | 2016-08-12 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
-
2000
- 2000-02-01 JP JP2000024047A patent/JP3574026B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001217353A (en) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100509136B1 (en) | Circuit device and method of manufacturing the same | |
KR100386520B1 (en) | Manufacturing method of circuit device and circuit device | |
JP3639514B2 (en) | Circuit device manufacturing method | |
JP3574026B2 (en) | Circuit device and method of manufacturing the same | |
JP3561683B2 (en) | Circuit device manufacturing method | |
JP3609684B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001217372A (en) | Circuit device and method of manufacturing the same | |
JP2001257291A (en) | Circuit device | |
JP3574025B2 (en) | Circuit device and method of manufacturing the same | |
JP3634709B2 (en) | Semiconductor module | |
JP3691335B2 (en) | Circuit device manufacturing method | |
JP3668090B2 (en) | Mounting board and circuit module using the same | |
JP3510839B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001250884A (en) | Manufacturing method of circuit device | |
JP2001250887A (en) | Manufacturing method of circuit device | |
JP4443190B2 (en) | Manufacturing method of semiconductor device | |
JP3691328B2 (en) | Circuit device and circuit module | |
JP3639495B2 (en) | Circuit device manufacturing method | |
JP3869633B2 (en) | Manufacturing method of semiconductor device | |
JP3778783B2 (en) | Circuit device and manufacturing method thereof | |
JP2005175509A (en) | Circuit arrangement | |
JP2001274290A (en) | Circuit device | |
JP4036603B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002057173A (en) | Manufacturing method of circuit device | |
JP2001250883A (en) | Manufacturing method of circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |