JP2001217372A - Circuit device and method of manufacturing the same - Google Patents

Circuit device and method of manufacturing the same

Info

Publication number
JP2001217372A
JP2001217372A JP2000194094A JP2000194094A JP2001217372A JP 2001217372 A JP2001217372 A JP 2001217372A JP 2000194094 A JP2000194094 A JP 2000194094A JP 2000194094 A JP2000194094 A JP 2000194094A JP 2001217372 A JP2001217372 A JP 2001217372A
Authority
JP
Japan
Prior art keywords
conductive path
conductive
circuit device
insulating resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000194094A
Other languages
Japanese (ja)
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Shigeaki Mashita
茂明 真下
Katsumi Okawa
克実 大川
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000194094A priority Critical patent/JP2001217372A/en
Publication of JP2001217372A publication Critical patent/JP2001217372A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problems of a circuit device where circuit elements are mounted on a supporting board, e.g. a printed board, a ceramic board or a flexible sheet, that the size of the circuit device is increased by the thickness of the supporting board which is an essentially unnecessary extra material and a blade is worn or damaged badly because it cuts the supporting board at the time of forming one package through dicing. SOLUTION: After isolation trenches 54 are made in a conductive foil 60, circuit elements are mounted and insulating resin 50 is applied using the conductive foil 60 as a supporting board. Subsequently, it is inverted and the conductive foil is polished using the insulating resin 50 as a supporting board and isolated as a conduction path. Consequently, a circuit device where the conduction paths 51 and the circuit elements 52 are supported on the insulating resin 50 without employing any supporting board can be realized. Since no supporting board nor conduction path is located at a part corresponding to a dicing line, wear and damage of a dicing blade can be suppressed significantly.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に支持基板を不要にした薄型の回
路装置およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit device and a method for manufacturing the same, and more particularly to a thin circuit device which does not require a supporting substrate and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a cellular phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.

【0003】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図23のように、プ
リント基板PSに実装される。
For example, a semiconductor device will be described as an example of a circuit device. As a general semiconductor device, there is a package type semiconductor device sealed with a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.

【0004】またこのパッケージ型半導体装置は、半導
体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の
側部から外部接続用のリード端子4が導出されたもので
ある。
In this package type semiconductor device, the periphery of a semiconductor chip 2 is covered with a resin layer 3, and lead terminals 4 for external connection are led out from the side of the resin layer 3.

【0005】しかしこのパッケージ型半導体装置1は、
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
However, this package type semiconductor device 1 has
The lead terminals 4 were outside the resin layer 3, and the overall size was large, and the size, thickness and weight were not satisfied.

【0006】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
Therefore, various companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size. Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【0007】図24は、支持基板としてガラスエポキシ
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
FIG. 24 shows a case where a glass epoxy substrate 5 is used as a supporting substrate, and the CS is slightly larger than the chip size.
It shows P6. Here, the glass epoxy substrate 5
It is assumed that the transistor chip T is mounted on the semiconductor device.

【0008】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
が金属細線12を介して接続され、トランジスタのベー
ス電極と第2の電極8が金属細線12を介して接続され
ている。更にトランジスタチップTを覆うようにガラス
エポキシ基板5に樹脂層13が設けられている。
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface.
Are formed. And, through the through hole TH,
The first electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 11 are electrically connected. The bare transistor chip T is fixed to the die pad 9, and the emitter electrode of the transistor and the first electrode 7 are fixed.
Are connected via the thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected via the thin metal wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.

【0009】前記CSP6は、ガラスエポキシ基板5を
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the structure extending from the chip T to the back surface electrodes 10 and 11 for external connection is simple, and the CSP 6 can be manufactured at low cost. Have.

【0010】また前記CSP6は、図23のように、プ
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. In the printed circuit board PS,
The CSP is provided with electrodes and wiring constituting an electric circuit.
6. The package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.

【0011】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
The circuit constituted by the printed circuit board is mounted in various sets.

【0012】つぎに、このCSPの製造方法を図25お
よび図26を参照しながら説明する。尚、図26では、
中央のガラエポ/フレキ基板と題するフロー図を参照す
る。
Next, a method of manufacturing the CSP will be described with reference to FIGS. In FIG. 26,
Reference is made to the flow diagram entitled Central Glass Epoxy / Flexible Substrate.

【0013】まず基材(支持基板)としてガラスエポキ
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図25Aを参照) 続いて、第1の電極7,第2の電極8、ダイパッド9、
第1の裏面電極10および第2の裏面電極11対応する
Cu箔20、21に耐エッチング性のレジスト22を被
覆し、Cu箔20、21をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い(以上図25B
を参照) 続いて、ドリルやレーザを利用してスルーホールTHの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールTHを形成する。このスル
ーホールTHにより第1の電極7と第1の裏面電極1
0、第2の電極8と第2の裏面電極10が電気的に接続
される。(以上図25Cを参照) 更に、図面では省略をしたが、ボンデイングポストと成
る第1の電極7,第2の電極8にNiメッキを施すと共
に、ダイボンディングポストとなるダイパッド9にAu
メッキを施し、トランジスタチップTをダイボンディン
グする。
First, a glass epoxy substrate 5 is prepared as a substrate (supporting substrate), and C
The u foils 20 and 21 are pressed. (See FIG. 25A above.) Subsequently, the first electrode 7, the second electrode 8, the die pad 9,
The Cu foils 20 and 21 corresponding to the first back surface electrode 10 and the second back surface electrode 11 are coated with an etching resistant resist 22, and the Cu foils 20 and 21 are patterned. The patterning may be performed separately for the front and back sides (see FIG. 25B).
Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate using a drill or a laser, and the hole is plated to form the through hole TH. The first electrode 7 and the first back electrode 1 are formed by the through hole TH.
0, the second electrode 8 and the second back electrode 10 are electrically connected. (Refer to FIG. 25C.) Further, although not shown in the drawings, the first electrode 7 and the second electrode 8 serving as the bonding posts are plated with Ni, and the die pad 9 serving as the die bonding post is formed with Au.
Plating is performed, and the transistor chip T is die-bonded.

【0014】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図25Dを参照) そして必要により、ダイシングして個々の電気素子とし
て分離している。図25では、ガラスエポキシ基板5
に、トランジスタチップTが一つしか設けられていない
が、実際は、トランジスタチップTがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode and the second electrode 8 of the transistor chip T are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 25D above.) Then, if necessary, dicing is performed to separate individual electric elements. In FIG. 25, the glass epoxy substrate 5
Although only one transistor chip T is provided, a large number of transistor chips T are provided in a matrix. Therefore, they are finally separated by a dicing device.

【0015】以上の製造方法により、支持基板5を採用
したCSP型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method
The same applies to the case where a flexible sheet is used as the support substrate.

【0016】一方、セラミック基板を採用した製造方法
を図26左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
25の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
On the other hand, a manufacturing method using a ceramic substrate is shown in a flow chart on the left side of FIG. After preparing a ceramic substrate that is a support substrate, a through hole is formed, and then
The front and back electrodes are printed and sintered using conductive paste. After that, until the resin layer of the previous manufacturing method is covered, the manufacturing method is the same as that of FIG. 25. However, the ceramic substrate is very fragile, and unlike a flexible sheet or a glass epoxy substrate, it is chipped immediately, so a mold is used. There is a problem that can not be molded. For this reason, after sealing resin is potted and cured, it is polished to flatten the sealing resin, and finally separated individually using a dicing device.

【0017】[0017]

【発明が解決しようとする課題】図24に於いて、トラ
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
In FIG. 24, a transistor chip T, connecting means 7 to 12 and a resin layer 13 are shown.
Is a necessary component for electrical connection to the outside and protection of the transistor, but it is difficult to provide an electric circuit element that realizes reduction in size, thickness, and weight with only these components. Was.

【0018】また、支持基板となるガラスエポキシ基板
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。
Further, the glass epoxy substrate 5 serving as the support substrate is essentially unnecessary as described above. However, in the manufacturing method, the glass epoxy substrate 5 is used as a supporting substrate for bonding the electrodes, and the glass epoxy substrate 5 cannot be eliminated.

【0019】そのため、このガラスエポキシ基板5を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
Therefore, the use of the glass epoxy substrate 5 increases the cost, and further, since the glass epoxy substrate 5 is thick, the circuit element becomes thick.
There was a limit to miniaturization, thinning, and weight reduction.

【0020】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
Further, in the case of a glass epoxy substrate or a ceramic substrate, a step of forming a through hole for connecting electrodes on both surfaces is indispensable, and there has been a problem that the manufacturing process becomes long.

【0021】またCSP6を基板5にマトリックス状に
形成し、樹脂層13をモールドした後にダイシングする
場合がある。この場合、基板がセラミック基板である
と、ダイシングブレードの摩耗や破損が激しく、しかも
基板に欠けや割れが発生する問題があった。
In some cases, the CSP 6 is formed in a matrix on the substrate 5 and the resin layer 13 is molded and then diced. In this case, if the substrate is a ceramic substrate, there is a problem that the dicing blade is severely worn or damaged, and the substrate is chipped or cracked.

【0022】またダイシングラインに電極が延在される
場合がある。例えばタイバー等の連結片で全ての電極が
結合されたリードフレームを採用したパッケージ、この
リードフレームに相当するパターンが形成された支持基
板を採用したパッケージは、どうしてもダイシングライ
ンに電極材料がある。そしてこのダイシングラインに沿
ってダイシングすると電極材料がブレードに詰まり、ブ
レードの機能を低下させ、頻繁にブレードを交換しなけ
ればならない問題が発生していた。
In some cases, electrodes are extended to the dicing line. For example, in a package employing a lead frame in which all the electrodes are connected by connecting pieces such as a tie bar, and a package employing a support substrate on which a pattern corresponding to the lead frame is formed, there is inevitably an electrode material in a dicing line. When dicing is performed along this dicing line, the electrode material is clogged by the blade, deteriorating the function of the blade, and causing a problem that the blade must be replaced frequently.

【0023】[0023]

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第1に、連結手段を介すことな
くぞぞれがアイランド状に形成された複数の導電路と、
所望の該導電路上に固着された回路素子と、該回路素子
を被覆し且つ裏面を露出し前記裏面よりも上方の前記導
電路を埋め込んだ絶縁性樹脂とを備えた回路装置であ
り、前記導電路よりも外側に位置する前記絶縁性樹脂を
切断することにより1パッケージとすることで解決する
ものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned many problems, and firstly, a plurality of conductive paths each formed in an island shape without connecting means,
A circuit device comprising: a circuit element fixed on a desired conductive path; and an insulating resin that covers the circuit element and exposes a back surface and embeds the conductive path above the back surface. The problem is solved by cutting the insulating resin located outside the road into one package.

【0024】本回路装置を提供することにより、構成要
素を最小限にして従来の課題を解決するものである。ま
た本回路装置は、支持基板を採用しなくても、アイラン
ド状に形成された導電路が絶縁性樹脂に埋め込まれて成
るため、ダイシングラインには、導電路が延在されな
い。よって支持基板をダイシングすることも、導電路を
ダイシングすることもない。よってダイシングブレード
の摩耗、交換および破損を大幅に減らすことができる。
By providing the present circuit device, the conventional problems can be solved by minimizing the components. Further, in the present circuit device, the conductive path formed in an island shape is embedded in the insulating resin without using the support substrate, so that the conductive path does not extend to the dicing line. Therefore, neither dicing of the supporting substrate nor dicing of the conductive path is required. Therefore, wear, replacement and breakage of the dicing blade can be significantly reduced.

【0025】第2に、連結手段を介すことなくそれぞれ
が分離溝によってアイランド状に形成された複数の導電
路と、所望の該導電路上に固着された回路素子と、該回
路素子を被覆し且つ裏面を露出し前記裏面よりも上方の
前記導電路を埋め込むことにより前記分離溝に充填され
た絶縁性樹脂を備えた回路装置であり、前記導電路より
も外側に位置する前記分離溝に充填された前記絶縁性樹
脂を切断することにより1パッケージとすることで解決
するものである。
Second, a plurality of conductive paths each formed in an island shape by a separation groove without a connection means, a desired circuit element fixed on the conductive path, and a circuit element covering the circuit element. And a circuit device having an insulating resin filled in the separation groove by burying the conductive path above the back surface by exposing the back surface, and filling the separation groove located outside the conductive path with the insulating resin. The problem is solved by cutting the insulating resin thus formed into one package.

【0026】本回路装置を提供することにより、導電路
の裏面が外部との接続を供することができスルーホール
を不要にできる。また前述したように支持基板をダイシ
ングすることも、導電路をダイシングすることもないの
で、ダイシングブレードの摩耗、交換および破損を大幅
に減らすことができる。
By providing the circuit device, the back surface of the conductive path can provide connection to the outside, and the through hole can be eliminated. Further, as described above, neither dicing of the supporting substrate nor dicing of the conductive path can significantly reduce wear, replacement and breakage of the dicing blade.

【0027】第3に、導電箔を用意し、導電路と成る領
域の周囲に前記導電箔の厚みよりも浅い分離溝を形成し
て導電路を形成する工程と、所望の前記導電路上に回路
素子を固着する工程と、前記回路素子を被覆し、前記分
離溝に充填されるように絶縁性樹脂でモールドする工程
と、前記分離溝に対応する前記導電箔を除去し、前記導
電路を分離する工程と、前記分離溝に対応する前記絶縁
性樹脂を表から裏に渡り切断する工程とを具備すること
で解決するものである。
Third, a step of preparing a conductive foil, forming a conductive groove by forming a separation groove shallower than the thickness of the conductive foil around a region to be a conductive path, and forming a circuit on the desired conductive path Fixing the element, covering the circuit element, and molding with an insulating resin so as to fill the separation groove, removing the conductive foil corresponding to the separation groove, and separating the conductive path. And a step of cutting the insulating resin corresponding to the separation groove from front to back.

【0028】更に第4に、導電箔を用意し、導電路と成
る領域を除いた前記導電箔に、前記導電箔の厚みよりも
浅い分離溝を形成して導電路を形成する工程と、所望の
前記導電路上に複数の回路素子を固着する工程と、前記
回路素子上の電極と所望の前記導電路とを電気的に接続
する接続手段を形成する工程と前記複数の回路素子を被
覆し、前記分離溝に充填されるように絶縁性樹脂でモー
ルドする工程と、前記分離溝に対応する前記絶縁性樹脂
を表から裏に渡り切断する工程とを具備することで解決
するものである。
Fourthly, a step of preparing a conductive foil and forming a conductive path by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for a region serving as a conductive path; A step of fixing a plurality of circuit elements on the conductive path, a step of forming connection means for electrically connecting an electrode on the circuit element and a desired conductive path, and covering the plurality of circuit elements, This problem is solved by providing a step of molding with an insulating resin so as to fill the separation groove, and a step of cutting the insulating resin corresponding to the separation groove from front to back.

【0029】これらの回路装置の製造方法を提供するこ
とで、導電路を形成する導電箔がスタートの材料であ
り、絶縁性樹脂がモールドされるまでは導電箔が支持機
能を有し、モールド後は絶縁性樹脂が支持機能を有する
ことで支持基板を不要にでき、従来の課題を解決するこ
とができる。
By providing a method of manufacturing these circuit devices, the conductive foil forming the conductive path is the starting material, and the conductive foil has a supporting function until the insulating resin is molded. Since the insulating resin has a supporting function, a supporting substrate can be made unnecessary, and the conventional problem can be solved.

【0030】また支持基板を不要にできること、導電路
がアイランド状に埋め込まれてから絶縁性樹脂を切断で
きるため、多数個の回路装置を量産できると同時に、切
断用の治具、例えばダイシングブレード、プレス、カッ
ター等の摩耗、破損を防止できる。
Further, since the supporting substrate can be eliminated and the insulating resin can be cut after the conductive paths are buried in an island shape, a large number of circuit devices can be mass-produced, and at the same time, a cutting jig, for example, a dicing blade, Wear and breakage of the press, cutter, etc. can be prevented.

【0031】[0031]

【発明の実施の形態】回路装置を説明する第1の実施の
形態まず本発明の回路装置について図1を参照しながら
その構造について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment for Explaining a Circuit Device First, the structure of a circuit device according to the present invention will be described with reference to FIG.

【0032】図1には、絶縁性樹脂50に埋め込まれた
導電路51を有し、前記導電路51上には回路素子52
が固着され、前記絶縁性樹脂50で導電路51を支持し
て成る回路装置53が示されている。
FIG. 1 has a conductive path 51 embedded in an insulating resin 50, and a circuit element 52 is provided on the conductive path 51.
A circuit device 53 is shown in which the conductive path 51 is supported by the insulating resin 50.

【0033】本構造は、回路素子52A、52B、複数
の導電路51A、51B、51Cと、この導電路51
A、51B、51Cを埋め込む絶縁性樹脂50の3つの
材料で構成され、導電路51間には、この絶縁性樹脂5
0で充填された分離溝54が設けられる。そして絶縁性
樹脂50により前記導電路51が支持されている。
In this structure, the circuit elements 52A and 52B, the plurality of conductive paths 51A, 51B and 51C,
A, 51B, and 51C are formed of three materials of insulating resin 50 embedded therein.
Separation grooves 54 filled with zeros are provided. The conductive path 51 is supported by the insulating resin 50.

【0034】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路51としては、Cuを主材料とした導電
箔、Alを主材料とした導電箔、またはFe−Ni等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
As the insulating resin, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. As the insulating resin, any resin can be adopted as long as the resin can be hardened using a mold, or can be coated by dipping or coating. Further, as the conductive path 51, a conductive foil mainly composed of Cu, a conductive foil mainly composed of Al, a conductive foil composed of an alloy such as Fe-Ni, or the like can be used. Of course, other conductive materials are also possible. Particularly, a conductive material that can be etched and a conductive material that evaporates by laser are preferable.

【0035】また回路素子52の接続手段は、金属細線
55A、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材55B、Agペースト等の導電ペー
スト55C、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子52の種類、回路素子
52の実装形態で選択される。例えば、ベアの半導体素
子であれば、表面の電極と導電路51との接続は、金属
細線が選択され、CSPであれば半田ボールや半田バン
プが選択される。またチップ抵抗、チップコンデンサ
は、半田55Bが選択される。またパッケージされた回
路素子、例えばBGA等を導電路51に実装しても問題
はなく、これを採用する場合、接続手段は半田が選択さ
れる。
The connection means of the circuit element 52 includes a thin metal wire 55A, a conductive ball made of brazing material, a flat conductive ball, a brazing material 55B such as solder, a conductive paste 55C such as Ag paste, a conductive film or an anisotropic conductive material. Resin. These connection means are selected depending on the type of the circuit element 52 and the mounting form of the circuit element 52. For example, in the case of a bare semiconductor element, a thin metal wire is selected for the connection between the electrode on the surface and the conductive path 51, and in the case of a CSP, a solder ball or a solder bump is selected. For the chip resistor and the chip capacitor, the solder 55B is selected. There is no problem even if a packaged circuit element, for example, a BGA or the like is mounted on the conductive path 51, and when this is adopted, solder is selected as the connection means.

【0036】また回路素子と導電路51Aとの固着は、
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでこの導電被膜は、少なくとも一層あればよ
い。
The adhesion between the circuit element and the conductive path 51A is as follows.
If no electrical connection is required, an insulating adhesive is chosen,
When electrical connection is required, a conductive coating is used. Here, at least one conductive film is sufficient.

【0037】この導電被膜として考えられる材料は、A
g、Au、PtまたはPd等であり、蒸着、スパッタリ
ング、CVD等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
The material considered as the conductive film is A
g, Au, Pt, Pd, or the like, and is coated by deposition under low or high vacuum such as vapor deposition, sputtering, or CVD, plating, or sintering.

【0038】例えばAgは、Auと接着するし、ロウ材
とも接着する。よってチップ裏面にAu被膜が被覆され
ていれば、そのままAg被膜、Au被膜、半田被膜を導
電路51Aに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Cuの導電路51
Aの上には、Ni被膜、Au被膜の二層が順に被着され
たもの、Ni被膜、Cu被膜、半田被膜の三層が順に被
着されたもの、Ag被膜、Ni被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
For example, Ag adheres to Au and also adheres to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded by directly covering the conductive path 51A with the Ag film, Au film, or solder film, and the chip can be fixed via a brazing material such as solder. .
Here, the conductive film may be formed on the uppermost layer of the conductive film laminated in a plurality of layers. For example, a conductive path 51 of Cu
On top of A, two layers of Ni coating and Au coating are sequentially applied, three layers of Ni coating, Cu coating and solder coating are sequentially applied, two layers of Ag coating and Ni coating are provided. Those coated in order can be formed. There are many other types and laminated structures of these conductive films, but they are omitted here.

【0039】本回路装置は、導電路51を封止樹脂であ
る絶縁性樹脂50で支持しているため、支持基板が不要
となり、導電路51、回路素子52および絶縁性樹脂5
0で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されていたり、リードフレーム
で支持されているため、本来不要にしても良い構成が付
加されている。しかし、本回路装置は、必要最小限の構
成要素で構成され、支持基板を不要としているため、薄
型で安価となる特徴を有する。
In this circuit device, since the conductive path 51 is supported by the insulating resin 50 as a sealing resin, a support substrate is not required, and the conductive path 51, the circuit element 52 and the insulating resin 5 are not required.
0. This configuration is a feature of the present invention. As described in the section of the related art, the conductive path of the conventional circuit device is supported by a support substrate or supported by a lead frame, and therefore, a configuration that may be unnecessary originally is added. However, this circuit device has a feature that it is thin and inexpensive because it is composed of the minimum necessary components and does not require a support substrate.

【0040】また前記構成の他に、回路素子52を被覆
し且つ前記導電路52間の前記分離溝54に充填されて
一体に支持する絶縁性樹脂50を有している。
In addition to the above-described structure, there is provided an insulating resin 50 which covers the circuit element 52 and fills the separation groove 54 between the conductive paths 52 and integrally supports the same.

【0041】この導電路51間は、分離溝54となり、
ここに絶縁性樹脂50が充填されることで、お互いの絶
縁がはかれるメリットを有する。
A separation groove 54 is formed between the conductive paths 51.
By filling the insulating resin 50 here, there is an advantage that mutual insulation is achieved.

【0042】また、回路素子52を被覆し且つ導電路5
1間の分離溝54に充填され導電路51の裏面のみを露
出して一体に支持する絶縁性樹脂50を有している。
The circuit element 52 is covered and the conductive path 5
There is an insulating resin 50 that is filled in the separation groove 54 between the two and that only the back surface of the conductive path 51 is exposed and supported integrally.

【0043】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図24の如き従来構造のスルーホール
THを不要にできる特徴を有する。
The fact that the back surface of the conductive path is exposed is one of the features of the present invention. The back surface of the conductive path can be used for connection to the outside, and has a feature that the through hole TH of the conventional structure as shown in FIG. 24 can be omitted.

【0044】しかも回路素子がロウ材、Au、Ag等の
導電被膜を介して直接固着されている場合、導電路51
の裏面が露出されてため、回路素子52Aから発生する
熱を導電路51Aを介して実装基板に伝えることができ
る。特に放熱により、駆動電流の上昇等の特性改善が可
能となる半導体チップに有効である。
Further, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag or the like, the conductive path 51
Is exposed, the heat generated from the circuit element 52A can be transmitted to the mounting board via the conductive path 51A. In particular, the present invention is effective for a semiconductor chip capable of improving characteristics such as an increase in drive current due to heat radiation.

【0045】また本回路装置は、分離溝54の表面と導
電路51の表面は、実質一致している構造となってい
る。本構造は、本発明の特徴であり、図24に示す裏面
電極10、11の段差が設けられないため、回路装置5
3をそのまま水平に移動できる特徴を有する。
The circuit device has a structure in which the surface of the separation groove 54 and the surface of the conductive path 51 substantially coincide with each other. This structure is a feature of the present invention, and since there is no step between the back electrodes 10 and 11 shown in FIG.
3 can be moved horizontally as it is.

【0046】また本発明は、複数の導電路51A〜51
Cが、リードフレームに採用されるタイバーやタブ吊り
リード等の連結片で支持されず、独立して絶縁性樹脂5
0に封止される。しかもこれら独立した導電路は、支持
基板や接着テープの支持もなく封止されていることに特
徴がある。従って完成品には、前記連結片の切断箇所が
形成されず、全域がエッチングでアイランド状に形成さ
れた導電路からなる。
The present invention also provides a plurality of conductive paths 51A-51.
C is not supported by a connecting piece such as a tie bar or a tab suspension lead adopted for the lead frame, and is independently supported by the insulating resin 5.
0. Moreover, these independent conductive paths are characterized in that they are sealed without supporting the support substrate or the adhesive tape. Therefore, in the finished product, the cut portion of the connecting piece is not formed, and the entire area is formed of the conductive path formed into an island shape by etching.

【0047】従来のリードフレームは、吊りリード、タ
イバー等の連結片を除いて、完成されたものである。つ
まりリードの表面から側面、裏面に渡るまで完成品とし
て加工されている。従ってこのリードフレームに半導体
チップを搭載した後、絶縁性樹脂で封止し、この連結片
を切断していた。そのため、どこにも連結されず島状に
配置される導電路7は、支持基板または接着テープのよ
うな支持部材で接着固定するしか方法は無かった。
The conventional lead frame is completed except for connecting pieces such as suspension leads and tie bars. That is, the lead is processed as a finished product from the front surface to the side surface and the back surface. Therefore, after mounting the semiconductor chip on the lead frame, it is sealed with an insulating resin, and the connecting piece is cut. For this reason, the only way to connect the conductive paths 7 arranged in an island shape without being connected to any other place is to bond and fix them with a support member such as a support substrate or an adhesive tape.

【0048】しかし本発明に於いて、リードフレームの
製造側で、導電路は、導電箔がハーフエッチングされた
半完成品の状態で供給される。そして素子の実装、電気
的接続、絶縁性樹脂による封止を行い、最後に導電路の
形状が全域に渡り分離されるように、導電路の裏面を加
工している。従って、支持基板、タブ吊りリード等の連
結片、接着テープを採用することなく、しかも連結片の
機械的分離もなく完成品とする事ができる。
However, in the present invention, on the lead frame manufacturing side, the conductive path is supplied in a semi-finished product in which the conductive foil is half-etched. The elements are mounted, electrically connected, and sealed with an insulating resin. Finally, the back surface of the conductive path is processed so that the shape of the conductive path is separated over the entire area. Therefore, a completed product can be obtained without using a supporting substrate, a connecting piece such as a tab suspension lead, or an adhesive tape, and without mechanical separation of the connecting piece.

【0049】また支持基板を採用しないこと、導電路の
延在されない絶縁性樹脂を切断して1つの回路装置とす
るため、切断治具の摩耗、破損を大幅に減らすことがで
きる。特にダイシングブレード、ブレスやカットの際に
使用されるブレードの寿命を大幅に延ばすことができ
る。回路装置を説明する第2の実施の形態次に図7に示
された回路装置56を説明する。
Further, since no supporting substrate is employed, and the insulating resin in which the conductive path is not extended is cut into one circuit device, wear and breakage of the cutting jig can be greatly reduced. In particular, the life of a dicing blade, a blade used for breathing and cutting can be greatly extended. Second Embodiment for Explaining Circuit Device Next, a circuit device 56 shown in FIG. 7 will be described.

【0050】本構造は、導電路51の表面に導電被膜5
7が形成されており、それ以外は、図1の構造と実質同
一である。よってこの導電被膜57について説明する。
In this structure, the conductive film 5 is formed on the surface of the conductive path 51.
7 are formed, and the rest is substantially the same as the structure of FIG. Therefore, the conductive film 57 will be described.

【0051】第1の特徴は、導電路や回路装置の反りを
防止するするために導電被膜57を設ける点である。
The first feature is that a conductive film 57 is provided to prevent a warp of a conductive path or a circuit device.

【0052】一般に、絶縁性樹脂と導電路材料(以下第
1の材料と呼ぶ。)の熱膨張係数の差により、回路装置
自身が反ったり、また導電路が湾曲したり剥がれたりす
る。また導電路51の熱伝導率が絶縁性樹脂の熱伝導率
よりも優れているため、導電路51の方が先に温度上昇
して膨張する。そのため、第1の材料よりも熱膨張係数
の小さい第2の材料を被覆することにより、導電路の反
り、剥がれ、回路装置の反りを防止することができる。
特に第1の材料としてCuを採用した場合、第2の材料
としてはAu、NiまたはPt等が良い。Cuの膨張率
は、16.7×10−6(10のマイナス6乗)で、A
uは、14×10−6、Niは、12.8×10−6、
Ptは、8.9×10−6である。
Generally, due to the difference in the coefficient of thermal expansion between the insulating resin and the conductive path material (hereinafter, referred to as a first material), the circuit device itself warps, and the conductive path is bent or peeled off. In addition, since the thermal conductivity of the conductive path 51 is superior to the thermal conductivity of the insulating resin, the conductive path 51 expands by increasing the temperature first. Therefore, by covering the second material having a smaller coefficient of thermal expansion than the first material, it is possible to prevent the conductive path from being warped or peeled off, and to prevent the circuit device from being warped.
In particular, when Cu is used as the first material, Au, Ni, Pt, or the like is preferable as the second material. The expansion coefficient of Cu is 16.7 × 10 −6 (10 −6), and A
u is 14 × 10 −6, Ni is 12.8 × 10 −6,
Pt is 8.9 × 10 −6.

【0053】第2の特徴は、第2の材料によりアンカー
効果を持たせている点である。第2の材料によりひさし
58が形成され、しかも導電路51と被着したひさし5
8が絶縁性樹脂50に埋め込まれているため、アンカー
効果を発生し、導電路51の抜けを防止できる構造とな
る。
A second feature is that the second material has an anchor effect. The eaves 58 are formed of the second material, and the eaves 5 are attached to the conductive paths 51.
Since 8 is embedded in the insulating resin 50, an anchor effect is generated, and a structure in which the conductive path 51 can be prevented from coming off is obtained.

【0054】以上、回路装置としてトランジスタチップ
52Aと受動素子52Bが実装された回路装置で説明し
てきたが、本発明は、図19の如く、一つの半導体チッ
プが封止されて構成された回路装置、図20の如く、C
SP等のフェイスダウン型の素子が実装された回路装
置、または図21の如くチップ抵抗、チップコンデンサ
等の受動素子が封止された回路装置でも実施できる。更
には、2つの導電路間に金属細線を接続し、これが封止
されたものでも良い。これはフューズとして活用でき
る。 回路装置の製造方法を説明する第1の実施の形態 次に図2〜図6および図1を使って回路装置53の製造
方法について説明する。
Although the circuit device in which the transistor chip 52A and the passive element 52B are mounted has been described above, the present invention relates to a circuit device in which one semiconductor chip is sealed as shown in FIG. , As shown in FIG.
The present invention can also be implemented in a circuit device on which a face-down type element such as SP is mounted, or a circuit device in which passive elements such as chip resistors and chip capacitors are sealed as shown in FIG. Further, a thin metal wire may be connected between the two conductive paths and sealed. This can be used as a fuse. First Embodiment Explaining a Method for Manufacturing a Circuit Device Next, a method for manufacturing a circuit device 53 will be described with reference to FIGS. 2 to 6 and FIG.

【0055】まず図2の如く、シート状の導電箔60を
用意する。この導電箔60は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Cuを主材料とした導電箔、Alを主材
料とした導電箔またはFe−Ni等の合金から成る導電
箔等が採用される。
First, as shown in FIG. 2, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesion of the brazing material, the bonding property, and the plating property.
As the material, a conductive foil mainly containing Cu, a conductive foil mainly containing Al, a conductive foil made of an alloy such as Fe-Ni, or the like is used.

【0056】導電箔の厚さは、後のエッチングを考慮す
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし300μ
m以上でも10μm以下でも基本的には良い。後述する
ように、導電箔60の厚みよりも浅い分離溝61が形成
できればよい。
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of later etching.
A 0 μm (2 oz) copper foil was employed. But 300μ
Basically, it is good even if it is more than m or less than 10 μm. As will be described later, it is only necessary that the separation groove 61 shallower than the thickness of the conductive foil 60 can be formed.

【0057】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。続
いて、少なくとも導電路51となる領域を除いた導電箔
60を、導電箔60の厚みよりも薄く除去する工程があ
る。そしてこの除去工程により形成された分離溝61お
よび導電箔60に絶縁性樹脂50を被覆する工程があ
る。
The sheet-shaped conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut into a predetermined size may be used. It may be prepared and transported to each step described later. Subsequently, there is a step of removing the conductive foil 60 excluding at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60. Then, there is a step of coating the insulating resin 50 on the separation groove 61 and the conductive foil 60 formed in this removing step.

【0058】まず、Cu箔60の上に、ホトレジスト
(耐エッチングマスク)PRを形成し、導電路51とな
る領域を除いた導電箔60が露出するようにホトレジス
トPRをパターニングする(以上図3を参照)。そし
て、前記ホトレジストPRを介してエッチングすればよ
い(以上図4を参照)。
First, a photoresist (etching resistant mask) PR is formed on the Cu foil 60, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding a region to become the conductive path 51 (see FIG. 3). reference). Then, etching may be performed through the photoresist PR (see FIG. 4).

【0059】エッチングにより形成された分離溝61の
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is rough, so that the adhesiveness with the insulating resin 50 is improved.

【0060】またこの分離溝61の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
The side wall of the separation groove 61 is schematically shown as a straight line, but has a different structure depending on the removing method. This removal step can employ wet etching, dry etching, laser evaporation, and dicing. In the case of wet etching, ferric chloride or cupric chloride is mainly used as an etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Here, since the wet etching is generally performed non-anisotropically, the side surface has a curved structure.

【0061】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, but it can be removed by sputtering. Further, etching can be performed anisotropically or non-anisotropically depending on sputtering conditions.

【0062】またレーザでは、直接レーザ光を当てて分
離溝を形成でき、この場合は、どちらかといえば分離溝
61の側面はストレートに形成される。
In a laser, a separation groove can be formed by directly irradiating a laser beam. In this case, the side surface of the separation groove 61 is formed straight.

【0063】またダイシングでは、曲折した複雑なパタ
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
In dicing, it is impossible to form a bent complicated pattern, but it is possible to form a lattice-shaped separation groove.

【0064】尚、図3に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ag、Au、Ptま
たはPd等である。しかもこれら耐食性の導電被膜は、
ダイパッド、ボンディングパッドとしてそのまま活用で
きる特徴を有する。
In FIG. 3, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist. Materials that can be considered as the conductive film include Ag, Au, Pt, and Pd. Moreover, these corrosion-resistant conductive films are
It has the feature that it can be used as it is as a die pad or a bonding pad.

【0065】例えばAg被膜は、Auと接着するし、ロ
ウ材とも接着する。よってチップ裏面にAu被膜が被覆
されていれば、そのまま導電路51上のAg被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またAgの導電被膜にはAu細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
For example, an Ag film adheres to Au and also adheres to a brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the conductive path 51 as it is, and the chip can be fixed via a brazing material such as solder. Further, since the Au thin wire can be bonded to the Ag conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive films can be used as die pads and bonding pads as they are.

【0066】続いて、図5の如く、分離溝61が形成さ
れた導電箔60に回路素子52を電気的に接続して実装
する工程がある。
Subsequently, as shown in FIG. 5, there is a step of electrically connecting and mounting the circuit element 52 to the conductive foil 60 in which the separation groove 61 is formed.

【0067】回路素子52としては、トランジスタ、ダ
イオード、ICチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、CSP、BGA等のフェイスダウンの半導体素
子も実装できる。
The circuit element 52 is a semiconductor element such as a transistor, a diode, or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as a CSP or a BGA can be mounted.

【0068】ここでは、ベアのトランジスタチップ52
Aが導電路51Aにダイボンディングされ、エミッタ電
極と導電路51B、ベース電極と導電路51Bが、熱圧
着によるボールボンディングあるいは超音波によるウェ
ッヂボンディング等で固着された金属細線55Aを介し
て接続される。また52Bは、チップコンデンサまたは
受動素子であり、半田等のロウ材または導電ペースト5
5Bで固着される。
Here, the bare transistor chip 52
A is die-bonded to the conductive path 51A, and the emitter electrode and the conductive path 51B and the base electrode and the conductive path 51B are connected via a thin metal wire 55A fixed by ball bonding by thermocompression bonding or wet bonding by ultrasonic waves. . 52B is a chip capacitor or a passive element, which is a brazing material such as solder or a conductive paste 5;
It is fixed at 5B.

【0069】更に、図6に示すように、前記導電箔60
および分離溝61に絶縁性樹脂50を付着する工程があ
る。これは、トランスファーモールド、インジェクショ
ンモールド、またはディッピングにより実現できる。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
Further, as shown in FIG.
And a step of attaching the insulating resin 50 to the separation groove 61. This can be achieved by transfer molding, injection molding, or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.

【0070】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
100μm程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
In the present embodiment, the thickness of the insulating resin coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the circuit element. This thickness can be increased or reduced in consideration of strength.

【0071】本工程の特徴は、絶縁性樹脂50を被覆す
るまでは、導電路51となる導電箔60が支持基板とな
ることである。従来では、図25の様に、本来必要とし
ない支持基板5を採用して導電路7〜11を形成してい
るが、本発明では、支持基板となる導電箔60は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
The feature of this step is that the conductive foil 60 serving as the conductive path 51 becomes a support substrate until the insulating resin 50 is covered. Conventionally, as shown in FIG. 25, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required. However, in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.

【0072】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が導電路51として
個々に分離されていない。従ってシート状の導電箔60
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
Further, since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the conductive paths 51. Therefore, the sheet-shaped conductive foil 60
When molding insulating resin,
It has the feature that the work of transporting to the mold and mounting on the mold is very easy.

【0073】続いて、導電箔60の裏面を化学的および
/または物理的に除き、導電路51として分離する工程
がある。ここでこの除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
Subsequently, there is a step of chemically and / or physically removing the back surface of the conductive foil 60 and separating it as the conductive path 51. Here, the removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0074】実験では研磨装置または研削装置により全
面を30μm程度削り、分離溝61から絶縁性樹脂50
を露出させている。この露出される面を図6では点線で
示している。その結果、約40μmの厚さの導電路51
となって分離される。また絶縁性樹脂50が露出する手
前まで、導電箔60を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、絶縁性樹脂
50を露出させても良い。
In the experiment, the entire surface was shaved by about 30 μm by a polishing device or a grinding device, and the insulating resin 50 was removed from the separation groove 61.
Is exposed. This exposed surface is indicated by a dotted line in FIG. As a result, the conductive path 51 having a thickness of about 40 μm is formed.
And separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be ground by a polishing or grinding device to expose the insulating resin 50.

【0075】この結果、絶縁性樹脂50に導電路51の
表面が露出する構造となる。そして分離溝61が削ら
れ、図1の分離溝54となる。(以上図6参照) 最後に、必要によって露出した導電路51に半田等の導
電材を被着し、回路装置として完成する。
As a result, a structure in which the surface of the conductive path 51 is exposed to the insulating resin 50 is obtained. Then, the separation groove 61 is shaved to form the separation groove 54 of FIG. (See FIG. 6 above.) Finally, a conductive material such as solder is applied to the exposed conductive paths 51 as necessary, thereby completing a circuit device.

【0076】尚、導電路51の裏面に導電被膜を被着す
る場合、図2の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。またこの導電被膜は、エッチングに対して耐性があ
る材料がよい。またこの導電被膜を採用した場合、研磨
をせずにエッチングだけで導電路51として分離でき
る。
When a conductive film is applied to the back surface of the conductive path 51, the conductive film may be formed in advance on the back surface of the conductive foil shown in FIG. In this case, the portion corresponding to the conductive path may be selectively applied. The deposition method is, for example, plating. The conductive film is preferably made of a material having resistance to etching. When this conductive film is employed, it can be separated as the conductive path 51 only by etching without polishing.

【0077】尚、本製造方法では、導電箔60にトラン
ジスタとチップ抵抗が実装されているだけであるが、こ
れを1単位としてマトリックス状に配置しても良いし、
どちらか一方の回路素子を1単位としてマトリックス状
に配置しても良い。この場合は、後述するようにダイシ
ング装置で個々に分離される。
In the present manufacturing method, only the transistor and the chip resistor are mounted on the conductive foil 60. However, these may be arranged in a matrix as one unit.
One of the circuit elements may be arranged in a matrix as one unit. In this case, as will be described later, they are individually separated by a dicing device.

【0078】以上の製造方法によって、絶縁性樹脂50
に導電路51が埋め込まれ、絶縁性樹脂50の裏面と導
電路51の裏面が一致する平坦な回路装置56が実現で
きる。
According to the above manufacturing method, the insulating resin 50
A conductive circuit 51 is buried in the substrate, and a flat circuit device 56 in which the back surface of the insulating resin 50 and the back surface of the conductive path 51 match can be realized.

【0079】本製造方法の特徴は、絶縁性樹脂50を支
持基板として活用し導電路51の分離作業ができること
にある。絶縁性樹脂50は、導電路51を埋め込む材料
として必要な材料であり、図25の従来の製造方法のよ
うに、不要な支持基板5を必要としない。従って、最小
限の材料で製造でき、コストの低減が実現できる特徴を
有する。
The feature of this manufacturing method is that the conductive path 51 can be separated by utilizing the insulating resin 50 as a supporting substrate. The insulating resin 50 is a material necessary as a material for embedding the conductive path 51, and does not require an unnecessary supporting substrate 5 unlike the conventional manufacturing method of FIG. Therefore, it has a feature that it can be manufactured with a minimum amount of material and that cost reduction can be realized.

【0080】尚、導電路51表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
56としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、400μm厚の絶縁性樹脂50に40μ
mの導電路51と回路素子が埋め込まれた回路装置にな
る。(以上図1を参照) 回路装置の製造方法を説明する第2の実施の形態 次に図8〜図12、図7を使ってひさし58を有する回
路装置56の製造方法について説明する。尚、ひさしと
なる第2の材料70が被着される以外は、第1の実施の
形態と実質同一であるため、詳細な説明は省略する。
The thickness of the insulating resin from the surface of the conductive path 51 can be adjusted when the insulating resin is attached in the previous step. Accordingly, the thickness of the circuit device 56 has a characteristic that it can be thick or thin, though it differs depending on the circuit element to be mounted. Here, 40 μm is applied to the insulating resin 50 having a thickness of 400 μm.
The circuit device has the m conductive paths 51 and the circuit elements embedded therein. (Refer to FIG. 1 above) Second Embodiment Explaining a Method of Manufacturing a Circuit Device Next, a method of manufacturing a circuit device 56 having an eave 58 will be described with reference to FIGS. 8 to 12 and FIG. Note that, except that the second material 70 serving as an eaves is adhered, the second embodiment is substantially the same as the first embodiment, and thus detailed description is omitted.

【0081】まず図8の如く、第1の材料から成る導電
箔60の上にエッチングレートの小さい第2の材料70
が被覆された導電箔60を用意する。
First, as shown in FIG. 8, a second material 70 having a small etching rate is formed on a conductive foil 60 made of a first material.
A conductive foil 60 coated with is prepared.

【0082】例えばCu箔の上にNiを被着すると、塩
化第二鉄または塩化第二銅でCuとNiが一度にエッチ
ングでき、エッチングレートの差によりNiがひさし5
8と成って形成されるため好適である。太い実線がNi
から成る導電被膜70であり、その膜厚は1〜10μm
程度が好ましい。またNiの膜厚が厚い程、ひさし58
が形成されやすい。
For example, when Ni is deposited on a Cu foil, Cu and Ni can be etched at a time with ferric chloride or cupric chloride, and Ni has an eaves 5 due to a difference in etching rate.
8, which is preferable. Thick solid line is Ni
And a film thickness of 1 to 10 μm.
The degree is preferred. Also, as the thickness of Ni increases, the eaves 58 increase.
Are easily formed.

【0083】また第2の材料は、第1の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
2の材料から成る被膜を導電路51の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第1
の材料から成る被膜をエッチングすればひさし58が形
成できるからである。第2の材料としては、Al、A
g、Au等が考えられる。(以上図8を参照) 続いて、少なくとも導電路51となる領域を除いた導電
箔60を、導電箔60の厚みよりも薄く取り除く工程が
ある。
The second material may be coated with a material which can be selectively etched with the first material. In this case, first, a film made of the second material is patterned so as to cover the formation region of the conductive path 51, and the first film is formed using this film as a mask.
This is because the eaves 58 can be formed by etching the coating made of the above material. As the second material, Al, A
g, Au and the like are conceivable. (Refer to FIG. 8 as described above.) Subsequently, there is a step of removing the conductive foil 60 except for at least a region to be the conductive path 51 so as to be thinner than the conductive foil 60.

【0084】Ni70の上に、ホトレジストPRを形成
し、導電路51となる領域を除いたNi70が露出する
ようにホトレジストPRをパターニングし、前記ホトレ
ジストを介してエッチングすればよい。
A photoresist PR may be formed on Ni70, and the photoresist PR may be patterned so that Ni70 excluding the region serving as the conductive path 51 is exposed, and etching may be performed via the photoresist.

【0085】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ni70の
エッチングレートがCu60のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし58がで
てくる。
As described above, when etching is performed by using an etchant of ferric chloride or cupric chloride or the like, since the etching rate of Ni70 is smaller than the etching rate of Cu60, the eaves 58 appear as the etching proceeds.

【0086】尚、前記分離溝61が形成された導電箔6
0に回路素子52を実装する工程(図11)、前記導電
箔60および分離溝61に絶縁性樹脂50を被覆し、導
電箔60の裏面を化学的および/または物理的に除き、
導電路51として分離する工程(図12)、および導電
路裏面に導電被膜を形成して完成までの工程(図7)
は、前製造方法と同一であるためその説明は省略する。 回路素子の製造方法を説明する第3の実施の形態 続いて、一種類の回路素子をマトリックス状に配置し、
封止後に個別分離して、ディスクリート素子、IC素子
とする製造方法を図13〜図19を参照しながら説明す
る。尚、本製造方法は、第1の実施の形態と殆どが同じ
であるため、同一の部分は簡単に述べる。
The conductive foil 6 on which the separation groove 61 is formed
0, a step of mounting the circuit element 52 (FIG. 11), covering the conductive foil 60 and the separation groove 61 with an insulating resin 50, and chemically and / or physically removing the back surface of the conductive foil 60;
Step of separating as conductive path 51 (FIG. 12) and step of forming a conductive film on the back surface of conductive path to completion (FIG. 7)
Is the same as that of the previous manufacturing method, and the description thereof is omitted. Third Embodiment Explaining a Method for Manufacturing Circuit Elements Subsequently, one type of circuit element is arranged in a matrix,
A method of manufacturing a discrete element or an IC element by separating individually after sealing will be described with reference to FIGS. Since this manufacturing method is almost the same as the first embodiment, the same parts will be described briefly.

【0087】まず図13の如く、シート状の導電箔60
を用意する。
First, as shown in FIG.
Prepare

【0088】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
The sheet-shaped conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut into a predetermined size may be used. It may be prepared and transported to each step described later.

【0089】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く除
去する工程がある。
Subsequently, there is a step of removing the conductive foil 60 excluding at least the region serving as the conductive path 51 so as to be thinner than the thickness of the conductive foil 60.

【0090】まず、図14の如く、Cu箔60の上に、
ホトレジストPRを形成し、導電路51となる領域を除
いた導電箔60が露出するようにホトレジストPRをパ
ターニングする。そして、図15の如く、前記ホトレジ
ストPRを介してエッチングすればよい。
First, as shown in FIG.
A photoresist PR is formed, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding a region serving as the conductive path 51. Then, as shown in FIG. 15, etching may be performed via the photoresist PR.

【0091】エッチングにより形成された分離溝61の
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is rough, so that the adhesiveness with the insulating resin 50 is improved.

【0092】またここの分離溝61の側壁は、模式的に
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。(詳細は、第1の実施の形態を参照) 尚、図14に於いて、ホトレジストPRの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
Although the side wall of the separation groove 61 is schematically shown as a straight line, it has a different structure depending on the removing method. This removal step can employ wet etching, dry etching, laser evaporation, and dicing. (Refer to the first embodiment for details.) In FIG. 14, a conductive film having corrosion resistance to an etchant may be selectively coated instead of the photoresist PR. If selectively applied to the part that will be the conductive path,
This conductive film serves as an etching protection film, and the separation groove can be etched without using a resist.

【0093】続いて、図16の如く、分離溝61が形成
された導電箔60に回路素子52Aを電気的に接続して
実装する工程がある。
Subsequently, as shown in FIG. 16, there is a step of electrically connecting and mounting the circuit element 52A to the conductive foil 60 in which the separation groove 61 is formed.

【0094】回路素子52Aとしては、トランジスタ、
ダイオード、ICチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、CSP、BGA等のフェイスダウンの半導体
素子も実装できる。
As the circuit element 52A, a transistor,
Semiconductor devices such as diodes and IC chips, and passive devices such as chip capacitors and chip resistors. Although the thickness is increased, a face-down semiconductor element such as a CSP or a BGA can be mounted.

【0095】ここでは、ベアのトランジスタチップ52
Aが導電路51Aにダイボンディングされ、エミッタ電
極と導電路51B、ベース電極と導電路51Bが金属細
線55Aを介して接続される。
Here, the bare transistor chip 52
A is die-bonded to the conductive path 51A, and the emitter electrode and the conductive path 51B, and the base electrode and the conductive path 51B are connected via the thin metal wire 55A.

【0096】更に、図17に示すように、前記導電箔6
0および分離溝61に絶縁性樹脂50を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
Further, as shown in FIG.
There is a step of attaching the insulating resin 50 to the separation groove 61 and the separation groove 61. This can be achieved by transfer molding, injection molding, or dipping.

【0097】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
100μm程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
In the present embodiment, the thickness of the insulating resin coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the circuit element. This thickness can be increased or reduced in consideration of strength.

【0098】本工程の特徴は、絶縁性樹脂50を被覆す
る際、導電路51となる導電箔60が支持基板となるこ
とである。従来では、図25の様に、本来必要としない
支持基板5を採用して導電路7〜11を形成している
が、本発明では、支持基板となる導電箔60は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
The feature of this step is that, when the insulating resin 50 is coated, the conductive foil 60 which becomes the conductive path 51 becomes a supporting substrate. Conventionally, as shown in FIG. 25, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required. However, in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.

【0099】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が導電路51として
個々に分離されていない。従ってシート状の導電箔60
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
Since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the conductive paths 51. Therefore, the sheet-shaped conductive foil 60
When molding insulating resin,
It has the feature that the work of transporting to the mold and mounting on the mold is very easy.

【0100】続いて、導電箔60の裏面を化学的および
/または物理的に除き、導電路51として分離する工程
がある。ここで前記除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
Subsequently, there is a step of chemically and / or physically removing the back surface of the conductive foil 60 and separating it as the conductive path 51. Here, the removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0101】実験では研磨装置または研削装置により全
面を30μm程度削り、絶縁性樹脂50を露出させてい
る。この露出される面を図17では点線で示している。
その結果、約40μmの厚さの導電路51となって分離
される。また絶縁性樹脂50が露出する手前まで、導電
箔60を全面ウェトエッチングし、その後、研磨または
研削装置により全面を削り、絶縁性樹脂50を露出させ
ても良い。
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device to expose the insulating resin 50. This exposed surface is indicated by a dotted line in FIG.
As a result, the conductive paths 51 having a thickness of about 40 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be ground by a polishing or grinding device to expose the insulating resin 50.

【0102】この結果、絶縁性樹脂50に導電路51の
表面が露出する構造となる。
As a result, a structure is obtained in which the surface of the conductive path 51 is exposed in the insulating resin 50.

【0103】更に、図18の如く、露出した導電路51
に半田等の導電材を被着する。
Further, as shown in FIG.
Is coated with a conductive material such as solder.

【0104】最後に、図19の如く、回路素子毎に分離
し、回路装置として完成する工程がある。
Finally, as shown in FIG. 19, there is a step of separating each circuit element to complete a circuit device.

【0105】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
The separation line is indicated by an arrow and can be realized by dicing, cutting, pressing, chocolate break, or the like. When a chocolate break is adopted, a protrusion may be formed on the mold so that a groove is formed in the separation line when the insulating resin is coated.

【0106】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
In particular, dicing is preferred because it is frequently used in a normal method for manufacturing a semiconductor device and can separate very small objects.

【0107】更に、矢印で示す切断ラインに着目して欲
しい。このラインには、支持基板もなくまた導電路も延
在されていない。従って、切断用の治具は、摩耗、破損
もなく寿命を延ばすことができる。特にダイシングブレ
ードでは、Cuを主材料とした導電路をダイシングしな
いため、ブレードの目詰まりが発生しない特徴を有す
る。図26の右側には、本発明を簡単にまとめたフロー
が示されている。Cu箔の用意、AgまたはNi等のメ
ッキ、ハーフエッチング、ダイボンド、ワイヤーボンデ
イング、トランスファーモールド、裏面Cu箔除去、導
電路の裏面処理およびダイシングの9工程で回路装置が
実現できる。しかも支持基板をメーカーから供給するこ
となく、全ての工程を内作する事ができる。 回路装置の種類およびこれらの実装方法を説明する実施
の形態。
Further, pay attention to the cutting line indicated by the arrow. In this line, there is no support substrate and no conductive path extends. Therefore, the life of the cutting jig can be extended without wear and breakage. In particular, the dicing blade has a feature that the conductive path mainly made of Cu is not diced, so that the blade is not clogged. On the right side of FIG. 26, a flow briefly summarizing the present invention is shown. A circuit device can be realized by nine steps of preparation of Cu foil, plating of Ag or Ni or the like, half etching, die bonding, wire bonding, transfer molding, removal of backside Cu foil, backside treatment of conductive paths, and dicing. Moreover, all processes can be performed in-house without supplying a supporting substrate from a manufacturer. An embodiment describing types of circuit devices and a method for mounting them.

【0108】図20は、フェイスダウン型の回路素子8
0を実装した回路装置81を示すものである。回路素子
80としては、ベアの半導体チップ、表面が封止された
CSPやBGA等が該当する。また図21は、チップ抵
抗やチップ抵抗等の受動素子82が実装された回路装置
83を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
FIG. 20 shows a face-down type circuit element 8.
9 shows a circuit device 81 in which a “0” is mounted. The circuit element 80 corresponds to a bare semiconductor chip, a CSP or BGA with a sealed surface, or the like. FIG. 21 shows a circuit device 83 on which a passive element 82 such as a chip resistor or a chip resistor is mounted. Since they do not require a supporting substrate, they are thin and are sealed with an insulating resin, so that they have excellent environmental resistance.

【0109】図22は、実層構造について説明するもの
である。プリント基板や金属基板、セラミック基板等の
実装基板84に形成された導電路85に今まで説明して
きた本発明の回路装置53、81、83が実装されたも
のである。
FIG. 22 illustrates the real layer structure. The circuit devices 53, 81, and 83 of the present invention described above are mounted on conductive paths 85 formed on a mounting substrate 84 such as a printed substrate, a metal substrate, or a ceramic substrate.

【0110】特に、半導体チップ52の裏面が固着され
た導電路51Aは、実装基板84の導電路85と熱的に
結合されているため、前記導電路85を介して放熱させ
ることができる。また実装基板84として金属基板を採
用すると、金属基板の放熱性も手伝って更に半導体チッ
プ52の温度を低下させることができる。そのため、半
導体チップの駆動能力を向上させることができる。
In particular, since the conductive path 51A to which the back surface of the semiconductor chip 52 is fixed is thermally coupled to the conductive path 85 of the mounting board 84, heat can be radiated through the conductive path 85. When a metal substrate is used as the mounting substrate 84, the heat dissipation of the metal substrate is also helped, and the temperature of the semiconductor chip 52 can be further reduced. Therefore, the driving capability of the semiconductor chip can be improved.

【0111】例えばパワーMOS、IGBT、SIT、
大電流駆動用のトランジスタ、大電流駆動用のIC(M
OS型、BIP型、Bi−CMOS型)メモリ素子等
は、好適である。
For example, power MOS, IGBT, SIT,
Transistor for driving large current, IC for driving large current (M
OS type, BIP type, Bi-CMOS type) memory element and the like are preferable.

【0112】また金属基板としては、Al基板、Cu基
板、Fe基板が好ましく、また導電路85との短絡が考
慮されて、絶縁性樹脂および/または酸化膜等が形成さ
れている。
As the metal substrate, an Al substrate, a Cu substrate, or an Fe substrate is preferable, and an insulating resin and / or an oxide film is formed in consideration of a short circuit with the conductive path 85.

【0113】[0113]

【発明の効果】以上の説明から明らかなように、本発明
では、回路装置、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置を実現できる。また絶縁性樹脂の被覆
膜厚、導電箔の厚みを最適値にすることにより、非常に
小型化、薄型化および軽量化された回路装置を実現でき
る。
As is evident from the above description, according to the present invention, the circuit device is constituted by the minimum required of the circuit device, the conductive path and the insulating resin, so that the circuit device has no waste of resources. Therefore, there is no extra component until completion, and a circuit device that can greatly reduce the cost can be realized. Further, by setting the coating thickness of the insulating resin and the thickness of the conductive foil to optimal values, it is possible to realize a very small, thin, and lightweight circuit device.

【0114】また導電路は、支持基板で支持されたり、
またはリードフレームで採用される連結片等で支持され
ず、個々が独立して絶縁性樹脂に埋め込まれるので、1
パッケージとして加工するための切断部分(例えばダイ
シングライン)には、前記支持基板または導電路が延在
されていない。よって切断の時、ブレードは絶縁性樹脂
のみを切断するため、ブレードの寿命を長くすることが
できる。
The conductive path is supported by a support substrate,
Alternatively, since each is not supported by a connecting piece or the like employed in a lead frame and is individually embedded in an insulating resin,
The support substrate or the conductive path does not extend to a cut portion (for example, a dicing line) for processing as a package. Therefore, at the time of cutting, the blade cuts only the insulating resin, so that the life of the blade can be extended.

【0115】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図24の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
Further, since only the back surface of the conductive path is exposed from the insulating resin, the back surface of the conductive path can be immediately used for connection to the outside, and the back electrode and the through hole of the conventional structure as shown in FIG. 24 are unnecessary. It has the advantage that can be.

【0116】しかも回路素子がロウ材、Au、Ag等の
導電被膜を介して直接固着されている場合、導電路の裏
面が露出されてため、回路素子から発生する熱を導電路
を介して直接実装基板に熱を伝えることができる。特に
この放熱により、パワー素子の実装も可能となる。
In addition, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag or the like, since the back surface of the conductive path is exposed, heat generated from the circuit element is directly transferred through the conductive path. Heat can be transmitted to the mounting board. In particular, this heat dissipation makes it possible to mount a power element.

【0117】また本回路装置は、分離溝の表面と導電路
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチQFP実装時には回路装置自身を
そのまま水平に移動できるので、リードずれの修正が極
めて容易となる。
Further, the present circuit device has a structure in which the surface of the separation groove and the surface of the conductive path have a flat surface substantially coincident with each other, and the circuit device itself can be horizontally moved as it is when a narrow pitch QFP is mounted. Therefore, it is extremely easy to correct the lead deviation.

【0118】また導電路の表側に第2の材料を形成して
いるため、熱膨張係数の違いにより実装基板の反り、特
に細長い配線の反りまたは剥離を抑制することができ
る。
Further, since the second material is formed on the front side of the conductive path, it is possible to suppress the warpage of the mounting substrate due to the difference in the coefficient of thermal expansion, particularly the warping or peeling of the elongated wiring.

【0119】また導電路の表面に第2の材料から成る被
膜を形成することにより、導電路に被着されたひさしが
形成できる。よってアンカー効果を発生させることがで
き、導電路の反り、抜けを防止することができる。
By forming a coating made of the second material on the surface of the conductive path, an eave attached to the conductive path can be formed. Therefore, an anchor effect can be generated, and the conductive path can be prevented from warping or coming off.

【0120】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、分離溝の形成時あるいは回路素子の実装、絶縁性樹
脂の被着時までは導電箔で全体を支持し、また導電箔を
各導電路として分離する時は、絶縁性樹脂を支持基板に
して機能させている。従って、回路素子、導電箔、絶縁
性樹脂の必要最小限で製造できる。従来例で説明した如
く、本来回路装置を構成する上で支持基板が要らなくな
り、コスト的にも安価にできる。また支持基板が不要で
あること、導電路が絶縁性樹脂に埋め込まれているこ
と、更には絶縁性樹脂と導電箔の厚みの調整が可能であ
ることにより、非常に薄い回路装置が形成できるメリッ
トもある。
In the method of manufacturing a circuit device according to the present invention, the conductive foil itself, which is the material of the conductive path, functions as a support substrate, and is used for forming a separation groove, mounting a circuit element, and attaching an insulating resin. When the whole is supported by the conductive foil and the conductive foil is separated as each conductive path, the insulating resin is used as a supporting substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, the need for a support substrate, the fact that the conductive path is embedded in the insulating resin, and the ability to adjust the thickness of the insulating resin and the conductive foil allow the formation of extremely thin circuit devices. There is also.

【0121】また分離溝の裏面の導電路は、取り除か
れ、この分離溝の中の絶縁性樹脂を切断することで、回
路装置を1パッケージとして形成できる。よって切断治
具は、絶縁性樹脂のみを切断するため、ブレードの摩
耗、目詰まり、破損を抑制でき、治具の寿命を大幅に長
くすることが可能となる。
The conductive path on the back surface of the separation groove is removed, and by cutting the insulating resin in the separation groove, the circuit device can be formed as one package. Therefore, since the cutting jig cuts only the insulating resin, the wear, clogging and breakage of the blade can be suppressed, and the life of the jig can be greatly extended.

【0122】また図26から明白なように、スルーホー
ルの形成工程、導体の印刷工程(セラミック基板の場
合)等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
As is apparent from FIG. 26, the step of forming a through-hole and the step of printing a conductor (in the case of a ceramic substrate) can be omitted. It has the advantage that it can be made. In addition, no frame mold is required at all, and the manufacturing method has a very short delivery time.

【0123】次に導電箔の厚みよりも薄く取り除く工程
(例えばハーフエッチング)までは、導電路を個々に分
離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に
於いて、作業性が向上する特徴も有する。
Until the step of removing the conductive foil to a thickness smaller than the thickness of the conductive foil (for example, half etching), the conductive paths can be handled without being separated individually, so that the workability is improved in the subsequent step of coating the insulating resin. It also has the feature of

【0124】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された回路装置は、実装基板上の導電路側
面に当たることなくずらすことができる。特に位置ずれ
して実装された回路装置を水平方向にずらして配置し直
すことができる。また回路装置の実装後、ロウ材が溶け
ていれば、ずれて実装された回路装置は、溶けたロウ材
の表面張力により、導電路上部に自ら戻ろうとし、回路
装置自身による再配置が可能となる。
Further, since the same surface is formed of the conductive path and the insulating resin, the mounted circuit device can be shifted without hitting the side of the conductive path on the mounting board. In particular, it is possible to re-arrange the circuit devices mounted in a misaligned manner while being shifted in the horizontal direction. Also, if the brazing material is melted after mounting the circuit device, the misaligned mounted circuit device will try to return to the upper part of the conductive path by the surface tension of the melted brazing material, and can be rearranged by the circuit device itself. Becomes

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路装置を説明する図である。FIG. 1 is a diagram illustrating a circuit device of the present invention.

【図2】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 2 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図3】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図4】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図5】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図6】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図7】本発明の回路装置を説明する図である。FIG. 7 is a diagram illustrating a circuit device according to the present invention.

【図8】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図9】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図10】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図11】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図12】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 12 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図13】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 13 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図14】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 14 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図15】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 15 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図16】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 16 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図17】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 17 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図18】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 18 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図19】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 19 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図20】本発明の回路装置を説明する図である。FIG. 20 is a diagram illustrating a circuit device of the present invention.

【図21】本発明の回路装置を説明する図である。FIG. 21 is a diagram illustrating a circuit device of the present invention.

【図22】本発明の回路装置の実装方法を説明する図で
ある。
FIG. 22 is a diagram illustrating a method for mounting the circuit device of the present invention.

【図23】従来の回路装置の実装構造を説明する図であ
る。
FIG. 23 is a diagram illustrating a mounting structure of a conventional circuit device.

【図24】従来の回路装置を説明する図である。FIG. 24 is a diagram illustrating a conventional circuit device.

【図25】従来の回路装置の製造方法を説明する図であ
る。
FIG. 25 is a diagram illustrating a conventional method for manufacturing a circuit device.

【図26】従来と本発明の回路装置の製造方法を説明す
る図である。
FIG. 26 is a diagram illustrating a method for manufacturing a circuit device according to the related art and the present invention.

【符号の説明】[Explanation of symbols]

50 絶縁性樹脂 51 導電路 52 回路素子 53 回路装置 54 分離溝 58 ひさし Reference Signs List 50 insulating resin 51 conductive path 52 circuit element 53 circuit device 54 separation groove 58 eaves

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/28 H01L 25/00 B 25/00 21/78 Q (72)発明者 阪本 純次 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Fターム(参考) 4M109 AA01 BA01 CA21 DB15 DB16 5F067 AA01 AB00 AB04 CC01 DA16Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 23/28 H01L 25/00 B 25/00 21/78 Q (72) Inventor Junji Sakamoto Keihanhondori, Moriguchi-shi, Osaka 2-5-5 Sanyo Electric Co., Ltd. (72) Inventor Shigeaki Mashimo 2-5-5 Sanyo Electric Co., Ltd., Sanyo Electric Co., Ltd. (72) Inventor Katsumi Okawa Keihan Moriguchi, Osaka 2-5-5 Hondori Sanyo Electric Co., Ltd. (72) Inventor Eiji Maehara 2-5-5 Keihan Hondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Koji Takahashi Isesaki, Gunma 29F, Kita-cho, Kanto Sanyo Denshi Co., Ltd. F-term (reference) 4M109 AA01 BA01 CA21 DB15 DB16 5F067 AA01 AB00 AB04 CC01 DA16

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 連結手段を介すことなくぞぞれがアイラ
ンド状に形成された複数の導電路と、所望の該導電路上
に固着された回路素子と、該回路素子を被覆し且つ裏面
を露出し前記裏面よりも上方の前記導電路を埋め込んだ
絶縁性樹脂とを備えた回路装置であり、 前記導電路よりも外側に位置する前記絶縁性樹脂を切断
することにより1パッケージとしたことを特徴とする回
路装置。
1. A plurality of conductive paths each having an island shape without a connecting means, a desired circuit element fixed on the conductive path, and a cover for covering the circuit element and exposing the back surface. A circuit device having an insulating resin embedded in the conductive path above the back surface, wherein the insulating resin positioned outside the conductive path is cut to form one package. Circuit device.
【請求項2】 連結手段を介すことなくそれぞれが分離
溝によってアイランド状に形成された複数の導電路と、
所望の該導電路上に固着された回路素子と、該回路素子
を被覆し且つ裏面を露出し前記裏面よりも上方の前記導
電路を埋め込むことにより前記分離溝に充填された絶縁
性樹脂を備えた回路装置であり、 前記導電路よりも外側に位置する前記分離溝に充填され
た前記絶縁性樹脂を切断することにより1パッケージと
したことを特徴とする回路装置。
2. A plurality of conductive paths each formed in an island shape by a separation groove without interposing a connecting means,
A circuit element fixed on the desired conductive path; and an insulating resin filled in the separation groove by covering the circuit element and exposing the conductive path above the back surface by exposing the back surface. A circuit device, wherein the insulating resin filled in the separation groove positioned outside the conductive path is cut to form one package.
【請求項3】 前記回路素子上の所望の電極と前記導電
路とは、接続手段を介して接続されることを特徴とした
請求項1または請求項2に記載の回路装置。
3. The circuit device according to claim 1, wherein a desired electrode on the circuit element and the conductive path are connected via a connection unit.
【請求項4】 前記導電路は銅、アルミニウム、鉄−ニ
ッケルのいずれかの材料を主材料とした導電箔で構成さ
れることを特徴とする請求項1から請求項3のいずれか
に記載された回路装置。
4. The conductive path according to claim 1, wherein the conductive path is formed of a conductive foil whose main material is any one of copper, aluminum, and iron-nickel. Circuit device.
【請求項5】 前記導電路上面に前記導電路とは異なる
金属材料で導電被膜が設けられることを特徴とする請求
項1から請求項4のいずれかに記載された回路装置。
5. The circuit device according to claim 1, wherein a conductive film made of a metal material different from that of the conductive path is provided on an upper surface of the conductive path.
【請求項6】 前記導電被膜はニッケル、金あるいは銀
メッキで構成されることを特徴とする請求項5に記載さ
れた回路装置。
6. The circuit device according to claim 5, wherein said conductive film is made of nickel, gold, or silver plating.
【請求項7】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方で構成されることを
特徴とする請求項1から請求項6のいずれかに記載され
た回路装置。
7. The circuit device according to claim 1, wherein the circuit element is configured by one or both of a semiconductor bare chip and a chip circuit component.
【請求項8】 前記接続手段はボンディング細線または
ロウ材で構成されることを特徴とする請求項3に記載さ
れた回路装置。
8. The circuit device according to claim 3, wherein said connection means is formed of a bonding thin wire or a brazing material.
【請求項9】 前記導電路の裏面と前記分離溝間に充填
された絶縁性樹脂の裏面とを実質的に平坦にすることを
特徴とする請求項2に記載された回路装置。
9. The circuit device according to claim 2, wherein the back surface of the conductive path and the back surface of the insulating resin filled between the separation grooves are made substantially flat.
【請求項10】 前記導電路は、ボンディングパッドま
たはダイパッド領域として用いられることを特徴とした
請求項1から請求項9のいずれかに記載された回路装
置。
10. The circuit device according to claim 1, wherein the conductive path is used as a bonding pad or a die pad area.
【請求項11】 前記絶縁性樹脂の切断は、ダイシン
グ、プレスまたはチョコレートブレークで行われること
を特徴とした請求項1または請求項2に記載の回路装
置。
11. The circuit device according to claim 1, wherein the insulating resin is cut by dicing, pressing, or chocolate break.
【請求項12】 導電箔を用意し、導電路と成る領域の
周囲に前記導電箔の厚みよりも浅い分離溝を形成して導
電路を形成する工程と、 所望の前記導電路上に回路素子を固着する工程と、 前記回路素子を被覆し、前記分離溝に充填されるように
絶縁性樹脂でモールドする工程と、 前記分離溝に対応する前記導電箔を除去し、前記導電路
を分離する工程と、 前記分離溝に対応する前記絶縁性樹脂を表から裏に渡り
切断する工程とを具備することを特徴とする回路装置の
製造方法。
12. A step of preparing a conductive foil, forming a conductive path by forming a separation groove shallower than the thickness of the conductive foil around a region to be a conductive path, and forming a circuit element on a desired conductive path. Fixing, covering the circuit element and molding with an insulating resin so as to fill the separation groove, and removing the conductive foil corresponding to the separation groove to separate the conductive path. And a step of cutting the insulating resin corresponding to the separation groove from front to back.
【請求項13】 導電箔を用意し、導電路と成る領域を
除いた前記導電箔に、前記導電箔の厚みよりも浅い分離
溝を形成して導電路を形成する工程と、 所望の前記導電路上に複数の回路素子を固着する工程
と、 前記回路素子上の電極と所望の前記導電路とを電気的に
接続する接続手段を形成する工程と前記複数の回路素子
を被覆し、前記分離溝に充填されるように絶縁性樹脂で
モールドする工程と、 前記分離溝に対応する前記絶縁性樹脂を表から裏に渡り
切断する工程とを具備することを特徴とする回路装置の
製造方法。
13. A step of preparing a conductive foil and forming a conductive path by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for a region serving as a conductive path; A step of fixing a plurality of circuit elements on a road; a step of forming connection means for electrically connecting an electrode on the circuit element to a desired conductive path; and covering the plurality of circuit elements with the separation groove. A method of manufacturing a circuit device, comprising: a step of molding with an insulating resin so as to be filled in the insulating resin; and a step of cutting the insulating resin corresponding to the separation groove from front to back.
【請求項14】 前記導電箔を裏面より一様に除去し前
記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実
質的に平坦面にする工程とを具備することを特徴とする
請求項12または請求項13に記載の回路装置の製造方
法。
14. A step of uniformly removing the conductive foil from the back surface to make the back surface of the conductive path and the insulating resin between the separation grooves substantially flat. A method for manufacturing the circuit device according to claim 12.
【請求項15】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項12から請求項14のいずれかに記載された回路装置
の製造方法。
15. The conductive foil is made of copper, aluminum or iron.
15. The method according to claim 12, wherein the circuit device is made of nickel.
【請求項16】 前記導電路の表面には、導電被膜が形
成され、前記導電被膜はNi、AuまたはAgが形成さ
れることを特徴とする請求項12から請求項15のいず
れかに記載された回路装置の製造方法。
16. The conductive path according to claim 12, wherein a conductive film is formed on a surface of the conductive path, and the conductive film is formed of Ni, Au, or Ag. Manufacturing method of a circuit device.
【請求項17】 前記導電箔に選択的に形成される前記
分離溝は化学的あるいは物理的エッチングにより形成さ
れることを特徴とする請求項12から請求項16のいず
れかに記載された回路装置の製造方法。
17. The circuit device according to claim 12, wherein the separation groove selectively formed in the conductive foil is formed by chemical or physical etching. Manufacturing method.
【請求項18】 前記回路素子は半導体ベアチップ、チ
ップ回路部品のいずれかあるいは両方が固着されること
を特徴とする請求項12から請求項17のいずれかに記
載された回路装置の製造方法。
18. The method according to claim 12, wherein one or both of a semiconductor bare chip and a chip circuit component are fixed to the circuit element.
【請求項19】 前記接続手段は金属細線またはロウ材
で成ることを特徴とする請求項13から請求項18のい
ずれかに記載された回路装置の製造方法。
19. The method according to claim 13, wherein said connecting means is made of a thin metal wire or a brazing material.
【請求項20】 前記半導体チップは、前記導電路にフ
ェィスダウンで実装され、前記半導体チップ上の電極と
前記導電路は、ロウ材または導電膜を介して接続される
ことを特徴とした請求項18に記載の回路装置の製造方
法。
20. The semiconductor chip according to claim 20, wherein the semiconductor chip is mounted on the conductive path in a face-down manner, and the electrode on the semiconductor chip and the conductive path are connected via a brazing material or a conductive film. 19. The method for manufacturing a circuit device according to item 18.
【請求項21】 前記絶縁性樹脂はトランスファーモー
ルドで付着されることを特徴とする請求項12から請求
項20のいずれかに記載された回路装置の製造方法。
21. The method for manufacturing a circuit device according to claim 12, wherein said insulating resin is attached by transfer molding.
【請求項22】 前記絶縁性樹脂がダイシングされるこ
とにより個別の回路装置に分離することを特徴とする請
求項12から請求項21のいずれかに記載された回路装
置の製造方法。
22. The method of manufacturing a circuit device according to claim 12, wherein the insulating resin is separated into individual circuit devices by dicing.
JP2000194094A 2000-06-28 2000-06-28 Circuit device and method of manufacturing the same Pending JP2001217372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194094A JP2001217372A (en) 2000-06-28 2000-06-28 Circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194094A JP2001217372A (en) 2000-06-28 2000-06-28 Circuit device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000022646A Division JP3574025B2 (en) 2000-01-31 2000-01-31 Circuit device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001217372A true JP2001217372A (en) 2001-08-10

Family

ID=18692976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194094A Pending JP2001217372A (en) 2000-06-28 2000-06-28 Circuit device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001217372A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195733A (en) * 1997-10-28 1999-07-21 Seiko Epson Corp Semiconductor device and manufacture thereof, and conductive board thereof
JP2003155591A (en) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd Production method of plated body and production method of circuit device using the same
WO2003077317A1 (en) * 2002-03-08 2003-09-18 Renesas Technology Corp. Integrated circuit device and method for manufacturing the same
KR100455693B1 (en) * 2001-10-17 2004-11-15 주식회사 케이이씨 Chip size package and its manufacturing method
WO2006105733A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. Package structure with flat bumps for electronic device and method of manufacture the same
KR100691571B1 (en) * 2003-04-14 2007-03-12 산요덴키가부시키가이샤 Manufacturing method of plane shape body and manufacturing method of circuit device using the same
JP2009049442A (en) * 2008-12-04 2009-03-05 Dainippon Printing Co Ltd Semiconductor device
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
US8852971B2 (en) 2011-10-13 2014-10-07 Samsung Electronics Co., Ltd. Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object
CN106653624A (en) * 2017-01-23 2017-05-10 深圳市环基实业有限公司 Packaging technology for stabilizing chip
CN113097076A (en) * 2020-01-09 2021-07-09 珠海格力电器股份有限公司 QFN frame structure, QFN packaging structure and manufacturing method

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195733A (en) * 1997-10-28 1999-07-21 Seiko Epson Corp Semiconductor device and manufacture thereof, and conductive board thereof
KR100455693B1 (en) * 2001-10-17 2004-11-15 주식회사 케이이씨 Chip size package and its manufacturing method
JP2003155591A (en) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd Production method of plated body and production method of circuit device using the same
WO2003077317A1 (en) * 2002-03-08 2003-09-18 Renesas Technology Corp. Integrated circuit device and method for manufacturing the same
KR100691571B1 (en) * 2003-04-14 2007-03-12 산요덴키가부시키가이샤 Manufacturing method of plane shape body and manufacturing method of circuit device using the same
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
WO2006105735A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. Package structure with flat bumps for integrate circuit or discrete device and method of manufacture the same
WO2006122467A1 (en) * 2005-04-07 2006-11-23 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for ic or discrete device and method of manufacturing the same
WO2006105734A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for electronic devices and method of manufacturing the same
WO2006105733A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. Package structure with flat bumps for electronic device and method of manufacture the same
JP2009049442A (en) * 2008-12-04 2009-03-05 Dainippon Printing Co Ltd Semiconductor device
US8852971B2 (en) 2011-10-13 2014-10-07 Samsung Electronics Co., Ltd. Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object
CN106653624A (en) * 2017-01-23 2017-05-10 深圳市环基实业有限公司 Packaging technology for stabilizing chip
CN106653624B (en) * 2017-01-23 2019-10-25 深圳市环基实业有限公司 A kind of packaging technology of firm chip
CN113097076A (en) * 2020-01-09 2021-07-09 珠海格力电器股份有限公司 QFN frame structure, QFN packaging structure and manufacturing method

Similar Documents

Publication Publication Date Title
JP3639514B2 (en) Circuit device manufacturing method
JP3574026B2 (en) Circuit device and method of manufacturing the same
JP2001217372A (en) Circuit device and method of manufacturing the same
JP2001257291A (en) Circuit device
JP3609684B2 (en) Semiconductor device and manufacturing method thereof
JP3561683B2 (en) Circuit device manufacturing method
JP3574025B2 (en) Circuit device and method of manufacturing the same
JP2001274282A (en) Semiconductor device
JP3634709B2 (en) Semiconductor module
JP2003037344A (en) Circuit device and its manufacturing method
JP3691335B2 (en) Circuit device manufacturing method
JP3510839B2 (en) Semiconductor device and manufacturing method thereof
JP3668090B2 (en) Mounting board and circuit module using the same
JP2001250884A (en) Manufacturing method of circuit device
JP2001250887A (en) Manufacturing method of circuit device
JP4698080B2 (en) Circuit device manufacturing method
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP3869633B2 (en) Manufacturing method of semiconductor device
JP4443190B2 (en) Manufacturing method of semiconductor device
JP3691328B2 (en) Circuit device and circuit module
JP4036603B2 (en) Semiconductor device and manufacturing method thereof
JP2001274290A (en) Circuit device
JP3639495B2 (en) Circuit device manufacturing method
JP3676197B2 (en) Semiconductor device and hybrid integrated circuit device
JP2002057173A (en) Manufacturing method of circuit device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040831