JP2002237545A - Manufacturing for circuit device - Google Patents

Manufacturing for circuit device

Info

Publication number
JP2002237545A
JP2002237545A JP2001034656A JP2001034656A JP2002237545A JP 2002237545 A JP2002237545 A JP 2002237545A JP 2001034656 A JP2001034656 A JP 2001034656A JP 2001034656 A JP2001034656 A JP 2001034656A JP 2002237545 A JP2002237545 A JP 2002237545A
Authority
JP
Japan
Prior art keywords
conductive
conductive foil
conductive path
circuit device
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001034656A
Other languages
Japanese (ja)
Inventor
Shinichi Toyooka
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001034656A priority Critical patent/JP2002237545A/en
Publication of JP2002237545A publication Critical patent/JP2002237545A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for reducing the cost and the resources, while even if there are no extra constituent factors and manufacturing a small and thin circuit device, by embedding a conductive path in an insulating resin requiring no usage of a support board. SOLUTION: A conductive foil is pressed with a metallic die having a formation part for a desired conductive path to form a desired conductive path 55A on the conductive foil. A circuit element 55 is mounted. After insulating resin 61 is mounted with the conductive foil as a support board, an joining part of the conductive foil is etched with the insulating resin 61 as the support board which is separated as a conductive path. Without having to adopt the support board, a circuit device having the conductive path 55A and the circuit element 56 supported by the insulating resin 61 is realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に薄型の回路装置の製造方法に関するもの
である。
The present invention relates to a method of manufacturing a circuit device, and more particularly to a method of manufacturing a thin circuit device.

【0002】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a cellular phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.

【0003】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置1は、図10のように、
プリント基板PSに実装される。
For example, a semiconductor device will be described as an example of a circuit device. As a general semiconductor device, there is a package type semiconductor device sealed with a conventional transfer mold. This semiconductor device 1 is, as shown in FIG.
It is mounted on the printed circuit board PS.

【0004】またこのパッケージ型半導体装置1は、半
導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3
の側部から外部接続用のリード端子4が導出されたもの
である。
In the package type semiconductor device 1, the periphery of a semiconductor chip 2 is covered with a resin layer 3.
The lead terminal 4 for external connection is led out from the side part of FIG.

【0005】しかしこのパッケージ型半導体装置1は、
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
However, this package type semiconductor device 1 has
The lead terminals 4 were outside the resin layer 3, and the overall size was large, and the size, thickness and weight were not satisfied.

【0006】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
Therefore, various companies have competed to develop various structures in order to realize miniaturization, thinning, and weight reduction. Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【0007】図11は、支持基板としてガラスエポキシ
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
FIG. 11 shows a case where a glass epoxy substrate 5 is used as a support substrate, and the CS is slightly larger than the chip size.
It shows P6. Here, the glass epoxy substrate 5
It is assumed that the transistor chip T is mounted on the semiconductor device.

【0008】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
が金属細線12を介して接続され、トランジスタのベー
ス電極と第2の電極8が金属細線12を介して接続され
ている。更にトランジスタチップTを覆うようにガラス
エポキシ基板5に樹脂層13が設けられている。
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface.
Are formed. And, through the through hole TH,
The first electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 11 are electrically connected. The bare transistor chip T is fixed to the die pad 9, and the emitter electrode of the transistor and the first electrode 7 are fixed.
Are connected via the thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected via the thin metal wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.

【0009】前記CSP6は、ガラスエポキシ基板5を
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the structure extending from the chip T to the back surface electrodes 10 and 11 for external connection is simple, and the CSP 6 can be manufactured at low cost. Have.

【0010】また前記CSP6は、図11のように、プ
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. In the printed circuit board PS,
The CSP is provided with electrodes and wiring constituting an electric circuit.
6. The package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.

【0011】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
The circuit constituted by the printed circuit board is mounted in various sets.

【0012】つぎに、このCSPの製造方法を図12お
よび図13を参照しながら説明する。尚、図13では、
中央のガラエポ/フレキ基板と題するフロー図を参照す
る。
Next, a method of manufacturing the CSP will be described with reference to FIGS. In FIG. 13,
Reference is made to the flow diagram entitled Central Glass Epoxy / Flexible Substrate.

【0013】まず基材(支持基板)としてガラスエポキ
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図12(A)を参
照) 続いて、第1の電極7,第2の電極8、ダイパッド9、
第1の裏面電極10および第2の裏面電極11対応する
Cu箔20、21に耐エッチング性のレジスト22を被
覆し、Cu箔20、21をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い(以上図12
(B)を参照) 続いて、ドリルやレーザを利用してスルーホールTHの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールTHを形成する。このスル
ーホールTHにより第1の電極7と第1の裏面電極1
0、第2の電極8と第2の裏面電極10が電気的に接続
される。(以上図12(C)を参照) 更に、図面では省略をしたが、ボンデイングポストと成
る第1の電極7、第2の電極8にNiメッキを施すと共
に、ダイボンディングポストとなるダイパッド9にAu
メッキを施し、トランジスタチップTをダイボンディン
グする。
First, a glass epoxy substrate 5 is prepared as a substrate (supporting substrate), and C
The u foils 20 and 21 are pressed. (See FIG. 12A above.) Subsequently, the first electrode 7, the second electrode 8, the die pad 9,
The Cu foils 20 and 21 corresponding to the first back surface electrode 10 and the second back surface electrode 11 are coated with an etching resistant resist 22, and the Cu foils 20 and 21 are patterned. The patterning may be performed separately on the front and the back (see FIG. 12).
(See (B).) Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate using a drill or a laser, and the hole is plated to form the through hole TH. The first electrode 7 and the first back electrode 1 are formed by the through hole TH.
0, the second electrode 8 and the second back electrode 10 are electrically connected. (Refer to FIG. 12 (C).) Although not shown in the drawing, the first electrode 7 and the second electrode 8 serving as the bonding posts are plated with Ni, and the die pads 9 serving as the die bonding posts are provided with Au.
Plating is performed, and the transistor chip T is die-bonded.

【0014】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図12(D)を参照) そして必要により、ダイシングして個々の電気素子とし
て分離している。図11では、ガラスエポキシ基板5
に、トランジスタチップTが一つしか設けられていない
が、実際は、トランジスタチップTがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode and the second electrode 8 of the transistor chip T are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 12 (D).) Then, if necessary, dicing is performed to separate individual electric elements. In FIG. 11, the glass epoxy substrate 5
Although only one transistor chip T is provided, a large number of transistor chips T are provided in a matrix. Therefore, they are finally separated by a dicing device.

【0015】以上の製造方法により、支持基板5を採用
したCSP型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method
The same applies to the case where a flexible sheet is used as the support substrate.

【0016】一方、セラミック基板を採用した製造方法
を図13左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
12の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
On the other hand, a manufacturing method employing a ceramic substrate is shown in a flow chart on the left side of FIG. After preparing a ceramic substrate that is a support substrate, a through hole is formed, and then
The front and back electrodes are printed and sintered using conductive paste. After that, until the resin layer of the previous manufacturing method is coated, the manufacturing method is the same as that of FIG. There is a problem that can not be molded. For this reason, after sealing resin is potted and cured, it is polished to flatten the sealing resin, and finally separated individually using a dicing device.

【0017】[0017]

【発明が解決しようとする課題】図11に於いて、トラ
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路装置を提供す
るのは難しかった。
In FIG. 11, a transistor chip T, connecting means 7 to 12 and a resin layer 13 are shown.
Are necessary components for electrical connection to the outside and protection of the transistor. However, it is difficult to provide an electric circuit device that realizes reduction in size, thickness, and weight with only these components. Was.

【0018】また、支持基板となるガラスエポキシ基板
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。
Further, the glass epoxy substrate 5 serving as the support substrate is essentially unnecessary as described above. However, in the manufacturing method, the glass epoxy substrate 5 is used as a supporting substrate for bonding the electrodes, and the glass epoxy substrate 5 cannot be eliminated.

【0019】そのため、このガラスエポキシ基板5を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路装置として厚くなり、
小型化、薄型化、軽量化に限界があった。
For this reason, the use of the glass epoxy substrate 5 raises the cost. Further, the thickness of the glass epoxy substrate 5 makes the circuit device thicker.
There was a limit to miniaturization, thinning, and weight reduction.

【0020】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
Further, in the case of a glass epoxy substrate or a ceramic substrate, a step of forming a through hole for connecting electrodes on both surfaces is indispensable, and there has been a problem that the manufacturing process becomes long.

【0021】図14は、ガラスエポキシ基板、セラミッ
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にIC回路が形成さ
れており、トランジスタチップ21、ICチップ22、
チップコンデンサ23および/またはチップ抵抗24が
実装されている。このトランジスタチップ21やICチ
ップ22の周囲には、配線25と一体となったボンディ
ングパッド26が形成され、金属細線28を介してチッ
プ21、22とボンディングパッドが電気的に接続され
ている。また配線29は、外部リードパッド30と一体
となり形成されている。これらの配線25、29は、基
板の中を曲折しながら延在され、必要によってはICチ
ップの中で一番細く形成されている。従って、この細い
配線は、基板と接着面積が非常に少なく、配線が剥がれ
たり、反ったりする問題があった。またボンディングパ
ッド26は、パワー用のボンディングパッドと小信号用
のボンディングパッドがあり、特に小信号用のボンディ
ングパッドは、接着面積が小さく、膜剥がれの原因とな
っていた。
FIG. 14 shows a pattern diagram formed on a glass epoxy substrate, a ceramic substrate, a metal substrate or the like. In this pattern, an IC circuit is generally formed, and the transistor chip 21, the IC chip 22,
A chip capacitor 23 and / or a chip resistor 24 are mounted. A bonding pad 26 integrated with the wiring 25 is formed around the transistor chip 21 and the IC chip 22, and the chips 21 and 22 are electrically connected to the bonding pad via a thin metal wire 28. The wiring 29 is formed integrally with the external lead pad 30. These wirings 25 and 29 extend while bending in the substrate, and are formed as thinnest as possible in the IC chip as required. Accordingly, the thin wiring has a very small area of adhesion to the substrate, and has a problem that the wiring is peeled off or warped. The bonding pad 26 includes a power bonding pad and a small-signal bonding pad. Particularly, the small-signal bonding pad has a small bonding area and causes film peeling.

【0022】更には、外部リードパッドには、外部リー
ドが固着されるが、外部リードに加えられる外力によ
り、外部リードパッドが剥がれる問題もあった。
Further, although the external lead is fixed to the external lead pad, there is a problem that the external lead pad is peeled off by an external force applied to the external lead.

【0023】[0023]

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、導電箔を用意する工程と、前記
導電箔の少なくとも導電路となる領域を残して前記導電
箔をプレスして、前記導電箔に複数の前記導電路を形成
する工程と、所望の回路素子を所望の前記導電路上に電
気的に接続して固着する工程と、前記回路素子、前記接
続手段および前記導電路を被覆し、前記導電路間の溝に
充填されるように絶縁性樹脂でモールドし、前記導電路
と前記絶縁性樹脂を一体化させる工程と、前記導電箔の
裏面から前記導電路を残して他を除去する工程とを具備
することを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned many problems, and comprises a step of preparing a conductive foil and a step of pressing the conductive foil while leaving at least a region of the conductive foil to be a conductive path. Forming a plurality of the conductive paths in the conductive foil, electrically connecting and fixing a desired circuit element on the desired conductive path, and forming the circuit element, the connecting means, and the conductive element. Covering the path, molding with an insulating resin so as to fill the groove between the conductive paths, integrating the conductive path and the insulating resin, and leaving the conductive path from the back surface of the conductive foil. And removing other components.

【0024】本発明の回路装置の製造方法は、好適に
は、前記導電箔を両面からプレスする工程において、複
数の前記導電路の形成部が設けられた1対の金型に前記
導電箔を設置し、前記導電箔の両面から前記導電箔をプ
レスすることで、前記導電箔一体に複数の前記導電路を
形成することができることを特徴とする。
Preferably, in the method of manufacturing a circuit device according to the present invention, in the step of pressing the conductive foil from both sides, the conductive foil is placed in a pair of molds provided with a plurality of conductive path forming portions. A plurality of the conductive paths can be formed integrally with the conductive foil by installing and pressing the conductive foil from both sides of the conductive foil.

【0025】また本発明は、導電箔を用意する工程と、
前記導電箔の少なくとも導電路となる領域を残して前記
導電箔をプレスして、前記導電箔に複数の前記導電路を
形成する工程と、所望の回路素子を所望の前記導電路上
に電気的に接続して固着する工程と、前記回路素子の電
極と所望の前記導電路とを電気的に接続する接続手段を
形成する工程と、前記回路素子、前記接続手段および前
記導電路を被覆し、前記導電路間の溝に充填されるよう
に絶縁性樹脂でモールドし、前記導電路と前記絶縁性樹
脂を一体化させる工程と、前記導電箔の裏面から前記導
電路を残して他を除去する工程と、前記絶縁性樹脂を切
断して個別の回路装置に分離する工程とを具備すること
を特徴とする。
The present invention also provides a step of preparing a conductive foil,
Pressing the conductive foil while leaving at least a region to be a conductive path of the conductive foil, forming a plurality of the conductive paths in the conductive foil; and electrically connecting a desired circuit element on the desired conductive path. Connecting and fixing, forming a connecting means for electrically connecting an electrode of the circuit element and the desired conductive path, covering the circuit element, the connecting means and the conductive path, Molding with an insulating resin so as to fill the groove between the conductive paths, integrating the conductive path with the insulating resin, and removing the other from the back surface of the conductive foil while leaving the conductive path And a step of cutting the insulating resin to separate it into individual circuit devices.

【0026】本発明の回路装置の製造方法は、好適に
は、前記導電箔の裏面から前記導電路を残して他を除去
する工程において、前記導電箔を裏面から切削し、また
は、切削した後にエッチングすることで、前記各導電路
を分離し、所望前記回路装置を一度に形成することがで
きることを特徴とする。
Preferably, in the method of manufacturing a circuit device according to the present invention, in the step of leaving the conductive path from the back surface of the conductive foil and removing the other, the conductive foil is cut from the back surface, or after the cut, By etching, the conductive paths can be separated and the desired circuit device can be formed at a time.

【0027】[0027]

【発明の実施の形態】本発明の実施の形態 図1〜図6を参照して本発明の回路装置62の製造方法
の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a circuit device 62 according to the present invention will be described with reference to FIGS.

【0028】本発明は、導電箔を用意する工程と、前記
導電箔の少なくとも導電路となる領域を残して前記導電
箔をプレスして、前記導電箔に複数の前記導電路を形成
する工程と、所望の回路素子を所望の前記導電路上に電
気的に接続して固着する工程と、前記回路素子の電極と
所望の前記導電路とを電気的に接続する接続手段を形成
する工程と、前記回路素子、前記接続手段および前記導
電路を被覆し、前記導電路間の溝に充填されるように絶
縁性樹脂でモールドし、前記導電路と前記絶縁性樹脂を
一体化させる工程と、前記導電箔の裏面から前記導電路
を残して他を除去する工程と、前記絶縁性樹脂を切断し
て個別の回路装置に分離する工程から構成されている。
The present invention provides a step of preparing a conductive foil, a step of pressing the conductive foil while leaving at least a region of the conductive foil to be a conductive path, and forming a plurality of the conductive paths in the conductive foil. Electrically connecting and fixing a desired circuit element on the desired conductive path; forming connection means for electrically connecting an electrode of the circuit element to the desired conductive path; Covering the circuit element, the connection means and the conductive path, molding with an insulating resin so as to fill a groove between the conductive paths, and integrating the conductive path and the insulating resin; The method includes a step of removing the other portion while leaving the conductive path from the back surface of the foil, and a step of cutting the insulating resin to separate it into individual circuit devices.

【0029】まず本発明の第1の工程は、図1に示す如
く、シート状の導電箔51を用意することにある。
First, the first step of the present invention is to prepare a sheet-shaped conductive foil 51 as shown in FIG.

【0030】この導電箔51は、ロウ材の付着性、ボン
ディング性、メッキ性が考慮されその材料が選択され、
材料としては、Cuを主材料とした導電箔、Alを主材
料とした導電箔またはFe−Ni等の合金から成る導電
箔等が採用される。
The material of the conductive foil 51 is selected in consideration of the adhesion of the brazing material, the bonding property, and the plating property.
As the material, a conductive foil mainly containing Cu, a conductive foil mainly containing Al, a conductive foil made of an alloy such as Fe-Ni, or the like is used.

【0031】ここで重要なことは、両導電箔がエッチン
グできる事、および抵抗値が低いことである。例えば、
抵抗値の低い材料として、Cu、Al、Au、Ag、P
t等があげられるが、コスト、加工性を考慮するとCu
とAlが適当である。Cuは、抵抗値が低くコストも安
いため、最も採用されている材料であり、ウェットエッ
チングが可能な材料である。しかしドライエッチングし
ずらい材料である。
What is important here is that both conductive foils can be etched and that the resistance value is low. For example,
Cu, Al, Au, Ag, P
t, etc., but considering cost and workability, Cu
And Al are suitable. Cu is the most adopted material because of its low resistance and low cost, and is a material that can be wet-etched. However, it is a material that is difficult to dry-etch.

【0032】一方、Alは、半導体ICの配線に多用さ
れ、異方性エッチングが可能な材料である。側壁をスト
レートでエッチングできるため、より高密度に配線を形
成することができる。
On the other hand, Al is a material that is frequently used for wiring of semiconductor ICs and can be anisotropically etched. Since the side walls can be etched straight, wiring can be formed at a higher density.

【0033】そして、導電箔の厚さは、後述する絞り加
工を考慮すると0.1mm〜1.0mm程度が好まし
い。しかし、導電箔の厚さは0.1mm以下でも1.0
mm以上でも絞り加工が行える限り基本的には問題はな
い。
The thickness of the conductive foil is preferably about 0.1 mm to 1.0 mm in consideration of drawing described later. However, even if the thickness of the conductive foil is
Basically, there is no problem as long as drawing can be performed even if the drawing is more than mm.

【0034】尚、導電箔51は、所定の幅でロール状に
巻かれて用意され、これが後述する各工程に搬送されて
も良いし、所定の大きさにカットされた導電箔が用意さ
れ、後述する各工程に搬送されても良い。
The conductive foil 51 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or a conductive foil cut to a predetermined size is prepared. It may be transported to each step described later.

【0035】本発明の第2の工程は、図2に示す如く、
少なくとも導電路と成る領域を除いた導電箔51を金型
でプレスして導電路を形成することにある。このとき、
導電路の側面には、せん断面も破断面も形成されない。
In the second step of the present invention, as shown in FIG.
The conductive path is formed by pressing the conductive foil 51 excluding at least a region serving as the conductive path with a mold. At this time,
No shear surface or fracture surface is formed on the side surface of the conductive path.

【0036】次に、図2(A)に示すように、セミパワ
ートランジスタ、ダイオード、ICチップ等の回路素子
が設置される導電路や金属細線がワイヤーボンディング
される導電路の形成部53A〜53Dが凸部として形成
された金型52を準備する。金型52の表面には、複数
の導電路の形成部が形成される。そして、金型52上に
導電箔51が設置される。
Next, as shown in FIG. 2A, conductive paths 53A to 53D for forming conductive paths on which circuit elements such as semi-power transistors, diodes, IC chips and the like are installed, and conductive paths for wire bonding of thin metal wires. A mold 52 having a convex portion is prepared. A plurality of conductive path forming portions are formed on the surface of the mold 52. Then, the conductive foil 51 is set on the mold 52.

【0037】次に、金型52上に設置された導電箔51
上には、金型52と対となるもう一方の金型54を設置
する。金型54は、金型52とは逆に、セミパワートラ
ンジスタ、ダイオード、ICチップ等の回路素子設置さ
れる導電路や金属細線がワイヤーボンディングされる導
電路の形成部53A〜53D対応部が凹部として形成さ
れている。そして、金型52に対応して金型54の表面
には、複数の導電路の形成部が形成されている。
Next, the conductive foil 51 placed on the mold 52
The other mold 54 paired with the mold 52 is provided on the upper side. Contrary to the mold 52, the mold 54 is formed with a conductive path on which a circuit element such as a semi-power transistor, a diode, or an IC chip is installed, or a conductive path forming section 53A to 53D where a thin metal wire is wire-bonded. It is formed as. A plurality of conductive path forming portions are formed on the surface of the mold 54 corresponding to the mold 52.

【0038】そして、導電箔51は金型52、54によ
り両面からプレスされる。
The conductive foil 51 is pressed from both sides by dies 52 and 54.

【0039】次に、図2(B)に示すように、金型5
2、54によりプレスされた導電箔51には、複数の導
電路55A〜53Dが形成される。この絞り加工では、
導電箔51の両面から金型52、54の凸部、凹部を利
用し導電箔51を絞ることに特徴がある。その結果、導
電箔51の側面には、せん断面も破断面も形成されな
い。
Next, as shown in FIG.
A plurality of conductive paths 55 </ b> A to 53 </ b> D are formed in the conductive foil 51 pressed by 2 and 54. In this drawing process,
The present invention is characterized in that the conductive foil 51 is squeezed from both sides of the conductive foil 51 using the convex portions and concave portions of the molds 52 and 54. As a result, neither a shear surface nor a fracture surface is formed on the side surface of the conductive foil 51.

【0040】尚、この絞り加工により、導電箔51上に
は複数の導電路55A〜53Dが形成されるが、導電路
55A〜53D形成部以外は押し出され一体のシート状
で維持しているので、この導電箔51は個々の導電路5
5A〜53Dに分離されない。従ってシート状の導電箔
51として一体で取り扱え、絶縁性樹脂をモールドする
際、金型への搬送、金型への実装の作業が非常に楽にな
る特徴を有する。
Although a plurality of conductive paths 55A to 53D are formed on the conductive foil 51 by the drawing process, portions other than the conductive paths 55A to 53D are extruded and maintained as an integrated sheet. , This conductive foil 51 is connected to each conductive path 5
Not separated into 5A to 53D. Therefore, it can be handled as a sheet-shaped conductive foil 51 integrally, and has a feature that when the insulating resin is molded, the work of transporting to the mold and mounting on the mold becomes very easy.

【0041】本発明の第3の工程は、図3に示す如く、
所望の回路素子を所望の導電路上に電気的に接続して固
着し、回路素子の電極と所望の導電路とを電気的に接続
する接続手段を形成することにある。すなわち、導電路
55A〜55D上に回路素子56、59を電気的に接続
して実装され、接続手段で電気的な接続を行う。
In the third step of the present invention, as shown in FIG.
A desired circuit element is electrically connected to and fixed on a desired conductive path, and a connection means for electrically connecting an electrode of the circuit element to the desired conductive path is formed. That is, the circuit elements 56 and 59 are electrically connected and mounted on the conductive paths 55A to 55D, and are electrically connected by the connection means.

【0042】回路素子としては、トランジスタ、ダイオ
ード、ICチップ等の半導体素子56、チップコンデン
サ、チップ抵抗等の受動素子59である。またこれらの
素子は、ベアチップでも封止されたチップでも良い。厚
みが厚くはなるが、CSP、BGA等のフェイスダウン
素子(フリップチップとも呼ぶ)も実装できる。
The circuit elements include a semiconductor element 56 such as a transistor, a diode, and an IC chip, and a passive element 59 such as a chip capacitor and a chip resistor. These elements may be bare chips or sealed chips. Although the thickness is increased, a face-down element (also called a flip chip) such as a CSP or a BGA can be mounted.

【0043】ここでは、ベアのトランジスタチップ56
が導電路55Aにダイボンディングされる。また、エミ
ッタ電極と導電路55B、ベース電極と導電路55C
が、熱圧着によるボールボンディング法あるいは超音波
によるウェッヂボンデイング法等で固着された金属細線
58を介して接続される。またチップコンデンサまたは
受動素子が、半田等のロウ材またはAgペースト等の導
電ペースト60を介して導電路55Cと55Dの間に実
装され固着される。
Here, the bare transistor chip 56
Is die-bonded to the conductive path 55A. The emitter electrode and the conductive path 55B, and the base electrode and the conductive path 55C
Are connected via a thin metal wire 58 fixed by a ball bonding method using thermocompression bonding or a web bonding method using ultrasonic waves. A chip capacitor or a passive element is mounted and fixed between the conductive paths 55C and 55D via a brazing material such as solder or a conductive paste 60 such as Ag paste.

【0044】また図14に示すパターンを本実施の形態
で応用した場合、ボンディングパッド26は、そのサイ
ズが非常に小さいが、図3に示すように、導電箔55
B、55Cと一体である。よってボンディングツールの
エネルギーを伝えることができ、ホンディング性も向上
するメリットを有する。またボンディング後の金属細線
のカットに於いて、金属細線をプルカットする場合があ
る。この時は、ボンディングパッドが導電箔55B、5
5Cと一体で成るため、ボンディングパッドが浮いたり
する現象を無くせ、プルカット性も向上する。
When the pattern shown in FIG. 14 is applied in the present embodiment, the bonding pad 26 has a very small size, but as shown in FIG.
B, 55C. Therefore, there is an advantage that the energy of the bonding tool can be transmitted, and the bonding property can be improved. Further, in cutting a thin metal wire after bonding, there is a case where the thin metal wire is subjected to a pull cut. At this time, the bonding pads are connected to the conductive foils 55B, 5B.
Since it is integrated with 5C, the phenomenon that the bonding pad floats can be eliminated, and the pull cut property can be improved.

【0045】本発明の第4の工程は、図6に示す如く、
回路素子、接続手段および導電路を被覆し、導電路55
A〜55D間を充填されるように絶縁性樹脂でモールド
することにある。
In the fourth step of the present invention, as shown in FIG.
The circuit element, the connecting means and the conductive path are covered, and the conductive path 55
It is to mold with an insulating resin so as to fill the space between A to 55D.

【0046】本工程では、導電路55A〜55D、導電
路55A〜55D間に絶縁性樹脂61を付着される。こ
れは、トランスファーモールド、インジェクションモー
ルド、ポッティングや印刷または塗布により実現でき
る。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂
がトランスファーモールドで実現でき、ポリイミド樹
脂、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
In this step, an insulating resin 61 is attached between the conductive paths 55A to 55D and between the conductive paths 55A to 55D. This can be achieved by transfer molding, injection molding, potting, printing or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.

【0047】導電箔51表面に被覆された絶縁性樹脂6
1の厚さは、回路素子の最頂部(ここでは金属細線58
の頂部)から約100μmが被覆されるように調整され
ている。この厚みは、強度を考慮して厚くすることも、
薄くすることも可能である。
Insulating resin 6 coated on the surface of conductive foil 51
1 is at the top of the circuit element (here, a thin metal wire 58).
From the top) is adjusted so as to cover about 100 μm. This thickness can be increased in consideration of strength,
It is also possible to make it thinner.

【0048】尚、ここの絶縁性樹脂61を被覆する前
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。
Before coating the insulating resin 61, for example, a silicone resin or the like may be potted to protect a connection portion of a semiconductor chip or a thin metal wire.

【0049】また、従来は部品のサイズ毎にトランスフ
ァーモールド金型が必要であった。しかし、本発明で
は、トランスファーモールドにより導電箔51に絶縁性
樹脂61が一体にモールドされるため、トランスファー
モールド用の金型は、フレームの大きさに合わせた1組
あれば、部品のサイズに関係なく同じ金型でトランスフ
ァーモールドすることができる。
Conventionally, a transfer mold has been required for each component size. However, according to the present invention, since the insulating resin 61 is integrally molded with the conductive foil 51 by transfer molding, the transfer molding die may be related to the size of the component if there is one set corresponding to the size of the frame. And transfer molding can be performed using the same mold.

【0050】本発明の第5の工程は、図5に示す如く、
導電箔51の連結部を除去することにある。すなわち、
導電箔51の裏面を化学的および/または物理的に除
き、導電路55A〜55Dとして分離する工程がある。
この工程は、研磨、研削、エッチング、レーザの金属蒸
発等により可能となる。
In the fifth step of the present invention, as shown in FIG.
The purpose is to remove the connection portion of the conductive foil 51. That is,
There is a step of chemically and / or physically removing the back surface of the conductive foil 51 and separating it as conductive paths 55A to 55D.
This step can be performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0051】本発明の実施形態の一例では、図5に示し
たように、図4に示した2点鎖線部まで、具体的には、
導電箔51に形成された凹部の底部から絶縁性樹脂61
が露出するまで下面切削で削る。この作業により、導電
路55A〜55Dを分離することができる。
In one example of the embodiment of the present invention, as shown in FIG. 5, up to the two-dot chain line portion shown in FIG.
The insulating resin 61 is formed from the bottom of the concave portion formed in the conductive foil 51.
Until the surface is exposed. By this operation, the conductive paths 55A to 55D can be separated.

【0052】また、その他の導電箔51の裏面を除く工
程としては、導電箔51の裏面を図4に示した2点鎖線
部手前まで下面切削により削り、その後、凹部の底部か
ら絶縁性樹脂61が露出するまでエッチングし導電箔5
1の裏面を平坦にする工程や導電箔51の裏面を凹部の
底部から絶縁性樹脂61が露出するまでエッチングによ
り除去する工程等がある。
The other step of removing the back surface of the conductive foil 51 is to cut the back surface of the conductive foil 51 to a position short of the two-dot chain line portion shown in FIG. 4 and then cut the insulating resin 61 from the bottom of the concave portion. Until conductive is exposed, conductive foil 5
And a step of removing the back surface of the conductive foil 51 by etching until the insulating resin 61 is exposed from the bottom of the concave portion.

【0053】ここで、例えば、絶縁性樹脂61が露出す
るまで下面切削により削ると導電箔51の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂61等
に食い込んでしまう場合がある。そこで、導電路55A
〜55Dを分離する最終段階で、エッチングにより分離
する工程を用いることで、より確実に絶縁性樹脂61等
は、導電箔51の削りカスや外側に薄くのばされたバリ
状の金属が食い込むことなく形成される。このことによ
り、微細間隔の導電パターン同士の短絡を防止すること
ができる。
Here, for example, if the lower surface is cut until the insulating resin 61 is exposed, shavings of the conductive foil 51 and thin burr-like metal that is thinned outside will bite into the insulating resin 61 and the like. There are cases. Therefore, the conductive path 55A
In the final stage of separating ~ 55D, a process of separating by etching is used, so that the insulating resin 61 and the like are more surely cut off by shavings of the conductive foil 51 and thin burr-like metal outside. Formed without. As a result, short-circuiting between the finely-spaced conductive patterns can be prevented.

【0054】更に、必要によって露出した導電路55A
〜55Dに半田等の導電材を被着する。また、導電路5
5A〜55Dの裏面に導電被膜を被着する場合、図1の
導電箔51の裏面に、前もって導電被膜を形成しても良
い。この場合、導電路に対応する部分を選択的に被着す
れば良い。被着方法は、例えばメッキである。またこの
導電被膜は、エッチングに対して耐性がある材料がよ
い。
Further, the conductive paths 55A exposed as necessary
A conductive material such as solder is adhered to .about.55D. Also, the conductive path 5
When a conductive film is applied to the back surfaces of 5A to 55D, the conductive film may be formed in advance on the back surface of conductive foil 51 in FIG. In this case, the portion corresponding to the conductive path may be selectively applied. The deposition method is, for example, plating. The conductive film is preferably made of a material having resistance to etching.

【0055】本発明の第6の工程は、図6に示す如く、
絶縁性樹脂61を切断して個別の回路装置に分離するこ
とにある。
In the sixth step of the present invention, as shown in FIG.
The purpose is to cut the insulating resin 61 and separate it into individual circuit devices.

【0056】本実施の形態では、導電路にトランジスタ
とチップ抵抗が実装されているだけの回路装置しか示さ
れていないが、実際にはこれを1単位としてマトリック
ス状に多数個の回路装置が導電箔51上に配置されてい
る。この場合は、各単位間の導電路間に充填された絶縁
性樹脂61のところをダイシング装置で切断して個々に
分離される。その結果、スムーズなダイシングを可能と
し、また、ダイシングブレードの摩耗も低減することが
できる。
In the present embodiment, only a circuit device in which a transistor and a chip resistor are mounted on a conductive path is shown. However, in practice, a large number of circuit devices are arranged in a matrix by using this as a unit. It is arranged on the foil 51. In this case, the portion of the insulating resin 61 filled between the conductive paths between the units is cut by a dicing device to be separated individually. As a result, smooth dicing can be performed, and wear of the dicing blade can be reduced.

【0057】以上の製造方法によって、絶縁性樹脂61
の裏面には導電路55A〜55Dが露出した回路装置6
2が実現できる。
By the above manufacturing method, the insulating resin 61
Circuit device 6 with conductive paths 55A to 55D exposed on the back surface of
2 can be realized.

【0058】上記した本発明の実施例では、導電箔に所
望の導電路を形成する工程において、所望の導電路形成
部を凸部した金型を下面にしてプレスした場合、つま
り、導電箔の表面に導電路を形成した場合を述べた。し
かし、本実施例では、所望の導電路形成部を凸部した金
型を上面にてプレスした場合、つまり、導電箔の裏面に
導電路を形成した場合においても同様な効果を得ること
が出来る。
In the above-described embodiment of the present invention, in the step of forming a desired conductive path in the conductive foil, when the mold having the desired conductive path forming portion is pressed down with the lower surface, that is, the conductive foil is formed. The case where the conductive path is formed on the surface has been described. However, in the present embodiment, a similar effect can be obtained when a mold having a desired conductive path forming portion is pressed on the upper surface, that is, when a conductive path is formed on the back surface of the conductive foil. .

【0059】本発明の回路装置について図6を参照しな
がらその構造について説明する。
The structure of the circuit device of the present invention will be described with reference to FIG.

【0060】図6には、絶縁性樹脂61に埋め込まれた
導電路55A〜55Dを有し、導電路55A〜55D上
には回路素子56、59が固着され、前記絶縁性樹脂6
1で導電路55A〜55Dを支持して成る回路装置62
が示されている。
FIG. 6 shows conductive paths 55A to 55D embedded in an insulating resin 61. Circuit elements 56 and 59 are fixed on the conductive paths 55A to 55D.
1. Circuit device 62 supporting conductive paths 55A-55D at 1.
It is shown.

【0061】本構造は、回路素子56、59、導電路5
5A〜55Dと、この導電路55A〜55Dを埋め込む
絶縁性樹脂61の3つの材料で主に構成され、導電路5
5A〜55D間には、この絶縁性樹脂61で充填されて
いる。そして絶縁性樹脂61により前記導電路55A〜
55Dが支持されている。
In this structure, the circuit elements 56 and 59, the conductive path 5
5A to 55D and an insulating resin 61 embedded in the conductive paths 55A to 55D.
The space between 5A to 55D is filled with the insulating resin 61. The conductive paths 55 </ b> A to 55 </ b> A
55D is supported.

【0062】また、この導電路55A〜55D間には絶
縁性樹脂61が充填されることで、お互いの絶縁がはか
れるメリットを有する。
The space between the conductive paths 55A to 55D is filled with the insulating resin 61, so that the conductive paths 55A to 55D have an advantage of being insulated from each other.

【0063】そして、導電路55A〜55Dを露出する
ことにより、導電路の裏面が外部との接続を可能にし、
図9の如き従来構造のスルーホールTHを不要にできる
特徴を有する。
By exposing the conductive paths 55A to 55D, the back surface of the conductive paths can be connected to the outside,
It has a feature that the through hole TH of the conventional structure as shown in FIG. 9 can be eliminated.

【0064】以上に、上記した実施の形態で説明した本
発明の製造方法は、図14で示すような複雑なパターン
も実施可能である。特に曲折し、ボンディングパッド2
6と一体で成り、他端は回路素子と電気的に接続される
配線は、その幅も狭く、しかもその長さが長い。そのた
め、熱による反りは、非常に大きく、従来構造では剥が
れが問題となる。しかし本発明では、配線が絶縁性樹脂
に埋め込まれて支持されているので、配線自身の反り、
剥がれ、抜けを防止することができる。またボンディン
グパッド自身は、その平面面積が小さく、従来の構造で
は、ボンディングパッドの剥がれが発生するが、本発明
では、前述したように絶縁性樹脂に埋め込まれているた
め、抜けを防止できるメリットを有する。
As described above, the manufacturing method of the present invention described in the above embodiment can also implement a complicated pattern as shown in FIG. Especially bent, bonding pad 2
6, the other end of which is electrically connected to the circuit element has a narrow width and a long length. Therefore, warpage due to heat is extremely large, and peeling is a problem in the conventional structure. However, in the present invention, since the wiring is embedded and supported in the insulating resin, the warping of the wiring itself,
Peeling and detachment can be prevented. In addition, the bonding pad itself has a small plane area, and in the conventional structure, the bonding pad is peeled off. However, in the present invention, since the bonding pad is embedded in the insulating resin as described above, there is an advantage that the detachment can be prevented. Have.

【0065】更には、絶縁性樹脂61の中に回路を埋め
込んだ回路装置が実現できるメリットもある。従来構造
で説明すれば、プリント基板、セラミック基板の中に回
路を組み込んだようなものである。これは、後の実装方
法にて説明する。
Further, there is an advantage that a circuit device in which a circuit is embedded in the insulating resin 61 can be realized. In the case of the conventional structure, it is as if a circuit is incorporated in a printed circuit board or a ceramic substrate. This will be described in a later mounting method.

【0066】図13の右側には、本発明を簡単にまとめ
たフローが示されている。導電箔の用意、AgまたはN
i等のメッキ、導電箔の絞り加工、ダイボンド、ワイヤ
ーボンデイング、トランスファーモールド、導電路の裏
面処理およびダイシングの8工程で回路装置が実現でき
る。しかも支持基板をメーカーから供給することなく、
全ての工程を内作する事ができる。回路装置の種類およ
びこれらの実装方法を説明する実施の形態 図7は、フェイスダウン型の回路素子71を実装した回
路装置72を示すものである。回路素子71としては、
ベアの半導体チップ、表面が封止されたCSPやBGA
(フリップチップ)等が該当する。また図8は、チップ
抵抗やチップ抵抗等の受動素子73が実装された回路装
置74を示すものである。これらは、薄型であり、しか
も絶縁性樹脂で封止されてあるため、耐環境性にも優れ
たものである。
The right side of FIG. 13 shows a flow in which the present invention is simply summarized. Preparation of conductive foil, Ag or N
A circuit device can be realized by eight steps of plating of i, etc., drawing of conductive foil, die bonding, wire bonding, transfer molding, back surface treatment of conductive paths, and dicing. Moreover, without supplying the supporting substrate from the manufacturer,
All processes can be produced in-house. Embodiment explaining Types of Circuit Devices and Methods of Mounting These Circuits FIG. 7 shows a circuit device 72 on which a face-down type circuit element 71 is mounted. As the circuit element 71,
Bare semiconductor chip, CSP or BGA with sealed surface
(Flip chip) and the like. FIG. 8 shows a circuit device 74 on which a passive element 73 such as a chip resistor or a chip resistor is mounted. Since they are thin and sealed with an insulating resin, they also have excellent environmental resistance.

【0067】図9は、実層構造について説明するもので
ある。まず図9(A)は、プリント基板や金属基板、セ
ラミック基板等の実装基板81に形成された導電路82
に今まで説明してきた本発明の回路装置62、71、7
4が実装されたものである。
FIG. 9 illustrates the real layer structure. First, FIG. 9A shows a conductive path 82 formed on a mounting board 81 such as a printed board, a metal board, or a ceramic board.
The circuit devices 62, 71, 7 of the present invention described so far
4 is implemented.

【0068】特に、半導体チップ56の裏面が固着され
た導電路55Aは、実装基板81の導電路82と熱的に
結合されているため、前記導電路82を介して回路装置
の熱を放熱させることができる。また実装基板81とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ56の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
In particular, since the conductive path 55 A to which the back surface of the semiconductor chip 56 is fixed is thermally coupled to the conductive path 82 of the mounting board 81, the heat of the circuit device is radiated through the conductive path 82. be able to. Further, when a metal substrate is used as the mounting substrate 81, the temperature of the semiconductor chip 56 can be further reduced by helping the heat dissipation of the metal substrate. Therefore, the driving capability of the semiconductor chip can be improved.

【0069】例えばパワーMOS、IGBT、SIT、
大電流駆動用のトランジスタ、大電流駆動用のIC(M
OS型、BIP型、Bi−CMOS型)メモリ素子等
は、好適である。
For example, power MOS, IGBT, SIT,
Transistor for driving large current, IC for driving large current (M
OS type, BIP type, Bi-CMOS type) memory element and the like are preferable.

【0070】また金属基板としては、Al基板、Cu基
板、Fe基板が好ましく、また導電路82との短絡が考
慮されて、絶縁性樹脂および/または酸化膜等が形成さ
れている。
The metal substrate is preferably an Al substrate, a Cu substrate, or an Fe substrate. In consideration of a short circuit with the conductive path 82, an insulating resin and / or an oxide film is formed.

【0071】また図9(B)は、本回路装置62を、図
9(A)の基板81として活用したものである。これ
は、本発明の最大の特徴となるものである。つまり従来
のプリント基板、セラミック基板では、たかだか基板の
中にスルーホールTHが形成されている程度であるが、
本発明では、IC回路を内蔵させた基板モジュールが実
現できる特徴を有する。例えば、プリント基板の中に少
なくとも1つの回路(システムとして内蔵させても良
い)が内蔵されているものである。
FIG. 9B shows an example in which the circuit device 62 is used as the substrate 81 in FIG. 9A. This is the most important feature of the present invention. In other words, in the conventional printed circuit board and ceramic substrate, the through hole TH is formed in the substrate at most,
The present invention has a feature that a substrate module in which an IC circuit is built can be realized. For example, at least one circuit (may be built in as a system) is built in a printed circuit board.

【0072】また、従来では、支持基板としてプリント
基板、セラミック基板等が必要であったが、本発明で
は、この支持基板が不要となる基板モジュールが実現で
きる。これは、プリント基板、セラミック基板または金
属基板で構成されたハイブリッド基板と比べ、その厚み
を薄く、その重量を小さくできる。
Further, conventionally, a printed circuit board, a ceramic substrate, or the like is required as a supporting substrate. However, the present invention can realize a substrate module that does not require this supporting substrate. This can reduce the thickness and the weight as compared with a hybrid substrate composed of a printed substrate, a ceramic substrate or a metal substrate.

【0073】また本回路装置62を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置91を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
Since the circuit device 62 can be used as a support substrate and circuit elements can be mounted on exposed conductive paths,
A high-performance board module can be realized. In particular, if the present circuit device is used as a support substrate and the present circuit device 91 is mounted thereon as an element, a lighter and thinner substrate module can be realized.

【0074】従って、これらの実装形態により、このモ
ジュールを実装した電子機器は、小型で軽量なものが実
現できる。
Therefore, according to these mounting forms, a small and lightweight electronic device in which this module is mounted can be realized.

【0075】尚、符号93で示したハッチング部分は、
絶縁性の被膜である。例えば半田レジスト等の高分子膜
が好ましい。これを形成することにより、基板62の中
に埋め込まれた導電路と回路素子91等に形成された電
極との短絡を防止できる。
The hatched portion indicated by reference numeral 93 is
It is an insulating film. For example, a polymer film such as a solder resist is preferable. By forming this, it is possible to prevent a short circuit between the conductive path buried in the substrate 62 and the electrode formed on the circuit element 91 or the like.

【0076】更に、図15を使い本回路装置のメリット
を述べる。従来の実装方法に於いて、半導体メーカー
は、パッケージ型半導体装置、フリップチップを形成
し、セットメーカーは、半導体メーカーから供給された
半導体装置と部品メーカーから供給された受動素子等を
プリント基板に実装し、これをモジュールとしてセット
に組み込んで電子機器としていた。しかし本回路装置で
は、自身を実装基板として採用できるため、半導体メー
カーは、後工程を利用して実装基板モジュールを完成で
き、セットメーカーに供給できる。従って、セットメー
カーは、この基板への素子実装を大幅に省くことができ
る。
Further, advantages of the present circuit device will be described with reference to FIG. In the conventional mounting method, a semiconductor maker forms a package type semiconductor device and a flip chip, and a set maker mounts a semiconductor device supplied by a semiconductor maker and a passive element supplied by a component maker on a printed circuit board. Then, this was assembled into a set as a module to form an electronic device. However, in the present circuit device, the semiconductor device itself can be adopted as a mounting substrate, so that a semiconductor maker can complete a mounting substrate module using a post-process and supply it to a set maker. Therefore, the set maker can largely omit the device mounting on this substrate.

【0077】[0077]

【発明の効果】以上の説明から明らかなように、本発明
では、回路装置、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置を実現できる。また絶縁性樹脂の被覆
膜厚、導電箔の厚みを最適値にすることにより、非常に
小型化、薄型化および軽量化された回路装置を実現でき
る。更には、反りや剥がれの現象が顕著である配線は、
絶縁性樹脂に埋め込まれて支持されているために、これ
らの問題を解決することができる。
As is evident from the above description, according to the present invention, the circuit device is constituted by the minimum required of the circuit device, the conductive path and the insulating resin, so that the circuit device has no waste of resources. Therefore, there is no extra component until completion, and a circuit device that can greatly reduce the cost can be realized. Further, by setting the coating thickness of the insulating resin and the thickness of the conductive foil to optimal values, it is possible to realize a very small, thin, and lightweight circuit device. Furthermore, wiring in which the phenomenon of warpage or peeling is remarkable is
These problems can be solved because they are embedded in and supported by the insulating resin.

【0078】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図14の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
Further, since only the back surface of the conductive path is exposed from the insulating resin, the back surface of the conductive path can be immediately used for connection to the outside, and the back electrode and the through hole of the conventional structure as shown in FIG. 14 are unnecessary. It has the advantage that can be.

【0079】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、導電路の形成部の形成時あるいは回路素子の実装、
絶縁性樹脂の被着時までは導電箔で全体を支持し、また
導電箔を各導電路として分離する時は、絶縁性樹脂を支
持基板にして機能させている。従って、回路素子、導電
箔、絶縁性樹脂の必要最小限で製造できる。従来例で説
明した如く、本来回路装置を構成する上で支持基板が要
らなくなり、コスト的にも安価にできる。また支持基板
が不要であること、導電路が絶縁性樹脂に埋め込まれて
いること、更には絶縁性樹脂と導電箔の厚みの調整が可
能であることにより、非常に薄い回路装置が形成できる
メリットもある。
Further, in the method of manufacturing a circuit device according to the present invention, the conductive foil itself, which is the material of the conductive path, is made to function as a support substrate, and is used when forming the conductive path forming portion or mounting the circuit element.
The whole is supported by the conductive foil until the insulating resin is applied, and when the conductive foil is separated as each conductive path, the insulating resin is used as a supporting substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, the need for a support substrate, the fact that the conductive path is embedded in the insulating resin, and the ability to adjust the thickness of the insulating resin and the conductive foil allow the formation of extremely thin circuit devices. There is also.

【0080】更に、本発明の回路装置の製造方法によれ
ば、導電箔上に複数の導電路を形成する工程において、
所望の導電路のパターンが凸部として形成された金型、
および前記金型に対応した所望の導電路のパターンが凹
部として形成された金型を準備し、前記1対の金型に導
電箔を設置し両面からプレスすることで、所望の導電路
を導電箔に形成する。そことにより、一度に大量のユニ
ットを形成することができ、大幅なコスト削減をするこ
とができる。
Further, according to the circuit device manufacturing method of the present invention, in the step of forming a plurality of conductive paths on the conductive foil,
A mold in which a desired conductive path pattern is formed as a convex portion,
And a mold in which a pattern of a desired conductive path corresponding to the mold is formed as a concave portion is prepared, and a conductive foil is placed on the pair of molds and pressed from both sides, so that the desired conductive path is conductive. Form on foil. Accordingly, a large number of units can be formed at one time, and the cost can be significantly reduced.

【0081】更に、本発明の回路装置の製造方法によれ
ば、回路装置に用いる回路素子のトランスファーモール
ド工程において、金属板上に複数形成された回路素子を
トランスファーモールドにより絶縁性樹脂が一体にモー
ルドするため、トランスファーモールド用の金型は、フ
レームの大きさに合わせた1組あれば、回路装置のサイ
ズに関係なく同じ金型でトランスファーモールドするこ
とができるので、大幅なコスト削減をすることができ
る。
Further, according to the method of manufacturing a circuit device of the present invention, in a transfer molding step of a circuit element used in the circuit device, an insulating resin is integrally molded by transfer molding a plurality of circuit elements formed on a metal plate. Therefore, if a single mold for transfer molding is used in accordance with the size of the frame, the same mold can be used for transfer molding regardless of the size of the circuit device. it can.

【0082】更に、本発明の回路装置の製造方法によれ
ば、本回路装置を支持基板として活用し、露出している
導電路に回路素子を実装できるため、高機能な基板モジ
ュールが実現できる。特に本回路装置を支持基板とし、
この上に素子として本回路装置91を実装すれば、基板
モジュールとして更に軽量で薄いものが実現できる。
Further, according to the method of manufacturing a circuit device of the present invention, the circuit device can be used as a support substrate and the circuit element can be mounted on the exposed conductive path, so that a high-performance board module can be realized. In particular, this circuit device is used as a support substrate,
If the circuit device 91 is mounted thereon as an element, a lighter and thinner substrate module can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路装置の製造方法の実施の形態を説
明する図である。
FIG. 1 is a diagram illustrating an embodiment of a method for manufacturing a circuit device according to the present invention.

【図2】本発明の回路装置の製造方法の実施の形態を説
明する図である。
FIG. 2 is a diagram illustrating an embodiment of a method of manufacturing a circuit device according to the present invention.

【図3】本発明の回路装置の製造方法の実施の形態を説
明する図である。
FIG. 3 is a diagram illustrating an embodiment of a method for manufacturing a circuit device according to the present invention.

【図4】本発明の回路装置の製造方法の実施の形態を説
明する図である。
FIG. 4 is a diagram illustrating an embodiment of a method of manufacturing a circuit device according to the present invention.

【図5】本発明の回路装置の製造方法の実施の形態を説
明する図である。
FIG. 5 is a diagram illustrating an embodiment of a method of manufacturing a circuit device according to the present invention.

【図6】本発明の回路装置の製造方法の実施の形態を説
明する図である。
FIG. 6 is a diagram illustrating an embodiment of a method of manufacturing a circuit device according to the present invention.

【図7】本発明の回路装置を説明する図である。FIG. 7 is a diagram illustrating a circuit device according to the present invention.

【図8】本発明の回路装置を説明する図である。FIG. 8 is a diagram illustrating a circuit device according to the present invention.

【図9】本発明の回路装置の実装構造を説明する図であ
る。
FIG. 9 is a diagram illustrating a mounting structure of the circuit device of the present invention.

【図10】従来の回路装置の実装構造を説明する図であ
る。
FIG. 10 is a diagram illustrating a mounting structure of a conventional circuit device.

【図11】従来の回路装置を説明する図である。FIG. 11 is a diagram illustrating a conventional circuit device.

【図12】従来の回路装置の製造方法を説明する図であ
る。
FIG. 12 is a diagram illustrating a method for manufacturing a conventional circuit device.

【図13】従来と本発明の回路装置の製造方法を説明す
る図である。
FIG. 13 is a diagram illustrating a method for manufacturing a circuit device according to the related art and the present invention.

【図14】従来と本発明の回路装置に適用されるIC回
路のパターン図である。
FIG. 14 is a pattern diagram of an IC circuit applied to the conventional and the circuit devices of the present invention.

【図15】半導体メーカーとセットメーカーの位置づけ
を説明する図である。
FIG. 15 is a diagram illustrating the positioning of a semiconductor maker and a set maker.

【符号の説明】[Explanation of symbols]

51 導電箔 52 金型 55A 導電路 56 回路素子 58 金属細線 61 絶縁性樹脂 REFERENCE SIGNS LIST 51 conductive foil 52 mold 55A conductive path 56 circuit element 58 fine metal wire 61 insulating resin

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 導電箔を用意する工程と、 前記導電箔の少なくとも導電路となる領域を残して前記
導電箔をプレスして、前記導電箔に複数の前記導電路を
形成する工程と、 所望の回路素子を所望の前記導電路上に電気的に接続し
て固着する工程と、 前記回路素子、前記接続手段および前記導電路を被覆
し、前記導電路間の溝に充填されるように絶縁性樹脂で
モールドし、前記導電路と前記絶縁性樹脂を一体化させ
る工程と、 前記導電箔の裏面から前記導電路を残して他を除去する
工程とを具備することを特徴とする回路装置の製造方
法。
1. A step of preparing a conductive foil, a step of pressing the conductive foil while leaving at least a region of the conductive foil to be a conductive path, and forming a plurality of the conductive paths in the conductive foil. Electrically connecting and fixing the circuit element on the desired conductive path, and covering the circuit element, the connecting means and the conductive path, and insulating to fill the groove between the conductive paths. Manufacturing a circuit device, comprising: a step of molding with a resin to integrate the conductive path with the insulating resin; and a step of removing the other from the back surface of the conductive foil while leaving the conductive path. Method.
【請求項2】 前記導電箔をプレスする工程は、複数の
前記導電路の形成部が設けられた1対の金型に前記導電
箔を設置し、前記導電箔の両面から前記導電箔をプレス
する工程であることを特徴とする請求項1記載の回路装
置の製造方法。
2. The step of pressing the conductive foil includes placing the conductive foil on a pair of molds provided with a plurality of conductive path forming portions, and pressing the conductive foil from both sides of the conductive foil. 2. The method according to claim 1, further comprising the step of:
【請求項3】 前記導電箔の裏面から前記導電路を残し
て他を除去する工程は、前記導電箔を裏面から切削する
工程であることを特徴とする請求項1記載の回路装置の
製造方法。
3. The method of manufacturing a circuit device according to claim 1, wherein the step of removing the remaining portion from the back surface of the conductive foil while leaving the conductive path is a step of cutting the conductive foil from the back surface. .
【請求項4】 前記導電箔の裏面から前記導電路を残し
て他を除去する工程は、最初に前記導電箔を裏面から切
削し、その後切削面からエッチングすることを特徴とす
る請求項1記載の回路装置の製造方法。
4. The method according to claim 1, wherein the step of removing the remaining conductive paths from the back surface of the conductive foil includes first cutting the conductive foil from the back surface and then etching the conductive foil from the cut surface. Method for manufacturing a circuit device.
【請求項5】 前記回路素子は半導体ベアチップ、フリ
ップチップ、チップ回路部品、パッケージ型半導体素
子、CSPのいずれかあるいは両方を固着させれること
を特徴とする請求項1記載の回路装置の製造方法。
5. The method for manufacturing a circuit device according to claim 1, wherein one or both of a semiconductor bare chip, a flip chip, a chip circuit component, a package type semiconductor element, and a CSP are fixed to the circuit element.
【請求項6】 前記絶縁性樹脂はトランスファーモール
ドで付着されることを特徴とする請求項1記載の回路装
置の製造方法。
6. The method according to claim 1, wherein the insulating resin is attached by transfer molding.
【請求項7】 前記導電箔は、銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項1から請求項4のいずれかに記載された回路装置の製
造方法。
7. The conductive foil may be made of copper, aluminum, iron,
5. The method according to claim 1, wherein the circuit device is made of nickel.
【請求項8】 前記導電路は少なくとも配線を構成する
ことを特徴とする請求項1から請求項3のいずれかに記
載された回路装置の製造方法。
8. The method according to claim 1, wherein the conductive path forms at least a wiring.
【請求項9】 導電箔を用意する工程と、 前記導電箔の少なくとも導電路となる領域を残して前記
導電箔をプレスして、前記導電箔に複数の前記導電路を
形成する工程と、 所望の回路素子を所望の前記導電路上に電気的に接続し
て固着する工程と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記回路素子、前記接続手段および前記導電路を被覆
し、前記導電路間の溝に充填されるように絶縁性樹脂で
モールドし、前記導電路と前記絶縁性樹脂を一体化させ
る工程と、 前記導電箔の裏面から前記導電路を残して他を除去する
工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とする回路装置の製造方法。
9. A step of preparing a conductive foil, a step of pressing the conductive foil while leaving at least a region of the conductive foil to be a conductive path, and forming a plurality of the conductive paths in the conductive foil. Electrically connecting the circuit element on the desired conductive path and fixing the circuit element; forming a connecting means for electrically connecting an electrode of the circuit element to the desired conductive path; Covering the connection means and the conductive path, molding with an insulating resin so as to fill the groove between the conductive paths, and integrating the conductive path and the insulating resin; and A method of manufacturing a circuit device, comprising: a step of removing the remaining portion while leaving the conductive path from the back surface; and a step of cutting the insulating resin to separate the insulating resin into individual circuit devices.
【請求項10】 前記導電箔をプレスする工程は、複数
の前記導電路の形成部が設けられた1対の金型に前記導
電箔を設置し、前記導電箔の両面から前記導電箔をプレ
スする工程であることを特徴とする請求項9記載の回路
装置の製造方法。
10. The step of pressing the conductive foil includes placing the conductive foil on a pair of molds provided with a plurality of conductive path forming portions, and pressing the conductive foil from both sides of the conductive foil. The method for manufacturing a circuit device according to claim 9, wherein the process is performed.
【請求項11】 前記導電箔の裏面から前記導電路を残
して他を除去する工程は、前記導電箔を裏面から切削す
る工程であることを特徴とする請求項9記載の回路装置
の製造方法。
11. The method for manufacturing a circuit device according to claim 9, wherein the step of removing the other from the back surface of the conductive foil while leaving the conductive path is a step of cutting the conductive foil from the back surface. .
【請求項12】 前記導電箔の裏面から前記導電路を残
して他を除去する工程は、最初に前記導電箔を裏面から
切削し、その後切削面からエッチングすることを特徴と
する請求項9記載の回路装置の製造方法。
12. The method according to claim 9, wherein in the step of removing the remaining conductive paths from the back surface of the conductive foil, the conductive foil is first cut from the back surface, and then etched from the cut surface. Method for manufacturing a circuit device.
【請求項13】 前記回路素子は半導体ベアチップ、フ
リップチップ、チップ回路部品、パッケージ型半導体素
子、CSPのいずれかあるいは両方を固着させれること
を特徴とする請求項9記載の回路装置の製造方法。
13. The method for manufacturing a circuit device according to claim 9, wherein the circuit element is formed by fixing one or both of a semiconductor bare chip, a flip chip, a chip circuit component, a package type semiconductor element, and a CSP.
【請求項14】 前記接続手段はワイヤーボンディング
またはロウ材で形成されることを特徴とする請求項9記
載の回路装置の製造方法。
14. The method according to claim 9, wherein said connecting means is formed by wire bonding or brazing material.
【請求項15】 前記絶縁性樹脂はトランスファーモー
ルドで付着されることを特徴とする請求項9記載の回路
装置の製造方法。
15. The method according to claim 9, wherein the insulating resin is attached by transfer molding.
【請求項16】 ダイシングにより個別の回路装置に分
離することを特徴とする請求項9記載の回路装置の製造
方法。
16. The method for manufacturing a circuit device according to claim 9, wherein the circuit device is separated into individual circuit devices by dicing.
【請求項17】 前記導電箔は、銅、アルミニウム、鉄
−ニッケルのいずれかで構成されることを特徴とする請
求項9から請求項12のいずれかに記載された回路装置
の製造方法。
17. The method according to claim 9, wherein the conductive foil is made of one of copper, aluminum, and iron-nickel.
【請求項18】 前記導電路は、少なくとも配線を構成
することを特徴とする請求項9から請求項12のいずれ
かに記載された回路装置の製造方法。
18. The method according to claim 9, wherein the conductive path forms at least a wiring.
JP2001034656A 2001-02-09 2001-02-09 Manufacturing for circuit device Pending JP2002237545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001034656A JP2002237545A (en) 2001-02-09 2001-02-09 Manufacturing for circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001034656A JP2002237545A (en) 2001-02-09 2001-02-09 Manufacturing for circuit device

Publications (1)

Publication Number Publication Date
JP2002237545A true JP2002237545A (en) 2002-08-23

Family

ID=18898215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001034656A Pending JP2002237545A (en) 2001-02-09 2001-02-09 Manufacturing for circuit device

Country Status (1)

Country Link
JP (1) JP2002237545A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706547B2 (en) * 2001-03-22 2004-03-16 Sanyo Electric Co., Ltd. Method of manufacturing a circuit device with trenches in a conductive foil
US8148810B2 (en) 2005-12-15 2012-04-03 Panasonic Corporation Semiconductor device, and inspection method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706547B2 (en) * 2001-03-22 2004-03-16 Sanyo Electric Co., Ltd. Method of manufacturing a circuit device with trenches in a conductive foil
US8148810B2 (en) 2005-12-15 2012-04-03 Panasonic Corporation Semiconductor device, and inspection method thereof
US8552549B2 (en) 2005-12-15 2013-10-08 Panasonic Corporation Semiconductor device, and inspection method thereof

Similar Documents

Publication Publication Date Title
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP2002026233A (en) Semiconductor device and manufacturing method therefor
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
JP3574026B2 (en) Circuit device and method of manufacturing the same
JP3561683B2 (en) Circuit device manufacturing method
KR20020070107A (en) Surface mountable chip type semiconductor device and manufacturing method
JP2001217372A (en) Circuit device and method of manufacturing the same
JP2001257291A (en) Circuit device
JP2001274312A (en) Semiconductor device and its manufacturing method
JP3574025B2 (en) Circuit device and method of manufacturing the same
JP3691335B2 (en) Circuit device manufacturing method
JP2001274282A (en) Semiconductor device
JP3634709B2 (en) Semiconductor module
JP3668090B2 (en) Mounting board and circuit module using the same
JP2002237545A (en) Manufacturing for circuit device
JP2001250884A (en) Manufacturing method of circuit device
JP2001250887A (en) Manufacturing method of circuit device
JP2001274313A (en) Semiconductor device and its manufacturing method
JP4803931B2 (en) Circuit module
JP3600137B2 (en) Circuit device manufacturing method
JP3869633B2 (en) Manufacturing method of semiconductor device
JP3691328B2 (en) Circuit device and circuit module
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP4443190B2 (en) Manufacturing method of semiconductor device