JP3555138B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はＤＣ−ＤＣコンバータに関し、詳しくは、直流電源回路に使用され、直流電源の電源電圧を、異なった直流電圧に変換するＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
例えば、直流電源回路に使用されるＤＣ−ＤＣコンバータの一例を図１１に示し、そのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ_１〜Ｑ_４をオンオフさせるゲートパルスＰｇ_１〜Ｐｇ_４のタイミングチャートを図１２に示す。
【０００３】
図１１に示すＤＣ−ＤＣコンバータは、二対のスイッチング素子Ｑ_１，Ｑ_４とＱ_２，Ｑ_３（例えばＭＯＳ−ＦＥＴ）をフルブリッジ構成で直流電源Ｅｄに接続した変換回路部１と、その変換回路部１の出力側に接続されたトランスＴｒと、そのトランスＴｒの二次側に接続され、二対のダイオードＤ_１，Ｄ_４とＤ_２，Ｄ_３からなる整流回路部２と、その整流回路部２の出力側に接続された平滑回路部ＬｏＣｏとで構成されている。
【０００４】
このＤＣ−ＤＣコンバータでは、図１２のタイミングチャートで示すように変換回路部１のスイッチング素子Ｑ_１，Ｑ_４とＱ_２，Ｑ_３を交互にオンオフさせて交流波形出力を得る。この変換回路部１の交流波形出力をトランスＴｒにより変成し、そのトランスＴｒの二次側出力を整流回路部２により整流すると共に平滑回路部ＬｏＣｏにより平滑することにより、所望の直流出力電圧Ｖｏを生成する。
【０００５】
【発明が解決しようとする課題】
ところで、前述したＤＣ−ＤＣコンバータのトランス入力側から負荷側を見ると、一般的に誘導性負荷（遅れ負荷）に見え、その場合、スイッチング素子Ｑ_１〜Ｑ_４の電圧、つまり、ドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄは図１３に示すような波形となる。図１４（ａ）は図１３に示すスイッチング素子Ｑ_１〜Ｑ_４のドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの各波形を模式的に表したものであり、同図（ｂ）はターンオン時のスイッチング損失Ｐ_１とターンオフ時のスイッチング損失Ｐ_２を示す。
【０００６】
スイッチング素子Ｑ_１〜Ｑ_４における損失には、図１４（ｂ）に示すようにスイッチング素子Ｑ_１〜Ｑ_４のターンオン時に生じるターンオンスイッチング損失Ｐ_１と、スイッチング素子Ｑ_１〜Ｑ_４のターンオフ時に生じるターンオフスイッチング損失Ｐ_２とがある。スイッチング損失は、スイッチング素子Ｑ_１〜Ｑ_４がオンからオフ及びオフからオンに変化する短時間の過渡状態において、ドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加されることで発生する。
【０００７】
なお、スイッチング損失については、誘導性負荷（遅れ負荷）の場合、ターンオフスイッチング損失Ｐ_２の方がターンオンスイッチング損失Ｐ_１よりも大きいのが一般的であり、ターンオンスイッチング損失Ｐ_１は、回路定数の設定によっては発生しない場合もある。
【０００８】
このＤＣ−ＤＣコンバータを小型化しようとする場合、スイッチング周波数を高周波化すれば、トランスＴｒの小型化が図れることから、スイッチング周波数の高周波化は有効な手段である。しかしながら、スイッチング周波数が高くなると、そのスイッチング周波数に比例するスイッチング損失も増加することになり、スイッチング損失を低減するためには、スイッチング周波数の高周波化は好適な手段とはならない。
【０００９】
また、変換回路部１１，１２では、直流電源Ｅｄによる入力電圧に対して所定の出力電圧Ｖｏを現出させるようにスイッチング素子Ｑ_１〜Ｑ_４をオンオフさせている。つまり、スイッチング素子Ｑ_１〜Ｑ_４をオンオフさせるゲートパルス幅が固定であるため、入力電圧に対する出力電圧の比が一定となっている。その結果、直流電源Ｅｄの入力電圧が何らかの原因により変動すると、出力電圧Ｖｏも変動することになる。このような出力電圧Ｖｏの変動が現出すると、負荷に対して安定した電力供給が困難となる。
【００１０】
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、スイッチング損失の低減化を図り、かつ、安定した出力電圧が得られるＤＣ−ＤＣコンバータを提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための技術的手段として、本発明は、直流電源の電源電圧を交流に変換する変換回路部の出力側にトランスを介して整流回路部を設けたＤＣ−ＤＣコンバータにおいて、二対のスイッチング素子がフルブリッジ接続された変換回路部を前記直流電源に対してｎ群設け、前記変換回路部とトランスとの間に直列コンデンサを介挿させ、それら各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすように前記スイッチング素子をオンオフさせる制御部を具備し、前記整流回路部の出力側に電圧検出手段を設け、その検出信号に基づいて制御部から出力される補正指令により出力電圧を調整する電圧補償部を付設したことを特徴とする。
【００１２】
ｎ群の変換回路部は、直流電源に対して並列または直列に接続された構成とする。また、電圧補償部は、変換回路部に並列接続され、二対のスイッチング素子がフルブリッジ接続された電圧補償用変換回路部と、整流回路に直列接続され、電圧調整用変換回路部の出力側にトランスを介して設けられた電圧補償用整流回路部とで構成するか、あるいはトランスと整流回路部間に設けられ、トランスの二次側巻線をタップ切り換えするタップ切り換え回路で構成する。なお、スイッチング素子としては、ＭＯＳ−ＦＥＴ以外に、バイポーラトランジスタやＩＧＢＴにも適用可能である。
【００１３】
本発明では、まず第一に、ｎ群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。
【００１４】
第二に、整流回路部の出力側に電圧検出手段を設け、その検出信号に基づいて制御部から出力される補正指令により出力電圧を調整する電圧補償部を付設したことにより、直流電源による入力電圧の変動に伴って整流回路部の出力電圧が変動しても、その電圧変動分を電圧補償部で補償することができるので、所望の出力電圧に調整できて出力電圧の安定化が図れる。
【００１５】
また、前記変換回路部とトランスとの間に直列コンデンサを挿入接続したことにより、変換回路部の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行うことができる。
【００１６】
本発明では、前記変換回路部と整流回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を変換回路部に出力する異常判定回路を付設した構成とすることが望ましい。
【００１７】
このようにすれば、変換回路部または整流回路部に、過電圧や過電流、過剰温度などの異常が発生した場合でも、その異常事態を異常検出手段により検出して異常判定回路から出力されるゲートブロック信号により変換回路部を停止させることができ、装置の自己保護機能を発揮させることができる。
【００１８】
【発明の実施の形態】
本発明に係るＤＣ−ＤＣコンバータの実施形態を以下に詳述する。図１は本発明の実施形態におけるＤＣ−ＤＣコンバータの回路図、図２はそのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８をオンオフさせるゲートパルスＰｇ_１〜Ｐｇ_４，Ｐｇ_５〜Ｐｇ_８のタイミングチャート、図３は整流回路部２１，２２の出力電圧Ｖ_１，Ｖ_２、トランスＴｒ_１，Ｔｒ_２の一次側電圧、各スイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８のドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄの波形図である。
【００１９】
この実施形態のＤＣ−ＤＣコンバータは、二対のスイッチング素子Ｑ_１，Ｑ_４とＱ_２，Ｑ_３およびＱ_５，Ｑ_８とＱ_６，Ｑ_７（例えば、ＭＯＳ−ＦＥＴ、バイポーラトランジスタやＩＧＢＴ）をフルブリッジ構成で接続したｎ群、例えば二群の変換回路部１１，１２と、その変換回路部１１，１２の出力側に接続された二つのトランスＴｒ_１，Ｔｒ_２と、そのトランスＴｒ_１，Ｔｒ_２の二次側に接続され、二対のダイオードＤ_１，Ｄ_４とＤ_２，Ｄ_３およびＤ_５，Ｄ_８とＤ_６，Ｄ_７からなる二群の整流回路部２１，２２と、その整流回路部２１，２２の出力側に共通して接続された平滑回路部ＬｏＣｏとで主回路１０が構成されている。
【００２０】
この主回路１０において、二群の変換回路部１１，１２は、例えば鉛電池などの二次電池や燃料電池である直流電源Ｅｄに対して並列に接続され、かつ、二群の整流回路部２１，２２も並列に接続されている。また、各変換回路部１１，１２の出力側とトランスＴｒ_１，Ｔｒ_２の一次側との間には直列コンデンサＣ_１，Ｃ_２が挿入接続されている。なお、変換回路部１１，１２のスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８は、逆並列ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：以下、還流ダイオードと称す）を具備する。この還流ダイオードは、例えばＭＯＳ−ＦＥＴに逆並列で構造上等価的に存在する素子である。
【００２１】
このＤＣ−ＤＣコンバータの制御部５１は、ゲートパルスＰｇ_１〜Ｐｇ_４，Ｐｇ_５〜Ｐｇ_８により、図２のタイミングチャートで示すように変換回路部１１，１２のスイッチング素子Ｑ_１，Ｑ_４とＱ_２，Ｑ_３およびＱ_５，Ｑ_８とＱ_６，Ｑ_７を交互にオンオフさせる。このスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８のオンオフにより得られた変換回路部１１，１２の交流波形出力をトランスＴｒ_１，Ｔｒ_２により変成し、そのトランスＴｒ_１，Ｔｒ_２の二次側出力を整流回路部２１，２２により整流すると共に平滑回路部ＬｏＣｏで平滑することにより、所望の直流出力電圧Ｖｏを生成する。
【００２２】
二群の変換回路部１１，１２では、図２のタイミングチャートで示すように一方の変換回路部１１で対をなすスイッチング素子Ｑ_１，Ｑ_４のうち、一方のスイッチング素子Ｑ_１（スイッチング素子Ｑ_２はスイッチング素子Ｑ_１の反転）に対して他方のスイッチング素子Ｑ_４（スイッチング素子Ｑ_３はスイッチング素子Ｑ_４の反転）のスイッチング位相を１／３ｎ周期、例えば１／６周期遅らせる。また、変換回路部１１と１２間で対応するスイッチング素子Ｑ_１，Ｑ_５について、他方の変換回路部１２のスイッチング素子Ｑ_５（スイッチング素子Ｑ_６はスイッチング素子Ｑ_５の反転）のスイッチング位相をスイッチング素子Ｑ_１に対して１／２ｎ周期、例えば１／４周期遅らせる。さらに、他方の変換回路部１２で対をなすスイッチング素子Ｑ_５，Ｑ_８のうち、一方のスイッチング素子Ｑ_５に対して他方のスイッチング素子Ｑ_８（スイッチング素子Ｑ_７はスイッチング素子Ｑ_８の反転）のスイッチング位相を１／６周期遅らせる。
【００２３】
変換回路部１１，１２のスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８は、図３に示すようなドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄでもってスイッチング動作する（図４の表参照）。ここで、図４の表は、各スイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８の電流値の変化・推移を示す。負荷に一定電力を供給、つまり定電圧出力のもとで一定電流を供給するため、スイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８からの出力電流の合計は、いずれのタイミングにおいても電流値１ｐｕとなる。すなわち、いずれかのタイミングで一方の変換回路部１１のスイッチング素子Ｑ_１〜Ｑ_４からの出力電流が０→１ｐｕに変化していれば、他方の変換回路部１２のスイッチング素子Ｑ_５〜Ｑ_８からの出力電流は１→０ｐｕに変化している。また、別のタイミングで一方の変換回路部１１のスイッチング素子Ｑ_１〜Ｑ_４からの出力電流が１ｐｕであれば、他方の変換回路部１２のスイッチング素子Ｑ_５〜Ｑ_８からの出力電流は０ｐｕである。
【００２４】
なお、区間ｔ_１〜ｔ_８は、０＜ｔ_１≦１／４・Ｔ、０≦ｔ_２＜１／４・Ｔ、０＜ｔ_３≦１／４・Ｔ、０≦ｔ_４＜１／４・Ｔ、０＜ｔ_５≦１／４・Ｔ、０≦ｔ_６＜１／４・Ｔ、０＜ｔ_７≦１／４・Ｔ、０≦ｔ_８＜１／４・Ｔの条件の範囲内で自由に変更可能である。この８つの条件はｏｒ条件であるが、ｔ_１＋ｔ_２＋ｔ_３＋ｔ_４＋ｔ_５＋ｔ_６＋ｔ_７＋ｔ_８＝Ｔを満たすことが必要である。電流が増減する区間ｔ_１，ｔ_３，ｔ_５，ｔ_７は回路定数により波形が異なるので、実際上、スイッチング損失が発生しない範囲に限られる。
【００２５】
各スイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８のスイッチング動作により、トランスＴｒ_１，Ｔｒ_２の一次側電圧（図３の最上段から二番目）にトランスＴｒ_１，Ｔｒ_２の変成比をかけてその絶対値をとったもの、つまり、一次側電圧の波形を零点で折り返したもの（図３の最上段）が、トランスＴｒ_１，Ｔｒ_２の二次側電圧を整流回路部２１，２２により整流した出力電圧Ｖ_１，Ｖ_２として得られる。この整流回路部２１，２２の出力電圧Ｖ_１，Ｖ_２を転流により最も電圧値の高いところでトレースすることにより出力電圧Ｖｏが生成される。この転流は、図３の矢印で示すタイミングでもって、スイッチング素子Ｑ_１，Ｑ_４→スイッチング素子Ｑ_５，Ｑ_８→スイッチング素子Ｑ_２，Ｑ_３→スイッチング素子Ｑ_６，Ｑ_７→スイッチング素子Ｑ_１，Ｑ_４の順で繰り返し行われる。
【００２６】
これらスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８を前述したスイッチング位相をずらしたタイミングでオンオフさせることにより、整流回路部２１，２２の出力電圧Ｖ_１，Ｖ_２は、転流によりスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８にドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加される状態がなくなるのでスイッチング損失が発生することはない。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Ｑ_３，Ｑ_４，Ｑ_７，Ｑ_８であるが、これらのスイッチング素子Ｑ_３，Ｑ_４，Ｑ_７，Ｑ_８は、ゲートパルスが付与されてターンオンしてもドレイン電流ＩｄがトランスＴｒ_１，Ｔｒ_２の漏れリアクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。
【００２７】
また、変換回路部１１，１２とトランスＴｒ_１，Ｔｒ_２との間に直列コンデンサＣ_１，Ｃ_２を挿入接続したことにより、変換回路部１１，１２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行うことができる。さらに、スイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランスＴｒ_１，Ｔｒ_２の直流偏励磁を防止することも可能である。
【００２８】
図１の実施形態では、整流回路部２１，２２の出力側に電圧検出手段である直流電圧検出器５０を設け、その検出信号に基づいて制御部５１から出力される補正指令により出力電圧Ｖｏを調整する電圧補償部を付設する。この電圧補償部は、主回路１０の変換回路部１１，１２に並列接続され、二対のスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８がフルブリッジ接続された電圧補償用変換回路部３０と、主回路１０の整流回路部１１，１２に直列接続され、電圧調整用変換回路部３０の出力側にトランスＴｒ_３を介して設けられた電圧補償用整流回路部４０とで構成する。
【００２９】
ところで、直流電源Ｅｄとして二次電池や燃料電池などを使用した場合、その直流電源Ｅｄによる入力電圧として、直流電源Ｅｄの定格電圧に対して７０％以上の範囲で電圧変動が発生する。なお、入力電圧が定格電圧に対して７０％よりも低下する状態では、直流電源Ｅｄが使用不可能な状態を意味するため、電圧調整の必要性はない。従って、直流電源Ｅｄの電圧が最大で、かつ、出力負荷容量が０の時（無負荷時）、出力電圧Ｖｏが出力電圧指令値に相当する電圧値となるようにトランスＴｒ_１，Ｔｒ_２の巻数比を決定し、負荷消費電力の増加による入力電圧の変動に伴う出力電圧Ｖｏの変動（低下）分を電圧補償用変換回路部３０と電圧補償用整流回路部４０とで補償する。
【００３０】
制御部５１では、主回路１０の整流回路部２１，２２の出力電圧Ｖｏを電圧検出手段５０により検出し、図５に示すようにその検出された出力電圧Ｖｏと予め設定された出力電圧指令値Ｖｏ^ｒｅｆとを比較し、その比較結果である出力電圧Ｖｏと出力電圧指令値Ｖｏ^ｒｅｆとの誤差を誤差増幅回路５２により増幅する。この出力電圧Ｖｏと出力電圧指令値Ｖｏ^ｒｅｆとの誤差に応じた補償電圧Ｖ_３が発生するように、電圧補償用変換回路部３０でスイッチング素子Ｑ_９〜Ｑ_１２をオンオフさせる電圧補償用ゲートパルスＰｇ_９〜Ｐｇ_１２をパルス発生回路５３で生成する。
【００３１】
このゲートパルスＰｇ_９〜Ｐｇ_１２により、電圧補償用変換回路部３０のスイッチング素子Ｑ_９，Ｑ_１２とＱ_１０，Ｑ_１１を交互にオンオフさせる。このスイッチング素子Ｑ_９〜Ｑ_１２のオンオフにより得られた電圧補償用変換回路部３０の交流波形出力をトランスＴｒ_３により変成し、そのトランスＴｒ_３の二次側出力を電圧補償用整流回路部４０により整流すると共に平滑回路部ＬＣで平滑することにより、補償電圧Ｖ_３を生成する。その結果、図６に示すように電圧補償用整流回路部４０から出力される補償電圧Ｖ_３が主回路１０の整流回路部２１，２２の出力電圧Ｖｏに加えられることになり、出力電圧指令値Ｖｏ^ｒｅｆに相当する電圧を出力することができ、直流電源Ｅｄによる入力電圧の変動に伴う出力電圧の変動（低下）分を補償することができる。
【００３２】
図７は直流電源Ｅｄによる入力電圧の変動に伴う出力電圧Ｖｏの変動（低下）分を補償する他の実施形態における電圧補償部を示す。この電圧補償部は、主回路１０のトランスＴｒ_１，Ｔｒ_２と整流回路部２１，２２間に設けられ、トランスＴｒ_１，Ｔｒ_２の二次側巻線をタップ切り換えするタップ切り換え回路６１，６２で構成する。
【００３３】
制御部５１では、主回路１０の整流回路部２１，２２の出力電圧Ｖｏを電圧検出手段５０により検出し、図８に示すようにその検出された出力電圧Ｖｏと予め設定された出力電圧指令値Ｖｏ^ｒｅｆとを比較し、その比較結果である出力電圧Ｖｏと出力電圧指令値Ｖｏ^ｒｅｆとの誤差を誤差増幅回路５２により増幅する。この出力電圧Ｖｏと出力電圧指令値Ｖｏ^ｒｅｆとの誤差に応じてトランスＴｒ_１，Ｔｒ_２の二次側巻線のタップを選択する信号Ｓを選択信号作成回路５４で生成する。このタップ選択信号Ｓを制御部５１からタップ切り換え回路６１，６２へ送出し、そのタップ切り換え回路６１，６２によりトランスＴｒ_１，Ｔｒ_２の二次側巻線のタップを切り換える。
【００３４】
このタップ切り換えにより、図９に示すようにトランスＴｒ_１，Ｔｒ_２の二次側に発生した電圧を、出力電圧Ｖｏと出力電圧指令値Ｖｏ^ｒｅｆとの誤差に相当する補償電圧分Ｖ_３だけ昇圧することにより、出力電圧指令値Ｖｏ^ｒｅｆに相当する電圧を出力することができ、これにより直流電源Ｅｄによる入力電圧の変動に伴う出力電圧Ｖｏの変動（低下）分を補償することができる。なお、トランスＴｒ_１，Ｔｒ_２の二次側巻線に設けられたタップ数を増やすことにより、より安定した出力電圧Ｖｏを生成することができる。図９では（ａ）（ｂ）（ｃ）の順でタップ数を増やした場合を示し、同図（ａ）ではタップの切り換えにより出力電圧が鋸歯状となっているが、タップ数を増加させれば、同図（ｃ）のようにタップの切り換えがあってもほぼ直線状の出力電圧を得ることができる。
【００３５】
図１０は図１の実施形態に保護機能を付加した応用例を示す。なお、この応用例は図７に示す他の実施形態にも適用可能であるのは勿論である。図１０に示すＤＣ−ＤＣコンバータは、主回路１０の変換回路部１１，１２の直流電源Ｅｄ側に異常検出手段である電圧検出手段７１と電流検出手段７２を設けると共に、整流回路部２１，２２の出力側に電流検出手段８２を電圧検出手段５０に加えて設ける。また、主回路１０の変換回路部１１，１２と整流回路部２１，２２の過熱を検出するための異常検出手段である温度センサ９０を配設する。
【００３６】
これら電圧検出手段７１，５０、電流検出手段７２，８２および温度センサ９０による検出信号に基づいてスイッチング素子Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８を駆動するためのゲートパルスＶｇ_１〜Ｖｇ_４，Ｖｇ_５〜Ｖｇ_８をブロックするゲートブロック信号を出力する異常判定回路９１を具備する。この異常判定回路９１は、前述した制御部５１に付設したり、あるいは内蔵させることが可能である。
【００３７】
このＤＣ−ＤＣコンバータでは、電力変換時、主回路１０における変換回路部１１，１２および整流回路部２１，２２の入出力電圧（入出力電流）を電圧検出手段７１，５０（電流検出手段７２，８２）により検出すると共にその動作温度を温度センサ９０により検出する。その検出信号に基づいて異常判定回路９１では、入出力電圧（入出力電流）または動作温度が予め設定された所定の許容値を超えた場合、インバータ動作中における過電圧（過電流）などの異常電圧（異常電流）または異常温度の発生として、ゲートブロック信号を変換回路部１１，１２へ出力し、そのスイッチング素子をオフすることにより変換回路部１１，１２のインバータ動作を停止させる。なお、ゲートブロック信号により変換回路部１１，１２を停止させると共に、必要であれば、入力側の遮断器ＣＢを開放すればよい。
【００３８】
なお、前記実施形態では、二群の変換回路部１１，１２を並列接続した場合について説明したが、本発明はこれに限定されることなく、二群の変換回路部１１，１２を直流電源Ｅｄに対して直列に接続した構成についても適用可能である。また、二群の変換回路部１１，１２において、転流のタイミングを決定するために転流のトリガとなっているのはスイッチング素子Ｑ_３，Ｑ_４，Ｑ_７，Ｑ_８であることから、それら以外のスイッチング素子Ｑ_１，Ｑ_２，Ｑ_５，Ｑ_６をコンデンサに置き換えてハーフブリッジ構成とすることが可能である。
【００３９】
【発明の効果】
本発明によれば、ｎ群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。
【００４０】
また、整流回路部の出力側に電圧検出手段を設け、その検出信号に基づいて制御部から出力される補正指令により出力電圧を調整する電圧補償部を付設したことにより、前記整流回路部の出力電圧が変動しても、その電圧変動分を電圧補償部で補償することができるので、所望の出力電圧に調整できて出力電圧の安定化が図れる。
【００４１】
従って、スイッチング損失の低減化が図れ、かつ、安定した出力電圧が得られる高効率のＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態におけるＤＣ−ＤＣコンバータの回路図である。
【図２】図１のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲートパルスのタイミングチャートである。
【図３】図１の整流回路部の出力電圧、トランスの一次側電圧、各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図４】図３のトランスの一次側電圧波形の１周期における各スイッチング素子のオンオフ状態を示す表である。
【図５】図１の実施形態における電圧補償部の制御例を示すブロック図である。
【図６】図１の実施形態における電圧補償の要領を説明するための波形図である。
【図７】本発明の他の実施形態におけるＤＣ−ＤＣコンバータの回路図である。
【図８】図７の実施形態における電圧補償部の制御例を示すブロック図である。
【図９】図７の実施形態における電圧補償の要領を説明するための波形図である。
【図１０】本発明の実施形態の応用例におけるＤＣ−ＤＣコンバータの回路図である。
【図１１】ＤＣ−ＤＣコンバータの従来例を示す回路図である。
【図１２】図１１のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲートパルスのタイミングチャートである。
【図１３】図１１の各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図１４】（ａ）は図１３に示すスイッチング素子のドレイン−ソース間電圧及びドレイン電流の各波形を示す模式図、（ｂ）はターンオン時とターンオフ時のスイッチング損失を示す模式図である。
【符号の説明】
１１，１２ 変換回路部
２１，２２ 整流回路部
３０ 電圧補償用変換回路部
４０ 電圧補償用整流回路部
５０ 電圧検出手段
５１ 制御部
６１，６２ タップ切り換え回路
７１ 異常検出手段（電圧検出手段）
７２，８２ 異常検出手段（電流検出手段）
９１ 異常判定回路
Ｃ_１，Ｃ_２ 直列コンデンサ
Ｅｄ 直流電源
Ｔｒ_１，Ｔｒ_２ トランス
Ｑ_１〜Ｑ_４，Ｑ_５〜Ｑ_８ スイッチング素子

Claims (6)

1. 直流電源の電源電圧を交流に変換する変換回路部の出力側にトランスを介して整流回路部を設けたＤＣ−ＤＣコンバータにおいて、
   二対のスイッチング素子がフルブリッジ接続された変換回路部を前記直流電源に対してｎ群設け、前記変換回路部とトランスとの間に直列コンデンサを介挿させ、それら各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすように前記スイッチング素子をオンオフさせる制御部を具備し、前記整流回路部の出力側に電圧検出手段を設け、その検出信号に基づいて制御部から出力される補正指令により出力電圧を調整する電圧補償部を付設したことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記電圧補償部は、前記変換回路部に並列接続され、二対のスイッチング素子がフルブリッジ接続された電圧補償用変換回路部と、前記整流回路に直列接続され、電圧調整用変換回路部の出力側にトランスを介して設けられた電圧補償用整流回路部とで構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記電圧補償部は、前記トランスと整流回路部間に設けられ、前記トランスの二次側巻線をタップ切り換えするタップ切り換え回路で構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
4. 前記変換回路部と整流回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を変換回路部に出力する異常判定回路を付設したことを特徴とする請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータ。
5. 前記ｎ群の変換回路部は、直流電源に対して並列に接続されていることを特徴とする請求項１乃至４のいずれかに記載のＤＣ−ＤＣコンバータ。
6. 前記ｎ群の変換回路部は、直流電源に対して直列に接続されていることを特徴とする請求項１乃至４のいずれかに記載のＤＣ−ＤＣコンバータ。

Images