JP3531520B2 - 絶縁膜およびその製造方法、並びに電子装置 - Google Patents
絶縁膜およびその製造方法、並びに電子装置Info
- Publication number
- JP3531520B2 JP3531520B2 JP07594899A JP7594899A JP3531520B2 JP 3531520 B2 JP3531520 B2 JP 3531520B2 JP 07594899 A JP07594899 A JP 07594899A JP 7594899 A JP7594899 A JP 7594899A JP 3531520 B2 JP3531520 B2 JP 3531520B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- fullerene
- insulating film
- wiring
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Carbon And Carbon Compounds (AREA)
- Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
- Manufacture Of Macromolecular Shaped Articles (AREA)
- Inorganic Insulating Materials (AREA)
- Insulating Bodies (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜の形成技
術、およびこの絶縁膜を用いて半導体デバイス，表示デ
バイス、ＭＣＭ（マルチチップモジュール）などの多層
回路基板等の電子装置を製造する技術に関する。
術、およびこの絶縁膜を用いて半導体デバイス，表示デ
バイス、ＭＣＭ（マルチチップモジュール）などの多層
回路基板等の電子装置を製造する技術に関する。
【０００２】
【０００３】
【従来の技術】周知のように、半導体デバイスや表示デ
バイスは、それらを用いる電子機器のいっそうの小型
化、高機能化の要求を背景に、いっそうの高集積化とい
っそうの微細化が今後も必要になっている。しかしなが
ら、例えばこれらのデバイスの高速度化についてみれ
ば、大別して二つの遅延要因を解決してゆくことが必要
である。 その１）デバイス能動領域そのものを高速動作化に相応
しく設計変更するなどのトランジスタ遅延問題の解決。 その２）配線層自体をより低抵抗化することや、配線層
相互間の所謂層間絶縁膜の誘電率を下げることで、配線
層相互間の容量を低減するなどの、配線遅延問題の解
決。
バイスは、それらを用いる電子機器のいっそうの小型
化、高機能化の要求を背景に、いっそうの高集積化とい
っそうの微細化が今後も必要になっている。しかしなが
ら、例えばこれらのデバイスの高速度化についてみれ
ば、大別して二つの遅延要因を解決してゆくことが必要
である。 その１）デバイス能動領域そのものを高速動作化に相応
しく設計変更するなどのトランジスタ遅延問題の解決。 その２）配線層自体をより低抵抗化することや、配線層
相互間の所謂層間絶縁膜の誘電率を下げることで、配線
層相互間の容量を低減するなどの、配線遅延問題の解
決。
【０００４】近年のデバイスの微細化の結果、トランジ
スタ遅延の問題はそれほど変化がない一方で、配線遅延
の問題は非常に深刻になってきている。その理由は、デ
バイスの微細化が配線層そのものの微細化をもたらし、
配線断面積が小さくなったことによる配線層自体の高抵
抗化、および配線層相互の距離が短くなったことに伴う
配線容量の増加が進んだからである。したがって、配線
遅延の問題を解決することが、今以上の微細化へのブレ
ークスルーとしては、極めて重要な課題となって浮上し
てきている。
スタ遅延の問題はそれほど変化がない一方で、配線遅延
の問題は非常に深刻になってきている。その理由は、デ
バイスの微細化が配線層そのものの微細化をもたらし、
配線断面積が小さくなったことによる配線層自体の高抵
抗化、および配線層相互の距離が短くなったことに伴う
配線容量の増加が進んだからである。したがって、配線
遅延の問題を解決することが、今以上の微細化へのブレ
ークスルーとしては、極めて重要な課題となって浮上し
てきている。
【０００５】
【発明が解決しようとする課題】配線遅延の問題への対
処法として、配線層そのものの材料をもはやアルミニウ
ム系の材料ではなく、より低抵抗な銅や銀，金を模索す
る動きもあり、銅配線は既に実現化され、実地にデバイ
ス製品に適用されるに至った。
処法として、配線層そのものの材料をもはやアルミニウ
ム系の材料ではなく、より低抵抗な銅や銀，金を模索す
る動きもあり、銅配線は既に実現化され、実地にデバイ
ス製品に適用されるに至った。
【０００６】ところが、配線材料を銅に切り換えたとし
ても、配線間距離は依然として短いわけで、つまり容量
の問題は解決されないままであり、配線遅延の根本的解
決としてはなお改善の余地が残されたままである。特
に、配線層の周囲にはシリコン酸化膜を用いて層間絶縁
膜とするのがアルミニウム配線層世代の旧来のデバイス
では常套的であったが、銅配線を用いた場合には、銅配
線層とシリコン酸化膜を直に接するような設計にできな
い。銅配線層とシリコン酸化膜との間にはシリコン窒化
膜を介在させて、両者の直の接触を避けているが、シリ
コン窒化膜は著しく誘電率の高い絶縁材料であり、銅配
線層を用いて配線素材そのものを低抵抗化したのに、配
線間容量を増大させて、配線遅延の問題を解消するうえ
での足かせになっている。今後電子デバイスの微細化が
いっそう進んだ世代では、シリコン窒化膜による配線間
容量増大の問題は、デバイス速度全体を律則する要因と
して大きくクローズアップされること必至である。
ても、配線間距離は依然として短いわけで、つまり容量
の問題は解決されないままであり、配線遅延の根本的解
決としてはなお改善の余地が残されたままである。特
に、配線層の周囲にはシリコン酸化膜を用いて層間絶縁
膜とするのがアルミニウム配線層世代の旧来のデバイス
では常套的であったが、銅配線を用いた場合には、銅配
線層とシリコン酸化膜を直に接するような設計にできな
い。銅配線層とシリコン酸化膜との間にはシリコン窒化
膜を介在させて、両者の直の接触を避けているが、シリ
コン窒化膜は著しく誘電率の高い絶縁材料であり、銅配
線層を用いて配線素材そのものを低抵抗化したのに、配
線間容量を増大させて、配線遅延の問題を解消するうえ
での足かせになっている。今後電子デバイスの微細化が
いっそう進んだ世代では、シリコン窒化膜による配線間
容量増大の問題は、デバイス速度全体を律則する要因と
して大きくクローズアップされること必至である。
【０００７】本発明が解決しようとする課題は、このよ
うな配線間の容量の低減である。特に、銅配線層を用い
た電子デバイスにおいては、デバイスの高速性能を阻害
する要因を解消し、銅配線による低抵抗化の利益を最大
限享受できることを目的とする。
うな配線間の容量の低減である。特に、銅配線層を用い
た電子デバイスにおいては、デバイスの高速性能を阻害
する要因を解消し、銅配線による低抵抗化の利益を最大
限享受できることを目的とする。
【０００８】
【課題を解決するための手段】上記の課題の解決のた
め、本発明では、以下を手段とする。
め、本発明では、以下を手段とする。
【０００９】第一には、フラーレン分子相互を結合させ
た高分子からなる絶縁膜。およびそれを絶縁膜として用
いた電子デバイス。より具体的には、例えば、フラーレ
ンを真空蒸着し、次いで該フラーレン分子相互間に光架
橋反応を生じさせ、高分子化した絶縁膜。およびそれを
絶縁膜として用いた電子デバイス。
た高分子からなる絶縁膜。およびそれを絶縁膜として用
いた電子デバイス。より具体的には、例えば、フラーレ
ンを真空蒸着し、次いで該フラーレン分子相互間に光架
橋反応を生じさせ、高分子化した絶縁膜。およびそれを
絶縁膜として用いた電子デバイス。
【００１０】第二には、フラーレンを真空蒸着し、次い
で該フラーレン分子相互間に光架橋反応を生じさせ、高
分子化した絶縁膜の製造方法。
で該フラーレン分子相互間に光架橋反応を生じさせ、高
分子化した絶縁膜の製造方法。
【００１１】上記二つの手段において、当該電子デバイ
スが銅配線を有するものの場合に、配線層間の絶縁膜と
して上記の手段を用いると、銅配線本来の高速性能を活
かすことができ、好適である。なお、上記の手段におい
て、光架橋反応としては、例えば紫外線を用いれば良
い。
スが銅配線を有するものの場合に、配線層間の絶縁膜と
して上記の手段を用いると、銅配線本来の高速性能を活
かすことができ、好適である。なお、上記の手段におい
て、光架橋反応としては、例えば紫外線を用いれば良
い。
【００１２】次に、上記手段の作用について述べる。図
１参照。
１参照。
【００１３】本発明では、フラーレンを高分子化して膜
材料としている。フラーレン分子は、例えば炭素が６０
個、あるいは７０個、８４個等が互いに共有結合し、サ
ッカーボールのように六員環と五員環とが連接した構造
をなして、全体として球形をして、非常に安定的に存在
できる分子として、近年注目されている。図１は、Ｃ６
０フラーレン分子の構造図（模式斜視図）である。図
中、小さな丸い粒が炭素原子を示し、棒状に炭素原子同
士をつなげているものが炭素〜炭素間の結合である。こ
のように、フラーレンを構成する各炭素原子は、図示さ
れる他の３つの炭素原子と各々結合しており、全体とし
て球形をなしている。フラーレン分子は、その球体の中
央に実質的に電子雲が殆ど存在しない空隙ができるた
め、空隙の中に別の原子を封じ込めて、導電体や半導体
としての利用がさかんに研究されてきたが、本発明で
は、むしろこの空隙に何も封じ込めないことでフラーレ
ン分子の誘電率を下げることが可能である点、およびフ
ラーレンは非常に安定に存在できる分子ではあるが、エ
ネルギー線を照射することで、互いに共有結合して高分
子を構成することから製膜が容易に行える点に着目し
た。フラーレン全体で膜を形成した場合には、安定な膜
であるにもかかわらず、分子レベルで空隙の存在率が高
まり、したがって誘電率を低くできる。さらには、銅配
線に直に接するように被膜したとしても、熱履歴が長く
ても銅が絶縁膜に向けて拡散することがない。フラーレ
ン分子自体は共有結合性が著しいため、イオンとして拡
散してくる銅を妨げる強い障壁になり得るのである。
材料としている。フラーレン分子は、例えば炭素が６０
個、あるいは７０個、８４個等が互いに共有結合し、サ
ッカーボールのように六員環と五員環とが連接した構造
をなして、全体として球形をして、非常に安定的に存在
できる分子として、近年注目されている。図１は、Ｃ６
０フラーレン分子の構造図（模式斜視図）である。図
中、小さな丸い粒が炭素原子を示し、棒状に炭素原子同
士をつなげているものが炭素〜炭素間の結合である。こ
のように、フラーレンを構成する各炭素原子は、図示さ
れる他の３つの炭素原子と各々結合しており、全体とし
て球形をなしている。フラーレン分子は、その球体の中
央に実質的に電子雲が殆ど存在しない空隙ができるた
め、空隙の中に別の原子を封じ込めて、導電体や半導体
としての利用がさかんに研究されてきたが、本発明で
は、むしろこの空隙に何も封じ込めないことでフラーレ
ン分子の誘電率を下げることが可能である点、およびフ
ラーレンは非常に安定に存在できる分子ではあるが、エ
ネルギー線を照射することで、互いに共有結合して高分
子を構成することから製膜が容易に行える点に着目し
た。フラーレン全体で膜を形成した場合には、安定な膜
であるにもかかわらず、分子レベルで空隙の存在率が高
まり、したがって誘電率を低くできる。さらには、銅配
線に直に接するように被膜したとしても、熱履歴が長く
ても銅が絶縁膜に向けて拡散することがない。フラーレ
ン分子自体は共有結合性が著しいため、イオンとして拡
散してくる銅を妨げる強い障壁になり得るのである。
【００１４】
【００１５】
【発明の実施の形態】それでは、図１乃至図８を引用し
つつ、本発明の一実施形態を以下説明する。再び図１参
照。
つつ、本発明の一実施形態を以下説明する。再び図１参
照。
【００１６】製膜に用いるＣ６０フラーレンは、図１の
ようなＦＣＣ構造（面心最密構造）をしている。被着形
成後、重合過程を経たＣ６０フラーレンポリマー薄膜の
構造は、図２に示されるようなものと推定される。図２
参照。
ようなＦＣＣ構造（面心最密構造）をしている。被着形
成後、重合過程を経たＣ６０フラーレンポリマー薄膜の
構造は、図２に示されるようなものと推定される。図２
参照。
【００１７】図２は、Ｃ６０フラーレンポリマーの構造
図（模式平面図）であり、（ａ）〜（ｃ）はそれぞれ異
なるタイプの重合体を示す。（ａ）〜（ｃ）の各々にお
いて、炭素原子は黒丸部分で示し、炭素〜炭素間の結合
は、黒丸部分同士を互いに結合する直線で表現してい
る。さて、（ａ）は片方のＣ６０フラーレンの二つの炭
素原子と他方のＣ６０フラーレンの二つの炭素原子とが
互いに共有結合してできる梯子状の重合体であり、
（ｂ）は（ａ）に示される梯子状の重合体が複数集まっ
て、それぞれの重合体をなすＣ６０フラーレン骨格の炭
素原子同士が互いに共有結合してできる平面状の重合体
であり、（ｃ）はＣ６０フラーレン同士が平面的に複数
箇所で他のＣ６０フラーレンと互いに共有結合してでき
る重合体である。
図（模式平面図）であり、（ａ）〜（ｃ）はそれぞれ異
なるタイプの重合体を示す。（ａ）〜（ｃ）の各々にお
いて、炭素原子は黒丸部分で示し、炭素〜炭素間の結合
は、黒丸部分同士を互いに結合する直線で表現してい
る。さて、（ａ）は片方のＣ６０フラーレンの二つの炭
素原子と他方のＣ６０フラーレンの二つの炭素原子とが
互いに共有結合してできる梯子状の重合体であり、
（ｂ）は（ａ）に示される梯子状の重合体が複数集まっ
て、それぞれの重合体をなすＣ６０フラーレン骨格の炭
素原子同士が互いに共有結合してできる平面状の重合体
であり、（ｃ）はＣ６０フラーレン同士が平面的に複数
箇所で他のＣ６０フラーレンと互いに共有結合してでき
る重合体である。
【００１８】Ｃ６０フラーレンが図２に示されるように
重合しているとの推測は、ＩＲ吸収スペクトル（図３に
図示）とＸ線回折スペクトル（図４に図示）の結果によ
るものである。X線回折スペクトルの結果、結晶方位が
判断できるが、図４に示されるように、１１１面，３１
１面にピークが観察された。一方、ＩＲ吸収スペクトル
によれば、５２７ｃｍ-1，５７７ｃｍ-1，１１８３ｃｍ
-1，１４２８ｃｍ-1のピーク強度が１００：３７：２
３：２４になっていることが観察され、ＦＣＣの結晶と
なっていることが判った。また、同じＣ６０フラーレン
薄膜上に直径１ｍｍの金電極を形成し、容量測定結果か
ら算出した誘電率は３．０であった。
重合しているとの推測は、ＩＲ吸収スペクトル（図３に
図示）とＸ線回折スペクトル（図４に図示）の結果によ
るものである。X線回折スペクトルの結果、結晶方位が
判断できるが、図４に示されるように、１１１面，３１
１面にピークが観察された。一方、ＩＲ吸収スペクトル
によれば、５２７ｃｍ-1，５７７ｃｍ-1，１１８３ｃｍ
-1，１４２８ｃｍ-1のピーク強度が１００：３７：２
３：２４になっていることが観察され、ＦＣＣの結晶と
なっていることが判った。また、同じＣ６０フラーレン
薄膜上に直径１ｍｍの金電極を形成し、容量測定結果か
ら算出した誘電率は３．０であった。
【００１９】半導体基板の表面にトランジスタを形成
し、このトランジスタを覆うように、基板全面を層間絶
縁膜で覆う。層間絶縁膜としては、例えばＢＰＳＧ膜を
選び、ＣＶＤ（化学気相成長）法により厚さ８００ｎｍ
被膜した後、この上面をＣＭＰ（化学機械的研磨）法で
平坦化したものを用いることができるが、他に、コーテ
ィング形成で平坦膜を形成できるＳＯＧ（スピン・オン
・グラス）膜を用いることでも良い。こうしてできた層
間絶縁膜の表面にレジストマスクを形成し、通常のフォ
トリソグラフィー工程を通して、トランジスタのゲート
上面を露出するようにコンタクト窓を設ける。レジスト
マスクを灰化処理した後、このコンタクト窓の中を埋め
さらに十分な厚さに、タングステン膜を全面ＣＶＤ形成
する。他の高融点金属系材料や他の金属材料を用いるこ
ともできるが、タングステンが最も汎用されている。こ
の際の条件は、ＷＦ６（六フッ化タングステン）＋Ｈ２
（水素）の混合ガスを用い、基板温度は約４００℃，ガ
ス圧０．５Ｔｏｒｒ，パワー５００Ｗとする。次いでＣ
ＭＰ（化学機械的研磨）法で前記コンタクト窓内にのみ
残し、それ以外を除去する。以上の工程でできた構造を
図５において「基板層」として説明する。以下で参照す
る図５〜図８は、いずれも本発明の一実施態様の説明図
（それぞれ、その１〜その４，各々が工程断面図）であ
る。図５参照。
し、このトランジスタを覆うように、基板全面を層間絶
縁膜で覆う。層間絶縁膜としては、例えばＢＰＳＧ膜を
選び、ＣＶＤ（化学気相成長）法により厚さ８００ｎｍ
被膜した後、この上面をＣＭＰ（化学機械的研磨）法で
平坦化したものを用いることができるが、他に、コーテ
ィング形成で平坦膜を形成できるＳＯＧ（スピン・オン
・グラス）膜を用いることでも良い。こうしてできた層
間絶縁膜の表面にレジストマスクを形成し、通常のフォ
トリソグラフィー工程を通して、トランジスタのゲート
上面を露出するようにコンタクト窓を設ける。レジスト
マスクを灰化処理した後、このコンタクト窓の中を埋め
さらに十分な厚さに、タングステン膜を全面ＣＶＤ形成
する。他の高融点金属系材料や他の金属材料を用いるこ
ともできるが、タングステンが最も汎用されている。こ
の際の条件は、ＷＦ６（六フッ化タングステン）＋Ｈ２
（水素）の混合ガスを用い、基板温度は約４００℃，ガ
ス圧０．５Ｔｏｒｒ，パワー５００Ｗとする。次いでＣ
ＭＰ（化学機械的研磨）法で前記コンタクト窓内にのみ
残し、それ以外を除去する。以上の工程でできた構造を
図５において「基板層」として説明する。以下で参照す
る図５〜図８は、いずれも本発明の一実施態様の説明図
（それぞれ、その１〜その４，各々が工程断面図）であ
る。図５参照。
【００２０】図５は、本発明の一実施態様の説明図（そ
の１，工程断面図）である。
の１，工程断面図）である。
【００２１】工程（ａ）では、上記のようにしてできた
基板層上に、Ｃ６０フラーレンを真空蒸着する。蒸着源
にＣ６０フラーレンの微粉末をセットし、イオンドープ
して低抵抗化したシリコン基板上を真空蒸着装置にセッ
トする。続いて、ベース真空が２×１０-6Ｔｏｒｒ以下
になるまで真空引きした。
基板層上に、Ｃ６０フラーレンを真空蒸着する。蒸着源
にＣ６０フラーレンの微粉末をセットし、イオンドープ
して低抵抗化したシリコン基板上を真空蒸着装置にセッ
トする。続いて、ベース真空が２×１０-6Ｔｏｒｒ以下
になるまで真空引きした。
【００２２】基板温度を室温として製膜速度０．５ｎｍ
／ｓｅｃで約２５０ｎｍ厚に製膜する。こうして工程
（ｂ）に示すように積層したＣ６０フラーレン膜に対し
て、続く工程（ｃ）において、３６５ｎｍの紫外線光源
（１０００Ｗ程度）を選び３０秒間乃至６０秒間３０分
間紫外線を照射し、Ｃ６０フラーレン分子の炭素と他の
Ｃ６０フラーレン分子の炭素とが酸素を挟んで互いに結
合し高分子化する。図６参照。
／ｓｅｃで約２５０ｎｍ厚に製膜する。こうして工程
（ｂ）に示すように積層したＣ６０フラーレン膜に対し
て、続く工程（ｃ）において、３６５ｎｍの紫外線光源
（１０００Ｗ程度）を選び３０秒間乃至６０秒間３０分
間紫外線を照射し、Ｃ６０フラーレン分子の炭素と他の
Ｃ６０フラーレン分子の炭素とが酸素を挟んで互いに結
合し高分子化する。図６参照。
【００２３】図５に図示される工程（ｃ）に引き続き、
工程（１）では、Ｃ６０フラーレン重合膜に重ねてさら
にシリコン酸化膜を５０ｎｍ形成した。プラズマＣＶＤ
法を用いてシリコン酸化膜を形成することが好ましい
が、通常の熱ＣＶＤ法を用いることでも良い。プラズマ
ＣＶＤ法を用いれば、先ず成膜速度が早く済むので量産
には向いている。続いて、工程（２）では、シリコン酸
化膜の表面にレジストを塗布形成し、さらに工程（３）
では、このレジストに通常のフォトリソグラフィー工程
を通してパターニングを施しマスクとし、続く工程
（４）では、このマスクを用いて下地基板層内のタング
ステン層の位置に合わせて窓を設ける。前記マスクパタ
ーンを用いて、シリコン酸化膜とＣ６０フラーレン膜と
を順次開口するが、いずれもプラズマエッチングによる
のが好ましい。シリコン酸化膜はフッ素プラズマを用い
てエッチングする。図７参照。
工程（１）では、Ｃ６０フラーレン重合膜に重ねてさら
にシリコン酸化膜を５０ｎｍ形成した。プラズマＣＶＤ
法を用いてシリコン酸化膜を形成することが好ましい
が、通常の熱ＣＶＤ法を用いることでも良い。プラズマ
ＣＶＤ法を用いれば、先ず成膜速度が早く済むので量産
には向いている。続いて、工程（２）では、シリコン酸
化膜の表面にレジストを塗布形成し、さらに工程（３）
では、このレジストに通常のフォトリソグラフィー工程
を通してパターニングを施しマスクとし、続く工程
（４）では、このマスクを用いて下地基板層内のタング
ステン層の位置に合わせて窓を設ける。前記マスクパタ
ーンを用いて、シリコン酸化膜とＣ６０フラーレン膜と
を順次開口するが、いずれもプラズマエッチングによる
のが好ましい。シリコン酸化膜はフッ素プラズマを用い
てエッチングする。図７参照。
【００２４】シリコン酸化膜を除去した後、工程（５）
では、Ｃ６０フラーレン膜を除去する。この際、エッチ
ングに用いるプラズマは、工程（４）で用いたフッ素プ
ラズマに代えて酸素プラズマを用いる。この後、マスク
に用いたレジストは酸素を含むプラズマによるダウンフ
ローアッシングによって灰化除去する。続く工程（６）
では、前記開口部内から外へ延在してかつ、開口部の底
でタングステン層と電気的にコンタクトするように、窒
化タンタル（ＴａＮ）をスパッタリングにて被着形成す
る。次に、厚さ１０ｎｍの窒化タンタル膜（ＴａＮ）で
内表面を覆われた開口部内に銅を埋め込む。銅の埋め込
みは、先ず工程（７）のように、開口部内外に全面的に
銅（Ｃｕ）シード層を約５０ｎｍ程度の厚さスパッタリ
ングにて被着形成し、この後、工程（８）のように、電
界めっきを施して開口部内を含み十分厚く銅（Ｃｕ）め
っき層を被着形成する。図８参照。
では、Ｃ６０フラーレン膜を除去する。この際、エッチ
ングに用いるプラズマは、工程（４）で用いたフッ素プ
ラズマに代えて酸素プラズマを用いる。この後、マスク
に用いたレジストは酸素を含むプラズマによるダウンフ
ローアッシングによって灰化除去する。続く工程（６）
では、前記開口部内から外へ延在してかつ、開口部の底
でタングステン層と電気的にコンタクトするように、窒
化タンタル（ＴａＮ）をスパッタリングにて被着形成す
る。次に、厚さ１０ｎｍの窒化タンタル膜（ＴａＮ）で
内表面を覆われた開口部内に銅を埋め込む。銅の埋め込
みは、先ず工程（７）のように、開口部内外に全面的に
銅（Ｃｕ）シード層を約５０ｎｍ程度の厚さスパッタリ
ングにて被着形成し、この後、工程（８）のように、電
界めっきを施して開口部内を含み十分厚く銅（Ｃｕ）め
っき層を被着形成する。図８参照。
【００２５】続いて、工程（９ａ）では、ＣＭＰ（化学
機械的研磨）法により、開口部内を除き平坦面に残る窒
化タンタル（ＴａＮ）／銅（Ｃｕ）の二重層を一度に研
磨して除去する。この後、工程（１０ａ）では、重ねて
Ｃ６０フラーレン膜を厚さ約８００ｎｍ形成する。この
際の形成手法は、前記したフラーレン膜の形成方法と同
一である。シリコン酸化膜（ＳｉＯ２）を全面に形成す
る。ＣＶＤ法により厚さ約５ｎｍ形成する。さらに、配
線層を約５０ｎｍ形成するが、この際には必要に応じて
めっき法による膜形成とＣＭＰ（化学機械的研磨）法に
よるエッチバックとを併用して表面を平坦化してもよ
い。さらに、シリコン酸化膜（ＳｉＯ２）を全面に形成
する。ＣＶＤ法により５０ｎｍの厚さ形成する。
機械的研磨）法により、開口部内を除き平坦面に残る窒
化タンタル（ＴａＮ）／銅（Ｃｕ）の二重層を一度に研
磨して除去する。この後、工程（１０ａ）では、重ねて
Ｃ６０フラーレン膜を厚さ約８００ｎｍ形成する。この
際の形成手法は、前記したフラーレン膜の形成方法と同
一である。シリコン酸化膜（ＳｉＯ２）を全面に形成す
る。ＣＶＤ法により厚さ約５ｎｍ形成する。さらに、配
線層を約５０ｎｍ形成するが、この際には必要に応じて
めっき法による膜形成とＣＭＰ（化学機械的研磨）法に
よるエッチバックとを併用して表面を平坦化してもよ
い。さらに、シリコン酸化膜（ＳｉＯ２）を全面に形成
する。ＣＶＤ法により５０ｎｍの厚さ形成する。
【００２６】このシリコン酸化膜（ＳｉＯ２）表面に、
レジストを塗布形成し、これに通常のフォトリソグラフ
ィー工程を通してパターンを形成する。この際、レジス
トパターンの開口部は、コンタクトすべき下地のタング
ステン層の位置に予め位置合わせしてパターニングされ
る。このようなレジストパターンを用いて、プラズマエ
ッチングによりタングステン層に達する深いコンタクト
窓を開口する。シリコン酸化膜に対してはフッ素プラズ
マを用い、Ｃ６０フラーレン膜に対しては酸素プラズマ
を用いるように、適宜エッチャントを切り換えて用いて
開口する。この開口内外に窒化タンタル（ＴａＮ）を１
０ｎｍスパッタリング形成し、次いで開口内外に銅を５
０ｎｍスパッタリング形成する。続いて、電界めっきを
施して開口部に銅を埋め込む。
レジストを塗布形成し、これに通常のフォトリソグラフ
ィー工程を通してパターンを形成する。この際、レジス
トパターンの開口部は、コンタクトすべき下地のタング
ステン層の位置に予め位置合わせしてパターニングされ
る。このようなレジストパターンを用いて、プラズマエ
ッチングによりタングステン層に達する深いコンタクト
窓を開口する。シリコン酸化膜に対してはフッ素プラズ
マを用い、Ｃ６０フラーレン膜に対しては酸素プラズマ
を用いるように、適宜エッチャントを切り換えて用いて
開口する。この開口内外に窒化タンタル（ＴａＮ）を１
０ｎｍスパッタリング形成し、次いで開口内外に銅を５
０ｎｍスパッタリング形成する。続いて、電界めっきを
施して開口部に銅を埋め込む。
【００２７】なお、深いコンタクト窓と浅いコンタクト
窓を同じデバイス中に形成することも可能であるが、こ
のような場合には、以下の工程を追加することが必要に
なる。
窓を同じデバイス中に形成することも可能であるが、こ
のような場合には、以下の工程を追加することが必要に
なる。
【００２８】ＣＭＰで配線溝以外のＴａＮ／Ｃｕ膜（下
層から順に窒化タンタルと銅とを積層した積層膜）を除
去する。さらにキャップおよびエッチングストッパ層と
して窒化シリコン膜（ＳｉＮ）５０ｎｍを化学気相成長
にて被着形成し、Ｃ６０フラーレン膜８００ｎｍ、配線
層エッチング時のエッチングストッパ層となるＳｉＯ 2
膜５ｎｍ、Ｃ６０フラーレン膜５０ｎｍ、およびマスク
層ＳｉＯ2膜を５０ｎｍ形成した。この積層膜に先ずビ
アパターンをそれぞれフッ素プラズマと酸素プラズマに
よりＳｉＮ膜の直上まで形成し、続いて二層目の配線パ
ターンを形成した。最後にＳｉＮ膜をフッ素プラズマに
より加工後、デュアルダマシン構造の溝に一層目配線と
同様、ＴａＮ、Ｃｕの積層配線を埋め込んだ。この際、
ビアの黒ずみや導通不良などは全く観察されなかった。
Ｃ６０フラーレン膜のエッチングには、例えば酸化膜を
フッ素系プラズマを用いたドライエッチングにて加工し
マスクとして用いるか、あるいはシリコンレジスト等の
無機レジストを用いて加工することができる。
層から順に窒化タンタルと銅とを積層した積層膜）を除
去する。さらにキャップおよびエッチングストッパ層と
して窒化シリコン膜（ＳｉＮ）５０ｎｍを化学気相成長
にて被着形成し、Ｃ６０フラーレン膜８００ｎｍ、配線
層エッチング時のエッチングストッパ層となるＳｉＯ 2
膜５ｎｍ、Ｃ６０フラーレン膜５０ｎｍ、およびマスク
層ＳｉＯ2膜を５０ｎｍ形成した。この積層膜に先ずビ
アパターンをそれぞれフッ素プラズマと酸素プラズマに
よりＳｉＮ膜の直上まで形成し、続いて二層目の配線パ
ターンを形成した。最後にＳｉＮ膜をフッ素プラズマに
より加工後、デュアルダマシン構造の溝に一層目配線と
同様、ＴａＮ、Ｃｕの積層配線を埋め込んだ。この際、
ビアの黒ずみや導通不良などは全く観察されなかった。
Ｃ６０フラーレン膜のエッチングには、例えば酸化膜を
フッ素系プラズマを用いたドライエッチングにて加工し
マスクとして用いるか、あるいはシリコンレジスト等の
無機レジストを用いて加工することができる。
【００２９】上記の一実施態様では、ＣＭＰ（化学機械
的研磨）法を用いて銅配線層を開口窓内にのみ残して他
を除去した後、Ｃ６０フラーレン膜をいきなり形成した
が、Ｃ６０フラーレン膜を形成する前に、事前にＣＶＤ
法により全面にシリコン窒化膜（ＳｉＮ）を厚さ約５０
ｎｍ形成しても良い。このことについて図９を参照して
説明する。図９参照。
的研磨）法を用いて銅配線層を開口窓内にのみ残して他
を除去した後、Ｃ６０フラーレン膜をいきなり形成した
が、Ｃ６０フラーレン膜を形成する前に、事前にＣＶＤ
法により全面にシリコン窒化膜（ＳｉＮ）を厚さ約５０
ｎｍ形成しても良い。このことについて図９を参照して
説明する。図９参照。
【００３０】図９は、本発明の変形実施態様の説明図
（工程断面図）である。上記説明した工程（９ａ）相当
の工程（９ｂ）を経て、開口窓内にのみ銅が残るように
表面がＣＭＰ（化学機械的研磨）法により平坦化された
後、工程（１０ｂ）では、窒化シリコン膜（ＳｉＮ）が
化学気相成長法により全面形成され、続く工程（１１
ｂ）では、Ｃ６０フラーレン膜が真空蒸着、紫外線照射
を経て、重合され、Ｃ６０フラーレン重合膜をなる。引
き続いて、ＳｉＯ2膜，Ｃ６０フラーレン膜が順次被着
形成されるが、この際の形成要領は、上記（１０ａ）工
程について説明したのと同様の方法を準用すれば良い。
（工程断面図）である。上記説明した工程（９ａ）相当
の工程（９ｂ）を経て、開口窓内にのみ銅が残るように
表面がＣＭＰ（化学機械的研磨）法により平坦化された
後、工程（１０ｂ）では、窒化シリコン膜（ＳｉＮ）が
化学気相成長法により全面形成され、続く工程（１１
ｂ）では、Ｃ６０フラーレン膜が真空蒸着、紫外線照射
を経て、重合され、Ｃ６０フラーレン重合膜をなる。引
き続いて、ＳｉＯ2膜，Ｃ６０フラーレン膜が順次被着
形成されるが、この際の形成要領は、上記（１０ａ）工
程について説明したのと同様の方法を準用すれば良い。
【００３１】このように、窒化シリコン（ＳｉＮ）を介
在させてＣ６０フラーレン膜を形成することによる最大
のメリットは、絶縁膜相互の剥離が生じにくくなり、信
頼性が高まるという点にある。Ｃ６０フラーレン膜を銅
表面に直付けした場合には、工程中の熱や機械的ストレ
スが原因で生じる予期しない応力によって剥離する可能
性が否めないが、これが解消できるという特徴がある。
しかし一方で、窒化シリコン（ＳｉＮ）は既に従来技術
の問題点として指摘したとおり、誘電率が非常に高い絶
縁材料であるため、介在させる窒化シリコン（ＳｉＮ）
の厚さがごくわずかであっても層間絶縁膜全体として誘
電率を高める大きい要因となり、ひいては配線間容量を
増加させ、多少なりともデバイスの高速化を阻害してし
まうというデメリットもあり、信頼性をいっそう高める
必要があるか、それとも高速性能を少しでも高める必要
があるか、いずれにプライオリティを置くか、状況次第
で使い分ける必要があるだろう。
在させてＣ６０フラーレン膜を形成することによる最大
のメリットは、絶縁膜相互の剥離が生じにくくなり、信
頼性が高まるという点にある。Ｃ６０フラーレン膜を銅
表面に直付けした場合には、工程中の熱や機械的ストレ
スが原因で生じる予期しない応力によって剥離する可能
性が否めないが、これが解消できるという特徴がある。
しかし一方で、窒化シリコン（ＳｉＮ）は既に従来技術
の問題点として指摘したとおり、誘電率が非常に高い絶
縁材料であるため、介在させる窒化シリコン（ＳｉＮ）
の厚さがごくわずかであっても層間絶縁膜全体として誘
電率を高める大きい要因となり、ひいては配線間容量を
増加させ、多少なりともデバイスの高速化を阻害してし
まうというデメリットもあり、信頼性をいっそう高める
必要があるか、それとも高速性能を少しでも高める必要
があるか、いずれにプライオリティを置くか、状況次第
で使い分ける必要があるだろう。
【００３２】以上が、実施態様に基づいた本発明の説明
であるが、次に、本発明を通して高速性能が従来比どの
程度上がるのか効果を確認したので、このことについて
説明する。図１０参照。
であるが、次に、本発明を通して高速性能が従来比どの
程度上がるのか効果を確認したので、このことについて
説明する。図１０参照。
【００３３】図１０は、評価回路の説明図であって、図
中具体的には、Ａ，Ｂとも所謂リングオシレータ回路を
示す。Ａはインバータ２個を１組にして１００段を直列
接続したリングオシレータであり、Ｂは一つのインバー
タと他のインバータとの間の配線を故意に長くしたもの
を1組にして１００段を直列接続したリングオシレータ
である。これらのリングオシレータでは、配線厚０．５
μｍ，配線ピッチ０．４μｍ，配線が長いリングオシレ
ータでは、特に配線の長さを５０μｍ分長くした。層間
絶縁膜の種類を違えたことによって生じる信号遅延時間
がどの程度であるかは、このようなリングオシレータ回
路を、層間絶縁膜にＣ６０フラーレン膜を採用したもの
と、従来のようにＳｉＯ2膜を採用したものと、二種類
作成し、これらのリングオシレータ回路が動作した際の
発振周波数から換算して評価した。Ｂで求めるインバー
タ１段当たりの信号遅延時間は、出力に長配線の付いた
インバータの入力から次のインバータの入力までとす
る。このようにして得た結果からは、上記した本発明の
一実施態様の例とＳｉＯ2膜を用いた従来技術の例とで
応答速度を比較した結果、銅配線とＣ６０フラーレン膜
との間に窒化シリコン（ＳｉＮ）膜を介在させない場合
には、約３０％の速度向上が見られ、また銅配線とＣ６
０フラーレン膜との間に窒化シリコン（ＳｉＮ）膜が介
在する場合には、約２０％の速度向上が見られた。
中具体的には、Ａ，Ｂとも所謂リングオシレータ回路を
示す。Ａはインバータ２個を１組にして１００段を直列
接続したリングオシレータであり、Ｂは一つのインバー
タと他のインバータとの間の配線を故意に長くしたもの
を1組にして１００段を直列接続したリングオシレータ
である。これらのリングオシレータでは、配線厚０．５
μｍ，配線ピッチ０．４μｍ，配線が長いリングオシレ
ータでは、特に配線の長さを５０μｍ分長くした。層間
絶縁膜の種類を違えたことによって生じる信号遅延時間
がどの程度であるかは、このようなリングオシレータ回
路を、層間絶縁膜にＣ６０フラーレン膜を採用したもの
と、従来のようにＳｉＯ2膜を採用したものと、二種類
作成し、これらのリングオシレータ回路が動作した際の
発振周波数から換算して評価した。Ｂで求めるインバー
タ１段当たりの信号遅延時間は、出力に長配線の付いた
インバータの入力から次のインバータの入力までとす
る。このようにして得た結果からは、上記した本発明の
一実施態様の例とＳｉＯ2膜を用いた従来技術の例とで
応答速度を比較した結果、銅配線とＣ６０フラーレン膜
との間に窒化シリコン（ＳｉＮ）膜を介在させない場合
には、約３０％の速度向上が見られ、また銅配線とＣ６
０フラーレン膜との間に窒化シリコン（ＳｉＮ）膜が介
在する場合には、約２０％の速度向上が見られた。
【００３４】以上の各実施態様では、フラーレンの例と
してＣ６０をとりあげて説明したが、本発明の効果はＣ
６０に限って生じるものではなく、例えばＣ７０，Ｃ７
６，Ｃ７８，Ｃ８２，Ｃ９６，Ｃ１００，Ｃ１０２，Ｃ
１２０のようないずれのフラーレンにも分子中に電子雲
が殆ど存在しない中空の領域が広く、例えばＣ７０の誘
電率は２．７に下がる。また紫外線等エネルギー線の照
射によって比較的容易に互いが結合して被膜となるの
で、同様の効果が期待できるものである。高次フラーレ
ンの中でもＣ１２０については、Ｃ６０薄膜に紫外・可
視光を照射してＣ６０分子同士を互いに融合させて生成
することができる。
してＣ６０をとりあげて説明したが、本発明の効果はＣ
６０に限って生じるものではなく、例えばＣ７０，Ｃ７
６，Ｃ７８，Ｃ８２，Ｃ９６，Ｃ１００，Ｃ１０２，Ｃ
１２０のようないずれのフラーレンにも分子中に電子雲
が殆ど存在しない中空の領域が広く、例えばＣ７０の誘
電率は２．７に下がる。また紫外線等エネルギー線の照
射によって比較的容易に互いが結合して被膜となるの
で、同様の効果が期待できるものである。高次フラーレ
ンの中でもＣ１２０については、Ｃ６０薄膜に紫外・可
視光を照射してＣ６０分子同士を互いに融合させて生成
することができる。
【００３５】
【発明の効果】以上のように、フラーレン全体で膜を形
成した場合には、安定な膜であるにもかかわらず、分子
レベルで空隙の存在率が高まり、したがって誘電率を低
くできる。さらには、銅配線に直に接するように被膜し
たとしても、熱履歴が長くても銅が絶縁膜に向けて拡散
することがない。フラーレン分子自体は共有結合性が著
しいため、イオンとして拡散してくる銅を妨げうるので
ある。
成した場合には、安定な膜であるにもかかわらず、分子
レベルで空隙の存在率が高まり、したがって誘電率を低
くできる。さらには、銅配線に直に接するように被膜し
たとしても、熱履歴が長くても銅が絶縁膜に向けて拡散
することがない。フラーレン分子自体は共有結合性が著
しいため、イオンとして拡散してくる銅を妨げうるので
ある。
【図１】 Ｃ６０フラーレン分子の構造図（模式斜視
図）
図）
【図２】 Ｃ６０フラーレンポリマーの構造図（模式平
面図）
面図）
【図３】 ＩＲ吸収スペクトル検査結果
【図４】 Ｘ線回折検査結果
【図５】 本発明の一実施態様の説明図（その１，工程
断面図）
断面図）
【図６】 本発明の一実施態様の説明図（その２，工程
断面図）
断面図）
【図７】 本発明の一実施態様の説明図（その３，工程
断面図）
断面図）
【図８】 本発明の一実施態様の説明図（その４，工程
断面図）
断面図）
【図９】 本発明の変形実施態様の説明図（工程断面
図）
図）
【図１０】 評価回路の説明図
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 21/314 Ｈ０１Ｌ 21/314 Ａ
21/768 21/90 Ａ
(72)発明者 鈴木 克己
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 平８−295505（ＪＰ，Ａ)
特開 平11−126774（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01B 3/02
H01B 17/62
H01B 19/04
C23C 14/06
C01B 31/02 101
C08G 61/02
Claims (7)
- 【請求項１】 フラーレンを真空蒸着し、次いで該フラ
ーレン分子相互間に光架橋反応を生じさせ、高分子化し
た絶縁膜。 - 【請求項２】 前記光架橋反応が紫外線照射による架橋
反応である請求項１記載の絶縁膜。 - 【請求項３】 フラーレンを真空蒸着し、次いで該フラ
ーレン分子相互間に光架橋反応を生じさせ、高分子化す
る絶縁膜の製造方法。 - 【請求項４】 前記光架橋反応時の照射光として、紫外
線を選んだ請求項３記載の絶縁膜の製造方法。 - 【請求項５】 フラーレンを真空蒸着し、次いで該フラ
ーレン分子相互間に光架橋反応を生じさせ、高分子化し
た絶縁膜を有する電子装置。 - 【請求項６】 前記光架橋反応が紫外線照射による架橋
反応である請求項５記載の電子装置。 - 【請求項７】 銅を含む配線層に接するように前記絶縁
膜が形成される請求項５又は６記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07594899A JP3531520B2 (ja) | 1999-03-19 | 1999-03-19 | 絶縁膜およびその製造方法、並びに電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07594899A JP3531520B2 (ja) | 1999-03-19 | 1999-03-19 | 絶縁膜およびその製造方法、並びに電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000268632A JP2000268632A (ja) | 2000-09-29 |
| JP3531520B2 true JP3531520B2 (ja) | 2004-05-31 |
Family
ID=13590964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07594899A Expired - Fee Related JP3531520B2 (ja) | 1999-03-19 | 1999-03-19 | 絶縁膜およびその製造方法、並びに電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3531520B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526216B2 (ja) * | 2001-08-30 | 2010-08-18 | 東京エレクトロン株式会社 | 多孔質膜の形成方法及び形成装置 |
| US20040121501A1 (en) * | 2002-12-18 | 2004-06-24 | Large Jeffrey L. | Low dielectric constant interconnect insulator having fullerene additive |
| JP4742517B2 (ja) * | 2003-05-08 | 2011-08-10 | 三菱化学株式会社 | 積層体および積層体の製造方法 |
| US7641882B2 (en) * | 2003-09-30 | 2010-01-05 | Massachusetts Institute Of Technology | Fullerenic structures and such structures tethered to carbon materials |
| DE102004052507A1 (de) * | 2003-10-27 | 2006-02-23 | ITT Manufacturing Enterprises, Inc., Wilmington | Akkumulatorelektroden auf Fullerenbasis |
| US7531209B2 (en) | 2005-02-24 | 2009-05-12 | Michael Raymond Ayers | Porous films and bodies with enhanced mechanical strength |
| JP5032019B2 (ja) * | 2005-11-24 | 2012-09-26 | 学校法人日本大学 | フラーレン重合体の製造方法 |
| WO2007143026A2 (en) | 2006-05-31 | 2007-12-13 | Roskilde Semiconductor Llc | Linked periodic networks of alternating carbon and inorganic clusters for use as low dielectric constant materials |
| US7875315B2 (en) | 2006-05-31 | 2011-01-25 | Roskilde Semiconductor Llc | Porous inorganic solids for use as low dielectric constant materials |
| WO2007143029A1 (en) | 2006-05-31 | 2007-12-13 | Roskilde Semiconductor Llc | Porous materials derived from polymer composites |
| US7790234B2 (en) | 2006-05-31 | 2010-09-07 | Michael Raymond Ayers | Low dielectric constant materials prepared from soluble fullerene clusters |
-
1999
- 1999-03-19 JP JP07594899A patent/JP3531520B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000268632A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100550304B1 (ko) | 하이드로겐-실세스퀴옥산(ｈｓｑ)으로 갭이 채워진 패터닝된 금속층들을 갖는 경계없는 비아들 | |
| US7855141B2 (en) | Semiconductor device having multiple wiring layers and method of producing the same | |
| WO2000055902A1 (en) | Electron beam process during damascene processing | |
| JP3015767B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7144804B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0883797A (ja) | ダミーバイアスを使用した高速ｌｓｉ半導体の金属配線の改善方法および半導体素子 | |
| JP3531520B2 (ja) | 絶縁膜およびその製造方法、並びに電子装置 | |
| JP2009094378A (ja) | 半導体装置及びその製造方法 | |
| US6486557B1 (en) | Hybrid dielectric structure for improving the stiffness of back end of the line structures | |
| US6191031B1 (en) | Process for producing multi-layer wiring structure | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| CA1264379A (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| US7485949B2 (en) | Semiconductor device | |
| US7410896B2 (en) | Semiconductor device having low-k dielectric film in pad region and method for manufacture thereof | |
| JPH11330234A (ja) | 多層配線半導体装置及びその製造方法 | |
| US5942801A (en) | Borderless vias with HSQ gap filled metal patterns having high etching resistance | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| JPH09260384A (ja) | 平坦な誘電体層の形成方法および多層配線パターン | |
| KR20030071026A (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| US20090200674A1 (en) | Structure and method of forming transitional contacts between wide and thin beol wirings | |
| US11942424B2 (en) | Via patterning for integrated circuits | |
| JP3584785B2 (ja) | フッ素樹脂膜の形成方法および半導体装置並びにその製造方法 | |
| JP2000200833A (ja) | 半導体装置の製造方法 | |
| JPH01321657A (ja) | 集積回路用の高性能相互接続方式 | |
| JPH11330239A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |