JP3530360B2 - データ処理装置及びデータ処理システム - Google Patents

データ処理装置及びデータ処理システム

Info

Publication number
JP3530360B2
JP3530360B2 JP29368597A JP29368597A JP3530360B2 JP 3530360 B2 JP3530360 B2 JP 3530360B2 JP 29368597 A JP29368597 A JP 29368597A JP 29368597 A JP29368597 A JP 29368597A JP 3530360 B2 JP3530360 B2 JP 3530360B2
Authority
JP
Japan
Prior art keywords
command
execution
bit
completion
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29368597A
Other languages
English (en)
Other versions
JPH11133943A (ja
Inventor
康弘 中塚
健二 鎌田
一繁 山岸
松尾  茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP29368597A priority Critical patent/JP3530360B2/ja
Publication of JPH11133943A publication Critical patent/JPH11133943A/ja
Application granted granted Critical
Publication of JP3530360B2 publication Critical patent/JP3530360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は描画及び表示制御を
行なうグラフィックプロセッサなどのデータ処理装置、
更には当該データ処理装置を含みグラフィック処理を行
なって表示するデータ処理システムに関し、例えば、デ
ィジタル化された映像、音声等のマルチメディアデータ
を処理してユーザに表示する、車載情報機器、家庭用ア
ミューズメントやインタネット端末などの個人向け情報
機器の分野に適用して有効なものに関する。
【0002】
【従来の技術】グラフィックプロセッサは、CPU(Ce
ntral Processing Unit:中央処理装置)からの描画指
示に対して描画処理部が起動され、フレームバッファな
どの図形格納用メモリに図形を格納する。この描画指示
は図形処理部のレジスタへ制御情報を書込む事によって
行なわれ、或いは、複数の図形処理をまとめて指示する
ためのコマンドとして与えられる。コマンドとして与え
られる場合にはFIFO(First-In First-Out)バッフ
ァ経由でグラフィックプロセッサのコマンドレジスタに
コマンドが与えられ、或いは、CPUがグラフィックプ
ロセッサ内部のコマンド格納メモリへコマンドを一旦格
納した後、図形処理部が読み出して処理することができ
る。グラフィックプロセッサは通常、CPUから与えら
れるコマンドを順番に実行して描画処理を行なう。
【0003】特開平7−271344号公報にはコマン
ドの優先度に応じてグラフィックタスクの実行を制御す
る技術が記載されている。すなわち、表示領域へ画素デ
ータを複写するアプリケーションプログラムのような最
優先グラフィックタスクと、描画バッファに画像データ
を描画するようなグラフィックタスクとを規定し、最優
先グラフィックタスクは起動メッセージを受けると、描
画プロセッサが描画処理を実行中である場合は描画プロ
セッサに割込みを発行する。描画プロセッサはコマンド
境界でその割込みを受け付けて描画処理を停止した後、
レジスタ値などの退避処理を行ない、その描画処理を停
止し、次いで、最優先グラフィックタスクが指定するコ
マンドの実行を開始する。最優先グラフィックタスクに
応ずる処理を終了後、描画プロセッサはCPUに割込み
を発行する。この割り込みが受け付けられると、今度
は、中断されたグラフィックタスクを描画プロセッサに
再実行させるように、復帰処理用のコマンドや再実行用
のコマンドが描画プロセッサに与えられる。
【0004】
【発明が解決しようとする課題】グラフィックプロセッ
サが単にCPUからの指示順に描画処理を行なう場合に
は、CPUの動作基本システムがマルチタスク型のとき
問題がある。マルチタスク型の動作とは例えばマルチウ
ィンドウ処理の場合である。ウィンドウへの図形描画は
そのウィンドウの表示内容を管理するプログラムがその
ウィンドウの属性データを参照しながら処理の指示を出
す形式を採る。ウィンドウの属性データはウィンドウシ
ステムを管理する独立したプログラムにて行われる。こ
こではウィンドウの生成、消滅、ウィンドウの表示位
置、サイズ等の情報がユーザまたはプログラムからの指
示に基づいて制御される。ウィンドウの表示内容を管理
するプログラムはウィンドウ毎に存在し、マルチタスク
型の動作では夫々が非同期、無関係に動作可能である。
例えば、あるウィンドウの表示はユーザの図面作成に用
いられると同時に別のウィンドウでアニメーションの自
動表示が行われると言った状況が考えられる。また別の
例ではウィンドウではなく、レイヤーベースでも同様の
ことがありえる。即ち、最下位レイヤーはスクロール可
能な背景画像領域、その上にメニュー等を重ねて表示す
るための前景画像領域、更にその上にカーソルなどの表
示を行う場合である。背景画面は背景画面への描画を制
御するプログラムにてスクロールしてもデータが無くな
らぬように先々の図形を先回りして描画される。メニュ
ー面は前景画面を制御するプログラムにてメニューの変
色、ポップアップ等が背景画面のスクロールや先回り描
画とは無関係に行われている。さらにカーソルについて
もカーソル制御用のプログラムにて点滅やアニメーショ
ンが行われる。もちろんこれも他の2つのレイヤーの動
作とは無縁である。
【0005】上記独立動作する各プログラムからの描画
指示は指示される毎にグラフィックプロセッサへ並行し
て転送される。順番はウィンドウやレイヤーとは関係な
く、発行される順にサービスされることになる。システ
ム全体がマルチタスク動作しているにも拘わらず、グラ
フィックプロセッサが順序通りしか動けないとなると、
リアルタイム性が保証できなくなると言う課題がある。
リアルタイム性とは突発的に何らかの処理要求が生じた
ときにその要求処理が開始されるまでの時間を特定時間
以内に保証できると言うことである。例えば、背景画面
のスクロール先回り描画は直接表示していない部分を描
画しているために比較的優先順位が低いが、処理時間が
長いコマンド列の処理を含んでいる可能性がある。一
方、前景画面はメニューの変色に代表されるようにユー
ザの指示に反応して表示を変化させたり、全く別のシス
テムからの緊急表示要求があったりする。グラフィック
プロセッサが単にCPUからの指示順に描画処理を行な
う技術では、そのように緊急度の高い要求があったとし
てもリアルタイム性の保証ができない。即ち、そのとき
グラフィックプロセッサが処理時間の長いコマンド列の
処理を実行していた場合、その終了を待ってからでなけ
れば別の処理を実行開始することはできない。
【0006】前記特開平7−271344号公報に記載
の技術はコマンドの優先度に応じてタスクの実行順序を
割込みで制御するものである。しかしながら、上記公報
には、描画プロセッサがCPUからの割込みによって実
行コマンドを分岐させる具体的な手段、更には中断され
たコマンドを再実行するための具体的な手段が示されて
いない。また、退避、復帰を描画プロセッサそれ自体が
行なうようになっており、それ専用のコマンド及びハー
ドウェアを追加することが必要になる。
【0007】本発明の目的は、緊急度の高い描画要求が
ある場合に現在実行中の処理を中断して、優先度の高い
処理を実行後、再び元の処理を再開することを、回路規
模の増大を極力抑えて実現することができるデータ処理
装置、更にはデータ処理システムを提供することにあ
る。
【0008】本発明の別の目的は、マルチウインドウ処
理のリアルタイム性を比較的容易に保証できるデータ処
理システムを提供することにある。
【0009】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【0011】すなわち、データ処理装置(1100a)
は、外部インタフェース回路(1170)と、外部イン
タフェース回路を介して外部から供給されるコマンド列
が書込み可能にされる領域を有する記憶手段(119
0)と、前記外部インタフェース回路を介して外部から
アクセス可能な制御レジスタ手段(1131a,113
1b,1131c,1131f)及び前記制御レジスタ
手段に設定された制御情報に基づき前記記憶手段上のコ
マンドに従って描画処理を行なう実行手段(1132)
を有する描画制御部(1130)とを含む。前記制御レ
ジスタ手段は、コマンド列の実行開始アドレス(DLS
AR)と、コマンド実行開始を指示するスタートビット
(RS)と、コマンドの実行中断を指示する中断指示ビ
ット(RBRK)と、コマンド実行中断の完了を示す中
断完了ビット(BRK)と、コマンド列の最終コマンド
の実行完了を示す実行完了ビット(TRA)と、現在実
行中のコマンドの所在を示すコマンド実行ステータス情
報(CSTR)とを夫々格納する記憶領域を有する。前
記実行手段は、スタートビットによるコマンド実行開始
の指示によって前記コマンド列の実行開始アドレスから
コマンドを実行し、中断指示ビットによるコマンド実行
中断の指示によってコマンド実行を中断して前記中断完
了ビットを完了指示状態にセットし、実行開始されたコ
マンド列の最終コマンドの実行完了に応じて実行完了ビ
ットを完了指示状態にセット可能である。
【0012】前記データ処理装置(1100a)を適用
したデータ処理システムは、前記データ処理装置の外部
インタフェース回路に接続されたCPU(1100b)
を含む。前記CPUは、前記実行完了ビットによるコマ
ンド列の実行完了指示状態を検出したとき、次に実行さ
せるべきコマンド列の実行開始アドレスを設定してスタ
ートビットによるコマンド実行開始の指示をデータ処理
装置に与え、前記中断完了ビットによる完了指示状態を
検出したとき、コマンド実行ステータス情報及び中断さ
れた処理の回復に必要なデータ処理装置のその他の内部
状態を退避すると共に次に実行させるべきコマンド列の
実行開始アドレスを設定しスタートビットによるコマン
ド実行開始の指示をデータ処理装置に与えて所望のコマ
ンド列の実行を割込み可能にするものである。
【0013】前記CPUは、中断後に実行させたコマン
ド列の実行完了を前記実行完了ビットによって検出した
とき、前記退避した情報を前記データ処理装置に回復
し、復帰動作用コマンド列の実行開始アドレスを設定し
てスタートビットによるコマンド実行開始の指示を前記
データ処理装置に与えるものであり、前記復帰動作用コ
マンド列は、前記回復されたコマンド実行ステータス情
報が示す所在のコマンドの実行にジャンプさせるジャン
プコマンドを含み前記CPUによって前記メモリに書込
まれる。
【0014】上記した手段によれば、コマンド列を最後
まで実行したときも、また、中断したときも、次のコマ
ンド列を実行するときは外部のCPUから、前記実行開
始アドレスの設定とスタートビットのセットとを行なえ
ばよい。中断した処理を再開できるようにするには、C
PUは前記コマンド実行ステータス情報をその他必要な
情報と共に退避し、再開時にそれら情報を回復すればよ
い。データ処理装置若しくはグラフィックプロセッサ
は、描画処理に長時間を要する可能性のあるコマンド列
を実行中であっても、CPUから中断指示ビットがセッ
トされる事により、当該コマンド列の実行を中断し、優
先度の高い別のコマンド列を急遽実行することができ
る。中断した処理を後から再開するために必要な情報を
退避するための退避処理、中断後に割込むコマンド列の
指定、割込まれたコマンド列の実行完了後に前記中断さ
れたコマンド列の実行を再開する処理は、全てCPUで
行なうことができる。したがって、任意の位置でのコマ
ンド実行中断機能、優先度の高いコマンド列の割込み実
行機能を簡単な回路構成によって実現できる。
【0015】上記データ処理システムは、緊急度の高い
描画要求がある場合に現在実行中の処理を中断、優先度
の高い処理を実行後、再びもとの処理を再開することが
出来、図形処理装置を含めてシステム全体でリアルタイ
ム性を比較的容易に保証できる。
【0016】
【発明の実施の形態】図1には本発明に係るデータ処理
システムの一例であるマルチメディアデータ処理システ
ムの概略ブロック図が示される。同図において1000
はパーソナルコンピュータ又はワークステーションなど
のコンピュータ本体(以下単に本体とも称する)であ
る。本体1000にはデータ出力部、データ通信及び入
出力部、そしてユーザ指示入力部が外付けで付加されて
いる。前記データ出力部は画像表示装置2100、及び
音声発生装置2200,2300から構成される。前記
データ通信及び入出力部は通信回線との接続を行うモデ
ム3200、そしてCD−ROM(Compact Disk -Read
Only Memory)やDVD(Digital Video Disk)などの
外部記憶媒体をアクセスするためのドライブ3100か
ら構成される。前記ユーザ指示入力部はキーパッド41
00、キーボード4200、及びマウス4300などか
ら構成される。
【0017】前記本体1000は、プロセッサ部110
0、DRAM(Dynamic Random Access Memory)等によ
って構成される主記憶(メインメモリ)1200、マス
クROM1310や電気的に書き換え可能なフラッシュ
メモリ(FMRY)1320等の補助記憶部、前記ドラ
イブ3100やモデム3200と接続するための入出力
部1410,1420から構成される。プロセッサ部1
100はデータ出力部2100、2200、2300へ
の出力端子を持つ。これらはプロセッサ部1100内の
表示制御部1140に接続されている。
【0018】前記プロセッサ部1100は主記憶120
0、ROM1310やFMRY1320等の補助記憶
部、入出力部1410及び1420とデータ交換するた
めのバス端子をもつ。これはプロセッサ部1100内の
バス制御部1150に接続されている。プロセッサ部1
100はキーパッド4100、キーボード4200、マ
ウス4300などからの入力を受け取るための入力端子
を持ち、それらはプロセッサ部1100内のシリアルI
/O部1160に接続されている。
【0019】また、プロセッサ部1100内にはそれら
の他に、命令処理部1110、キャッシュメモリ112
0、描画制御を行なうための画素発生部(描画制御部)
1130がある。命令処理部1110は、レジスタアド
レス変換部5300を内蔵している。命令処理部111
0とキャッシュメモリ1120との間は後述する命令及
びデータ用の2系統の32ビットバスで接続されてい
る。命令処理部1110は64ビットのバス端子を持
ち、ここに表示制御部1140、バス制御部1150、
シリアルI/O部1160が夫々64ビットでバス接続
されている。このバスに関するバス権はバス制御部11
50によって調停される。そのために、バス制御部11
50と前記その他の回路部分は制御信号で結ばれてい
る。
【0020】図2には図1に示したマルチメディアデー
タ処理システムのプロセッサ部1100の具体例を示し
ている。本発明による中断再開機能の説明はこの構成を
前提として行う。プロセッサ部1100は図形処理部1
100aとCPU(Central Processing Unit:中央処理
装置)部1100bがCPUバス1151にて接続され
て構成される。図形処理部1100aは描画制御と表示
制御を行なうグラフィックプロセッサによって構成する
ことができる。CPU部1100bはマイクロプロセッ
サによって構成する事ができる。グラフィックプロセッ
サとプロセッサは夫々別々に半導体集積回路化されてい
る。
【0021】前記CPU部1100bは、図1にて示し
たものと同様に命令処理部1110、キャッシュメモリ
1120、シリアルI/O1160、バス制御部115
0を内蔵している。バス制御部1150はプロセッサ部
1100外部の前記回路と接続できるようにCPUバス
1151に接続される。このCPUバス1151は前記
図形処理部1100aとの接続にも使われる。図形処理
部1100aはこのCPUバス1151を内部のCPU
インタフェース制御部1170で受ける。図形処理部1
100aはこれ以外に図1に示したものと同様に画素発
生部1130、表示制御部1140、統合型図形メモリ
制御部1180を内蔵する。統合型図形メモリ制御部1
180は統合型図形メモリ1190と直結されている。
【0022】ここで、統合型図形メモリ1190は、コ
マンドの記憶領域、フレームバッファ領域、図形の基礎
データ(テキスチャー)格納領域として統合的に利用さ
れる。この統合型図形メモリ1190に対するアクセス
制御やメモリ領域管理は統合型図形メモリ制御部118
0が行なう。前記図形処理部1100aに対する描画動
作や表示動作の内容は前記統合型図形メモリ1190の
コマンド領域に書込まれたコマンド列に従って決定され
る。コマンドの書き込みはCPU部1100bが行な
う。特定のタスクを指示するための複数のコマンドから
なるコマンド列をディスプレイリストと称する。例えば
背景と前景をマルチタスクで描画するとき、タスク毎に
ディスプレイリストが形成される。
【0023】ここで統合型図形メモリ1190の内容の
一例を具体的に説明する。図3に例示されるように、デ
ィスプレイリストDLiは例えばメニューなどの前景画
像情報FBdを描画するための一連のコマンド列を含
み、ディスプレイリストDLjは例えば背景画像情報B
Gdを描画するための一連のコマンド列を含む。この例
では表示ウインドウサイズSZに合わせて背景画像情報
BGdを切り出すと共に切り出した背景画像情報に前景
画像情報を重ね合わせて表示させる例を示している。背
景画像をスクロールする場合には、フレーム切換え時間
間隔毎に背景画像情報の切り出し位置を変えて背景画像
情報と前景画像情報とを合成しなければならない。図3
に示されるように、描画された背景画像情報と前景画像
情報の読み出しと合成処理は表示制御部1140が表示
タイミングに同期して行なう。
【0024】前記画素発生部1130の動作はCPU部
1100bから指示され、画素発生部1130の描画動
作が起動された後、画素発生部1130及びCPU部1
100bは互いに非同期的に動作される。画素発生部1
130は、CPU部1100bからの動作指示を受け、
また、CPU部1100bへ状態を通知したりするため
に利用される制御レジスタを有する。画素発生部113
0は制御レジスタに設定された情報若しくは指示に基づ
いて実行手段1132が前記統合型図形メモリ1190
内のディスプレイリストに従って描画処理を行なう。
【0025】前記制御レジスタは、コマンドを実行した
り内部状態を反映したりするための各種制御レジスタで
ある。前記制御レジスタとして、図2には、システム制
御レジスタ1131a、ステータスレジスタ1131
b、コマンドステータスレジスタ1131c、クリッピ
ング領域指定レジスタ1131d、割込み許可レジスタ
1131e、ディスプレイリスト開始アドレスレジスタ
1131fが代表的に示されている。それらレジスタは
CPU部1100bによって直接アクセス可能にされ
る。
【0026】前記システム制御レジスタ1131aはコ
マンドの実行スタートを指示するスタートビットRS、
コマンドの実行中断を指示する中断指示ビットRBRK
を含み、それらはCPU部1100bによって値が設定
される。前記ディスプレイリスト開始アドレスレジスタ
1131fにはコマンド実行開始が指示されたとき実行
すべきディスプレイリストの実行開始アドレスDLSA
RがCPU部1100bによって設定される。ステータ
スレジスタ1131bには実行開始されたディスプレイ
リストの最終コマンドの実行完了によってイネーブル
(=1)にされるディスプレイリスト実行完了ビットT
RAと、中断指示によって実際にコマンドの実行を中断
したときにイネーブルにされる中断完了ビットBRKを
含み、それらは画素発生部の内部論理によって値が設定
される。割込み許可レジスタ1131eは画素発生部に
おけるコマンド実行の中断が完了されたとき(BRK=
1)、CPU部1100bに割込み信号IRQを発生す
るか否かを指定する割込みイネーブルビットBREを含
む。コマンドステータスレジスタ1131cは現在実行
中のコマンドの所在(統合型図形メモリ1190上のア
ドレス)を示すコマンド実行ステータス情報CSTRを
保有する。特に制限されないが、前記スタートビットビ
ットRS、中断指示ビットRBRKはその指示に応ずる
処理が開始されることによって自動的にディスエーブル
に戻される。また、完了ビットTRA及びBRKは、特
に制限されないが、スタートビットRSがイネーブルに
されることによって自動的にディスエーブルに反転させ
ることができる。
【0027】尚、割込みイネーブルビットBREがディ
スエーブルのとき、CPU部1100bは中断完了ビッ
トBRKの状態をポーリングなどによって監視する事
で、画素発生部におけるコマンドの実行完了を認識する
ことができる。また、画素発生部におけるコマンド実行
の中断を指示するビットRBRKは、CPU部1100
bがソフトウェアで設定する構成に限定されず、特定の
信号端子の論理値を反映して値が設定されるように構成
する事も可能である。
【0028】ディスプレイリストに含まれるコマンドの
実行を中断するときの処理手順の概要を図2を参照しな
がら説明する。CPU部1100bは実行すべきコマン
ド列を予め統合型図形メモリ1190のディスプレイリ
ストとして格納させ、更に、そのディスプレイリスト開
始アドレスDLSARをレジスタ1131fに予めセッ
トする。そして、CPU部1131bがスタートビット
RSを論理値“1”の設定すと、画素発生部1130
は、ディスプレイリスト開始アドレスDLSARで指定
されるディスプレイリストのコマンドを順次実行開始す
る。このとき、表示フレーム切り換えタイミングなどと
の関係で、今実行している描画処理を中断して別の描画
処理タスクの実行を割込ませたい場合(その具体例は後
述する)、CPU部1100bは中断指示ビットRBR
Kに論理値“1”を設定する。画素発生部1130は、
中断指示ビットRBRKに論理値“1”が設定される
と、そのディスプレイリスト中で現在実行中のコマンド
の実行を完了した後、当該コマンドに続く次のコマンド
の実行を中断し、前記中断完了ビットBRKに論理値
“1”をセットする。中断完了ビットBRKが論理値
“1”にされると、割込みイネーブルビットBREがイ
ネーブルにされている場合、これによって割込み信号I
RQがアサートされる。
【0029】割込み信号IRQがアサートされ、或いは
CPU部1100bが中断完了ビットBRK=1を認識
すると、CPU部1100bは、ディスプレーリストが
中断されたときの図形処理部1100aの内部状態を退
避する処理を行なう。退避される情報は、中断されたデ
ィスプレイリストのコマンドを再開するために必要な情
報であり、中断したコマンドのアドレスのようなコマン
ド実行ステータス情報CSTRや描画処理で利用されて
いた各種ポインタ類及びパラメータなどとされる。退避
先は、例えば主記憶1200の所定のメモリ領域とされ
る。
【0030】CPU部1100bは、退避処理を完了し
た後、割込ませたいタスクに応ずる別のディスプレイリ
ストの開始アドレス情報を前記ディスプレイリスト開始
アドレスレジスタ1131fに再設定した後、スタート
ビットRSをイネーブルにする。これによって、図形処
理部1100aはCPU部1100bが割込ませたいタ
スクを実行する事ができる。
【0031】前記割込ませたいタスクのディスプレイリ
ストのコマンドが全て実行完了されると、ディスプレイ
リスト実行完了ビットTRAがイネーブルにされる。C
PU部1100bはその状態を検出すると、前記中断し
たタスクを再開するために前記退避した情報を図形処理
部1100aに復帰させるための処理を行なう。復帰
後、図形処理部1100aが前記中断したディスプレイ
リストのコマンド実行を継続可能にするために、最初、
図形処理部1100aは復帰用ディスプレイリストを用
いる。すなわち、CPU部1100bは前記退避情報を
復帰した後、ディスプレイリストの開始アドレスレジス
タ1131fに復帰用ディスプレイリストの開始アドレ
スを設定してスタートビットRSをイネーブルにする。
復帰用ディスプレイリストには、コマンドステータスレ
ジスタ1131cに復帰されたコマンド実行ステータス
情報CSTRによって示されるコマンドアドレスをジャ
ンプ先とするジャンプコマンドを有する。これによっ
て、画素発生部1130は実行中断されたディスプレイ
リストのコマンドを継続して実行する事ができる。
【0032】例えば図3に例示されたディスプレイリス
トDLjが実行対象とされているとき、前景画像情報に
変更指示によって背景画像情報に描画完了を待てない場
合、ディスプレイリストDLjのコマンド実行を中断す
る。前記中断指示によって実行中断されたコマンド実行
ステータス情報がCSTRjであるとする。そのコマン
ド実行ステータス情報がCSTRj等が前記退避された
後、CPU部1100bのレジスタ設定によって図3の
ディスプレイリストDLiのコマンド実行が開始され
る。ディスプレイリストDLiのコマンドが最後まで実
行完了されると、前述のようにCPU部1100bは復
帰処理を行なう。例えばコマンド実行ステータス情報が
CSTRjがレジスタ1131cに復帰される。そして
CPU部1100bは復帰用ディスプレイリストDLk
を統合型図形メモリ1190に書込み制御する。復帰用
ディスプレイリストDLkには、コマンドステータスレ
ジスタ1131cに復帰されたコマンド実行ステータス
情報CSTRjによって示されるコマンドアドレスをジ
ャンプ先とするジャンプコマンドJUNP(CSTR
j)を有する。そして、ディスプレイリストの開始アド
レスレジスタ1131fに復帰用ディスプレイリストD
Lkの開始アドレスDLSARkを設定してスタートビ
ットRSをイネーブルにすることにより、画素発生部1
130は実行中断されたディスプレイリストのコマン
ド、すなわちコマンド実行ステータス情報CSTRjに
よって特定されるコマンドからディスプレイリストDL
jの実行を再開することができる。
【0033】図4及び図5には図形処理部1100aが
保有するレジスタの一覧が示される。同図には前記以外
のレジスタも示されている。以下の説明の中で引用する
レジスタは図4及び図5に記載されたレジスタである。
レジスタアドレスは16進数で示されている。
【0034】図6には特にコマンド中断に関係するレジ
スタのビットが部分的に示されている。システム制御レ
ジスタ(SYSR)1131aのビット10はRBRKで
ある。このビットが0の時には通常動作が継続される。
即ち、CPU部1100bからシステム制御レジスタ1
131aのビット8(RS)に1がセットされると、画素発
生部1130は描画コマンドを統合型図形メモリ制御部
1180を経由して統合型図形メモリ1190から読み
出す。画素発生部1130は読み出された描画コマンド
を解釈、実行する。この際に描画パタン情報の参照、最
終図形の格納等の処理が統合型図形メモリ1190に対
して行われる。このように順次コマンドを実行して行
き、コマンド終了を示す特定の描画コマンドを読み込ん
だ時点で描画終了フラグTRAを立てる。TRAはステ
ータスレジスタ1131bのビット10である。このTR
Aフラグをもってディスプレイリストの全てのコマンド
を実行して描画終了状態となる。
【0035】一方、CPU部1100bがRBRKに1を
立てたときには実行中のコマンドが終了した時点でステ
ータスレジスタ1131b内の前記ビットBRKが1に
なり、描画が中断状態となる。ビットBRKはステータ
スレジスタ1131bのビット7である。前記ビットR
BRKは描画中断後“0”にクリアされる。この状態を
CPU部1100bが認識した後、CPU部1100bか
らレジスタSRCRのビット7のビットBRCLに1を立
てることでビットBRKは自動的にクリアできる。CP
U部1100bに描画の中断を正しく認識させるために
ビットRBRKの設定はビットBRKが0であることを
確認した後に行う。ビットBRKが立ったことはビット
BRKをCPU部1100bが読み出すことで確認でき
る。また、ビットBRKが立ったことをCPU部110
0bへ割込み信号IRQとして通知する事も可能であ
る。これは割込み許可レジスタのビット7のビットBR
Eに1を立てることで設定できる。なお、再開時に実行
すべき次のコマンドの先頭アドレスは、前述の手順に従
ってコマンドステータスレジスタ1131cのCSTR
に復帰される。CSTRはアドレスが01Fのレジスタの
ビット6〜0で示される上位データCSTHと、アドレス
が020のレジスタのビット15〜1で示される下位データC
STLとを結合して得られる。
【0036】次に図7及び図8を用いて描画処理の中断
再開が必要な具体例を説明する。図形処理部1100a
は以下に示す2画面合成スクロール表示機能(異なる表
示フレームの画像情報を合成してスクロール表示を行な
う機能)を有する。
【0037】図7には2画面合成(異なる表示フレーム
の合成)時における前記画素発生部1130内部のレジ
スタ設定例が示される。即ち、アドレス005のレジスタ
DSMRのビット10(BGビット)に1に設定すると、背
景画面(BGd)の上に前景画面(FBd0又はFBd1)が
重なって表示される。BG=0のときは合成は行なわれ
ない。上記合成は8ビット/画素の時に有効である。8
ビット/画素モードであることはアドレス006のレジスタ
REMRのビット0(GBM)にて示される。BGdのサ
イズ/ビット構成はFBd0またはFBd1と同一であ
る。このときのBGdの開始位置はアドレス026のレジ
スタBGSX、アドレス027のレジスタBGSYを用い
た2次元論理座標で指定することができる。この2次元
論理座標の原点は統合型図形メモリ1190の先頭にあ
る。重ね合わせは、表示中のFBd0又はFBd1の画素
がオール0ならばBGdの画素を、それ以外ではFBd
0又はFBd1の画素を出力する事で実現される。また、
BGdに対応するメモリ領域はアドレス005レジスタD
SMRのビット11(WRAP)によってラップアラウンド
(球面スクロール)するかどうか指定される。WRAP
=1のとき球面スクロールが可能にされる。なお、これ
らのレジスタはCPU部1100bからの設定要求の
後、フレームまたはフィールドの再表示時期に合わせて
反映される。
【0038】図8には2画面合成スクロール表示の具体
的な動作例が示される。同図には統合型図型メモリ11
90の記憶領域を2次元アドレス表示してある。統合型
図形メモリ1190には前景画面(FBd0)1191と
背景画面(BGd)1192とを別々含んでいる。
【0039】図8の(a)は、ラップアラウンドが指定
されていない場合を示しており、前景画面(FBd0)1
191のデータと背景画面(BGd)1192のデータと
が順次読み出されて単純に重ね合わせられて、表示され
る。背景画面(BGd)のスクロールは、開始座標BGS
X,BGSYを変更する事によって行なわれる。
【0040】図8の(b)はラップアラウンドが指定さ
れている場合であり、背景画面(BGd)の画像データ1
192がラップアラウンドの単位1193をはみ出す場
合には1192-1、1192-2、1192-3、11
92-4の如く1193領域の中で回り込んだ位置にあ
るデータを組み合わせて背景画面データ1192とす
る。この例では、ラップアラウンドの単位1193は、
X方向はMWXビットで示されるメモリ幅、Y方向は512
画素の矩形である。MWXビットはアドレス006のビット6
で指定される。ラップアラウンドの単位1193の先頭
座標は、X方向は0、Y方向はBGSYのビット[13:09]で
与えられる。
【0041】上記2画面スクロールの処理を一例として
図9の状態遷移図を用いて描画の中断再開の処理手法を
説明する。図形処理部1100aにはソフトウェア的に
大きく分けて4種類の状態がある。まず、描画無し状態
5001である。これは図形処理部1100aが描画動
作を行なっておらず、かつ、中断状態でもない場合であ
る。この状態で図形処理部1100aに対してCPU部
1100bからアドレス000のシステム制御レジスタのス
タートビット(ビット8)に1がセットされると、描画が
開始され、状態5002へ遷移する。図8の例に即した
動作を考えると、状態5002では、前景画面(FBd
0)1191の描画が指示されたことになる。この描画は
外的要因がなければ有限時間内に終了し、状態5001
へ戻る。背景画面(BGd)1192の描画が起動される
場合にも、同様に状態5001から状態5003へ遷移
し、外的要因がなければ当該描画処理は有限時間内に終
了し、状態5001へ戻る。
【0042】描画の中断再開機能は、状態5003のあ
る時点で、前景画面(FBd0)1191を速やかに描画
する必要性のある外的要因が発生したときに効果があ
る。描画中断再開の機能が無ければ、背景画面(BGd)
1192の描画が正常終了して、状態5001へ遷移し
た後に前景画面(FBd0)1191の描画を起動せざる
を得ない。すなわち、状態5003の描画は終了時刻が
規定されておらず、前景画面(FBd0)1191の描画
がその緊急度に拘わらず背景画面描画終了まで待たされ
ることになる。描画中断再開の機能を用いれば、状態5
003の描画を中断する事ができる。その後図形処理部
1100aが持つ再開に必要な情報をCPU部1100b
から読み出し退避させる。前景画面(FBd0)1191
の描画を起動し、状態5004へ遷移する。状態500
4は有限時間内に終了する。この段階で先に退避した情
報をCPU部1100bから図形処理部1100aへ回復
する事で状態5003へ戻ることができる。
【0043】次に、描画中のディスプレイリストを途中
で中断し、別のディスプレイリストを実行後、中断され
ているディスプレイリストを再開する処理フローの一例
を図10を参照しながら説明する。先ず、CPU部11
00bの処理として以下を実行する。背景画面(BGd)
1192の描画中断を発行する。レジスタ1131aの
ビットRBRKにて指示する。これを受けて図形処理部
1100aはフェッチしているコマンドをコマンド単位
に実行の切れ目で中断する。そして中断指示ビットBR
Kを”1”とする。再開時必要となる情報をレジスタに
格納する。これらの情報の代表はサブルーチンリターン
アドレス、システムクリップ領域、ユーザーククリップ
領域、ローカルオフセット量、カレントポインタ値等で
ある。CPU部1100bは中断指示ビットBRK又は
割込み信号IRQで描画中断を検知すると、再開時必要
となる情報とCSTR1131c(再開時の先頭アドレ
ス)を図形処理部1100aから読み出し、メインメモ
リ1200に退避する。その後、コマンドの転送、各種
領域の切り替えを含む、前景画面(FBd0)1191の
描画を準備し、起動する。図形処理部1100aはこれ
を受けて描画開始し、終了時にはビットTRAに“1”
を立てる。
【0044】CPU部1100bは、TRA=1により
描画終了を検知すると、中断されているコマンド列を再
開させる準備を行う。先ず、退避してあるサブルーチン
リターンアドレスを図形処理部1100aのレジスタへ
書き込む。次に、環境回復用コマンド列(復帰用ディス
プレイリスト)を作成する。ここで説明する環境回復コ
マンド列は、レジスタの復帰とコマンド実行再開用のジ
ャンプ処理とを一緒にしたものであり、(1)SCLO
P(システムクリップ)、(2)UCLIP(ユーザー
クリップ)、(3)LCOFS(ローカルオフセッ
ト)、(4)MOVE(カレントポインタ)などのレジ
スタ回復処理と、(5)JUMP(再開時の先頭アドレ
ス)処理を含むディスプレイリストである。更に、作成
したコマンド列を図形処理部1100aへ転送し、描画
領域切り替え、コマンド列開始アドレスを上記リストの
先頭に設定後、描画処理を起動する。ここで説明した環
境回復は、レジスタへの書き込みとコマンド列による設
定を混在させているが、レジスタ設定のみ、コマンド列
による設定のみによって実現することも可能である。最
後に、図形処理部1100aは中断されていたディスプ
レイリストを再開、実行終了時にビットTRAを”1”
とする。
【0045】図11には中断再開の実行タイミングの一
例が示される。前景画面への描画はフレーム切り換え時
間内に終了しなければならない。ところで、中断処理は
実行中のコマンドが終了してから行われるので、中断の
最小単位時間はフレーム時間から前景画面への描画時間
をさし引いたものよりも小さくなるように調整されてい
る必要がある。ここで、フレーム切り換え時間とは前景
画面の表示が変化する間隔であり、必ずしもハードウェ
ア的垂直同期信号のタイミングと言うわけではない。ス
クロールなどを行なう場合、少なくともフレーム切換え
時間毎に表示フレームを切り換えれば、表示上スムース
なスクロールを実現できる。
【0046】図12にはBITBLT(Bit Block Tran
sfer)方式にて2画面合成スクロールと同様のスクロー
ルを行なう場合の例が示される。BITBLT方式は、
統合型図形メモリ1190に描かれた背景画面の画像情
報から、表示画面の領域に応ずる画像情報をコマンドで
コピーする手法である。前景画面(FBd)切り換え時
に、コピーする座標を移動させることによってスクロー
ルを行なうことができる。スムースにスクロールするた
めには、コピー作業と並行してスクロール方向の背景画
面を描画しておく必要がある。そのため、コマンド列の
実行を中断/再開する必要が生じる。BITBLT方式
によるスクロールの前景(FBd0/FBd1)制御方
法は、以下に示すように行なう。即ち、システム制御レ
ジスタ000のビット7-6を10に設定することでフレー
ムの切替をCPU部1100bから明示的に指定できる
ようにする。また、表示開始アドレスレジスタの設定を
図13の如く設定する。なお、表示開始アドレス(DS
A0/DSA1)は、スクロール開始時のダブルバッフ
ァフレームのビット(DBF)の値によって決まり、スク
ロール中の設定は固定となる。
【0047】以上説明した図形処理部1100aによれ
ば、ディスプレイリストで規定されるコマンド列を最後
まで実行したときも、また、中断したときも、次のコマ
ンド列を実行するときは、CPU部1100bから、前
記実行開始アドレスの設定とスタートビットのセットと
を行なえばよい。中断した処理を再開できるようにする
には、CPU部1100bは前記コマンド実行ステータ
ス情報をその他必要な情報と共に退避し、再開時にそれ
ら情報を回復すればよい。したがって、プロセッサ部1
100は、描画処理に長時間を要する可能性のあるコマ
ンド列を実行中であっても、CPU部1100bから中
断指示ビットがセットされる事により、当該コマンド列
の実行を中断し、優先度の高い別のコマンド列を急遽実
行することができる。中断した処理を後から再開するた
めに必要な情報を退避するための退避処理、中断後に割
込むコマンド列の指定、割込まれたコマンド列の実行完
了後に前記中断されたコマンド列の実行を再開する処理
は、全てCPU部1100bで行なうことができる。し
たがって、任意の位置でのコマンド実行中断機能、優先
度の高いコマンド列の割込み実行機能を簡単な回路構成
によって実現できる。
【0048】そして、上記データ処理システムは、緊急
度の高い描画要求がある場合に現在実行中の処理を中
断、優先度の高い処理を実行後、再びもとの処理を再開
することができ、図形処理装置を含めてシステム全体で
リアルタイム性を比較的容易に保証することができる。
【0049】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【0050】例えば、統合型図形メモリは図形処理部に
オンチップで含めるようにしてもよい。また、フレーム
バッファ領域とコマンド列の格納領域は別々のメモリに
割り当ててもよい。
【0051】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【0052】すなわち、任意の位置でのコマンド実行中
断機能、優先度の高いコマンド列の割込み実行機能を簡
単な回路構成によって実現できる。そして、緊急度の高
い描画要求がある場合に現在実行中の処理を中断、優先
度の高い処理を実行後、再びもとの処理を再開すること
ができ、図形処理装置を含めてシステム全体でリアルタ
イム性を保証することができる。単一の図形処理部でマ
ルチタスクOS(Operating System:オペレーティング
システム)の管理下で動作する複数の描画指示プログラ
ムに対しても対応可能である。
【図面の簡単な説明】
【図1】本発明に係るデータ処理システムの一例である
マルチメディアデータ処理システムの概略ブロック図で
ある。
【図2】図1に示したマルチメディアデータ処理システ
ムのプロセッサ部の具体例を示すブロック図である。
【図3】統合型図形メモリの記憶領域の一例を示す説明
図である。
【図4】図形処理部の内蔵レジスタの一覧を図5と共に
示す説明図である。
【図5】図形処理部の内蔵レジスタの一覧を図4と共に
示す説明図である。
【図6】コマンド中断に関係するレジスタのビットを部
分的に示す説明図である。
【図7】2画面合成時における画素発生部内部のレジス
タ設定例を示す説明図である。
【図8】2画面合成スクロール表示の具体的な動作例を
示す説明図である。
【図9】CPU部による描画の中断・再開処理手順の一
例を示す状態遷移図である。
【図10】ディスプレイリストの中断・再開の処理の一
例を全体的に示したフローチャートである。
【図11】中断・再開の実行タイミングの一例を示すタ
イミングチャートである。
【図12】BITBLT方式にて2画面合成スクロール
と同様のスクロールを行なう場合の処理の一例を示す説
明図である。
【図13】図12のスクロール処理における表示開始ア
ドレスとバッファフレームとの関係をの一例を示した説
明図である。
【符号の説明】
2100 画像表示装置 1000 本体 1100 プロセッサ部 1200 主記憶 1310 ROM 1140 表示制御部 1110 命令処理部 1120 キャッシュメモリ 1130 画素発生部 1150 バス制御部 RBRK 中断指示ビット RS スタートビット DLSAR ディスプレイリストの実行開始アドレス TRA ディスプレイリスト実行完了ビット BRK 中断完了ビット CSTR コマンド実行ステータス情報 1131a〜1131f 制御レジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G09G 5/393 G09G 5/36 520M (72)発明者 松尾 茂 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (56)参考文献 特開 平7−271344(JP,A) 特開 平4−299389(JP,A) 特開 平7−287660(JP,A) 特開 平3−282735(JP,A) 特開 昭58−68161(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 5/00 - 5/42 G06F 3/14 - 3/153 G06F 9/46 G06T 1/20

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 外部インタフェース回路と、外部インタ
    フェース回路を介して外部から供給されるコマンド列が
    書込み可能にされる領域を有する記憶手段と、前記外部
    インタフェース回路を介して外部からアクセス可能な制
    御レジスタ手段及び前記制御レジスタ手段に設定された
    制御情報に基づき前記記憶手段上のコマンドに従って描
    画処理を行なう実行手段を有する描画制御部とを含むデ
    ータ処理装置であって、 前記制御レジスタ手段は、コマンド列の実行開始アドレ
    スと、コマンド実行開始を指示するスタートビットと、
    コマンドの実行中断を指示する中断指示ビットと、コマ
    ンド実行中断の完了を示す中断完了ビットと、コマンド
    列の最終コマンドの実行完了を示す実行完了ビットと、
    現在実行中のコマンドの所在を示すコマンド実行ステー
    タス情報とを夫々格納する記憶領域を有し、 前記実行手段は、スタートビットによるコマンド実行開
    始の指示によって前記コマンド列の実行開始アドレスか
    らコマンドを実行し、中断指示ビットによるコマンド実
    行中断の指示によってコマンド実行を中断して前記中断
    完了ビットを完了指示状態にセットし、実行開始された
    コマンド列の最終コマンドの実行完了に応じて実行完了
    ビットを完了指示状態にセット可能であることを特徴と
    するデータ処理装置。
  2. 【請求項2】 前記記憶手段は更に前記描画制御部によ
    る描画処理に利用されるフレームバッファ領域を有する
    ものであることを特徴とする請求項1記載のデータ処理
    装置。
  3. 【請求項3】 前記中断指示ビットを外部から中断指示
    状態にセットする外部信号ピンを有するものであること
    を特徴とする請求項1又は2記載のデータ処理装置。
  4. 【請求項4】 請求項1乃至3の何れか1項記載のデー
    タ処理装置と前記データ処理装置の外部インタフェース
    回路に接続されたCPUとを含み、 前記CPUは、前記実行完了ビットによるコマンド列の
    実行完了指示状態を検出したとき、次に実行させるべき
    コマンド列の実行開始アドレスを設定してスタートビッ
    トによるコマンド実行開始の指示をデータ処理装置に与
    え、前記中断完了ビットによる完了指示状態を検出した
    とき、コマンド実行ステータス情報及び中断された処理
    の回復に必要なデータ処理装置のその他の内部状態を退
    避すると共に次に実行させるべきコマンド列の実行開始
    アドレスを設定しスタートビットによるコマンド実行開
    始の指示をデータ処理装置に与えて所望のコマンド列の
    実行を割込み可能にするものであることを特徴とするデ
    ータ処理システム。
  5. 【請求項5】 前記CPUは、中断後に実行させたコマ
    ンド列の実行完了を前記実行完了ビットによって検出し
    たとき、前記退避した情報を前記データ処理装置に回復
    し、復帰動作用コマンド列の実行開始アドレスを設定し
    てスタートビットによるコマンド実行開始の指示を前記
    データ処理装置に与えるものであり、前記復帰動作用コ
    マンド列は、前記回復されたコマンド実行ステータス情
    報が示す所在のコマンドの実行にジャンプさせるジャン
    プコマンドを含み前記CPUによって前記メモリに書込
    まれるものであることを特徴とする請求項4記載のデー
    タ処理システム。
  6. 【請求項6】 CPUがメモリに書込んだコマンドをグ
    ラフィックプロセッサが実行して表示装置で表示できる
    情報を生成するデータ処理システムであって、 前記メモリは前記グラフィックプロセッサが実行すべき
    コマンド列の格納領域を有し、 前記グラフィックプロセッサは、前記CPUに接続され
    た外部インタフェース回路と、前記メモリを制御するメ
    モリ制御部と、前記外部インタフェース回路を介してC
    PUからアクセス可能な制御レジスタ手段に設定された
    制御情報に基づいて前記メモリ上のコマンドに従った描
    画処理を行なう描画制御部とを含み、 前記制御レジスタ手段は、コマンド列の実行開始アドレ
    スと、コマンド実行開始を指示するスタートビットと、
    コマンドの実行中断を指示する中断指示ビットと、コマ
    ンド実行中断の完了を示す中断完了ビットと、コマンド
    列の最終コマンドの実行完了を示す実行完了ビットと、
    現在実行中のコマンドの所在を示すコマンド実行ステー
    タス情報とを夫々格納する記憶領域を有し、 前記描画制御部は、CPUからのスタートビットによる
    コマンド実行開始の指示によって前記コマンド列の実行
    開始アドレスからコマンドを実行し、CPUからの中断
    指示ビットによるコマンド実行中断の指示によってコマ
    ンド実行を中断して前記中断完了ビットを完了指示状態
    にセットし、実行開始されたコマンド列の最終コマンド
    の実行完了に応じて実行完了ビットを完了指示状態にセ
    ット可能であり、 前記CPUは、前記実行完了ビットによるコマンド列の
    実行完了指示状態を検出したとき、次に実行させるべき
    コマンド列の実行開始アドレスを設定してスタートビッ
    トによるコマンド実行開始の指示をグラフィックプロセ
    ッサに与え、前記中断完了ビットによる完了指示状態を
    検出したとき、コマンド実行ステータス情報及び中断さ
    れた処理の回復に必要なグラフィックプロセッサのその
    他の内部状態を退避すると共に次に実行させるべきコマ
    ンド列の実行開始アドレスを設定しスタートビットによ
    るコマンド実行開始の指示をグラフィックプロセッサに
    与えて所望のコマンド列の実行を割込み可能にするもの
    であることを特徴とするデータ処理システム。
  7. 【請求項7】 前記CPUは、中断後に実行させたコマ
    ンド列の実行完了を前記実行完了ビットによって検出し
    たとき、前記退避した情報をグラフィックプロセッサに
    回復し、復帰動作用コマンド列の実行開始アドレスを設
    定してスタートビットによるコマンド実行開始の指示を
    グラフィックプロセッサに与えるものであり、前記復帰
    動作用コマンド列は、前記回復されたコマンド実行ステ
    ータス情報が示す所在のコマンドの実行にジャンプさせ
    るジャンプコマンドを含み前記CPUによって前記メモ
    リに書込まれるものであることを特徴とする請求項
    載のデータ処理システム。
JP29368597A 1997-10-27 1997-10-27 データ処理装置及びデータ処理システム Expired - Fee Related JP3530360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29368597A JP3530360B2 (ja) 1997-10-27 1997-10-27 データ処理装置及びデータ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29368597A JP3530360B2 (ja) 1997-10-27 1997-10-27 データ処理装置及びデータ処理システム

Publications (2)

Publication Number Publication Date
JPH11133943A JPH11133943A (ja) 1999-05-21
JP3530360B2 true JP3530360B2 (ja) 2004-05-24

Family

ID=17797915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29368597A Expired - Fee Related JP3530360B2 (ja) 1997-10-27 1997-10-27 データ処理装置及びデータ処理システム

Country Status (1)

Country Link
JP (1) JP3530360B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425177B2 (ja) 2005-05-20 2010-03-03 株式会社ソニー・コンピュータエンタテインメント グラフィックプロセッサ、情報処理装置
JP5013966B2 (ja) * 2007-05-24 2012-08-29 三菱電機株式会社 演算処理装置
JP5178562B2 (ja) * 2009-02-06 2013-04-10 三菱電機株式会社 描画制御装置
JP2010218130A (ja) * 2009-03-16 2010-09-30 Mitsubishi Electric Corp 描画制御装置
US8310492B2 (en) * 2009-09-03 2012-11-13 Ati Technologies Ulc Hardware-based scheduling of GPU work
KR102415995B1 (ko) * 2015-09-30 2022-06-30 엘지디스플레이 주식회사 영상 처리 장치 및 이를 포함하는 표시장치
JP2018120449A (ja) * 2017-01-26 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 演算処理装置および情報処理システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138961C2 (de) * 1981-09-30 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur schnellen Ausführung von Unterbrechungen nach Erkennen einer Unterbrechungsanforderung
JPH03282735A (ja) * 1990-03-30 1991-12-12 Toshiba Corp 並列処理システム
CA2050658C (en) * 1990-09-14 1997-01-28 John M. Peaslee Dual hardware channels and hardware context switching in a graphics rendering processor
JPH07271344A (ja) * 1994-03-29 1995-10-20 Hitachi Ltd グラフィック表示装置
JPH07287660A (ja) * 1994-04-19 1995-10-31 Fuji Electric Co Ltd プログラマブルコントローラの割り込み処理方法

Also Published As

Publication number Publication date
JPH11133943A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
JP3253303B2 (ja) コンテキスト切り換え装置及び方法
JP3659062B2 (ja) 計算機システム
JP4896376B2 (ja) コプロセッサの性能を強化するシステムおよび方法
US9298498B2 (en) Building a run list for a coprocessor based on rules when the coprocessor switches from one context to another context
JP4982347B2 (ja) 画像情報の更新を検出するプログラム、方法および画像処理装置
JPH0827707B2 (ja) Fifoバッファの制御装置及び制御方法並びにデータ転送を制御する装置
JP2004536395A (ja) グラフィックコンテキストマネージャを有するグラフィックレンダリングエンジンを用いる装置、方法及びシステム
JPH01200480A (ja) コンピユータ・グラフイック・システムの制御方法
JP2006351013A (ja) 電子装置において保存/リストア手順を行なうための方法及びシステム
US6952217B1 (en) Graphics processing unit self-programming
JP3530360B2 (ja) データ処理装置及びデータ処理システム
JPH01147681A (ja) 図形表示装置及び図形表示方法
JPH1083349A (ja) キャッシュ・メモリ・バンク制御装置
JP2810609B2 (ja) 図形表示方法及びその装置
KR101130361B1 (ko) 코프로세서 내의 연산을 스트림라인하는 방법
JPH04114238A (ja) 情報処理装置
JP4671519B2 (ja) 描画プロセッサおよび描画処理システム
JP2885210B2 (ja) 図形処理システム
JP2829051B2 (ja) 文字表示方式
JPH04205386A (ja) イメージデータ編集制御方法
JP2891542B2 (ja) 画像処理方法及び装置
JPH01116682A (ja) 監視表示装置
JPS62125437A (ja) 付加プロセツサの制御方法
JPH04114231A (ja) 情報処理装置
JPH0567973B2 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees