JP3518951B2 - 機能複製装置および機能複製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、所定の入力デー
タが与えられるとこれに対応する出力データを出力する
被複製対象装置の機能を複製する機能複製装置に関し、
特に、その複製手法に関する。

【０００２】

【従来技術およびその課題】ユーザーが手元で論理機能
を書込むことができるＬＳＩとして、ＰＬＤ（Programm
able Logic Device）が知られている。ＰＬＤには、Ａ
ＮＤ平面とＯＲ平面とを基本構造とする小規模なＰＬＡ
（Programmable Logic Array）から、大規模なＦＰＧＡ
（Field Programmable Gate Array）にいたるまで、多
くの種類がある。

【０００３】これらは、いずれも、あらかじめチップ上
に多くの論理回路等を配置するとともに、論理回路等相
互を、プログラム可能なスイッチを介して接続するよう
構成したものである。したがって、ユーザーが、これら
多くのスイッチを所定のパタンにしたがって継断するこ
とにより、所望の論理機能を実現することができる。

【０００４】このように、ＰＬＤを用いることにより、
短納期で、所望の論理機能を有するＬＳＩを実現するこ
とができる。

【０００５】ところで、ある機能を有するＬＳＩを開発
し、その仕様書を紛失した場合など、同じ機能を有する
ＬＳＩを複製しようとした場合、被複製対象のＬＳＩに
ついて、回路解析等を行なう必要がある。しかし、かか
る回路解析には、多大な時間と解析するための能力が必
要となるため、誰でも容易に行なえるものではなかっ
た。

【０００６】この発明は、所定の入力データが与えられ
るとこれに対応する出力データを出力する被複製対象装
置の機能を複製する機能複製装置を提供することを目的
とする。

【０００７】

【課題を解決するための手段】請求項１の機能複製装置
は、所定の入力データが与えられるとこれに対応する出
力データを出力する被複製対象装置の機能を複製する装
置であって、前記所定の入力データを書換え対象装置お
よび前記被複製対象装置に与える入力付与手段、特定の
入力データについて対応する出力データを得る為の論理
情報を候補として複数記憶する判断情報記憶手段、前記
判断情報記憶手段に記憶された複数の候補のうち、与え
られた入力データ全てについて、前記書換え対象装置か
ら与えられる出力データおよび前記被複製対象装置から
与えられる出力データが一致する候補またはその組合わ
せを特定し、かかる候補またはその組合わせの論理情報
を実現可能とするよう、前記書換え対象装置に書換え命
令を与える書換え手段、を備え、前記書換え対象装置
は、書換え対象回路、この書換え対象回路によって、制
御される第１制御対象部およびこの第１制御対象部の動
作を検出する第１検出部を有しており、前記被複製対象
装置は、被複製対象回路、この被複製対象回路によっ
て、制御される第２制御対象部およびこの第２制御対象
部の動作を検出する第２検出部を有しており、前記書換
え手段は、前記第１検出部および第２検出部にて検出し
た検出データを出力データとして一致判断を行なうこ
と、を特徴とする。

【０００８】請求項２の機能複製装置においては、前記
書換え対象装置の論理構成を読み出し、これを出力する
論理構成読み出し手段を備えたことを特徴とする。

【０００９】請求項３の機能複製方法においては、書換
え対象回路およびこの書換え対象回路によって、制御さ
れる第１の制御対象部を有する書換え対象装置が、被複
製対象回路およびこの被複製対象回路によって、制御さ
れる第２の制御対象部を有する被複製対象装置であっ
て、所定の入力データが与えられるとこれに対応する出
力データを出力する被複製対象装置と同じ機能を有する
ように、前記書換え対象回路を書換える機能複製方法で
あって、特定の入力データについて対応する出力データ
を得る為の論理情報を候補として複数記憶しておき、前
記所定の入力データを前記書換え対象回路および前記被
複製対象回路に与え、前記複数の候補のうち、与えられ
た入力データ全てについて、前記第１制御対象部および
前記第２制御対象部の動作を検出して、両者が一致する
候補を特定し、前記特定した候補の論理情報を実現可能
とするよう、前記書換え対象回路に書換え命令を与える
こと、を特徴とする。

【００１０】なお、課題を解決するために案出した技術
思想を表現するのに用いた請求項の用語と実施形態との
関係について説明する。

【００１１】「入力付与手段」：書換え対象装置および
被複製対象装置に入力データを付与する手段であり、実
施形態においては、図４ステップＳＴ９および図５ステ
ップＳＴ３３におけるＣＰＵ２３の処理が該当する。た
だし、ＣＰＵ２３が入力データが与えられた否かを判断
するのではなく、入力データが与えられると、なんら判
断することなく、ＰＬＤ４０，４１に与えるように構成
してもよい。

【００１２】「判断情報記憶手段」：図３に示す候補を
記憶するハードディスク２６が該当する。

【００１３】「書換え手段」：図５ステップＳＴ４９お
よびステップＳＴ５３におけるＣＰＵ２３の処理、また
は図４ステップＳＴ１３、ステップＳＴ１５およびステ
ップＳＴ１７におけるＣＰＵ２３の処理が該当する。

【００１４】

【作用および発明の効果】請求項１、請求項３の機能複
製装置またはその方法においては、特定の入力データに
ついて対応する出力データを得る為の論理情報を候補と
して複数記憶しておき、前記所定の入力データを前記書
換え対象回路および前記被複製対象回路に与え、前記複
数の候補のうち、与えられた入力データ全てについて、
前記第１の制御対象部から与えられる出力データおよび
前記第２の制御対象部から与えられる出力データが一致
する候補を特定し、前記特定した候補の論理情報を実現
可能とするよう、前記書換え対象回路に書換え命令を与
えている。したがって、与えられた入力データ全てにつ
いて、前記被複製対象装置から与えられる出力データと
一致する出力データを前記書換え対象装置から得ること
ができる。これにより、被複製対象回路およびこの被複
製対象回路によって、制御される第２の制御対象部を有
する被複製対象装置であっても、前記被複製対象回路の
機能を解析することなく、同じ機能を有する書換え対象
装置を得ることができる。

【００１５】請求項２の機能複製装置においては、前記
論理構成読み出し手段は、前記書換え対象装置の論理構
成を読み出し、これを出力する。したがって、前記入力
データ全てについて、前記一致判断を行なうことなく、
同じ機能を有する書換え対象装置を簡単且つ短時間で得
ることができる。

【００１６】

【発明の実施の形態】本発明の一実施形態について、図
面を用いて説明する。

【００１７】１．機能ブロック図の説明 図１に示す機能複製装置１は、所定の入力データが与え
られるとこれに対応する出力データを出力する被複製対
象装置の機能を複製する装置であって、入力付与手段
３、判断情報記憶手段５、書換え手段７および論理構成
読み出し手段１１を備えている。

【００１８】入力付与手段３は、所定の入力データを書
換え対象装置１９および被複製対象装置１７に与える。

【００１９】書換え対象装置１９は、書換え対象回路１
９ａ、第１制御対象部１９ｂおよびこの第１制御対象部
１９ｂの動作を検出する第１検出部１９ｃを有してい
る。第１制御対象部１９ｂは、書換え対象回路１９ａに
よって制御される。第１検出部１９ｃは、第１制御対象
部１９ｂの動作を検出する。

【００２０】また、被複製対象装置１７は、被複製対象
回路１７ａ、第２制御対象部１７ｂおよび第２検出部１
７ｃを有している。第２制御対象部１７ｂは、被複製対
象回路１７ａによって、制御される。第２検出部１７ｃ
は、第２制御対象部１７ｂの動作を検出する。また、書
換え手段７は、第１検出部１９ｃおよび第２検出部１７
ｃにて検出した検出データを出力データとして一致判断
を行なう。

【００２１】判断情報記憶手段５は、特定の入力データ
について対応する出力データを得る為の論理情報を候補
として複数記憶する。書換え手段７は、判断情報記憶手
段５に記憶された複数の候補のうち、与えられた入力デ
ータ全てについて、第１検出部１９ｃおよび第２検出部
１７ｃにて検出した検出データが一致する候補またはそ
の組合わせを特定する。そして、特定した候補またはそ
の組合わせの論理情報を実現可能とするよう、書換え対
象装置１９に書換え命令を与える。

【００２２】論理構成読み出し手段１１は、書換え対象
回路１９ａの論理構成を読み出し、これを出力する。

【００２３】したがって、与えられた入力データ全てに
ついて、被複製対象装置１７から与えられる出力データ
と一致する出力データを書換え対象回路１９ａから得る
ことができる。これにより、被複製対象装置１７の機能
を解析することなく、同じ機能を有する書換え対象装置
１９を得ることができる。また、与えられる入力データ
全てについて、前記一致判断を行なうことなく、同じ機
能を有する書換え対象装置を簡単且つ短時間で得ること
ができる。

【００２４】なお、書換え対象装置１９を書換え対象回
路１９ａだけで構成してもよい。この場合は、書換え対
象回路１９ａからの出力データが、書換え手段に与える
ようにすればよい。

【００２５】２．ハードウェア構成 図２に、図１に示す機能複製装置１をＣＰＵを用いて実
現したハードウェア構成の一例を示す。

【００２６】機能複製装置１は、ＣＰＵ２３、メモリ２
７、ハードディスク２６、フロッピーディスクドライブ
（ＦＤＤ）３３、キーボード２８、Ｉ／Ｏ３１およびバ
スライン２９を備えている。

【００２７】ＣＰＵ２３は、ハードディスク２６に記憶
された制御プログラムにしたがいバスライン２９を介し
て、各部を制御する。

【００２８】この制御プログラムは、ＦＤＤ３３を介し
て、プログラムが記憶されたフレキシブルディスクから
読み出されてハードディスク２６にインストールされた
ものである。なお、フレキシブルディスク以外に、ＣＤ
−ＲＯＭ、ＩＣカード等のプログラムを実体的に一体化
したコンピュータ可読の記憶媒体から、ハードディスク
にインストールさせるようにしてもよい。さらに、通信
回線を用いてダウンロードするようにしてもよい。

【００２９】本実施形態においては、プログラムをフレ
キシブルディスクからハードディスク２６にインストー
ルさせることにより、フレキシブルディスクに記憶させ
たプログラムを間接的にコンピュータに実行させるよう
にしている。しかし、これに限定されることなく、フレ
キシブルディスクに記憶させたプログラムをＦＤＤ３３
から直接的に実行するようにしてもよい。なお、コンピ
ュータによって、実行可能なプログラムとしては、その
ままのインストールするだけで直接実行可能なものはも
ちろん、一旦他の形態等に変換が必要なもの（例えば、
データ圧縮されているものを、解凍する等）、さらに
は、他のモジュール部分と組合して実行可能なものも含
む。

【００３０】ハードディスク２６には候補アルゴリズム
が複数記憶される。この候補アルゴリズムの一例を図３
に示す。各候補アルゴリズムには番号が付与されてい
る。例えば、番号１の候補は「入力値をそのまま出力す
る」というアルゴリズムである。

【００３１】メモリ２７には演算結果等が一時記憶され
る。Ｉ／Ｏ３１には、書換え対象回路であるＰＬＤ４
１、被複製対象回路であるＰＬＤ４０と接続され、デー
タの入出力を行なう。キーボード２８は命令等を入力す
る命令入力手段である。

【００３２】３．フローチャート つぎに、図４、図５を用いて、ハードディスク２６に記
憶されているプログラムについて説明する。なお、以下
では、被複製対象装置であるＰＬＤ４０は、図６に示す
ようなビット長が３ビットの入力データが与えられた場
合に、対応する３ビットの出力データを出力するものと
して説明する。また、書換え対象装置であるＰＬＤ４１
については、なんら論理回路は構成されておらず、入力
データが与えられると、これをそのまま出力するものと
して説明する。

【００３３】まず、ＣＰＵ２３はＦフラグがオンか否か
を判断する（図４ステップＳＴ３）。なお、Ｆフラグと
は、ＰＬＤ４１に切り換え回路を作成する書き換え命令
が与えられているかを判定する為のフラグであり、詳細
については後述する。

【００３４】初期状態では、Ｆフラグはオフである。し
たがって、図４ステップＳＴ３から図５ステップＳＴ３
１に進み、入力データが与えられたか否かを判断する
（図５ステップＳＴ３１）。

【００３５】ＰＬＤ４０およびＰＬＤ４１は、与えられ
た入力データに応じて出力データをそれぞれ出力する。
ここで、図６Ａに示すように、入力データ「０００」に
対して、ＰＬＤ４０から基準出力データ「１１１」が与
えられる。ＰＬＤ４１からは、入力データ「０００」に
対して学習対象出力データ「０００」が与えられる。

【００３６】ＣＰＵ２３は、この場合、２つのＰＬＤ４
０，４１からの出力データが一致しないと判断し、処理
対象アルゴリズム番号ｉを初期化する（図５ステップＳ
Ｔ４３）。そして、処理対象アルゴリズム番号ｉをイン
クリメントし（ステップＳＴ４５）、ｉ番目のアルゴリ
ズムをハードディスク２６から読み出しを行なう。この
場合、ｉ＝１であるので１番目のアルゴリズム「入力値
をそのまま出力する」が読み出される。

【００３７】つぎに、ＣＰＵ２３は、この読み出したア
ルゴリズムを用いると、メモリ２７に記憶されている入
力データから、基準出力データと同じ出力データが得ら
れるか否かを判断する（ステップＳＴ４９）。この場
合、メモリ２７には、図１６Ａに示す入力データ「００
０」が記憶されている。アルゴリズム番号１のアルゴリ
ズムは、この入力データ「０００」を基準出力データ
「１１１」に変換するものではない。したがって、全て
のアルゴリズムを検討したか否かを判断する（ステップ
ＳＴ５１）。この場合、検討していないアルゴリズムが
残っているので、ステップＳＴ４５に戻り、処理対象ア
ルゴリズム番号ｉをインクリメントする。

【００３８】つぎに、ＣＰＵ２３は、２番目のアルゴリ
ズムを読み出す（ステップＳＴ４７）。この場合、２番
目のアルゴリズム「入力値を反転させて出力する」を用
いると、図６Ａに示す入力データ「０００」を、基準出
力データ「１１１」と一致する出力データを得ることが
できる。したがって、ステップＳＴ４９において、メモ
リ２７に記憶された入力データを満足すると判断し、ス
テップＳＴ５３に進む。そして、ｉ番目のアルゴリズム
処理を行なう回路へ書き換える書き換え命令を、Ｉ／０
３１を介してＰＬＤ４１に出力する（ステップＳＴ５
３）。このように、図７Ａに示すようにＰＬＤ４１は、
アルゴリズム番号２のアルゴリズムを処理回路Ａが形成
される。

【００３９】本実施形態においては、図８、図９に示す
ような回路をＰＬＤ４１に構成しておき、これをスイッ
チ１１をオン、オフさせることによって、図８に示す論
理回路を構成できるようにした。

【００４０】図８に、この発明の一実施形態によるプロ
グラム可能な機能装置であるＰＬＡを構成するロジック
アレイ２０の回路構成を、模式的に示す。ＰＬＡ１２
は、比較的単純な構成のＰＬＤであり、ＡＮＤ平面部２
２とＯＲ平面部２４とを備えている。なお図８は、説明
のために、ロジックアレイ２０の回路構成の一部を抜き
出して示した図であり、実際のロジックアレイ２０は、
より複雑な構成を持っている。

【００４１】図８においては、ＡＮＤ平面部２２は、回
路要素である４本のデータ入力ラインＬ１１、Ｌ１２、
Ｌ１３、Ｌ１４、４本のＡＮＤ入力ラインＬ２１、Ｌ２
２、Ｌ２３、Ｌ２４、および、４個のＡＮＤゲートＡＮ
Ｄ１、ＡＮＤ２、ＡＮＤ３、ＡＮＤ４を備えている。

【００４２】ＡＮＤ平面部２２の、データ入力ラインＬ
１１〜Ｌ１４とＡＮＤ入力ラインＬ２１〜Ｌ２４との１
６個の交点には、スイッチ手段であるスイッチＳＷ１１
〜ＳＷ４４が設けられている。

【００４３】ＯＲ平面部２４は、回路要素である４本の
ＡＮＤ出力ラインＬ３１、Ｌ３２、Ｌ３３、Ｌ３４、３
本のＯＲ入力ラインＬ４１、Ｌ４２、Ｌ４３、３個のＯ
ＲゲートＯＲ１、ＯＲ２、ＯＲ３、および、３本のＯＲ
出力ラインＬ５１、Ｌ５２、Ｌ５３を備えている。

【００４４】ＡＮＤ平面部２２同様、ＯＲ平面部２４
の、ＡＮＤ出力ラインＬ３１〜Ｌ３４とＯＲ入力ライン
Ｌ４１〜Ｌ４３との１２個の交点には、スイッチ手段で
あるスイッチＳＷ５１〜ＳＷ８３が設けられている。

【００４５】なお、図８においては説明の便宜上、４個
のＡＮＤゲートＡＮＤ１、ＡＮＤ２、ＡＮＤ３、ＡＮＤ
４と、３個のＯＲゲートＯＲ１、ＯＲ２、ＯＲ３とを用
いるよう記載したが、実際の回路においては、これらの
ゲートに替え、７個のＮＡＮＤゲートを用いて、図８と
論理的に等価な回路を実現している。

【００４６】図９に、スイッチＳＷ１１の回路構成を示
す。この実施形態においては、スイッチＳＷ１１は、強
誘電体トランジスタ３０を用いて構成した。なお、他の
スイッチＳＷ１２〜ＳＷ８３についても、同様である。

【００４７】スイッチＳＷ１１においては、ゲート端子
Ｇとデータ入力ラインＬ１１との間に、所定の電圧を印
加すると、強誘電体層ＦＥは分極する。強誘電体層ＦＥ
の分極方向は、印加する電圧の向きによって異なる。強
誘電体層ＦＥの分極方向が変更されると、トランジスタ
としてのしきい値が変更される。このようにして、スイ
ッチＳＷ１１を閉状態から開状態へ、開状態から閉状態
へと切換えることができる。

【００４８】なお、ゲート端子Ｇとデータ入力ラインＬ
１１との間に印加する電圧の向きと、強誘電体層ＦＥの
分極方向との関係は、他の要素の影響を受けるため必ず
しも固定されたものではない。しかし、少なくとも同一
条件下においては、同一の関係をもたらす。たとえば、
データ入力ラインＬ１１に対して、ゲート端子Ｇが正と
なる向きの電圧を印加すると、所定のゲート電圧に対
し、所定のドレイン電流が流れる方向に分極し、逆向き
の電圧を印加すると、所定のゲート電圧に対し、前記所
定より小さい値のドレイン電流しか流れない方向に分極
したとすれば、前者がスイッチＳＷ１１の閉状態、後者
がスイッチＳＷ１１の開状態に該当する。

【００４９】このように、ゲート端子Ｇとデータ入力ラ
インＬ１１との間に印加する電圧の向きを替えることに
より、スイッチＳＷ１１の継断データを、書き換えるこ
とができる。

【００５０】なお、上述の実施形態においては、ゲート
端子Ｇとデータ入力ラインＬ１１との間に印加する電圧
の向きを替えることにより、強誘電体層ＦＥの分極方向
を異ならせるよう構成したが、強誘電体層ＦＥのゲート
端子Ｇと反対側の端部に電極端子を接続してこれをメモ
リゲート端子ＭＧとし、ゲート端子Ｇとメモリゲート端
子ＭＧとの間に印加する電圧の向きをかえることによ
り、強誘電体層ＦＥの分極方向を異ならせるよう構成す
ることもできる。

【００５１】なお、所望の論理回路を得るのに、具体的
にどのような書換え命令、すなわち、図８においてどの
トランジタをオンまたはオフとするかについては、ＨＤ
Ｌ（Hardware discription Langage)言語を用いること
によって実現することができる。

【００５２】つぎに、ＣＰＵ２３は、図４ステップＳＴ
３に戻り、Ｆフラグがオンか否かを判断する。この場合
は、Ｆフラグはオンでないので図５ステップＳＴ３１に
進み、次の入力データが与えられたか否かを判断する。
与えられない場合には、ステップＳＴ３９に進み、終了
命令が有るか否かを判断する。終了命令が与えられない
場合には、ステップＳＴ３１の処理を繰り返す。

【００５３】ここで、図６Ｂに示す出力データ「００
１」が入力された場合、ＣＰＵ２３は、与えられた入力
データをハードディスク２６の入力値リストに加えて
（ステップＳＴ３２）、ＰＬＤ４０、４１に、この入力
データを出力する（ステップＳＴ３３）。

【００５４】つぎに、ＣＰＵ２３は、両者からの出力デ
ータ（基準出力データと学習出力データ）が一致するか
否かを判断する（ステップＳＴ４１）。この場合、ＰＬ
Ｄ４０、４１のいずれからも、出力データ「１１０」が
得られる。すなわち、ＰＬＤ４０およびＰＬＤ４１から
与えられた出力信号は一致することとなるので、ステッ
プＳＴ６１に進みＣＰＵ２３は書き換えなしの決定を行
なう。

【００５５】つぎに、図６Ｃに示す入力データ「１１
１」が与えられた場合について検討する。この場合、同
様に図４ステップＳＴ３にて、Ｆフラグがオンでないの
でステップＳＴ３１に進み、入力データが与えられる
と、この入力データをハードディスク２６の入力値リス
トに加え（ステップＳＴ３２）、ＰＬＤ４０、４１に入
力データ「１１１」を出力する（ステップＳＴ３３）。
この場合、ＰＬＤ４０からは出力データとして「１０
０」が与えられる。一方、ＰＬＤ４１からは、出力デー
タ「０００」が与えられる。この場合、両者が一致しな
いのでステップＳＴ４１からステップＳＴ４３に進み、
処理対象アルゴリズム番号ｉを初期化し、つぎに処理対
象アルゴリズム番号ｉをインクリメントし（ステップＳ
Ｔ４５）、ｉ番目のアルゴリズムの呼出しを行なう。

【００５６】まず１番目のアルゴリズムが呼出される。
この場合、図６Ｃに示す入力データ「１１１」に対し
て、出力データ「１００」を満足しないので、ステップ
ＳＴ４９にてステップＳＴ５１に進む。ステップＳＴ５
１では、全アルゴリズムを検出したかを判断し、ステッ
プＳＴ４５に戻る。かかる処理を繰り返し、ｉ番目のア
ルゴリズムとして、図１１Ａ、Ｂ、Ｃに示すアルゴリズ
ムが読み出された場合、ハードディスク２６の入力値リ
ストに記憶されている入力データ「０００」「００１」
「１１１」の各入力データについて、第１ビット、第２
ビット、第３ビットの処理を、それぞれ前記図１１Ａ、
Ｂ、Ｃのアルゴリズムによって、処理すると、図６Ａ、
Ｂ、Ｃに示す出力データを得ることができる。したがっ
て、ＣＰＵ２３はＩ／０３１を介してＰＬＤ４１に図１
Ａ、Ｂ、Ｃのアルゴリズムを実行するハードウェア構成
を満足するように書き換え命令を与える。これにより、
ＰＬＤ４１は図７Ｂに示す処理回路Ａ’に書き換えられ
る。かかる書き換え処理については既に説明したので省
略する。

【００５７】このように、入力された入力データをハー
ドディスク２６の入力値リストに記憶しておき、全ての
入力データについて満足するアルゴリズムを決定し、か
かるアルゴリズムにＰＬＤ４１を書き換えることによっ
て、最適なアルゴリズムに実行するＰＬＤ４１を複製す
ることができる。

【００５８】なお、本実施形態においては、処理対象ア
ルゴリズム番号を初期化することにより、一旦検討した
アルゴリズムについても再度検討するようにしている。
しかし、既に検討したアルゴリズムについては検討をし
ないようにしてもよい。この場合は、かかる再検討を防
止する為に、処理対象アルゴリズム番号ｉを初期化しな
いようにすればよい。

【００５９】また、与えられた入力データについて、全
ての入力データを満足するアルゴリズムがハードディス
ク２６に記憶されていない場合もあり得る。このため、
以下のような処理を行なう。

【００６０】この様な場合には、図５ステップＳＴ５１
において、図３に記憶された全てのアルゴリズムを検討
しても、満足するアルゴリズムがないこととなる。この
場合、ＣＰＵ２３は、ステップＳＴ５５に進み、切り換
え回路を作成する書き換え命令をＩ／０３１を介してＰ
ＬＤ４１に与える。さらにＦフラグをオンとする。

【００６１】ステップＳＴ５５における処理について、
図１０を用いて説明する。この場合、既にＰＬＤ４１に
は処理回路Ａ’の回路が生成されているものとする。Ｃ
ＰＵ２３はさらに、図６Ｄに示す入力データ「０１０」
が与えられた場合に、処理回路Ａ’を用いた場合には、
出力データ「０００」が与えられないと判断し、かかる
入力データ「０１０」を処理する回路を、処理回路Ａ’
とは別に、処理回路ＢとしてＰＬＤ４１内に生成する書
換え命令を出力する。

【００６２】この場合、入力データ「０１０」について
は処理回路Ｂへ、それ以外については処理回路Ａ’へ与
える必要があるので、処理回路Ａ’および処理回路Ｂの
前に、これを切り換えるために、比較回路、レジスタ、
およびスイッチを設けている。

【００６３】具体的には、入力データが与えられると、
各々比較回路Ａ、比較回路Ｂに与えられる。レジスタＡ
およびレジスタＢにはそれぞれ処理回路Ａ’で処理する
入力データ、および処理回路Ｂで処理する入力データが
記憶されている。与えられた入力データが何れと一致す
るかを判断し、一致する場合には比較回路Ａ、Ｂにはス
イッチｓｗａ、ｓｗｂに対して、これを接続する接続信
号を出力する。このようにして、並列的に与えられたデ
ータを何れかの処理回路Ａ’または処理回路Ｂで処理す
ることができる。

【００６４】なお、かかる接続スイッチについては、別
の入力データが与えられた場合に、何れの処理回路で処
理するのかを判断する為に、学習動作時には、強制的に
オン状態とされる。具体的には、ＣＰＵ２３は、Ｆフラ
グがオンである場合には、図１０に示すスイッチｓｗ
ａ、スイッチｓｗｄに対して、これを接続する接続命令
を出力するのである。

【００６５】例えば、一旦図５ステップＳＴ５５にて、
切替回路を生成する書換え命令を出力した場合には、こ
れを示すＦフラグがオンにされる。したがって、この様
な場合には、ＣＰＵ２３は、図４ステップＳＴ３におい
て、Ｆフラグオンと判断し、スイッチ接続命令を出力す
る（図４ステップＳＴ５）。

【００６６】つぎに、ＣＰＵ２３は入力データが与えら
れたか否かを判断し（ステップＳＴ７）、与えられない
場合には終了命令が与えられたか否かを判断し（ステッ
プＳＴ１９）、与えられない場合にはステップＳＴ７の
処理を繰り返す。

【００６７】一方、入力データが与えられると、ＣＰＵ
２３は、ＰＬＤ４０、４１にこの入力データを出力す
る。ＰＬＤ４０、４１から、学習出力データおよび基準
出力データが与えられる。なお、この場合、ＰＬＤ４１
からは、つぎのような２つの学習出力データが与えられ
る。

【００６８】まず、処理回路Ａ’からは、図１１に示す
Ａ、Ｂ、Ｃのアルゴリズムを実行した結果が与えられ
る。また、処理回路Ｂからは、図３に示すＮｏ５のアル
ゴリズムを実行した結果が出力データが与えられる。こ
の２つの出力データについて、各々ＰＬＤ４０から与え
られた基準出力と比較を行なう。

【００６９】そして、何れかで一致する場合には、ステ
ップＳＴ１３にて満足するものがあると判断し、該当レ
ジスタに与えられた入力データを追加する命令を出力す
る（ステップＳＴ１５）。例えば、処理回路Ａ’で処理
した出力データと一致した場合には、レジスタＡに与え
られた入力データが記憶される。これにより、再び同じ
入力データが与えられた場合には処理回路Ａ’で処理さ
れることとなる。

【００７０】このようにして、既に複数の処理回路がＰ
ＬＤ４１に記憶されている場合には、何れかの処理回路
でこれを処理するように各レジスタの内容を変更するよ
うにしている。

【００７１】これに対して、ステップＳＴ１３にて、何
れの処理回路（処理回路Ａ’、Ｂ）からの学習出力デー
タが、ＰＬＤ４０からの基準出力データと一致しない場
合はステップＳＴ１７に進み、当該入力データを処理す
る処理回路Ｃを、同様の手法にて、ＰＬＤ４１に構成す
るような書き換え命令を出力する。すなわち、この場
合、処理回路Ｃを処理するために、同様の比較回路Ｃお
よびレジスタＣが設けられる（図示せず）。

【００７２】なお、この場合、新しく生成された処理回
路Ｃのスイッチ（図示せず）については、既にステップ
ＳＴ５にてスイッチ接続命令が与えられているので、強
制的にオン状態となる。

【００７３】このように、複数の処理回路および何れの
処理回路に与えられた入力データを与えるかという切り
換え部を設けることによって、図３に示すアルゴリズム
に全部を満足するものがない場合についても、ＰＬＤ４
０と同じ機能を持つＰＬＤ４１を生成することができ
る。

【００７４】かかる処理を繰り返すことによって、図１
９にて終了命令が与えられると、ＣＰＵ２３はＰＬＤ４
１に対して、スイッチ接続命令を解除するスイッチ接続
解除命令を出力する。これにより、図１０に示すスイッ
チｓｗａ、ｓｗｂ、・・は接続が解除される。このよう
に、学習動作終了時には、スイッチをオフにしておくこ
とにより、各レジスタに記憶されているのと同じ入力デ
ータが与えられた場合のみ、対応する処理回路で処理が
行なわれる。

【００７５】なお、このようにして、複製されたＰＬＤ
４１の回路構成は、ＰＬＤ４０のそれとは異なる可能性
がある。しかし、ＰＬＤ４１は、機能的にはＰＬＤ４０
と同じとなる。

【００７６】このように、本実施形態においては、図５
ステップＳＴ４９にて、メモリ２７に記憶された入力デ
ータを全て満足するものがあるか否かを検討し、全て満
足するものがある場合には、これを処理するアルゴリズ
ムを実行する処理回路をＰＬＤ４１に生成するようにし
ている。この様に、最適化処理を行なうことによって、
１つ１つのアルゴリズムを実行する回路をＰＬＤ４１に
構成する必要がなくなる。したがって、容量が小さいＰ
ＬＤであっても、ＰＬＤ４０と同じ機能を持つものを生
成することができる。

【００７７】４．他の実施形態 なお、書換え手段７が、さらに、以下のような最適化処
理を行なうようにしてもよい。書換え対象装置１９から
与えられる出力データおよび被複製対象装置１７から与
えられる出力データが一致する候補を見つけた場合に
は、この候補の論理情報を実現可能とするよう、書換え
対象装置１９に書換え命令を与えるととも、与えられた
入力データを記憶する。そして、別の入力データが与え
られた場合には、この入力データおよび前記記憶されて
いる入力データを全て満足する候補があるか否かを判断
し、かかる候補がある場合には、この候補の論理情報を
実現可能とするよう、書換え対象装置１９に書換え命令
を与える。このように、順次、書換え対象装置を書換え
る最適化処理を行なうことにより、ある段階におけるす
べての入力データに対して、できるだけ早く、かつ少な
い容量でこれを処理できる書換え対象装置を提供するこ
とができる。また、書換え対象装置１９の構成を複雑に
することなく、より多くの入力データを処理することが
可能となる。

【００７８】また、書換え手段７は、以下のような処理
を行なうことも可能である。全ての入力データについ
て、前記書換え対象装置から与えられる出力データおよ
び前記被複製対象装置から与えられる出力データが一致
する候補が存在しない場合には、与えられた入力データ
に応じてデータ処理する領域を書換え対象装置１９に複
数設ける書換え命令を与える。したがって、前記記憶し
ておく候補の数を増やす必要がない。かかる候補の数が
少ないことにより、一致判断の回数が減るので、書換え
命令を短時間で出力することができる。

【００７９】なお、本実施形態においては全ての入力デ
ータについてメモリ２７に記憶し、これを満足するか否
かを判断するようにしている。しかし、頻度の高いもの
または使用回数の多い入力データのみを記憶するように
してもよい。

【００８０】なお、図１１Ｃの第１ビットのアルゴリズ
ムについては、図１１Ｄに示すようなアルゴリズムで実
行するようにしてもよい。また、図１１Ａに示すアルゴ
リズムについては、図１１Ｂに示すアルゴリズムで実行
することもできる。このように、前後ビットとの関係を
参照するようなアルゴリズムを記憶しておくことによっ
て、より多くの入力データに対して満足する出力データ
を得られるアルゴリズムを記憶しておくことができる。

【００８１】なお、本実施形態においては、処理回路
Ａ’、処理回路Ｂ（図１０参照）というように、あるア
ルゴリズムを実行する論理回路をＰＬＤ４１内に形成す
るようにしたが、入力データに対する出力データのテー
ブルを記憶するようにしてもよい。

【００８２】また、本実施形態においては、基準出力デ
ータと学習出力データとが一致するか否かを判断し、こ
れを用いて図３に示すアルゴリズムの何れか満足するも
のを特定するようにしている。しかし、これに限定され
ず学習出力データと基準出力データの差分および与えら
れた入力データから、入力データと出力データを得るよ
うにしてもよい。このように、直接または間接に入力お
よび出力データを得ることも可能である。

【００８３】なお、図３に示すアルゴリズム番号につい
ては、順次小さいものからこれを検討するようにした
が、優先度を指定できるようにしてもよい。例えば、デ
ィジタルフィルタ等の処理アルゴリズムについては所定
の計算式でこれを特定することができる。したがって、
与えられる入力データの特性に応じてこれを優先的に検
討するようにしてもよい。これによって、より高速にＰ
ＬＤ４１の内容を書き換えることができる。

【００８４】なお、本実施形態においてはＰＬＤ４０か
らＰＬＤ４１を同じ機能を有するように複製するように
した。このように、ＰＬＤ４０からＰＬＤ４１を得るた
めには、数多くの入力データを検討する必要があるの
で、非常に時間がかかる。しかし、一旦でき上がった場
合は、これを複製するのに時間がかからない。したがっ
て、一旦、同じ機能を有するＰＬＤが得られた場合に
は、このＰＬＤ４１の内容を読みだし、これを別のＰＬ
Ｄの書き換えるようにしてもよい。具体的には、ＲＯＭ
リーダにて、データを読み出し、ＲＯＭライターにて、
書込むようにすればよい。これによって、ＰＬＤ４０の
内容を読み出せないような場合、および被複製対象回路
がＰＬＤでない場合等について、同様の機能を有するＰ
ＬＤを、短時間にて複数形成することができる。

【００８５】また、本実施形態においては、与えられた
入力データについて、単独でこれを検討するようにして
いる。しかし、一つ前に与えられた入力データとの関係
で処理する出力データを検討するようにしてもよい。こ
の場合は、既に入力された入力データのうち、当該入力
データの一つ前の入力データを読み出し、この一つ前の
入力データの値をも条件として、判断するようにすれば
よい。

【００８６】例えば、同じ入力データ「００１」でも、
その１つ前の入力データが「０００」の場合と、「１１
１」の場合で、出力データが異なる場合も考えられる。
この様な場合には、入力データ「００１」の１つ前の入
力データが「０００」か入力データ「１１１」のを区別
して判断するようにすればよい。

【００８７】なお、かかる履歴を考慮する場合には、一
つ前だけでなく、二つ前、三つ前・・・をあわせて検討
することもできる。

【００８８】なお、本実施形態においては、図６に示す
ようなビット長が３ビットの入力データが与えられた場
合について説明したが、入力データのデータ構造につい
ては、これに限定されるものではない。

【００８９】また、本実施形態においてはＰＬＤ４０か
ら同じ機能を持つＰＬＤ４１を複製するようにした。し
かし、これに限定されるわけではなく、ＰＬＤに外付け
の装置（例えばモータ）を加えたものを被複製対象装置
として考え、同様の書換え対象論理装置として、これを
別の外付け装置（モータ）を含むものとして、考えるよ
うにしてもよい。

【００９０】例えば、図１２に示すように、装置７０に
対して、ある入力データを与えた場合に、検出器７７か
らどのような検出データを与えられるかを基準データと
して入力し、書換え対象装置８０に、同様の入力データ
を与えた場合、どのような検出データが検出器８７から
得られるか否かを判断し、これが一致するようにＰＬＤ
７３の内容を書換えるようにすればよい。これにより、
モータＭ１とモータＭ０の特性が異なるような場合であ
っても、結果的に装置７０と同様の機能を有する書換え
対象装置８０を得ることができる。

【００９１】この場合、ＰＬＤ８３が書換え対象回路に
該当し、モータＭ１が第２制御対象部に該当し、検出器
８７が第１検出部に該当する。また、制御部７３が被複
製対象回路に該当し、モータＭ０が第１制御対象部に該
当し、検出器７７が第２検出部に該当する。

【００９２】なお、上述の各実施形態においては、強誘
電体を有する記憶素子として、強誘電体コンデンサを有
する強誘電体記憶素子および強誘電体トランジスタを例
に説明したが、強誘電体を有する記憶素子は、強誘電体
コンデンサを有する強誘電体記憶素子または強誘電体ト
ランジスタに限定されるものではない。

【００９３】また、プログラム可能な機能装置の一例と
して、ＰＬＤの一種であるＰＬＡを図８、図９に示す例
に説明したが、これに限定されず、ＰＬＤの一種である
ＦＰＧＡ等にも適用可能である。さらに、この発明は、
ＰＬＤに限定されるものではなく、プログラム可能な機
能装置一般に適用される。

【図面の簡単な説明】

【図１】本発明にかかる機能複製装置１の機能ブロック
図である。

【図２】図１に示す機能複製装置１のハードウエア構成
の一例を示す図である。

【図３】ハードディスク２６に記憶されているアルゴリ
ズムの一例を示す図である。

【図４】全体のフローチャートである。

【図５】全体のフローチャートである。

【図６】被複製対象回路に与えられる入力データおよび
出力される基準出力データの一例を示す図である。

【図７】ＰＬＤ４１の回路構成を示す図である。

【図８】この発明の一実施形態によるＰＬＡを構成する
ロジックアレイの回路構成の一部を、模式的に示した図
面である。

【図９】この発明の一実施形態によるＰＬＡを構成する
ロジックアレイに用いられるスイッチの拡大回路図であ
る。

【図１０】ＰＬＤ４１の回路構成を示す図である。

【図１１】ハードディスク２６に記憶されているアルゴ
リズムの一例を示す図である。

【図１２】他の実施形態を説明する為の図である。

【符号の説明】

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−46509（ＪＰ，Ａ) 特開 平６−224743（ＪＰ，Ａ) 特開 平６−180664（ＪＰ，Ａ) 特開 平６−348533（ＪＰ，Ａ) 特開 昭56−100744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 19/173 G06F 17/50

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】所定の入力データが与えられるとこれに対
   応する出力データを出力する被複製対象装置の機能を複
   製する装置であって、 前記所定の入力データを書換え対象装置および前記被複
   製対象装置に与える入力付与手段、 特定の入力データについて対応する出力データを得る為
   の論理情報を候補として複数記憶する判断情報記憶手
   段、 前記判断情報記憶手段に記憶された複数の候補のうち、
   与えられた入力データ全てについて、前記書換え対象装
   置から与えられる出力データおよび前記被複製対象装置
   から与えられる出力データが一致する候補またはその組
   合わせを特定し、かかる候補またはその組合わせの論理
   情報を実現可能とするよう、前記書換え対象装置に書換
   え命令を与える書換え手段、 を備え、 前記書換え対象装置は、書換え対象回路、この書換え対
   象回路によって、制御される第１制御対象部およびこの
   第１制御対象部の動作を検出する第１検出部を有してお
   り、 前記被複製対象装置は、被複製対象回路、この被複製対
   象回路によって、制御される第２制御対象部およびこの
   第２制御対象部の動作を検出する第２検出部を有してお
   り、 前記書換え手段は、前記第１検出部および第２検出部に
   て検出した検出データを出力データとして一致判断を行
   なうこと、 を特徴とする機能複製装置。
2. 【請求項２】請求項１の機能複製装置において、 前記書換え手段は、 1)前記第１検出部および第２検出部にて検出した検出デ
   ータが一致する候補を見つけた場合には、この候補の論
   理情報を実現可能とするよう、前記書換え対象装置に書
   換え命令を与えるととも、与えられた入力データを記憶
   しておき、 2)別の入力データが与えられた場合には、この入力デー
   タおよび前記記憶されている入力データを全て満足する
   候補があるか否かを判断し、かかる候補がある場合に
   は、この候補の論理情報を実現可能とするよう、前記書
   換え命令を与えること、を特徴とする機能複製装置。
3. 【請求項３】請求項１の機能複製装置において、 前記書換え手段は、全ての入力データについて、前記書
   換え対象装置から与えられる出力データおよび前記被複
   製対象装置から与えられる出力データが一致する候補が
   存在しない場合には、与えられた入力データに応じてデ
   ータ処理する領域を前記書換え対象装置に複数設ける書
   換え命令を与えること、 を特徴とする機能複製装置。
4. 【請求項４】請求項１〜請求項３のいずれかの機能複製
   装置において、 前記書換え対象回路の論理構成を読み出し、これを出力
   する論理構成読み出し手段、 を備えたことを特徴とする機能複製装置。
5. 【請求項５】書換え対象回路およびこの書換え対象回路
   によって制御される第１制御対象部を有する書換え対象
   装置が、被複製対象回路およびこの被複製対象回路によ
   って、制御される第２制御対象部を有する被複製対象装
   置であって、所定の入力データが与えられるとこれに対
   応する出力データを出力する被複製対象装置と同じ機能
   を有するように、前記書換え対象回路を書換える機能複
   製方法であって、 特定の入力データについて対応する出力データを得る為
   の論理情報を候補として複数記憶しておき、 前記所定の入力データを前記書換え対象回路および前記
   被複製対象回路に与え、 前記複数の候補のうち、与えられた入力データ全てにつ
   いて、前記第１制御対象部および前記第２制御対象部の
   動作を検出して、両者が一致する候補を特定し、 前記特定した候補の論理情報を実現可能とするよう、前
   記書換え対象回路に書換え命令を与えること、 を特徴とする機能複製方法。