JP3512107B2 - データ転送システム及びデータ転送方法 - Google Patents
データ転送システム及びデータ転送方法Info
- Publication number
- JP3512107B2 JP3512107B2 JP2001145066A JP2001145066A JP3512107B2 JP 3512107 B2 JP3512107 B2 JP 3512107B2 JP 2001145066 A JP2001145066 A JP 2001145066A JP 2001145066 A JP2001145066 A JP 2001145066A JP 3512107 B2 JP3512107 B2 JP 3512107B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control signal
- parity
- exclusive
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、データ転送システ
ム及びデータ転送方法に関し、特に、データのエラーを
検出するパリティをデータと共に転送するデータ転送シ
ステム及びデータ転送方法に関する。
ム及びデータ転送方法に関し、特に、データのエラーを
検出するパリティをデータと共に転送するデータ転送シ
ステム及びデータ転送方法に関する。
【０００２】
【従来の技術】従来、データ転送システムは、データ送
信機から、データと、データのエラーを検出するパリテ
ィと、データの処理を指示する制御信号とを転送してい
る。そして、データ受信機でパリティに基づいてデータ
のエラーを検出してから、制御信号に従ってデータを処
理している。
信機から、データと、データのエラーを検出するパリテ
ィと、データの処理を指示する制御信号とを転送してい
る。そして、データ受信機でパリティに基づいてデータ
のエラーを検出してから、制御信号に従ってデータを処
理している。
【０００３】図２は、従来のデータ転送システムの模式
的な構成を示すブロック図である。図２には、データ送
信機であるＬＳＩ１００と、データ受信機であるＬＳＩ
２００とをＬＳＩ間インタフェースを介して接続してい
る様子を示している。
的な構成を示すブロック図である。図２には、データ送
信機であるＬＳＩ１００と、データ受信機であるＬＳＩ
２００とをＬＳＩ間インタフェースを介して接続してい
る様子を示している。
【０００４】ＬＳＩ１００は、データを送信するデータ
送信用レジスタ１１０と、データに基づくパリティを送
信するパリティ送信用レジスタ１１１と、データの処理
を指示する制御信号を送信する制御信号送信用回路１２
０〜１２３と、データ送信用レジスタ１１０，パリティ
送信用レジスタ１１１及び制御信号送信用回路１２０〜
１２３からの信号を増幅するアンプ１３０〜１３８とを
備えている。なお、図２には、データをシリアル、パリ
ティ及び制御信号をパラレルに送信する場合を例示して
いる。
送信用レジスタ１１０と、データに基づくパリティを送
信するパリティ送信用レジスタ１１１と、データの処理
を指示する制御信号を送信する制御信号送信用回路１２
０〜１２３と、データ送信用レジスタ１１０，パリティ
送信用レジスタ１１１及び制御信号送信用回路１２０〜
１２３からの信号を増幅するアンプ１３０〜１３８とを
備えている。なお、図２には、データをシリアル、パリ
ティ及び制御信号をパラレルに送信する場合を例示して
いる。
【０００５】ＬＳＩ２００は、送信されたデータを受信
するデータ受信用レジスタ２１０と、送信されたパリテ
ィを受信するパリティ受信用レジスタ２１１と、送信さ
れた制御信号を受信する制御信号受信用回路２１２〜２
１４と、データ受信用レジスタ２１０，パリティ受信用
レジスタ２１１及び制御信号受信用回路２１２〜２１４
で受信される前の信号を増幅するアンプ２２０〜２２８
と、データ受信用レジスタ２１０とパリティ受信用レジ
スタ２１１との出力の排他的論理和を出力する排他的論
理和回路２２９〜２３２と、排他的論理和回路２２９〜
２３２の出力の和を出力する論理和回路２３３とを備え
ている。
するデータ受信用レジスタ２１０と、送信されたパリテ
ィを受信するパリティ受信用レジスタ２１１と、送信さ
れた制御信号を受信する制御信号受信用回路２１２〜２
１４と、データ受信用レジスタ２１０，パリティ受信用
レジスタ２１１及び制御信号受信用回路２１２〜２１４
で受信される前の信号を増幅するアンプ２２０〜２２８
と、データ受信用レジスタ２１０とパリティ受信用レジ
スタ２１１との出力の排他的論理和を出力する排他的論
理和回路２２９〜２３２と、排他的論理和回路２２９〜
２３２の出力の和を出力する論理和回路２３３とを備え
ている。
【０００６】図２に示すデータ転送システムは、データ
送信機から、データと、パリティと、制御信号とをそれ
ぞれパラレルに送信している。そして、データ受信機で
は、排他的論理和回路２９９〜２３２及び論理和回路２
３３によってパリティに基づいてデータのエラーを検出
し、それから、制御信号に従ってデータを処理してい
る。
送信機から、データと、パリティと、制御信号とをそれ
ぞれパラレルに送信している。そして、データ受信機で
は、排他的論理和回路２９９〜２３２及び論理和回路２
３３によってパリティに基づいてデータのエラーを検出
し、それから、制御信号に従ってデータを処理してい
る。
【０００７】
【発明が解決しようとする課題】しかし、従来の技術
は、データと、パリティと、制御信号とをそれぞれパラ
レルに送信しているので、インタフェース信号本数に限
りがあるときには、パリティまたは制御信号の削減を強
いられる場合があり、これによりデータ転送の機能また
は性能に影響を及ぼすこともあった。
は、データと、パリティと、制御信号とをそれぞれパラ
レルに送信しているので、インタフェース信号本数に限
りがあるときには、パリティまたは制御信号の削減を強
いられる場合があり、これによりデータ転送の機能また
は性能に影響を及ぼすこともあった。
【０００８】そこで、本発明は、データ送信機とデータ
受信機とを接続するインターフェースに拘わらず、パリ
ティ及び制御信号を転送できるようにすることを課題と
する。
受信機とを接続するインターフェースに拘わらず、パリ
ティ及び制御信号を転送できるようにすることを課題と
する。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、データ送信機およびデータ受信機を備え
るデータ転送システムにおいて、前記データ送信機は、
転送すべきデータを前記データ受信機へ送信する手段
と、前記データのエラーを検出するためのパリティを出
力する手段と、 前記データ受信機に対し前記データの
処理を指示するための制御信号を出力する手段と、前記
パリティと前記制御信号との排他的論理和を求め、その
結果となる合成信号を前記データ受信機へ送信する手段
と、前記制御信号の排他的論理和を求め、その結果を当
該制御信号のエラーを検出するための制御信号用パリテ
ィとして前記データ受信機へ送信する手段とを備え、前
記データ受信機は、 前記データ送信機からのデータを
受信し該データを出力する手段と、前記データ送信機か
らの合成信号を受信し該合成信号を出力する手段と、前
記受信したデータと前記受信した合成信号との排他的論
理和を求め、その結果となる排他的論理和信号を出力す
る手段と、前記データ送信機からの制御信号用パリティ
を受信し、該制御信号用パリティと前記排他的論理和信
号との排他的論理和を求める手段とを備えることを特徴
とする。
に、本発明は、データ送信機およびデータ受信機を備え
るデータ転送システムにおいて、前記データ送信機は、
転送すべきデータを前記データ受信機へ送信する手段
と、前記データのエラーを検出するためのパリティを出
力する手段と、 前記データ受信機に対し前記データの
処理を指示するための制御信号を出力する手段と、前記
パリティと前記制御信号との排他的論理和を求め、その
結果となる合成信号を前記データ受信機へ送信する手段
と、前記制御信号の排他的論理和を求め、その結果を当
該制御信号のエラーを検出するための制御信号用パリテ
ィとして前記データ受信機へ送信する手段とを備え、前
記データ受信機は、 前記データ送信機からのデータを
受信し該データを出力する手段と、前記データ送信機か
らの合成信号を受信し該合成信号を出力する手段と、前
記受信したデータと前記受信した合成信号との排他的論
理和を求め、その結果となる排他的論理和信号を出力す
る手段と、前記データ送信機からの制御信号用パリティ
を受信し、該制御信号用パリティと前記排他的論理和信
号との排他的論理和を求める手段とを備えることを特徴
とする。
【００１０】また、本発明は、データ送信機およびデー
タ受信機を備えるシステムにおいてデータを転送する方
法であって、前記データ送信機は、転送すべきデータを
前記データ受信機へ送信し、 前記データのエラーを検
出するためのパリティを出力し、前記データ受信機に対
し前記データの処理を指示するための制御信号を出力
し、前記パリティと前記制御信号との排他的論理和を求
め、その結果となる合成信号を前記データ受信機へ送信
し、前記制御信号の排他的論理和を求め、その結果を当
該制御信号のエラーを検出するための制御信号用パリテ
ィとして前記データ受信機へ送信し、前記データ受信機
は、前記データ送信機からのデータを受信し該データを
出力し、 前記データ送信機からの合成信号を受信し該
合成信号を出力し、前記受信したデータと前記受信した
合成信号との排他的論理和を求め、その結果となる排他
的論理和信号を出力し、前記データ送信機からの制御信
号用パリティを受信し、該制御信号用パリティと前記排
他的論理和信号との排他的論理和を求めることを特徴と
する。
タ受信機を備えるシステムにおいてデータを転送する方
法であって、前記データ送信機は、転送すべきデータを
前記データ受信機へ送信し、 前記データのエラーを検
出するためのパリティを出力し、前記データ受信機に対
し前記データの処理を指示するための制御信号を出力
し、前記パリティと前記制御信号との排他的論理和を求
め、その結果となる合成信号を前記データ受信機へ送信
し、前記制御信号の排他的論理和を求め、その結果を当
該制御信号のエラーを検出するための制御信号用パリテ
ィとして前記データ受信機へ送信し、前記データ受信機
は、前記データ送信機からのデータを受信し該データを
出力し、 前記データ送信機からの合成信号を受信し該
合成信号を出力し、前記受信したデータと前記受信した
合成信号との排他的論理和を求め、その結果となる排他
的論理和信号を出力し、前記データ送信機からの制御信
号用パリティを受信し、該制御信号用パリティと前記排
他的論理和信号との排他的論理和を求めることを特徴と
する。
【００１１】すなわち、本発明は、パリティと制御信号
とを合成することにより、少ない配線本数で、データ送
信機とデータ受信機とを接続している。
とを合成することにより、少ない配線本数で、データ送
信機とデータ受信機とを接続している。
【００１２】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１３】［構成の説明］図１は、本発明の実施形態
のデータ転送システムの模式的な構成を示すブロック図
である。図１には、データ送信機であるＬＳＩ３００
と、データ受信機であるＬＳＩ４００とをＬＳＩ間イン
タフェースを介して接続している様子を示している。
のデータ転送システムの模式的な構成を示すブロック図
である。図１には、データ送信機であるＬＳＩ３００
と、データ受信機であるＬＳＩ４００とをＬＳＩ間イン
タフェースを介して接続している様子を示している。
【００１４】ＬＳＩ３００は、データを送信するデータ
送信用レジスタ３１０と、データに基づくパリティを送
信するパリティ送信用レジスタ３１１と、データの処理
を指示する制御信号を送信する制御信号送信用レジスタ
３２０〜３２３と、パリティ送信用レジスタ３１１と制
御信号送信用レジスタ３２０〜３２３との出力に基づい
て合成信号を生成する排他的論理和回路３３０〜３３３
と、制御信号送信用回路３２０〜３２３の出力の和であ
る制御信号用パリティを生成する排他的論理和回路３４
０と、データ送信レジスタ３１０からのデータを増幅す
るアンプ３５０と、排他的論理和回路３３０〜３３３の
出力を増幅するアンプ３５１〜３５４と、排他的論理和
回路３４０の出力を増幅するアンプ３５５とを備えてい
る。
送信用レジスタ３１０と、データに基づくパリティを送
信するパリティ送信用レジスタ３１１と、データの処理
を指示する制御信号を送信する制御信号送信用レジスタ
３２０〜３２３と、パリティ送信用レジスタ３１１と制
御信号送信用レジスタ３２０〜３２３との出力に基づい
て合成信号を生成する排他的論理和回路３３０〜３３３
と、制御信号送信用回路３２０〜３２３の出力の和であ
る制御信号用パリティを生成する排他的論理和回路３４
０と、データ送信レジスタ３１０からのデータを増幅す
るアンプ３５０と、排他的論理和回路３３０〜３３３の
出力を増幅するアンプ３５１〜３５４と、排他的論理和
回路３４０の出力を増幅するアンプ３５５とを備えてい
る。
【００１５】ＬＳＩ４００は、送信されたデータを受信
するデータ受信用レジスタ４１０と、送信された合成信
号を受信する合成信号受信用レジスタ４１１と、送信さ
れた制御信号用パリティを受信する制御信号用パリティ
受信回路４４０と、データ受信用レジスタ４１０，合成
信号受信用４１１及び制御信号用パリティ受信回路４４
０で受信される前の各信号を増幅するアンプ４３０〜４
３５と、データ受信用レジスタ４１０と合成信号受信用
レジスタ４１１との出力の排他的論理和信号を出力する
排他的論理和回路４３６〜４３９と、排他的論理和回路
４３６〜４３９の出力である制御信号を保持する制御信
号保持用回路４２０〜４２３と、制御信号保持用回路４
２０〜４２３及び制御信号用パリティ受信回路４４０の
排他的論理和を出力する排他的論理和回路４４１とを備
えている。
するデータ受信用レジスタ４１０と、送信された合成信
号を受信する合成信号受信用レジスタ４１１と、送信さ
れた制御信号用パリティを受信する制御信号用パリティ
受信回路４４０と、データ受信用レジスタ４１０，合成
信号受信用４１１及び制御信号用パリティ受信回路４４
０で受信される前の各信号を増幅するアンプ４３０〜４
３５と、データ受信用レジスタ４１０と合成信号受信用
レジスタ４１１との出力の排他的論理和信号を出力する
排他的論理和回路４３６〜４３９と、排他的論理和回路
４３６〜４３９の出力である制御信号を保持する制御信
号保持用回路４２０〜４２３と、制御信号保持用回路４
２０〜４２３及び制御信号用パリティ受信回路４４０の
排他的論理和を出力する排他的論理和回路４４１とを備
えている。
【００１６】図１に示すように、本実施形態のデータ転
送システムは、ＬＳＩ間インタフェースの信号本数を減
らしている。
送システムは、ＬＳＩ間インタフェースの信号本数を減
らしている。
【００１７】［動作原理の説明］
つぎに、図１のデータ転送システムの動作原理につい
て、いくつか例を挙げて説明する。まず、１６進数のデ
ータが「ＦＦＦＦＦＦＦＦ」、「ＦＥＦＥＦＥＦＥ」、
「ＦＦＦＦＦＥＦＥ」の場合には、当該データに対応す
るパリティを２進数表記にすると、それぞれ「０００
０」、「１１１１」、「００１１」となるようにしてい
る。すなわち、本実施例では、データに対し４ビットの
偶数パリティをとる。
て、いくつか例を挙げて説明する。まず、１６進数のデ
ータが「ＦＦＦＦＦＦＦＦ」、「ＦＥＦＥＦＥＦＥ」、
「ＦＦＦＦＦＥＦＥ」の場合には、当該データに対応す
るパリティを２進数表記にすると、それぞれ「０００
０」、「１１１１」、「００１１」となるようにしてい
る。すなわち、本実施例では、データに対し４ビットの
偶数パリティをとる。
【００１８】そして、制御信号がたとえば「０１００」
の場合には、この制御信号と上記パリティとを排他的論
理和回路３３０〜３３３によって合成すると、合成信号
はそれぞれ「０１００」、「１０１１」、「０１１１」
となり、また、制御信号がたとえば「１０００」の場合
には、合成信号がそれぞれ「１０００」、「０１１
１」、「１０１１」となる。
の場合には、この制御信号と上記パリティとを排他的論
理和回路３３０〜３３３によって合成すると、合成信号
はそれぞれ「０１００」、「１０１１」、「０１１１」
となり、また、制御信号がたとえば「１０００」の場合
には、合成信号がそれぞれ「１０００」、「０１１
１」、「１０１１」となる。
【００１９】また、制御信号送信用回路３２０〜３２３
からの出力に基づいて、排他的論理和回路３４０で排他
的論理和を生成する。
からの出力に基づいて、排他的論理和回路３４０で排他
的論理和を生成する。
【００２０】したがって、ＬＳＩ３００から、たとえば
「ＦＦＦＦＦＦＦＦ」のデータ、「００００」のパリテ
ィ、「０１００」の制御信号、「１」の制御信号用パリ
ティがそれぞれアンプ３５０〜３５５で増幅されて、Ｌ
ＳＩ４００に対して送信される。
「ＦＦＦＦＦＦＦＦ」のデータ、「００００」のパリテ
ィ、「０１００」の制御信号、「１」の制御信号用パリ
ティがそれぞれアンプ３５０〜３５５で増幅されて、Ｌ
ＳＩ４００に対して送信される。
【００２１】一方、ＬＳＩ４００では、ＬＳＩ３００か
ら送られてくるデータ等を、アンプ４３０〜４３５によ
って増幅する。そして、データ受信用レジスタ４１０か
らデータに基づく２値信号と合成信号受信用レジスタ４
１１で保持された合成信号との出力に基づいて、排他的
論理和回路４３６〜４３９で排他的論理和信号を生成す
る。
ら送られてくるデータ等を、アンプ４３０〜４３５によ
って増幅する。そして、データ受信用レジスタ４１０か
らデータに基づく２値信号と合成信号受信用レジスタ４
１１で保持された合成信号との出力に基づいて、排他的
論理和回路４３６〜４３９で排他的論理和信号を生成す
る。
【００２２】上記の例では、データ「ＦＦＦＦＦＦＦ
Ｆ」および合成信号「０１００」が誤りなく受信された
場合、排他的論理和回路４３６〜４３９には、データ受
信用レジスタ４１０から当該データ「ＦＦＦＦＦＦＦ
Ｆ」の２進数表記に対応した全て「１」の２値信号が４
分割にて入力され、合成信号受信用レジスタ４１１から
「０１００」が入力される。そして、排他的論理和回路
４３６〜４３９のそれぞれが、入力された２値信号と、
入力された合成信号のビットとの排他的論理和を求める
ことにより、「０１００」という排他論理和信号が生成
される。この信号は、送信側から出力された制御信号と
同じ内容であり、制御信号保持用回路４２０〜４２３で
保持される。このように、データおよび合成信号が誤り
なく受信された場合は、排他的論理和回路４３６〜４３
９の出力が制御信号と同一の値となる。
Ｆ」および合成信号「０１００」が誤りなく受信された
場合、排他的論理和回路４３６〜４３９には、データ受
信用レジスタ４１０から当該データ「ＦＦＦＦＦＦＦ
Ｆ」の２進数表記に対応した全て「１」の２値信号が４
分割にて入力され、合成信号受信用レジスタ４１１から
「０１００」が入力される。そして、排他的論理和回路
４３６〜４３９のそれぞれが、入力された２値信号と、
入力された合成信号のビットとの排他的論理和を求める
ことにより、「０１００」という排他論理和信号が生成
される。この信号は、送信側から出力された制御信号と
同じ内容であり、制御信号保持用回路４２０〜４２３で
保持される。このように、データおよび合成信号が誤り
なく受信された場合は、排他的論理和回路４３６〜４３
９の出力が制御信号と同一の値となる。
【００２３】一方、制御信号用パリティは、アンプ４３
５で増幅されてから、制御信号用パリティ受信回路４４
０によって受信される。それから、制御信号保持用回路
４２０〜４２３と制御信号用パリティ受信回路４４０と
の出力が排他的論理和回路４４１に入力され、排他的論
理和信号が生成される。上記の例では、制御信号保持用
回路４２０〜４２３の出力である「０１００」と、制御
用パリティ受信回路４４０の出力である「１」とを用い
て排他的論理和信号が生成される。
５で増幅されてから、制御信号用パリティ受信回路４４
０によって受信される。それから、制御信号保持用回路
４２０〜４２３と制御信号用パリティ受信回路４４０と
の出力が排他的論理和回路４４１に入力され、排他的論
理和信号が生成される。上記の例では、制御信号保持用
回路４２０〜４２３の出力である「０１００」と、制御
用パリティ受信回路４４０の出力である「１」とを用い
て排他的論理和信号が生成される。
【００２４】このように、本実施形態では、データ又は
パリティにエラーがない限り、データと合成信号との排
他的論理和信号が、制御信号になることを利用して、Ｌ
ＳＩ３００側でパリティと制御信号とに基づいて合成信
号を生成して、ＬＳＩ４００へ転送するようにしてい
る。
パリティにエラーがない限り、データと合成信号との排
他的論理和信号が、制御信号になることを利用して、Ｌ
ＳＩ３００側でパリティと制御信号とに基づいて合成信
号を生成して、ＬＳＩ４００へ転送するようにしてい
る。
【００２５】また、データ又は制御信号にエラーがある
と、合成信号から制御信号を復元する際に、データが不
正な値となる可能性があるので、このエラーを検出する
ために制御信号用パリティを転送するようにしている。
と、合成信号から制御信号を復元する際に、データが不
正な値となる可能性があるので、このエラーを検出する
ために制御信号用パリティを転送するようにしている。
【００２６】
【発明の効果】以上、説明したように、本発明は、パリ
ティと制御信号とを合成した合成信号をデータ送信機か
らデータ受信機へ転送し、データ受信機側で合成信号の
パリティに基づいてデータのエラーを検出し、制御信号
を復元してデータを処理しているので、データ転送の機
能や性能が低下させることなく、これらを接続するイン
ターフェースの信号線を少なくすることが可能となる。
ティと制御信号とを合成した合成信号をデータ送信機か
らデータ受信機へ転送し、データ受信機側で合成信号の
パリティに基づいてデータのエラーを検出し、制御信号
を復元してデータを処理しているので、データ転送の機
能や性能が低下させることなく、これらを接続するイン
ターフェースの信号線を少なくすることが可能となる。
【００２７】よって、データ送信機とデータ受信機とを
接続するインターフェースに拘わらず、パリティ及び制
御信号を転送できる。
接続するインターフェースに拘わらず、パリティ及び制
御信号を転送できる。
【図１】本発明の実施形態のデータ転送システムの模式
的な構成を示すブロック図である。
的な構成を示すブロック図である。
【図２】従来のデータ転送システムの模式的な構成を示
すブロック図である。
すブロック図である。
３００，４００ ＬＳＩ
３１０ データ送信用レジスタ
３１１ パリティ送信用レジスタ
３２０〜３２３ 制御信号送信用レジスタ
３３０〜３３３，３４０，４３６〜４３９ 排他的論理
和回路 ３５０〜３５５，４３０〜４３５ アンプ ４１０ データ受信用レジスタ ４１１ 合成信号受信用レジスタ ４２０〜４２３ 制御信号保持用回路 ４４０ 制御信号用パリティ受信回路 ４４１ 論理和回路
和回路 ３５０〜３５５，４３０〜４３５ アンプ ４１０ データ受信用レジスタ ４１１ 合成信号受信用レジスタ ４２０〜４２３ 制御信号保持用回路 ４４０ 制御信号用パリティ受信回路 ４４１ 論理和回路
Claims (2)
- 【請求項１】 データ送信機およびデータ受信機を備え
るデータ転送システムにおいて、 前記データ送信機は、 転送すべきデータを前記データ受信機へ送信する手段
と、 前記データのエラーを検出するためのパリティを出力す
る手段と、 前記データ受信機に対し前記データの処理を指示するた
めの制御信号を出力する手段と、 前記パリティと前記制御信号との排他的論理和を求め、
その結果となる合成信号を前記データ受信機へ送信する
手段と、 前記制御信号の排他的論理和を求め、その結果を当該制
御信号のエラーを検出するための制御信号用パリティと
して前記データ受信機へ送信する手段とを備え、 前記データ受信機は、 前記データ送信機からのデータを受信し該データを出力
する手段と、 前記データ送信機からの合成信号を受信し該合成信号を
出力する手段と、 前記受信したデータと前記受信した合成信号との排他的
論理和を求め、その結果となる排他的論理和信号を出力
する手段と、 前記データ送信機からの制御信号用パリティを受信し、
該制御信号用パリティと前記排他的論理和信号との排他
的論理和を求める手段と を備えることを特徴とするデー
タ転送システム。 - 【請求項２】 データ送信機およびデータ受信機を備え
るシステムにおいてデータを転送する方法であって、 前記データ送信機は、 転送すべきデータを前記データ受信機へ送信し、 前記データのエラーを検出するためのパリティを出力
し、 前記データ受信機に対し前記データの処理を指示するた
めの制御信号を出力し、 前記パリティと前記制御信号との排他的論理和を求め、
その結果となる合成信号を前記データ受信機へ送信し、 前記制御信号の排他的論理和を求め、その結果を当該制
御信号のエラーを検出するための制御信号用パリティと
して前記データ受信機へ送信し、 前記データ受信機は、 前記データ送信機からのデータを受信し該データを出力
し、 前記データ送信機からの合成信号を受信し該合成信号を
出力し、 前記受信したデータと前記受信した合成信号との排他的
論理和を求め、その結果となる排他的論理和信号を出力
し、 前記データ送信機からの制御信号用パリティを受信し、
該制御信号用パリティと前記排他的論理和信号との排他
的論理和を求める ことを特徴とするデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145066A JP3512107B2 (ja) | 2001-05-15 | 2001-05-15 | データ転送システム及びデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145066A JP3512107B2 (ja) | 2001-05-15 | 2001-05-15 | データ転送システム及びデータ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344428A JP2002344428A (ja) | 2002-11-29 |
| JP3512107B2 true JP3512107B2 (ja) | 2004-03-29 |
Family
ID=18990933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145066A Expired - Fee Related JP3512107B2 (ja) | 2001-05-15 | 2001-05-15 | データ転送システム及びデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3512107B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2044790B1 (en) * | 2006-06-23 | 2014-04-09 | LG Electronics Inc. | A method of efficiently utilizing resources in a wireless communication system |
-
2001
- 2001-05-15 JP JP2001145066A patent/JP3512107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344428A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137809B2 (ja) | 送受信回路 | |
| US7668169B2 (en) | Device and method that allows single data recovery circuit to support multiple USB ports | |
| JP2007148592A (ja) | データ通信装置 | |
| JP3512107B2 (ja) | データ転送システム及びデータ転送方法 | |
| US7167410B2 (en) | Memory system and memory device having a serial interface | |
| US5402444A (en) | Synchronous data interface circuit and method of equalizing synchronous digital data therefor | |
| JP2574540B2 (ja) | データインターフェイス装置 | |
| JP3473951B2 (ja) | データ処理装置およびシステム | |
| US20230228786A1 (en) | Inertial measurement device and inertial measurement system | |
| JPH07131504A (ja) | データ転送装置 | |
| US8027415B2 (en) | Data communications systems | |
| US20230179227A1 (en) | Checksum addition method, checksum addition device, and sensor system | |
| US20220070586A1 (en) | Audio signal processing chip, multichannel system, and audio signal processing method | |
| JP2755063B2 (ja) | デジタル情報の伝送誤り検出システム | |
| CN112911768A (zh) | 一种激光灯ilda信号处理系统及其处理方法 | |
| KR100772597B1 (ko) | 송신단에서 수신단으로 신호 전달을 위한 방법 및 장치 | |
| JPH0744473A (ja) | 信号授受回路 | |
| JPS62183233A (ja) | 誤り制御システム | |
| JPH02151156A (ja) | 無線式プリンタ接続装置 | |
| JPH088540B2 (ja) | マルチキャリア制御装置 | |
| JPH01147765A (ja) | データ転送制御装置 | |
| JPS61103266A (ja) | マイクロプロセツサのインタフエ−スシステム | |
| JP2004279423A (ja) | モノリシックマイクロ波集積回路（ｍｍｉｃ）上で動作可能な増幅器の伝送可能なｒｆ電力を監視するためのシステムおよび方法 | |
| JPH0652008A (ja) | Ｅｄｃ ｌｓｉチェック装置 | |
| JPS6352534A (ja) | パラレルデ−タ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |