JP3137809B2 - 送受信回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１本の伝送路の各端部
に接続された送信回路と受信回路とから成る送受信回
路、あるいはバス構造の共通伝送路に接続される送受信
回路に関するものである。

【０００２】

【従来の技術】従来、１本の伝送路の両端に接続された
２つの装置間でデジタル信号を送受信する送受信回路と
して、特開平５６−９８０５２号公報、特開平３−１８
６０３３号公報、特開平２−５０５３７号公報、特開昭
５１−６４８１１号公報、ＵＳＰ４８９９３３２号に開
示されたものが知られている。

【０００３】特開平５６−９８０５２号公報に開示され
た送受信回路（発明の名称；ベースバンド双方向同時伝
送回路）は、通信装置内の送信回路の出力を抵抗および
伝送路を介して対向する通信装置に接続し、さらに送信
回路の出力を分圧抵抗を介して基準電圧と合成してコン
パレータの基準入力として入力し、かつコンパレータの
比較入力には相手からの受信信号を入力し、このコンパ
レータから自己の送信信号に関係なく相手からの受信信
号の高低レベルの変化を検出するように構成することに
より、１本の伝送路で全二重通信を可能にしたものであ
る。

【０００４】また、特開平３−１８６０３３号公報に開
示された送受信回路（発明の名称；信号伝送方式）は、
対向する１組の送信部からの送信信号を信号合成部で合
成した後、その合成信号により自己の送信信号と相手側
の送信信号とを分離し、この分離された送信信号によっ
て自己の送信信号のみを除去し、相手側の送信信号を抽
出することにより、１本の伝送路で全二重通信を可能に
したものである。

【０００５】また、特開平２−５０５３７号公報に開示
された送受信回路(発明の名称；双方向同時通信方式)
は、１本の通信線の両側に接続される装置の双方を同一
基準で構成したドライバ回路とレシーバ回路を備え、供
給電圧および抵抗の設定により高レベルまたは低レベル
の入力信号に対応した各しきい値と所望の各出力電圧を
作成し、レシーバ回路のコンパレータでこの電圧値と自
らの出力信号に対応したしきい値とを比較して相手方の
信号レベルを識別することにより、１本の伝送路で全二
重通信を可能にしたものである。

【０００６】また、特開昭５１−６４８１１号公報に開
示された送受信回路(発明の名称；単一信号線による全
二重デジタル伝送方法および装置)は、送信信号と受信
信号とを比較して複合信号を作成し、その複合信号から
受信信号を再生することにより、１本の伝送路で全二重
通信を可能にしたものである。

【０００７】図１３は、この特開昭５１−６４８１１号
の発明を用いて構成した伝送系のブロック図であり、１
本の伝送路Ｌに複数の送受信回路ＴＲ１，ＴＲ２，ＴＲ
ｎが接続され、かつ伝送路Ｌの両端は終端抵抗ＲＴで接
地されている。そして、送受信回路ＴＲはドライバＤ
１，Ｄ２，ＤｎとレシーバＲ１，Ｒ２，Ｒｎとで構成さ
れ、送信信号ＳＤ１，ＳＤ２，ＳＤｎをそれぞれ送信
し、また受信信号ＲＤ１，ＲＤ２，ＲＤｎを取り出すよ
うになっている。なお、図中のＺ0 は線路インピーダン
スである。

【０００８】また、ＵＳＰ４８９９３３２号の送受信回
路は、２つの送信機から送信された信号を加算する加算
回路を設け、この加算回路の出力と自送信機の送信レベ
ルに応じてシフトするしきい値電圧とを比較し、相手送
信機から送信されてきた信号のみを取り出すように構成
し、１本の伝送路で全二重通信を可能にしたものであ
る。

【０００９】図１４は、このＵＳＰ４８９９３３２号の
送受信回路の構成を示す回路図であり、線路インピーダ
ンスＺ0 の伝送路Ｌの両端に接続される１組の送受信回
路は、１対の送信回路ＤＡおよび受信回路ＲＡ、送信回
路ＤＢおよび受信回路ＤＢとから構成されている。

【００１０】送信信号ＳＤＡを送信する送信回路ＤＡの
出力は、終端抵抗ＲＴＡを介して伝送路Ｌに接続され、
また分圧抵抗ｒａ１，ｒａ２を通じてスレッシホールド
電圧ＶＴＨＡに接続され、この分圧抵抗ｒａ１，ｒａ２
により送信回路ＤＡの出力電圧とスレッシホールド電圧
ＶＴＨＡとを分圧し、差動増幅器で構成される受信回路
ＲＡの基準電圧として入力されている。この受信回路Ｒ
Ａの他方の入力端子には、終端抵抗ＲＴＡと伝送路Ｌの
接続点の信号が抵抗ｒａ３を介して入力されている。

【００１１】伝送路Ｌの他端側の送受信回路も同様に構
成されている。図中、この他端側の構成要素には、全て
Ｂまたはｂの添字符号を付して示している。

【００１２】ここで各抵抗の値は、ＲＴＡ＝ＲＴＢ，ｒ
ａ１＝ｒａ２，ｒａ３＝ｒａ１//ｒａ２，ｒｂ１＝ｒｂ
２，ｒｂ３＝ｒｂ１//ｒｂ２の関係に設定されている。

【００１３】従って、受信回路ＲＡの基準電圧入力端子
（−）は、送信回路ＤＡが信号を送出していない時は、
スレッシホールド電圧ＶＴＨＡの１／２となっている。
しかし、送信回路ＤＡが送信信号を送出すると、その送
信信号振幅だけ電圧レベルが高い方にシフトする。従っ
て、受信回路ＲＡは自己に対応する送信回路ＤＡが送信
信号を送出しても、入力端子（＋）の電圧レベルが基準
電圧入力端子（−）の電圧レベルを越えないので、受信
信号ＲＤＡはロウレベルのままである。

【００１４】しかし、送信回路ＤＡが送信信号を送出し
ている状態で、他端の送信回路ＤＢが送信信号を送出す
ると、受信回路ＲＡの入力端子（＋）の電圧レベルが基
準電圧入力端子（−）の電圧レベルを越えるので、受信
信号ＲＤＡはハイレベルに変化する。また、送信回路Ｄ
Ａが信号を送出していない状態で、他端の送信回路ＤＢ
が送信信号を送出している場合も、受信回路ＲＡの入力
端子（＋）の電圧レベルが基準電圧入力端子（−）の電
圧レベルを越えるので、受信信号ＲＤＡはハイレベルに
変化する。

【００１５】このような構成によって全二重通信が可能
になる。

【００１６】

【発明が解決しようとする課題】ところで、最近の大形
計算機システムに使用される各種装置のユニット間通信
に際して、スループットを重視する部分では、送信デー
タ線と受信データ線とを独立して設けることが多い。こ
のようにした場合、ユニット間のインタフェースの本数
が増加するので、それを収容するユニットの大型化を招
き、その結果として、送信端と受信端との間の距離が長
くなる。

【００１７】一方、マイクロプロセッサにおいては、デ
ータ幅が３２ビットから６４ビットへと増加する傾向に
あり、配線本数の増加は避けられない。配線本数が増加
すると、これを収容するＬＳＩの面積が増大し、結局の
ところ上記と同様に送信端と受信端との間の距離が長く
なる。

【００１８】上記従来技術によれば、１本の信号線で双
方向の伝送が可能であるので、信号線数は減少させるこ
とができる。しかし、受信回路における論理判定用のス
レッシホールド電圧は、それぞれの送受信回路を収納し
た装置の接地電位を基準に作成されるので、送受信端の
距離が長くなると、その間の電位差が大きくなり、受信
回路における受信レベルが変動し、受信側での論理判定
が不正確になり、信頼性が低下するという問題がある。

【００１９】また、バス構造の伝送路の場合、同時に３
つの送信回路が信号を送出することは許されない。しか
し、上記従来技術においては、このことについて考慮さ
れていないため、同時に３つの送信回路が信号を送出し
た場合に送信信号が受信側に誤って伝達されてしまうと
いう問題がある。

【００２０】本発明の目的は、送受信端の距離が長くな
っても受信信号の論理判定を正確に行うことができる高
信頼性の送受信回路を提供することである。

【００２１】第２の目的は、バス型構造の伝送路におい
て同時に３つの送信回路が信号を送出された場合の誤伝
送を防止することができる送受信回路を提供することで
ある。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に本発明では、１本の伝送路の各端部に接続された送信
回路と受信回路とから成り、伝送路を介して対向する他
端部の送信回路および受信回路との間で信号を送受する
送受信回路において、伝送路の両端に電源供給線を敷設
し、受信回路で受信する信号の論理判定用のスレッシホ
ールド電圧を伝送路他端部の送信回路および受信回路が
使用する電源部から供給するようにしたものである。

【００２３】また、第２の目的を達成するために、バス
構造の共通伝送路に接続された送信回路と受信回路とか
ら成り、共通伝送路を介して他の送信回路および受信回
路との間で信号を送受する送受信回路において、受信回
路に、それぞれの電圧レベルが共通伝送路に送出される
信号の振幅幅だけ異なる論理判定用の第１、第２のスレ
ッシホールド電圧と、共通伝送路に送出される信号とを
比較し、自己に対応する送信回路から送信された信号を
除去して共通伝送路を介した他からの送信信号として受
信する第１の比較手段と、前記第１および第２のスレッ
シホールド電圧の和に対し共通伝送路に送出される信号
の振幅幅だけさらに高レベルの第３のスレッシホールド
電圧と共通伝送路に送出される信号とを比較し、第３の
スレッシホールド電圧を越える信号が共通伝送路に現れ
た時に共通伝送路の信号を無効とする警告信号を出力す
る第２の比較手段とを設けたものである。

【００２４】

【作用】上記手段によれば、伝送路の両端部の受信回路
で受信する信号の論理判定用のスレッシホールド電圧
は、伝送路他端部の送信回路および受信回路が使用する
電源部から供給される。したがって、送受信端の距離が
長くなって送信信号のレベルが変動したとしても、スレ
ッシホールド電圧も同様に変動するので、信号レベルの
変動分は相殺される。この結果、受信信号の論理判定を
正確に行うことができ、高い信頼性を確保することがで
きる。

【００２５】また、バス構造の共通伝送路に接続する送
信回路と受信回路においては、第１および第２のスレッ
シホールド電圧の和に対し共通伝送路に送出される信号
の振幅幅だけさらに高レベルの第３のスレッシホールド
電圧と共通伝送路に送出された信号とを比較し、第３の
スレッシホールド電圧を越える信号が共通伝送路に現れ
た時に共通伝送路の信号を無効とする警告信号を出力す
るので、この警告信号によって受信信号を無効として取
り扱うことにより、バス型構造の伝送路において同時に
３つの送信回路が信号を送出された場合の誤伝送を防止
することができる。

【００２６】

【実施例】以下、図示する実施例に基づいて本発明を詳
細に説明する。

【００２７】図１は、本発明の一実施例を示すブロック
図であり、ｎビットの信号を伝送路Ｌを介して対向する
送受信装置ＴＲＡとＴＲＢ間で送受信するものである。

【００２８】図１において、伝送路Ｌはｎ本の伝送路Ｌ
１〜Ｌｎから構成され、各伝送路Ｌ１〜Ｌｎの両端に
は、ドライバ(送信回路)Ｄとレシーバ(受信回路)Ｒとか
ら成る送受信回路ＴＲＡ１〜ＴＲＡｎおよびＴＲＢ１〜
ＴＲＢｎが対向して接続されている。

【００２９】レシーバＲは差動増幅器から構成されてい
るが、受信信号の論理レベルを判定するためのスレッシ
ホールド電圧ＶＴＨＡ，ＶＴＨＢは、電源供給線Ｌｐを
介して他端の送受信装置ＴＲＡ，ＴＲＢで使用している
電源部ＰＳＡ，ＰＳＢから供給されるようになってい
る。

【００３０】ここで、電源部ＰＳＡ，ＰＳＢとの間に
は、Ｖｇで示す電位差が存在する。

【００３１】また、図中のＳＤＡ１〜ＳＤＡｎおよびＳ
ＤＢ１〜ＳＤＢｎは送信信号、ＲＤＡ１〜ＲＤＡｎおよ
びＲＤＢ１〜ＲＤＢｎは受信信号を表す。

【００３２】図２は、ドライバ（送信回路）Ｄとレシー
バ（受信回路）Ｒの一実施例を示す詳細回路図であり、
ドライバＤはエミッタが共通接続されて電流源Ｉｃｓ１
に接続されたトランジスタＱ１，Ｑ２と、コレクタ抵抗
Ｒｃ１，Ｒｃ２とから構成された平衡型の差動増幅器
と、エミッタがバイアス用の電流源Ｉｔｔに接続され、
トランジスタＱ２の出力を増幅して終端抵抗ＲＴＡ（Ｒ
ＴＢ）を介して伝送路Ｌに送出するエミッタフォロア型
のトランジスタＱ３とから構成され、送信信号ＳＤはト
ランジスタＱ１のベースに入力されている。そして、ト
ランジスタＱ２のベースには自装置内の電源部で作成さ
れたスレッシホールド電圧ＶＢＢ１が供給されている。

【００３３】一方、レシーバＲは、エミッタが共通接続
されて電流源Ｉｃｓ２に接続されたトランジスタＱ４，
Ｑ５と、コレクタ抵抗Ｒｃ３，Ｒｃ４とから構成された
平衡型の差動増幅器と、トランジスタＱ４のベースには
伝送路Ｌへの接続点の信号が供給され、他方のトランジ
スタＱ５のベースには、トランジスタＱ３の出力電力と
スレッシホールド電圧ＶＴＨＢとを抵抗ＲＢＢ１，ＲＢ
Ｂ２で分圧した信号が入力されている。

【００３４】ここで、抵抗ＲＢＢ１，ＲＢＢ２の抵抗値
は同じ値に設定されている。

【００３５】また、両端の終端抵抗ＲＴＡ，ＲＴＢ，抵
抗ＲＢＢ１，ＲＢＢ２は次のような関係に保持されてい
る。

【００３６】

【数１】 ＲＴＡ／ＲＴＢ＝ＲＢＢ１／ＲＢＢ２ ＲＴＢ／ＲＴＡ＝ＲＢＢ２／ＲＢＢ１ 次に、以上のように構成された送受信回路の動作を図３
のタイムチャートを参照して説明する。この場合、送受
信回路ＴＲＡ１とＴＲＢ１との間で送受信する場合を代
表して説明する。

【００３７】まず、送受信回路ＴＲＡ１のドライバＤの
入力に図３（ａ）に示すようなハイレベルの送信信号Ｓ
ＤＡ１が入力されると、トランジスタＱ１がオン、トラ
ンジスタＱ２がオフ、トランジスタＱ３がオンとなり、
終端抵抗ＲＴＡを介し図３（ｃ）に示すようにハイレベ
ルの送信信号ＳＲＡ１が伝送線Ｌ１に送出される。

【００３８】この送信信号ＳＲＡ１は、図３（ｄ）に示
すように伝送線Ｌ１の遅延時間ｔｄだけ遅れて他端の送
受信回路ＴＲＢ１のレシーバＲの入力に伝達される。

【００３９】送受信回路ＴＲＢ１のレシーバＲでは、自
己に対応するドライバＤが信号を送出していないため、
トランジスタＱ５のベースには送信信号ＳＲＡ１のレベ
ルとスレッシホールド電圧ＶＴＨＡとを抵抗ＲＢＢ１と
ＲＢＢ２で分圧したＶＴＨＡ１が印加される。

【００４０】レシーバＲは、差動増幅器で構成されてい
るので、図３（ｈ）に示すように、他端からの受信信号
ＳＲＢ１がスレッシホールド電圧ＶＴＨＡ１よりも低け
ればロウレベル、高ければハイレベルの信号ＲＤＢ１を
出力する。

【００４１】この後、送受信回路ＴＲＢ１のドライバＤ
の入力に図３（ｂ）に示すようなハイレベルの送信信号
ＳＤＢ１が入力されると、トランジスタＱ１がオン、ト
ランジスタＱ２がオフ、トランジスタＱ３がオンとな
り、終端抵抗ＲＴＢを介し図３（ｄ）に示すようにハイ
レベルの送信信号ＳＲＢ１が伝送線Ｌ１に送出される。

【００４２】この送信信号ＳＲＢ１は、図３（ｅ）に示
すように伝送線Ｌ１の遅延時間ｔｄだけ遅れて他端の送
受信回路ＴＲＡ１のレシーバＲの入力に伝達される。

【００４３】送受信回路ＴＲＡ１のレシーバＲでは、自
己に対応するドライバＤが既にハイレベルの信号を送出
しているため、図３（ｅ）に示すようにトランジスタＱ
５のベースには送信信号ＳＲＡ１のレベルとスレッシホ
ールド電圧ＶＴＨＢとを抵抗ＲＢＢ１とＲＢＢ２で分圧
したＶＴＨＢ１が印加されている。

【００４４】すなわち、送信信号ＳＲＡ１を送出し始め
た時点からトランジスタＱ５のベースに印加されるスレ
ッシホールド電圧ＶＴＨＢ１は、送信信号ＳＲＡ１の振
幅相当だけハイレベル側にシフトしている。この状態
で、他端のドライバＤからハイレベルの信号ＳＲＡ１が
受信されると、レシーバＲは、図３（ｆ）に示すよう
に、受信信号ＳＲＡ１がスレッシホールド電圧ＶＴＨＢ
１よりも低ければロウレベル、高ければハイレベルの信
号ＲＤＡ１を出力する。

【００４５】これに対し、送受信回路ＴＲＢ１のレシー
バＲでは、自己に対応するドライバＤがハイレベルの信
号を送出し始めた時点からトランジスタＱ５のベースに
印加されるスレッシホールド電圧ＶＴＨＡ１は、図３
（ｇ）に示すように自己の送信信号ＳＲＢ１の振幅相当
だけハイレベル側にシフトしている。この状態で相手か
らの送信信号ＳＲＡ１がロウレベルに変化すると、スレ
ッシホールド電圧ＶＴＨＡ１よりも受信信号レベルが低
くなるので、図３（ｈ）に示すように信号ＲＤＡ１をロ
ウレベルに変化させる。

【００４６】このように、伝送路他端の送受信回路で使
用している電源部で作成されたスレッシホールド電圧Ｖ
ＴＨＢ，ＶＴＨＡを、受信信号の論理判定用のスレッシ
ホールド電圧として使用することにより、送受信装置間
に存在する電位差Ｖｇによって受信信号のレベルが変動
したとしても、その変動分は相殺され、確実に受信信号
の論理を判定することができ、信頼性を向上させること
ができる。

【００４７】この効果の様子を図４に示す。この図４に
おいては、横軸に自装置から見た相手装置の電位変動量
を示し、縦軸に受信信号と送信信号で変調を受けたスレ
ッシホールドレベルを示す。

【００４８】また、Ｈは送信データおよび受信データの
両方がハイレベルの時の受信レベル、Ｍは送信信号がハ
イレベル、受信信号がロウレベル、もしくは送信信号が
ロウレベル、受信信号がハイレベルの時の受信レベル、
Ｌは送信信号および受信信号ともにロウレベルの時の受
信レベルである。

【００４９】又、ＶTHHは送信信号がハイレベルの時の
レシーバの比較レベル、ＶTHLは送信信号がロウレベル
の時のレシーバの比較レベルである。ＶTHH’及びＶTHL
は相手側からスレッシホールド電圧の供給を受けた時の
レシーバの比較レベルの変化を表したものであり、ＶTH
H及びＶTHLは、スレッシホールド電圧を自装置内から受
けた時の受信レベルを表す。

【００５０】この図４で表すように、自装置のスレッシ
ホールド電圧によりレシーバの比較レベルを作った場
合、相手装置の電位変動にかかわりなく一定のスレッシ
ホールド電圧を保持するので、受信レベルの変動に追従
しなくなる。このため、受信レベルが比較レベルと交差
してしまい、正常なデータ受信範囲を越えてしまうこと
がわかる。

【００５１】一方、相手方装置からスレッシホールド電
圧を供給してもらった場合、相手装置の電位変動につれ
てレシーバの比較レベルＶTHH’及びＶTHL’が変動して
おり、広い範囲にわたって受信レベルと比較レベルとの
関係が正常に保持される。

【００５２】この関係は、前記数式１で示した回路定数
にすることにより保持することができる。

【００５３】図５は、ドライバＤの第２の実施例を示す
回路図であり、出力段をコンプリメンタリ形の回路構成
にしたことに特徴がある。

【００５４】すなわち、図２の実施例で示したドライバ
Ｄでは、電流源ＩTTにより、常にバイアス電流を流して
いるため、電力を常時消費している。

【００５５】そこで、この実施例においては、トランジ
スタＱ３にトランジスタＱ６がコンプリメンタリ接続さ
れた出力段構成とし、ハイレベル出力時には、トランジ
スタＱ３をオン、ロウレベル出力時には、トランジスタ
Ｑ６をオンさせて出力に応じた電流だけを伝送路Ｌに流
すようにしたものである。

【００５６】なお、トランジスタＱ６のベースは、トラ
ンジスタＱ２のコレクタに順方向接続されたダイオード
Ｄ１、Ｄ２と電流源Ｉｃｓ３との接続点出力によってバ
イアス電位が与えられるようになっている。

【００５７】このような構成によれば、トランジスタＱ
６をオンさせて出力に応じた電流だけを伝送路Ｌに流す
ので、電力消費を抑えることができるといった特別の効
果がある。

【００５８】図６は、ドライバＤの第３の実施例を示す
回路図であり、出力段を２個のｎｐｎトランジスタから
成るコンプリメンタリ形の回路構成にしたことに特徴が
ある。この図６においては、トランジスタＱ１のコレク
タとトランジスタＱ７のコレクタとの間にダイオードＤ
３を接続し、このダイオードＤ３のアノードと電流源Ｉ
ｃｓ４との接続点をトランジスタＱ７のベースに入力
し、ハイレベル出力時には、トランジスタＱ３をオン、
ロウレベル出力時には、トランジスタＱ７をオンさせて
出力に応じた電流だけを伝送路Ｌに流すようにしてい
る。

【００５９】この実施例においても、図５の実施例と同
様に電力消費を抑えることができる。

【００６０】ところで、図５および図６の構成の送受信
回路を用いる場合、互いに対向している送受信回路がハ
イレベル（Ｈ）とロウレベル（Ｌ）、またはロウレベル
（Ｌ）とハイレベル（Ｈ）の組み合わせのように、互い
に異なるレベルの信号を送出している時は電流が伝送路
Ｌに流れて電力が消費される。この電力消費が非通信時
に起こると問題である。

【００６１】そこで、非通信時は、互いに対向している
送受信回路はハイレベル（Ｈ）またはロウレベル（Ｌ）
のいずれかに双方のレベルが同一になるように設定され
る。このようにすれば、非通信時は確実に電力消費がな
くなるので、電力消費をさらに抑えることができる。

【００６２】次に、バス構造の伝送路に用いる電流駆動
型の送受信回路について説明する。

【００６３】図７は、電流駆動型の送受信回路の第１の
実施例を示す回路図であり、ドライバＤｎ（ｎ＝１，
２，…，ｎ）およびレシーバＲｎから構成されている。

【００６４】ドライバＤｎは従来と同様の構成である
が、レシーバＲｎに他の送受信回路との間の送信信号の
衝突検出機能を設けたことに特徴がある。すなわち、バ
ス構造の伝送路においては、同時に２つの送受信回路が
信号を送出することは許されない。そこで、バス構造の
伝送路における２つの送信信号の衝突検出機能を設けた
ものである。

【００６５】この実施例のレシーバＲ１は、図８（ｄ）
に示すように、それぞれの電圧レベルが伝送路Ｌに送出
される信号の振幅幅だけ異なる第１、第２のスレッシホ
ールド電圧ＶＴＨ１，ＶＴＨ２と、伝送路Ｌに送出され
る信号ＳＲ１とを比較する第１、第２のレシーバＲ１
１，Ｒ２１と、前記第１および第２のスレッシホールド
電圧ＶＴＨ１，ＶＴＨ２の和に対し伝送路Ｌに送出され
る信号の振幅幅だけさらに高レベルの第３のスレッシホ
ールド電圧ＶＴＨ３と伝送路Ｌに送出される信号ＳＲ１
とを比較し、第３のスレッシホールド電圧ＶＴＨ３を越
える信号ＳＲ１が伝送路Ｌに現れた時に伝送路Ｌの信号
を無効とする警告信号ＡＬ１を出力する第３のレシーバ
Ｒ３１とを備え、さらに、第１、第２のレシーバＲ１
１，Ｒ２１の出力信号に基づき、自己に対応するドライ
バＤ１から送信された信号を除去して伝送路Ｌを介した
他からの受信信号ＲＤ１として出力する排他的論理和回
路ＸＯＲ１およびＸＯＲ２とを備えている。

【００６６】ここで、排他的論理和回路ＸＯＲ１には、
レシーバＲ１１の出力信号と自己の送信信号ＳＤ１が入
力され、また排他的論理和回路ＸＯＲ２には、ＸＯＲ２
の出力信号とレシーバＲ２１の出力信号が入力されてい
る。

【００６７】この構成において、ドライバＤ１および他
の送受信回路のドライバＤ２から何等信号が送出されて
いない時は、伝送路Ｌはロウレベルとなっているので、
レシーバＲ１１、Ｒ２１の出力信号は図８（ｅ）に示す
ように“０”（ロウレベル）となる。

【００６８】この状態でドライバＤ１に図８（ａ）に示
すようなハイレベルの送信信号ＳＤ１が入力されると、
ドライバＤ１は該信号を増幅し、伝送路Ｌに送出する。
これにより、伝送路Ｌには図８（ｄ）に示すような信号
ＳＲ１が現れる。

【００６９】そこで、この信号ＳＲ１がスレッシホール
ド電圧ＶＴＨ２を越えると、レシーバＲ２１の出力信号
がハイレベルとなる。この信号は排他的論理和回路ＸＯ
Ｒ２に入力されるが、この回路ＸＯＲ２の他方の入力は
ハイレベルとなっているので、その出力はロウレベルの
まま変化しない。

【００７０】この状態で、他の送受信回路のドライバＤ
２が図８（ｂ）に示すように送信信号ＳＤ２を送信し始
めると、２つの信号が加算されるので、伝送路Ｌの電圧
レベルは図８（ｄ）に示すように約２倍になる。する
と、伝送路Ｌの電圧レベルがスレッシホールド電圧ＶＴ
Ｈ１を越えるので、レシーバＲ１１の出力信号がハイレ
ベルに変化する。

【００７１】この信号は排他的論理和回路ＸＯＲ１に入
力される。すると、回路ＸＯＲ１の入力は両方とも
“１”となるので、その出力信号は“０”となる。回路
ＸＯＲ１の出力信号が“０”になると、次段の回路ＸＯ
Ｒ２の出力信号は“１”となる。

【００７２】すなわち、他の送受信回路のドライバＤ２
から送信された信号が受信信号ＲＤ１として抽出され
る。

【００７３】なお、他の送受信回路のドライバＤ２から
送信された信号は図８に示すように伝送路Ｌの遅延特性
により遅延時間ｔｄだけ遅れて受信される。

【００７４】次に、この状態で第３の送受信回路が図８
（ｃ）に示すように送信信号ＳＤｎを送信し始めたとす
ると、伝送路Ｌの電圧レベルがスレッシホールド電圧Ｖ
ＴＨ３を越えるので、レシーバＲ３１の出力信号ＡＬ１
が図８（ｇ）に示すようにハイレベルとなる。

【００７５】この信号ＡＬ１は、伝送路Ｌの信号を無効
とする警告信号ＡＬ１として、受信信号を取り込む回路
に供給される。

【００７６】しかし、送信信号ＳＤｎの送出が停止され
ると、伝送路Ｌの電圧レベルはスレッシホールド電圧Ｖ
ＴＨ３未満に低下するので、警告信号ＡＬ１の出力も停
止される。

【００７７】このように、伝送路Ｌ上での送信信号の衝
突を検出する機能を付加したことにより、誤った情報が
伝達されるのを防止することができる。

【００７８】図９は、電流駆動型の送受信回路の第２の
実施例を示す回路図であり、図７と異なるのは、受信信
号を単一のスレッシホールド電圧ＶＴＨ２によるアナロ
グ的なレベル比較によって再生するようにしたことであ
る。

【００７９】すなわち、送信信号ＳＤ１を伝送路Ｌに送
出する振幅の２倍に電圧増幅する電圧増幅器Ｄ１２を設
け、その出力を抵抗ｒａ１を介してコンパレータから成
るレシーバＲ４１に入力し、さらにスレッシホールド電
圧ＶＴＨ２(図８と同様の電圧レベル)を抵抗ｒａ２を介
して抵抗ｒａ１の出力側に入力し、スレッシホールド電
圧ＶＴＨ２と電圧増幅器Ｄ１２の出力電圧とを分圧した
電圧をレシーバＲ４１の比較基準電圧として用いるよう
に構成する。

【００８０】すると、自己のドライバＤ１が信号ＳＲ１
を送出していない状態では、レシーバＲ４１の比較基準
電圧はスレッシホールド電圧ＶＴＨ２のみとなるので、
このスレッシホールド電圧ＶＴＨ２を越えた信号が到達
したか否かによって相手からの受信信号を再生する。

【００８１】しかし、自己のドライバＤ１が信号ＳＲ１
を送出している状態では、レシーバＲ４１の比較基準電
圧はスレッシホールド電圧ＶＴＨ２が電圧増幅器Ｄ１２
の出力電圧によって高レベル側にシフトされ、図８のス
レッシホールド電圧ＶＴＨ１と同様な電圧レベルにな
る。これによって、自己が送出した信号と相手から受信
した信号を区別し、相手からの送信信号のみを再生する
ことができる。

【００８２】この場合、２つ以上の送信信号の衝突は図
７と全く同様にして検出される。

【００８３】図１０は、電流駆動型の送受信回路の第３
の実施例を示す回路図であり、図７と異なるのは、既に
他の送受信回路が送信状態となり、伝送路Ｌの電圧レベ
ルがスレッシホールド電圧ＶＴＨ１を越えている状態で
は、自己のドライバＤ１が信号を送出していない場合で
も、警告信号ＡＬ１を出力するようにしたことである。

【００８４】そのために、送信信号ＳＤ１を反転するイ
ンバータＮ１と、このインバータＮ１の出力信号、レシ
ーバＲ１１，Ｒ２１の出力信号の論理積を求めるアンド
ゲートＡＧ１，このアンドゲートＡＧ１の出力信号とレ
シーバＲ３１の出力信号の論理和信号を警告信号ＡＬ１
として出力するオアゲートＯＧ１を設けたものである。

【００８５】この構成においては、既に他の送受信回路
が送信状態となり、伝送路Ｌの電圧レベルがスレッシホ
ールド電圧ＶＴＨ１を越えている状態では、レシーバＲ
１１，Ｒ２１の出力信号は共に“１”となっている。こ
の時、自己のドライバＤ１が信号を送出していない場
合、インバータＮ１の出力信号は“１”となっているの
で、アンドゲートＡＧ１の論理積が成立する。論理積が
成立すると、アンドゲートＡＧ１から“１”の出力信号
が送出される。この信号はオアゲートＯＧ１を介して警
告信号ＡＬ１として出力される。

【００８６】この実施例によれば、３つの送信信号が重
なるのを未然に防止できるので、伝送路上における情報
の混信を確実に防止できるという特有の効果がある。

【００８７】図１１は、電流駆動型の送受信回路の第４
の実施例を示す回路図であり、図１０と異なるのは、受
信信号の再生と信号の衝突をアナログ的なレベル比較に
よって行うようにしたことである。

【００８８】すなわち、送信信号ＳＤ１のバッファアン
プＢＦ１，ＢＦ２を設け、これらのバッファアンプＢＦ
１，ＢＦ２の出力信号を抵抗ｒ１，ｒ３を介してレシー
バＲ１１，Ｒ３１の比較基準入力端子(−)に入力し、さ
らに図１２に示す関係に設定されたバイアス電圧ＶＢ
１，ＶＢ２を抵抗ｒ２，ｒ４を介してレシーバＲ１１，
Ｒ３１の比較基準入力端子(−)に入力する。

【００８９】ここで、抵抗ｒ１，ｒ２，ｒ３，ｒ４は全
て同一抵抗値となっている。

【００９０】また、バイアス電圧ＶＢ１は、図１２に
“ＨＬ”で示すように、１つの送信信号の振幅レベルと
同じに設定され、バイアス電圧ＶＢ２は図１２に“ＨＨ
Ｈ”で示すように、３つの送信信号を加算したのと同じ
振幅レベルに設定されている。

【００９１】従って、レシーバＲ１１の比較基準入力端
子（−）に入力されるスレッシホールド電圧ＶＴＨ１
は、図１２に示すように、バッファアンプＢＦ１の出力
レベルに応じて、１つの送信信号の振幅レベルの１／２
と１．５倍の範囲で移動する。

【００９２】同様に、レシーバＲ３１の比較基準入力端
子(−)に入力されるスレッシホールド電圧ＶＴＨ２は、
図１２に示すように、バッファアンプＢＦ２の出力レベ
ルに応じて、１つの送信信号の振幅レベルの１．５倍と
２．５倍の範囲で移動する。

【００９３】この構成においては、自己のドライバＤ１
のみが信号を送出した場合、バッファアンプＢＦ１のハ
イレベル出力が抵抗ｒ１を通じてレシーバＲ１１の比較
基準入力端子(−)に加算されるので、スレッシホールド
電圧ＶＴＨ１が１つの送信信号の振幅レベルの１．５倍
の値に上昇する。

【００９４】このため、自己のドライバＤ１のみが信号
を送出した場合は、レシーバＲ１１の出力信号ＲＤ１は
ロウレベルを維持する。しかし、他のドライバＤｎから
の送信信号が加わった場合、伝送路Ｌの電圧レベルは２
倍に上昇するので、スレッシホールド電圧ＶＴＨ１を越
える。このため、レシーバＲ１１の出力振動ＲＤ１はハ
イレベルに変化する。すなわち、自分の送信信号と相手
からの送信信号とが合成された信号の中から自分の送信
信号を除去した送信信号を抽出することができる。

【００９５】一方、レシーバＲ３１の比較基準入力端子
（−）に入力されるスレッシホールド電圧ＶＴＨ２は、
自己のドライバＤ１が送信信号を送出している状態で
は、１つの送信信号の振幅レベルの２．５倍に上昇す
る。

【００９６】従って、レシーバＲ３１の出力信号はロウ
レベルを維持する。

【００９７】しかし、伝送路Ｌ上に２つの信号が送出さ
れている状態で、３つ目の送信信号が送出された場合、
伝送路Ｌの電圧レベルは３倍に上昇するので、スレッシ
ホールド電圧ＶＴＨ２を越える。このため、レシーバＲ
３１の出力信号ＡＬ１はハイレベルに変化する。すなわ
ち、警告信号ＡＬ１が出力される。

【００９８】

【発明の効果】以上説明したように本発明は、１本の伝
送路の各端部に接続された送信回路と受信回路とから成
り、伝送路を介して対向する他端部の送信回路および受
信回路との間で信号を送受する送受信回路において、伝
送路の両端に電源供給線を敷設し、受信回路で受信する
信号の論理判定用のスレッシホールド電圧を伝送路他端
部の送信回路および受信回路が使用する電源部から供給
するようにしたものである。

【００９９】このため、送受信端の距離が長くなって送
信信号のレベルが変動したとしても、スレッシホールド
電圧も同様に変動するので、信号レベルの変動分は相殺
される。この結果、受信信号の論理判定を正確に行うこ
とができ、全２重同時双方向通信において高い信頼性を
確保することができる。

【０１００】従って、配線本数が多くなっているＬＳＩ
相互間の通信に適用すれば、ＬＳＩ間の配線本数の削減
を図り、かつ信頼性の高い通信を行うことができる。

【０１０１】また、バス構造の共通伝送路に接続された
送信回路と受信回路とから成り、共通伝送路を介して他
の送信回路および受信回路との間で信号を送受する送受
信回路において、受信回路に、それぞれの電圧レベルが
共通伝送路に送出される信号の振幅幅だけ異なる論理判
定用の第１、第２のスレッシホールド電圧と、共通伝送
路に送出される信号とを比較し、自己に対応する送信回
路から送信された信号を除去して共通伝送路を介した他
からの送信信号として受信する第１の比較手段と、前記
第１および第２のスレッシホールド電圧の和に対し共通
伝送路に送出される信号の振幅幅だけさらに高レベルの
第３のスレッシホールド電圧と共通伝送路に送出される
信号とを比較し、第３のスレッシホールド電圧を越える
信号が共通伝送路に現れた時に共通伝送路の信号を無効
とする警告信号を出力する第２の比較手段とを設けたも
のである。

【０１０２】このため、第３のスレッシホールド電圧を
越える信号が共通伝送路に現れた時に共通伝送路の信号
を無効とする警告信号を出力するので、この警告信号に
よって受信信号を無効として取り扱うことにより、バス
型構造の伝送路において同時に３つの送信回路が信号を
送出された場合の誤伝送を防止することができる。

【０１０３】また、送信回路の出力段をコンプリメンタ
リ接続された１対のスイッチング素子で構成した場合
は、信号伝送に係わる電力消費を抑えることができ、極
めて経済的である。特に、ＬＳＩに適用した場合は、発
熱を抑えるという点で極めて有効である。

【０１０４】この場合に、非通信時の送出レベルを複数
の送信回路で一致させることにより、電力消費を確実に
抑えることができる。

【０１０５】さらに、特別な回路素子を用いる必要がな
いので、コストも低下させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図であ
る。

【図２】図１の送受信回路の第１の実施例を示す詳細構
成図である。

【図３】図１の実施例の動作を説明するためのタイムチ
ャートである。

【図４】図１の実施例におけるスレッシホールド電圧の
効用を説明するための説明図である。

【図５】図１の送受信回路の第２の実施例を示す詳細構
成図である。

【図６】図１の送受信回路の第２の実施例を示す詳細構
成図である。

【図７】バス構造の伝送路に使用する送受信回路の第１
の実施例を示す回路図である。

【図８】図７の実施例の動作を説明するためのタイムチ
ャートである。

【図９】バス構造の伝送路に使用する送受信回路の第２
の実施例を示す回路図である。

【図１０】バス構造の伝送路に使用する送受信回路の第
３の実施例を示す回路図である。

【図１１】バス構造の伝送路に使用する送受信回路の第
４の実施例を示す回路図である。

【図１２】図１１の実施例の動作を説明するための電圧
レベル関係図である。

【図１３】バス構造の伝送路を用いる従来の送受信回路
の構成を示す概略構成図である。

【図１４】対向伝送路を用いる従来の送受信回路の構成
を示す概略構成図である。

【符号の説明】

ＴＲＡ、ＴＲＢ…送受信装置、ＴＲＡ１〜ＴＲＡｎ，Ｔ
ＲＡ１〜ＴＲＡｎ…送受信回路、Ｄ，Ｄ１…ドライバ、
Ｒ，Ｒ１，Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１…レシー
バ、Ｌ…伝送路、ＰＳＡ，ＰＳＢ…電源部、Ｌｐ…電源
供給線、Ｑ１〜Ｑ７…トランジスタ、ＶＴＨＡ，ＶＴＨ
Ｂ…スレッシホールド電圧、ＸＯＲ１，ＸＯＲ２…排他
的論理和回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 バス構造の共通伝送路に接続された送信
   回路と受信回路とから成り、共通伝送路を介して他の送
   信回路および受信回路との間で信号を送受する送受信回
   路において、 受信回路に、それぞれの電圧レベルが共通伝送路に送出
   される信号の振幅幅だけ異なる論理判定用の第１、第２
   のスレッシホールド電圧と、共通伝送路に送出される信
   号とを比較し、自己に対応する送信回路から送信された
   信号を除去して共通伝送路を介した他からの送信信号と
   して受信する第１の比較手段と、前記第１および第２の
   スレッシホールド電圧の和に対し共通伝送路に送出され
   る信号の振幅幅だけさらに高レベルの第３のスレッシホ
   ールド電圧と共通伝送路に送出される信号とを比較し、
   第３のスレッシホールド電圧を超える信号が共通伝送路
   に現れた時に共通伝送路の信号を無効とする警告信号を
   出力する第２の比較手段とを設けたことを特徴とする送
   受信回路。