JP3509318B2 - 電力用バイポーラトランジスタの制御装置 - Google Patents

電力用バイポーラトランジスタの制御装置

Info

Publication number
JP3509318B2
JP3509318B2 JP20299195A JP20299195A JP3509318B2 JP 3509318 B2 JP3509318 B2 JP 3509318B2 JP 20299195 A JP20299195 A JP 20299195A JP 20299195 A JP20299195 A JP 20299195A JP 3509318 B2 JP3509318 B2 JP 3509318B2
Authority
JP
Japan
Prior art keywords
control
current
transistor
bipolar transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20299195A
Other languages
English (en)
Other versions
JPH0951256A (ja
Inventor
善則 村上
一真 大蔵
康彦 北島
一彦 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP20299195A priority Critical patent/JP3509318B2/ja
Priority to US08/693,526 priority patent/US5818284A/en
Publication of JPH0951256A publication Critical patent/JPH0951256A/ja
Application granted granted Critical
Publication of JP3509318B2 publication Critical patent/JP3509318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/042Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04213Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電流制御型の電力
用バイポーラトランジスタの制御装置に関する。
【0002】
【従来の技術】従来技術の第一として、図17に示す回
路構成を紹介する。図17において、Q1は電力用のn
pn型バイポーラトランジスタで、エミッタ端子は接
地、コレクタ端子は負荷Xを介して正の電位に接続され
ている。QuとQdは、トランジスタQ1のベースへ電
力を供給したり逆に引き抜いたりするためのトランジス
タである。このQuとQdは相補的に構成されており、
Quはpチャネル型MOSトランジスタで、そのソース
端子は正電位Vpに維持されている。Qdはnチャネル
型MOSトランジスタで、そのソース端子は接地(=0
V)もしくは負電位Vmに維持されている。そしてQu
とQdのゲート端子は図17中で、端子Gに接続され、
同じ制御信号が印加されるようになっている。また、両
者のドレイン端子はベース抵抗Rxを介してQ1のベー
ス端子に接続されている。
【0003】次に、動作を説明する。ゲート端子Gに然
るべき正の電位が印加されている状態では、トランジス
タQuは遮断状態であり、かつトランジスタQdは導通
状態となっており、トランジスタQ1のベース電位は負
電位となっているので、トランジスタQ1は遮断状態で
ある。ゲート端子Gに然るべき負の電位が印加される
と、トランジスタQuは導通状態となり、逆にトランジ
スタQdは遮断され、トランジスタQ1のベース端子に
は抵抗体Rxを通して電流が供給される。このときの電
流値はおよそVp/Rxである。この抵抗体Rxの抵抗
値は、トランジスタQ1がコレクタ定格電流を流すのに
必要な最低限のベース電流の供給を受けられるよう、比
較的低い値でなければならない。このようにオン・オフ
2値でトランジスタを制御するような構成は、たとえば
図18に示したような三相PWMインバータの構成要素
であるトランジスタQ11〜Q16として使用されてい
る。
【0004】しかし、上記のような制御装置が、図18
に示したような三相PWMインバータの構成要素とし
て、例えば電気自動車の駆動回路に使用され、負荷や電
流値が時々刻々変化する状況で使用される場合において
は、以下のような問題が生じることがある。すなわち、
トランジスタに定格電流が流れるのは、自動車の走行で
言えば急な登り坂での加速時などモータが最大トルクを
要求されるようなごく希な場合のみであり、走行中の殆
どの期間は、駆動用トランジスタには定格よりもはるか
に少ない電流しか流れない。そのような状況ではベース
電流は供給過多となっていて、ベース電流が無駄になる
ばかりでなく、電力用バイポーラトランジスタのベース
領域は飽和状態となり、ターンオフ時の蓄積時間が延び
てしまう。このことは結果的にPWMキャリア周波数の
上限を低めてしまうか、もしくはパルス幅変調の利用率
を制限してしまう、という問題点があった。そこで電力
用バイポーラトランジスタを流れる主電流値に対応して
適切なベース電流を供給したいという考えが自然と喚起
されるが、従来はトランジスタのスイッチング速度と比
較して、利用していたPWMキャリア周波数が2kHz
程度と十分低かったので、あまり問題にされなかった。
【0005】しかし、このような問題を解決する方法と
して図19のような回路も考案されている。これは19
90年10月に行われた電気学会の電子デバイス・半導
体電力変換合同研究会の資料、“SITを用いたフォー
クリフト用コントローラ”(保田 保、吉澤 敏夫、資料
番号:EDD−90−64/SPC−90−63、p.
57〜64)に掲載されたものである。以下、機構を説
明する。図19の装置は、基本的にはチョッパ方式で直
流モータを駆動する装置の一部として紹介されている
が、基本的には図18のような三相PWM回路における
トランジスタと動作は殆ど同じである。図19中、SI
Tは電流駆動型SITであり、バイポーラトランジスタ
と同じ動作をする。
【0006】このような回路のSITの制御において、
図17のような回路を使用すると、SITを流れるドレ
イン電流値が低いときには大幅な蓄積時間の増加を招い
てしまう。そのため図19の回路においては、SITへ
のチョッパ信号が“オン状態”の期間、「オンゲート回
路」は基本的にSITに対してゲート電流を供給する
が、SITのドレイン・ソース間の電圧を検知する「V
DS検知回路」からの信号が「基準電圧VDSB」より低く
なると、「比較器」の出力状態が「H」となり、「オン
ゲート回路」に対してゲート電流の供給を停止するよう
に働きかける。SITは少しの間ならゲート電流の供給
が途絶えても蓄積している過剰キャリアによって主電流
を流し続けるが、やがて過剰キャリアの減少とともにV
DSは徐々に増加してくる。すると「比較器」の出力は
「L」となり、「オンゲート回路」に対して再びゲート
電流を流すように働きかける。
【0007】図20は、上記のゲート電流の様子とSI
Tのドレイン・ソース間電圧VDSの挙動を示した特性図
である。外部の制御装置から送られてくるチョッパ信号
(指令信号)がオン状態の期間、VDSはこのように一定
の値VDSBを中心に或る範囲に留まり、主電流の値が低
いときでもSITは過飽和状態に陥ることはない。
【0008】しかし、上記のような回路構成では以下の
ような問題がある。第一に、パルス状とはいえゲート端
子に対して大電流を印加している点である。図19の回
路ではパルス電流が流れる時は必ず、コレクタが定格電
流を流し得るほどの大きなゲート電流を流しているの
で、オン状態のデバイスはいつも「一旦は非常な過飽和
に突入し、それから徐々に回復する」という履歴を繰り
返す。そしてこの「比較器」の動作はチョッパ信号機構
とは独立しているので、もしパルス電流が流れた直後の
過飽和状態のタイミングに「オフゲート回路」が作動し
た場合には、SITの状態は過飽和からターンオフする
ことになり、比較的長い蓄積時間をもってしまう。すな
わち、図19のような構成では、特に低電流領域でター
ンオフ時の蓄積時間は不安定になる可能性がある。
【0009】第二に、「オンゲート回路」にパルス信号
を送っている「比較器」のパルス振動は、SITの内部
の過剰少数キャリアの寿命が「比較器」の性能に対して
充分長いことを前提としている。すなわち、キャリア寿
命が短いトランジスタに対しては「比較器」の振動速度
が追随できるとは限らず、VDSの振幅が大きくなり、適
切な制御が出来なくなる可能性がある。
【0010】さらに第三には、ドレイン・ソース間電圧
を検知し、これに基づいてゲート電流を制御しようとす
る「比較器」が「オンゲート回路」に向けて信号を発す
るように構成されている。すなわち、図19で「オンゲ
ート回路」、「オフゲート回路」と表現されているの
は、単純な図17の構成にあっては模式的にトランジス
タQuとQdで表しているが、これらの構成に「新たに
外部信号(図19の比較器からの信号)によってその挙
動を変化させる機構」を付加する必要があることを示す
ものであり、このことは既存の装置の構成全体に改造の
手を加えなければならないことを意味する。
【0011】
【発明が解決しようとする課題】以上のように、第一の
従来例のような単純な回路では、負荷の状況に応じてト
ランジスタのベース電流を調節するようなことはでき
ず、トランジスタは殆どの使用条件下で過飽和状態とな
り、蓄積時間が延び、低電流領域においてベース電流が
無駄になってしまうという問題点があった。また、第二
の従来例のような構成では、負荷に応じてトランジスタ
の状態を調節することは可能であるが、タイミングによ
っては蓄積時間が不安定になる可能性があり、またどの
ような性質の電流制御型トランジスタにも対応するとい
うわけにはいかず、さらに制御電流供給回路の改造が必
要であった。
【0012】本発明は上記のような問題点を解決し、従
来の回路にあまり手を加えない簡便な方式で、トランジ
スタ蓄積時間を減らし、高速スイッチングを可能にし、
さらに制御するトランジスタの主電流に対応して制御電
流値を適切に調節することの出来る電力用バイポーラト
ランジスタの制御装置を実現することを目的としてい
る。
【0013】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、本発明の基本的構成としては、
力用バイポーラトランジスタを駆動する制御装置とし
て、外部からの第一の信号によって、電力用バイポーラ
トランジスタのベース端子に対して導通信号(ベース電
流を与える様な一定電位を与える)と遮断信号(ベース
端子から電流を引き抜くような一定電位を与える)の2
種類の信号を与える第一の制御装置と、電力用バイポー
ラトランジスタの導通状態時における動作状態を検知す
る検知手段と、ベース端子へ流れ込むベース電流を通す
ための二つの主端子ならびに検知手段の検知結果に応じ
て電力用バイポーラトランジスタの動作状態を所定範囲
に納めるように主端子間の抵抗値を調節する制御端子を
有する制御用トランジスタと、を少なくとも有し、か
つ、第一の制御装置とは独立して設けられた第二の制御
装置と、を有する構成とする。なお、上記の構成は、例
えば、後記図1、図2に示す実施の形態に相当する。
【0014】また、第二の制御装置が、電力用バイポー
ラトランジスタの動作状態を検知する機能として、少な
くとも電力用バイポーラトランジスタのコレクタ端子と
エミッタ端子間の電位差を検知する機能を有する構成と
する。なお、上記の構成は、例えば後記図4、図5に示
す実施の形態に相当する。
【0015】また、第二の制御装置が、電力用バイポー
ラトランジスタの動作状態を検知する機能として、少な
くともコレクタ端子もしくはエミッタ端子を通過する電
流値を検知する機能を有する構成とする。なお、上記の
構成は、例えば後記図11、図15に示す実施の形態に
相当する。
【0016】また、請求項に記載の発明においては、
制御用トランジスタが、第一の制御装置の出力端子とベ
ース端子との間に、ベース電流がその2つの主端子を通
るように接続された構成とする。なお、上記の構成は、
例えば後記図4、図5に示す実施の形態に相当する。
【0017】また、請求項に記載の発明においては、
電力用バイポーラトランジスタを導通状態とするための
ベース電流を供給する電流源と第一の制御装置の入力端
子との間に、制御用トランジスタが、その2つの主端子
の間をベース電流となるべき電流が通るように接続され
ている構成とする。なお、上記の構成は、例えば後記図
8に示す実施の形態に相当する。
【0018】また、請求項に記載の発明においては、
制御用トランジスタが遮断状態もしくは主端子間の抵抗
が高い状態のときでも迅速なベース電流引き抜きを行な
うための整流ダイオードを、制御用トランジスタの二つ
の主端子と並列に接続し、かつ上記整流ダイオードの極
性は電力用バイポーラトランジスタが導通状態となるよ
うなベース電流の向きとは逆方向にのみ電流を流す方向
に接続した構成とする。なお、上記の構成は、例えば後
記図5に示す実施の形態に相当する。
【0019】また、請求項に記載の発明においては、
制御用トランジスタが遮断状態もしくは主端子間の抵抗
が高い状態であるときに主端子間の抵抗値の最高値を制
限するための固定抵抗を、制御用トランジスタの二つの
主端子と並列に接続した構成とする。なお、上記の構成
は、例えば後記図7に示す実施の形態に相当する。
【0020】また、請求項に記載の発明においては、
誘導性負荷と還流ダイオードを有する負荷を駆動する電
力用バイポーラトランジスタにおいて、第二の制御装置
の検知手段は、誘導性負荷を流れる電流を検知すること
により、導通状態における電力用バイポーラトランジス
タの主端子に流れる電流を検知するように構成する。
なお、上記の構成は、例えば後記図12に示す実施の形
態に相当する。
【0021】また、請求項に記載の発明においては、
第二の制御装置は、前記の機能に加えて、第二の信号に
よって電力用バイポーラトランジスタが「導通」状態か
ら「遮断」状態へと転じ始めるような変化を検知したと
きは制御用トランジスタの主端子間の抵抗値の状態を固
定し、逆に「遮断」状態から「導通」状態へと転じる時
は、第二の信号で前記状態を検知した他に、さらにコレ
クタ端子とエミッタ端子間の電位差が所定値を以下にな
ったことをも検知してはじめて制御用トランジスタの状
態固定を解除するように構成する。なお、上記の構成
は、例えば後記図9に示す実施の形態に相当する。
【0022】さらに請求項に記載の発明においては、
誘導性負荷と還流ダイオードを有する負荷を駆動する電
力用バイポーラトランジスタにおいて、第二の制御装置
の機能としてさらに、第二の信号によって電力用バイポ
ーラトランジスタが「導通」状態から「遮断」状態へと
転じ始めるような変化を検知したときは制御用トランジ
スタの状態を固定し、逆に「遮断」状態から「導通」状
態へと転じる時は、電力用バイポーラトランジスタの主
端子を通過する主電流が流れはじめ、さらに前記主電流
値の、前記還流ダイオードの逆回復電流に起因する極大
値を過ぎて初めて制御用トランジスタの状態固定を解除
する機能を有する構成とする。なお、上記の構成は、例
えば後記図14に示す実施の形態に相当する。
【0023】また、請求項に記載の発明においては、
第二の信号として、第一の信号もしくは第一の制御装置
の出力端子の電位もしくはこれらと挙動を同じくする信
号を用いるように構成する。また、請求項に記載の発
明においては、第二の信号として、コレクタ端子とエミ
ッタ端子間の電位差を用いるように構成する。また、請
求項10に記載の発明においては、例えば電流検出器を
用いてベース電流の方向が転換したことを検出し、それ
を第二の信号として用いるように構成する。
【0024】また、請求項11に記載の発明において
は、複数の電力用バイポーラトランジスタがそれぞれの
コレクタ端子同士とそれぞれのエミッタ端子同士を連結
しており、かつ、第一の制御装置は一つのみが共通に接
続され、第二の制御装置は各電力用バイポーラトランジ
スタにそれぞれ接続されてそれぞれのベース端子に流れ
る電流が個別に制御されるように接続され、第二の制御
装置は、前記機能に加えて、各電力用バイポーラトラン
ジスタの主端子間に流れる電流値を検知し、これらの電
流値の差異を解消するように各ベース端子に流れるベー
ス電流を制御するように構成する。なお、上記の構成
は、例えば後記図16に示す実施の形態に相当する。
【0025】
【作用】まず、本発明の基本的構成において、第一の制
御装置とは、前記第一の従来例に示したような、電力用
バイポーラトランジスタに単純にベース電流を送ったり
引き抜いたりするだけの機能を有するものであり、外部
の信号発生器から信号(第一の信号)を受け取って作動
している。本発明においては、このような従来の制御装
置に付加して、電力用バイポーラトランジスタの動作状
態を検知する検知手段と、電力用バイポーラトランジス
タのベース端子へ流れ込むベース電流を適切に調節する
制御用トランジスタと、から少なくとも構成される第二
の制御装置を設けることにより、負荷に応じて変動する
電力用バイポーラトランジスタの動作状態をきめ細かく
制御できるように構成したものである。
【0026】また、第二の制御装置が検知するトランジ
スタの動作状態としては電力用バイポーラトランジスタ
のコレクタ電位を検知する。ここで電力用バイポーラト
ランジスタとしてnpn型バイポーラトランジスタを例
に取ると、その導通状態においてコレクタ電位が或る条
件より低いということはトランジスタが飽和状態にある
ということであり、ベース電流の供給過剰を意味する。
このような動作状態は、非効率的であるばかりか、過剰
なキャリアの蓄積によってターンオフ時の蓄積時間が長
くなってしまう。したがってこのような動作状態の場合
には、第二の制御装置はベース電流を絞るように電流に
対して作用する。また、コレクタ電位が或る条件より高
ければ、電力用バイポーラトランジスタの主端子間の抵
抗が高いということであり、電力用バイポーラトランジ
スタの発熱を招く。したがって、このような動作状態の
場合には、第二の制御装置はベース電流を増やすように
作用する。第二の制御装置がベース電流に対してこのよ
うな作用を及ぼすことにより、電力用バイポーラトラン
ジスタのコレクタ電位は一定の範囲内に収束するように
制御される。
【0027】また、電力用バイポーラトランジスタが遮
断状態のときは、そのコレクタ・エミッタ間電圧は電源
電圧程度に高くなっているので、上記の論理によれば第
二の制御装置はベース電流をできるだけ低損失で流す状
態になる。よって第一の制御装置が「遮断状態」から
「導通状態」へ転じてベース電流を供給し始めたときに
は、大きな値のベース電流が電力用バイポーラトランジ
スタへ供給される条件となっており、ターンオンが迅速
に行われる。
【0028】また、第一の制御装置が「導通」状態から
「遮断」状態へ転じたとき、第一の制御装置は電力用バ
イポーラトランジスタからベース電流を引き抜くように
働きかけるが、コレクタ電位が上昇すると第二の制御装
置はベース電流を低損失で流すように作用するので、直
前の導通状態でベース電流が制限されていても、ベース
電流の引き抜きは速やかに行われ、ターンオフは迅速に
進行する。
【0029】さらに、この電力用バイポーラトランジス
タがPWMインバータの構成要素としてモータなどの誘
導負荷を駆動しているような場合、該トランジスタは導
通状態なのであるが、コレクタ電位が負になっていて実
質上、該トランジスタが機能していない期間というもの
が存在する。このような時、従来はベース電流が無駄に
流れていたが、上記の仕組みによればコレクタ電位が電
源電圧より負であるということは「一定の値(正)より
低い」ということであるから第二の制御装置はできるだ
けベース電流を流さないように作用する、すなわち第一
の制御装置が流そうとするベース電流は遮断され、この
間のベース駆動電力は節約されることになる。
【0030】また、第二の制御装置が検知する電力用バ
イポーラトランジスタの状態としてコレクタ電流値も
しくはエミッタ電流値を検知する。トランジスタが導通
状態にあるとき、これらのいずれかの電流値と、さらに
トランジスタの特性が判っていれば、しかるべき演算に
よって適切なベース電流値を決定し、電力用バイポーラ
トランジスタに対して供給できる。
【0031】また、請求項の構成においては、制御用
トランジスタが第一の制御装置の出力端子と電力用バイ
ポーラトランジスタのベース端子との間に、ベース電流
がその2つの主端子を通るように接続されていること
で、電力用バイポーラトランジスタのベース電流を調節
するものである。
【0032】また、請求項においては、制御用トラン
ジスタが、電力用バイポーラトランジスタにベース電流
を供給する電流源と第一の制御装置の入力端子との間
に、接続されていることにより、ベース電流を調節する
ように構成されている。
【0033】また、請求項においては、導通状態にお
けるコレクタ電流が低く、それに伴ってベース電流が小
さく抑えられている状態からターンオフするとき、今ま
でベース電流を制御すべく高抵抗状態になっていた制御
用トランジスタがターンオフに伴うベース電流の引き抜
きを阻害しないように、制御用トランジスタに並列に接
続されたダイオードによってベース端子から引き抜かれ
るベース電流を低抵抗で流すように構成したものであ
る。
【0034】また、請求項に記載の構成においては、
電力用バイポーラトランジスタに要求されるコレクタ電
流が小さくなり、それに伴って必要なベース電流も小さ
くなったとき、これを制御する制御用トランジスタの状
態が不安定となり、電力用バイポーラトランジスタが誤
動作しやすくなるのを防ぐため、制御用トランジスタと
並列に高抵抗体を接続することにより、電力用バイポー
ラトランジスタに対して最低限のベース電流を保証し、
動作を安定させるものである。
【0035】また、請求項は、電力用バイポーラトラ
ンジスタが誘導性負荷と還流ダイオードとを駆動する場
合の例である。例えば電力用バイポーラトランジスタの
コレクタ電流を検知してベース電流を適宜調節する構成
においては、コレクタ電流を多く流すためにはベース電
流も多く必要であり、逆にコレクタ電流が小さくなれば
ベース電流も少なくて済む。しかるにこれだけの構成で
は電力用バイポーラトランジスタは「遮断状態」におい
てはベース電流がゼロであるから、そこから「導通状
態」へ移行することが出来ない。導通状態への移行を可
能にするためには、たとえば請求項に記載したような
方法によって解決するが、電力用バイポーラトランジス
タが誘導性負荷と還流ダイオードとを駆動するような構
成の場合には、電力用バイポーラトランジスタが遮断状
態の時も負荷には還流ダイオードによって或る程度の電
流が流れているから、この電流を検知する。電力用バイ
ポーラトランジスタが導通状態の時は、負荷を流れる電
流は電力用バイポーラトランジスタを流れる電流と等価
である。遮断状態から導通状態へ移行する際、この電流
を参照してベース電流を決定すると、通常のパルス駆動
ではターンオン時に適切なベース電流を供給することが
出来る。
【0036】また、請求項に記載の構成においては、
第二の制御装置の機能としてさらに、第二の信号(この
内容は請求項10に例示)によって電力用バイポー
ラトランジスタが「導通」状態から「遮断」状態へと転
じ始めるような変化を検知したときは制御用トランジス
タの主端子間の抵抗値の状態を固定するようにする。こ
のようにすると、次のターンオン時には最初からほぼ適
切な量のベース電流が供給できる。逆に「遮断」状態か
ら「導通」状態へと転じる時は、しばらくこの状態固定
を維持しておき、コレクタ電位が然るべき値を下回った
ことを検知してはじめて制御用トランジスタの状態固定
を解除する。これにより電力用バイポーラトランジスタ
は途中で過大なベース電流を供給される事なく、迅速に
適切なベース電流値を供給される状態となる。
【0037】また、請求項に記載の構成においては、
誘導性負荷と還流ダイオードを有する負荷を駆動する前
記電力用バイポーラトランジスタにおいて、第二の制御
装置の機能としてさらに、第二の信号によって電力用バ
イポーラトランジスタが「導通」状態から「遮断」状態
へと転じ始めるような変化を検知したときは制御用トラ
ンジスタの状態を固定するようにする。これにより次の
導通状態の初期には、電力用バイポーラトランジスタは
初めから適切な値のベース電流を供給される事になる。
逆に「遮断」状態から「導通」状態へと転じる時は、電
力用バイポーラトランジスタの主端子を通過する主電流
が流れはじめ、さらに前記主電流値の、前記還流ダイオ
ードの逆回復電流に起因する極大値を過ぎて初めて制御
用トランジスタの状態固定を解除する。このような動作
により、電力用バイポーラトランジスタは導通の初期か
ら適切なベース電流の供給を迅速に受けることができ
る。
【0038】また、請求項10は前記第二の信号の
例を示したものであり、請求項では、前記第二の信号
として、第一の信号もしくは第一の制御装置の出力端子
の電位もしくはこれらと挙動を同じくする信号を用いる
ものである。これにより比較的簡便にターンオンのタイ
ミングを知ることが出来る。
【0039】また、請求項においては、第二の信号と
してコレクタ電位を利用する。コレクタ電位は第二の制
御装置の制御に使っているが、第一の制御装置がベース
電流の供給を止めたときは、電力用バイポーラトランジ
スタのコレクタ電位は第二の制御装置の状態にかかわら
ず上昇する。よって、第二の制御装置がその範囲におさ
めようとしているコレクタ電位の範囲を明らかに逸脱し
て上昇したことをターンオフ動作をする契機として用い
ることが出来る。
【0040】また、請求項10においては、第二の信号
として、例えば電流検出器を用いてベース電流の方向が
逆転したことを検出して用いるものである。第一の制御
装置が遮断状態へ移行すると、制御用トランジスタを流
れるベース電流の方向は逆転するので、これをターンオ
フ動作の契機とすることができる。
【0041】また、請求項11においては、複数の電力
用バイポーラトランジスタのベース端子以外が並列接続
(それぞれのコレクタ端子同士とそれぞれのエミッタ端
子同士が接続)され、第一の制御装置は一つのみが共通
に接続され、第二の制御装置は各電力用バイポーラトラ
ンジスタ毎にそれぞれ接続されており、各電力用バイポ
ーラトランジスタの主端子間に流れる電流値を検知し、
これらの電流値の差異を解消するように各ベース電流を
制御することにより、各電力用バイポーラトランジスタ
の熱的不均衡を防ぐように構成したものである。
【0042】
【発明の実施の形態】以下、本発明を実施の形態に基づ
いて詳細に説明する。図1ならびに図2は本発明の概念
を説明する回路の基本ブロック図である。図1および図
2において、Q1は制御される電力用バイポーラトラン
ジスタ(以下、単にトランジスタと記す)であり、ここ
ではnpn型バイポーラトランジスタを例にとって説明
する。EはトランジスタQ1のエミッタ端子で、ここで
は接地(=0V)されている。Cはコレクタ端子で、負
荷Xを介して正の電圧源Vccに接続されている。Bはベ
ース端子である。さらに1は第一の制御装置、2は第二
の制御装置、3はベース電流を供給する電源である。こ
れらを結ぶ線はベース電流の流れを示している。このよ
うに電源3から出たベース電流は第一の制御装置1と第
二の制御装置2とを経てトランジスタQ1へと供給され
る。また、図2(第2の実施の形態)に示すように第一
の制御装置と第二の制御装置の順番が逆になっていても
よい。
【0043】ここで「第一の制御装置1」とは、トラン
ジスタQ1のような電流制御型トランジスタを駆動する
際に従来から用いられてきた制御装置である。すなわ
ち、より具体的には前記図17におけるトランジスタQ
u、Qdならびにこれにつながる電源などによって構成
されるもので、外部の信号生成装置からの信号を受け取
って、ベース端子Bに対して導通信号(すなわちここで
はベース電流を与える様な正の電位)と遮断信号(すな
わちここでは前記ベース端子から電流を引き抜くような
負もしくはゼロ電位)の2種類の信号を与えるのみの機
能を有するものである。また、第一の制御装置1へ与え
られる信号S1は、その外部の信号生成装置から送られ
てくる信号(第一の信号)を意味している。
【0044】また第二の制御装置2とは、第一の制御装
置1からトランジスタQ1へ供給される電流の途中に介
在し、少なくともトランジスタQ1が導通している時、
そのトランジスタの動作状態を検知し、それによって第
一の制御装置1からトランジスタQ1へ与えられるベー
ス電流を適切に調節する装置である。ここで「トランジ
スタQ1の動作状態」とはコレクタ電流値、コレクタ電
圧値、ベース電流値、ベース電流値、温度などのことで
ある。
【0045】ちなみに、バイポーラトランジスタの電流
・電圧特性は図3に示すようになる。トランジスタの導
通状態において、ベース電流が過剰であると、トランジ
スタの動作点は図3中の点Aのように電流値が電圧に比
例してほぼ直線的に増加している所謂「飽和領域」に入
り、VCE(コレクタ端子Cとエミッタ端子E間の電位差
で、以下、単にコレクタ電位と呼ぶ)は低く、定損失で
電流を流せる。しかし、あまり高いベース電流値を印加
しても、その割りにはVCEは下がらず非効率的であり、
さらにトランジスタQ1内に少数キャリアが過剰に存在
することになり、ターンオフの際にこれが排除される時
間すなわち「蓄積時間」が長くなってしまう。すなわ
ち、トランジスタを飽和領域へ振り込んで使うことは、
ターンオフ時間の増加を招き、スイッチング周波数を低
めることになる。逆にベース電流が少ないとトランジス
タの動作点は図3中の点Cのような所謂「活性領域」
(もしくは疑似飽和領域)に入り、少数キャリアの蓄積
は少なくなりスイッチングは速くなる。しかし、一方で
CEが急激に増加してトランジスタ内で消費されるエネ
ルギーが増加し、トランジスタが過熱してしまうという
欠点を持つ。そこで、トランジスタの動作点は図3中の
点Bのように飽和領域と活性領域(もしくは疑似飽和領
域)の境目あたりになるように制御するのが望ましい。
【0046】図4は、図1に示したブロック図に相当す
る第1の実施の形態の回路図であり、請求項1、3に対
応する。この構成では、第二の制御装置2として、低耐
圧パワーMOSトランジスタ(以下、これを制御用トラ
ンジスタQ2と記す)を用いた例を示している。トラン
ジスタQ2はたとえばデプリーション型nチャネルMO
Sトランジスタであり、そのゲート端子がトランジスタ
Q1のコレクタ端子Cとつながっている。なお、D1は
ダイオードであり、ここでは制御用トランジスタQ2と
して使ったパワーMOSトランジスタの寄生ダイオード
である。なお、寄生ダイオードを持たないような制御用
トランジスタQ2を用い、別個のダイオードをそれと並
列に接続して用いてもよい。また、抵抗Rpとツェナダ
イオードZ1は本発明とは直接関係ないが、制御用トラ
ンジスタQ2のゲートを保護する機構として模式的に挿
入したもので、Rpはたとえば1MΩ程度の高抵抗、Z
1のツェナ耐圧は数V程度である。すなわち、トランジ
スタQ1のコレクタ電位が1〜2V程度なら、制御用ト
ランジスタQ2のゲート端子にはコレクタ電位が直接伝
わるが、コレクタ電位がツェナダイオードZ1の耐圧を
越えるとQ2のゲートに加わる電圧はツェナダイオード
Z1の耐圧でクランプされて、トランジスタQ2のゲー
トが破壊されない仕組みになっている。また、トランジ
スタQuとQdからなる回路の部分が第1の制御装置1
に相当し、そのゲート端子Gに外部から与えられる信号
がS1となる。また、Vpがベース電流を供給する電源
3に相当する。
【0047】以下、図4の回路の動作を説明する。まず
導通状態においては、トランジスタQ1のコレクタ電位
は、たとえば0.5V程度であり、これにより制御用ト
ランジスタQ2のチャネルは一定のベース電流を流す状
態になっていている。ここで仮に負荷Xの状態が変動し
てコレクタ電位が僅かに上昇したとすると、これに従っ
て制御用トランジスタQ2のチャネルは開く方向へ向か
う。するとトランジスタQ1へはベース電流がより多く
供給されることになり、コレクタ電位は低下する。ま
た、逆に負荷Xの状態変化によってコレクタ電位が僅か
に低下したとすると、今度は制御用トランジスタQ2の
チャネルは絞られ、ベース電流の供給が減少する。する
とコレクタ電位は上昇することになる。このような制御
用トランジスタQ2の動作からトランジスタQ1のコレ
クタ電位は、導通状態においては、或る一定の条件内で
バランスすることになる。
【0048】次に、ターンオフ過程であるが、第一の制
御装置1が遮断信号として、ベース端子から過剰なキャ
リアを引き抜くように働き始めると、その電流は制御用
トランジスタQ2を逆に流れる。そしてトランジスタQ
1のコレクタ電位が上昇し始めると、制御用トランジス
タQ2はより電流を通しやすい状態へと変化するので、
ターンオフは迅速に進行する。また図4中、D1のよう
にダイオードが接続されていると、電流の引き抜きはさ
らに迅速となる。すなわち、トランジスタQ1の直前の
導通状態によっては主電流の値が低く、よって図3のI
B3のようにベース電流が制御用トランジスタQ2のチ
ャネルによって絞られている場合もある。ターンオフの
初期のいわゆる「蓄積時間」の期間においては、電流は
ベース端子から引き抜かれるが、コレクタ電位は殆ど変
化しない。よってこの期間、制御用トランジスタQ2の
状態はベース電流を流しにくいままに留まっているが、
そのことに関係なく、ベース電流はこのダイオードD1
を通して迅速に引き抜かれる。やがて電力用バイポーラ
トランジスタのベース端子からの電流引き抜きは終了
し、コレクタ電流は収束し、「遮断状態」へ移行する。
【0049】遮断状態では、コレクタ電圧は高い正電位
Vcになっている。よって制御用トランジスタQ2のゲ
ート端子にはクランプされた正電位が印加されていて、
チャネルは全開状態となっている。よって、第一の制御
装置1が導通信号としてベース電流を流してくると、制
御用トランジスタQ2は低い抵抗でこれをトランジスタ
Q1のベース端子へ通し、迅速なターンオンが可能とな
る。このように、導通状態においては負荷などの状況に
応じてベース電流を適切に制御できるが、固定抵抗によ
る制御とちがい、ターンオフならびにターンオンの時に
はこの制御が邪魔にならず、トランジスタQ1のスイッ
チング速度は早くなる。
【0050】上記のように、図4に示す実施の形態の効
果は、第一に変動するコレクタ電流に見合った適切なベ
ース電流の供給が可能なことであり、その結果、トラン
ジスタQ1は過飽和状態になってターンオフ時間を増長
させることもなく、ベース電流の供給不足でトランジス
タが過熱することもない。また、ベース電流を引き抜く
際、従来例のような固定抵抗制御では電力が無駄になっ
ていたが、本実施の形態ではスイッチングの際は制御用
トランジスタQ2が低抵抗となるため、この間の電力が
節約でき、放熱設備も軽減できる。
【0051】ここで、トランジスタQ1の電流・電圧特
性曲線上の動作点について説明する。制御用トランジス
タQ2のソース端子の電位はトランジスタQ1のベース
・エミッタ間電圧に依存しており、ベース電流が流れる
ことによって変動するため、コレクタ電流に応じてコレ
クタ電位が落ち着く値が変動する。その値はコレクタ電
流値が低くなるにつれて低くなる傾向にある。
【0052】上記の動作について簡単な概算を示す。ま
ずトランジスタQ1の電圧・電流特性曲線は図3に示す
ようなものである。トランジスタQ1が導通状態である
ときの動作点は、例えば0.5V前後といった比較的低
い値である。今、負荷Xがモータのコイルのように誘導
性であるとすると、トランジスタQ1を流れる電流はベ
ース電流によらず図3のように一定値を取ろうとする。
コレクタ電流がIC一定とすると、ベース電流IBが小さ
いときはコレクタ電位VCEが高くなり、ベース電流が大
きければコレクタ電位が小さくなる。この関係はを大
略、下記(数1)式に示すようになる。
【0053】IC=αIB・VCE …(数1) ただし、α:定数 さらにベース電流IBとベース・エミッタ間電圧VBE
ダイオード特性の関係にあるが、これも大略、下記(数
2)式に示すようになる。
【0054】IB=βVBE …(数2) ただし、β:導電率にあたる定数 そして、制御用トランジスタQ2における電流・電圧特
性は、やはり或る点でしきい値を持ちながらゲート電圧
が上昇すると電流値が増加する関係にあるから、これも
大略、下記(数3)式に示すようになる。
【0055】IB=γ(VCE−VBE) …(数3) ただし、γ:伝達係数に相当する定数 これらの式を総合してVCEとICの関係式を出すと、下
記(数4)式に示すようになる。
【0056】
【数4】
【0057】すなわち、上記のような特性を持つトラン
ジスタQ1とQ2を用いた場合、VCEはICに応じて図
3中の破線のような点に落ち着くことになる。この傾向
は、上記(数1)〜(数3)式にさらに厳密な式を用い
ても、また誘導性負荷を抵抗性負荷に変えても、概略同
じである。すなわち、トランジスタの飽和領域と活性領
域(もしくは疑似飽和領域)との境界線はコレクタ電位
にほぼ比例的であるから、たとえばコレクタ電流の定格
値を流したときにVCEがちょうど図3中の点Bのような
位置にくるように調節しておけば、コレクタ電流がそれ
以下の如何なる値を取っても、トランジスタは過剰な飽
和領域に入ることはないことになる。
【0058】また、本発明がPWMインバータを構成す
るトランジスタを駆動する回路として用いられ、負荷X
がモータやコイルなど誘導性成分を有する場合において
は、「制御回路からはオン信号が出ているにも関わら
ず、VCEが負になっいて実質上トランジスタQ1が機能
していない期間」が存在する。従来の方法では、この期
間もベース電流はトランジスタQ1に供給されていて、
無駄になっていた。しかし、本発明の場合、VCEが所定
の値より低い場合は制御用トランジスタQ2を流れる電
流を絞る方向であるから、VCEが負であるということは
制御用トランジスタQ2はベース電流を遮断する状態に
なていて、このような期間は第一の制御装置1がベース
電流を流そうとしても、第二の制御装置2がこれを遮断
してベース電流は節約される。
【0059】また、このように第二の制御装置2の動作
は、第一の制御装置1の動作に何ら影響を与えることも
なく、また装置の改造を加える必要もないので、第二の
制御装置2は従来の第一の制御装置1の回路に簡単に付
加してシステムの性能を向上させることが出来る利便性
がある。さらに、本発明は前記第二の従来例のようにベ
ース電流をチョッパ制御することはないので、制御する
トランジスタのキャリア寿命などの特性にも関係なく制
御できるし、また、ターンオフ時の蓄積時間が不安定に
なるという事態を生じることもない。
【0060】次に、図5は、図1に示したブロック図に
相当する第1の実施の形態の他の回路図であり、前記図
4の制御をさらに繊細に行うために演算増幅回路Aを付
加した構成である。この演算増幅回路Aの付加により、
下記のごとく図4の回路よりさらに繊細な制御が可能と
なる。また、たとえば制御用トランジスタQ2として図
4ではデプリーション型トランジスタを使っていたが、
この構成によれば一般的なエンハンスメント型トランジ
スタを使うことも、また場合によってはp型MOSトラ
ンジスタを使うことも、JFETを使うことも、場合に
よってはバイポーラトランジスタを使うことも可能であ
る。
【0061】図5の演算増幅回路Aには、V1としてト
ランジスタQ1のエミッタ電位が、また基準電位をV2
として入力し、V2の値を調節することにより、任意の
コレクタ電位VCEを設定することも可能である。また、
さらに演算増幅回路Aに、さらにトランジスタQ1のベ
ース電位も検出する機能を追加してきめ細やかな演算を
行えば、動作点におけるコレクタ電位を一定とすること
も出来る。
【0062】ここで、このようにオン状態におけるコレ
クタ電位を一定値に保った制御を行った場合の、前記図
18のような交流モータを駆動するPWMインバータの
トランジスタを駆動したときの効果について概説する。
本発明はたとえば電気自動車の駆動モータを制御する電
力用トランジスタなどに有効である。自動車の一般的な
走行パターンを調べてみると、駆動系が最大トルクを必
要とする期間は、例えば急加速時や急な登坂の走行など
全体の走行環境からすれば比較的稀な条件でしかなく、
ほとんどの市街地走行において必要なトルクは最大トル
クの1/2以下で済んでしまうし、一定速度で走行して
いる場合はせいぜい最大値の1/10程度でよい。そし
て、PWMインバータによって交流モータを駆動する電
気自動車の場合、モータに流れる電流はモータの発生ト
ルクにほぼ比例しているので、電気自動車に搭載された
PWMインバータを構成しているトランジスタにも、コ
レクタ定格電流が流れるのは稀なことで、大抵は定格の
1/2以下の電流しか流れないということになる。
【0063】もし、前記図17のような抵抗制御型であ
れば、図17中の抵抗Rxの値は、制御系の正電位Vp
を5V、トランジスタQ1のベース・エミッタ間接合の
順バイアスで消費される電圧を約1Vとすると、100
Aのベース電流を流すために0.04Ω〔=(5−1)/
1000〕としなければならない。そして、5Vの正電
位から接地された電力用トランジスタのエミッタ端子ま
で100Aの電流が流れることから、ベース電流が流れ
ることによって発生する損失WBは、コレクタ電流値が
1000Aでも100Aでも関係なく500Wとなる。
ちなみにコレクタ電流が1000A流れてVce=0.3
Vであれば、それによる発熱は、最大でも0.3V×1
000A=300Wにしかならず、従来例の手法では制
御系からの発熱の方がトランジスタQ1中の主電流の導
通損失より上回ってしまう。
【0064】一方、本発明の制御によればベース電流I
Bとコレクタ電流ICとの関係は、図6に対応するトラン
ジスタQ1のコレクタ定格電流を1000Aとすると、
下記(数5)式で示される。 IB=10~4×IC 2 …(数5) したがって、コレクタに定格電流である1000Aが流
れるときにはベース電流は同じ100Aで、上記損失W
Bも同じ500Wであるが、コレクタ電流値が低下する
にしたがってこれは急激に減少する。たとえばコレクタ
電流が定格の半分の500Aであれば、そのとき必要な
ベース電流は25Aであり、上記WBは上記の1/4の
125Wで済む。さらにコレクタ電流が定格の1/10
しか流れない市街地定速走行時には、制御用トランジス
タQ2などからの発熱はせいぜい5W程度という計算に
なる。また、モータがトランジスタの定格電流を要求す
る場合でも、本発明の方式を使ってPWM制御を行い、
モータに正弦波状の電流を流す場合を計算すると、平均
の損失は従来例の場合の半分で済む。
【0065】このように、本発明は、特に電気自動車の
ように負荷の値やモータに流れる電流値が時々刻々と変
化し、さらには最大定格電流が要求されることが稀な環
境において、トランジスタとその制御系からの発熱を抑
え、エネルギーの節約と制御系回路からの放熱装置の軽
減にも貢献することが出来るものである。
【0066】次に、図7は、図1に示したブロック図に
相当する第1の実施の形態のさらに他の回路図であり、
前記請求項に対応する。図7の回路は、制御用トラン
ジスタQ2と並列に高抵抗R3を接続したものである。
コレクタ電流値が低い条件では、要求されるベース電流
値が低くなって制御用トランジスタQ2がしきい値に近
づき、VCEのわずかな変動によってはコレクタ電流が
意図せずに間欠的に流れてしまう可能性もある。そこ
で、抵抗R3を並列接続しておくことで最低限のベース
電流を保証し、コレクタ電流が間欠的に流れてしまうこ
とを防止する。この抵抗R3の値は、たとえばコレクタ
電流の最低値が定格の1/1000、すなわち前記(数
5)式においてはI=0.1Aが流れるときのベース
電流10μAを保証するために、前記Vpが+5Vとす
れば500kΩ程度に設定すればよい。もちろん、制御
用トランジスタQ2として遮断時にも漏れ電流の多い特
殊なトランジスタを用いてもよい。
【0067】次に、図8は、図2に示したブロック図に
相当する第2の実施の形態の回路図であり、前記請求項
に対応するものである。図8の回路は、制御用トラン
ジスタQ2が第一の制御装置1とその電源3との間に介
在している構成である。このような構成とすることによ
り、トランジスタQ1の導通時にはこれまでの実施の形
態と同様に、制御用トランジスタQ2によってベース電
流は制御されるが、ターンオフ時にはベース端子から引
き抜く電流が制御用トランジスタQ2を介さずに流れる
ため、たとえ制御用トランジスタQ2にダイオードを並
列に接続しなくても、またそのような寄生ダイオードを
持たないトランジスタを用いても、迅速なターンオフが
可能となる。
【0068】次に、図9は、本発明の第3の実施の形態
を示す回路図であり、前記請求項に対応する。これま
で説明した一連の構成では、ターンオン時には制御用ト
ランジスタQ2は全開状態となっていて、迅速にベース
電流をトランジスタQ1に供給するようになっている。
しかし、これではターンオンの初期には過剰なベース電
流が供給されてしまい、導通状態の期間が短くてターン
オン直後にターンオフするような場合、トランジスタQ
1は過飽和状態から脱却するのに時間を要してしまう。
このような状況は特に要求されるコレクタ電流値が低い
場合に顕著になるものと予想される。このような事態に
対応するため、図9の回路では、前記図5に加えてさら
に制御用トランジスタQ3、Q4をつけ加えた。
【0069】構造を説明する。制御用トランジスタQ3
は制御用トランジスタQ2のゲート端子と演算増幅回路
Aの出力端子との間に介在する。さらに制御用トランジ
スタQ3のゲート端子はデプリーション型pチャネルM
OSトランジスタQ4を介して図9中の端子G'に接続
されている。この端子G'には第二の信号S2が入力す
る。このMOSトランジスタQ4は図示の方向に寄生ダ
イオードD2を持っている。そして制御用トランジスタ
Q4の制御端子は図示のようにコレクタ電位が低電位の
時はこれに連動するように接続されている。
【0070】次に、この回路の動作を説明する前に、負
荷を流れる電流の挙動について述べる。この発明で対象
としているトランジスタQ1は、図9のようにコイルL
1とダイオードD3からなる負荷を駆動している。ここ
でコイルL1は直流モータもしくは交流モータを等価的
に表しているとしてもよい。一方、図10は、図9の回
路における負荷であるコイルL1を流れる電流の様子を
示したものである。すなわち図10中で、“ON”と示
した期間はトランジスタQ1が「導通」状態にある期間
で、負荷を流れる電流は電源から供給されて徐々に電流
値を増してゆく。そして“OFF”と示した期間は、ト
ランジスタQ1が「遮断」状態にある期間で、この間、
コイルL1を流れる電流はダイオードD3を通って還流
しており、その回路の内部抵抗により徐々に電流値は低
下している。
【0071】上記の説明に基づいて、図9の動作を説明
する。第一の制御装置1が「導通」状態であるとき、他
の制御用トランジスタQ2、Q3、Q4はどれも「導
通」状態である。トランジスタQ1が導通状態を持続す
ると誘導性負荷の性質上、コレクタ電流値は徐々に上昇
してゆく。そして、電流値が図10中の点Aのような状
態になった時点で、第一の制御装置1は外部信号を受け
て遮断状態へ移行を始めるとする。この時、同時にこの
外部信号とほぼ挙動と同じくする「第二の信号」によっ
て制御用トランジスタQ3の制御端子の電位を正から負
へ転じて制御用トランジスタQ3を遮断状態する。この
時、制御用トランジスタQ3の遮断は制御用トランジス
タQ4の状態によらず、制御用トランジスタQ3のゲー
トは制御用トランジスタQ4の寄生ダイオードD2によ
って電荷が引き抜かれて遮断状態となる。すると制御用
トランジスタQ2のゲート中の電荷は保持されるので、
制御用トランジスタQ2の主端子間の抵抗値はほぼ固定
される。トランジスタQ1のベースにある過剰キャリア
は、主に制御用トランジスタQ2の寄生ダイオードD1
を介して引き抜かれるので、たとえ制御用トランジスタ
Q2の抵抗が高くても問題ない。やがてトランジスタQ
1のコレクタ電位は上昇しはじめ、そこで初めて制御用
トランジスタQ4の制御端子は正の高電位となり、制御
用トランジスタQ4は遮断状態となる。
【0072】そして次に、外部信号(第一の信号S1)
によって「導通」状態へ転じた時、制御用トランジスタ
Q2は以前とほぼ同じ抵抗値でベース電流を供給するの
で、トランジスタQ1は過飽和状態には突入せずに済
む。しかし、この制御用トランジスタQ2の固定された
状態は、トランジスタQ1のコレクタ電位が動作点付近
まで下がってくるまで変化してもらっては困る。そこ
で、制御用トランジスタQ3を駆動する第二の信号S2
が「導通」信号を送ってきても、コレクタ電位が低下し
てくるまでは実際に制御用トランジスタQ3が導通しな
いようにするため制御用トランジスタQ4を設けてい
る。すなわちコレクタ電圧が充分下がったところで初め
て制御用トランジスタQ4が「導通」状態となり、制御
用トランジスタQ3のゲートは信号を受け取り、制御用
トランジスタQ2は演算増幅回路Aの制御を受けること
になる。
【0073】この第二の信号S2であるが、ひとつの方
法としては「第一の制御装置」を駆動している第一の信
号S1を用いることもできる。また、図9中にFで示し
た第一の制御装置1の出力端子の電位に接続してもよ
い。さらに、たとえばコレクタ電圧はベース電流の制御
に使う場合もあるが、たとえば単体トランジスタの場合
ならその範囲はせいぜい1V以下である。よってコレク
タ電圧が数Vを越えたことをトリガとして制御用トラン
ジスタQ4を駆動してもよい。また、第一の制御装置1
が遮断状態へ移行すればベース電流の方向が瞬時に逆転
する。したがって、電流検知器などによりベース電流の
方向が逆転したことを検知して、これをトリガとして使
うこともできる。
【0074】図9に示す構成で、たとえば図18のモー
タのような誘導負荷を駆動する場合、トランジスタQ1
はターンオンの際、最初に流すべき電流は図10中の点
Bのような電流値であり、これは必ず点Aすなわち前回
のターンオフ直前の値より低い。よってターンオンの際
には必要なベース電流より少しだけ多い電流が供給され
ることになる。しかし、それはこれまでの実施の形態で
説明したような殆ど最大電流に近い電流ではなく、ほど
良く高い電流値なので、トランジスタQ1はターンオン
の際にひどい過飽和状態に突入することはなく、せいぜ
いターンオンを速める程度にとどまる大きさのベース電
流が供給され、ターンオフ時の蓄積時間を増大せしめる
ことはない。
【0075】次に、図11は、本発明の第4の実施の形
態の回路図である。図11において、Hはコレクタ電流
を検出する電流検出器であり、たとえばコイルによる電
流検出装置やホール素子を用いた電流検出装置である。
ここではトランジスタQ1の動作状態としてコレクタ電
流値を用いている。なお、電流検出の場所はエミッタ端
子でもよい。このようにする事によりコレクタ・エミッ
タ間電圧の差によって電流値が大きく変動する特性をも
つトランジスタの制御に有効である。演算増幅回路A
は、あらかじめコレクタ電流値に対応した適切なベース
電流を流すように調整されている。その機構は、例えば
前記(数5)式に記載するような式でベース電流を計算
し、これに見合った制御を行うように制御用トランジス
タQ2へ信号を出力するものである。たとえば、あらか
じめ常温におけるコレクタ電流対ベース電流の関係を設
定しておいても、温度が上昇すると電流増幅率は向上す
る方向であるから、コレクタ電流値のみを検知してベー
ス電流を設定してもトランジスタQ1は飽和の方向へシ
フトすることはあっても、ベース電流不足でコレクタ電
位が大幅に増加して過熱の方向へ進むことはない。
【0076】しかし、このような構成では、コレクタ電
流が大きいときは、制御用トランジスタQ2はベース電
流を低損失で流すようにし、コレクタ電流が小さいとき
はそれに応じてベース電流を流さないようにベース電流
に対して作用するので、電力用トランジスタQ1が遮断
状態から導通状態に転じるとき、初めからベース電流が
流れないことになってしまう。これは例えば前記図7の
ようにベース電流の最低値を保証しておく方法でも回避
できるが、その他、たとえば電力用トランジスタQ1が
誘導負荷と整流ダイオードからなる負荷を駆動している
ときには、さらに有効で簡便な手段がある。すなわち、
図12の回路構成のように、誘導負荷に流れる電流値を
検知する方法で、これは前記請求項に対応するもので
ある。ここで、誘導負荷は直流モータもしくは交流モー
タを等価的に表している。また、このような電流検知は
何も難しいことはなく、たとえばトランジスタQ1が前
記図18のPWMインバータの構成におけるトランジス
タQ11もしくはQ14であるとすれば、モータへの出
力線Uを流れる電流値を検知すればよい。
【0077】図12の回路における負荷を流れる電流の
様子は、前記図10と同じである。すなわち図10中
で、“ON”と示した期間はトランジスタQ1が「導
通」状態にある期間で、負荷を流れる電流は電源から供
給されて徐々に電流値を増してゆく。この間、電流検出
器HはトランジスタQ1のコレクタ電流値を検出してい
ることになる。そして“OFF”と示した期間は、トラ
ンジスタQ1が「遮断」状態にある期間で、この間、コ
イルL1を流れる電流はダイオードD3通って還流して
おり、その回路の内部抵抗により徐々に電流値は低下し
ている。電流検出器Hはこの間、ダイオードを介した還
流電流を検知している。そして、図10中の点Bにおけ
る電流値はトランジスタQ1の状態が「遮断」から「導
通」に転じるときの電流値であるが、図12の構成では
ターンオンの時、電流検出器Hがターンオン直後にトラ
ンジスタQ1に流れるべき電流値を知ることが出来るの
で、第二の制御装置2はこれもとにベース電流値を制御
することができ、迅速なターンオンが実現できる。但
し、この方法では、VCEが負となるような条件において
も、検出している電流は正方向なので、トランジスタQ
2はベース電流を通してしまい、このままではこの期間
のベース電力を節約する機能はない。
【0078】次に、図13は、本発明の他の実施の形態
を示す回路図である。この回路は、トランジスタQ1と
して、2種類のエミッタ端子を持つものを用いた例であ
る。これは所謂センス端子付きトランジスタである。す
なわち、第二のエミッタ端子E’とは、チップ上の構造
は主トランジスタと一緒であって、その面積のたとえば
1/10000を別端子として分けたものである。よっ
て、主たる第一のエミッタ端子Eに1000Aが流れれ
ば、第二のエミッタ端子E’にはこれに比例して0.1
Aの電流が流れるという仕組みである。この第二のエミ
ッタ端子E’の電流値をたとえば図示のような、オペア
ンプOP1による電流検出回路で検出して制御用トラン
ジスタQ2を調節することができる。このような機構
は、トランジスタQ1として少々特殊なものを用いるこ
とになるが、トランジスタQ1の状態として電流値を検
出しながら制御する図11の方法より迅速に応答するこ
とが出来る。
【0079】次に、図14は、本発明の第5の実施の形
態の回路図であり、前記請求項10に対応するものであ
る。この回路は、演算増幅回路A3で、第二の信号S2
を検知して制御内容を切り替えるものである。図14に
おいて、演算増幅回路Aの機能は前記図11におけるも
のと同様、コレクタ電流に対応して適切なベース電流が
流れるように制御用トランジスタQ2の制御端子に(制
御用トランジスタQ3を介して)出力するものである。
【0080】第一の制御装置1が「導通」状態であると
き、他の制御用トランジスタQ2、Q3、Q4はどれも
導通状態である。負荷を流れる電流の状況は、前記図1
0の通りである。電流値が図10中の点Aのような状態
になった時点で、第一の制御装置1は外部信号(第一の
信号S1)を受けて遮断状態へ移行を始めるとする。こ
の時、同時にこの外部信号とほぼ挙動と同じくする第二
の信号S2(たとえば第一の制御装置1の出力端子Fの
電位)によってトランジスタQ3の制御端子の電位を正
から負へ転じてトランジスタQ3を遮断状態する。この
時、トランジスタQ3の遮断はトランジスタQ4の状態
によらず、トランジスタQ3のゲートは寄生ダイオード
D2によって電荷が引き抜かれて遮断状態となる。する
とトランジスタQ2のゲート中の電荷は保持されるの
で、トランジスタQ2の主端子間の抵抗値はほぼ固定さ
れる。トランジスタQ1のベースにある過剰キャリア
は、主に制御用トランジスタQ2の寄生ダイオード(記
載省略、前記D1)を介して引き抜かれるので、たとえ
制御用トランジスタQ2の抵抗が高くても問題ない。や
がてトランジスタQ1のコレクタ電流は降下しはじめ、
そこで初めてトランジスタQ4は演算増幅回路A3の働
きにより遮断される。
【0081】そして、次に外部信号によって「導通」状
態へ転じた時、トランジスタQ2は以前とほぼ同じ抵抗
値でベース電流を供給するので、トランジスタQ1は無
事にターンオンし、また、過飽和状態に突入することも
ない。そして、さらにトランジスタQ1がターンオンす
る場合、電流・電圧曲線は図15の矢印実線のような軌
跡をたどる。すなわち、まず遮断状態からコレクタ電圧
はほぼそのままで電流値が立ち上がり、極大値を描き、
その後コレクタ電位が急激に下がり、電流値は一定に収
束しながら導通状態の動作点へと移行する。この極大値
はトランジスタQ1がターンオンする事によってダイオ
ードD3に流れる逆回復電流に起因している。そこで、
トランジスタQ3の遮断状態すなわち制御用トランジス
タQ2の固定状態はいずれ解除しなければならないが、
これは演算増幅回路A3がコレクタ電流の極大値を微分
演算などによって検知することをもってトランジスタQ
3を導通状態とし、制御用トランジスタQ2の固定状態
を解除するものとする。
【0082】次に、図16は、本発明の第6の実施の形
態の回路図であり、前記請求項11に対応するものであ
る。大容量の電流を駆動する際、複数のトランジスタチ
ップを並列接続して駆動する場合がある。その際、各チ
ップの特性バラツキに対応して各チップを流れる電流を
均一化する回路が本実施の形態に示す回路である。バイ
ポーラトランジスタの特徴として温度が上昇すると電流
増幅率hFEが高くなる。よって複数のトランジスタQ
1A、Q1B…を並列駆動させるときに、各トランジス
タチップに大きな特性上の違いがあり、ひとつのチップ
に大きな電流値が集中するような事があると、そのチッ
プの温度だけ高くなり、より電流を流しやすくなって電
流値の不均衡は激しくなってしまう。本実施の形態の回
路ではこのような問題を防ぐことができる。
【0083】ここでは2つのトランジスタチップを並列
して駆動する場合を示す。図示のように、トランジスタ
Q1AとQ1Bはそれぞれのコレクタ端子、エミッタ端
子がそれぞれ接続されており、また、同じ第一の制御装
置1と同じ制御用トランジスタQ2の制御下にあるが、
それぞれのベース電流は微調整用トランジスタQaaとQ
bbとによって個別に制御されている。制御用トランジス
タQ2は、前記図5の回路と同様、演算増幅回路A1に
よってコレクタ電位をもとに制御されている。そして微
調整用トランジスタQaaとQbbは、2つのトランジスタ
Q1AとQ1Bのそれぞれのコレクタ電流値を検知して
比較し、電流値の大きい方のトランジスタへのベース電
流を絞って両者を均一にするような働きをする演算増幅
回路A2によって制御されている。トランジスタQ2は
前記図5の回路同様、スイッチングやトランジスタのコ
レクタ電位の変動によってその抵抗値を変化させる。一
方、微調整用トランジスタQaaとQbbは、スイッチング
時には反応せず、もっぱら2つのトランジスタQ1Aと
Q1Bに流れるコレクタ電流値の差異を解消するように
働く。具体的には、基本的にQaaもQbbも全開状態であ
るが、もしトランジスタQ1Aに流れるコレクタ電流が
多くなるようであれば、徐々にQaaの抵抗値を絞って両
トランジスタに流れる電流を均一にするように各ベース
電流に対して働きかける。演算増幅回路A2の動作は比
較的緩慢でよく、またこの演算は2つのトランジスタの
コレクタ電流の違いが問題になるのは電流値が高い時だ
けなので、たとえば電流値のピーク値のみを検出して演
算するとか、一定以上のコレクタ電流が流れたときだけ
演算し、コレクタ電流が一定以下の場合は演算せず、直
前の演算結果を記憶していて用いてもよい。
【0084】なお、これまで説明してきた種々の実施の
形態は、図16のように複数のチップを並列駆動させる
場合に適用することが出来る。そしてそのような構成を
用いることにより、複数の電力用トランジスタの電流値
を均一化することができ、チップの発熱の不均一を抑
え、回路全体の安全動作領域を広げることができる。
【0085】
【発明の効果】以上、説明してきたように本発明によれ
ば、電力用バイポーラトランジスタの制御において下記
のごとき効果が得られる。第1に、ターンオンの過渡期
には大量のベース電流を一気に供給して迅速なコレクタ
電流の立ち上げが可能である。第2に、ターンオフの過
渡期にはベース電流を最低限にして迅速にベース電流を
引き抜くことが可能である。第3に、導通時にはコレク
タ電位もしくはコレクタ電流に相応して適切なベース電
流を供給することができ、ベース電流を供給する電力の
節約になると共に、過剰なキャリアを供給しないことか
らターンオフ時の蓄積時間を短縮することが出来る。第
4に、たとえばモータなどの誘導負荷をPWM制御する
ような際、制御回路からはオン信号が出ているにも関わ
らず、VCEが負になっいて実質上トランジスタが機能し
ていない期間が存在するが、この間は自動的にベース電
流を遮断してこれを節約することが出来る。また、これ
らの効果により、電力用バイポーラトランジスタの冷却
設備を軽減することが出来る。
【0086】また、図8、図9、図11に示す実施の形
態によれば、ターンオン時に既に負荷に見合ったコレク
タ電流を供給できるよう、あらかじめベース電流を調節
しておくために、たとえばターンオンしてから次のター
ンオフまでの時間が短い場合でも、瞬時的な少数キャリ
アの過剰によってターンオフ時間が長くなることを防ぐ
ことが出来る。また、図16に示す実施の形態によれ
ば、複数の電力用バイポーラトランジスタを並列接続し
て駆動させる場合、たとえトランジスタごとにhFEなど
の特性に差異があっても、これを均一化することがで
き、よって熱的不安定性を是正し、回路の安全動作条件
を広げることが出来る。また、本発明は従来のPWM回
路の構成部品を改造する事なく、新たな装置を付加する
だけで簡単に上記のような効果を実現できるという、さ
らなる効果もある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示すブロック図。
【図2】本発明の第2の実施の形態を示すブロック図。
【図3】バイポーラトランジスタの電圧・電流特性曲線
を示す特性図。
【図4】図1のブロック図に相当する実施の形態を示す
回路図。
【図5】図1のブロック図に相当する実施の形態を示す
他の回路図。
【図6】バイポーラトランジスタのコレクタ電流に対す
る電流増幅率hFEの関係を示す特性図。
【図7】図1のブロック図に相当する実施の形態を示す
さらに他の回路図。
【図8】図2のブロック図に相当する実施の形態を示す
回路図。
【図9】本発明の第3の実施の形態を示す回路図。
【図10】トランジスタが誘導負荷をスイッチングした
時の、負荷に流れる電流の挙動を示す特性図。
【図11】本発明の第4の実施の形態を示す回路図。
【図12】本発明の第4の実施の形態を示す他の回路
図。
【図13】本発明の第4の実施の形態を示すさらに他の
回路図。
【図14】本発明の第5の実施の形態を示す回路図。
【図15】トランジスタが還流ダイオード付きのコイル
を駆動した場合のスイッチング時のコレクタ端子の電流
・電圧の挙動を示す特性図。
【図16】本発明の第6の実施の形態を示す回路図。
【図17】第1の従来例の回路図。
【図18】PWMインバータの構成を示す回路図。
【図19】第2の従来例の回路図。
【図20】第2の従来例によるゲート電流の挙動を示す
特性図。
【符号の説明】
1…第1の制御装置 L1…誘導負荷(コ
イル) 2…第2の制御装置 X…負荷 3…電流源 Q1、Q1A、Q1B…電力用バイポーラトランジスタ Q2、Q3、Q4…制御用トランジスタ Qaa、Qbb…制御用トランジスタ R3、Rp…抵抗 D1、D2、D3…ダイオード A、A1、A2、A3…演算増幅回路 H、H’…電流検出器
フロントページの続き (72)発明者 谷 一彦 神奈川県横浜市神奈川区宝町2番地 日 産自動車株式会社内 (56)参考文献 特開 平2−308621(JP,A) 特開 平3−141719(JP,A) 特開 昭57−210727(JP,A) 特開 昭62−281614(JP,A) 特開 昭61−84112(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03K 17/04 H03K 17/60

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】主電流を流すエミッタ端子ならびにコレク
    タ端子と、制御電流を入力するベース端子とを少なくと
    も有する電力用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    前記第一の制御装置の出力端子と前記ベース端子との間
    に、前記制御用トランジスタが、その2つの主端子を前
    記ベース電流が通るように接続されている、 ことを特徴
    とする電力用バイポーラトランジスタの制御装置。
  2. 【請求項2】主電流を流すエミッタ端子ならびにコレク
    タ端子と、制御電流を入力するベース端子とを少なくと
    も有する電力用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 前記電力用バイポーラトランジスタを導通状態とするた
    めの前記ベース電流を供給する電流源と前記第一の制御
    装置の入力端子との間に、前記制御用トランジスタが、
    その2つの主端子の間を前記ベース電流となるべき電流
    が通るように接続されている、ことを特徴とする電力用
    バイポーラトランジスタの制御装置。
  3. 【請求項3】主電流を流すエミッタ端子ならびにコレク
    タ端子と、制御電流を入力するベース端子とを少なくと
    も有する電力用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 前記制御用トランジスタの二つの主端子と並列に整流ダ
    イオードを接続し、かつ上記整流ダイオードの極性は前
    記電力用バイポーラトランジスタが導通状態となるよう
    なベース電流の向きとは逆方向にのみ電流を流す方向に
    接続した、ことを特徴とする電力用バイポーラトランジ
    スタの制御装置。
  4. 【請求項4】主電流を流すエミッタ端子ならびにコレク
    タ端子と、制御電流を入力するベース端子とを少なくと
    も有する電力用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 前記制御用トランジスタの二つの主端子と並列に固定抵
    抗を接続した、ことを特徴とする電力用バイポーラトラ
    ンジスタの制御装置。
  5. 【請求項5】誘導性負荷と還流ダイオードを有する負荷
    を駆動する前記電力用バイポーラトランジスタにおい
    て、主電流を流すエミッタ端子ならびにコレクタ端子と、制
    御電流を入力するベース端子とを少なくとも有する電力
    用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 前記第二の制御装置の検知手段は、前記誘導性負荷を流
    れる電流を検知することにより、導通状態における前記
    電力用バイポーラトランジスタの主端子に流れる電流を
    検知する、ことを特徴とする電力用バイポーラトランジ
    スタの制御装置。
  6. 【請求項6】主電流を流すエミッタ端子ならびにコレク
    タ端子と、制御電流を入力するベース端子とを少なくと
    も有する電力用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 前記第二の制御装置の検知手段は、前記電力用バイポー
    ラトランジスタの動作状態を検知する機能として、少な
    くとも前記コレクタ端子と前記エミッタ端子間の電位差
    を検知する機能を有し、 前記第二の制御装置は、前記機能に加えて、第二の信号
    によって前記電力用バイポーラトランジスタが「導通」
    状態から「遮断」状態へと転じ始めるような変化を検知
    したときは前記制御用トランジスタの主端子間の抵抗値
    の状態を固定し、逆に「遮断」状態から「導通」状態へ
    と転じる時は、前記第二の信号で前記状態を検知した他
    に、さらに前記コレクタ端子と前記エミッタ端子間の電
    位差が所定値以下になったことをも検知してはじめて前
    記制御用トランジスタの状態固定を解除するように構成
    された、ことを特徴とする電力用バイポーラトランジス
    タの制御装置。
  7. 【請求項7】誘導性負荷と還流ダイオードを有する負荷
    を駆動する前記電力用バイポーラトランジスタにおい
    て、主電流を流すエミッタ端子ならびにコレクタ端子と、制
    御電流を入力するベース端子とを少なくとも有する電力
    用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 前記第二の制御装置の検知手段は、前記電力用バイポー
    ラトランジスタの動作状態を検知する機能として、少な
    くとも前記コレクタ端子もしくは前記エミッタ端子を通
    過する電流値を検知する機能を有し、 前記第二の制御装置は、前記機能に加えて、第二の信号
    によって前記電力用バイポーラトランジスタが「導通」
    状態から「遮断」状態へと転じ始めるような変化を検知
    したときは前記制御用トランジスタの状態を固定し、逆
    に「遮断」状態から「導通」状態へと転じる時は、前記
    電力用バイポーラトランジスタの主端子を通過する前記
    主電流が流れはじめ、さらに前記主電流値の、前記還流
    ダイオードの逆回復電流に起因する極大値を過ぎて初め
    て前記制御用トランジスタの状態固定を解除するように
    構成された、ことを特徴とする電力用バイポーラトラン
    ジスタの制御装置。
  8. 【請求項8】前記第二の信号は、前記第一の信号もしく
    は前記第一の制御装置の出力端子の電位もしくはこれら
    と挙動を同じくする信号である、ことを特徴とする請求
    または請求項に記載の電力用バイポーラトランジ
    スタの制御装置。
  9. 【請求項9】前記第二の信号は、前記コレクタ端子と前
    記エミッタ端子間の電位差である、ことを特徴とする請
    求項または請求項に記載の電力用バイポーラトラン
    ジスタの制御装置。
  10. 【請求項10】前記第二の信号として、前記ベース電流
    の方向が転換したことを検出してそれを用いる、ことを
    特徴とする請求項または請求項に記載の電力用バイ
    ポーラトランジスタの制御装置。
  11. 【請求項11】主電流を流すエミッタ端子ならびにコレ
    クタ端子と、制御電流を入力するベース端子とを少なく
    とも有する電力用バイポーラトランジスタに対して、 外部からの第一の信号に応じて、前記ベース端子へ供給
    するベース電流に「導通」と「遮断」の2種類の状態を
    与える第一の制御装置と、 前記電力用バイポーラトランジスタの導通状態時におけ
    る動作状態を検知する検知手段と、前記ベース端子へ流
    れ込むベース電流を通すための二つの主端子ならびに前
    記検知手段の検知結果に応じて前記電力用バイポーラト
    ランジスタの動作状態を所定範囲に収めるように前記主
    端子間の抵抗値を調節する制御端子を有する制御用トラ
    ンジスタと、を少なくとも有し、かつ、前記第一の制御
    装置とは独立して設けられた第二の制御装置と、を備
    え、 複数の前記電力用バイポーラトランジスタがそれぞれの
    コレクタ端子同士とそれぞれのエミッタ端子同士を連結
    しており、かつ、前記第一の制御装置は一つのみが共通
    に接続され、前記第二の制御装置は各電力用バイポーラ
    トランジスタにそれぞれ接続されてそれぞれのベース端
    子に流れる電流が個別に制御されるように接続され、 前記第二の制御装置は、前記機能に加えて、各電力用バ
    イポーラトランジスタの主端子間に流れる電流値を検知
    し、これらの電流値の差異を解消するように各ベース端
    子に流れるベース電流を制御するように構成された、こ
    とを特徴とする電力用バイポーラトランジスタの制御装
    置。
JP20299195A 1995-08-09 1995-08-09 電力用バイポーラトランジスタの制御装置 Expired - Fee Related JP3509318B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20299195A JP3509318B2 (ja) 1995-08-09 1995-08-09 電力用バイポーラトランジスタの制御装置
US08/693,526 US5818284A (en) 1995-08-09 1996-08-08 Controller for power bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20299195A JP3509318B2 (ja) 1995-08-09 1995-08-09 電力用バイポーラトランジスタの制御装置

Publications (2)

Publication Number Publication Date
JPH0951256A JPH0951256A (ja) 1997-02-18
JP3509318B2 true JP3509318B2 (ja) 2004-03-22

Family

ID=16466527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20299195A Expired - Fee Related JP3509318B2 (ja) 1995-08-09 1995-08-09 電力用バイポーラトランジスタの制御装置

Country Status (2)

Country Link
US (1) US5818284A (ja)
JP (1) JP3509318B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644531B2 (ja) * 1999-07-06 2005-04-27 富士電機機器制御株式会社 オンディレイ補償用アームオン検出回路
US6552597B1 (en) * 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
JP4091866B2 (ja) 2003-03-27 2008-05-28 シャープ株式会社 出力回路
JP6961944B2 (ja) * 2017-01-18 2021-11-05 富士電機株式会社 パワー半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4095127A (en) * 1976-03-29 1978-06-13 Rohr Industries, Incorporated Transistor base drive regulator
US4491744A (en) * 1982-08-02 1985-01-01 Burroughs Corporation Current source direct base drive for transistor power switches
US5055722A (en) * 1989-12-20 1991-10-08 Sundstrand Corporation Gate drive for insulated gate device
US5359244A (en) * 1992-07-31 1994-10-25 Sgs-Thomson Microelectronics, Inc. Gate drive circuit for a MOS power transistor
JPH06252727A (ja) * 1993-02-10 1994-09-09 Siemens Ag Mos半導体素子の制御回路

Also Published As

Publication number Publication date
JPH0951256A (ja) 1997-02-18
US5818284A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
US5986484A (en) Semiconductor device drive circuit with voltage surge suppression
CN103329412B (zh) 半导体开关元件的驱动设备
US7701279B2 (en) Driving circuit for an emitter-switching configuration
JPH1012629A (ja) Igbtのターンオンの調整方法及びその方法を実行するための装置
EP0392831A2 (en) Power transistor drive circuit with improved short circuit protection
CN113504446A (zh) 被配置为检测故障的电路及检测故障的方法
JP3052792B2 (ja) インバータ装置
JP2002261596A (ja) サイリスタ用ゲートドライバ
JP3509318B2 (ja) 電力用バイポーラトランジスタの制御装置
JP3379562B2 (ja) インバータ装置
CN108123707B (zh) 开关电路
Lee et al. An improved gate control scheme for snubberless operation of high power IGBTs
WO2023135885A1 (ja) 半導体スイッチング素子の駆動装置および電力変換装置
US6160693A (en) Short circuit protection for a semiconductor switch
US4987362A (en) Self-regulating drive circuit for the base current of a power transistor with saturation level control
CN111200424B (zh) 用于控制开关器件中的动态雪崩的系统和方法
JP2009017723A (ja) 電流増幅半導体素子の駆動回路
CN112769422A (zh) 开关电路
JP3596415B2 (ja) 誘導性負荷駆動回路
JP3477566B2 (ja) 過電流保護機能を有するゲート駆動回路
JP7111273B1 (ja) ゲート駆動装置
JP3063407B2 (ja) 誘導性負荷の駆動回路
JPH11289045A (ja) 電圧駆動型半導体素子の保護回路、および過電圧保護機能を備えた電圧駆動型半導体回路
EP0496277B1 (en) Output stage for a digital circuit
JPS61251323A (ja) 静電誘導形自己消弧素子のゲ−ト駆動回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

LAPS Cancellation because of no payment of annual fees