JP3507911B2

JP3507911B2 - 電力変換器のスナバ回路

Info

Publication number: JP3507911B2
Application number: JP20922796A
Authority: JP
Inventors: 寛之小澤; 堀江　　哲
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-07-19
Filing date: 1996-07-19
Publication date: 2004-03-15
Anticipated expiration: 2016-07-19
Also published as: JPH1042573A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力変換器のスナ
バ回路、特に、デルタ形に接続されたスナバコンデンサ
を有する電力変換器のスナバ回路に関する。

【０００２】

【従来の技術】スナバ回路の従来例として、インバータ
に適用された例を図２に示す。図２において、インバー
タは、上下２つのアームのスイッチング素子１１，１２
と、それぞれ逆方向に並列接続されたダイオード２１，
２２からなり、２つのスイッチング素子１１，１２が交
互にスイッチングして、電源１から負荷５に交流電圧を
出力する。また、スナバ回路は、スナバコンデンサがデ
ルタ形に接続され、スイッチング素子１１の正側とスイ
ッチング素子１２負側にそれぞれ接続された２つのスナ
バダイオード９１，９２と、２つのスナバダイオードと
それらに並列に接続される２つのスナバ抵抗器３１，３
２と、上下２つのスイッチング素子１１，１２の接続点
と２つのスナバ抵抗器との間にそれぞれ接続される２つ
のスナバコンデンサ４１，４２と、２つのスナバダイオ
ード間に接続されるクランプコンデンサ４３から構成さ
れ、スイッチング素子１１，１２のスイッチングに伴う
スナバエネルギーをスナバダイオード９１，９２を介し
てスナバコンデンサ４１，４２及びクランプコンデンサ
４３が吸収し、この吸収したスナバエネルギーをスナバ
抵抗器３１，３２により消費する。また、特開平５−１
３０７８０号には、スナバ回路がスイッチング素子のス
イッチングに伴うスナバエネルギーを電源に回生可能な
電力変換器の回路として提案され、この回路として、上
下の半導体スイッチング素子のスイッチングに関与する
スナバコンデンサがデルタ形に構成され、スナバエネル
ギーを回生する回路が開示されている。

【０００３】

【発明が解決しようとする課題】従来例のデルタ形のス
ナバ回路においては、スナバ回路を構成する部品とし
て、上下２つのアームから構成される電力変換器におい
て、２つのスナバダイオードと、それらに並列に接続さ
れる２つのスナバ抵抗器と、上下２つのスイッチング素
子の接続点と２つのスナバ抵抗器との間にそれぞれ接続
される２つのスナバコンデンサと、２つのスナバダイオ
ード間に接続されるクランプコンデンサから構成されて
いる。このため、デルタ形のスナバ回路の構成部品とし
て多数の部品を必要とし、大型化し、コスト高になる、
という問題がある。また、デルタ形に構成されたスナバ
コンデンサを実装するにあたって、従来例では、構成部
品が多数であるため、組立作業が煩わしく、また、効果
的なスナバリングが実行できない、という問題がある。

【０００４】本発明の課題は、このデルタ形のスナバ回
路の構成部品を可能な限り、省略または統合して、小形
かつ経済的な構成とすると共に、実装するにあたって、
組立作業を容易化し、より効果的なスナバリングを実行
するに好適な電力変換器のスナバ回路を提供することに
ある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に、２レベルの交流を得る電力変換器であって、第１、
第２の自己消弧形半導体スイッチング素子の直列体の両
端に夫々の一端を接続した第１及び第２のスナバダイオ
ードと第１及び第２のスナバ抵抗器と、第１と第２のス
ナバダイオード及び第１と第２のスナバ抵抗器の他端間
に夫々共通に接続した第１、第２の容量性素子の直列体
と、第１と第２の容量性素子の直列体と並列に接続した
第３の容量性素子からなり、半導体スイッチング素子の
直列体の中点と第１、第２の容量性素子の直列体の中点
を接続する電力変換器のスナバ回路において、スナバ回
路から第１、第２のスナバダイオードを外し、第１の半
導体スイッチング素子のターンオフ時に、これまで該素
子に流れていた電流を第１のスナバ抵抗器を通して少な
くとも第１、第３の容量性素子を充電し、また、第２の
半導体スイッチング素子のターンオフ時に、これまで該
素子に流れていた電流を第２のスナバ抵抗器を通して少
なくとも第２、第３の容量性素子を充電するようにし
た。ここで、スナバ回路から第１、第２のスナバダイオ
ードを外したとき、第１、第２のスナバ抵抗器の抵抗値
をスナバ回路に第１、第２のスナバダイオードを取り付
けた時よりも小さい値に設定する。また、３レベルの交
流を得る電力変換器であって、第１乃至第４の自己消弧
形半導体スイッチング素子の直列体の両端に夫々一端を
接続した第１及び第２のスナバダイオードと第１及び第
２のスナバ抵抗器と、中性点に一端を夫々接続した第３
及び第４のスナバダイオードと第３及び第４のスナバ抵
抗器と、第１と第３のスナバダイオード及び第１と第３
のスナバ抵抗器の間に接続した第１と第２の容量性素子
の直列体と、第２と第４のスナバダイオード及び第２と
第４のスナバ抵抗器の間に接続した第３と第４の容量性
素子の直列体と、第１と第２の容量性素子の直列体及び
第３と第４の容量性素子の直列体に夫々並列に接続した
第５の容量性素子及び第６の容量性素子と、第１と第２
の自己消弧形半導体スイッチング素子の直列体の中点と
第１と第２の容量性素子の直列体の中点及び第３と第４
の自己消弧形半導体スイッチング素子の直列体の中点と
第３と第４の容量性素子の直列体の中点を夫々接続する
電力変換器のスナバ回路において、スナバ回路から第
１、第２、第３、第４のスナバダイオードを外し、第１
の半導体スイッチング素子のターンオフ時に、これまで
該素子に流れていた電流を前記第１のスナバ抵抗器を通
して少なくとも第１、第５の容量性素子を充電し、ま
た、第４の半導体スイッチング素子のターンオフ時に、
これまで該素子に流れていた電流を第２のスナバ抵抗器
を通して少なくとも第４、第６の容量性素子を充電する
ようにした。ここで、スナバ抵抗器は、自己消弧形半導
体スイッチング素子として電極板上に並べられた半導体
チップと同一電極板上に配置され、半導体チップと電気
的に接続され、これらは半導体モジュールとして一体成
形され、冷却フィンに固定される。

【０００６】本発明は、スナバ抵抗の抵抗値を適切に設
定することにより、従来のデルタ形スナバ回路が有する
スナバダイオードを省略することができ、これにより、
スナバ回路を構成する部品のコストが低減でき、組立作
業の容易化が図られ、スナバ回路を小形化することが可
能となる。また、スナバ回路を実装するに当たって、デ
ルタ形に結線したコンデンサを同一のパッケージに収納
することにより、端子数を減らすことができ、組立作業
行程を減らし、組立作業を簡易化することができる。ま
た、端子を少なくできれば、コンデンサの小形化に有利
であり、特に、高電圧の回路における絶縁距離を確保す
ることができ、また、スイッチング素子の近傍に配置す
ることが容易になり、このため、スナバ回路の配線のイ
ンダクダンスを低減でき、同一のスナバ定数であれば、
より効果的なスナバリングを期待することができる。ま
た、３相のインバータ回路を構成する際に、各相のクラ
ンプコンデンサを一つに集約することにより、各相毎の
クランプコンデンサを省略することができ、スナバ回路
を小形化でき、経済的な構成とすることができる。ま
た、スイッチング素子モジュール内にスナバ抵抗を内蔵
することにより、スナバ抵抗の発熱をスイッチング素子
用の冷却フィンと共通化して冷却することができると共
に、スナバ抵抗とスイッチング素子がモジュール内で接
続されるため、組立作業の容易化を図ることができる。

【０００７】

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明に基づく電力変換器の
スナバ回路の一実施形態を示す。図１において、インバ
ータは、２レベルインバータであり、上下２つのアーム
のスイッチング素子１１，１２と、それぞれ逆方向に並
列接続されたダイオード２１，２２からなり、また、ス
ナバ回路は、上下２つのスイッチング素子１１，１２に
それぞれ並列に接続したスナバ抵抗器３１，３２と、上
下２つのスイッチング素子１１，１２の接続点と２つの
スナバ抵抗器との間にそれぞれ接続した２つのスナバコ
ンデンサ４１，４２と、２つのスナバ抵抗器間に接続
し、かつ、直列接続の２つのスナバコンデンサ４１，４
２と並列接続したクランプコンデンサ４３からなる。２
つのスナバコンデンサ４１，４２とクランプコンデンサ
４３は、デルタ形に接続される。本実施形態は、図２の
従来例と比べて、スナバダイオード９１，９２を削減し
た点に特徴がある。

【０００８】以下、本実施形態のデルタ形のスナバ回路
において、スナバダイオード９１，９２を削減するにあ
たって、その根拠を説明する。図３は、スイッチング素
子１１のオフモード、つまり、スイッチング素子１１が
電流をオフする際のスイッチング素子に印加される電圧
を解析するための等価回路であり、図４は、ダオード２
２の導通モードを示す。図３において、電源１の電圧Ｅ
としてスイッチング素子１１を介して図示の方向に負荷
電流Ｉ_Lが流れているものとする。この状態からスイッ
チング素子１１が瞬時にインピーダンスを回復して、電
流をオフする際の初期条件は、回路のイングクタンス８
０に流れる電流をＩ_i＝Ｉ_L、コンデンサ４１，４２，４
３の初期電圧をｖ₄₁＝０，ｖ₄₂＝Ｅ，ｖ₄₃＝Ｅとして図
示の極性で表わせる。スイッチング素子１１がオフする
ことにより、これまでスイッチング素子１１に流れてい
た電流がスナバ回路に流れ込む。解析のために、上アー
ムのスナバ抵抗３１に流れる電流をｉ₁、下アームのス
ナバ抵抗３２に流れる電流をｉ₂とし、図示の方向を正
方向として微分方程式を作る。

【数１】

【数２】

【数３】

【数４】ここで、ｖ₁₁はスイッチング素子１１に印加される電圧
を表わす。（数１）、（数２）、（数３）、（数４）の
微分方程式は、ダイオード２２が導通するまでの間成立
する。ダイオード２２が導通する条件は、

【数５】である。（数５）式の条件が成立すると、ダイオード２
２が導通し、図４のダオード２２の導通モードとなる。
以降、（数５）式の条件は保持される。（数５）式が成
立した後の微分方程式は、Ｃ₄₁容量＝Ｃ₄₂容量≫Ｃ₄₃容
量の条件から、Ｃ₄₁電流≪ｉ₁、Ｃ₄₂電流≪ｉ₁とし、Ｃ
₄₁、Ｃ₄₂に流れる電流を無視すると、次のようになる。

【数６】

【数７】ここで、（数５）式が成立する時刻をＴ_Fとする。（数
１）、（数２）、（数３）式からｉ₁、ｉ₂、ｉ₃を求め
ると、次式を得る。

【数８】

【数９】

【数１０】（数８）、（数１０）において、｛２／Ｌ₈₀（Ｃ₄₁＋２Ｃ₄₃）｝−（１／４）｛（Ｒ₃₁＋
Ｒ₃₂）／Ｌ₈₀｝²＞０のとき、ｃｏｓｈ→ｃｏｓ、ｓｉｎｈ→ｓｉｎとなる。
（数６）式を解くと、

【数１１】ここで、Ｉ₁₀＝ｉ₁(Ｔ_F)とする。（数１１）式におい
て、｛１／（Ｌ₈₀・Ｃ₄₃）｝−（１／４）｛（Ｒ₃₁＋Ｒ₃₂）
／Ｌ₈₀｝²＞０のとき、ｃｏｓｈ→ｃｏｓ、ｓｉｎｈ→
ｓｉｎとなる。

【０００９】ここで、（数４）及び（数７）式から、ス
イッチング素子１１に印加される電圧ｖ₁₁は、右辺第一
項のＲ₃₁×ｉ₁が加えられるため、Ｒ₃₁を小さくするこ
とにより、スイッチング素子１１に印加される電圧ｖ₁₁
を低減できることは明かである。そこで、（数１）〜
（数１１）式を用いて、Ｉ_L＝１０００Ａ、Ｃ₄₁＝Ｃ₄₂
＝０．１μＦ、Ｃ₄₃＝２μＦ、Ｌ₈₀＝０．６μＨ、Ｅ＝
１０００Ｖとして、Ｒ₃₁及びＲ₃₂を変化させ、スイッチ
ング素子１１の電圧ｖ₁₁を計算する。ここでは、Ｒ₃₁及
びＲ₃₂について、Ｒ₃₁＝Ｒ₃₂＝１Ω、０．５Ω、０．２
５Ω、及び図２に示すスナバダイオード９１，９２が接
続され、Ｒ₃₁＝Ｒ₃₂＝５Ωの４通りについて計算する。
なお、スナバダイオード９１，９２が接続される場合、
ｔ＜Ｔ_Fにおいては、Ｒ₃₁＝０Ω、Ｒ₃₂＝Ｒ₃₂、ｔ＞Ｔ_F
においては、Ｒ₃₁＝Ｒ₃₂＝０Ωとして計算できる。これ
は、ｔ＜Ｔ_Fにおいてｉ₁＞０、ｉ₂＞０のためであり、
ｔ＞Ｔ_Fにおいてｉ₁＞０であるため、ダイオード９２が
導通しないｔ＜Ｔ_Fにおいてのみ、Ｒ₃₁＝Ｒ₃₂となる。

【００１０】この計算のフローを図５に示す。先ず、計
算の初期条件ｔ＝０、ｉ₁（０）、ｖ₄₁（０）＝０、ｖ
₄₂＝ｖ₄₃＝Ｅを設定し、ｔ＝ｔ＋Δｔ後のｉ₁、ｉ₂、ｉ
₃を（数８）、（数９）、（数１０）式から計算し、ｖ
₁₁を（数４）式より求める。ｖ₄₂−Ｒ₃₂・ｉ₂＜０から
ダイオード２２の導通を判定し、不導通の場合（Ｙｅ
ｓ）、再度ｉ₁、ｉ₂、ｉ₃、ｖ₁₁を計算する。ダイオー
ド２２の導通を判定（Ｎｏ）した後は、Ｔ_F＝ｔ、Ｉ₁₀
＝ｉ₁（Ｔ_F）、Ｖ₄₃（Ｔ_F）＝ｖ₄₂（Ｔ_F）の初期条件を
計算し、ｔ＝ｔ＋Δｔ後のｉ₁を（数１１）式より、ｖ
₁₁を（数７）式より計算する。ｖ₁₁の計算結果が前回計
算値の間ｖ₁₁（ｔ）−ｖ₁₁（ｔ−Δｔ）＜εで十分安定
したことを判定後、計算を終了する。

【００１１】以上の条件により、先に示した４通りにつ
いて計算した結果を図６に示す。図中、縦軸はスイッチ
ング素子１１に印加される電圧（ｖ）、横軸は時間
（ｔ）を表わす。図６から、スイッチング素子１１に印
加される電圧は、Ｒ₃₁＝Ｒ₃₂＝１ΩのときよりＲ₁＝Ｒ₂
＝０．５Ωのときが低くなり、０．５Ωより０．２５Ω
がさらに低くなる。すなわち、Ｒ₁＝Ｒ₂の抵抗が大きく
なる程、スイッチング素子１１に印加される電圧が高く
なり、Ｒ₁＝Ｒ₂＝０．２５Ω程度とすると、図２のスナ
バダイオード９１，９２を接続した場合とほぼ同程度に
スイッチング素子１１に印加される電圧を抑制できるこ
とが分かる。

【００１２】以上のように、本実施形態は、スナバ抵抗
器３１，３２に示す抵抗値を小さくすることにより、図
２のスナバダイオード９１，９２を接続した場合とほぼ
同等のスイッチング素子１１の電圧に抑制でき、スナバ
ダイオード９１，９２を省略することができる。これに
より、スナバ回路を小形かつ経済的に形成することが可
能となる。

【００１３】図７は、本発明の他の実施形態であり、図
１に示すスナバコンデンサ４１，４２及びクランプコン
デンサ４３を同一のパッケージに収納した実装例を示
す。図７において、１１１，１１２はそれぞれスイッチ
ング素子１１，１２及びダイオード２１，２２を収納し
たスイッチング素子モジュール、１０１はスナバコンデ
ンサ４１，４２及びクランプコンデンサ４３を収納した
パッケージを表わし、パッケージ１０１をスイッチング
素子モジュール１１１，１１２の近傍に配置する。スナ
バコンデンサ４１，４２及びクランプコンデンサ４３
は、同一のパッケージ１０１に収納すると、コンデンサ
としての端子は３端子になる。

【００１４】２レベルインバータの場合、コンデンサを
それぞれ独立して構成した場合は６端子となるが、本実
施形態のように、各コンデンサを同一のパッケージに収
納すると、端子数は３個となり、端子数を３個減らすこ
とができる。このように、本実施形態は、端子数を少な
くすることにより、組立作業行程を減らし、組立作業を
容易化することができる。また、端子を少なくできれ
ば、コンデンサの小形化に有利であり、特に、高電圧の
回路における絶縁距離を確保することができ、また、ス
イッチング素子の近傍に配置することが容易になり、こ
のため、スナバ回路の配線のインダクダンスを低減で
き、同一のスナバ定数であれば、より効果的なスナバリ
ングを期待することができる。なお、図１及び図７の実
施形態は、２レベルインバータに適用する場合について
説明したが、本発明は、中性点クランプ形の３レベルイ
ンバータにも適用することができる。

【００１５】図８は、本発明を中性点クランプ形の３レ
ベルインバータに適用した実施形態を示す。図８におい
て、インバータは、電源１，２と、上下２つのアームの
スイッチング素子１１及び１２，１３及び１４と、それ
ぞれ逆方向に並列接続されたダイオード２１及び２２，
２３及び２４と、スイッチング素子１１及び１２の接続
点とスイッチング素子１３及び１４の接続点に直列接続
された中性クランプダイオード２５，２６からなり、ま
た、スナバ回路は、スイッチング素子１１，１４にそれ
ぞれ並列に接続したスナバ抵抗器３１，３４と、中性ク
ランプダイオード２５，２６にそれぞれ並列接続したス
ナバ抵抗器３２，３３と、スナバ抵抗器３１と３２と２
つの上アームのスイッチング素子１１及び１２の接続点
にデルタ形に接続したスナバコンデンサ４１，４２及び
クランプコンデンサ４３と、スナバ抵抗器３３と３４と
２つの下アームのスイッチング素子１３及び１４の接続
点にデルタ形に接続したスナバコンデンサ４４，４５及
びクランプコンデンサ４６からなる。スナバコンデンサ
４１，４２及びクランプコンデンサ４３と、スナバコン
デンサ４４，４５及びクランプコンデンサ４６は、それ
ぞれデルタ形に接続される。

【００１６】図９は、本発明の他の実施形態であり、図
８に示すスナバコンデンサ４１，４２及びクランプコン
デンサ４３、スナバコンデンサ４４，４５及びクランプ
コンデンサ４６をそれぞれ同一のパッケージに収納した
実装例を示す。図９において、１１１，１１２，１１
３，１１４はそれぞれスイッチング素子１１，１２，１
３，１４及びダイオード２１，２２，２３，２４を収納
したスイッチング素子モジュール、１０１，１０２はス
ナバコンデンサ４１，４２及びクランプコンデンサ４
３、スナバコンデンサ４４，４５及びクランプコンデン
サ４６をそれぞれ収納したパッケージ、１１５，１１６
は中性クランプダイオード２５，２６をそれぞれ収納し
たダイオードモジュールを表わし、パッケージ１０１，
１０２をスイッチング素子モジュール１１１，１１２ま
たは１１３，１１４の近傍にそれぞれ配置すると同時
に、ダイオードモジュール１１５，１１６をスイッチン
グ素子モジュール１１２，１１３の間に配置する。図７
と同様にスナバコンデンサ４１，４２及びクランプコン
デンサ４３は、同一のパッケージ１０１に収納すると、
コンデンサとしての端子は３端子になり、同じく、スナ
バコンデンサ４４，４５及びクランプコンデンサ４６
は、同一のパッケージ１０２に収納すると、コンデンサ
としての端子は３端子になる。中性点クランプ形の３レ
ベルインバータの場合、コンデンサをそれぞれ独立して
構成した場合は１２端子となるが、本実施形態のよう
に、各コンデンサを同一のパッケージ２つにそれぞれ収
納すると、端子数は６個となり、６個減らすことができ
る。

【００１７】本実施形態においても、コンデンサの端子
数を減らすことにより、前述と同様の効果を発揮する。
また、ダイオードモジュール１１５，１１６をスイッチ
ング素子モジュール１１２，１１３の間に配置すること
により、各相のモジュールを配置するスペースを効率よ
く利用でき、コンデンサの集約による小形化の効果と併
せて、電力変換器を小形化することができる。

【００１８】図１０は、本発明の他の実施形態であり、
制御電流容量を増大するために、図１におけるスイッチ
ング素子１１，１２及びダイオード２１，２２を２並列
接続した際のスナバ回路の各構成部品の配置例を示す。
また、図１１は３並列接続、図１２は４並列接続した際
のスナバ回路の各構成部品の配置例を示す。添字ａ，
ｂ，ｃ，ｄは同一の構成部品を表わす。このようなスイ
ッチング素子１１，１２及びダイオード２１，２２を複
数並列接続した際のスナバ回路の各構成部品に図７の実
装例を適用すると、図１０の２並列接続の場合、コンデ
ンサをそれぞれ独立して構成したときの１２端子に比
べ、端子数は６となり、端子を６個減らすことができ
る。また、図１１の３並列接続の場合、コンデンサをそ
れぞれ独立して構成したときの１８端子に比べ、端子数
は９となり、端子を９個減らすことができる。また、図
１２の４並列接続の場合、コンデンサをそれぞれ独立し
て構成したときの２４端子に比べ、端子数は１２とな
り、端子を１２個減らすことができる。このように、２
レベルインバータの場合において、複数並列単位のスナ
バ回路の各コンデンサを図７のように実装すると、コン
デンサの数が増えるほど、端子数を大幅に減少させるこ
とができ、前述の効果を一層助長し、顕著にする。な
お、図８に示す中性点クランプ形３レベルインバータの
場合についても同様である。

【００１９】図１３は、図８に示す中性点クランプ形３
レベルインバータ回路の３相のインバータ回路を構成し
たときのスナバ回路の各構成部品の配置例を示す。添字
ｕ，ｖ，ｗは３相を表わし、この３相インバータ回路で
は図８に示す中性クランプダイオード２５，２６を３組
有する。そこで、この３相インバータ回路に図７の実装
例を適用すると、図９のダイオードモジュール１１５，
１１６を３組有することになり、各相のダイオードモジ
ュール１１５，１１６がそれぞれ各相のスイッチング素
子モジュール１１２，１１３の間に配置される。このよ
うに、中性点クランプ形３レベルインバータの場合、各
相のダイオードモジュール１１５，１１６を配置するに
当たって、スペースを効率よく利用でき、コンデンサの
集約による小形化の効果と併せて、電力変換器を小形化
することができる。

【００２０】図１４は、本発明の他の実施形態であり、
図１に示す回路を３相のインバータ回路に構成する際
に、各相のクランプコンデンサ４３を一つに集約した例
を示す。添字ｕ，ｖ，ｗは３相を表わす。各相のクラン
プコンデンサ４３は、電源１の電圧に充電されているた
め、一つに集約することが可能である。これにより、２
つのクランプコンデンサ４３を省略することができ、ス
ナバ回路を小形化でき、経済的な構成とすることができ
る。

【００２１】図１５は、図８に示す中性点クランプ形３
レベルインバータ回路を３相のインバータ回路に構成す
る際に、図１４の実施形態と同様の理由により、各相の
クランプコンデンサ４３，４６をそれぞれ一つに集約し
た例を示す。添字ｕ，ｖ，ｗは３相を表わす。これによ
り、合計４つのクランプコンデンサ４３，４６を省略す
ることができ、スナバ回路を小形化でき、経済的な構成
とすることができる。

【００２２】図１６は、本発明の他の実施形態であり、
図１に示すスイッチング素子１１、例えばＩＧＢＴのモ
ジュールの内部にスナバ抵抗３１を内蔵する構造を示
す。図１６において、モジュールは、ベース５１、絶縁
板５２、コレクタ内部電極５３、エミッタ内部電極５
４、ボンディングワイヤ５５、ＩＧＢＴチップ１１、コ
レクタ端子５６、エミッタ端子５７、パッケージ７１に
より構成され、取付けボルト７２により冷却フィン７３
に固定される構造であるとき、チップ状の抵抗体による
スナバ抵抗３１をコレクタ内部電極５３に接続し、抵抗
端子５８により外部に接続する構造とする。本実施形態
は、スイッチング素子モジュール内にスナバ抵抗３１を
内蔵することにより、スナバ抵抗の発熱をスイッチング
素子用の冷却フィン７３と共通化して冷却することがで
きるとともに、スナバ抵抗３１とスイッチング素子１１
がモジュール内で接続されるため、組立作業の容易化を
図ることができる。

【００２３】図１７は、図１６と同様に、図１における
スイッチング素子１２のモジュールの内部にスナバ抵抗
３２を内蔵し、抵抗端子５９により外部と接続する構造
の実施形態を示す。本実施形態も図１６と同様の効果を
発揮する。

【００２４】図１８は、図１６及び図１７におけるスイ
ッチング素子１に対してスナバ抵抗３１とスナバ抵抗３
２を一つのモジュールに内蔵し、各々独立した抵抗端子
５８，５９により外部と接続する構造の実施形態を示
す。本実施形態は、抵抗端子５８または５９のどちらか
一方を用いることにより、図１におけるスイッチング素
子１１，１２のいづれにも適用することができ、構成部
品の共通化を図ることができる。

【００２５】図１６から図１８の実施形態は、中性点ク
ランプ形３レベルインバータ回路にも適用することがで
きる。

【００２６】

【発明の効果】以上説明したように、本発明によれば、
スナバ抵抗の抵抗値を適切に設定することにより、従来
のデルタ形スナバ回路が有するスナバダイオードを省略
することができ、これにより、スナバ回路を構成する部
品のコストが低減でき、組立作業の容易化が図られ、ス
ナバ回路を小形化することが可能となる。また、スナバ
回路を実装するにあたって、デルタ形に結線したコンデ
ンサを同一のパッケージに収納することにより、端子数
を減らすことができ、組立作業行程を減らし、組立作業
を簡易化することができる。また、端子を少なくできれ
ば、コンデンサの小形化に有利であり、特に、高電圧の
回路における絶縁距離を確保することができ、また、ス
イッチング素子の近傍に配置することが容易になり、こ
のため、スナバ回路の配線のインダクダンスを低減で
き、同一のスナバ定数であれば、より効果的なスナバリ
ングを期待することができる。また、中性点クランプ形
３レベルインバータの場合、中性クランプダイオードを
モジュール化し、各相のスイッチング素子モジュールの
間に配置することにより、各相のモジュールを配置する
スペースを効率よく利用でき、コンデンサの集約による
小形化の効果と併せて、電力変換器を小形化することが
できる。また、３相のインバータ回路を構成する際に、
各相のクランプコンデンサを一つに集約することによ
り、各相毎のクランプコンデンサを省略することがで
き、スナバ回路を小形化でき、経済的な構成とすること
ができる。また、スイッチング素子モジュール内にスナ
バ抵抗を内蔵することにより、スナバ抵抗の発熱をスイ
ッチング素子用の冷却フィンと共通化して冷却すること
ができると共に、スナバ抵抗とスイッチング素子がモジ
ュール内で接続されるため、組立作業の容易化を図るこ
とができる。また、スイッチング素子モジュール内に複
数のスナバ抵抗を内蔵すると、構成部品の共通化を図る
ことができる。

【図面の簡単な説明】

【図１】本発明に基づく電力変換器のスナバ回路の一実
施形態

【図２】スナバ回路の従来例

【図３】スイッチング素子のオフモードを解析するため
の等価回路

【図４】ダオードの導通モードを解析するための等価回
路

【図５】計算のフロー図

【図６】計算した結果を説明する図

【図７】本発明の実装例を示す他の実施形態

【図８】本発明を中性点クランプ形３レベルインバータ
に適用した実施形態

【図９】本発明の中性点クランプ形３レベルインバータ
の実装例を示す他の実施形態

【図１０】本発明の制御電流容量を増大するための他の
実施形態

【図１１】本発明の制御電流容量を増大するための他の
実施形態

【図１２】本発明の制御電流容量を増大するための他の
実施形態

【図１３】本発明の制御電流容量を増大するための他の
実施形態

【図１４】本発明の各相のクランプコンデンサを集約し
た他の実施形態

【図１５】本発明の各相のクランプコンデンサを集約し
た他の実施形態

【図１６】本発明のスイッチング素子モジュールにスナ
バ抵抗を内蔵する他の実施形態

【図１７】本発明のスイッチング素子モジュールにスナ
バ抵抗を内蔵する他の実施形態

【図１８】本発明のスイッチング素子モジュールにスナ
バ抵抗を内蔵する他の実施形態

【符号の説明】

１，２電源５，６負荷１１，１２，１３，１４自己消弧形半導体スイッチン
グ素子２１，２２，２３，２４，２５，２６ダイオード３１，３２，３３，３４スナバ抵抗４１，４２，４４，４５スナバコンデンサ４３，４６クランプコンデンサ５８，５９抵抗端子７１パッケージ７３冷却フィン８０回路のインダクタンス９１，９２スナバダイオード１０１，１０２集約したコンデンサ１１１，１１２，１１３，１１４スイッチング素子モ
ジュール１１５，１１６ダイオードモジュール

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−38506（ＪＰ，Ａ) 特開平５−260758（ＪＰ，Ａ) 特開平５−130780（ＪＰ，Ａ) 国際公開98／001940（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 - 7/98 H02M 1/00

Claims

(57)【特許請求の範囲】

【請求項１】ダイオードが逆並列接続された自己消弧
形半導体スイッチング素子を直列接続した直列体の両端
に直流電源を接続し、前記直列接続の第１、第２の自己
消弧形半導体スイッチング素子を相補的にオン、オフし
て該直列体の中点から交流出力を得る電力変換器であっ
て、前記第１、第２の自己消弧形半導体スイッチング素子の
直列体の両端に夫々の一端を接続した第１及び第２のス
ナバダイオードと第１及び第２のスナバ抵抗器と、前記
第１と第２のスナバダイオード及び前記第１と第２のス
ナバ抵抗器の他端間に夫々共通に接続した第１、第２の
容量性素子の直列体と、前記第１と第２の容量性素子の
直列体と並列に接続した第３の容量性素子からなり、前
記半導体スイッチング素子の直列体の中点と前記第１、
第２の容量性素子の直列体の中点を接続する電力変換器
のスナバ回路において、前記スナバ回路から前記第１、第２のスナバダイオード
を外し、前記第１の半導体スイッチング素子のターンオ
フ時に、これまで該素子に流れていた電流を前記第１の
スナバ抵抗器を通して少なくとも前記第１、第３の容量
性素子を充電し、また、前記第２の半導体スイッチング
素子のターンオフ時に、これまで該素子に流れていた電
流を前記第２のスナバ抵抗器を通して少なくとも前記第
２、第３の容量性素子を充電するようにしたことを特徴
とする電力変換器のスナバ回路。
【請求項２】ダイオードが逆並列接続された自己消弧
形半導体スイッチング素子を直列接続した直列体の両端
に直流電源を接続し、前記直列接続の第１、第２の自己
消弧形半導体スイッチング素子を相補的にオン、オフし
て該直列体の中点から交流出力を得る電力変換器であっ
て、前記第１、第２の自己消弧形半導体スイッチング素子の
直列体の両端に夫々の一端を接続した第１及び第２のス
ナバダイオードと第１及び第２のスナバ抵抗器と、前記
第１と第２のスナバダイオード及び前記第１と第２のス
ナバ抵抗器の他端間に夫々共通に接続した第１、第２の
容量性素子の直列体と、前記第１と第２の容量性素子の
直列体と並列に接続した第３の容量性素子からなり、前
記半導体スイッチング素子の直列体の中点と前記第１、
第２の容量性素子の直列体の中点を接続する電力変換器
のスナバ回路において、前記スナバ回路から前記第１、第２のスナバダイオード
を外すと共に、前記第１、第２のスナバ抵抗器の抵抗値
を前記スナバ回路に前記第１、第２のスナバダイオード
を取り付けた時よりも小さい値に設定するようにしたこ
とを特徴とする電力変換器のスナバ回路。
【請求項３】夫々ダイオードが逆並列接続された第
１、第２、第３及び第４の自己消弧形半導体スイッチン
グ素子が順に直列接続された直列体が直流電源に接続さ
れ、直列接続点に直流電源の中性点が接続された第１、
第２のダイオードの直列体が第２、第３の自己消弧形半
導体スイッチング素子の直列体と逆並列に接続され、前
記第２と第３の自己消弧形半導体スイッチング素子の接
続点から３レベルの交流を得る電力変換器であって、前記第１乃至第４の自己消弧形半導体スイッチング素子
の直列体の両端に夫々一端を接続した第１及び第２のス
ナバダイオードと第１及び第２のスナバ抵抗器と、前記
中性点に一端を夫々接続した第３及び第４のスナバダイ
オードと第３及び第４のスナバ抵抗器と、前記第１と第
３のスナバダイオード及び前記第１と第３のスナバ抵抗
器の間に接続した第１と第２の容量性素子の直列体と、
前記第２と第４のスナバダイオード及び前記第２と第４
のスナバ抵抗器の間に接続した第３と第４の容量性素子
の直列体と、前記第１と第２の容量性素子の直列体及び
前記第３と第４の容量性素子の直列体に夫々並列に接続
した第５の容量性素子及び第６の容量性素子と、前記第
１と第２の自己消弧形半導体スイッチング素子の直列体
の中点と前記第１と第２の容量性素子の直列体の中点及
び前記第３と第４の自己消弧形半導体スイッチング素子
の直列体の中点と前記第３と第４の容量性素子の直列体
の中点を夫々接続する電力変換器のスナバ回路におい
て、前記スナバ回路から前記第１、第２、第３、第４のスナ
バダイオードを外し、前記第１の半導体スイッチング素
子のターンオフ時に、これまで該素子に流れていた電流
を前記第１のスナバ抵抗器を通して少なくとも前記第
１、第５の容量性素子を充電し、また、前記第４の半導
体スイッチング素子のターンオフ時に、これまで該素子
に流れていた電流を前記第２のスナバ抵抗器を通して少
なくとも前記第４、第６の容量性素子を充電するように
したことを特徴とする電力変換器のスナバ回路。
【請求項４】請求項１から請求項３のいずれかにおい
て、前記スナバ抵抗器は、前記自己消弧形半導体スイッ
チング素子として電極板上に並べられた半導体チップと
同一電極板上に配置され、前記半導体チップと電気的に
接続され、これらは半導体モジュールとして一体成形さ
れ、冷却フィンに固定されることを特徴とする電力変換
器のスナバ回路。