JP3507651B2 - クロック再生装置 - Google Patents

クロック再生装置

Info

Publication number
JP3507651B2
JP3507651B2 JP07315797A JP7315797A JP3507651B2 JP 3507651 B2 JP3507651 B2 JP 3507651B2 JP 07315797 A JP07315797 A JP 07315797A JP 7315797 A JP7315797 A JP 7315797A JP 3507651 B2 JP3507651 B2 JP 3507651B2
Authority
JP
Japan
Prior art keywords
clock
read
state
read clock
clock generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07315797A
Other languages
English (en)
Other versions
JPH10271122A (ja
Inventor
憲晋 山田
宏 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp filed Critical NEC Corp
Priority to JP07315797A priority Critical patent/JP3507651B2/ja
Publication of JPH10271122A publication Critical patent/JPH10271122A/ja
Application granted granted Critical
Publication of JP3507651B2 publication Critical patent/JP3507651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ATM伝送網にお
いてユーザ信号のクロックが網クロックと独立している
場合のクロック再生装置に関し、特に、送信側と受信側
で同一の網クロックを使用することのできないプレジオ
クロナス環境下におけるクロック再生装置に関する。
【0002】
【従来の技術】ATM(Asynchronous Transfer Mode)
通信システムに関し、クラスAのサービスを提供するA
AL(ATM Adaptation Layer)として、AAL Type1
がITU-T 勧告I.363 に規定されている。また、特に、ユ
ーザ信号のクロックが網クロックと独立している場合で
あって、送信側と受信側とで同一の網クロックを使用す
ることのできない、所謂、プレジオクロナス環境下にお
いて、送信側のソースクロックを再生する方式として、
アダプティブクロック方式がITU-T Recommendation I.3
63.1 2.5.2.2に定義されている。ここで、アダプティブ
クロック方式とは、CLD(Cell Disassembly)部にお
いて、ATMセルの受信バッファメモリにおける占有率
が常にほぼ一定値に保たれる様に、受信バッファからデ
ータを読み出すための読出クロックを制御する様にし
て、ユーザ信号のクロックを読出クロックとして再生す
る方式である。
【0003】従来、アダプティブクロック方式のCLA
D(Cell Assembly and Disassembly )装置におけるク
ロック再生装置は、図4に示される様に、セル遅延揺ら
ぎ吸収バッファ100と、位相比較器101と、ローパ
スフィルタ(以下、LPF)102と、増幅器103
と、電圧制御発振器(以下、VCO)とを備えている。
セル遅延揺らぎ吸収バッファ100は、ユーザ信号のク
ロックである書込クロックWCLKに従ってユーザセル
WDATAを書き込まれると共に、再生されたユーザ信
号のクロックである読出クロックRCLKに従ってユー
ザセルRDATAを読み出されるものである。位相比較
器101は、書込クロックWCLKとVCOの出力する
読出クロックRCLKとを比較して、その位相差を検出
・出力するためのものである。LPF102は、書込ク
ロックWCLKと読出クロックRCLKとの位相差に含
まれているジッタ・ワンダ成分を取り除くためのもので
あり、従来、抵抗とコンデンサとで構成されている。こ
こで、書込クロックWCLKと読出クロックRCLKと
の位相差にジッタ・ワンダ成分が含まれているのは、書
込クロックWCLKが伝送路上で加わる揺らぎの影響を
受けているためである。
【0004】また、このようなクロック再生装置におい
て、ユーザ信号のクロックは、以下の様にして再生され
る。送信側でATMセル化されたCBR(Constant Bit
Rate )信号が遅延揺らぎを受けて伝送路を伝送されて
くると、当該伝送されてきたCBR信号は、セル遅延揺
らぎ吸収バッファ100に対し、ユーザセルWDATA
として、書込クロックWCLK(ユーザ信号のクロッ
ク)に従い書き込まれ、セル遅延揺らぎ吸収バッファ1
00から、ユーザセルRDATAとして、VCO104
の出力する読出クロックRCLKに従い読み出される。
位相比較器101は、書込クロックWCLKとVCO1
04の出力する読出クロックRCLKとを受けて、位相
差を検出し、当該位相差をLPF102に対して出力す
る。LPF102は、位相比較器101の出力である位
相差を受けて、所定の平滑度により平滑化して、位相差
に含まれるジッタ成分を取り除き、増幅器103に対し
て出力する。増幅器103は、LPF102により平滑
化された位相差を受けて、所定の利得をもって増幅を行
い、増幅した位相差をVCO104に対して出力する。
VCO104は、増幅器103からの出力を受けて、読
出クロックRCLKの周波数が書込クロックWCLKの
周波数よりも高い場合には、読出クロックRCLKの周
波数を低くする様に、読出クロックRCLKの周波数が
書込クロックWCLKの周波数よりも低い場合には、読
出クロックRCLKの周波数を高くする様に、読出クロ
ックRCLKの周波数と書込クロックWCLKの周波数
とが同じ場合には、読出クロックRCLKの周波数を維
持する様に、発振制御を行って読出クロックRCLKを
セル遅延揺らぎ吸収バッファ100に対して出力する。
【0005】従って、例えば、制御開始時において、読
出クロックRCLKの方が書込クロックWCLKよりも
低速である場合、位相比較器101により所定の位相差
が出力され、その位相差に従い、結果としてVCO10
4において、高速化された読出クロックRCLKが出力
される。このようにして読出クロックRCLKが制御さ
れ、徐々に高速化されるに従い、位相比較器101の出
力(若しくは、出力の増加量)は、段々と減少してい
き、読出クロックRCLKは、徐々に書込クロックWC
LKに近づく。このような制御が行われた状態で、一定
時間が経過すると、書込クロックWCLKと読出クロッ
クRCLKとの速度が釣り合うこととなり、それに伴
い、位相比較器101の出力が一定となり、結果とし
て、ユーザ信号のクロックがVCO104の出力する読
出クロックRCLKとして、再生されることになる。
【0006】
【発明が解決しようとする課題】クロック再生制御に関
して、要求される制御用パラメータは、再生されるクロ
ックの状態により異なるものである。ここで、制御用パ
ラメータとしては、LPF102における平滑度、及び
増幅器103における利得等が挙げられる。また、再生
されるクロックの状態としては、読出クロックが書込ク
ロックに追従するまでの過渡状態、及び追従した後の定
常状態等が挙げられる。
【0007】しかしながら、従来のクロック再生装置に
おいては、制御時のパラメータが一定であることから、
各状態で要求される制御用パラメータの妥協点に、装置
としての制御用パラメータを設定する様にして、当該制
御用パラメータを用いてクロック再生を制御していた。
即ち、従来のクロック再生装置においては、制御時のパ
ラメータを状態により可変とすることができなかった。
【0008】例えば、従来のクロック再生装置では、前
述の過渡状態における読出クロックの書込クロックへの
引き込み時間を速くすると共に、クロック引き込み後の
定常状態において、ジッタ・ワンダ成分を充分に取り除
き、安定した読出クロックを提供するといった制御を行
うことができなかった。
【0009】詳しくは、読出クロックを素早く書込クロ
ックまで引き込みためには、LPFにおける平滑度を低
くし、増幅器のゲインを大きくする様に制御しなければ
ならないが、即ち、制御を強くしなければならないが、
このような制御の下では、定常状態において、ジッタ・
ワンダ成分が充分に除去された再生クロックを供給する
ことができない。一方、LPFの平滑度を高くし、増幅
器のゲインを小さく抑えることにより制御を弱くし、読
出クロックのジッタ・ワンダ成分を除去し、安定したク
ロックを再生しようとすると、読出クロックの書込クロ
ックへの引き込みに長時間を要することになる。
【0010】そこで、本発明は、このような問題を解消
すべく、再生クロックの状態に応じてクロック再生制御
を行うことのできるクロック再生装置を提供することを
目的とする。
【0011】
【課題を解決するための手段】本発明は、上述した課題
を解決するために、ディジタル信号処理装置を用いて、
書込クロックと読出クロックの位相差に対応した情報か
ら、読出クロックのクロック周波数に対応する情報を算
出し、更に、クロック生成回路で、当該算出した情報に
基づいて読出クロックを生成することとした。
【0012】詳しくは、ディジタル信号処理装置は、前
記位相差に対応した情報を平滑化する平滑化処理ルーチ
ンと、平滑化処理ルーチンにより平滑化された結果に利
得を掛け合わせクロック生成回路へ値を出力するクロッ
ク変換処理ルーチンとを有する。
【0013】また、本発明は、上述した課題を解決する
ために、ディジタル信号処理装置を用いて、読出クロッ
クのクロック周波数に対応する情報を算出する際に、読
出クロックの状態に応じて読出クロック処理の生成のた
めの制御を変更することとした。
【0014】詳しくは、ディジタル信号処理装置は、時
間的な変化又は読出クロックの安定度等により再生クロ
ックの状態の判別を行うための状態判別ルーチンと、状
態判別ルーチンの結果に応じて、処理アルゴリズムの選
択及び制御用パラメータの変更を行う変更ルーチンとを
有する。
【0015】更に、具体的には、本発明は、以下に示す
手段を提供する。
【0016】 即ち、本発明によれば、第1のクロック
再生装置として、ATM通信システムにおけるアダプテ
ィブクロック方式のCLAD装置に用いられるクロック
再生装置であって、所定の書込クロックに従ってATM
セルを一時的に蓄積すると共に、読出クロックに従って
前記ATMセルを出力するためのセル遅延揺らぎ吸収バ
ッファと、前記クロック生成回路の生成した前記読出ク
ロック生成の状態を判定する処理と、当該読出クロック
生成の状態に応じて、前記処理における制御用パラメー
タを変更する処理を実行させる内部プログラムを有し、
前記書込クロックと前記読出クロックとの位相差に対応
する情報として前記セル遅延揺らぎ吸収バッファに蓄積
されている前記ATMセルの数である蓄積セル数が入力
され、前記内部プログラムに従って前記処理を行い、所
望する前記読出クロックのクロック周波数に対応した読
出クロック生成信号を出力するためのディジタル信号処
理装置と、該ディジタル信号処理装置の出力する読出ク
ロック生成信号に従って、前記読出クロックを生成する
ためのクロック生成回路とを備えていることを特徴とす
るクロック再生装置が得られる。
【0017】
【0018】
【0019】また、本発明によれば、第4のクロック再
生装置として、前記第3のクロック再生装置において、
前記ディジタル信号処理装置の有する内部プログラム
は、前記読出クロック生成の状態を判定するための判定
ステップと、夫々の前記状態に対応した複数の処理アル
ゴリズム及び制御用パラメータと、前記状態の変化に対
応して前記処理アルゴリズム及び制御用パラメータを変
更するための変更ステップとを備えることを特徴とする
クロック再生装置が得られる。
【0020】また、本発明によれば、第5のクロック再
生装置として、前記第4のクロック再生装置において、
前記判定ステップは、前記読出クロック生成の状態とし
て、少なくとも過渡状態と定常状態とを判定するための
ものであることを特徴とするクロック再生装置が得られ
る。
【0021】また、本発明によれば、第6のクロック再
生装置として、前記第5のクロック再生装置において、
前記判定ステップは、予め設定された設定時間を有し、
該設定時間に従い、前記過渡状態から前記定常状態への
変化を判定することを特徴とするクロック再生装置が得
られる。
【0022】また、本発明によれば、第7のクロック再
生装置として、前記第4のクロック再生装置において、
前記判定ステップは、前記位相差に対応する情報から、
一定時間内における前記読出クロックのクロック周波数
の安定度を算出して、当該安定度により前記状態の判定
を行うことを特徴とするクロック再生装置が得られる。
【0023】更に、本発明によれば、第8のクロック再
生装置として、前記第4のクロック再生装置において、
前記判定ステップは、前記読出クロック生成の状態に関
して、段階的に状態判定を行うためのものであり、前記
変更ステップは、前記段階的に行われる前記状態判定に
応じて、前記処理アルゴリズム及び制御用パラメータを
変更するためのものであることを特徴とするクロック再
生装置が得られる。
【0024】また、本発明によれば、第9のクロック再
生装置として、前記第1乃至第8のいずれかのクロック
再生装置において、前記内部プログラムは、前記位相差
に対応する情報の変動を平滑化するための平滑化処理ル
ーチンを含むことを特徴とするクロック再生装置が得ら
れる。
【0025】また、本発明によれば、第10のクロック
再生装置として、前記第9のクロック再生装置におい
て、前記内部プログラムは、前記平滑化処理ルーチンに
従って平滑化した結果を前記クロック生成回路に出力す
るための出力処理ルーチンを含むことを特徴とするクロ
ック再生装置が得られる。
【0026】更に、本発明によれば、第11のクロック
再生装置として、前記第9のクロック再生装置におい
て、前記内部プログラムは、前記平滑化処理ルーチンに
従って平滑化した結果に利得を掛け合わせて、当該掛け
合わせた結果を前記クロック生成回路に出力するための
出力処理ルーチンを含むことを特徴とするクロック再生
装置が得られる。
【0027】また、本発明の概念は、AAL TYPE1 の
CLAD装置だけでなく一定周期のフレームを持つCB
R信号のデータ受信部におけるクロック再生技術として
も適用可能である。
【0028】
【0029】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を用いて説明する。
【0030】(第1の実施の形態)本発明の第1の実施
の形態のクロック再生装置は、図1に示される様に、セ
ル遅延揺らぎ吸収バッファ1と、ディジタル信号処理装
置(以下、DSP)2と、クロック生成回路3とを備え
ている。
【0031】セル遅延揺らぎ吸収バッファ1は、ユーザ
信号のクロックである書込クロックWCLKに従ってユ
ーザセルWDATAを書き込まれると共に、再生された
ユーザ信号のクロックである読出クロックRCLKに従
ってユーザセルRDATAを読み出されるものである。
【0032】DSP2は、内部プログラムを有してお
り、書込クロックWCLKと読出クロックRCLKとの
位相差に対応する情報を受けて、内部プログラムに従っ
て処理を行い、クロック生成回路3に対して、所望とす
る読出クロックRCLKを生成させるために、当該読出
クロックRCLKに対応する読出クロック生成信号を出
力するためのものである。内部プログラムとしては、後
に詳述するが、位相差成分を平滑化するための平滑化処
理ルーチンと、平滑化処理ルーチンで平滑化された結果
に利得を掛け合わせて、利得を掛け合わせた後の値を読
出クロック生成信号として、クロック生成回路3へ出力
するための出力処理ルーチンとを含む。平滑化処理ルー
チンは、例えば、位相差成分を平滑化するためのディジ
タルLPFを備えている。また、本実施の形態におい
て、書込クロックWCLKと読出クロックRCLKとの
位相差に対応する情報は、蓄積セル数(量)である。こ
こで、蓄積セル数(量)とは、セル遅延揺らぎ吸収バッ
ファ1に蓄積されているユーザセル(ATMセル)の数
(量)である。
【0033】クロック生成回路3は、DSP2からの読
出クロック生成信号を受けて、当該読出クロック生成信
号に従って、読出クロックRCLKを生成してセル遅延
揺らぎ吸収バッファ1に対して出力するためのものであ
る。
【0034】このような構成を備えた本実施の形態のク
ロック再生装置においては、概略的に、以下に示す様に
して、クロック再生処理が行われる。
【0035】まず、伝送されてきたユーザセルWDAT
Aが書込クロックWCLKに従って、セル遅延揺らぎ吸
収バッファ1に対して書き込まれる。尚、一方で、後述
する様に、セル遅延揺らぎ吸収バッファ1から、再生さ
れた読出クロックRCLKに従って、ユーザセルRDA
TAが読み出される。
【0036】DSP2は、セル遅延揺らぎ吸収バッファ
1の蓄積セル数を入力される。DSP2に蓄積セル数が
入力されると、平滑化処理ルーチンにおいて、位相差成
分を平滑化し、出力処理ルーチンにおいて、制御の強さ
となる制御ゲインを掛け合わせて、クロック生成回路3
が所望とする再生クロックを読出クロックRCLKとし
て生成す様に、線形変換して読出クロック生成信号を生
成し、クロック生成回路3に対して読出クロック生成信
号を出力する。尚、本実施の形態においては、出力処理
ルーチンを、読出クロック生成信号を生成するためのク
ロック変換処理ルーチンと、読出クロック生成信号を出
力するための処理とに分けて、以下に詳述することとす
る。
【0037】クロック生成回路3は、DSP2から読出
クロック生成信号を受けると、その読出クロック生成信
号に対応した読出クロックRCLKを生成し、セル遅延
揺らぎ吸収バッファ1に対して読出クロックRCLKを
出力する。
【0038】セル遅延揺らぎ吸収バッファ1からは、再
生された読出クロックRCLKに従い、ユーザセルRD
ATAとして、セル単位でデータが読み出される。
【0039】次に、本実施の形態のDSP2の有する内
部プログラム(アルゴリズム)及び内部プログラムに従
った処理について、図2を用いて説明する。
【0040】まず、DSP2は、セル遅延揺らぎ吸収バ
ッファ1から、蓄積セル数を取得する(ステップS10
1)。
【0041】蓄積セル数を取得すると、DSP2は、ク
ロック再生制御用のパラメータの変更が必要であるかど
うかを判定する(ステップS102)。尚、必要でない
と判定した場合は、予め設定されている初期の制御用パ
ラメータを用いて、以下の処理を行う。また、制御用の
パラメータとしては、平滑化処理ルーチンにおける平滑
度、及び出力処理ルーチンにおける利得等が挙げられ
る。また、本実施の形態においては、制御用パラメータ
を変更するのは、再生された読出クロックRCLKの状
態が、過渡状態から定常状態に移行した場合とする。従
って、ステップS102を、読出クロックの状態が過渡
状態から定常状態に移行したかどうかを判定するものと
しても良い。また、本実施の形態においては、過渡状態
から定常状態に変化する時間t1 を予め設定しておき、
DSP2内部において、制御サンプリング回数をカウン
トすることにより時間を計測し、時間t1 到達時点で制
御用パラメータの変換を行うこととする。
【0042】ステップS102において、制御用パラメ
ータの変更が必要であると判定した場合、初期の制御用
パラメータから所望の制御用パラメータへの変更を行
い、以下の処理に用いる制御用パラメータとして設定す
る(ステップS103)。
【0043】ステップS102において制御用パラメー
タの変更が必要でないと判定した場合、又はステップS
103において制御用パラメータの変更を行った場合、
DSP2は、設定されている制御用パラメータに従い、
平滑化処理ルーチンにおいて、入力された蓄積セル数を
ディジタルLPFに通すことにより、読出クロックと書
込クロックとの位相差成分を平滑化する(ステップS1
04)。
【0044】次に、DSP2は、ステップS104にお
いて平滑化された位相差成分に対して、クロック変換処
理ルーチンにて、制御ゲインを掛け合わせ、クロック生
成回路3に所望とする読出クロックRCLKを生成させ
る様に、線形変換を行って読出クロック生成信号を生成
する(ステップS105)。
【0045】最後に、DSP2は、ステップS105に
おいて生成した読出クロック生成信号をクロック生成回
路3に対して出力する(ステップS106)。
【0046】以上説明してきたクロック再生処理につい
て、より深い理解が得られる様に、さらに具体的な動作
例を以下に例示する。
【0047】一般に、初期状態において、書込クロック
WCLKの周波数と読出クロックRCLKの周波数とは
大きく離れていることが多い。例えば、書込クロックW
CLKより読出クロックRCLKが低速である場合、セ
ル遅延揺らぎ吸収バッファ1から出力される蓄積セル数
は、初期のサンプリング点において比較的大きな数とな
る。ここで、DSP2は、初期状態において、平滑化処
理ルーチン(ステップS104)における平滑度を低
く、クロック変換処理ルーチン(ステップS105)に
おける制御ゲインを大きく設定してあるため、蓄積セル
数を減少させる方向に強い制御を行う。従って、クロッ
ク生成回路3の生成する読出クロックRCLKは、DS
P2の出力する読出クロック生成信号に従い、素早く書
込クロックWCLKに近づくことになる。また、それに
伴い、蓄積セル数も減少していく。しばらくすると、蓄
積セル数が増加減少を繰り返すようになり、読出クロッ
クRCLKの周波数は、書込クロックWCLKの周波数
に引き込まれ、書込クロックWCLKの周波数を中心と
して振動する。読出クロックRCLKの周波数が書込ク
ロックWCLKの周波数に引き込まれると、DSP2
は、制御用パラメータの変更が必要であると検出し、制
御用パラメータの設定変更を行う。即ち、DSP2は、
平滑化処理ルーチンにおける平滑度を高く、クロック変
換処理ルーチンにおける制御ゲインを小さく設定変更す
る。制御用パラメータの設定変更を行ったため、蓄積セ
ル数の変動量は減少することになり、クロック生成回路
3は、ジッタ・ワンダ特性の良好な読出クロックRCL
Kを生成することとなる。
【0048】以上説明してきた様に、本実施の形態のク
ロック再生装置においては、クロック再生の状態の変化
により、制御用パラメータを変更することが可能である
ことから、状態に応じた適格なクロック再生制御を行う
ことができる。詳しくは、書込クロックWCLKを引き
込んだ時点で制御用パラメータの変更を行うため、再生
クロックの状態に関し、過渡状態においては、クロック
引き込みを素早く行うことができると共に、定常状態に
おいては、ジッタ・ワンダ特性の良好な安定した再生ク
ロックを供給することができる。
【0049】尚、本実施の形態においては、書込クロッ
クWCLKと読出クロックRCLKとの位相差成分に応
じた情報として、セル遅延揺らぎ吸収バッファ1におけ
る蓄積セル数を例に挙げて説明してきたが、これに制限
されるわけではない。例えば、書込クロックWCLKと
読出クロックRCLKとを入力とし、位相差成分を算出
し、ディジタル情報としてDSP2に対して出力するた
めの位相比較手段を備えるものとしても良い。
【0050】また、本実施の形態においては、ステップ
S102における判定を予め設定された時間t1 に基づ
いて行うこととして説明してきたが、以下に示すような
方法も適用可能である。即ち、再生クロック(読出クロ
ックRCLK)の周波数に関し、短時間での分散を計測
する等して、再生クロックの周波数の安定度により、再
生クロックの状態を判定するものとしても良い。また、
このような構成とすると、送信側(図示せず)のクロッ
クの周波数が安定しないような場合においても、読出ク
ロックRCLKの周波数を書込クロックWCLKの周波
数に素早く追従させることが可能である。
【0051】また、ステップS102において、制御用
パラメータの変更が必要であるかどうかを、再生クロッ
クの状態に関し、過渡状態から定常状態に移行したかに
対応させて説明してきたが、次のようにしても良い。即
ち、ステップS102において、制御用パラメータの変
更が必要であるかどうかを判定する場合としては、再生
クロックの状態に関し、過渡状態から定常状態に移行し
た場合だけでなく、定常状態から過渡状態等の他の状態
へ移行した場合なども挙げられる。
【0052】また、本実施の形態においては、説明の簡
略化のため、制御用パラメータの変更が必要であるかど
うかの判断(ステップS102)を一度だけ行うものと
して説明してきたが、これに制限されるものではない。
例えば、再生クロックの状態に関して、過渡状態及び他
の必要とされる状態において、読出クロックRCLKの
周波数が書込クロックWCLKの周波数に近づくに従っ
て、段階的に複数回、制御用パラメータの変換を行うも
のとしても良い。更に、クロック再生に関し、全サンプ
リング時間において、時間変動及び/又は再生クロック
の安定度に応じて、制御用パラメータを逐次変換してい
くものとしても良い。このような構成とした場合の処理
動作について、以下に例示する。まず、制御用パラメー
タの初期値に関して、本実施の形態の説明本文と比較
し、平滑化処理ルーチンの平滑度をより低く、クロック
変換処理ルーチンの制御ゲインをより大きく設定する。
そのため、本例においては、読出クロックRCLKの書
込クロックWCLKに対する引き込みが、本実施の形態
の説明本文と比較し、急激に行われることとなる。その
上で、制御用パラメータを徐々に変更する。即ち、平滑
化処理ルーチンにおける平滑度を徐々に高く、クロック
変換処理ルーチンにおける制御ゲインを徐々に小さくす
ることにより、読出クロックRCLKが書込クロックW
CLKに近づくに従って、読出クロックRCLKのジッ
タ・ワンダ成分が減少していく。最終的に、クロック生
成回路3は、ジッタ・ワンダ特性の良好な読出クロック
RCLKを生成することとなる。
【0053】また、本実施の形態におけるクロック生成
回路3は、DSP2からの読出クロック生成信号(ディ
ジタル信号)を受けて、読出クロックRCLKを生成す
るものである。従って、クロック生成回路3が、クロッ
ク生成部として、アナログVCOを備えている場合、デ
ィジタル信号である読出クロック生成信号を受けて、ア
ナログ信号に変換するディジタル/アナログコンバータ
(D/A変換器)をも備えているものとする。また、D
/A変換器は、アナログVCOの前段に設けられる。
【0054】(第2の実施の形態)本発明の第2の実施
の形態のクロック再生装置は、第1の実施の形態と比較
して、DSP2の有する内部プログラムのみが異なるも
のである。従って、以下においては、その特徴となるア
ルゴリズムのみについて説明する。
【0055】本実施の形態のDSP2は、図3に示され
る様に、過渡状態及び定常状態の夫々の状態毎に、平滑
化処理ルーチン及びクロック変換処理ルーチンを備えて
いる。また、夫々の状態に対応した平滑化処理ルーチン
及びクロック変換処理ルーチンは、夫々の状態毎に異な
る制御用パラメータを有している。このような構成を備
えた本実施の形態のDSP2は、以下に詳述するよう
に、これらの状態毎に設けられたアルゴリズムに従って
クロック再生処理を行う。
【0056】まず、DSP2は、セル遅延揺らぎ吸収バ
ッファ1から蓄積セル数を取得すると(ステップS20
1)、クロック再生の状態が過渡状態であるか定常状態
であるかについて判定を行う(ステップS202)。
【0057】ステップS202において、過渡状態であ
ると判断した場合、制御用パラメータの変更が必要であ
るかどうかについて判断する(ステップS203)。
尚、必要であると判断した場合、予め設定されている初
期の制御用パラメータを用いて、クロック再生制御を行
う点については、第1の実施の形態と同様である。
【0058】ステップS203において、制御用パラメ
ータの変更が必要であると判断した場合、初期の制御用
パラメータから所望の制御用パラメータへの変更を行う
(ステップS204)。
【0059】ステップS203において制御用パラメー
タの変更が必要でないと判定した場合、又はステップS
204において制御用パラメータの変更を行った場合、
DSP2は、設定されている制御用パラメータに従い、
過渡状態用平滑化処理ルーチンにおいて、入力された蓄
積セル数をディジタルLPFに通すことにより、読出ク
ロックと書込クロックとの位相差成分を平滑化する(ス
テップS205)。
【0060】次に、DSP2は、ステップS205にお
いて平滑化された位相差成分に対して、過渡状態用クロ
ック変換処理ルーチンにて、所定の制御ゲインを掛け合
わせ、クロック生成回路3に所望とする読出クロックR
CLKを生成させる様に、線形変換を行って読出クロッ
ク生成信号を生成する(ステップS206)。
【0061】ステップS206において読出クロック生
成信号を生成すると、DSP2は、当該読出クロック生
成信号をクロック生成回路3に対して出力する(ステッ
プS207)。
【0062】一方、読出クロックの書込クロックへの引
き込み動作が終わり、ステップS202において、定常
状態であると判断した場合、定常状態用平滑化処理ルー
チン(ステップS208)、及び定常状態用クロック変
換処理ルーチン(ステップS209)を実行し、定常状
態における読出クロック生成信号をクロック生成回路3
に対して出力する(ステップS207)。
【0063】以上説明してきた様に、本実施の形態にお
いては、過渡状態と定常状態の夫々の状態において、別
アルゴリズムを選択することにより、各状態に適した処
理アルゴリズム及び制御用パラメータを使用することが
可能である。
【0064】本実施の形態において、制御用パラメータ
の変更が必要であるかどうかの判断(ステップS20
3)は、ステップS202において過渡状態であると判
断された場合にのみ行うこととして説明してきたが、定
常状態であると判断した場合においても行うこととして
も良い。
【0065】また、状態の判別は、過渡状態及び定常状
態以外の他の状態についても行うこととしても良い。そ
の場合、判別した各状態の夫々について、個別の処理ア
ルゴリズムを用いることとしても良い。
【0066】尚、各状態の判定等については、前述の第
1の実施の形態と同様とする。
【0067】以上説明してきた本発明の実施の形態は、
AAL TYPE1 のCLAD装置においてだけでなく、一
定周期のフレームを有するCBR信号のデータ受信部に
おけるクロック再生技術にも適用可能である。
【0068】
【実施例】第1の実施の形態において、尚文として説明
した方法の内、制御用パラメータを逐次変換していく方
法に関し、具体的な実装例を示す。
【0069】DSP2は、サンプリング時間をTS とす
ると、平滑化処理ルーチンにおいて、入力された位相差
成分X(時間tにおける位相差成分XをX(t)とす
る)から、(1)式に従い、時間tにおける平滑化した
後の位相差成分であるXmean(t)を算出する。
【0070】
【数1】 ここで、α(0<α<1)は、平滑化係数として定義さ
れるものである。また、この平滑化係数αの値が小さい
程平滑度が高いことになる。
【0071】また、クロック変換処理ルーチンにおける
制御ゲインをKとすると、DSP2は、クロック変換処
理ルーチンにおいて、平滑化処理ルーチンの算出したX
mean(t)に対して制御ゲインKを掛け合わせ読出クロ
ック生成信号を生成する。
【0072】尚、本実施例においては、過渡状態・定常
状態をサンプリング回数(サンプリング時間)により判
別することとする。
【0073】従って、時刻tにより(2)式及び(3)
式を用いて各状態における制御用パラメータを設定する
ことができる。
【0074】
【数2】 このような処理アルゴリズム及び状態により可変である
制御用パラメータを備えた本実施例のクロック再生装置
は、次に示す様にして動作する。
【0075】即ち、DSP2の制御用パラメータが制御
当初では非常に制御の強いものであるため、読出クロッ
クは書込クロックに対して急速に引き込まれることとな
る。しかしながら、時間が経過するに伴い制御用パラメ
ータが変更され、結果として制御が弱くなり、読出クロ
ックが書込クロックに近づくに従って、読出クロックの
ジッタ・ワンダ成分が減少していく。一定時間が経過す
ると、クロック生成回路3は、安定し、且つ、ジッタ・
ワンダ特性の良好な読出クロックを生成することとな
る。
【0076】このように、本実施例のクロック再生装置
においては、再生クロックの状態の変化に併せて徐々に
変化するクロック再生制御を行うことができる。
【0077】
【発明の効果】以上説明してきた様に、本発明によれ
ば、再生クロックの生成を制御する部分にDSPを使用
していることから、DSPの有するアルゴリズムによ
り、処理アルゴリズム及び制御用パラメータの変更の必
要性を判別し、必要に応じて処理アルゴリズム及び制御
用パラメータを変更することが可能であるため、再生ク
ロックの状態に応じて、適した制御を行うことができ
る。
【0078】また、本発明によれば、DSPの有する内
部プログラムにより再生クロックの生成の制御がなされ
ているため、制御の内容に変更が生じた様な場合にあっ
ても、アナログ回路のように素子を取り替えることな
く、その内部プログラムを書き換えることにより、処理
アルゴリズム及び制御用パラメータの変更を行うことが
できることから、網のトラフィック状況やユーザの要求
条件など様々な環境に併せて、制御の内容を変更するこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のクロック再生装置
の構成を示すブロック図である。
【図2】本発明の第1の実施の形態におけるDSP内部
の処理を示すフローチャートである。
【図3】本発明の第2の実施の形態におけるDSP内部
の処理を示すフローチャートである。
【図4】従来のクロック再生装置の構成を示すブロック
図である。
【符号の説明】
1 セル遅延揺らぎ吸収バッファ 2 ディジタル信号処理装置(DSP) 3 クロック生成回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−46257(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 H04L 7/00 H04L 7/02

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 ATM通信システムにおけるアダプティ
    ブクロック方式のCLAD装置に用いられるクロック再
    生装置であって、 所定の書込クロックに従ってATMセルを一時的に蓄積
    すると共に、読出クロックに従って前記ATMセルを出
    力するためのセル遅延揺らぎ吸収バッファと、 前記クロック生成回路の生成した前記読出クロック生成
    の状態を判定する処理と、当該読出クロック生成の状態
    に応じて、前記処理における制御用パラメータを変更す
    る処理を実行させる内部プログラムを有し、前記書込ク
    ロックと前記読出クロックとの位相差に対応する情報と
    して前記セル遅延揺らぎ吸収バッファに蓄積されている
    前記ATMセルの数である蓄積セル数が入力され、前記
    内部プログラムに従って前記処理を行い、所望する前記
    読出クロックのクロック周波数に対応した読出クロック
    生成信号を出力するためのディジタル信号処理装置と、 該ディジタル信号処理装置の出力する読出クロック生成
    信号に従って、前記読出クロックを生成するためのクロ
    ック生成回路とを備えていることを特徴とするクロック
    再生装置。
  2. 【請求項2】 請求項1に記載のクロック再生装置にお
    いて、 前記ディジタル信号処理装置の有する内部プログラム
    は、前記読出クロック生成の状態を判定するための判定
    ステップと、夫々の前記状態に対応した複数の処理アル
    ゴリズム及び制御用パラメータと、前記状態の変化に対
    応して前記処理アルゴリズム及び制御用パラメータを変
    更するための変更ステップとを備えることを特徴とする
    クロック再生装置。
  3. 【請求項3】 請求項2に記載のクロック再生装置にお
    いて、 前記判定ステップは、前記読出クロック生成の状態とし
    て、少なくとも過渡状態と定常状態とを判定するための
    ものであることを特徴とするクロック再生装置。
  4. 【請求項4】 請求項3に記載のクロック再生装置にお
    いて、 前記判定ステップは、予め設定された設定時間を有し、
    該設定時間に従い、前記過渡状態から前記定常状態への
    変化を判定することを特徴とするクロック再生装置。
  5. 【請求項5】 請求項2に記載のクロック再生装置にお
    いて、 前記判定ステップは、前記位相差に対応する情報から、
    一定時間内における前記読出クロックのクロック周波数
    の安定度を算出して、当該安定度により前記状態の判定
    を行うことを特徴とするクロック再生装置。
  6. 【請求項6】 請求項2に記載のクロック再生装置にお
    いて、 前記判定ステップは、前記読出クロック生成の状態に関
    して、段階的に状態判定を行うためのものであり、 前記変更ステップは、前記段階的に行われる前記状態判
    定に応じて、前記処理アルゴリズム及び制御用パラメー
    タを変更するためのものであることを特徴とするクロッ
    ク再生装置。
  7. 【請求項7】 請求項1乃至請求項6のいずれかに記載
    のクロック再生装置において、 前記内部プログラムは、前記位相差に対応する情報の変
    動を平滑化するための平滑化処理ルーチンを含むことを
    特徴とするクロック再生装置。
  8. 【請求項8】 請求項7に記載のクロック再生装置にお
    いて、 前記内部プログラムは、前記平滑化処理ルーチンに従っ
    て平滑化した結果を前記クロック生成回路に出力するた
    めの出力処理ルーチンを含むことを特徴とするクロック
    再生装置。
  9. 【請求項9】 請求項7に記載のクロック再生装置にお
    いて、 前記内部プログラムは、前記平滑化処理ルーチンに従っ
    て平滑化した結果に利得を掛け合わせて、当該掛け合わ
    せた結果を前記クロック生成回路に出力するための出力
    処理ルーチンを含むことを特徴とするクロック再生装
    置。
JP07315797A 1997-03-26 1997-03-26 クロック再生装置 Expired - Fee Related JP3507651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07315797A JP3507651B2 (ja) 1997-03-26 1997-03-26 クロック再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07315797A JP3507651B2 (ja) 1997-03-26 1997-03-26 クロック再生装置

Publications (2)

Publication Number Publication Date
JPH10271122A JPH10271122A (ja) 1998-10-09
JP3507651B2 true JP3507651B2 (ja) 2004-03-15

Family

ID=13510071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07315797A Expired - Fee Related JP3507651B2 (ja) 1997-03-26 1997-03-26 クロック再生装置

Country Status (1)

Country Link
JP (1) JP3507651B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660517B2 (ja) * 1999-03-01 2005-06-15 三菱電機株式会社 データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2002354027A (ja) 2001-05-25 2002-12-06 Nec Commun Syst Ltd リアセンブリ手段、サーキットエミュレーションサービス装置及びatm同期制御方法

Also Published As

Publication number Publication date
JPH10271122A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
US5611018A (en) System for controlling voice speed of an input signal
JP5044019B2 (ja) レベルの時変の推定された確率密度を使用する時変オーディオ信号レベル
JP4251094B2 (ja) 非同期信号入力装置およびサンプリング周波数変換装置
JPH10500826A (ja) セルベースのクロック回復デバイス
JPH09153262A (ja) ディジタル情報信号再生回路及びディジタル情報装置
EP1309965B1 (en) Method and system for enabling audio speed conversion
JP3660517B2 (ja) データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP3169335B2 (ja) 回線接続装置
JP3507651B2 (ja) クロック再生装置
JP3403365B2 (ja) クロック抽出回路
JPWO2005045829A1 (ja) フィルタ係数調整回路
JPH10210019A (ja) クロック再生装置およびクロック再生方法
JP4711345B2 (ja) クロック再生方法及び装置
JP4257743B2 (ja) ビットレートを推定するデータ受信装置、ビットレート推定方法、プログラム及び記録媒体
JP3090591B2 (ja) クロック再生装置
JPH09214477A (ja) クロック再生装置
JP4717763B2 (ja) クロック再生方法及び装置
JP5047743B2 (ja) クロック再生方法および該方法を実行するデータ受信装置
JPH07192392A (ja) 話速変換装置
JP4442199B2 (ja) 非同期信号入力装置及びサンプリング周波数変換装置
JP4188264B2 (ja) データ受信装置及びこれに用いるクロック再生方法
JP4067361B2 (ja) 利得制御回路および利得制御方法
JP3842481B2 (ja) 受信バッファ制御装置
JP3434652B2 (ja) シェーピング回路及びシェーピング制御方法
JP3844439B2 (ja) Atm伝送受信装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees