JPH10500826A - セルベースのクロック回復デバイス - Google Patents

セルベースのクロック回復デバイス

Info

Publication number
JPH10500826A
JPH10500826A JP8500117A JP50011796A JPH10500826A JP H10500826 A JPH10500826 A JP H10500826A JP 8500117 A JP8500117 A JP 8500117A JP 50011796 A JP50011796 A JP 50011796A JP H10500826 A JPH10500826 A JP H10500826A
Authority
JP
Japan
Prior art keywords
clock
level
buffer
clock recovery
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8500117A
Other languages
English (en)
Inventor
ネイル コックス,
Original Assignee
ニューブリッジ ネットワークス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニューブリッジ ネットワークス コーポレイション filed Critical ニューブリッジ ネットワークス コーポレイション
Publication of JPH10500826A publication Critical patent/JPH10500826A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5674Synchronisation, timing recovery or alignment
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management

Abstract

(57)【要約】 クロック回復ユニットは、非同期転送モード(ATM)またはATMのようなネットワーク内における一定ビットレート(CBR)サービスに適用されるシステムの受信エンティティのクロック回復機能を提供する。入力されるセルは、バッファ充満レベルLiのために周期的にサンプリングされる。遅延していないセルの最大充満レベルLxjは、数Mのバッファ充満レベルサンプルLiの一連から抽出される。周波数調整論理ユニットは、所定クロック周波数fjのビットストリームを出力する。周波数調整論理ユニットは、充満レベルLxj又はその導関数の安定状態平均が零に向かうように、クロック周波数fjに対する増加調整を行う。

Description

【発明の詳細な説明】 セルベースのクロック回復デバイス 本発明は、デジタル伝送システムに関し、特に、非同期転送モード(ATM) 又はATMのようなネットワークにおける一定ビットレート(CBR)に適用さ れるシステムの受信実行主体(エンティティ)中のクロック回復機能を提供する セルベースのクロック回復(CBCR)デバイスに関する。 非同期転送モード(ATM)は、基本機能ユニット(basic function unit )が固定長424ビット(53バイト)のセルである、高速デジタル通信プロト コルである。それぞれのセルの5バイトは、ルーチングと制御に割り当てられ、 残りの48バイトは、データ伝送(transport)に用いられる。ATMベースの ネットワークにエントリーすると、適合プロトコル(adaptation protcols)と 呼ばれる標準フォーマットプロトコル(standard formatting protocols)に したがって、情報はセル中にロード(load)される。セルは、一度ファイルされ ると、可能な限り早くネットワーク内を伝送される。バッファは、ATMベース のネットワークを通して、輻輳(congestion)、すなわち、1より多いセルが、 与えられた通信リンクにわたる伝送の用意ができた場合、を扱うために用いられ る。 一定ビットレート(CBR)サービス(services)は、その名前に示唆される ように、名目上一定レートでデータビットを伝送する。特に、CBRサービス用 の伝送エンティティは、データビットの引き渡しの時間をはかる参照クロックを 用いる。エンティティの受信は、データを検索(retrieve)するために、直接又 は間接的に、同一クロックにアクセスしなくてはならない。 CBRサービスで用いられる参照クロックは、平均動作周波数、最大限のジッ タ及び最大限のワンダ(wander)に規格された仕様内で動作しなくてはならない 。ジッタ及びワンダは、それぞれ、平均動作周波数に関する高周波変動性及び低 周波変動性に対する制限である。ジッタ及びワンダは、一般に、クロックが一貫 して正確にその平均動作周波数で動作する場合のクロックパルスからのオフセッ トに関して計測される。ジッタは、クロックがその平均周波数に固定されている 場 合のパルス中心点からの短期間偏差である。ワンダは、同等の長期間変動である 。ジッタは、ヘルツのオーダで計測され、ワンダは時間または日のオーダで計測 される。 T1サービスのANSI仕様から引用された以下の仕様は、CBRクロックに 要求される一例を示す。ここで、UIは単位間隔又はクロック期間であり、T1 では648nsである。 ・平均動作周波数は、1.544±50Hzでなくてはならない。 ・10Hzから40kHzの間の周波数帯におけるジッタは、0.5UIピーク トゥピークよりも小さくなくてはならず、8kHzから40kHzの間の周波数 帯におけるジッタは、0.07UIピークトゥピークよりも小さくなくてはなら ない。 ・15分間にわたるワンダは、5UIピークトゥピークよりも小さくなくてはな らず、24時間にわたるワンダは、28UIピークトゥピークよりも小さくなく てはならない。 クロック回復は、必要なときに通信ネットワーク内のエンティティが参照クロ ックにアクセスするプロセスである。クロック回復には、2つの基本的な方法が ある。第1の方法は、受信エンティティ対して別に伝送されるクロック信号に比 較的単純な手法を適用させることである。残りの方法は、受信データ信号の周期 性の解析からそのクロックを抽出することである。第2の方法は、一般的に装置 に対してより複雑であり、エラーを起こしやすいが、別のクロック信号の伝送の 必要がない。セルベースのクロック回復は、この第2の方法の一例である。 CBRサービスは、ATMネットワークにわたって転送され、受信器内の出力 クロックを制御するための推奨される基本は、バッファの充満レベル(buffer fill level)をモニタすることである[CCITT、B−ISDN/一定ビッ トレートサービスのATM適合層:機能性及び仕様、草案T1S1/92−57 0、11月13日、1992年]。受信器の出力クロックが、送信器の入力クロ ックよりもおそい場合、バッファの充満レベルは時間とともに増加する傾向があ る。逆に、受信器の出力クロックが、送信器の入力クロックよりもはやい場合、 バッファの充満レベルは時間とともに減少する傾向がある。したがって、出力ク ロックは、バッファの充満レベルでの傾向に基づいて調整することができる。こ の配置では、送信器及び受信器の双方にとって、共通のネットワーククロックへ のアクセスを有する必要はない。したがって、この方法は、もう1つの推奨クロ ツク回復法、すなわち、同期残余時間スタンプ(synchronous residual time stamp)(SRTS)法よりも、多くの場合に用いられる。 バッファの充満レベルの大きく一致する変動が期待される。第1に、時間の関 数としてプロットされたバッファの充満レベルは、データがセルサイズ(53バ イト)のブロックでバッファ内に導入され、一度に1ビットづつバッファから流 出するので、のこぎり歯のように見える。第2に、観察されるバッファの充満レ ベルの変動は、サービス適合システム内で行われるタスクの配列及び相関の優先 順位化(prioritization)によって導入されることができる。例えば、このよう な伝送エントリー内の処理ジッタは、それ自身が受信エンティティのバッファの 充満レベル変動として示される、伝送されるセル間の時間の変動を起こす。最後 に、時変待ち行列遅延(time-varying queuing delays)は、ネットワーク内 の輻輳の点において生じる。処理ジッタと比較すれば、このような時変待ち行列 遅延は、それ自体がバッファの充満レベル変動として示される。 上述の同時に起こる3つの充満レベル変動の原因の中で、最も問題があるのは 、ネットワーク内での待ち行列遅延である。処理ジッタは、システム設計者の管 理下にあり、適当な設計によって処理しやすいレベルにまで低減される。のこぎ り歯効果は、バッファの充満レベルのサンプリングを、ATMセルの到着におお よそ同期させることによって、最小限にすることができる。 Newbridge Mainstreet(商標)36150スイッチは、 待ち行列遅延による充満レベル変動の大きさに見識を与える。ATMセルは、3 つのスイツチングステージを通過するが、それぞれは16セルの待ち行列を有す る。最悪のケースの筋書は、48セルの待ち行列遅延を導入する。1つのATM セルを伝送するためには、2.74μs(すなわち、155Mbits/sec で53バイト)が必要であるとして、単一のスイッチを通過する待ち行列遅延は 、132μsに匹敵する。処理ジッタ及びATMスイッチにあたる可能性を考慮 すると、待ち行列遅延は、0μsと、大体1000μsとの間を変動すると期待 さ れる。T1サービス適合では、これは+/−800ビットのオーダでのバッファ 充満レベル変動に換算する。 ネットワーク内の他の待ち行列は、Mainstreet(商標)36150 スイッチよりも長くすることができる。例えば、Newbridge T3 ラ イン インターフェースカードは、約3msに匹敵するデータの待ち行列を有す る。T1サービスのためのATMセルがT3カードを通過すれば、3msに匹敵 する遅延変動が生じるかもしれない。 T1ジッタの要求を満たすためのおおよその解析は、以下の通りである。クロ ック評価値が、約20Hzのレートで更新される場合、0.5UIジッタ上限を 満たすため、最大許容周波数不整合は約10Hzとなる。これは、約4ps内で 正確なクロック周期に相当する。クロック周期内のより大きなエラーは、クロッ ク更新の周波数が増加するならば、基本的には許容され得る。しかしながら、そ れぞれの周波数評価値を得るのに利用できる新しいデータは少なくなるので、こ れはタスクを単純化することにはならない。 実行されるタスクの大きさは、非常に顕著である。その要求は、本質的に、A TMセル到着の周期性を解析することによって、数ピコ秒の精度までのT1伝送 器のクロック周期の偏りのない評価値を得ることである。しかしながら、+/− 500μs或いはそれ以上のオーダのセル到着ジッタが予想される。当然の帰結 として、ジッタ変化は1012オーダの要因によって低減されなければならないこ とになる。 クロックワンダは、CBRサービス内の制御にとって重要であり、慣習的なセ ルベースのクロック回復システムにおける重要な問題である。CBRネットワー クにおけるバッファが、ワンダ要求に基づいて大きさ順で分類されており、これ らの要求が満たされない場合はある環境下でオーバーフローするかもしれないの で、ワンダは重要である。クロックが、本質的に、ローパスフィルタされたバッ ファの充満レベルのサンプルに基づいて設定されるので、慣習的なCBCRのワ ンダの問題が生じる。不幸なことに、1つの低い値がローパスフィルタのロール オフ(roll-off)周波数に設定されるとしても、大体において、フィルタを通過 できる低周波成分がある。このような成分は、クロックワンダとして現われる。 このような低周波成分の大きさは、非制御要因の種類に依存するので、CBCR システムにおけるワンダの限界を明確に指定し、ワンダの標準との一致を確かめ ることは困難である。 本発明の目的は、前述の従来技術の問題を処理することにある。 本発明によれば、非同期転送モード(ATM)またはATMのようなネットワ ーク内における一定ビットレート(CBR)サービスに適用されるシステムの受 信エンティティのクロック回復機能を提供するクロック回復ユニットにおいて、 入力されるセルを受信するバッファと、バッファ充満レベルLiを周期的にサン プリングする手段と、一連のバッファ充満レベルサンプルLiから、実質的に遅 延してないセルの到着時のバッファ充満レベルの評価値Lxjを得る手段と、所 定のクロック周波数fjで制御信号を出力し、遅延していないセルの到着時のバ ッファ充満レベルの評価値Lxj又はその導関数の安定状態平均が所定の最適動 作点Loptに向かうように、クロック周波数fjに対する増加調整を行う周波数調 整論理ユニットとを備える。 1つの実施例においては、評価値Lxjは、充満レベルサンプルのブロックか ら得られ、各ブロックは所定数Mのサンプル含む。しかしながら、サンプルの数 はブロック毎に変えてもよい。 本発明によって生成される制御信号は、ビットストリーム(stream)、正弦波 又は他の得られるクロックの周波数を表現するものの形をしていてもよい。 バッファ充満レベルのサンプリングは、述べられる理由から、バッファの充満 レベルの、のこぎり歯形状の効果を最小化するため、通常、セルの到着時間に略 同期して実行されるべきである。 遅延していないセルの到着時のバッファ充満レベルの1つの評価器は、充満レ ベルサンプルのブロックの最大値である。上述したように、424ビットの単一 ブロックとして到着するセルは、一定レートで一度に1ビットずつ出力されるた め、実際のバッファ充満レベルは、のこぎり歯波形の形をしている。到着するセ ルが遅延すると、新しいセルが到着する前に、より多くのビットが出力されるた め、充満レベルは低下しようとする。最大充満レベルは、セルが時間通りに到着 したときに生じる。したがって、評価された最大充満レベルは、遅延していない セルの充満レベルの標本である。 ネットワーク内の干渉トラフィック(traffic)は、しばしば実質的輻輳点を 生成するが、実質的な遅延なしにネットワークをセルが通過することは比較的通 常のことでもある。このように、一連のATMセルのセル伝送遅延の最小値は、 干渉トラフィックによって比較的影響されない。したがって、最大バッファ充満 レベルも比較的影響をうけない。これが完全には正しくない場合でも、平均セル 伝送遅延を増加させる現象は、セル伝送遅延の変化も増加させるというのは正当 であり、したがって、最小遅延は、平均遅延又は最大遅延よりも小さく変化する 。 平均バッファ充満レベルを用いた伝統的な解析と比較すると、最大バッファ充 満レベル又は遅延していないセルの到着時のバッファ充満レベルの他の評価値は 、干渉ATMトラフィックの単一のバーストソース(bursty source)が周期的 にネットワーク内の輻輳点の容量にはまりこむ場合に特に発せられる。この場合 、受信エンティティによって観察される平均バッファ充満レベルは、干渉トラフ ィックによってはげしく影響をうけるが、最大バッファ充満レベル又は遅延して いないセルの到着時のバッファ充満レベルの他の評価値は比較的影響を受けない 。 本発明は、非同期転送モード(ATM)またはATMのようなネットワーク内 における一定ビットレート(CBR)サービスに適用されるシステムの受信エン ティティのクロック回復機能を提供する方法において、入力されるセルをバッフ ア内に受信する工程と、バッファ充満レベルLiを周期的にサンプリングする工 程と、一連のバッファ充満レベルサンプルLiから、実質的に遅延してないセル の到着時のバッファ充満レベルのLxjを評価する工程と、所定のクロック周波 数fjで制御信号を出力する工程と、遅延していないセルの到着時のバッファ充 満レベルの評価値Lxj又はその導関数の安定状態平均が所定の最適動作点に向 かうように、クロック周波数fjに対する増加調整を行う工程と、を備えること を特徴とする方法も提供する。 本発明は、ATMネットワークに関して記述されるが、ネットワーク内を伝達 するデータのセルを有する同様のタイプのパケット交換ネットワーク(packet-s witched network)に適用することができる。セルは固定長である必要はなく、 本発明は可変サイズのデータブロックを用いたパケット交換ネットワークにも同 様に適用することができる。 以下、本発明を、単なる実例として添付の図面を参照して詳細に記述する。 図1は、発明に係るセルベースのクロック回復ユニットの概略ブロック図である 。 図2は、発明に係るクロック回復ユニットの一実施例の概略ブロック図である。 図3は、発明に用いられるクロック回復法の数学的モデルを示す。 図4は、時間に対するバッファ充満レベルの変動を示す。 図1を参照すると、入力される53バイトATMセル21は、これらがネット ワークから到着すると、バッファ1に入力される。バッファは、一定ビットレー トでビットを出力する。その結果、時間の関数としてのバッファ1の充満レベル は、遅延していないセルの充満レベルを実線によって示す図4に示すように、の こぎり歯波形によって表される。セルが到着すると、立ち上がりエッジが生じる 。セルが遅れた場合、次のセル到着する前により多くのビットが出力されるので 、最大充満レベルは破線によって示されるように下がる。 図1を再度参照すると、バッファ1の充満レベルLiは、バッファ充満レベル 検出器2によってモニタされている。バッファ充満レベルLiのサンプルは、A TMセルの到着に略同期したバッファ充満レベルの周期的なサンプリングによっ て得られ、充満レベル波形の、のこぎり歯形状の効果を最小化している。 サンプルLiは、遅延しないセルのバッファ充満レベルの評価器である、ブロ ック3に入力される。これは、連続する数Mのバッファ充満レベルサンプルLi から評価値を抽出し、M個の新しいサンプルLiが調査された後にのみ更新され るLxjを生成する。すなわち、下付き文字jは下付き文字iよりもM倍遅く増 加する。Mは、本発明の所定の構成パラメータ(configuration parameter)で ある。 充満レベル評価器は、例えば、局所的最大値評価器又は重みづけされた平均充 満レベルの合計、最大充満レベル、若しくは充満レベルサンプルのブロックから の他の統計をとるユニットとすることができる。 しかる後、ブロック3の出力は、Lxjから所定の安定状態最適バッファ充満 レベルLoptを減じる、減算器4に供給され、その結果は、微分器5によって生 成されるLxjの導関数の評価値とともに、周波数調整論理ブロック6に入力さ れる。 Loptの選択は、飢餓状態回避(starvation avoidance)と遅延最小化との間 の選択である。セルが伝送中にはげしく遅延する場合には、飢餓状態(バッファ アンダーフロー)を避けるため、Loptが大きい値であることが必要である。ネ ットワーク内の平均遅延を低く維持するためには、Loptが小さい値であること が好ましい。パラメータLoptは、これら2つの要因間のバランスを得る直接手 段を提供する。 周波数調整論理ブロック6は、クロック周波数fjを表す信号を発生する。し かる後、周波数調整論理ブロック6は、その入力の1つ又は双方の安定状態平均 が零に向かうように、クロック周波数fjに若干の増加調整を行う。 図2は、発明の好適な実施例の詳細な図である。Liは、バッファ充満レベル のサンプルiを表し、Lmaxjは回復されたクロック周波数のサンプルjを表 し、Loptは最適安定状態最大バッファ充満レベルを表し、iはバッファ充満レ ベルのサンプルのための指標であり、jはクロック周波数及び最大バッファ充備 レベルのサンプルのための指標である。 M分周ブロック9、最大値抽出器ブロック10及び最大値サンプリング及びリ セットブロック11は、これらが遅延しないサンプルの充満レベルの評価値を提 供するので、図1のブロック3と一致する。ブロック10は、充満レベル検出器 2から受信した充満レベルサンプルLiの最大値を示す信号を出力する。ブロッ ク11は、M個のサンプルに対して最大値Lmaxjを出力し、同時に最大値抽 出器10をリセットする。その結果は、遅延のないサンプルのバッファ充満レベ ルを表す出力信号Lmaxjである。 動作状況に依存するシステムの最適化パラメータである、最適化信号Loptは 、加算器4内において、Lmaxjから減じられる。加算器4の出力は、図1の 微分ブロック5に対応する、Jサンプル遅延ブロック12及び加算器13に入力 される。 乗算器14、15及び加算器16は、図1の周波数調整論理ブロック6に対応 する。 図2に示す実施例は、以下の帰納関係を満たす。 ここで、 fj=出力クロック周波数(Hz) Lmaxj=バッファ充満レベルのM個の続いたサンプルの最大値(bits) M=それぞれのLmaxj-1が抽出されるブロックの長さ(サンプル) Lopt=最適条件のバッファ充満レベル(bits) α=第1次適合要因(Hz/bit) β=第2次適合要因(Hz/bit) J=ブロック分離 HDLimα=しきい値THRαのハードリミット HDLimβ=しきい値THRβのハードリミット である。 一致して変動する原因がないために、バッファ充満レベルは、送信エンティテ イのクロックと受信エンティティのクロックとの差に、直接比例して変化する。 このように、αは、fjが入力クロック周波数に向かうように機能する。もう1 つの要因βは、バッファ充満レベルを動かす第2次関数が、前もって選択された ”最適”値Loptに向かうように働く。βのない場合、飢餓状態(バッファアン ダーフロー)を回避するためには低すぎる任意の充満レベル、又は、バッファオ ーバーフローを回避するためには高すぎる任意の充満レベルにおいて、ユニット は停止するだろう。さらに、βがない場合、適合システムの終端間(end-to-end )の伝送遅延は制御できない。 ハードリミット演算子(operator)HDLIMαは、ネットワーク遅延が突然 変化したときに立ち上がる駆動関数中の時折生じる大きなスパイクの衝撃を低減 するように機能する。本発明は、バッファ充満レベルの導関数になるものに依存 する。したがって、充満レベルのステップは、クロック調整で大きなスパイクに 変換される。充満レベルのこのようなステップは、ネットワーク遅延特性が突然 変化したときに起こる。 ハードリミット演算子HDLimβは、バッファ充満レベルの大きな変化が必 要な場合に、出力周波数のずれを制御するように機能する。このような大きな変 化は、ネットワーク遅延が突然変化するか、又は、対象の充満レベル(Lopt) が変わる場合に生じる。 以下は、図2に示した実施例の一般的解析であり、これは本発明の基礎となる 原理をより詳細に説明する。 ここで、 F(z)=出力周波数のZ変換 D(z)=適合フィルタのZ変換 L(z)=最大バッファ充満レベルのZ変換 N(z)=L(z)の評価値における誤差のZ変換 である。 最大バッファ充満レベルは、周波数パラメータが解析の間隔にわたって略一定 であるならば、ジッタがない場合には、以下の関係を満たす。 ここで、 finf-1=CBRソースクロックの周波数 T=充満レベル評価値LmaxjとLmaxj-1の時間分離 である。 LmaxjのZ変換を求め、それを最初のF(z)に代入することによって、 以下が得られる。 ここで、 である。 上記の式は、図3に示すデジタル位相同期ループ(DPLL)のような構造に よって表される。要素1/(z−1)は積分器であるので、バッファ充満レベル は周波数差の積分であり、したがって有効にループの位相誤差となる。古典的D PLLの線形化されたベースバンドモデルは、例えば、”A survey of Digital Phase-Locked Loop”,Proceedings of the IEEE,April 1981,pp410-431に記載 されるように、積分器1/(z−1)を加算器を通過してループ外に後退させる ことにより得られる。図3の等価回路は、ルーブ内の電流位置から1/z−1ブ ロックを取り除き、代わりにそれを、それらを加算する前にfj及びfinjの双 方に加えることによって得られる。この結果と上記文献内に記載されたものとの 主な残りの違いは、ノイズ及びループフィルタのスケーリングである。したがっ て、古典的DPLLに一般になされた標準解析の多くが適用できる。 上記の解析的説明は以下の式のループフィルタを有する。 T1サービス適合では時間間隔Tは、 である。 ここで、 B=セルあたりのデータビット数(ATMでは376) M=ブロックあたりのセル数 fin=基準ソースクロック周波数(T1では1.544Mhz) である。 上記のシステムの安定性を以下考慮する。ループフィルタが式D(z)=(α (1−z-J)+β)/1−z-1を有する場合、H(z)に対するJury安定性 試験の繰り返し適用を通して、以下の条件が満たされるときには、ループは安定 であることが判明した。 ループは、安定性の限界に近付くような非常に発振性の動作を示し、ループ内 の余分の遅延は、それを不安定にすることができる。したがって、安定性の限界 内でうまく動作させることが重要である。 ループ内の余分な遅延は、発振性動作の傾向の増加を導き、別の安定なループ を不安定にする。例えば、J=1であり、ループ内に余分な1サンプル遅延があ ると(すなわち、T秒の遅延)、Jury安定性試験は、以下の安定性の限界を 示す。 但し、J=Iであり、遅延=Tである場合。 その上限は、余分な遅延がない場合よりも実質的に小さいことが分かる。 適切に設計されたループは、単なる安定性より以上のものを提供する必要があ り、そのループは突然の入力変化に伴う発振が僅であるべきである。本発明では 、このような振動はβがαに較べて大きすぎるときに生じる。J=1の特別の場 合、伝達関数は以下になる。 ここで、 H(z)|J=1の分母の検討から、b=0の時には、ループ応答は非常に減衰 することが明らかである。これは、振動動作を回避するためには、以下の不等式 が適用されるべきであることを示す。 ここで、J=1である。 ここで、β=0でα×Jが一定の場合にループの収束性は非常に一致する(co nsistent)。Jの選択もまたループダイナミクス上のβの影響に僅かな効果を及 ぼす。したがって、以下の式は、任意のJに対して殆ど臨界的に減衰したループ を得るために用いることができる。 この式は単なる近似であることを強調しておく。例えば、j>1の場合、α単 独で発振を導入することができる。付加的ループ遅延も発振を導入することがで きる。したがって、ループがやや過減衰になるように慎重にβTを選択する。 ループの収束レートの単純な計測は、単一のステップ内で訂正され、評価され た周波数差の比率から得られる。これは、αとβの相互作用を無視し、収束の周 縁の近似を与えるのみであるが、全ての実際のパラメータ選択において、一貫し て代表することが分かる。 ここで、以下が知られる。 これから、単一ステップ内で周波数不整合を訂正できるαが以下であることが 明らかである。 したがって、単一ステップ内の周波数訂正の比率はα/α1であり、単位時間 あたりの周波数変化レートは、以下である。 RATEの解釈は、入力周波数内のステップ不連続が、約1/RATE秒のル ープによって決定されることである。実際のレートは、遅くなる傾向がある。例 えば、周波数ステップに対する臨界的に減衰したループの実際の応答を検討する と、入力を整合させる出力周波数(すなわち、ステップ不連続後の周波数誤差プ ロットの最初のゼロクロス)を受ける時間は、約1.8/RATEであることが 分かる。収束レートは、ブロックサイズ(M)又は暗に更新周期Tによって影響 されない、ということは興味深い。 RATEとループ(f3dB)の閉ループ周波数応答の−3dBロールオフ点と の間には、直接非線形関係がある。RATEがその最大値より十分に下の場合、 すなわち、α《α1の場合、f3dB≒RATE/6Hzである。除数はRATEの 高めの値にとって大きい。この文書内で推薦される構成では、除数は5.5と6 の間である。 周波数収束中の最悪バッファ充満レベルずれの概略的解析は、一時的にβを零 に設定することである。これは合理的に正確である。というのは、入力周波数中 のステップ不連続に伴う、臨界的に減衰した第2次ループの概略的振舞は、α及 びJによって決定されるレートにおいて周波数不整合を第1に解析し、しかる後 、βによって決定されるレートにおいてバッファ充満レベルをLoptに戻すこと であるからである。ここで、各反復の周波数訂正の比率は、α/α1であるので 、N反復中の充満レベルの変化は、以下である。 ここで、 △L=充満レベル変化(bits) △f=周波数ステップの大きさ(Hz) である。 Nを無限大にすると、以下が得られる。 シミュレーションは、この式が臨界的に減衰したループに対する約1.3の要 因による充満レベルのずれを過大評価していることを示している。この過大評価 は過減衰ループに対して少なすぎる。 充満レベル調整による周波数変動を解析する。これは、ループがバッファ充満 レベルの予め特定された”最適”値(Lopt)からの偏差を決定するように機能 する場合のピーク周波数変動の解析である。このような応答は、Loptパラメー タが処理中に調整される場合、又は、バッファ充満レベルがLoptから非常にず れているときにクロック回復デバイスが機能している場合に生じる。この概略的 解析にとって、適用等式中のLmaxi−Loptは、一定△Loptに置き換えられ 、ハードリミットは使えない状態であり、結果の安定状態周波数差△fは計算さ れる。△Loptが充満レベル偏差の初期サイズである場合、△fはピーク周波数 変動の大体の評価値になる。α(Li−Li-J)=βLoptの場合に、修正された 適用等式は静止する。Lmaxi−Lmaxi-J=TJ(fin−fout)なの で、安定状態周波数差は以下になる。 ピークに及ぶ前に起こる充満レベル適合を無視しているので、この式はピーク 周波数変動を過大評価している。シミュレーションは、臨界減衰ループに対して 約1.3の要因によって過大評価されることを示している。この過大評価は過減 衰ループに対して低い。 THRβ及びTHRαのハード制限効果を考慮することも必要である。ハード 制限しきい値THRβは、充満レベルが予め特定された”最適”値からはずれる 場合に周波数ずれの範囲を制御するためにある。前節で述べたとの同様の論理を 用いることにより、THRαを越える持続充満レベル偏差は、以下の周波数オフ セットを生じる。 ハード制限しきい値THRαは、充満レベル評価値内の可能な異常な誤差によ る充満レベルの急激且つ大きな変化の影響を制限する。これは、大きく基準から はずれたサンプルを拒絶する手段としての使用として意図される。これはαを減 少させ、したがって、βが零でない場合にループを発振又は不安定にするので、 変動の通常の範囲に近づけ過ぎるのを回避すべきである。 ループのノイズ出力の形式的な解析は、更にくどい外形積分を必要とし、その 動作に一般的見識を集めるためには必要ではない。第1に、βは実際のループに おいては常にαよりも非常に小さいので、この解析のためにはβ=0とする。こ れから、以下のループフィルタの近似が導かれる。 この帰納を実行すると、各出力サンプル(fj)は、J個のつづいた入力サン プルLmaxjの合計であることが分かる。入力ノイズが相関してないと仮定す ると、以下となる。 ここで、 σ2 L=最大バッファ充満レベルの分散(bit2) σ2 f=出力周波数の分散(Hz2) である。 この解析のために、σ2 LはM個の充満レベルサンプルのブロックから得られる 平均バッファ充満レベルの分散と等しいと仮定する。したがって、 である。 ここで、 σ2 L=ATMセル到着時間の分散(sec2) である。 これは、以下の周波数ジッタ(Hz2)の式を導く。 最後に、周波数よりも単位間隔に関するジッタを指定するのは普通であり、こ こでは単位間隔はT1クロックの周期である(648ns)。 UI2の次元を伴う、以下の公式はこのような仕様に対する概略比較を提供す る。 M及びJの選択は、ノイズの低減以外の要因によって影響を受ける。例えば、 各Jの増加はループフィルタの次数を増加させ、したがって、解析を困難にし安 定性制限を拘束する。Mが小さい場合は、ループ動作及び安定性に潜在的に大き さ影響を与えるTは小さい。 T1クロック適合の好適な設定を以下の表にまとめる。双方のモードにおいて 、ループは、約20Hz、すなわち、T=200/4106=0.0487秒で 更新される。ループパラメータは、安定性範囲限界内で適当である。高速の適合 構成は、約0.1Hzで−3dBのロールオフを有するシステムを生成する。こ れは、100Hzの周波数ステップに呼応して、△L<200ビットの最大充満 レベルずれを生じさせ、大きな充満レベル調整に呼応して、△fss<30Hzの 最大変動を生じさせる。低速の適合構成は約0.03Hzで−3dBのロールオ フを有するシステムを生成する。これは、100Hzの周波数ステップに呼応し て、△L<500ビットの最大充満レベルずれを生じさせ、大きな充満レベル調 整に呼応して、△fss<11Hzの最大変動を生じさせる。それは、最終的に0 .5dBよりも小さい最大低周波増幅を提供するために十分に減衰されており、 また、設計されている。 記載された本発明の実施例は、ATMネットワーク内におけるCBRサービス 適合を提供することができる。
【手続補正書】特許法第184条の8第1項 【提出日】1996年5月31日 【補正内容】 CBRサービスは、ATMネットワークにわたって転送され、受信器内の出力 クロックを制御するための推奨される基本は、バッファの充満レベル(buffer fill level)をモニタすることである[CCITT、B−ISDN/一定ビッ トレートサービスのATM適合層:機能性及び仕様、草案T1S1/92−57 0、11月13日、1992年]。受信器の出力クロックが、送信器の入力クロ ックよりもおそい場合、バッファの充満レベルは時間とともに増加する傾向があ る。逆に、受信器の出力クロックが、送信器の入力クロックよりもはやい場合、 バッファの充満レベルは時間とともに減少する傾向がある。したがって、出力ク ロックは、バッファの充満レベルでの傾向に基づいて調整することができる。こ の配置では、送信器及び受信器の双方にとって、共通のネットワーククロックへ のアクセスを有する必要はない。したがって、この方法は、もう1つの推奨クロ ック回復法、すなわち、同期残余時間スタンプ(synchronous residual time stamp)(SRTS)法よりも、多くの場合に用いられる。このような方法は 、例えば、PCT出願PCT/EP88/00178(WO88/07297) 号に記載されている。 バッファの充満レベルの大きく一致する変動が期待される。第1に、時間の関 数としてプロットされたバッファの充満レベルは、データがセルサイズ(53バ イト)のブロックでバッファ内に導入され、一度に1ビットづつバッファから流 出するので、のこぎり歯のように見える。第2に、観察されるバッファの充満レ ベルの変動は、サービス適合システム内で行われるタスクの配列及び相関の優先 順位化(prioritaization)によって導入されることができる。例えば、このよ うな伝送エントリー内の処理ジッタは、それ自身が受信エンティティのバッファ の充満レベル変動として示される、伝送されるセル間の時間の変動を起こす。最 後に、時変待ち行列遅延(time-varying queuing delays)は、ネットワーク 内の輻輳の点において生じる。処理ジッタと比較すれば、このような時変待ち行 列遅延は、それ自体がバッファの充満レベル変動として示される。 上述の同時に起こる3つの充満レベル変動の原因の中で、最も問題があるのは 、ネットワーク内での待ち行列遅延である。処理ジッタは、システム設計者の管 理 下にあり、適当な設計によって処理しやすいレベルにまで低減される。のこぎり 歯効果は、バッフアの充満レベルのサンプリングを、ATMセルの到着におおよ そ同期させることによって、最小限にすることができる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KW,MW,SD,SZ,UG), AM,AT,AU,BB,BG,BR,BY,CA,C H,CN,CZ,DE,DK,EE,ES,FI,GB ,GE,HU,JP,KE,KG,KP,KR,KZ, LK,LR,LT,LU,LV,MD,MG,MN,M W,MX,NO,NZ,PL,PT,RO,RU,SD ,SE,SI,SK,TJ,TT,UA,US,UZ, VN

Claims (1)

  1. 【特許請求の範囲】 1.非同期転送モード(ATM)またはATMのようなネットワーク内におけ る一定ビットレート(CBR)サービスに適用されるシステムの受信エンティテ ィのクロック回復機能を提供するクロック回復ユニットにおいて、入力されるセ ルを受信するバッファと、バッファ充満レベルLiを周期的にサンプリングする サンプリングユニットと、一連のバッファ充満レベルサンプルLiから、実質的 に遅延してないセルの到着時のバッファ充満レベルの評価値Lxjを得る評価ユ ニットと、所定のクロック周波数fjで制御信号を出力し、前記遅延していない セルの到着時のバッファ充満レベルの前記評価値Lxj又はその導関数の安定状 態平均が所定の最適動作点に向かうように、前記クロック周波数fjに対する増 加調整を行う周波数調整論理ユニットと、を備えることを特徴とするクロック回 復ユニット。 2.前記評価ユニットが、前記所定数のサンプルの最大充満レベルを抽出する 手段を備えることを特徴とする、請求項1に記載のクロック回復ユニット。 3.前記評価ユニットが、最大充満レベルと平均充満レベルからの複合評価値 を得る手段を備えることを特徴とする、請求項1に記載のクロック回復ユニット 。 4.前記評価ユニットが、最大充満レベルと最小充満レベルからの複合評価値 を得る手段を備えることを特徴とする、請求項1に記載のクロック回復ユニット 。 5.前記サンプリングユニットが、ATMセルの到着に略同期してバッファ充 満レベルをサンプリングすることを特徴とする、請求項1に記載のクロック回復 ユニット。 6.差分値を生成するためにバッファ充満レベルLxjの評価値から所定の最 適値Loptを減じる減算器と、バッファ充満レベルLxjの前記評価値の導関数を 得る微分器と、を更に備え、前記バッファ充満レベルLxjの前記評価値の前記 差分値及び導関数は、その1つ又は双方の入力が前記所定の最適値に移動するよ うに前記クロック周波数fjを増加調整するために適用される前記周波数調整論 理ユニットに、第1及び第2入力として与えられることを特徴とする、請求項1 に記載のクロック回復ユニット。 7.前記評価ユニットは、最大充満レベルLmaxjを抽出し、Mでサンプル のクロックレートを分割する分周器と、Lmaxjを示す信号を出力する最大サ ンプル及びリセットユニットを含むことを特徴とする、請求項2に記載のクロッ ク回復ユニット。 8.前記微分器は、Jサンプル遅延回路及び減算器から構成されることを特徴 とする、請求項7に記載のクロック回復ユニット。 9.前記周波数調整論理ユニットは一対の乗算器を含み、前記乗算器は、最大 充満レベルLmaxj及びその導関数に依存する値をそれぞれ受信する第1入力 と、所定の構成パラメータα及びβをそれぞれ受信する第2入力を有することを 特徴とする、請求項8に記載のクロック回復ユニット。 10.前記周波数調整ユニットは、それぞれの乗算器に接続されたハードリミ ットユニットと、前記乗算器の出力を加算して前記制御信号を生成する加算器と を備え、前記加算器は、その出力を第3の加算入力に帰還することを特徴とする 、請求項9に記載のクロック回復ユニット。 11.前記加算器の出力と前記第3の加算入力との間に1サンプル遅延ユニッ トを更に備える、請求項10に記載のクロック回復ユニット。 12.高速適合モードにおいて、αは約0.0625であり、βは0.000 9であることを特徴とする、請求項11に記載のクロック回復ユニット。 13.低速適合モードにおいて、αは約0.025であり、βは約0.000 1であることを特徴する、請求項12に記載のクロック回復ユニット。 14.バッファ充満レベルの評価値を得る前記手段は、前記評価値を、それぞ れがM個のサンプルを有する一連のサンプル群から得ることを特徴とする、請求 項1に記載のクロック回復ユニット。 15.Mは、1つの連続したサンプル群から次のサンプル群まで一定であるこ とを特徴とする、請求項14に記載のクロック回復ユニット。 16.Mは、1つの連続したサンプル群から次のサンプル群までで変わること を特徴とする、請求項14に記載のクロック回復ユニット。 17.非同期転送モード(ATM)またはATMのようなネットワーク内にお ける一定ビットレート(CBR)サービスに適用されるシステムの受信エンティ ティのクロック回復機能を提供する方法において、入力されるセルをバッファ内 に受信する工程と、バッファ充満レベルLiを周期的にサンプリングする工程と 、一連のバッファ充満レベルサンプルLiから、実質的に遅延してないセルLxj の到着時のバッファ充満レベルの評価する工程と、所定のクロック周波数fjで 制御信号を出力する工程と、前記遅延していないセルの到着時のバッファ充満レ ベルの評価値Lxj又はその導関数の安定状態平均が所定の最適動作点に向かう ように、前記クロック周波数fjに対する増加調整を行う工程と、を備えること を特徴とする方法。 18.前記評価値Lxjは、最大バッファ充満レベルから得られることを特徴 とする、請求項17に記載の方法。 19.Mは、1つの連続したサンプル群から次のサンプル群まで一定であるこ とを特徴とする、請求項17に記載の方法。 20.Mは、1つの連続したサンプル群から次のサンプル群までで変わること を特徴とする、請求項17に記載の方法。
JP8500117A 1994-06-01 1995-05-30 セルベースのクロック回復デバイス Ceased JPH10500826A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9410943A GB9410943D0 (en) 1994-06-01 1994-06-01 Clock recovery unit
GB9410943.6 1994-06-01
PCT/CA1995/000320 WO1995033320A1 (en) 1994-06-01 1995-05-30 Cell-based clock recovery device

Publications (1)

Publication Number Publication Date
JPH10500826A true JPH10500826A (ja) 1998-01-20

Family

ID=10755998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8500117A Ceased JPH10500826A (ja) 1994-06-01 1995-05-30 セルベースのクロック回復デバイス

Country Status (8)

Country Link
US (1) US5844891A (ja)
EP (1) EP0763292B1 (ja)
JP (1) JPH10500826A (ja)
AU (1) AU700007B2 (ja)
CA (1) CA2191425A1 (ja)
DE (1) DE69534906T2 (ja)
GB (1) GB9410943D0 (ja)
WO (1) WO1995033320A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9525923D0 (en) * 1995-12-19 1996-02-21 Newbridge Networks Corp Delay minimization for circuit emulation over packet switched (atm) networks
FR2737368B1 (fr) * 1996-06-28 1997-12-05 Thomson Multimedia Sa Procede et dispositif de synchronisation d'horloge d'encodeurs et decodeurs numeriques
CA2184517A1 (en) * 1996-08-30 1998-03-01 Randy A. Law Clock recovery for video communication over atm network
JP3773617B2 (ja) * 1997-02-28 2006-05-10 沖電気工業株式会社 クロック信号供給装置
EP0876016B1 (en) * 1997-05-02 2006-03-22 Lsi Logic Corporation Adaptive digital clock recovery
WO1999008409A1 (en) * 1997-08-06 1999-02-18 Telefonaktiebolaget Lm Ericsson A method and an apparatus for the clock recovery in the transport of constant bit rate services over asynchronous transfer mode
US6912224B1 (en) * 1997-11-02 2005-06-28 International Business Machines Corporation Adaptive playout buffer and method for improved data communication
US6359862B1 (en) * 1997-11-25 2002-03-19 International Business Machines Corporation ATM network available bit rate (ABR) explicit rate flow control system
WO1999034638A1 (en) * 1997-12-23 1999-07-08 Nokia Networks Oy Clock generating method and apparatus for an asynchronous transmission
WO1999035876A1 (en) * 1998-01-02 1999-07-15 Nokia Networks Oy A method for synchronization adaptation of asynchronous digital data streams
US6157646A (en) * 1998-01-26 2000-12-05 Adc Telecommunications, Inc. Circuit and method for service clock recovery
WO1999048234A1 (en) * 1998-03-16 1999-09-23 Telefonaktiebolaget Lm Ericsson Synchronous method for the clock recovery for cbr services over the atm network
ITMI981508A1 (it) * 1998-07-01 2000-01-01 Alcatel Alstrom Compagnie Gene Metodo e dispositivo per il controllo numerico del buffer e di un anello ad aggancio di fase per reti asincrone
US6731627B1 (en) * 1998-11-17 2004-05-04 Cisco Technology, Inc. Virtual loop carrier system
FR2786964B1 (fr) 1998-12-03 2001-01-05 Cit Alcatel Procede et systeme pour asservir une frequence via un reseau de transmission asynchrone et reseau radiotelephonique incluant ce systeme
US6885661B1 (en) 1998-12-30 2005-04-26 Nortel Networks Limited Private branch exchange built using an ATM Network
US6768736B1 (en) * 1998-12-30 2004-07-27 Nortel Networks Limited Using an ATM switch to grow the capacity of a switching stage
US6778538B2 (en) 1998-12-30 2004-08-17 Nortel Networks Limited Virtual junctors
US6804229B2 (en) 1998-12-30 2004-10-12 Nortel Networks Limited Multiple node network architecture
US6788703B2 (en) 1998-12-30 2004-09-07 Nortel Networks Limited DS0 on ATM, mapping and handling
US6574246B1 (en) * 1999-02-17 2003-06-03 Tektronix, Inc. Measuring delay variation of regenerated data clock and of associated data packets
JP3660517B2 (ja) * 1999-03-01 2005-06-15 三菱電機株式会社 データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
DE10034686A1 (de) * 1999-09-13 2001-03-22 Siemens Ag Anordnung zur Informationsübermittlung zwischen zwei Kommunikationseinrichtungen
EP1228663A1 (en) * 1999-11-05 2002-08-07 Nokia Corporation A method for predicting a fill-up level of a buffer in an atm network element
US6721328B1 (en) 1999-11-19 2004-04-13 Adc Telecommunications, Inc. Adaptive clock recovery for circuit emulation service
US7349409B1 (en) * 2000-01-27 2008-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Receiver for the recovery of the clock in the transport of CBR services, originating both from DCTI transmitters and from SRTS transmitters
US7027424B1 (en) 2000-05-24 2006-04-11 Vtech Communications, Ltd. Method for avoiding interference in a digital communication system
US6898213B1 (en) 2000-10-16 2005-05-24 Iprad Ltd. Circuit emulation service (CES) over IP
US6829244B1 (en) * 2000-12-11 2004-12-07 Cisco Technology, Inc. Mechanism for modem pass-through with non-synchronized gateway clocks
GB0100094D0 (en) * 2001-01-03 2001-02-14 Vtech Communications Ltd System clock synchronisation using phased-lock loop
DE60118513T2 (de) 2001-01-19 2006-11-23 Telefonaktiebolaget Lm Ericsson (Publ) Verfahren und Vorrichtung zur Zuweisung der Dateneinheiten von Zellen zu aufeinanderfolgenden Speicherspositionen von Datenrahmen durch Anwendung einer Schätzung der Zeigersposition
US7106758B2 (en) * 2001-08-03 2006-09-12 Adc Telecommunications, Inc. Circuit and method for service clock recovery
US6990109B2 (en) * 2001-10-31 2006-01-24 Adtran, Inc. Method and apparatus for providing reliable voice and voice-band data transmission over asynchronous transfer mode (ATM) network
TWI234955B (en) * 2002-05-03 2005-06-21 Faraday Tech Corp Receiver having baseline offset compensation function
GB2399263A (en) 2003-03-07 2004-09-08 Zarlink Semiconductor Ltd Clock synchronisation over a packet network
JP2004364293A (ja) * 2003-05-29 2004-12-24 Lycium Networks (Bvi) Ltd 適応型速度管理、適応型ポインタ管理及び周波数ロックされた適応型ポインタ管理のための方法及びシステム
US7571246B2 (en) * 2004-07-29 2009-08-04 Microsoft Corporation Media transrating over a bandwidth-limited network
US20060184697A1 (en) * 2005-02-11 2006-08-17 Microsoft Corporation Detecting clock drift in networked devices through monitoring client buffer fullness
US7646836B1 (en) * 2005-03-01 2010-01-12 Network Equipment Technologies, Inc. Dynamic clock rate matching across an asynchronous network
US7743183B2 (en) 2005-05-23 2010-06-22 Microsoft Corporation Flow control for media streaming
DE102007053795A1 (de) * 2007-11-12 2009-05-14 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Vermeidung von Schwankungen eines digital erzeugten Ausgabetakts
FR2933562B1 (fr) * 2008-07-03 2012-12-14 Enensys Technologies Dispositif de generation de flux, procede de calcul d'un niveau de remplissage d'un tampon d'entree au sein du dispositif et procede de regulation de flux
US8355338B2 (en) * 2009-07-14 2013-01-15 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Method of processing sequential information in packets streamed over a network
US8861669B2 (en) * 2009-09-30 2014-10-14 Synaptics Incorporated Stream clock recovery in high definition multimedia digital system
CN101951304B (zh) * 2010-08-31 2012-04-18 华为技术有限公司 微波传输装置
KR102519480B1 (ko) 2021-04-01 2023-04-10 에스케이하이닉스 주식회사 PCIe 장치 및 이를 포함하는 컴퓨팅 시스템
KR102518285B1 (ko) 2021-04-05 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 및 인터페이스 시스템
US11546128B2 (en) 2020-06-16 2023-01-03 SK Hynix Inc. Device and computing system including the device
KR102415309B1 (ko) * 2020-06-16 2022-07-01 에스케이하이닉스 주식회사 인터페이스 장치 및 그 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1000415A7 (nl) * 1987-03-18 1988-11-22 Bell Telephone Mfg Asynchroon op basis van tijdsverdeling werkend communicatiesysteem.
SE515201C2 (sv) * 1993-11-26 2001-06-25 Ericsson Telefon Ab L M Förfarande och anordning för klocksignalgenerering

Also Published As

Publication number Publication date
EP0763292B1 (en) 2006-03-29
EP0763292A1 (en) 1997-03-19
AU700007B2 (en) 1998-12-17
US5844891A (en) 1998-12-01
AU2520495A (en) 1995-12-21
CA2191425A1 (en) 1995-12-07
DE69534906D1 (de) 2006-05-18
GB9410943D0 (en) 1994-07-20
DE69534906T2 (de) 2006-11-16
WO1995033320A1 (en) 1995-12-07

Similar Documents

Publication Publication Date Title
JPH10500826A (ja) セルベースのクロック回復デバイス
US7372875B2 (en) Systems and methods for synchronization in asynchronous transport networks
US7020791B1 (en) Clock recovery using a double-exponential smoothing process
US7738501B2 (en) Method of recovering timing over a granular packet network
EP1394975B1 (en) Adaptive Clock Recovery
CN100550720C (zh) 在分组网上的时钟同步
EP0584627B1 (en) Incremental phase smoothing desynchronizer and calculation apparatus
US5404380A (en) Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames
US6415006B2 (en) Reducing waiting time jitter
US20030056136A1 (en) Technique for synchronizing clocks in a network
US8416814B2 (en) System and method for high precision clock recovery over packet networks
JPH1117638A (ja) デシンクロナイザ中のジッタを低減させる装置
JPH06204962A (ja) Sonetをds−n信号に対して非同期化する装置及び方法
JP2004364293A (ja) 適応型速度管理、適応型ポインタ管理及び周波数ロックされた適応型ポインタ管理のための方法及びシステム
US20060109789A1 (en) System and method for buffer management in a packet-based network
EP2209239B1 (en) Method and arrangement for adjustment of a clock signal
US5539785A (en) Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications
US7369578B2 (en) Digital processing of SONET pointers
Köhler et al. Multimedia playout synchronization using buffer level control
US8363764B2 (en) Method and device for reconstructing a data clock from asynchronously transmitted data packets
Aweya et al. Analysis of a clock‐recovery technique for circuit emulation services over packet networks
Geva Novel adaptive clock for TDM over IP networks
AU2129199A (en) Cell-based clock recovery device
Nunn et al. Simulation of jitter of a DS3 over ATM with adaptive clock frequency recovery
EP1089474A2 (en) Desynchronizer circuit for time division frame tributaries in telecommunications networks and method thereof

Legal Events

Date Code Title Description
A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20040330