JP3506941B2 - 定電圧・定電流特性の圧電式高圧電源装置 - Google Patents
定電圧・定電流特性の圧電式高圧電源装置Info
- Publication number
- JP3506941B2 JP3506941B2 JP02658099A JP2658099A JP3506941B2 JP 3506941 B2 JP3506941 B2 JP 3506941B2 JP 02658099 A JP02658099 A JP 02658099A JP 2658099 A JP2658099 A JP 2658099A JP 3506941 B2 JP3506941 B2 JP 3506941B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- constant
- piezoelectric
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、圧電式の高圧電源
装置に関し、特に圧電トランスの駆動電極への正弦波の
デューティ比を所定の割合で維持すると共にその共振周
波数を変化させることによって定電圧、低電流を実現す
る圧電式の高圧電源装置に関する。
装置に関し、特に圧電トランスの駆動電極への正弦波の
デューティ比を所定の割合で維持すると共にその共振周
波数を変化させることによって定電圧、低電流を実現す
る圧電式の高圧電源装置に関する。
【０００２】
【従来の技術】空気清浄機などに使用される、静電式集
塵装置に用いられる電源は、従来は巻線トランスを用い
たフライバックトランスが多く用いられていた。しか
し、このトランスを用いた電源は、巻線型を用いるので
大型になると共に、レアーショート／線間ショートが起
きやすい。
塵装置に用いられる電源は、従来は巻線トランスを用い
たフライバックトランスが多く用いられていた。しか
し、このトランスを用いた電源は、巻線型を用いるので
大型になると共に、レアーショート／線間ショートが起
きやすい。
【０００３】また、フライバックトランスは変換効率
（投入電力に対する出力電力の比率）が低い（例えば３
０〜４０％程度）等の欠点がある。
（投入電力に対する出力電力の比率）が低い（例えば３
０〜４０％程度）等の欠点がある。
【０００４】このため、例えば静電式集塵装置用の電源
は、近年はフライバックトランスに代わって圧電トラン
ス（圧電素子）が用いられるようになって来ている。
は、近年はフライバックトランスに代わって圧電トラン
ス（圧電素子）が用いられるようになって来ている。
【０００５】この圧電トランスは、チタン酸バリュー
ム、ジリコン酸チタン酸鉛等を主体とした圧電材料で生
成した基板と、例えばこの基板を挟んだ一対の駆動電極
と、基板の後端（側面）に設けられた１個の出力電極と
で構成され、両方の駆動電極に正弦波の駆動電圧を印加
することにより、圧電トランスをその固有振動数で励振
し、これにより、出力電極から高電圧を取り出すもので
ある。
ム、ジリコン酸チタン酸鉛等を主体とした圧電材料で生
成した基板と、例えばこの基板を挟んだ一対の駆動電極
と、基板の後端（側面）に設けられた１個の出力電極と
で構成され、両方の駆動電極に正弦波の駆動電圧を印加
することにより、圧電トランスをその固有振動数で励振
し、これにより、出力電極から高電圧を取り出すもので
ある。
【０００６】
【発明が解決しようとする課題】しかしながら、圧電ト
ランスを用いた高圧電源は、巻線型のトランスを用いな
いので、小型で、かつレアーショート（いわゆる線間シ
ョート）がないが、圧電トランスは周波数に敏感に影響
するものであるから、例えば温度が変化して駆動電極に
加わる正弦波が歪んだ場合は、変換効率が悪くなって安
定した出力が得られ難いという課題があった。
ランスを用いた高圧電源は、巻線型のトランスを用いな
いので、小型で、かつレアーショート（いわゆる線間シ
ョート）がないが、圧電トランスは周波数に敏感に影響
するものであるから、例えば温度が変化して駆動電極に
加わる正弦波が歪んだ場合は、変換効率が悪くなって安
定した出力が得られ難いという課題があった。
【０００７】本発明は以上の課題を解決するためになさ
れたもので、簡単な構成で圧電トランスの駆動電極への
正弦波の歪みを抑えて、負荷が変動しても一定の出力を
簡単な構成で得ることができる圧電式の高圧電源装置を
得ることを目的とする。
れたもので、簡単な構成で圧電トランスの駆動電極への
正弦波の歪みを抑えて、負荷が変動しても一定の出力を
簡単な構成で得ることができる圧電式の高圧電源装置を
得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、インダクタン
スとスイッチング素子とを接続して直流電源に直列接続
し、このスイッチング素子をオンオフさせて圧電トラン
スの駆動電極に所定周波数の正弦波を加えて前記圧電ト
ランスの出力端に得られる高圧出力を整流増幅し、定電
圧領域から定電流領域へ若しくはその逆に連続的に切り
替わる定電圧・定電流特性の出力を負荷に加える圧電式
の高圧電源装置である。前記スイッチング素子に一方
を、他方を前記圧電トランスの駆動電極に接続した共振
用のインダクタンスと、前記スイッチング素子に並列接
続され、該圧電トランスに加わる前記正弦波の位相が前
記スイッチング素子へのゲート制御信号の位相に一致す
るように前記正弦波の位相を微調する位相微調用のキャ
パシタンスと、前記圧電トランスに並列接続された共振
用のキャパシタンスと、前記スイッチング素子に、前記
圧電トランスの変換効率を高効率とするための所定比率
のデューティ比のゲート制御信号を生成する制御回路と
を有する。前記制御回路は、前記負荷が前記出力端に接
続されたときの前記高圧出力の電圧及び電流を検出する
出力値検出回路に接続され、前記出力値検出回路からの
検出電圧及び検出電流値に基づいて前記負荷の状態が定
電圧領域又は定電流領域かどうかを判断し、該判断した
結果に基づいて前記負荷の負荷線を境とした前記定電圧
又は定電流の前記高圧出力を得ることを要旨とする。
スとスイッチング素子とを接続して直流電源に直列接続
し、このスイッチング素子をオンオフさせて圧電トラン
スの駆動電極に所定周波数の正弦波を加えて前記圧電ト
ランスの出力端に得られる高圧出力を整流増幅し、定電
圧領域から定電流領域へ若しくはその逆に連続的に切り
替わる定電圧・定電流特性の出力を負荷に加える圧電式
の高圧電源装置である。前記スイッチング素子に一方
を、他方を前記圧電トランスの駆動電極に接続した共振
用のインダクタンスと、前記スイッチング素子に並列接
続され、該圧電トランスに加わる前記正弦波の位相が前
記スイッチング素子へのゲート制御信号の位相に一致す
るように前記正弦波の位相を微調する位相微調用のキャ
パシタンスと、前記圧電トランスに並列接続された共振
用のキャパシタンスと、前記スイッチング素子に、前記
圧電トランスの変換効率を高効率とするための所定比率
のデューティ比のゲート制御信号を生成する制御回路と
を有する。前記制御回路は、前記負荷が前記出力端に接
続されたときの前記高圧出力の電圧及び電流を検出する
出力値検出回路に接続され、前記出力値検出回路からの
検出電圧及び検出電流値に基づいて前記負荷の状態が定
電圧領域又は定電流領域かどうかを判断し、該判断した
結果に基づいて前記負荷の負荷線を境とした前記定電圧
又は定電流の前記高圧出力を得ることを要旨とする。
【０００９】このため、スイッチング素子に、圧電トラ
ンスの変換効率が高効率とするための所定比率のデュー
ティ比のゲート制御信号が加わる。
ンスの変換効率が高効率とするための所定比率のデュー
ティ比のゲート制御信号が加わる。
【００１０】例えば、共振用のインダクタンス、共振用
のキャパシタンス及び圧電トランスの入力容量からなる
共振回路の共振周波数がゲート制御信号（デューティ比
が１：１）の周波数に対応して変化し、結果として圧電
トランスからの出力が効率良く増大される。
のキャパシタンス及び圧電トランスの入力容量からなる
共振回路の共振周波数がゲート制御信号（デューティ比
が１：１）の周波数に対応して変化し、結果として圧電
トランスからの出力が効率良く増大される。
【００１１】 このゲート制御信号の周波数は、圧電ト
ランスのキャパシタンス、共振用のキャパシタンス、共
振用のインダクタンスに基づく共振周波数より、１を超
え、１．２未満の倍率の周波数がよい。さらに、本発明
は、インダクタンスとスイッチング素子とを接続して直
流電源に直列接続し、このスイッチング素子をオンオフ
させて圧電トランスの駆動電極に所定周波数の正弦波を
加えて前記圧電トランスの出力端に得られる高圧出力を
整流増幅し、負荷の状態が基準の負荷抵抗以上のときは
基準の定格出力電圧を一定区間維持し、負荷の状態が基
準の負荷抵抗以下の時は急激に低下する定電圧・定電流
特性の出力を負荷に加える圧電式の高圧電源装置であ
る。前記スイッチング素子に一方を、他方を前記圧電ト
ランスの駆動電極に接続した共振用のインダクタンス
と、前記スイッチング素子に並列接続され、該圧電トラ
ンスに加わる前記正弦波の位相が前記スイッチング素子
へのゲート制御信号の位相に一致するように前記正弦波
の位相を微調する位相微調用のキャパシタンスと、前記
圧電トランスに並列接続された共振用のキャパシタンス
と、前記スイッチング素子に、前記圧電トランスの変換
効率を高効率とするための所定比率のデューティ比のゲ
ート制御信号を生成する制御回路とを有する。前記制御
回路は、前記負荷が前記出力端に接続されたときの前記
高圧出力の電圧及び電流を検出する出力値検出回路に接
続され、前記検出電圧又は検出電流に基づいて、基準出
力電圧又は基準出力電流を得るための基準周波数に対し
て周波数変化を行った周波数の前記ゲート制御信号を生
成して前記スイッチング素子に出力することを要旨とす
る。
ランスのキャパシタンス、共振用のキャパシタンス、共
振用のインダクタンスに基づく共振周波数より、１を超
え、１．２未満の倍率の周波数がよい。さらに、本発明
は、インダクタンスとスイッチング素子とを接続して直
流電源に直列接続し、このスイッチング素子をオンオフ
させて圧電トランスの駆動電極に所定周波数の正弦波を
加えて前記圧電トランスの出力端に得られる高圧出力を
整流増幅し、負荷の状態が基準の負荷抵抗以上のときは
基準の定格出力電圧を一定区間維持し、負荷の状態が基
準の負荷抵抗以下の時は急激に低下する定電圧・定電流
特性の出力を負荷に加える圧電式の高圧電源装置であ
る。前記スイッチング素子に一方を、他方を前記圧電ト
ランスの駆動電極に接続した共振用のインダクタンス
と、前記スイッチング素子に並列接続され、該圧電トラ
ンスに加わる前記正弦波の位相が前記スイッチング素子
へのゲート制御信号の位相に一致するように前記正弦波
の位相を微調する位相微調用のキャパシタンスと、前記
圧電トランスに並列接続された共振用のキャパシタンス
と、前記スイッチング素子に、前記圧電トランスの変換
効率を高効率とするための所定比率のデューティ比のゲ
ート制御信号を生成する制御回路とを有する。前記制御
回路は、前記負荷が前記出力端に接続されたときの前記
高圧出力の電圧及び電流を検出する出力値検出回路に接
続され、前記検出電圧又は検出電流に基づいて、基準出
力電圧又は基準出力電流を得るための基準周波数に対し
て周波数変化を行った周波数の前記ゲート制御信号を生
成して前記スイッチング素子に出力することを要旨とす
る。
【００１２】
【発明の実施の形態】本実施の形態においては、負荷を
静電式集塵装置の荷電部及び集塵部として説明する。
静電式集塵装置の荷電部及び集塵部として説明する。
【００１３】＜実施の形態１＞図１は静電式集塵装置用
の圧電式の高圧電源装置の概略構成図である。図１に示
す圧電式の高圧電源装置１は、含塵空気を吸引し、吸引
した含塵空気中の粉塵粒子を荷電部（図示せず）の放電
電極と対向電極間のコロナ放電空間により帯電させ、集
塵部（図示せず）に配設された集塵極板と非集塵極板間
に形成された静電気力により、帯電された粉塵粒子を集
塵極板に集塵する静電式集塵装置２に用いられている。
の圧電式の高圧電源装置の概略構成図である。図１に示
す圧電式の高圧電源装置１は、含塵空気を吸引し、吸引
した含塵空気中の粉塵粒子を荷電部（図示せず）の放電
電極と対向電極間のコロナ放電空間により帯電させ、集
塵部（図示せず）に配設された集塵極板と非集塵極板間
に形成された静電気力により、帯電された粉塵粒子を集
塵極板に集塵する静電式集塵装置２に用いられている。
【００１４】この静電式集塵装置２の荷電部と集塵部
は、内部インピーダンスが各々数ＭΩから数＋ＭΩであ
る。
は、内部インピーダンスが各々数ＭΩから数＋ＭΩであ
る。
【００１５】この場合、荷電部の荷電量は、荷電電流の
平方根に比例し、集塵部の集塵効率は、集塵極板と非集
塵極板の電界強度に比例（換言すれば集塵極板と非集塵
極板の電位差、即ち、集塵部印加電圧に比例）する。
平方根に比例し、集塵部の集塵効率は、集塵極板と非集
塵極板の電界強度に比例（換言すれば集塵極板と非集塵
極板の電位差、即ち、集塵部印加電圧に比例）する。
【００１６】このため、高電圧電源装置１の出力電圧・
出力電流特性は図２に示すように例えば、負荷が６ＭΩ
以上の時には、約６ｋＶの定出力電圧を、約１０００μ
Ａの出力電流まで維持し、その後に急激に低下する特性
を有する高圧電源が理想的とされている。
出力電流特性は図２に示すように例えば、負荷が６ＭΩ
以上の時には、約６ｋＶの定出力電圧を、約１０００μ
Ａの出力電流まで維持し、その後に急激に低下する特性
を有する高圧電源が理想的とされている。
【００１７】すなわち、図２に示すように負荷線を境に
して定電圧・定電流特性となる特性が望ましい。
して定電圧・定電流特性となる特性が望ましい。
【００１８】この図２においては、温度が−２０℃、２
５℃、８０℃の三種類の特性を示している。
５℃、８０℃の三種類の特性を示している。
【００１９】本実施の形態１の圧電式の高圧電源装置１
は、基本的には図２に示す定出力電圧・定出力電流の特
性を有する電源であり、図１に示すように以下に示す構
成を備えている。
は、基本的には図２に示す定出力電圧・定出力電流の特
性を有する電源であり、図１に示すように以下に示す構
成を備えている。
【００２０】図１に示す圧電式の高圧電源装置１は、直
流電源５にリップル除去用のインダクタンスＬ１とチョ
ッパ用のパワーＭＯＳＦＥＴＱ１とを直列接続し、この
パワーＭＯＳＦＥＴＱ１に位相微調用のキャパシタンス
Ｃ１を並列接続している。
流電源５にリップル除去用のインダクタンスＬ１とチョ
ッパ用のパワーＭＯＳＦＥＴＱ１とを直列接続し、この
パワーＭＯＳＦＥＴＱ１に位相微調用のキャパシタンス
Ｃ１を並列接続している。
【００２１】また、共振用のインダクタンスＬ２と共振
用のキャパシタンスＣ２とを直列に接続して、位相微調
用のキャパシタンスＣ１に対して並列接続している。
用のキャパシタンスＣ２とを直列に接続して、位相微調
用のキャパシタンスＣ１に対して並列接続している。
【００２２】さらに、共振用のキャパシタンスＣ２に対
して入力する正弦波を増幅する圧電トランスＣ３を並列
接続し、この圧電トランスＣ３の出力を整流回路６に接
続して、圧電トランスＣ３の出力正弦波を整流させた高
電圧の出力を出力端６ａ、６ｂに得るようにしている。
このキャパシタンスＣ２、Ｃ３からなり、及び共振用の
インダクタンスＬ２とを総称して圧電トランスの共振回
路１０という。
して入力する正弦波を増幅する圧電トランスＣ３を並列
接続し、この圧電トランスＣ３の出力を整流回路６に接
続して、圧電トランスＣ３の出力正弦波を整流させた高
電圧の出力を出力端６ａ、６ｂに得るようにしている。
このキャパシタンスＣ２、Ｃ３からなり、及び共振用の
インダクタンスＬ２とを総称して圧電トランスの共振回
路１０という。
【００２３】また、静電式集塵装置２の荷電部若しくは
集塵部（以下負荷２という）が接続されたときの出力端
６ａ、６ｂの出力電圧及び出力電流を検出して電圧変換
した出力電流値を後述する制御回路部８に出力する出力
値検出回路部７を備えている。
集塵部（以下負荷２という）が接続されたときの出力端
６ａ、６ｂの出力電圧及び出力電流を検出して電圧変換
した出力電流値を後述する制御回路部８に出力する出力
値検出回路部７を備えている。
【００２４】この制御回路部８は、出力値検出回路部７
からの出力端６ａ、６ｂの出力電流値と出力電圧値との
大小を判定し、この結果に基づいて負荷２の現状が定電
圧又は定電流のいずれかの動作領域が適当かを判断す
る。
からの出力端６ａ、６ｂの出力電流値と出力電圧値との
大小を判定し、この結果に基づいて負荷２の現状が定電
圧又は定電流のいずれかの動作領域が適当かを判断す
る。
【００２５】そして、出力電圧又は出力電流値に応じて
出力が一定となるような周波数のゲート制御信号ｆｇ
（デューティ比１：１の矩形波）をパワーＭＯＳＦＥＴ
Ｑ１に出力する。
出力が一定となるような周波数のゲート制御信号ｆｇ
（デューティ比１：１の矩形波）をパワーＭＯＳＦＥＴ
Ｑ１に出力する。
【００２６】（主要部の構成）圧電トランスＣ３は、チ
タン酸バリューム、ジリコン酸チタン酸鉛等を主体とし
た圧電材料で生成した基板と、この基板を挟んだ一対の
駆動電極と、基板の後端（側面）に設けられた１個の出
力電極とで構成され、入力する正弦波の周波数、温度等
によって出力特性が変化する。また、寸法、厚さなどに
よっても変化する。
タン酸バリューム、ジリコン酸チタン酸鉛等を主体とし
た圧電材料で生成した基板と、この基板を挟んだ一対の
駆動電極と、基板の後端（側面）に設けられた１個の出
力電極とで構成され、入力する正弦波の周波数、温度等
によって出力特性が変化する。また、寸法、厚さなどに
よっても変化する。
【００２７】圧電トランスの共振回路１０は、インダク
タンスＬ２、キャパシタンスＣ２、Ｃ３からなり、図３
に示す周波数特性を有する。
タンスＬ２、キャパシタンスＣ２、Ｃ３からなり、図３
に示す周波数特性を有する。
【００２８】この共振回路１０は、図３に示すように、
負荷のインピーダンスによって共振点が相違することを
示している、本実施の形態においては、負荷２を１ＭΩ
から１００ＭΩとした場合に、６ＭΩを基準としてい
る。
負荷のインピーダンスによって共振点が相違することを
示している、本実施の形態においては、負荷２を１ＭΩ
から１００ＭΩとした場合に、６ＭΩを基準としてい
る。
【００２９】また、キャパシタンスＣ２、Ｃ３の関係
は、共振回路１０上の共振周波数をｆ２とすると、
は、共振回路１０上の共振周波数をｆ２とすると、
【数１】
で表わされ、ゲート制御信号がこのｆ２よりわずかに高
い周波数で、デューティ比１：１とすると圧電トランス
Ｃ３の変換効率が良い。
い周波数で、デューティ比１：１とすると圧電トランス
Ｃ３の変換効率が良い。
【００３０】また、制御回路部８から発生されるゲート
制御信号の周波数をｆｇとすると、この周波数ｆｇをあ
まり高くしても効率が下がる。
制御信号の周波数をｆｇとすると、この周波数ｆｇをあ
まり高くしても効率が下がる。
【００３１】このため、
１＜ｆｇ／ｆ２＜１．２
の範囲とするのが最も好ましい。
【００３２】例えば、
インダクタンスＬ２＝８０１［μＨ］
Ｃ２＋Ｃ３＝５．４７［ｎＦ］
ｆｇ＝８５．１２［ｋＨｚ］
の条件で、ｆｇ／ｆ２＝１．１２となり、変換効率８
１．２％（従来の約２倍）を得ることができる。次に、
これらの数値の根拠を表１、表２を用いて説明する。
１．２％（従来の約２倍）を得ることができる。次に、
これらの数値の根拠を表１、表２を用いて説明する。
【００３３】
【表１】
【表２】
これらの表に示すように、Ｌ２においては１００［μ
Ｈ］を下回ると急激に効率が低下し、２０００［μＨ］
を越えても効率は極めて悪くなる。
Ｈ］を下回ると急激に効率が低下し、２０００［μＨ］
を越えても効率は極めて悪くなる。
【００３４】また、（Ｃ２＋Ｃ３）についても、３［ｎ
Ｆ］で４０％のものが２［ｎＦ］では効率が８．９５％
と極端に低くなる。
Ｆ］で４０％のものが２［ｎＦ］では効率が８．９５％
と極端に低くなる。
【００３５】また、４０［ｎＦ］を越えて５０［ｎＦ］
のとき、１６．３％となっている。以上により、 １００［μＨ］＜Ｌ２＜２０００［μＨ］ ３［ｎＦ］＜Ｃ２＋Ｃ３＜４０［ｎＦ］ の範囲が望ましい。
のとき、１６．３％となっている。以上により、 １００［μＨ］＜Ｌ２＜２０００［μＨ］ ３［ｎＦ］＜Ｃ２＋Ｃ３＜４０［ｎＦ］ の範囲が望ましい。
【００３６】以上のことから
インダクタンスＬ２＝８０１［μＨ］
Ｃ２＋Ｃ３＝５．４７［ｎＦ］
ｆｇ＝８５．１２［ｋＨｚ］
とした場合が、本実施の形態では最も変換効率が高かっ
た。
た。
【００３７】また、Ｌ１ Ｃ１については、
Ｌ１＞２［ｍＨ］
の条件であれば、効率に悪影響がないことが分かってい
る。
る。
【００３８】また、Ｃ１については、３［ｎＦ］＜Ｃ１
＜１５［ｎＦ］の範囲であればよい。
＜１５［ｎＦ］の範囲であればよい。
【００３９】出力値検出回路部７及び制御回路部８の構
成を図４を用いて説明する。出力値検出回路部７は、図
４に示すように、出力電圧検出回路１５と出力電流検出
回路１６とを備えている。
成を図４を用いて説明する。出力値検出回路部７は、図
４に示すように、出力電圧検出回路１５と出力電流検出
回路１６とを備えている。
【００４０】出力電圧検出回路１６は、図４に示すよう
に、少なくとも抵抗Ｒ１（本実施の形態では、２００Ｍ
Ω）と抵抗Ｒ２、Ｒ３（本実施の形態では、２００ｋ
Ω）とを用いて出力電圧Ｖｉを分圧し、この分圧値をＡ
ＭＰ１で増幅した検出出力電圧ＶＫを制御回路部８に送
出する。
に、少なくとも抵抗Ｒ１（本実施の形態では、２００Ｍ
Ω）と抵抗Ｒ２、Ｒ３（本実施の形態では、２００ｋ
Ω）とを用いて出力電圧Ｖｉを分圧し、この分圧値をＡ
ＭＰ１で増幅した検出出力電圧ＶＫを制御回路部８に送
出する。
【００４１】出力電流検出回路１６は、図４に示すよう
に、負荷２と抵抗Ｒ５（本実施の形態では、６ｋΩ）と
を直列接続し、この抵抗Ｒ５を介して出力電圧Ｖｉが負
荷２に印加されて流れる電流をボルテージフォロワ用の
ＡＭＰ２によって電圧検出し、この出力電流値ＶＡを制
御回路部８に出力する。
に、負荷２と抵抗Ｒ５（本実施の形態では、６ｋΩ）と
を直列接続し、この抵抗Ｒ５を介して出力電圧Ｖｉが負
荷２に印加されて流れる電流をボルテージフォロワ用の
ＡＭＰ２によって電圧検出し、この出力電流値ＶＡを制
御回路部８に出力する。
【００４２】制御回路部８は、図４に示すように、大小
判定回路２０と、定電圧制御回路２１と、定電流制御回
路２２と、Ｖ−Ｆ変換回路２３とを備えている。
判定回路２０と、定電圧制御回路２１と、定電流制御回
路２２と、Ｖ−Ｆ変換回路２３とを備えている。
【００４３】大小判定回路２０は、出力値検出回路部７
の出力電圧検出回路１５によって検出された検出出力電
圧ＶＫと出力電流検出回路１６で検出された検出電流値
ＶＡに対応した電圧とを比較し、検出電流値ＶＡの方が
大きい場合は、図５に示す６ＭΩ負荷線より右下の領域
（図中のハッチングされた領域）にあると判定され、定
電流制御回路２２を動作させて一定の電流出力（例えば
１ｍＡ）を得るようにさせる。
の出力電圧検出回路１５によって検出された検出出力電
圧ＶＫと出力電流検出回路１６で検出された検出電流値
ＶＡに対応した電圧とを比較し、検出電流値ＶＡの方が
大きい場合は、図５に示す６ＭΩ負荷線より右下の領域
（図中のハッチングされた領域）にあると判定され、定
電流制御回路２２を動作させて一定の電流出力（例えば
１ｍＡ）を得るようにさせる。
【００４４】また、検出出力電圧ＶＫの方が大きい場合
又は等しい場合は、６ＭΩ負荷線より左上の領域（図中
のハッチングされていない領域）にあると判定され、定
電圧制御回路２１を動作させ一定の出力電圧（例えば、
６ｋＶ）を得るようにさせる。
又は等しい場合は、６ＭΩ負荷線より左上の領域（図中
のハッチングされていない領域）にあると判定され、定
電圧制御回路２１を動作させ一定の出力電圧（例えば、
６ｋＶ）を得るようにさせる。
【００４５】具体的には、抵抗Ｒ７に検出出力電圧ＶＫ
を、抵抗Ｒ８に出力電流値ＶＡをそれぞれ入力し、ＡＭ
Ｐ３によって両電圧を比較する。
を、抵抗Ｒ８に出力電流値ＶＡをそれぞれ入力し、ＡＭ
Ｐ３によって両電圧を比較する。
【００４６】そして、この比較結果の電圧をＡＭＰ４、
トランジスタＱ２等からなるヒステリシス回路でチャタ
リング防止を行っている。
トランジスタＱ２等からなるヒステリシス回路でチャタ
リング防止を行っている。
【００４７】例えば、抵抗負荷の場合には、図５に示す
ように、負荷２のインピーダンスが６ＭΩから３ＭΩ又
は１２ＭΩに変化したときに、スムーズにその負荷線に
のるような制御を行わせる。図５においては、抵抗負荷
であるので、それぞれの負荷線を直線で示しているが、
負荷（静電式集塵装置の荷電部若しくは集塵部）によっ
ては直線ではなく放物線状の負荷線になる場合もある。
ように、負荷２のインピーダンスが６ＭΩから３ＭΩ又
は１２ＭΩに変化したときに、スムーズにその負荷線に
のるような制御を行わせる。図５においては、抵抗負荷
であるので、それぞれの負荷線を直線で示しているが、
負荷（静電式集塵装置の荷電部若しくは集塵部）によっ
ては直線ではなく放物線状の負荷線になる場合もある。
【００４８】この定電圧制御回路２１は、図６に示すよ
うに抵抗Ｒ１０〜Ｒ１６、ＡＭＰ４とで定電圧出力を得
るものであり、抵抗Ｒ１１に６Ｖ（６ｋＶに対応する）
の基準電圧を入力し、抵抗Ｒ１０に検出出力電圧ＶＫを
入力し、ＶＯＰＶに両電圧差を増幅した電圧値を得る。
うに抵抗Ｒ１０〜Ｒ１６、ＡＭＰ４とで定電圧出力を得
るものであり、抵抗Ｒ１１に６Ｖ（６ｋＶに対応する）
の基準電圧を入力し、抵抗Ｒ１０に検出出力電圧ＶＫを
入力し、ＶＯＰＶに両電圧差を増幅した電圧値を得る。
【００４９】例えば、図７の（ａ）に示すＶＯＰＶ特性
を得る。そして、抵抗Ｒ１４、Ｒ１５、Ｒ１６で分圧し
た出力ＶＦＶを得る。このＶＦＶは図６の（ｂ）に示す
ような特性となる。
を得る。そして、抵抗Ｒ１４、Ｒ１５、Ｒ１６で分圧し
た出力ＶＦＶを得る。このＶＦＶは図６の（ｂ）に示す
ような特性となる。
【００５０】また、低電流制御回路２２は、図８に示す
ように、抵抗Ｒ２０〜Ｒ２６、ＡＭＰ５とで定電流出力
を得るものであり、抵抗Ｒ２０に基準電流に相当する電
圧Ｖ基Ｉを入力し、抵抗Ｒ２１に検出出力電流値ＶＡを
入力し、両電圧差を増幅した電圧値ＶopIを得る。
ように、抵抗Ｒ２０〜Ｒ２６、ＡＭＰ５とで定電流出力
を得るものであり、抵抗Ｒ２０に基準電流に相当する電
圧Ｖ基Ｉを入力し、抵抗Ｒ２１に検出出力電流値ＶＡを
入力し、両電圧差を増幅した電圧値ＶopIを得る。
【００５１】例えば、図９の（ａ）に示すＶopI特性を
得る。そして、抵抗Ｒ２４、Ｒ２５、Ｒ２６で分圧した
出力ＶＦＩを得る。このＶＦＩは図９の（ｂ）に示すよ
うな特性となる。
得る。そして、抵抗Ｒ２４、Ｒ２５、Ｒ２６で分圧した
出力ＶＦＩを得る。このＶＦＩは図９の（ｂ）に示すよ
うな特性となる。
【００５２】また、Ｖ−Ｆ変換回路２３は、図１０に示
すように、抵抗Ｒ３６〜抵抗Ｒ４３、コンデンサＣ４、
Ｃ５、ＣＰ９、ダイオードＤ７、Ｄ８、Ｄ９、Ｄ１０、
トランジスタＱ６、Ｑ７、ＮＡＮＤ１、２等からなり、
定電圧制御回路２１からの出力ＶＦＶ又は定電流制御回
路２２からの出力ＶＦＩをＣＰ９、抵抗Ｒ４０、トラン
ジスタＱ６のコレクタ、ＮＡＮＤ１の電源に入力して、
デューティ比１：１（例えば周波数約８５ｋＨｚ）のゲ
ート制御信号ｆｇを生成する。
すように、抵抗Ｒ３６〜抵抗Ｒ４３、コンデンサＣ４、
Ｃ５、ＣＰ９、ダイオードＤ７、Ｄ８、Ｄ９、Ｄ１０、
トランジスタＱ６、Ｑ７、ＮＡＮＤ１、２等からなり、
定電圧制御回路２１からの出力ＶＦＶ又は定電流制御回
路２２からの出力ＶＦＩをＣＰ９、抵抗Ｒ４０、トラン
ジスタＱ６のコレクタ、ＮＡＮＤ１の電源に入力して、
デューティ比１：１（例えば周波数約８５ｋＨｚ）のゲ
ート制御信号ｆｇを生成する。
【００５３】さらに、負荷２に於ける荷電部では、高電
圧（例えば３乃至６ｋＶ）の出力電圧Ｖｉを印加する
と、コロナ放電空間が形成され、荷電部を通過する粉塵
粒子が帯電される。
圧（例えば３乃至６ｋＶ）の出力電圧Ｖｉを印加する
と、コロナ放電空間が形成され、荷電部を通過する粉塵
粒子が帯電される。
【００５４】また、負荷２に於ける集塵部では、高電圧
（例えば３乃至６ｋＶ）の出力電圧Ｖｉを印加すると、
集塵極板・非集塵極板間の静電気力により、前記帯電さ
れた粉塵粒子が集塵電極に集塵される。
（例えば３乃至６ｋＶ）の出力電圧Ｖｉを印加すると、
集塵極板・非集塵極板間の静電気力により、前記帯電さ
れた粉塵粒子が集塵電極に集塵される。
【００５５】上記のように構成された実施の形態１の圧
電式の高圧電源装置１の動作を以下に説明する。
電式の高圧電源装置１の動作を以下に説明する。
【００５６】例えば、６ＭΩの負荷２が本装置１に接続
されている状態において、出力値検出回路部７の出力電
圧検出回路１６は、整流回路６から出力電圧Ｖｉを分圧
した検出出力電圧ＶＫを得て制御回路８に出力する。
されている状態において、出力値検出回路部７の出力電
圧検出回路１６は、整流回路６から出力電圧Ｖｉを分圧
した検出出力電圧ＶＫを得て制御回路８に出力する。
【００５７】また、出力電流検出回路１６は、出力電圧
Ｖｉが負荷２に印加して流れる電流Ｉを検出し、この出
力電流値ＶＡを制御回路部８に出力する。
Ｖｉが負荷２に印加して流れる電流Ｉを検出し、この出
力電流値ＶＡを制御回路部８に出力する。
【００５８】制御回路部８の大小判定回路２０は、検出
出力電圧ＶＫと検出電流値ＶＡとを比較し、検出電流値
ＶＡの方が大きい場合は、定電流制御回路２２を動作さ
せて一定の電流出力（例えば１ｍＡ）を得るようにさせ
る。
出力電圧ＶＫと検出電流値ＶＡとを比較し、検出電流値
ＶＡの方が大きい場合は、定電流制御回路２２を動作さ
せて一定の電流出力（例えば１ｍＡ）を得るようにさせ
る。
【００５９】また、検出出力電圧ＶＫの方が大きい場合
は、定電圧制御回路２１を動作させ一定の出力電圧（例
えば、６ｋＶ）を得るようにさせる。
は、定電圧制御回路２１を動作させ一定の出力電圧（例
えば、６ｋＶ）を得るようにさせる。
【００６０】例えば、定電圧制御回路２１が動作した場
合には、定電圧制御回路２１は、図１１の（ａ）に示す
ように抵抗Ｒ１０の抵抗値（ａΩ）と抵抗Ｒ１２の抵抗
値（ｂΩ）とで決まる傾きを有する出力特性となること
から、出力ＶＯＰＶ＝ｂ／ａ（Ｖ基Ｖ−検出出力電圧Ｖ
Ｋ） 例えば、Ｖ基Ｖ；６Ｖ（６ｋＶに対応する） ＶＫ；７Ｖ を得る。
合には、定電圧制御回路２１は、図１１の（ａ）に示す
ように抵抗Ｒ１０の抵抗値（ａΩ）と抵抗Ｒ１２の抵抗
値（ｂΩ）とで決まる傾きを有する出力特性となること
から、出力ＶＯＰＶ＝ｂ／ａ（Ｖ基Ｖ−検出出力電圧Ｖ
Ｋ） 例えば、Ｖ基Ｖ；６Ｖ（６ｋＶに対応する） ＶＫ；７Ｖ を得る。
【００６１】従って、定電圧制御回路２１の出力ＶＦＶ
は、抵抗Ｒ１４、Ｒ１５、Ｒ１６と電源電圧によって決
定するので、 ＶＦＶ＝１２−（１２−ＶＯＰＶ）Ｄ／（Ｃ＋Ｄ） となる。
は、抵抗Ｒ１４、Ｒ１５、Ｒ１６と電源電圧によって決
定するので、 ＶＦＶ＝１２−（１２−ＶＯＰＶ）Ｄ／（Ｃ＋Ｄ） となる。
【００６２】即ち、図１１の（ｂ）に示すようになる。
【００６３】この出力ＶＦＶがＶ−Ｆ変換回路２３に送
出される。Ｖ−Ｆ変換回路２３は、図１１の（ｃ）に示
すように、入力する電圧ＶＦＶによってゲート制御信号
周波数ｆｇが決定する関係にあり、電圧ＶＦＶが低いと
周波数ｆｇが低下し、電圧ＶＦＶが高いと周波数ｆｇが
上昇する。すなわち、Ｖ−Ｆ変換回路２３は図１１の
（ｄ）に示すように、例えばＶＦＶ＝１０Ｖ時の発振周
波数ｆｇ１０が標準状態では出力電圧Ｖｉ＝６ｋＶとな
る曲線（下側に図示した曲線）となるべきものが、外乱
などによる負荷変動（抵抗の変動など）によりＶｉ＝７
ｋＶとなる曲線（上側に図示した曲線）になっていたと
すると、前述のような一定出力電圧の値にするために発
振周波数ｆｇ１０から減じた値ｆｇｖにして、出力電圧
に一定値、即ちＶｉ＝６ｋＶを得るようにする。
出される。Ｖ−Ｆ変換回路２３は、図１１の（ｃ）に示
すように、入力する電圧ＶＦＶによってゲート制御信号
周波数ｆｇが決定する関係にあり、電圧ＶＦＶが低いと
周波数ｆｇが低下し、電圧ＶＦＶが高いと周波数ｆｇが
上昇する。すなわち、Ｖ−Ｆ変換回路２３は図１１の
（ｄ）に示すように、例えばＶＦＶ＝１０Ｖ時の発振周
波数ｆｇ１０が標準状態では出力電圧Ｖｉ＝６ｋＶとな
る曲線（下側に図示した曲線）となるべきものが、外乱
などによる負荷変動（抵抗の変動など）によりＶｉ＝７
ｋＶとなる曲線（上側に図示した曲線）になっていたと
すると、前述のような一定出力電圧の値にするために発
振周波数ｆｇ１０から減じた値ｆｇｖにして、出力電圧
に一定値、即ちＶｉ＝６ｋＶを得るようにする。
【００６４】一方、定電流制御回路２２が動作した場合
には、図１２の（ａ）に示すように抵抗Ｒ２０の抵抗値
（ＥΩ）と抵抗Ｒ２２の抵抗値（ＦΩ）とで決まる傾き
を有する出力特性となることから、 出力ＶopI＝Ｆ／Ｅ（検出電流ＶＡ−Ｖ基Ｉ） 例えば、Ｖ基Ｉ；６Ｖ（１ｍＡに対応する） を得る。
には、図１２の（ａ）に示すように抵抗Ｒ２０の抵抗値
（ＥΩ）と抵抗Ｒ２２の抵抗値（ＦΩ）とで決まる傾き
を有する出力特性となることから、 出力ＶopI＝Ｆ／Ｅ（検出電流ＶＡ−Ｖ基Ｉ） 例えば、Ｖ基Ｉ；６Ｖ（１ｍＡに対応する） を得る。
【００６５】従って、定電流制御回路２２の出力ＶＦＩ
は、抵抗Ｒ２４、Ｒ２５、Ｒ２６と電源電圧によって決
定するので、 ＶＦＩ＝１２−（１２−ＶopI）Ｈ／（Ｇ＋Ｈ） となる。
は、抵抗Ｒ２４、Ｒ２５、Ｒ２６と電源電圧によって決
定するので、 ＶＦＩ＝１２−（１２−ＶopI）Ｈ／（Ｇ＋Ｈ） となる。
【００６６】すなわち、図１２の（ｂ）に示すようにな
る。
る。
【００６７】この出力ＶＦＩがＶ−Ｆ変換回路２３に送
出される。Ｖ−Ｆ変換回路２３は図１２の（ｃ）に示す
ように、入力する電圧ＶＦＩによってゲート制御信号周
波数ｆｇが決定する関係にあり、電力ＶＦＩが低いと周
波数ｆｇが低下し、電圧ＶＦＩが高いと周波数ｆｇが上
昇する。すなわち、Ｖ−Ｆ変換回路２３は図１２の
（ｄ）に示すように、例えばＶＦＩ＝６Ｖ時の発振周波
数ｆｇ６が標準状態では出力電流Ｉ＝１０００μＡとな
る曲線（下側に図示した曲線）となるべきものが、外乱
などによる負荷変動（抵抗の変動など）によりＩ＝１２
００μＡとなる曲線（上側に図示した曲線）になってい
たとすると、前述のような一定出力電流の値にするため
に発振周波数ｆｇ６から増加した値ｆｇＩにして、出力
電流に一定値、即ちＩ＝１０００μＡを得るようにす
る。
出される。Ｖ−Ｆ変換回路２３は図１２の（ｃ）に示す
ように、入力する電圧ＶＦＩによってゲート制御信号周
波数ｆｇが決定する関係にあり、電力ＶＦＩが低いと周
波数ｆｇが低下し、電圧ＶＦＩが高いと周波数ｆｇが上
昇する。すなわち、Ｖ−Ｆ変換回路２３は図１２の
（ｄ）に示すように、例えばＶＦＩ＝６Ｖ時の発振周波
数ｆｇ６が標準状態では出力電流Ｉ＝１０００μＡとな
る曲線（下側に図示した曲線）となるべきものが、外乱
などによる負荷変動（抵抗の変動など）によりＩ＝１２
００μＡとなる曲線（上側に図示した曲線）になってい
たとすると、前述のような一定出力電流の値にするため
に発振周波数ｆｇ６から増加した値ｆｇＩにして、出力
電流に一定値、即ちＩ＝１０００μＡを得るようにす
る。
【００６８】従って、このような周波数ｆｇのゲート制
御信号ＦがパワーＭＯＳＦＥＴＱ１のゲートに入力する
と、圧電トランスの共振回路１０の各部品の定数は本実
施の形態では、 インダクタンスＬ２＝８０１［μＨ］ Ｃ２＋Ｃ３＝５．４７［ｎＦ］ ｆｇ＝８５．１２［ｋＨｚ］ となっており、また、Ｌ１ Ｃ１については、Ｌ１＞２
［μＨ］、Ｃ１については、３［ｎＦ］＜Ｃ１＜１５
［ｎＦ］とされているので、図１３に示すように周波数
ｆが６ＭΩ時の共振周波数を境に振られて負荷線（基準
インピーダンス６ＭΩ）を境にして定電圧又は定電流制
御されることになる。図１３においては、周波数ｆが増
加すると出力電圧が上昇し、逆に６ＭΩ以下の場合では
出力電流が低下することを示している。
御信号ＦがパワーＭＯＳＦＥＴＱ１のゲートに入力する
と、圧電トランスの共振回路１０の各部品の定数は本実
施の形態では、 インダクタンスＬ２＝８０１［μＨ］ Ｃ２＋Ｃ３＝５．４７［ｎＦ］ ｆｇ＝８５．１２［ｋＨｚ］ となっており、また、Ｌ１ Ｃ１については、Ｌ１＞２
［μＨ］、Ｃ１については、３［ｎＦ］＜Ｃ１＜１５
［ｎＦ］とされているので、図１３に示すように周波数
ｆが６ＭΩ時の共振周波数を境に振られて負荷線（基準
インピーダンス６ＭΩ）を境にして定電圧又は定電流制
御されることになる。図１３においては、周波数ｆが増
加すると出力電圧が上昇し、逆に６ＭΩ以下の場合では
出力電流が低下することを示している。
【００６９】＜実施の形態２＞図１４は実施の形態２の
概略構成図である。この実施の形態２の圧電式の高圧電
源装置３０は、制御回路３１に電源電圧を直接入力し、
この電圧変動に応じた周波数のゲート制御信号ｆｇをパ
ワーＭＯＳＦＥＴＱ１に出力することで、簡単な構成で
温度変化等に対応して一定の出力を得るものである。
概略構成図である。この実施の形態２の圧電式の高圧電
源装置３０は、制御回路３１に電源電圧を直接入力し、
この電圧変動に応じた周波数のゲート制御信号ｆｇをパ
ワーＭＯＳＦＥＴＱ１に出力することで、簡単な構成で
温度変化等に対応して一定の出力を得るものである。
【００７０】前述の制御回路３１は図１５に示すように
抵抗Ｒ３６〜抵抗Ｒ４３、コンデンサＣ４、Ｃ５、Ｃ
Ｐ９、ダイオードＤ７、Ｄ８、Ｄ９、Ｄ１０、トランジ
スタＱ６、Ｑ７、ＮＡＮＤ１、２等からなり、電源電圧
ををＣＰ９、抵抗Ｒ４０、トランジスタＱ６のコレク
タ、ＮＡＮＤ１の電源に入力して、デューティ比１：１
で周波数が電源電圧の変動に対応したゲート制御信号Ｆ
を生成する。
抵抗Ｒ３６〜抵抗Ｒ４３、コンデンサＣ４、Ｃ５、Ｃ
Ｐ９、ダイオードＤ７、Ｄ８、Ｄ９、Ｄ１０、トランジ
スタＱ６、Ｑ７、ＮＡＮＤ１、２等からなり、電源電圧
ををＣＰ９、抵抗Ｒ４０、トランジスタＱ６のコレク
タ、ＮＡＮＤ１の電源に入力して、デューティ比１：１
で周波数が電源電圧の変動に対応したゲート制御信号Ｆ
を生成する。
【００７１】すなわち、図１６に示すように、出力電圧
が基準電圧ＶＤＤ過小以下（点線）になると、出力電圧
が急激に低下して定電流制御作用となることを利用する
ものであり、実施の形態１のように定電圧制御回路、定
電流制御回路を必要としないことになる。
が基準電圧ＶＤＤ過小以下（点線）になると、出力電圧
が急激に低下して定電流制御作用となることを利用する
ものであり、実施の形態１のように定電圧制御回路、定
電流制御回路を必要としないことになる。
【００７２】＜実施の形態３＞図１７は実施の形態３の
概略構成図である。この実施の形態３は定電圧制御回路
２１の出力にツェナーダイオードＤＺ１、ＤＺ２とから
なるリミット回路３５を備え、外乱又は立ち上がり時に
定電圧制御回路２１からの出力の周波数が一定の範囲に
納まるようにツェナーダイオードＤＺ１、ＤＺ２で上
限、下限を設けて範囲から外れた場合でも一定の範囲内
に出力を抑えることで、Ｖ−Ｆ変換部の周波数変動を一
定に制御するものである。
概略構成図である。この実施の形態３は定電圧制御回路
２１の出力にツェナーダイオードＤＺ１、ＤＺ２とから
なるリミット回路３５を備え、外乱又は立ち上がり時に
定電圧制御回路２１からの出力の周波数が一定の範囲に
納まるようにツェナーダイオードＤＺ１、ＤＺ２で上
限、下限を設けて範囲から外れた場合でも一定の範囲内
に出力を抑えることで、Ｖ−Ｆ変換部の周波数変動を一
定に制御するものである。
【００７３】また、この定電圧制御回路２１にタイマー
等を接続すると共に、リミット回路３５をバイパスする
バイパス回路（図示せず）を設け、立ち上がり時のみに
リミット回路３５を用いて定電圧制御回路２１からの出
力を一定のレベル範囲に納めてＶ−Ｆ変換回路からのゲ
ート制御信号の周波数を一定に安定させ、その後にリミ
ット回路３５の使用を解除してバイパス回路を用いて通
常通りに定電圧制御回路２１の出力をＶ−Ｆ変換回路に
送出するようにしてもよい。
等を接続すると共に、リミット回路３５をバイパスする
バイパス回路（図示せず）を設け、立ち上がり時のみに
リミット回路３５を用いて定電圧制御回路２１からの出
力を一定のレベル範囲に納めてＶ−Ｆ変換回路からのゲ
ート制御信号の周波数を一定に安定させ、その後にリミ
ット回路３５の使用を解除してバイパス回路を用いて通
常通りに定電圧制御回路２１の出力をＶ−Ｆ変換回路に
送出するようにしてもよい。
【００７４】なお、上記実施の形態３では定電圧制御回
路２１の出力にリミット回路３５を備えたが定電流制御
回路２２の出力にリミット回路３５を設けてもよい。
路２１の出力にリミット回路３５を備えたが定電流制御
回路２２の出力にリミット回路３５を設けてもよい。
【００７５】
【発明の効果】以上のように本発明によれば、圧電トラ
ンスの駆動電極に接続した共振用のインダクタンスと、
圧電トランスに並列接続された共振用のキャパシタンス
と、スイッチング素子に並列接続され、圧電トランスに
加わる正弦波の位相がスイッチング素子への制御信号の
位相に一致するように位相を微調する位相微調用のキャ
パシタンスとからなる共振回路で圧電トランスへの正弦
波の周波数を決定する。
ンスの駆動電極に接続した共振用のインダクタンスと、
圧電トランスに並列接続された共振用のキャパシタンス
と、スイッチング素子に並列接続され、圧電トランスに
加わる正弦波の位相がスイッチング素子への制御信号の
位相に一致するように位相を微調する位相微調用のキャ
パシタンスとからなる共振回路で圧電トランスへの正弦
波の周波数を決定する。
【００７６】このため、簡単な構成で圧電トランスの駆
動電極への正弦波の歪みが微調用のキャパシタンスによ
って簡単に調整され、常にほぼ完全な正弦波を圧電トラ
ンスに印加することが可能となるので、負荷が変動して
も変換効率を一定の水準以上の高効率に維持することが
可能となる。
動電極への正弦波の歪みが微調用のキャパシタンスによ
って簡単に調整され、常にほぼ完全な正弦波を圧電トラ
ンスに印加することが可能となるので、負荷が変動して
も変換効率を一定の水準以上の高効率に維持することが
可能となる。
【００７７】すなわち、簡単な構成で負荷が変動しても
一定の出力を得ることができるという効果が得られてい
る。
一定の出力を得ることができるという効果が得られてい
る。
【図１】実施の形態１の圧電式の高圧電源装置の概略構
成図である。
成図である。
【図２】本実施の形態における理想的な圧電式の高圧電
源装置の特性図である。
源装置の特性図である。
【図３】本実施の形態１の共振回路の特性を説明する説
明図である。
明図である。
【図４】本実施の形態１の出力値検出回路及び制御回路
の概略構成図である。
の概略構成図である。
【図５】負荷変動による切換を説明する説明図である。
【図６】定電圧制御回路の概略構成図である。
【図７】定電圧制御回路の特性を説明する説明図であ
る。
る。
【図８】定電流制御回路の特性を説明する説明図であ
る。
る。
【図９】定電流制御回路の特性を説明する説明図であ
る。
る。
【図１０】本実施の形態１のＶ−Ｆ変換回路の概略構成
図である。
図である。
【図１１】定電圧制御回路を選択したときの動作説明図
である。
である。
【図１２】定電流制御回路を選択したときの動作説明図
である。
である。
【図１３】周波数変化による出力特性を説明する説明図
である。
である。
【図１４】実施の形態２の圧電式の高圧電源装置の概略
構成図である。
構成図である。
【図１５】実施の形態２のＶ−Ｆ変換回路の概略構成図
である。
である。
【図１６】実施の形態２のＶ−Ｆ変換回路を用いたとき
の効果を説明する説明図である。
の効果を説明する説明図である。
【図１７】実施の形態３の圧電式の高圧電源装置の概略
構成図である。
構成図である。
１ 圧電式の高圧電源装置
２ 負荷（空気清浄機）
５ 直流電源
Ｌ１ インダクタンス
Ｑ１ パワーＭＯＳＦＥＴ
Ｌ２ インダクタンス
Ｃ２ キャパシタンス
Ｃ１ キャパシタンス
Ｃ３ 圧電トランス
８ 制御回路部
７ 出力値検出回路部
１０ 共振回路
１６ 出力電圧検出回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭50−86620（ＪＰ，Ａ)
特開 平８−237960（ＪＰ，Ａ)
特開 平９−23643（ＪＰ，Ａ)
実公 昭50−43696（ＪＰ，Ｙ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/24
Claims (8)
- 【請求項１】 インダクタンスとスイッチング素子とを
接続して直流電源に直列接続し、このスイッチング素子
をオンオフさせて圧電トランスの駆動電極に所定周波数
の正弦波を加えて前記圧電トランスの出力端に得られる
高圧出力を整流増幅し、定電圧領域から定電流領域へ若
しくはその逆に連続的に切り替わる定電圧・定電流特性
の出力を負荷に加える圧電式の高圧電源装置であって、 前記スイッチング素子に一方を、他方を前記圧電トラン
スの駆動電極に接続した共振用のインダクタンスと、 前記スイッチング素子に並列接続され、該圧電トランス
に加わる前記正弦波の位相が前記スイッチング素子への
ゲート制御信号の位相に一致するように前記正弦波の位
相を微調する位相微調用のキャパシタンスと、 前記圧電トランスに並列接続された共振用のキャパシタ
ンスと、前記スイッチング素子に、前記圧電トランスの変換効率
を高効率とするための所定比率のデューティ比のゲート
制御信号を生成する制御回路とを有し、 前記制御回路は、 前記負荷が前記出力端に接続されたときの前記高圧出力
の電圧及び電流を検出する出力値検出回路に接続され、 前記出力値検出回路からの検出電圧及び検出電流値に基
づいて前記負荷の状態が定電圧領域又は定電流領域かど
うかを判断し、 該判断した結果に基づいて前記負荷の負荷線を境とした
前記定電圧又は定電流の前記高圧出力を得る ことを特徴
とする定電圧・定電流特性の圧電式高圧電源装置。 - 【請求項２】 前記制御回路は、 前記スイッチング素子に、前記圧電トランスの変換効率
を高効率とするために、デューティ比率が同率のゲート
制御信号生成して出力することを特徴とする請求項１記
載の定電圧・定電流特性の圧電式高圧電源装置。 - 【請求項３】 前記制御回路は、 前記共振用のインダクタンス、共振用キャパシタンス及
び前記圧電トランスのキャパシタンスに基づく共振周波
数より、１を超え、１．２未満の倍率の周波数の前記ゲ
ート制御信号を前記スイッチング素子に送出することを
特徴とする請求項１又は２記載の定電圧・定電流特性の
圧電式高圧電源装置。 - 【請求項４】 前記制御回路は、前記高圧出力の電圧を検出し、これを検出電圧として出
力する出力電圧検出回路及び前記高圧出力の電流を検出
し、この電流値を電圧で示した検出電流値を出力する出
力電流検出回路に接続され、 前記高圧出力の検出電圧と前記検出電流値とを比較し、
検出電流の値が大きい場合は、前記定電流領域での一定
の電流出力を、前記検出電圧が大きい場合は前記定電圧
領域での一定の出力電圧を得させる大小判定回路と を有
することを特徴とする請求項１、２又は３記載の定電圧
・定電流特性の圧電式高圧電源装置。 - 【請求項５】 前記負荷は、静電式集塵装置の電極であ
ることを特徴とする請求項１、２、３又は４記載の定電
圧・定電流特性の圧電式高圧電源装置。 - 【請求項６】 インダクタンスとスイッチング素子とを
接続して直流電源に直列接続し、このスイッチング素子
をオンオフさせて圧電トランスの駆動電極に所定周波数
の正弦波を加えて前記圧電トランスの出力端に得られる
高圧出力を整流増幅し、 負荷の状態が基準の負荷抵抗以上のときは基準の定格出
力電圧を一定区間維持し、負荷の状態が基準の負荷抵抗
以下の時は急激に低下する定電圧・定電流特性の出力を
負荷に加える圧電式の高圧電源装置であって、 前記スイッチング素子に一方を、他方を前記圧電トラン
スの駆動電極に接続した共振用のインダクタンスと、 前記スイッチング素子に並列接続され、該圧電トランス
に加わる前記正弦波の位相が前記スイッチング素子への
ゲート制御信号の位相に一致するように前記正弦波の位
相を微調する位相微調用のキャパシタンスと、 前記圧電トランスに並列接続された共振用のキャパシタ
ンスと、 前記スイッチング素子に、前記圧電トランスの変換効率
を高効率とするための所定比率のデューティ比のゲート
制御信号を生成する制御回路とを有し、 前記制御回路は、 前記負荷が前記出力端に接続されたときの前記高圧出力
の電圧及び電流を検出する出力値検出回路に接続され、 前記検出電圧又は検出電流に基づいて、基準出力電圧又
は基準出力電流を得るための基準周波数に対して周波数
変化を行った周波数の前記ゲート制御信号を生成して前
記スイッチング素子に出力することを特徴とした定電圧
・定電流特性の圧電式高圧電源装置。 - 【請求項７】 前記制御回路は、 前記定電圧を得るための第１の出力信号を出力する定電
圧制御回路と、 前記定電流を得るための第２の出力信号を出力する定電
流制御回路と、 前記第１又は第２の出力信号を入力し、この出力信号の
電圧の高低に応じて前記ゲート制御信号の周波数と前記
基準周波数との差を抑えるように、前記ゲート制御信号
の周波数を低く又は高くするＶ−Ｆ変換回路とを有する
ことを特徴とする請求項６記載の定電圧・定電流特性の
圧電式高圧電源装置。 - 【請求項８】 前記負荷は、静電集塵装置の電極である
ことを特徴とする請求項６又は７記載の定電圧・定電流
特性の圧電式高圧電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02658099A JP3506941B2 (ja) | 1999-02-03 | 1999-02-03 | 定電圧・定電流特性の圧電式高圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02658099A JP3506941B2 (ja) | 1999-02-03 | 1999-02-03 | 定電圧・定電流特性の圧電式高圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224842A JP2000224842A (ja) | 2000-08-11 |
| JP3506941B2 true JP3506941B2 (ja) | 2004-03-15 |
Family
ID=12197502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02658099A Expired - Fee Related JP3506941B2 (ja) | 1999-02-03 | 1999-02-03 | 定電圧・定電流特性の圧電式高圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506941B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200931799A (en) * | 2008-01-07 | 2009-07-16 | Midas Wei Trading Co Ltd | High-voltage lamp-lighting-up piezoelectric oscillator |
-
1999
- 1999-02-03 JP JP02658099A patent/JP3506941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000224842A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952093B1 (en) | Adaptive small-signal compensation for switching regulators | |
| JP2016119761A (ja) | スイッチング電源回路 | |
| US20040051513A1 (en) | Switching regulator with dynamic current limiting and drive circuit for the switching regulator | |
| WO2004038902A2 (en) | Capacitively coupled power supply | |
| US20240266945A1 (en) | Apparatus for supplying power and medical device | |
| JP3506941B2 (ja) | 定電圧・定電流特性の圧電式高圧電源装置 | |
| JPS59501040A (ja) | 近接スイツチ回路 | |
| TWI358696B (en) | Power circuit and liquid crystal display device us | |
| JP4362166B2 (ja) | 電源装置 | |
| CN114448230A (zh) | 集成电路、电源电路 | |
| US6473322B2 (en) | AC-DC converter | |
| CN113765348A (zh) | 一种高压电源以及医疗影像设备 | |
| JP2002273267A (ja) | 電気集塵用電源装置及びその制御方法 | |
| JP4820603B2 (ja) | 圧電トランスを用いた電源装置 | |
| JP2001086757A (ja) | スイッチング電源装置の力率改善回路 | |
| JP3377744B2 (ja) | スイッチング電源装置 | |
| JPH05276745A (ja) | 直流安定化電源 | |
| JP3511989B2 (ja) | スイッチング電源装置 | |
| JPS59167709A (ja) | Ｃｐｕのための入力回路 | |
| JPH05176530A (ja) | スイッチング電源回路装置 | |
| JPH0765261A (ja) | 人体検出装置 | |
| JPH044351Y2 (ja) | ||
| JP3341264B2 (ja) | スイッチング電源装置 | |
| JP4820600B2 (ja) | 電源装置 | |
| SU775722A2 (ru) | Двухступенчатый стабилизатор напр жени посто нного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031217 |
|
| LAPS | Cancellation because of no payment of annual fees |