JP3499235B1 - スイッチング回路及びディジタル電力増幅器 - Google Patents
スイッチング回路及びディジタル電力増幅器Info
- Publication number
- JP3499235B1 JP3499235B1 JP2002248692A JP2002248692A JP3499235B1 JP 3499235 B1 JP3499235 B1 JP 3499235B1 JP 2002248692 A JP2002248692 A JP 2002248692A JP 2002248692 A JP2002248692 A JP 2002248692A JP 3499235 B1 JP3499235 B1 JP 3499235B1
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching circuit
- switching elements
- load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【要約】
【課題】 負荷へ従来より多くの電力を供給し得るスイ
ッチング回路及びディジタル電力増幅器を提供する。 【解決手段】 本発明のスイッチング回路は、第１〜第
４のスイッチング素子をこの順序で環状に接続すると共
に、一端が第１及び第４のスイッチング素子の接続点
に、他端が第２及び第３のスイッチング素子の接続点に
接続された直流電源を有するスイッチング回路ユニット
を複数個備えている。複数個のスイッチング回路ユニッ
トは縦続接続され、初段のスイッチング回路ユニットの
一方の外部接続端子が負荷の一方の端子に接続し、最終
段のスイッチング回路ユニットの他方の外部接続端子が
負荷の他方の端子に接続されている。本発明のディジタ
ル電力増幅器は、スイッチング回路として、本発明のス
イッチング回路を適用している。
ッチング回路及びディジタル電力増幅器を提供する。 【解決手段】 本発明のスイッチング回路は、第１〜第
４のスイッチング素子をこの順序で環状に接続すると共
に、一端が第１及び第４のスイッチング素子の接続点
に、他端が第２及び第３のスイッチング素子の接続点に
接続された直流電源を有するスイッチング回路ユニット
を複数個備えている。複数個のスイッチング回路ユニッ
トは縦続接続され、初段のスイッチング回路ユニットの
一方の外部接続端子が負荷の一方の端子に接続し、最終
段のスイッチング回路ユニットの他方の外部接続端子が
負荷の他方の端子に接続されている。本発明のディジタ
ル電力増幅器は、スイッチング回路として、本発明のス
イッチング回路を適用している。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング回路及
びディジタル電力増幅器に関し、特に、耐圧が小さいス
イッチング素子を適用してスイッチングして高電力を負
荷に供給し得るようにしようとしたものに関する。
びディジタル電力増幅器に関し、特に、耐圧が小さいス
イッチング素子を適用してスイッチングして高電力を負
荷に供給し得るようにしようとしたものに関する。
【０００２】
【従来の技術】近年、電力を増幅する増幅器（アンプ）
のディジタル化が急速に進みつつある。特に、オーディ
オアンプにおいては、本格的な採用に目覚ましいものが
あり、ディジタル電力増幅器（いわゆるスイッチングア
ンプ）を搭載する機器としてはＤＶＤプレイヤ、ミニコ
ンポ、テレビ受像器、パソコン、携帯電話機等がある。
これは、これら機器の高機能化等に伴って生じた、オー
ディオアンプに対する小型化や低消費電力化の要求に対
応するものである。
のディジタル化が急速に進みつつある。特に、オーディ
オアンプにおいては、本格的な採用に目覚ましいものが
あり、ディジタル電力増幅器（いわゆるスイッチングア
ンプ）を搭載する機器としてはＤＶＤプレイヤ、ミニコ
ンポ、テレビ受像器、パソコン、携帯電話機等がある。
これは、これら機器の高機能化等に伴って生じた、オー
ディオアンプに対する小型化や低消費電力化の要求に対
応するものである。
【０００３】スイッチングアンプにおいては、例えば、
高低の一対の電源ライン間に、２個のスイッチング素子
の直列回路を２組接続すると共に、各組のスイッチング
素子間の接続点間に負荷（スピーカ）及びローパスフィ
ルタを接続し、音響信号を変換したディジタル信号に応
じて、スイッチング素子をオンオフ制御し、ローパスフ
ィルタによって再びアナログ的信号に戻された音響信号
を負荷を供給するようになされている。
高低の一対の電源ライン間に、２個のスイッチング素子
の直列回路を２組接続すると共に、各組のスイッチング
素子間の接続点間に負荷（スピーカ）及びローパスフィ
ルタを接続し、音響信号を変換したディジタル信号に応
じて、スイッチング素子をオンオフ制御し、ローパスフ
ィルタによって再びアナログ的信号に戻された音響信号
を負荷を供給するようになされている。
【０００４】
【発明が解決しようとする課題】ところで、現状、アナ
ログアンプのオーディオアンプにおいては出力電力が１
ｋＷ以上のものも存在している。一方、ディジタル電力
増幅器（スイッチングアンプ）を適用したオーディオア
ンプにおいては出力電力が２００〜３００Ｗのものが一
般的である。
ログアンプのオーディオアンプにおいては出力電力が１
ｋＷ以上のものも存在している。一方、ディジタル電力
増幅器（スイッチングアンプ）を適用したオーディオア
ンプにおいては出力電力が２００〜３００Ｗのものが一
般的である。
【０００５】スイッチングアンプは、アナログアンプに
置き換えられて適用されることを考慮すると、アナログ
アンプが実現できると同様な高出力化が望まれている。
置き換えられて適用されることを考慮すると、アナログ
アンプが実現できると同様な高出力化が望まれている。
【０００６】しかしながら、従来のスイッチングアンプ
は、スイッチング素子を必須の構成要素としており、ス
イッチング素子における耐圧が出力電力を制約し、上述
のように、出力電力が２００〜３００Ｗ程度が上限であ
った。
は、スイッチング素子を必須の構成要素としており、ス
イッチング素子における耐圧が出力電力を制約し、上述
のように、出力電力が２００〜３００Ｗ程度が上限であ
った。
【０００７】そのため、負荷へ従来より多くの電力を供
給し得るスイッチング回路及びディジタル電力増幅器が
望まれている。
給し得るスイッチング回路及びディジタル電力増幅器が
望まれている。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明のスイッチング回路は、第１〜第４の
スイッチング素子をこの順序で環状に接続すると共に、
一端が上記第１及び第４のスイッチング素子の接続点に
接続され他端が上記第２及び第３のスイッチング素子の
接続点に接続された直流電源を有するスイッチング回路
ユニットをＮ（Ｎは２以上の整数）個備え、ｎ（ｎは２
〜Ｎ）段目の上記スイッチング回路ユニットの上記第１
及び第２のスイッチング素子の接続点を、ｎ−１段目の
上記スイッチング回路ユニットの上記第３及び第４のス
イッチング素子の接続点に接続すると共に、１段目の上
記スイッチング回路ユニットの上記第１及び第２のスイ
ッチング素子の接続点を、ローパスフィルタを有する負
荷の一方の端子に接続し、Ｎ段目の上記スイッチング回
路ユニットの上記第３及び第４のスイッチング素子の接
続点を負荷の他方の端子に接続し、全ての上記スイッチ
ング回路ユニットの上記第１及び第３のスイッチング素
子が、第１のオンオフ制御信号に応じてオンオフし、全
ての上記スイッチング回路ユニットの上記第２及び第４
のスイッチング素子が、上記第１のオンオフ制御信号と
は相補関係にある第２のオンオフ制御信号に応じてオン
オフすることを特徴とする。
め、第１の本発明のスイッチング回路は、第１〜第４の
スイッチング素子をこの順序で環状に接続すると共に、
一端が上記第１及び第４のスイッチング素子の接続点に
接続され他端が上記第２及び第３のスイッチング素子の
接続点に接続された直流電源を有するスイッチング回路
ユニットをＮ（Ｎは２以上の整数）個備え、ｎ（ｎは２
〜Ｎ）段目の上記スイッチング回路ユニットの上記第１
及び第２のスイッチング素子の接続点を、ｎ−１段目の
上記スイッチング回路ユニットの上記第３及び第４のス
イッチング素子の接続点に接続すると共に、１段目の上
記スイッチング回路ユニットの上記第１及び第２のスイ
ッチング素子の接続点を、ローパスフィルタを有する負
荷の一方の端子に接続し、Ｎ段目の上記スイッチング回
路ユニットの上記第３及び第４のスイッチング素子の接
続点を負荷の他方の端子に接続し、全ての上記スイッチ
ング回路ユニットの上記第１及び第３のスイッチング素
子が、第１のオンオフ制御信号に応じてオンオフし、全
ての上記スイッチング回路ユニットの上記第２及び第４
のスイッチング素子が、上記第１のオンオフ制御信号と
は相補関係にある第２のオンオフ制御信号に応じてオン
オフすることを特徴とする。
【０００９】第２の本発明のディジタル電力増幅器は、
入力アナログ信号を正相及び逆相のＰＷＭ信号に変換す
ると共に、フィードバック信号に応じた変換特性の補償
構成を有するＰＷＭ変調回路と、直流電源から負荷への
順方向又は逆方向への電力供給をスイッチング制御する
複数のスイッチング素子を有するスイッチング回路と、
上記正相及び逆相のＰＷＭ信号に応じ、上記スイッチン
グ回路内の所定のスイッチング素子をオンオフ駆動す
る、上記正相のＰＷＭ信号が入力される第１のドライバ
及び上記逆相のＰＷＭ信号が入力される第２のドライバ
を有するドライバ部と、上記負荷への電力供給状態を上
記ＰＷＭ変調回路へフィードバックするフィールドバッ
ク回路とを有するディジタル電力増幅器であって、上記
スイッチング回路として、第１の本発明のスイッチング
回路を適用すると共に、上記ドライバ部内の上記第１及
び第２のドライバとして、上記ＰＷＭ変調回路側と上記
スイッチング回路とを電気的に絶縁させるアイソレーシ
ョンドライバを適用したことを特徴とする。
入力アナログ信号を正相及び逆相のＰＷＭ信号に変換す
ると共に、フィードバック信号に応じた変換特性の補償
構成を有するＰＷＭ変調回路と、直流電源から負荷への
順方向又は逆方向への電力供給をスイッチング制御する
複数のスイッチング素子を有するスイッチング回路と、
上記正相及び逆相のＰＷＭ信号に応じ、上記スイッチン
グ回路内の所定のスイッチング素子をオンオフ駆動す
る、上記正相のＰＷＭ信号が入力される第１のドライバ
及び上記逆相のＰＷＭ信号が入力される第２のドライバ
を有するドライバ部と、上記負荷への電力供給状態を上
記ＰＷＭ変調回路へフィードバックするフィールドバッ
ク回路とを有するディジタル電力増幅器であって、上記
スイッチング回路として、第１の本発明のスイッチング
回路を適用すると共に、上記ドライバ部内の上記第１及
び第２のドライバとして、上記ＰＷＭ変調回路側と上記
スイッチング回路とを電気的に絶縁させるアイソレーシ
ョンドライバを適用したことを特徴とする。
【００１０】
【発明の実施の形態】（Ａ）第１の実施形態
以下、本発明によるスイッチング回路及びディジタル電
力増幅器の第１の実施形態を図面を参照しながら、詳述
する。
力増幅器の第１の実施形態を図面を参照しながら、詳述
する。
【００１１】図１は、第１の実施形態のディジタル電力
増幅器の概念構成を示すブロック図である。
増幅器の概念構成を示すブロック図である。
【００１２】図１において、第１の実施形態のディジタ
ル電力増幅器１は、ＰＷＭ変調回路２と、ドライバ部
３、ＢＴＬ（Ｂｒｉｄｇｅｄ Ｔｒａｎｓｌｅｓｓ）型
スイッチング回路４と、負荷（ＺＬ）５と、フィールド
バック回路６を有する。
ル電力増幅器１は、ＰＷＭ変調回路２と、ドライバ部
３、ＢＴＬ（Ｂｒｉｄｇｅｄ Ｔｒａｎｓｌｅｓｓ）型
スイッチング回路４と、負荷（ＺＬ）５と、フィールド
バック回路６を有する。
【００１３】ＰＷＭ変調回路２には、入力オーディオ信
号ＡＵＤと、比較基準となる例えば三角波信号ＲＥＦと
が入力され、入力オーディオ信号ＡＵＤをアナログ的に
増幅した後、三角波信号ＲＥＦとの比較処理によって、
入力オーディオ信号ＡＵＤを、相補的なＰＷＭ信号（正
相及び逆相のＰＷＭ信号）に変換するものである。正相
及び逆相のＰＷＭ信号は、当然に１ビットのディジタル
信号である。
号ＡＵＤと、比較基準となる例えば三角波信号ＲＥＦと
が入力され、入力オーディオ信号ＡＵＤをアナログ的に
増幅した後、三角波信号ＲＥＦとの比較処理によって、
入力オーディオ信号ＡＵＤを、相補的なＰＷＭ信号（正
相及び逆相のＰＷＭ信号）に変換するものである。正相
及び逆相のＰＷＭ信号は、当然に１ビットのディジタル
信号である。
【００１４】ＢＴＬ型スイッチング回路４は、Ｎ個のＢ
ＴＬ型スイッチング回路ユニット４−１〜４−Ｎ（Ｎは
２以上の整数）を後述のようにカスケード（縦続）接続
したものである。
ＴＬ型スイッチング回路ユニット４−１〜４−Ｎ（Ｎは
２以上の整数）を後述のようにカスケード（縦続）接続
したものである。
【００１５】各スイッチング回路ユニット４−ｎ（ｎは
１〜Ｎ）は、例えば、ＭＯＳＦＥＴでなる第１〜第４の
スイッチング素子Ｓｎａ〜Ｓｎｄと、直流電源Ｅｎとを
有する。
１〜Ｎ）は、例えば、ＭＯＳＦＥＴでなる第１〜第４の
スイッチング素子Ｓｎａ〜Ｓｎｄと、直流電源Ｅｎとを
有する。
【００１６】直流電源Ｅｎのプラス端子は、第１及び第
４のスイッチング素子Ｓｎａ及びＳｎｄの電流導入側端
子に接続され、直流電源Ｅｎのマイナス端子は、第２及
び第３のスイッチング素子Ｓｎｂ及びＳｎｃの電流導出
側端子に接続されている。また、第１のスイッチング素
子Ｓｎａの電流導出側端子は第２のスイッチング素子Ｓ
ｎｂの電流導入側端子に接続され、第３のスイッチング
素子Ｓｎｃの電流導入側端子は第４のスイッチング素子
Ｓｎｄの電流導出側端子に接続されている。
４のスイッチング素子Ｓｎａ及びＳｎｄの電流導入側端
子に接続され、直流電源Ｅｎのマイナス端子は、第２及
び第３のスイッチング素子Ｓｎｂ及びＳｎｃの電流導出
側端子に接続されている。また、第１のスイッチング素
子Ｓｎａの電流導出側端子は第２のスイッチング素子Ｓ
ｎｂの電流導入側端子に接続され、第３のスイッチング
素子Ｓｎｃの電流導入側端子は第４のスイッチング素子
Ｓｎｄの電流導出側端子に接続されている。
【００１７】さらに、第１のスイッチング素子Ｓｎａの
電流導出側端子及び第２のスイッチング素子Ｓｎｂの電
流導入側端子の接続点は、前段（第ｎ−１段）のスイッ
チング回路ユニット４−（ｎ−１）との接続点となって
おり、第３のスイッチング素子Ｓｎｃの電流導入側端子
及び第４のスイッチング素子Ｓｎｄの電流導出側端子の
接続点は、後段（第ｎ＋１段）のスイッチング回路ユニ
ット４−（ｎ＋１）との接続点となっている。
電流導出側端子及び第２のスイッチング素子Ｓｎｂの電
流導入側端子の接続点は、前段（第ｎ−１段）のスイッ
チング回路ユニット４−（ｎ−１）との接続点となって
おり、第３のスイッチング素子Ｓｎｃの電流導入側端子
及び第４のスイッチング素子Ｓｎｄの電流導出側端子の
接続点は、後段（第ｎ＋１段）のスイッチング回路ユニ
ット４−（ｎ＋１）との接続点となっている。
【００１８】なお、第１段のスイッチング回路ユニット
４−１の第１のスイッチング素子Ｓ１ａの電流導入側端
子及び第２のスイッチング素子Ｓ１ｂの電流導出側端子
の接続点は、負荷５の一方の端子と接続され、最終段
（第Ｎ段）のスイッチング回路ユニット４−Ｎの第３の
スイッチング素子ＳＮｃの電流導入側端子及び第４のス
イッチング素子ＳＮｄの電流導出側端子の接続点は、負
荷５の他方の端子と接続されている。この負荷５の他方
の端子は接地されている。
４−１の第１のスイッチング素子Ｓ１ａの電流導入側端
子及び第２のスイッチング素子Ｓ１ｂの電流導出側端子
の接続点は、負荷５の一方の端子と接続され、最終段
（第Ｎ段）のスイッチング回路ユニット４−Ｎの第３の
スイッチング素子ＳＮｃの電流導入側端子及び第４のス
イッチング素子ＳＮｄの電流導出側端子の接続点は、負
荷５の他方の端子と接続されている。この負荷５の他方
の端子は接地されている。
【００１９】全ての段のスイッチング回路ユニット４−
１〜４−Ｎの第１のスイッチング素子Ｓ１ａ〜ＳＮａ及
び第３のスイッチング素子Ｓ１ｃ〜ＳＮｃは、ドライバ
部３の正相用ドライバ３Ｐによってオンオフ制御される
ものであり、全ての段のスイッチング回路ユニット４−
１〜４−Ｎの第２のスイッチング素子Ｓ１ｂ〜ＳＮｂ及
び第４のスイッチング素子Ｓ１ｄ〜ＳＮｄは、ドライバ
部３の逆相用ドライバ３Ｎによってオンオフ制御される
ものである。
１〜４−Ｎの第１のスイッチング素子Ｓ１ａ〜ＳＮａ及
び第３のスイッチング素子Ｓ１ｃ〜ＳＮｃは、ドライバ
部３の正相用ドライバ３Ｐによってオンオフ制御される
ものであり、全ての段のスイッチング回路ユニット４−
１〜４−Ｎの第２のスイッチング素子Ｓ１ｂ〜ＳＮｂ及
び第４のスイッチング素子Ｓ１ｄ〜ＳＮｄは、ドライバ
部３の逆相用ドライバ３Ｎによってオンオフ制御される
ものである。
【００２０】ドライバ部３は、上述のように、正相用ド
ライバ３Ｐ及び逆相用ドライバ３Ｎを有する。両ドライ
バ３Ｐ及び３Ｎは、例えば、フォトカプラやトランスや
光ファイバを一部に利用したものなどの、電気的な絶縁
構成を有するアイソレーションドライバでなる。両ドラ
イバ３Ｐ及び３Ｎとしては、入力である正相及び逆相の
ＰＷＭ信号が１ビットのディジタル信号であるので、高
速動作するものを適用できる。
ライバ３Ｐ及び逆相用ドライバ３Ｎを有する。両ドライ
バ３Ｐ及び３Ｎは、例えば、フォトカプラやトランスや
光ファイバを一部に利用したものなどの、電気的な絶縁
構成を有するアイソレーションドライバでなる。両ドラ
イバ３Ｐ及び３Ｎとしては、入力である正相及び逆相の
ＰＷＭ信号が１ビットのディジタル信号であるので、高
速動作するものを適用できる。
【００２１】正相用ドライバ３Ｐは、ＰＷＭ変調回路２
からの正相のＰＷＭ信号に応じ、駆動対象のスイッチン
グ素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮｃをオンオフ制御
し、逆相用ドライバ３Ｎは、ＰＷＭ変調回路２からの逆
相のＰＷＭ信号に応じ、駆動対象のスイッチング素子Ｓ
１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄをオンオフ制御する。
からの正相のＰＷＭ信号に応じ、駆動対象のスイッチン
グ素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮｃをオンオフ制御
し、逆相用ドライバ３Ｎは、ＰＷＭ変調回路２からの逆
相のＰＷＭ信号に応じ、駆動対象のスイッチング素子Ｓ
１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄをオンオフ制御する。
【００２２】負荷５は、例えば、図２に示すように、ロ
ーパスフィルタＬＰＦ（Ｌ及びＣ）及び負荷本体（スピ
ーカ）ＳＰからなるものであり、ローパスフィルタＬＰ
Ｆによって、スイッチング回路４による正方向又は逆方
向の電流をアナログ的なオーディオ信号に変換し直して
負荷本体（スピーカ）ＳＰを駆動するものである。
ーパスフィルタＬＰＦ（Ｌ及びＣ）及び負荷本体（スピ
ーカ）ＳＰからなるものであり、ローパスフィルタＬＰ
Ｆによって、スイッチング回路４による正方向又は逆方
向の電流をアナログ的なオーディオ信号に変換し直して
負荷本体（スピーカ）ＳＰを駆動するものである。
【００２３】ここで、図３は、図１におけるＢＴＬ型ス
イッチング回路４及び負荷５の部分は参考のために書き
直したものであり、実質的な接続関係は、図１の場合と
同一である。なお、特許請求の範囲は、この図３の表記
に準じて表現されている。
イッチング回路４及び負荷５の部分は参考のために書き
直したものであり、実質的な接続関係は、図１の場合と
同一である。なお、特許請求の範囲は、この図３の表記
に準じて表現されている。
【００２４】フィールドバック回路６は、負荷５への伝
達特性（位相やレベルなど）を、ＰＷＭ変調回路２（例
えばそのアナログアンプ部分に）にフィードバックさせ
るものである。
達特性（位相やレベルなど）を、ＰＷＭ変調回路２（例
えばそのアナログアンプ部分に）にフィードバックさせ
るものである。
【００２５】この第１の実施形態の場合、負荷５への電
流経路には、従来より多い、２×Ｎ個のスイッチング素
子Ｓ１ａ〜ＳＮａ及びＳ１ｃ〜ＳＮｃ、又は、Ｓ１ｂ〜
ＳＮｂ及びＳ１ｄ〜ＳＮｄがオン動作して介在してい
る。各スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮ
ｃ、Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄとしては、同一規
格のものを適用しているが、製品ばらつきなどによっ
て、各スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮ
ｃ、Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄにおけるオン抵抗
などが異なることも生じ、伝達特性が所望するものから
変化する恐れがある。そこで、フィールドバック回路６
を介してフィードバックさせることにより全体として伝
達特性の安定化を図っている。
流経路には、従来より多い、２×Ｎ個のスイッチング素
子Ｓ１ａ〜ＳＮａ及びＳ１ｃ〜ＳＮｃ、又は、Ｓ１ｂ〜
ＳＮｂ及びＳ１ｄ〜ＳＮｄがオン動作して介在してい
る。各スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮ
ｃ、Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄとしては、同一規
格のものを適用しているが、製品ばらつきなどによっ
て、各スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮ
ｃ、Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄにおけるオン抵抗
などが異なることも生じ、伝達特性が所望するものから
変化する恐れがある。そこで、フィールドバック回路６
を介してフィードバックさせることにより全体として伝
達特性の安定化を図っている。
【００２６】スイッチング回路４は、図１に示すよう
に、アース電位を低電源電位として動作するものであ
り、一方、ＰＷＭ変調回路２は、例えば、内部のアナロ
グアンプやコンパレータなどに演算増幅器を適用してい
てプラスマイナス電源で動作し、基準電位がスイッチン
グ回路４とは異なっている。そのため、正相用ドライバ
３Ｐ及び逆相用ドライバ３Ｎとして、電気的な絶縁構成
を有するもの以外を適用した場合には、これら基準電位
の相違によって動作が安定しない恐れがある。
に、アース電位を低電源電位として動作するものであ
り、一方、ＰＷＭ変調回路２は、例えば、内部のアナロ
グアンプやコンパレータなどに演算増幅器を適用してい
てプラスマイナス電源で動作し、基準電位がスイッチン
グ回路４とは異なっている。そのため、正相用ドライバ
３Ｐ及び逆相用ドライバ３Ｎとして、電気的な絶縁構成
を有するもの以外を適用した場合には、これら基準電位
の相違によって動作が安定しない恐れがある。
【００２７】そこで、正相用ドライバ３Ｐ及び逆相用ド
ライバ３Ｎとして電気的な絶縁構成を有するもの（アイ
ソレーションドライバ）を適用することとした。
ライバ３Ｎとして電気的な絶縁構成を有するもの（アイ
ソレーションドライバ）を適用することとした。
【００２８】アナログ信号をドライブするアイソレーシ
ョンドライバ（例えばフォトカプラ）としては、一般に
高速動作するものは少ないが、この第１の実施形態の場
合、１ビットのディジタル信号（ＰＷＭ信号）をドライ
ブするので、高速動作するアイソレーションドライバを
入手し易く、正相用ドライバ３Ｐ及び逆相用ドライバ３
Ｎの動作速度が問題となることはない。
ョンドライバ（例えばフォトカプラ）としては、一般に
高速動作するものは少ないが、この第１の実施形態の場
合、１ビットのディジタル信号（ＰＷＭ信号）をドライ
ブするので、高速動作するアイソレーションドライバを
入手し易く、正相用ドライバ３Ｐ及び逆相用ドライバ３
Ｎの動作速度が問題となることはない。
【００２９】この第１の実施形態においても、ＰＷＭ変
調回路２やドライバ部３の基本動作や、フィールドバッ
ク回路６の機能などは、従来のものと同様である。
調回路２やドライバ部３の基本動作や、フィールドバッ
ク回路６の機能などは、従来のものと同様である。
【００３０】そこで、以下では、ＢＴＬ型スイッチング
回路４による負荷への電流供給（電力供給）の様子を説
明する。
回路４による負荷への電流供給（電力供給）の様子を説
明する。
【００３１】上述のように、スイッチング素子Ｓ１ａ〜
ＳＮａ、Ｓ１ｃ〜ＳＮｃは、正相用ドライバ３Ｐによっ
て正相のＰＷＭ信号に応じてオンオフ制御され、スイッ
チング素子Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄは、逆相用
ドライバ３Ｎによって逆相のＰＷＭ信号に応じてオンオ
フ制御される。
ＳＮａ、Ｓ１ｃ〜ＳＮｃは、正相用ドライバ３Ｐによっ
て正相のＰＷＭ信号に応じてオンオフ制御され、スイッ
チング素子Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄは、逆相用
ドライバ３Ｎによって逆相のＰＷＭ信号に応じてオンオ
フ制御される。
【００３２】従って、スイッチング素子Ｓ１ａ〜ＳＮ
ａ、Ｓ１ｃ〜ＳＮｃがオン（閉成）しているときには、
スイッチング素子Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄはオ
フ（開放）しており、逆に、スイッチング素子Ｓ１ｂ〜
ＳＮｂ、Ｓ１ｄ〜ＳＮｄがオン（閉成）しているときに
は、スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮｃ
はオフ（開放）している。
ａ、Ｓ１ｃ〜ＳＮｃがオン（閉成）しているときには、
スイッチング素子Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄはオ
フ（開放）しており、逆に、スイッチング素子Ｓ１ｂ〜
ＳＮｂ、Ｓ１ｄ〜ＳＮｄがオン（閉成）しているときに
は、スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮｃ
はオフ（開放）している。
【００３３】図４は、前者の場合での負荷への電流経路
（一点鎖線）を示しており、図５は、後者の場合での負
荷への電流経路（一点鎖線）を示している。
（一点鎖線）を示しており、図５は、後者の場合での負
荷への電流経路（一点鎖線）を示している。
【００３４】スイッチング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ
〜ＳＮｃがオンしているときには、図４に示すように、
各直流電源Ｅ１〜ＥＮが直列に接続され、各直流電源Ｅ
１〜ＥＮによる電流が合成されて、負荷５に対して、正
方向に流れる。また、負荷５から見ると、電圧も、直流
電源Ｅ１〜ＥＮの合成電圧が正方向に印加される。
〜ＳＮｃがオンしているときには、図４に示すように、
各直流電源Ｅ１〜ＥＮが直列に接続され、各直流電源Ｅ
１〜ＥＮによる電流が合成されて、負荷５に対して、正
方向に流れる。また、負荷５から見ると、電圧も、直流
電源Ｅ１〜ＥＮの合成電圧が正方向に印加される。
【００３５】しかし、スイッチング素子Ｓ１ａ〜ＳＮ
ａ、Ｓ１ｃ〜ＳＮｃはそれぞれ、適宜、直流電源Ｅ１、
…、ＥＮ間に挟まれた位置に位置するので、各スイッチ
ング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮｃへの印加電圧
は、直流電源Ｅ１〜ＥＮによる合成電圧ではなく、１個
の直流電源Ｅ１、…、ＥＮによる電圧となる。
ａ、Ｓ１ｃ〜ＳＮｃはそれぞれ、適宜、直流電源Ｅ１、
…、ＥＮ間に挟まれた位置に位置するので、各スイッチ
ング素子Ｓ１ａ〜ＳＮａ、Ｓ１ｃ〜ＳＮｃへの印加電圧
は、直流電源Ｅ１〜ＥＮによる合成電圧ではなく、１個
の直流電源Ｅ１、…、ＥＮによる電圧となる。
【００３６】同様に、スイッチング素子Ｓ１ｂ〜ＳＮ
ｂ、Ｓ１ｄ〜ＳＮｄがオンしているときには、図５に示
すように、各直流電源Ｅ１〜ＥＮが直列に接続され、各
直流電源Ｅ１〜ＥＮによる電流が合成されて、負荷５に
対して、逆方向に流れる。また、負荷５から見ると、電
圧も、直流電源Ｅ１〜ＥＮの合成電圧が逆方向に印加さ
れる。
ｂ、Ｓ１ｄ〜ＳＮｄがオンしているときには、図５に示
すように、各直流電源Ｅ１〜ＥＮが直列に接続され、各
直流電源Ｅ１〜ＥＮによる電流が合成されて、負荷５に
対して、逆方向に流れる。また、負荷５から見ると、電
圧も、直流電源Ｅ１〜ＥＮの合成電圧が逆方向に印加さ
れる。
【００３７】しかし、この場合も、スイッチング素子Ｓ
１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄがそれぞれ、適宜、直流
電源Ｅ１、…、ＥＮ間に挟まれた位置に位置するので、
各スイッチング素子Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄへ
の印加電圧は、直流電源Ｅ１〜ＥＮによる合成電圧では
なく、１個の直流電源Ｅ１、…、ＥＮによる電圧とな
る。
１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄがそれぞれ、適宜、直流
電源Ｅ１、…、ＥＮ間に挟まれた位置に位置するので、
各スイッチング素子Ｓ１ｂ〜ＳＮｂ、Ｓ１ｄ〜ＳＮｄへ
の印加電圧は、直流電源Ｅ１〜ＥＮによる合成電圧では
なく、１個の直流電源Ｅ１、…、ＥＮによる電圧とな
る。
【００３８】上記第１の実施形態によれば、ＢＴＬ型ス
イッチング回路を上述のように、複数のＢＴＬ型スイッ
チング回路ユニットの縦続接続によって構成したことに
より、負荷への供給電力を従来に比して格段的に大きく
することも可能であり、高出力のディジタル電力増幅器
を実現することもできる。
イッチング回路を上述のように、複数のＢＴＬ型スイッ
チング回路ユニットの縦続接続によって構成したことに
より、負荷への供給電力を従来に比して格段的に大きく
することも可能であり、高出力のディジタル電力増幅器
を実現することもできる。
【００３９】また、縦続接続するＢＴＬ型スイッチング
回路ユニットの個数選択によって、所望する出力電力を
容易に得ることもできる。
回路ユニットの個数選択によって、所望する出力電力を
容易に得ることもできる。
【００４０】ここで、負荷への供給電力が大きくなって
も、各スイッチング素子への印加電圧は、直流電源の１
個分程度に抑えることができ、耐圧が小さなスイッチン
グ素子を適用しても、上述のような効果を得ることがで
きる。
も、各スイッチング素子への印加電圧は、直流電源の１
個分程度に抑えることができ、耐圧が小さなスイッチン
グ素子を適用しても、上述のような効果を得ることがで
きる。
【００４１】さらに、負荷への電力供給に介在するスイ
ッチング素子の数が従来より多くなっても、ＰＷＭ変調
回路へフィードバック回路を介してフィードバックする
と共に、ＰＷＭ変調回路からの出力信号（１ビットのデ
ィジタル信号）に応じてスイッチング素子をドライブす
るドライバとして、アイソレーションドライバを適用し
たので、良好な伝達特性を得ることができる。
ッチング素子の数が従来より多くなっても、ＰＷＭ変調
回路へフィードバック回路を介してフィードバックする
と共に、ＰＷＭ変調回路からの出力信号（１ビットのデ
ィジタル信号）に応じてスイッチング素子をドライブす
るドライバとして、アイソレーションドライバを適用し
たので、良好な伝達特性を得ることができる。
【００４２】（Ｂ）第２の実施形態
次に、本発明によるスイッチング回路及びディジタル電
力増幅器の第２の実施形態を図面を参照しながら簡単に
説明する。
力増幅器の第２の実施形態を図面を参照しながら簡単に
説明する。
【００４３】図６は、第２の実施形態のディジタル電力
増幅器の概略構成を示すブロック図であり、第１の実施
形態に係る図１との同一、対応部分には同一符号を付し
て示している。
増幅器の概略構成を示すブロック図であり、第１の実施
形態に係る図１との同一、対応部分には同一符号を付し
て示している。
【００４４】第１の実施形態においては、スイッチング
回路ユニット４−１〜４−Ｎにおける直流電源Ｅ１〜Ｅ
Ｎが電池のようなイメージで説明した。
回路ユニット４−１〜４−Ｎにおける直流電源Ｅ１〜Ｅ
Ｎが電池のようなイメージで説明した。
【００４５】この第２の実施形態は、図６に示すよう
に、交流電源（例えば商用電源）ＡＣから、スイッチン
グ回路ユニット４−１〜４−Ｎにおける直流電源（Ｅ１
〜ＥＮ）を形成するものである。
に、交流電源（例えば商用電源）ＡＣから、スイッチン
グ回路ユニット４−１〜４−Ｎにおける直流電源（Ｅ１
〜ＥＮ）を形成するものである。
【００４６】すなわち、２次側にスイッチング回路ユニ
ット４−１〜４−Ｎの数だけの２次巻線を有するトラン
スＴＲの一次巻線Ｔ１に交流電源ＡＣに印加し、各２次
巻線Ｔ２１〜Ｔ２Ｎに誘起された起電圧をダイオードＤ
１〜ＤＮで整流すると共に、平滑用コンデンサＣ１〜Ｃ
Ｎで整流出力を平滑することにより、スイッチング回路
ユニット４−１〜４−Ｎにおける直流電源（Ｅ１〜Ｅ
Ｎ）を形成している。
ット４−１〜４−Ｎの数だけの２次巻線を有するトラン
スＴＲの一次巻線Ｔ１に交流電源ＡＣに印加し、各２次
巻線Ｔ２１〜Ｔ２Ｎに誘起された起電圧をダイオードＤ
１〜ＤＮで整流すると共に、平滑用コンデンサＣ１〜Ｃ
Ｎで整流出力を平滑することにより、スイッチング回路
ユニット４−１〜４−Ｎにおける直流電源（Ｅ１〜Ｅ
Ｎ）を形成している。
【００４７】この第２の実施形態によれば、第１の実施
形態の効果に加え、当初の電源として、交流電源（例え
ば商用電源）を適用することができるという効果をも奏
する。
形態の効果に加え、当初の電源として、交流電源（例え
ば商用電源）を適用することができるという効果をも奏
する。
【００４８】（Ｃ）第３の実施形態
次に、本発明によるスイッチング回路及びディジタル電
力増幅器の第３の実施形態を図面を参照しながら簡単に
説明する。
力増幅器の第３の実施形態を図面を参照しながら簡単に
説明する。
【００４９】図７は、第３の実施形態のディジタル電力
増幅器の要部構成を示すブロック図であり、第１の実施
形態に係る図１との同一、対応部分には同一符号を付し
て示している。図７は、第１段及び第２段のスイッチン
グ回路ユニット４−１及び４−２の周辺構成を示してい
る。
増幅器の要部構成を示すブロック図であり、第１の実施
形態に係る図１との同一、対応部分には同一符号を付し
て示している。図７は、第１段及び第２段のスイッチン
グ回路ユニット４−１及び４−２の周辺構成を示してい
る。
【００５０】第３の実施形態の場合、第２段〜第Ｎ段の
スイッチング回路ユニット４−２〜４−Ｎはそれぞれ、
１個のプリント基板によって構成されており、マザー基
板に対し、着脱自在なものである。ここで、マザー基板
（又は着脱対象のプリント基板）側には着脱の検出構成
（図示せず）が設けられている。その検出結果によっ
て、図７に示す（例えば機構的なスイッチ）スイッチＳ
Ｗ１及びＳＷ２が、スイッチング回路ユニット４−１、
４−２間のドライバ出力の供給、非供給を制御すると共
に、スイッチＳＷ３が、スイッチング回路ユニット４−
１及び４−２間の接続、又は、スイッチング回路ユニッ
ト４−１及び負荷５の一方の端子間の接続を制御する。
スイッチング回路ユニット４−２以降の着脱に関しても
同様な処理構成が設けられている。
スイッチング回路ユニット４−２〜４−Ｎはそれぞれ、
１個のプリント基板によって構成されており、マザー基
板に対し、着脱自在なものである。ここで、マザー基板
（又は着脱対象のプリント基板）側には着脱の検出構成
（図示せず）が設けられている。その検出結果によっ
て、図７に示す（例えば機構的なスイッチ）スイッチＳ
Ｗ１及びＳＷ２が、スイッチング回路ユニット４−１、
４−２間のドライバ出力の供給、非供給を制御すると共
に、スイッチＳＷ３が、スイッチング回路ユニット４−
１及び４−２間の接続、又は、スイッチング回路ユニッ
ト４−１及び負荷５の一方の端子間の接続を制御する。
スイッチング回路ユニット４−２以降の着脱に関しても
同様な処理構成が設けられている。
【００５１】この第３の実施形態によれば、第１の実施
形態の効果に加え、スイッチング回路ユニットの数を容
易に切り替えられるという効果をも奏する。
形態の効果に加え、スイッチング回路ユニットの数を容
易に切り替えられるという効果をも奏する。
【００５２】（Ｄ）他の実施形態
上記各実施形態の説明では、各直流電源Ｅ１〜ＥＮの電
圧値の関係について言及しなかったが、全ての電圧値が
等しくても良く、また、全て又は一部の電圧値が異なっ
ていても良い。
圧値の関係について言及しなかったが、全ての電圧値が
等しくても良く、また、全て又は一部の電圧値が異なっ
ていても良い。
【００５３】また、本発明は、スイッチング回路の構成
に特徴を有するものであり、ＰＷＭ変調回路２や、ドラ
イバ部３や、フィールドバック回路６などは、いかなる
構成のものを適用しても良い。
に特徴を有するものであり、ＰＷＭ変調回路２や、ドラ
イバ部３や、フィールドバック回路６などは、いかなる
構成のものを適用しても良い。
【００５４】さらに、本発明によるスイッチング回路の
用途は、ディジタル電力増幅器に限定されず、スイッチ
ング回路を要する種々の装置に適用することができる。
用途は、ディジタル電力増幅器に限定されず、スイッチ
ング回路を要する種々の装置に適用することができる。
【００５５】
【発明の効果】以上のように、本発明のスイッチング回
路やディジタル電力増幅器によれば、スイッチング回路
を、４個のスイッチング素子及び直流電源でなる、複数
のスイッチング回路ユニットを縦続接続して構成したこ
とにより、スイッチング素子の耐圧を大きくすることな
く、負荷への供給電力を従来に比して格段的に大きくす
ることも可能であり、また、スイッチング回路ユニット
の個数選択によって、所望する出力電力を容易に得るこ
ともできる。
路やディジタル電力増幅器によれば、スイッチング回路
を、４個のスイッチング素子及び直流電源でなる、複数
のスイッチング回路ユニットを縦続接続して構成したこ
とにより、スイッチング素子の耐圧を大きくすることな
く、負荷への供給電力を従来に比して格段的に大きくす
ることも可能であり、また、スイッチング回路ユニット
の個数選択によって、所望する出力電力を容易に得るこ
ともできる。
【図１】第１の実施形態のディジタル電力増幅器の概略
構成を示すブロック図である。
構成を示すブロック図である。
【図２】第１の実施形態の負荷の内部の回路図である。
【図３】図１のスイッチング回路構成を別の面から書き
直した構成を示すブロック図である。
直した構成を示すブロック図である。
【図４】図１のスイッチング回路における正相電流経路
を示す説明図である。
を示す説明図である。
【図５】図１のスイッチング回路における逆相電流経路
を示す説明図である。
を示す説明図である。
【図６】第２の実施形態のディジタル電力増幅器の概略
構成を示すブロック図である。
構成を示すブロック図である。
【図７】第３の実施形態の要部の説明図である。
１…ディジタル電力増幅器、２…ＰＷＭ変調回路、３…
ドライバ部、４…スイッチング回路、４−１〜４−Ｎ…
スイッチング回路ユニット、５…負荷、６…フィードバ
ック回路、Ｓ１ａ、Ｓ１ｂ、Ｓ１ｃ、Ｓ１ｄ、〜、ＳＮ
ａ、ＳＮｂ、ＳＮｃ、ＳＮｄ…スイッチング素子、Ｅ１
〜ＥＮ…直流電源。
ドライバ部、４…スイッチング回路、４−１〜４−Ｎ…
スイッチング回路ユニット、５…負荷、６…フィードバ
ック回路、Ｓ１ａ、Ｓ１ｂ、Ｓ１ｃ、Ｓ１ｄ、〜、ＳＮ
ａ、ＳＮｂ、ＳＮｃ、ＳＮｄ…スイッチング素子、Ｅ１
〜ＥＮ…直流電源。
Claims (4)
- 【請求項１】 第１〜第４のスイッチング素子をこの順
序で環状に接続すると共に、一端が上記第１及び第４の
スイッチング素子の接続点に接続され他端が上記第２及
び第３のスイッチング素子の接続点に接続された直流電
源を有するスイッチング回路ユニットをＮ（Ｎは２以上
の整数）個備え、 ｎ（ｎは２〜Ｎ）段目の上記スイッチング回路ユニット
の上記第１及び第２のスイッチング素子の接続点を、ｎ
−１段目の上記スイッチング回路ユニットの上記第３及
び第４のスイッチング素子の接続点に接続すると共に、
１段目の上記スイッチング回路ユニットの上記第１及び
第２のスイッチング素子の接続点を、ローパスフィルタ
を有する負荷の一方の端子に接続し、Ｎ段目の上記スイ
ッチング回路ユニットの上記第３及び第４のスイッチン
グ素子の接続点を負荷の他方の端子に接続し、 全ての上記スイッチング回路ユニットの上記第１及び第
３のスイッチング素子が、第１のオンオフ制御信号に応
じてオンオフし、全ての上記スイッチング回路ユニット
の上記第２及び第４のスイッチング素子が、上記第１の
オンオフ制御信号とは相補関係にある第２のオンオフ制
御信号に応じてオンオフすることを特徴とするスイッチ
ング回路。 - 【請求項２】 交流電源が印加される１個の１次巻線と
Ｎ個の２次巻線とを有するトランスの各２次巻線と、そ
の２次巻線の誘起起電圧を整流、平滑する整流平滑手段
とで、上記各スイッチング回路ユニットの上記直流電源
が構成されていることを特徴とする請求項１に記載のス
イッチング回路。 - 【請求項３】 全て又は一部の上記スイッチング回路ユ
ニットが着脱自在に設けられていることを特徴とする請
求項１又は２に記載のスイッチング回路。 - 【請求項４】 入力アナログ信号を正相及び逆相のＰＷ
Ｍ信号に変換すると共に、フィードバック信号に応じた
変換特性の補償構成を有するＰＷＭ変調回路と、直流電
源から負荷への順方向又は逆方向への電力供給をスイッ
チング制御する複数のスイッチング素子を有するスイッ
チング回路と、上記正相及び逆相のＰＷＭ信号に応じ、
上記スイッチング回路内の所定のスイッチング素子をオ
ンオフ駆動する、上記正相のＰＷＭ信号が入力される第
１のドライバ及び上記逆相のＰＷＭ信号が入力される第
２のドライバを有するドライバ部と、上記負荷への電力
供給状態を上記ＰＷＭ変調回路へフィードバックするフ
ィールドバック回路とを有するディジタル電力増幅器に
おいて、 上記スイッチング回路として、請求項１〜３のいずれか
に記載のスイッチング回路を適用すると共に、上記ドラ
イバ部内の上記第１及び第２のドライバとして、上記Ｐ
ＷＭ変調回路側と上記スイッチング回路とを電気的に絶
縁させるアイソレーションドライバを適用したことを特
徴とするディジタル電力増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248692A JP3499235B1 (ja) | 2002-08-28 | 2002-08-28 | スイッチング回路及びディジタル電力増幅器 |
| US10/646,767 US6995609B2 (en) | 2002-08-28 | 2003-08-25 | Switching circuit and digital power amplifier |
| EP03019403A EP1394935A1 (en) | 2002-08-28 | 2003-08-27 | Switching circuit and digital power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248692A JP3499235B1 (ja) | 2002-08-28 | 2002-08-28 | スイッチング回路及びディジタル電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3499235B1 true JP3499235B1 (ja) | 2004-02-23 |
| JP2004088577A JP2004088577A (ja) | 2004-03-18 |
Family
ID=31492570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002248692A Expired - Fee Related JP3499235B1 (ja) | 2002-08-28 | 2002-08-28 | スイッチング回路及びディジタル電力増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6995609B2 (ja) |
| EP (1) | EP1394935A1 (ja) |
| JP (1) | JP3499235B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283462A (ja) * | 2007-05-10 | 2008-11-20 | Yamaha Corp | デジタルアンプ装置およびスピーカ装置 |
| JP2009514267A (ja) * | 2005-07-21 | 2009-04-02 | クリー インコーポレイテッド | フィールドプレート延長部分を備えたｆｅｔを使用するスイッチモード電力増幅器及び電界効果トランジスタ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1592032A1 (en) * | 2004-04-30 | 2005-11-02 | Alcatel | Mechanical switching circuit |
| US7116166B2 (en) * | 2004-06-15 | 2006-10-03 | General Electric Company | High fidelity, high power switched amplifier |
| US7633336B2 (en) * | 2007-08-24 | 2009-12-15 | Texas Instruments Incorporated | Audio amplifier and methods of generating audio signals |
| DE102008004901A1 (de) * | 2008-01-17 | 2009-07-23 | Wilhelm Karmann Gmbh | Presswerkzeug |
| WO2010051645A1 (en) * | 2008-11-10 | 2010-05-14 | Socovar S.E.C. | Multilevel electric power converter |
| KR101491658B1 (ko) * | 2013-04-25 | 2015-02-09 | 주식회사 피에스텍 | 스위칭 증폭기 장치 및 그 제어 방법 |
| US9923484B2 (en) | 2014-10-31 | 2018-03-20 | Ecole De Technologie Superieure | Method and system for operating a multilevel electric power inverter |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658782A (en) | 1979-10-17 | 1981-05-21 | Mitsubishi Electric Corp | Inverter power supply device |
| JPS63111710A (ja) * | 1986-10-29 | 1988-05-17 | Toshiba Corp | パルス増幅器の駆動回路 |
| DE3822990A1 (de) | 1988-07-07 | 1990-01-11 | Olympia Aeg | Leistungsverstaerker |
| US5247581A (en) * | 1991-09-27 | 1993-09-21 | Exar Corporation | Class-d bicmos hearing aid output amplifier |
| US5160896A (en) * | 1992-02-18 | 1992-11-03 | Harman International Industries, Incorporated | Class D amplifier |
| JPH1189242A (ja) | 1997-09-08 | 1999-03-30 | Yaskawa Electric Corp | 電力変換装置 |
| US6175272B1 (en) * | 1997-12-19 | 2001-01-16 | Nikon Corporation | Pulse—width modulation system |
| DE19824768B4 (de) * | 1998-06-03 | 2005-06-09 | Siemens Ag | Leistungsverstärker und Verfahren zum Ansteuern eines Leistungsverstärkers |
| DE19824767C2 (de) * | 1998-06-03 | 2000-05-18 | Siemens Ag | Verfahren zum Erzeugen von Steuersignalen für einen Leistungsverstärker und Leistungsverstärker |
| DE19857524C2 (de) * | 1998-12-14 | 2001-09-06 | Siemens Ag | Leistungsverstärker |
| US6172558B1 (en) * | 1999-09-02 | 2001-01-09 | Siemens Aktiengesellschaft | Switching amplifier and method for operating same |
| US6496059B1 (en) * | 2000-11-17 | 2002-12-17 | Tranh T. Nguyen | Clas-N amplifer |
-
2002
- 2002-08-28 JP JP2002248692A patent/JP3499235B1/ja not_active Expired - Fee Related
-
2003
- 2003-08-25 US US10/646,767 patent/US6995609B2/en not_active Expired - Fee Related
- 2003-08-27 EP EP03019403A patent/EP1394935A1/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514267A (ja) * | 2005-07-21 | 2009-04-02 | クリー インコーポレイテッド | フィールドプレート延長部分を備えたｆｅｔを使用するスイッチモード電力増幅器及び電界効果トランジスタ |
| JP2008283462A (ja) * | 2007-05-10 | 2008-11-20 | Yamaha Corp | デジタルアンプ装置およびスピーカ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040164792A1 (en) | 2004-08-26 |
| EP1394935A1 (en) | 2004-03-03 |
| US6995609B2 (en) | 2006-02-07 |
| JP2004088577A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7944297B2 (en) | Class D amplifier | |
| CN112954544B (zh) | 驱动电路 | |
| KR101409238B1 (ko) | 스위칭 증폭기 바이어스를 제공하는 고효율 컨버터 | |
| US7167046B2 (en) | Class-D amplifier | |
| US20170207755A1 (en) | Switched mode converter with variable common mode voltage buffer | |
| JP3499235B1 (ja) | スイッチング回路及びディジタル電力増幅器 | |
| US6476674B2 (en) | Method and apparatus for error correction of amplifier | |
| US8687821B2 (en) | Plop-free amplifier | |
| US10090814B2 (en) | Removal of switching discontinuity in a hybrid switched mode amplifier | |
| CN112953218A (zh) | 用于具有回收能量能力的驱动电路的方法 | |
| US6489839B2 (en) | Amplifier with output transformer | |
| US10819293B2 (en) | Power amplifier | |
| JP3499225B2 (ja) | ディジタル電力増幅器 | |
| US4668921A (en) | Power supply circuit | |
| Huffenus et al. | A phase-shift self-oscillating stereo class-D amplifier for battery-powered applications | |
| US20080130331A1 (en) | Amplifier symmetric supply regulation | |
| CN111404497A (zh) | 一种数字音频功率放大器 | |
| JP2009055530A (ja) | 電力増幅器 | |
| WO2023109760A1 (en) | Voltage and current sense circuits for measuring load connected to power amplifier | |
| US11906993B2 (en) | Nonlinear feedforward correction in a multilevel output system | |
| JP2009284413A (ja) | ディジタル電力増幅器 | |
| JPH0779120A (ja) | 出力回路 | |
| WO2009128130A1 (ja) | デジタル電力増幅器 | |
| JPH0379128A (ja) | Ａ／ｄ変換器 | |
| JPH0832368A (ja) | 電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031125 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |