JP3495572B2 - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP3495572B2 JP3495572B2 JP22217397A JP22217397A JP3495572B2 JP 3495572 B2 JP3495572 B2 JP 3495572B2 JP 22217397 A JP22217397 A JP 22217397A JP 22217397 A JP22217397 A JP 22217397A JP 3495572 B2 JP3495572 B2 JP 3495572B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- led array
- photoconductor
- array
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fax Reproducing Arrangements (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Mechanical Optical Scanning Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤアレイヘッ
ドを用いて電子写真法により画像を形成するプリンタ、
デジタル複写機、ファクシミリ等の画像形成装置に関す
る。
ドを用いて電子写真法により画像を形成するプリンタ、
デジタル複写機、ファクシミリ等の画像形成装置に関す
る。
【０００２】
【従来の技術】一般に、電子写真法により画像を形成す
る画像形成装置では、感光層を有する感光体に光書き込
みを行なう光書込手段として、レーザ光源とレーザ光を
偏向走査するポリゴンミラー等とによるレーザ走査光学
系を用いるのが主流である。これに対し、近年では、装
置全体の小型化・簡易化等を図るため、光書込手段とし
てＬＥＤアレイとレンズアレイとを組み合わせたＬＥＤ
アレイヘッドを用いた画像形成装置も注目されている。
ＬＥＤアレイは、多数個のＬＥＤ素子が直線上に配列さ
れて構成されたものであり、各ＬＥＤ素子を画像データ
に応じて点灯制御することにより感光体に対する光書き
込みが行なわれ、これによって感光体に静電潜像が形成
される。
る画像形成装置では、感光層を有する感光体に光書き込
みを行なう光書込手段として、レーザ光源とレーザ光を
偏向走査するポリゴンミラー等とによるレーザ走査光学
系を用いるのが主流である。これに対し、近年では、装
置全体の小型化・簡易化等を図るため、光書込手段とし
てＬＥＤアレイとレンズアレイとを組み合わせたＬＥＤ
アレイヘッドを用いた画像形成装置も注目されている。
ＬＥＤアレイは、多数個のＬＥＤ素子が直線上に配列さ
れて構成されたものであり、各ＬＥＤ素子を画像データ
に応じて点灯制御することにより感光体に対する光書き
込みが行なわれ、これによって感光体に静電潜像が形成
される。
【０００３】ＬＥＤアレイヘッドを用いた画像形成装置
では、ＬＥＤアレイ中の全て（ｎ個）のＬＥＤ素子を１
度に発光させると発光に要する電流が大きくなり、装置
の電源に要求される電流容量が増大してしまう。このた
め、電源の大型化やそのコストアップの問題が生じた
り、放熱対策が必要となることからＬＥＤアレイヘッド
の大型化やそのコストアップの問題が生ずる。そこで、
従来、ＬＥＤ素子を複数のブロックに分割し、１主走査
ライン中において各ブロック毎に時間をずらしてＬＥＤ
素子を発光させることで、ＬＥＤ素子の発光に要する電
流を小さく抑えるようにした技術が開発されている。
では、ＬＥＤアレイ中の全て（ｎ個）のＬＥＤ素子を１
度に発光させると発光に要する電流が大きくなり、装置
の電源に要求される電流容量が増大してしまう。このた
め、電源の大型化やそのコストアップの問題が生じた
り、放熱対策が必要となることからＬＥＤアレイヘッド
の大型化やそのコストアップの問題が生ずる。そこで、
従来、ＬＥＤ素子を複数のブロックに分割し、１主走査
ライン中において各ブロック毎に時間をずらしてＬＥＤ
素子を発光させることで、ＬＥＤ素子の発光に要する電
流を小さく抑えるようにした技術が開発されている。
【０００４】
【発明が解決しようとする課題】ところが、ＬＥＤ素子
を複数のブロックに分割して点灯制御する技術では、１
主走査ライン中においてＬＥＤ素子を各ブロック単位で
順に発光させる過程でＬＥＤアレイヘッドと感光体との
間に相対移動が生ずるため、感光体に形成される静電潜
像が各ブロック間で副走査方向にずれ、印字品質が低下
してしまうという問題がある。
を複数のブロックに分割して点灯制御する技術では、１
主走査ライン中においてＬＥＤ素子を各ブロック単位で
順に発光させる過程でＬＥＤアレイヘッドと感光体との
間に相対移動が生ずるため、感光体に形成される静電潜
像が各ブロック間で副走査方向にずれ、印字品質が低下
してしまうという問題がある。
【０００５】特開平５−１４７２６２号公報には、複数
のブロックに分割したＬＥＤ素子を複数回時間をずらし
て発光させることで感光体上に１画素を形成するように
した発明が開示されている。これにより、感光体に形成
される静電潜像の各ブロック間における副走査方向のず
れ量が少なくなる。この場合、１画素当たりのＬＥＤ素
子の発光回数が増えれば増えるほど各ブロック間におけ
る静電潜像の副走査方向のずれ量が少なくなり、印字品
質が向上する。ところが、１画素当たりのＬＥＤ素子の
発光回数の増加は、印字品質の向上に結び付く反面、Ｌ
ＥＤアレイヘッドを駆動する制御回路を複雑化させてし
まうという問題がある。
のブロックに分割したＬＥＤ素子を複数回時間をずらし
て発光させることで感光体上に１画素を形成するように
した発明が開示されている。これにより、感光体に形成
される静電潜像の各ブロック間における副走査方向のず
れ量が少なくなる。この場合、１画素当たりのＬＥＤ素
子の発光回数が増えれば増えるほど各ブロック間におけ
る静電潜像の副走査方向のずれ量が少なくなり、印字品
質が向上する。ところが、１画素当たりのＬＥＤ素子の
発光回数の増加は、印字品質の向上に結び付く反面、Ｌ
ＥＤアレイヘッドを駆動する制御回路を複雑化させてし
まうという問題がある。
【０００６】本発明の目的は、１画素当たりのＬＥＤ素
子の発光回数を増加させることなく印字品質を向上させ
ることができる画像形成装置を得ることである。
子の発光回数を増加させることなく印字品質を向上させ
ることができる画像形成装置を得ることである。
【０００７】
【課題を解決するための手段】請求項１記載の画像形成
装置の発明は、ライン上に配列された多数個のＬＥＤ素
子を複数のブロックに分割し、各ブロック毎に時間をず
らしてＬＥＤ素子を画像データに従い点灯制御して１画
素当たり複数回の発光を行なわせ、ＬＥＤ素子の発光に
より感光体上に静電潜像を形成するようにした画像形成
装置において、ＬＥＤ素子の１画素当たり複数回の発光
時間のうち、１画素を形成するための前記ＬＥＤ素子の
最初と最後の発光時間を他の発光時間よりも短く設定し
た。
装置の発明は、ライン上に配列された多数個のＬＥＤ素
子を複数のブロックに分割し、各ブロック毎に時間をず
らしてＬＥＤ素子を画像データに従い点灯制御して１画
素当たり複数回の発光を行なわせ、ＬＥＤ素子の発光に
より感光体上に静電潜像を形成するようにした画像形成
装置において、ＬＥＤ素子の１画素当たり複数回の発光
時間のうち、１画素を形成するための前記ＬＥＤ素子の
最初と最後の発光時間を他の発光時間よりも短く設定し
た。
【０００８】 請求項２記載の画像形成装置の発明は、
感光体と、ライン上に配列された多数個のＬＥＤ素子と
レンズアレイとを備えて感光体に対向配置されたＬＥＤ
アレイヘッドと、ＬＥＤ素子を複数のブロックに分割し
て画像データに従い各ブロック毎に時間をずらしてＬＥ
Ｄアレイを点灯制御するＬＥＤアレイ駆動部と、ＬＥＤ
素子が１画素当たり少なくとも２種類の異なる時間で複
数回発光するようにＬＥＤアレイ駆動部に点灯駆動信号
を付与する点灯制御手段とを備え、前記点灯制御手段
は、１画素を形成するための前記ＬＥＤ素子の最初と最
後の発光時間を他の発光時間よりも短く設定するように
前記ＬＥＤアレイ駆動部に点灯駆動信号を付与する。
感光体と、ライン上に配列された多数個のＬＥＤ素子と
レンズアレイとを備えて感光体に対向配置されたＬＥＤ
アレイヘッドと、ＬＥＤ素子を複数のブロックに分割し
て画像データに従い各ブロック毎に時間をずらしてＬＥ
Ｄアレイを点灯制御するＬＥＤアレイ駆動部と、ＬＥＤ
素子が１画素当たり少なくとも２種類の異なる時間で複
数回発光するようにＬＥＤアレイ駆動部に点灯駆動信号
を付与する点灯制御手段とを備え、前記点灯制御手段
は、１画素を形成するための前記ＬＥＤ素子の最初と最
後の発光時間を他の発光時間よりも短く設定するように
前記ＬＥＤアレイ駆動部に点灯駆動信号を付与する。
【０００９】 したがって、請求項１又は２記載の発明
によれば、ＬＥＤ素子は、１主走査ライン中において各
ブロック毎に時間をずらされ、かつ、１画素当たり複数
回発光するように点灯制御される。このため、感光体に
形成される静電潜像は、感光体とＬＥＤ素子とが相対移
動することからＬＥＤ素子の各ブロック毎に副走査方向
にずれる。これに対し、請求項１又は２記載の発明によ
れば、ＬＥＤ素子は、１画素当たり少なくとも２種類の
異なる時間で複数回発光する。そこで、１画素を形成す
るためのＬＥＤ素子の最初と最後の発光時間を他の発光
時間よりも短く設定することにより、１画素当たりのＬ
ＥＤ素子の発光回数を増加させることなくＬＥＤ素子の
各ブロック間における副走査方向のずれ量を小さくする
ことができる。この場合、１画素中にＬＥＤ素子の無発
光部分が生ずるが、感光体における静電潜像の広がりや
静電潜像を現像した場合のトナーの融着等によって、Ｌ
ＥＤ素子の無発光部分の影響はトナー画像に現われな
い。
によれば、ＬＥＤ素子は、１主走査ライン中において各
ブロック毎に時間をずらされ、かつ、１画素当たり複数
回発光するように点灯制御される。このため、感光体に
形成される静電潜像は、感光体とＬＥＤ素子とが相対移
動することからＬＥＤ素子の各ブロック毎に副走査方向
にずれる。これに対し、請求項１又は２記載の発明によ
れば、ＬＥＤ素子は、１画素当たり少なくとも２種類の
異なる時間で複数回発光する。そこで、１画素を形成す
るためのＬＥＤ素子の最初と最後の発光時間を他の発光
時間よりも短く設定することにより、１画素当たりのＬ
ＥＤ素子の発光回数を増加させることなくＬＥＤ素子の
各ブロック間における副走査方向のずれ量を小さくする
ことができる。この場合、１画素中にＬＥＤ素子の無発
光部分が生ずるが、感光体における静電潜像の広がりや
静電潜像を現像した場合のトナーの融着等によって、Ｌ
ＥＤ素子の無発光部分の影響はトナー画像に現われな
い。
【００１０】
【発明の実施の形態】本発明の実施の一形態を図面に基
づいて説明する。本実施の形態は、ＬＥＤアレイプリン
タへの適用例である。
づいて説明する。本実施の形態は、ＬＥＤアレイプリン
タへの適用例である。
【００１１】図１は、ＬＥＤアレイプリンタの書込部の
概略構造を示す模式図である。感光ドラム構成の感光体
１に近接対峙させてＬＥＤアレイヘッド２が設けられて
いる。このＬＥＤアレイヘッド２は、多数個のＬＥＤ素
子３（図２参照）が直線上に配列されたＬＥＤアレイ４
と、このＬＥＤアレイ４と感光体１との間に介在配置さ
れたレンズアレイ５とによって構成されている。ＬＥＤ
アレイ４における各ＬＥＤ素子３は、画像データが転送
されるＬＥＤアレイ制御部６に点灯制御されて発光す
る。この際、ＬＥＤアレイ制御部６は、マイクロコンピ
ュータ構成のコントローラ部７から送信された必要な信
号を受けて動作する。つまり、コントローラ部７からの
主走査ライン同期信号／ＬＳＹＮＣをトリガとして、外
部装置、例えば、フレームメモリ、スキャナ等から主走
査１ライン毎に画像データがＬＥＤアレイ制御部６に送
出され、この画像データに応じてＬＥＤアレイ４におけ
る各ＬＥＤ素子３が発光する。そして、その発光光がレ
ンズアレイ５を通して感光体１上に照射結像されること
で感光体１に静電潜像が形成される。
概略構造を示す模式図である。感光ドラム構成の感光体
１に近接対峙させてＬＥＤアレイヘッド２が設けられて
いる。このＬＥＤアレイヘッド２は、多数個のＬＥＤ素
子３（図２参照）が直線上に配列されたＬＥＤアレイ４
と、このＬＥＤアレイ４と感光体１との間に介在配置さ
れたレンズアレイ５とによって構成されている。ＬＥＤ
アレイ４における各ＬＥＤ素子３は、画像データが転送
されるＬＥＤアレイ制御部６に点灯制御されて発光す
る。この際、ＬＥＤアレイ制御部６は、マイクロコンピ
ュータ構成のコントローラ部７から送信された必要な信
号を受けて動作する。つまり、コントローラ部７からの
主走査ライン同期信号／ＬＳＹＮＣをトリガとして、外
部装置、例えば、フレームメモリ、スキャナ等から主走
査１ライン毎に画像データがＬＥＤアレイ制御部６に送
出され、この画像データに応じてＬＥＤアレイ４におけ
る各ＬＥＤ素子３が発光する。そして、その発光光がレ
ンズアレイ５を通して感光体１上に照射結像されること
で感光体１に静電潜像が形成される。
【００１２】図２は、ＬＥＤアレイ制御部６に含まれる
ＬＥＤアレイ駆動部８の回路構成を示すブロック図であ
る。このＬＥＤアレイ駆動部８は、シフトレジスタ９、
ラッチ１０、ＡＮＤゲート１１、及びＬＥＤドライバ１
２を基本的な回路要素とする。シフトレジスタ９は、Ｌ
ＥＤアレイ制御部６に含まれる発信器１３から出力され
るクロック信号ＣＬＯＣＫによって“０”又は“１”で
ある１ドット２値の画像データをＬＥＤアレイ制御部６
に含まれるＦＩＦＯメモリ１４（ＦＩＦＯ：First-In F
irst-Out）経由でドットデータＤＡＴＡとしてＤＡＴＡ
１から順番に入力し、内部で各ドットデータＤＡＴＡを
内蔵レジスタに送るように動作する。ｎ個分の全てのド
ットデータＤＡＴＡが送られると、ラッチ１０がそれら
のドットデータＤＡＴＡをラッチする。そして、ストロ
ーブパルスＳＴＢ１〜３がＡＮＤゲート１１に入力され
ると、“１”である画像データ（ドットデータＤＡＴ
Ａ）に対応するＬＥＤ素子３のみがＬＥＤドライバ１２
によってストローブパルスＳＴＢ１〜３の幅だけ発光す
る（図４及び図５のタイミングチャート参照）。
ＬＥＤアレイ駆動部８の回路構成を示すブロック図であ
る。このＬＥＤアレイ駆動部８は、シフトレジスタ９、
ラッチ１０、ＡＮＤゲート１１、及びＬＥＤドライバ１
２を基本的な回路要素とする。シフトレジスタ９は、Ｌ
ＥＤアレイ制御部６に含まれる発信器１３から出力され
るクロック信号ＣＬＯＣＫによって“０”又は“１”で
ある１ドット２値の画像データをＬＥＤアレイ制御部６
に含まれるＦＩＦＯメモリ１４（ＦＩＦＯ：First-In F
irst-Out）経由でドットデータＤＡＴＡとしてＤＡＴＡ
１から順番に入力し、内部で各ドットデータＤＡＴＡを
内蔵レジスタに送るように動作する。ｎ個分の全てのド
ットデータＤＡＴＡが送られると、ラッチ１０がそれら
のドットデータＤＡＴＡをラッチする。そして、ストロ
ーブパルスＳＴＢ１〜３がＡＮＤゲート１１に入力され
ると、“１”である画像データ（ドットデータＤＡＴ
Ａ）に対応するＬＥＤ素子３のみがＬＥＤドライバ１２
によってストローブパルスＳＴＢ１〜３の幅だけ発光す
る（図４及び図５のタイミングチャート参照）。
【００１３】図３は、ＬＥＤアレイ制御部６の回路構成
を示すブロック図である。まず、ＬＥＤアレイ制御部６
は、ＦＩＦＯメモリ１４によって１ドット２値の画像デ
ータを１ライン分だけ外部装置から取り込む。このＦＩ
ＦＯメモリ１４は、コントローラ部７において主走査ラ
イン同期信号／ＬＳＹＮＣを３分割して生成した同期信
号／ＨＳＹＮＣをトリガとして、発信器１３から発生し
たクロック信号ＣＬＯＣＫにより画像データをドットデ
ータＤＡＴＡとしてＤＡＴＡ１〜ｎまで順番にＬＥＤア
レイ駆動部８に送出する（図４及び図５のタイミングチ
ャート参照）。この時、コントローラ部７からの走査ラ
イン同期信号／ＨＳＹＮＣによってＬＥＤアレイ駆動部
８もリセットされる。そして、ＬＥＤアレイ制御部６で
は、ＬＥＤアレイ駆動部８のＡＮＤゲート１１にストロ
ーブパルスＳＴＢ１〜３を入力するために、ストローブ
パルス発生部１５がセレクタ１６を介して接続されてい
る。このストローブパルス発生部１５は、例えば、カウ
ンタ、コンパレータ等によって構成されており、ストロ
ーブパルスＳＴＢ１１〜１３，２１〜２３を周期的に発
生する（図５のタイミングチャート参照）。そして、ス
トローブパルス発生部１５より発生したストローブパル
スＳＴＢ１１〜１３，２１〜２３は、セレクタ１６の選
択動作によってストローブパルスＳＴＢ１〜３として出
力され、ＬＥＤアレイ駆動部８のＡＮＤゲート１１に入
力される（図４のタイミングチャート参照）。
を示すブロック図である。まず、ＬＥＤアレイ制御部６
は、ＦＩＦＯメモリ１４によって１ドット２値の画像デ
ータを１ライン分だけ外部装置から取り込む。このＦＩ
ＦＯメモリ１４は、コントローラ部７において主走査ラ
イン同期信号／ＬＳＹＮＣを３分割して生成した同期信
号／ＨＳＹＮＣをトリガとして、発信器１３から発生し
たクロック信号ＣＬＯＣＫにより画像データをドットデ
ータＤＡＴＡとしてＤＡＴＡ１〜ｎまで順番にＬＥＤア
レイ駆動部８に送出する（図４及び図５のタイミングチ
ャート参照）。この時、コントローラ部７からの走査ラ
イン同期信号／ＨＳＹＮＣによってＬＥＤアレイ駆動部
８もリセットされる。そして、ＬＥＤアレイ制御部６で
は、ＬＥＤアレイ駆動部８のＡＮＤゲート１１にストロ
ーブパルスＳＴＢ１〜３を入力するために、ストローブ
パルス発生部１５がセレクタ１６を介して接続されてい
る。このストローブパルス発生部１５は、例えば、カウ
ンタ、コンパレータ等によって構成されており、ストロ
ーブパルスＳＴＢ１１〜１３，２１〜２３を周期的に発
生する（図５のタイミングチャート参照）。そして、ス
トローブパルス発生部１５より発生したストローブパル
スＳＴＢ１１〜１３，２１〜２３は、セレクタ１６の選
択動作によってストローブパルスＳＴＢ１〜３として出
力され、ＬＥＤアレイ駆動部８のＡＮＤゲート１１に入
力される（図４のタイミングチャート参照）。
【００１４】図５は、図４のＴ１、Ｔ２、又はＴ３時間
におけるドットデータＤＡＴＡの転送動作を詳細に示し
ている。本実施の形態では、１主走査ラインの形成のた
めにＬＥＤ素子３が３つのブロックに分割され、各ブロ
ックにおけるＬＥＤ素子３がストローブパルスＳＴＢ１
〜３の立上り時にのみ選択的に発光することになる。し
かも、１つのＬＥＤ素子３が３回発光することで１画素
が形成される。この際、図４及び図５より明らかなよう
に、ＦＩＦＯメモリ１４からシフトレジスタ９へのドッ
トデータＤＡＴＡの転送は、１画素について３回行なわ
れることになる。したがって、図６（ａ）に示すよう
に、感光体１には、１画素当たり３分割されたＬＥＤ素
子３の発光光が照射されることになる。このため、感光
体１には、ＬＥＤ素子３の発光光が照射されない無照射
部分ＮＥＰが発生することになるが、感光体１における
静電潜像の広がりやこの静電潜像に付着したトナーの融
着等によって、無照射部分ＮＥＰにもトナーが乗ること
になる（図６（ｂ）参照）。
におけるドットデータＤＡＴＡの転送動作を詳細に示し
ている。本実施の形態では、１主走査ラインの形成のた
めにＬＥＤ素子３が３つのブロックに分割され、各ブロ
ックにおけるＬＥＤ素子３がストローブパルスＳＴＢ１
〜３の立上り時にのみ選択的に発光することになる。し
かも、１つのＬＥＤ素子３が３回発光することで１画素
が形成される。この際、図４及び図５より明らかなよう
に、ＦＩＦＯメモリ１４からシフトレジスタ９へのドッ
トデータＤＡＴＡの転送は、１画素について３回行なわ
れることになる。したがって、図６（ａ）に示すよう
に、感光体１には、１画素当たり３分割されたＬＥＤ素
子３の発光光が照射されることになる。このため、感光
体１には、ＬＥＤ素子３の発光光が照射されない無照射
部分ＮＥＰが発生することになるが、感光体１における
静電潜像の広がりやこの静電潜像に付着したトナーの融
着等によって、無照射部分ＮＥＰにもトナーが乗ること
になる（図６（ｂ）参照）。
【００１５】ここで、ストローブパルス発生部１５及び
セレクタ１６の動作により、１画素中、Ｔ１時間に出力
される最初のストローブパルスＳＴＢ１〜３とＴ３時間
に出力される最後のストローブパルスＳＴＢ１〜３のパ
ルス幅は短く、Ｔ２時間に出力される中間のストローブ
パルスＳＴＢ１〜３のパルス幅は長い（図４、図６
（ａ）参照）。つまり、ストローブパルス発生部１５及
びセレクタ１６は、ＬＥＤ素子が１画素当たり少なくと
も２種類の異なる時間で複数回発光するようにＬＥＤア
レイ駆動部８に点灯駆動信号を付与する点灯制御手段と
して機能する。したがって、図６（ｂ）より明らかなよ
うに、ＬＥＤ素子３の各ブロック毎の画像の副走査方向
のずれ量ｙは、極めて微小となる。このため、１画素当
たりのＬＥＤ素子３の発光回数を増加させることなく、
ＬＥＤ素子３の各ブロック間における副走査方向のずれ
量を小さくすることができる。
セレクタ１６の動作により、１画素中、Ｔ１時間に出力
される最初のストローブパルスＳＴＢ１〜３とＴ３時間
に出力される最後のストローブパルスＳＴＢ１〜３のパ
ルス幅は短く、Ｔ２時間に出力される中間のストローブ
パルスＳＴＢ１〜３のパルス幅は長い（図４、図６
（ａ）参照）。つまり、ストローブパルス発生部１５及
びセレクタ１６は、ＬＥＤ素子が１画素当たり少なくと
も２種類の異なる時間で複数回発光するようにＬＥＤア
レイ駆動部８に点灯駆動信号を付与する点灯制御手段と
して機能する。したがって、図６（ｂ）より明らかなよ
うに、ＬＥＤ素子３の各ブロック毎の画像の副走査方向
のずれ量ｙは、極めて微小となる。このため、１画素当
たりのＬＥＤ素子３の発光回数を増加させることなく、
ＬＥＤ素子３の各ブロック間における副走査方向のずれ
量を小さくすることができる。
【００１６】
【発明の効果】本発明は、ＬＥＤ素子を１画素当たり少
なくとも２種類の異なる時間で複数回発光するように点
灯制御するようにし、１画素を形成するためのＬＥＤ素
子の最初と最後の発光時間を他の発光時間よりも短く設
定することにより、１画素当たりのＬＥＤ素子の発光回
数を増加させることなくＬＥＤ素子の各ブロック間にお
ける副走査方向のずれ量を小さくすることができる。
なくとも２種類の異なる時間で複数回発光するように点
灯制御するようにし、１画素を形成するためのＬＥＤ素
子の最初と最後の発光時間を他の発光時間よりも短く設
定することにより、１画素当たりのＬＥＤ素子の発光回
数を増加させることなくＬＥＤ素子の各ブロック間にお
ける副走査方向のずれ量を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態としてＬＥＤアレイプリ
ンタの書込部の概略構造を示す模式図である。
ンタの書込部の概略構造を示す模式図である。
【図２】ＬＥＤアレイ駆動部の回路構成を示すブロック
図である。
図である。
【図３】ＬＥＤアレイ制御部の回路構成を示すブロック
図である。
図である。
【図４】ＬＥＤアレイ駆動部において、シフトレジスタ
に書き込まれたドットデータに基づきＬＥＤ素子を駆動
するための各信号の発生タイミングを示すタイミングチ
ャートである。
に書き込まれたドットデータに基づきＬＥＤ素子を駆動
するための各信号の発生タイミングを示すタイミングチ
ャートである。
【図５】ＬＥＤアレイ駆動部において、シフトレジスタ
に対するドットデータの書き込み動作のための各信号の
発生タイミングを詳細に示すタイミングチャートであ
る。
に対するドットデータの書き込み動作のための各信号の
発生タイミングを詳細に示すタイミングチャートであ
る。
【図６】ストローブ信号と感光体上に形成される静電潜
像とのタイミングと共に静電潜像と転写紙に形成された
画像との対応関係を示す模式図である。
像とのタイミングと共に静電潜像と転写紙に形成された
画像との対応関係を示す模式図である。
１ 感光体
２ ＬＥＤアレイヘッド
３ ＬＥＤ素子
４ ＬＥＤアレイ
５ レンズアレイ
８ ＬＥＤアレイ駆動部
１５，１６ 点灯制御手段
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
B41J 2/44
B41J 2/45
B41J 2/455
H04N 1/23 103
Claims (2)
- 【請求項１】 ライン上に配列された多数個のＬＥＤ素
子を複数のブロックに分割し、各ブロック毎に時間をず
らして前記ＬＥＤ素子を画像データに従い点灯制御して
１画素当たり複数回の発光を行なわせ、前記ＬＥＤ素子
の発光により感光体上に静電潜像を形成するようにした
画像形成装置において、 前記ＬＥＤ素子の１画素当たり複数回の発光時間のう
ち、１画素を形成するための前記ＬＥＤ素子の最初と最
後の発光時間を他の発光時間よりも短く設定したことを
特徴とする画像形成装置。 - 【請求項２】 感光体と、 ライン上に配列された多数個のＬＥＤ素子とレンズアレ
イとを備えて前記感光体に対向配置されたＬＥＤアレイ
ヘッドと、 前記ＬＥＤ素子を複数のブロックに分割して画像データ
に従い各ブロック毎に時間をずらして前記ＬＥＤアレイ
を点灯制御するＬＥＤアレイ駆動部と、 前記ＬＥＤ素子が１画素当たり少なくとも２種類の異な
る時間で複数回発光するように前記ＬＥＤアレイ駆動部
に点灯駆動信号を付与する点灯制御手段と、を備え、前
記点灯制御手段は、１画素を形成するための前記ＬＥＤ
素子の最初と最後の発光時間を他の発光時間よりも短く
設定するように前記ＬＥＤアレイ駆動部に点灯駆動信号
を付与することを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22217397A JP3495572B2 (ja) | 1997-08-19 | 1997-08-19 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22217397A JP3495572B2 (ja) | 1997-08-19 | 1997-08-19 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1158821A JPH1158821A (ja) | 1999-03-02 |
| JP3495572B2 true JP3495572B2 (ja) | 2004-02-09 |
Family
ID=16778325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22217397A Expired - Fee Related JP3495572B2 (ja) | 1997-08-19 | 1997-08-19 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495572B2 (ja) |
-
1997
- 1997-08-19 JP JP22217397A patent/JP3495572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1158821A (ja) | 1999-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255013A (en) | Multiple address grey level LED printing with binary architectured printhead | |
| JPH11115238A (ja) | 画像形成装置 | |
| US20030001945A1 (en) | Method and apparatus for image forming capable of effectively controlling a light beam with a pulse width modulation | |
| US5138337A (en) | Apparatus for grey level printing using a binary architectured printhead | |
| JP2005131864A (ja) | 光書き込み装置 | |
| US5809216A (en) | Method and apparatus for multiple address recording with brightness and exposure time control | |
| JPH07108714A (ja) | 画像形成装置 | |
| EP0671844B1 (en) | Apparatus and method for grey level printing using a binary architectured printhead | |
| JP3495572B2 (ja) | 画像形成装置 | |
| EP2001217A1 (en) | Image forming apparatus and control program of image forming apparatus | |
| JPH1158814A (ja) | 画像形成装置 | |
| JP2004224052A (ja) | 複数の印刷素子アレイを備えたプリントヘッド、電子写真印刷エンジン | |
| JP4166545B2 (ja) | 光書込み装置 | |
| JP2005254739A (ja) | 画像形成装置 | |
| JP2866776B2 (ja) | ノンインパクトプリンタ及びその印刷方法 | |
| JPH09174937A (ja) | 画像形成装置および方法 | |
| JPH1127459A (ja) | 画像形成装置 | |
| JP3519903B2 (ja) | 画像形成装置 | |
| JP3309397B2 (ja) | 固体走査型光記録装置 | |
| JP2000071508A (ja) | 画像形成装置 | |
| JP2006076179A (ja) | プリントヘッド、画像形成装置 | |
| JP2004017503A (ja) | デジタル発光素子書き込み装置 | |
| JP2002086790A (ja) | 記録ヘッド駆動方式 | |
| JPH11170595A (ja) | 画像形成装置 | |
| US5737093A (en) | Recording data generating device having output allowance/prevention mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |